

به نام یکتای در کمال



دانشکده مهندسی کامپیوتر

گزارش کار سوم – آزمایشگاه معماری کامپیوتر

استاد : سرکار خانم دکتر محبتی

امیرحسین ملکوتی – محمدرضا صاحبزاده – عرفان زارع

آذر ۱۴۰۱


در این سری از آزمایش ها ما ابتدا به سراغ ساخت Flip-flop های پایه در مدارات منطقی رفته ایم. همانگونه که در دروس مدارات منطقی و معماری کامپیوتر آموختیم، فلیپ فلاپ ها یک سری المان ذخیره کننده هستند که در CLK ورودی در صورت تغییر در داده ها، داده ها را تغییر می دهند و در غیر اینصورت مقدار بیت را در خود نگه داری می کنند.

با استفاده از جدول فوق ما خواص ۳ مورد از فلیپ فلاپ ها را داریم.

فلیپ فلاپ D			فلیپ فلاپ JK				فلیپ فلاپ T		
D	Q(t+1)		J	K	Q(T+1)		T	Q(t+1)	
0	0	بازنشانی	0	0	Q(t)	بلا تغییر	0	Q(t)	بلا تغییر
1	1	نشاندن	0	1	0	بازنشانی	1	Q'(t)	متمم
			1	0	1	نشاندن			
			1	1	Q'(t)	متمم			

حال با استفاده از این جدول و شکل مدارات متناظر با هر کدام کد VHDL را خواهیم نوشت.

فلیپ فلاپ T :




همانطور که مشاهده کردیم این فلیپ فلاپ در اصل از مدل JK ساخته می شود.


در ادامه کد VHDL و سیگنال خروجی این فلیپ فلاپ را خواهیم داشت:

```
1      library IEEE;
2  use IEEE.STD_LOGIC_1164.ALL;
3  use IEEE.STD_LOGIC_ARITH.ALL;
4  use IEEE.STD_LOGIC_UNSIGNED.ALL;
5
6  entity T_FLIPFLOP_SOURCE is
7      Port ( T,CLK,RES,TEMP : in  STD_LOGIC;
8            Q,QB : out STD_LOGIC);
9  end T_FLIPFLOP_SOURCE;
10
11  architecture Behavioral of T_FLIPFLOP_SOURCE is
12
13  begin
14
15      PROCESS (T,CLK,RES)
16
17          VARIABLE TEMP:STD_LOGIC:='0';
18
19          BEGIN
20
21              IF (RES='1') THEN
22                  TEMP:='0';
23              ELSIF (RISING_EDGE (CLK) ) THEN
24                  IF (T='1') THEN
25                      TEMP:= NOT TEMP;
26
27                  END IF;
28              END IF;
29              Q<= NOT TEMP;
30              QB<= TEMP;
31
32          END PROCESS;
33  END BEHAVIORAL;
```

```
1  library IEEE;
2  use IEEE.STD_LOGIC_1164.ALL;
3  use IEEE.STD_LOGIC_ARITH.ALL;
4  use IEEE.STD_LOGIC_UNSIGNED.ALL;
5
6  entity TFF_tb is
7  end entity;
8
9  architecture tb of TFF_tb is
10 component T_FLIPFLOP_SOURCE is
11 Port ( T,CLK,RES : in STD_LOGIC;
12 Q,QB : out STD_LOGIC);
13 end component;
14
15 signal T,CLK,RES,Q,QB : STD_LOGIC;
16
17 begin
18 uut: T_FLIPFLOP_SOURCE port map(
19 T => T,
20 CLK => CLK,
21 RES => RES,
22 Q => Q,
23 QB => QB);
24
25 clock : process
26 begin
27
28 CLK <= '0';
29 wait for 10 ns;
30 CLK <= '1';
31 wait for 10 ns;
32
33 end process;
34
35 stim: process
36 begin
37
38 RES <= '0';
39
40 T <= '0';
41 wait for 20 ns;
42
43 T <= '1';
44 wait for 20 ns;
45
46 end process;
47 end tb;
```



فلیپ فلاپ JK :



در ادامه کد VHDL و سیگنال خروجی این فلیپ فلاپ را خواهیم داشت:

```
1  library IEEE;
2  use IEEE.STD_LOGIC_1164.ALL;
3  use IEEE.STD_LOGIC_ARITH.ALL;
4  use IEEE.STD_LOGIC_UNSIGNED.ALL;
5
6  entity JK_FF is
7      port( J, K, clk, rst : in std_logic;
8            Q, Qbar : out std_logic);
9  end JK_FF;
10
11  architecture behavioral of JK_FF is
12  begin
13  process(clk, rst)
14  variable qn : std_logic;
15  begin
16  if(rst = '1')then
17  qn := '0';
18  elsif(clk'event and clk = '1')then
19  if(J='0' and K='0')then
20  qn := qn;
21  elsif(J='0' and K='1')then
22  qn := '0';
23  elsif(J='1' and K='0')then
24  qn := '1';
25  elsif(J='1' and K='1')then
26  qn := not qn;
27  else
28  null;
29  end if;
30  else
31  null;
32  end if;
33  Q <= qn;
34  Qbar <= not qn;
35
36  end process;
37  end behavioral;
```


```

1  library ieee;
2  use ieee.std_logic_1164.all;
3
4  entity JK_FF_tb is
5  end JK_FF_tb;
6
7  architecture testbench of JK_FF_tb is
8
9  component JK_FF is
10 port(J, K, clk, rst : in std_logic;
11      Q, Qbar : out std_logic
12 );
13 end component;
14
15 signal J, K, clk, rst : std_logic;
16 signal Q, Qbar : std_logic;
17
18 begin
19 uut: JK_FF port map(
20   J => J,
21   K => K,
22   clk => clk,
23   rst => rst,
24   Q => Q,
25   Qbar => Qbar);
26
27 clock: process
28 begin
29   clk <= '1';
30   wait for 10 ns;
31   clk <= '0';
32   wait for 10 ns;
33 end process;
34
35 Force: process
36 begin
37   J <= '0';
38   K <= '0';
39   rst <= '0';
40   wait for 20 ns;
41
42   J <= '0';
43   K <= '1';
44   rst <= '0';
45   wait for 20 ns;
46
47   J <= '1';
48   K <= '0';
49   rst <= '0';

```



فلیپ فلاپ D :



همانطور که در این فلیپ فلاپ مشاهده می کنیم، این فلیپ فلاپ هم از JK می تواند ساخته شود.

در ادامه کد VHDL و سیگنال خروجی این فلیپ فلاپ را خواهیم داشت:


```
1
2 library IEEE;
3 use IEEE.STD_LOGIC_1164.ALL;
4
5
6 entity dff is
7 port(
8     d , reset , clk:in std_logic;
9     q                                     :out std_logic
10 );
11 end dff;
12
13 architecture dff_behav of dff is
14
15 begin
16 q<= '0' when reset = '1' else
17     d when clk'event and clk = '1';
18
19 end dff_behav;
20
21
```



```

4  ENTITY dff_testbench IS
5  END dff_testbench;
6
7  ARCHITECTURE behavior OF dff_testbench IS
8
9      COMPONENT dff
10     PORT(
11         d , reset , clk:in std_logic;
12         q          :out std_logic
13     );
14     END COMPONENT;
15
16
17     --constant <clock>_period : time := 10 ns;
18     signal dl , resetl , clk1 :std_logic := '0';
19     signal ql :std_logic :='0';
20 BEGIN
21     uut: dff PORT MAP (dl , resetl , clk1 , ql
22         );
23
24     -- Clock process definitions
25     --<clock>_process :process
26     --begin
27         --<clock> <= '0';
28         --wait for <clock>_period/2;
29         --<clock> <= '1';
30         --wait for <clock>_period/2;
31     --end process;
32
33
34     -- Stimulus process
35     --stim_proc: process
36     --begin
37         -- hold reset state for 100 ns.
38         -- wait for 100 ns;
39
40         --wait for <clock>_period*10;
41     clk1 <= not clk1 after 5 ns;
42     dl<= '1' after 20 ns , '0' after 30 ns , '1' after 40 ns , '1' after 50 ns , '0' after 60 ns ;
43
44         -- insert stimulus here
45
46     --wait:

```



در سری بعدی آزمایش ما سراغ یک شمارنده با استفاده از فلیپ فلاپ می‌رویم.


شمارنده‌ها سری‌ای از فلیپ فلاپ‌ها هستند که اولاً به صورت ورودی سریال (Serial) و خروجی موازی (Parallel) هستند و معمولاً با هر CLK مقدار آن‌ها تغییر می‌کند.

از شمارنده‌ها ما در تابلو امتیازات و ساعت و ... استفاده می‌کنیم.

نکته‌ی جالب در خصوص طراحی شمارنده‌ها آزادی عمل در خصوص استفاده از فلیپ فلاپ‌ها خواهیم داشت. این نکته‌ی به شدت ساده هنگام طراحی مدارات با اندازه‌های بزرگ‌تر کمک بسیار بزرگی به ما خواهد کرد.

در ابتدا ما شمارنده آسنکرون ۲ بیتی طراحی می‌کنیم. این شمارنده مقادیر ۰۰ تا ۱۱ را می‌شمارد و بعد دوباره از ۱۱ به ۰۰ برمی‌گردد.

نمای این شمارنده به صورت زیر است :



در ادامه کد VHDL و سیگنال خروجی شمارنده ۲ بیتی آسنکرون را خواهیم داشت:

```


1  library IEEE;
2  use IEEE.STD_LOGIC_1164.ALL;
3
4  entity async_2bit_counter is
5      port(
6          reset1 : inout std_logic:='1';
7          clk1 : in std_logic;
8          output :out std_logic_vector(1 downto 0)
9      );
10 end async_2bit_counter;
11
12 architecture Behavioral of async_2bit_counter is
13     component dff is
14     port(
15         d , reset , clk:in std_logic;
16         q ,q_prime :out std_logic
17     );
18 end component;
19     signal temp1 , out1:std_logic:= '1';
20     signal temp2 , out2:std_logic:= '1';
21
22 begin
23     reset1 <= '0' after 10 ns;
24
25     dff_back : dff port map (d => temp1 ,reset =>reset1 , clk => clk1 , q_prime => out1);
26     output(0) <= not out1;
27     temp1 <= out1 after 2 ns;
28     dff_forward : dff port map (d => temp2 , reset => reset1 , clk => out1 , q_prime => out2);
29     output(1)<= not out2;
30     temp2 <= out2 after 2 ns;
31
32 end Behavioral;
33

```


```

19         output : OUT std_logic_vector(1 downto 0)
20     );
21 END COMPONENT;
22
23
24 --Inputs
25 signal reset1 : std_logic := '0';
26 signal clk1 : std_logic := '0';
27
28 --Outputs
29 signal output : std_logic_vector(1 downto 0);
30
31 -- Clock period definitions
32 constant clk1_period : time := 10 ns;
33
34 BEGIN
35
36     -- Instantiate the Unit Under Test (UUT)
37     uut: async_2bit_counter PORT MAP (
38         reset1 => reset1,
39         clk1 => clk1,
40         output => output
41     );
42
43     -- Clock process definitions
44     clk1_process : process
45     begin
46         clk1 <= '0';
47         wait for clk1_period/2;
48         clk1 <= '1';
49         wait for clk1_period/2;
50     end process;
51
52
53     -- Stimulus process
54     stim_proc: process
55     begin
56         -- hold reset state for 100 ns.
57         wait for 100 ns;
58
59         wait for clk1_period*10;
60
61         -- insert stimulus here
62
63         wait;
64     end process;
65
66 END;
67

```



سپس در ادامه ما شمارنده پایین شمار سنکرون دودویی ۴ بیتی را خواهیم داشت.



شمارنده بالا یک شمارنده پایین شمار سنکرون است به این معنی که اولاً مقادیر تمامی فلیپ فلاپ ها با یکدیگر تغییر می کند و ثانیاً از مقدار ۱۱۱۱ به مقدار ۰۰۰۰ شمارش می کند و بعد دوباره به ۱۱۱۱ پرش می کند.

در ادامه ما شاهد کد VHDL و سیگنال این شمارنده خواهیم بود:

```

1  library IEEE;
2  use IEEE.STD_LOGIC_1164.ALL;
3
4
5  entity async_4bit_down_counter is
6      port(
7          clk1 : in std_logic;
8          reset1: inout std_logic:= '1';
9          output: out std_logic_vector(3 downto 0)
10     );
11 end async_4bit_down_counter;
12
13 architecture Behavioral of async_4bit_down_counter is
14     component dff is
15     port(
16         d , reset , clk: in std_logic;
17         q , q_prime : out std_logic
18     );
19 end component;
20 signal temp1 , temp2 : std_logic := '1';
21 signal temp3 , temp4 : std_logic := '1';
22
23 begin
24     reset1 <= '0' after 10 ns;
25     dff_1 : dff port map (d => temp1 , reset => reset1 , clk => clk1 , q_prime => temp1);
26     output(0) <= temp1;
27     dff_2 : dff port map (d => temp2 , reset => reset1 , clk => temp1 , q_prime => temp2);
28     output(1) <= temp2;
29     dff_3 : dff port map (d => temp3 , reset => reset1 , clk => temp2 , q_prime => temp3);
30     output(2) <= temp3;
31     dff_4 : dff port map (d => temp4 , reset => reset1 , clk => temp3 , q_prime => temp4);
32     output(3) <= temp4;
33 end Behavioral;
34

```

```

6  ARCHITECTURE behavior OF async_4bit_down_counter_tb IS
7
8      -- Component Declaration for the Unit Under Test (UUT)
9
10     COMPONENT async_4bit_down_counter
11     PORT(
12         clk1 : IN  std_logic;
13         reset1 : INOUT std_logic;
14         output : OUT std_logic_vector(3 downto 0)
15     );
16     END COMPONENT;
17
18
19     --Inputs
20     signal clk1 : std_logic := '0';
21
22     --BiDirs
23     signal reset1 : std_logic;
24
25     --Outputs
26     signal output : std_logic_vector(3 downto 0);
27
28     -- Clock period definitions
29     constant clk1_period : time := 10 ns;
30
31 BEGIN
32
33     -- Instantiate the Unit Under Test (UUT)
34     uut: async_4bit_down_counter PORT MAP (
35         clk1 => clk1,
36         reset1 => reset1,
37         output => output
38     );
39
40     -- Clock process definitions
41     clk1_process : process
42     begin
43         clk1 <= '0';
44         wait for clk1_period/2;
45         clk1 <= '1';
46         wait for clk1_period/2;
47     end process;
48
49
50     -- Stimulus process
51     stim_proc: process
52     begin
53         -- hold reset state for 100 ns.
54         wait for 100 ns;


```




به عنوان آخرین مورد از پیاده‌سازی‌ها برای این گزارش‌کار ما شاهد یک شمارنده بالاشمار دهنده آسنکرون خواهیم بود. از این مدل شمارنده‌ها در محاسبات Decimal استفاده می‌کنیم و مدارات حساب معمول را با استفاده از این مدل طراحی خواهیم کرد.

در این شمارنده‌ها ما از ۰۰۰۰ شروع به محاسبه می‌کنیم و سپس تا ۱۰۰۱ یا ۹ دسیمال ادامه می‌دهیم. زمانی که شمارنده‌ی ما به ۱۰۱۰ رسید باید ریست فعال شود. این مکانیزم به شکل خیلی ساده با یک گیت And متصل به ریست می‌تواند پیاده‌سازی شود در این حالت خروجی کم ارزش‌ترین بیت و پر ارزش‌ترین بیت با یکدیگر به گیت And دو ورودی وصل می‌شود و با فعال شدن هر دو گیت ریست روشن شده و خروجی بعد از ۹، صفر می‌شود.

شماتیک این شمارنده به شکل زیر خواهد بود:



در ادامه کد VHDL این مدل شمارنده به همراه سیگنال‌های آن را خواهیم دید: