به نام یکتای در کمال



دانشکده مهندسی کامپیوتر

گزارش کار ششم – آزمایشگاه معماری کامپیوتر

ماشینهای Mealy و Moore

استاد: سرکار خانم دکتر محبتی

عرفان زارع -اميرحسين ملكوتي - محمدرضا صاحبزاده

دی ۱۴۰۱

شرح آزمایش:

در این آزمایش قصد داشتیم علاوه بر آشنایی با ماشین های Mealy و Moore آن ها را به وسیلهی زبان VHDL برای سه ماشین طراحی کنیم.


از نظر نوع ماشین ها ما در ماشینهای Moore طراحی سادهتر و سنکرون با کل مدار را خواهیم داشت. همچنین در این ماشینها خروجی توسط حالت کنونی به وجود می آید.

مزیت طراحی ماشینهای Mealy در تعداد کمتر State های آنها است. در این نوع ماشین خروجی ما به مقدار کنونی و حالت کنونی وابسته خواهد بود که همین ویژگی باعث تفاوت این دو ماشین شده است.

در این تمرین از یکی از تعاریف و مدل هایی که خواهیم داشت مدل هافمن است که قسمت های ترکیبی مدار را از قسمت های ترتیبی آن معمولا با Processی که نسبت به سیگنال کلاک و ریست حساس است و در قسمتهای ترکیبی ما بخشهای حساس به حالتهای مدار را خواهیم داشت.


به عنوان تمرین کلاسی ما طرحی یک دیاگرام حالت را برای یک Detector Sequence خواهیم داشت که رشته ی 1011 را پردازش خواهد کرد.

شماتیک ماشین Moore برای این رشته به شکل زیر خواهد بود.




حال برای ماشین بالا کد و سیگنال های زیر را خواهیم داشت
\\

```
detec.vhd *
                     ₹ X Iv untitled.awc *
                                               [7] X
 library IEEE;
 2
      use IEEE.STD_LOGIC_1164.ALL;
 3
      entity moore_machine is
             port( input : in std_logic; output : out std_logic; clk : inout std_logic:='0');
 4
 5
      end moore_machine;
 6
      architecture Behavioral of moore_machine is
              type state_t is (s0,s1,s2 , s3 , s4 , s5);
 8
              signal state:state_t:= s0;
 9
              signal next_state : state_t:= s0;
10
     begin
11
         clk <= not clk after 40 ns;
12
             CMB:process(state,input)
13
             begin
14
                     case state is
15
                            when s0=>
16
                                    if(input='1') then
17
                                           next_state <=s1;
18
                                    else
19
                                           next_state <= state ;end if;</pre>
20
                            when s1=>
21
                                   if(input='1') then
22
                                       next state <= s2;
                                   else
23
24
                                       next_state <= s0;end if;</pre>
25
                            when s2=>
26
                                   if(input = '1')
                                                    then
27
                                       next_state <= s2;</pre>
28
                                   else
29
                                       next_state <= s3;end if;</pre>
30
                            when s3=>
31
                                   if(input = '1')
                                                     then
32
                                       next_state <=s4;</pre>
33
                                   else
34
                                       next_state <= s0;</pre>
                                                         end if;
35
                            when others=>
36
                                   if(input = '1')then
37
                                       next_state <= s2;
38
39
                                       next_state <= s0;
                                                          end if;
40
                     end case;
41
              end process;
42
             REG:process(clk)
43
                     begin
44
                            if(clk'event and clk='1') then
45
                                    state <= next_state;</pre>
46
                             end if; end process;
47
                       <= '1' when state = s4 else '0';
              output
48
     end Behavioral;
49
 <
```



حال در مرحلهی بعد یک مدار آشکار ساز با استفاده از ماشینهای میلی و مور را برای دنبالهی ۱۱۰ خواهیم داشت.



حال برای ماشینهای بالا کدهای زیر را خواهیم داشت.

Moore Machine

```
    ★ □ □ 
    ★ tb_moore_mealy
                                                                                               1 LIBRARY ieee;
    2 USE ieee.std_logic_1164.ALL;
    3 ENTITY moore_tb IS
    4 END moore_tb;
    6 ARCHITECTURE behavior OF moore_tb IS
                       signal input, clk : std logic := '0';
                       signal output moore : std logic := '0';
    8
    9
                       constant clk_period : time := 80 ns;
 10 BEGIN
 11
 12
                          UUT1 : ENTITY WORK.moore_machine(Behavioral) PORT MAP (input,output_moore,clk);
 13
                       clk process :process
 14
                       begin
 15
                                        clk <= '0';
 16
                                        wait for clk_period/2;
 17
                                        clk <= '1';
 18
                                        wait for clk_period/2;
 19
                       end process;
 20
 21
                          input <= '1' after 40 ns, '0' after 120 ns, '0' after 200 ns,
                                                         '1' after 280 ns, '0' after 360 ns, '1' after 440 ns, '1' after 520 ns,'0' after 600 ns, '1' after 680 ns;
 22
 23
 24
                           --reset <= '1' after 140 ns;
 25 END;
 26
 € to mealy what the moore of t
   720
                                                                                                                                                                          · 480 ·
 Signal name
                                                                                     · · 160 ·
                                                                                                              240
                                                                                                                                                                                                                                                         · 800 ·
   лг input
лг clk

☐ output_moore
   (x) clk_period
                                     80 ns
```

```
entity moore_machine is
 4
              port( input : in std_logic; output : out std_logic; clk : in std_logic:='0');
 5
     end moore machine;
 6
     architecture Behavioral of moore machine is
              type state_t is (s0,s1,s2 , s3 , s4);
 8
              signal state:state_t:= s0;
 9
              signal next_state : state_t:= s0;
10
    begin
11
             CMB:process(state,input)
12
              begin
13
                       case state is
14
                               when s0=>
15
                                        if(input='1') then
16
                                                next_state <=s0;
17
                                        else
18
                                                next_state <= s1 ;end if;</pre>
19
                               when s1=>
20
                                       if(input='1') then
21
                                           next_state <= s2;
22
                                       else
23
                                           next_state <= s1;end if;</pre>
24
                               when s2=>
25
                                       if(input = '1') then
26
                                           next state <= s3;
27
                                      else
28
                                           next_state <= s1;end if;</pre>
29
                               when s3=>
30
                                       if(input = '1') then
31
                                           next_state <=s0;
32
                                       else
33
                                           next_state <= s4;
                                                                end if;
34
                               when others=>
                                      if(input = '1')then
35
36
                                           next_state <= s2;
37
38
                                           next_state <= s1;
                                                               end if;
39
                       end case;
40
              end process;
41
             REG:process(clk)
42
                      begin
43
                               if(clk'event and clk='1') then
44
                                       state <= next state;
45
                               end if; end process;
                          <= '1' when state = s4 else '0' ;
46
              output
47
     end
             Behavioral;
```

Mealy Machine

```
🐰 🖺 🐧 💍 🖒 👭 tb_moore_mealy
                                  1 LIBRARY ieee;
 2 USE ieee.std_logic_1164.ALL;
 4 ENTITY tb moore mealy IS
 5 END tb_moore_mealy;
 7
    ARCHITECTURE behavior OF tb_moore_mealy IS
        signal input, reset, clk : std_logic := '0';
signal output_mealy : std_logic := '0';
constant clk_period : time := 20 ns;
 8
 9
 10
 11
    BEGIN
 12
 13
          -- UUT1 : ENTITY WORK.moore detector(Behavioral) PORT MAP (input, reset, clk, output moore);
 14
         UUT2 : ENTITY WORK.mealy detector(Behavioral) PORT MAP (input, reset, clk, output mealy);
15
 16
        clk_process :process
 17
        begin
 18
              clk <= '0':
 19
              wait for clk_period/2;
              clk <= '1':
 20
 21
              wait for clk_period/2;
22
23
24
25
        end process;
         input <= '1' after 20 ns, '0' after 60 ns, '1' after 80 ns,
                    '0' after 100 ns, '1' after 120 ns, '0' after 160 ns;
         reset <= '1' after 140 ns;</pre>
 26
27 END;
28
```

7

```
X 1 tb_moore_mealy
    entity mealy_detector is
    port (input, reset, clk : in std_logic;
            output : out std logic);
 6
    end entity mealy detector;
    architecture Behavioral of mealy detector is
 8
        type state is (rst, s0, s1, s2);
 9
        signal present_state : state := rst;
10
    begin
                           --reset can be asynchronous with clk
11
    process (clk, reset)
12
    begin
        if reset = '1' then
13
14
            present_state <= rst;
15
        elsif (clk = '1' and clk'event) then
16
            case present_state is
17
                when rst =>
18
                    if input = '1' then
19
                        present state <= rst;
20
21
                        present_state <= s0;
22
                    end if;
23
                when s\theta =>
                    if input = '1' then
24
25
                        present state <= s1;
26
                    else
27
                        present_state <= s0;
28
                    end if;
29
                when s1 =>
30
                    if input = '1' then
31
                        present_state <= s2;
32
33
                        present_state <= s0; --present_state <= rst;</pre>
                    end if;
34
35
                when s2 =>
                if input = '1' then
36
37
                    present_state <= rst;
38
39
                    present_state <= s0;
40
                end if;
41
                when others =>
42
                    present state <= rst;
43
            end case;
44
        end if;
45
    end process;
46
        output <= '1' when (present_state = s2 and input = '0') else '0';
47
     end Behavioral;
<
```