به نام خدا

محمدرضا صاحب زاده عرفان زارع امیررضا ملکوتی فر

SIPO:



```
1 library IEEE;
2 use IEEE.STD_LOGIC_1164.ALL;
   4 entity shift_register_4bit is
            generic (n: integer :=4);
port(
                 input :in std_logic := '0';
clk , clr :in std_logic;
output : out std_logic_vector( n-1 downto 0)
 11 end shift_register_4bit;
 12
13 architecture Behavioral of shift_register_4bit is
 14 component dff is
15 port(
      d , reset , clk:in std_logic;
   q ,q_prime:out std_logic
);
end component;
 16
17
 20 begin
21 pro
            process (clk)
 22
          variable t_out .
begin
  if(clr = '1') then
    output <= "0000";
  elsif (clk = '1') then--TODO
    t_out := t_out(n-2 downto 0) & input;
  end if;
  output <= t_out;
end process;</pre>
             variable t_out : std_logic_vector(n-1 downto 0);
 24
25
26
27
 28
29
 30
31
 32
34 end Behavioral;
```

Shift_register_test_bench:

```
--Outputs
signal output : std_logic_vector(3 downto 0);
                   -- Clock period definitions constant clk_period : time := 10 ns;
                    -- Instantiate the Unit Under Test (UUT)
uut: shift_register_4bit FORT MAP (
    input => input,
    clk => clk,
    clr => clr,
    output => output
);
                  -- Clock process definitions
clk_process :process
begin
clk <= '0';
wait for clk_period/2;
clk <= '1';
wait for clk_period/2;
end process;
                   -- Stimulus process
stim_proc: process
begin
                         -- hold reset state for 100 ns. wait for 10 ns;
                        wait for clk_period*10;
input <= 'l';
-- insert stimulus here</pre>
                  wait;
end process;
```

SISO:



```
1 library IEEE;
 2 use IEEE.STD LOGIC 1164.ALL;
  3
  4 entity SISO is
        --generic (n: integer :=4);
  6
        port(
          input :in std_logic ;--:='1';
  7
 8
           clk1 :in std_logic;
          clr :inout std_logic:='1';
 9
 10
           output : out std_logic_vector(3 downto 0)
 11
           );
 12 end SISO;
 13
 14 architecture Behavioral of SISO is
 15
 16
         component dff is
 17
        port(
 18
          d , reset , clk:in std_logic;
          q ,q_prime:out std_logic
 19
 20
        );
 21
         END COMPONENT;
        signal t1 ,tt1 , t2 ,tt2 , t3 , tt3 ,t4 , tt4:std_logic:='0';
 22
 23
         --signal clk : std logic:='0';
 24 begin
 25
        --clk <= not clk after 10 ns;
 26
        dff1 : dff port map(input , clr , clk1 , tt1, open);
 27
 28
        t1<= tt1 after 5 ns;
        dff2 : dff port map(t1
                                , clr , clk1 , tt2, open);
 29
        t2 <= tt2 after 5 ns;
 30
 31
        dff3 : dff port map(t2 , clr , clk1 , tt3, open);
        t3 <= tt3 after 5 ns;
 32
        dff4 : dff port map(t3 , clr , clk1 , tt4, open);
 33
 34
        output <= tt1&tt2&tt3&tt4;
clr <= '0' after 5 ns;</pre>
 35
 36
 37 end Behavioral;
38
```

```
31
      -- Clock period definitions
      constant clkl_period : time := 10 ns;
32
33
   BEGIN
34
35
       -- Instantiate the Unit Under Test (UUT)
36
37
       uut: SISO PORT MAP (
38
              input => input,
              clkl => clkl,
39
              clr => clr,
40
             output => output
41
            );
42
43
44
       -- Clock process definitions
45
       clkl_process :process
46
       begin
          clk1 <= '0';
47
          wait for clkl_period/2;
48
         clk1 <= '1';
49
         wait for clkl_period/2;
50
51
      end process;
52
53
54
       -- Stimulus process
55
       stim proc: process
       begin
56
          -- hold reset state for 100 ns.
57
         input <= '1';
58
         wait for 10 ns;
59
          input<= '0' after 10 ns;
60
61
          wait for 10 ns;
          input<= '1' after 20 ns;
62
63
         wait for clkl_period*10;
64
65
         -- insert stimulus here
66
67
         wait;
68
      end process;
69
70
71 END;
```

PISO:



Test bench:

```
47
           );
48
49
      -- Clock process definitions
      clk_process :process
50
      begin
51
        clk <= '0';
52
         wait for clk_period/2;
53
        clk <= '1';
54
         wait for clk_period/2;
55
56
      end process;
57
58
      -- Stimulus process
59
60
      stim_proc: process
      begin
61
         din<= "0101";
62
         load<= '1';
63
64
65
        wait for 10 ns;
66
        load <= '0';
67
         --din<= '0';
68
         --wait for 10 ns;
69
         --din<= '1';
70
71
        wait for clk_period*10;
72
73
74
         -- insert stimulus here
75
76
         wait;
77
      end process;
78
```

Code:

```
1 library IEEE;
2 use IEEE.STD LOGIC 1164.ALL;
3
4 entity piso is
5 Port ( load : in STD LOGIC;
 6 reset : in STD LOGIC;
7 din : in STD LOGIC VECTOR (3 downto 0);
8 clk : in STD LOGIC;
9 dout : out STD LOGIC);
10 end piso;
11 architecture Behavioral of piso is
12 begin
13 process (clk, reset, load, din) is
14 variable temp : std logic vector (din'range);
15 begin
16 if (reset='1') then
17 temp := (others=>'0');
18 elsif (load='1') then
19 temp := din ;
20 elsif (clk'event and clk='1') then
21 dout <= temp(3);
22 temp := temp(2 downto 0) & '0';
23 end if;
24 end process;
25 end Behavioral;
```

Pipo:



Test bench:

```
- Instantiate the Unit Under Test (UUT)
33
       uut: PIPO_shift_register PORT MAP (
              clk => clk,
34
              D => D,
35
              Q => Q
36
            );
37
38
       -- Clock process definitions
39
       clk process :process
40
       begin
41
          clk <= '0';
42
43
          wait for clk period/2;
          clk <= '1';
44
          wait for clk_period/2;
45
       end process;
46
47
48
49
       -- Stimulus process
50
       stim_proc: process
       begin
51
          D<="1010";
52
53
          wait for 10 ns;
          D<="1110";
54
          wait for 10 ns;
55
          D<="00000";
56
          wait for 10 ns;
57
          D<="11111";
58
          wait for 10 ns;
59
          D<="1100";
60
61
62
          wait for clk_period*10;
63
```

```
1 library ieee;
 2 use ieee.std_logic_1164.all;
 4 entity PIPO shift register is
 5
      generic(n : positive := 4);
       port (
 6
            clk : in std logic;
           D : in std_logic_vector(n-1 downto 0); -- D == input
 8
           Q : out std_logic_vector(n-1 downto 0) -- Q == output
9
10
    );
11 end PIPO_shift_register;
12
13
   architecture Behavioral of PIPO_shift_register is
14
15 begin
16
17
       process (clk)
18
            variable temp_out : std_logic_vector(n-1 downto 0);
19
       begin
20
           if (clk'event and clk='1') then
21
22
               temp out := D; -- new inputs replaced with an old one.
            end if:
23
            Q <= temp_out;
24
25
        end process;
26
27 end Behavioral;
```

کاربرد ثبات ها در کامپیوتر:

میتوان گفت ثباتها مهمترین و کاربردی ترین حافظه در امر پردازش هستند؛ زیرا بسیاری از دستورات نمیتوانند به صورت مستقیم توسط واحد پردازشی CPU پردازش شده و خروجی را تحویل دهند. این دستورات نیازمند پردازش دستور یا دستوراتی دیگر قبل از ارائه خروجی هستند. در این حالت، CPU با استفاده از واحد اسمبلر (Unit Assambler ،به معنای واحد تبدیل کننده به اسمبلی) دستور اصلی را به مجموعهای از دستورات تبدیل میکند. مجموعه دستورات بدست آمده، دستورات فرعی نام دارند.

نکته: در برنامههای نوشته شده به زبان اسمبلی، برنامه نویس میتواند به صورت مستقیم به ثباتهای عمومی دسترسی داشته باشد. بنابراین واحد اسمبلر از پروسه پردازش کنار گذاشته میشود. تنها در زبان سطح پایین اسمبلی میتوان به رجیسترها به صورت مستقیم دسترسی داشت و در سایر زبانهای سطح بال، کامپایلرها و واحد اسمبلر این وظیفه را بر عهده دارند.در ادامه پروسه پردازش، پردازنده هر یک از دستورات فرعی را با استفاده از واحد ALU) مخفف Logic & Arithmetic

Unit و به معنای واحد محاسبه منطق) پردازش کرده و نتیجه خروجی را در یکی از ثباتهای خود ذخیره میکند. هر یک از دستورات فرعی ممکن است بر خروجی دستور فرعی دیگر تاثیر بگذارد. به همین دلیل، ثباتها برخلف سایر حافظهها به صورت منطقی (Logic رکار میکنند؛ یعنی یک ثبات میتواند بر ثبات دیگر اثر بگذارد. بنابراین ثباتها وظیفه دارند تا خروجیهای هر یک از دستورات فرعی را درخود (به صورت موقت) ذخیره کنند