

دانشکده مهندسی کامپیوتر

گزارش کار سوم – آزمایشگاه معماری کامپیوتر

استاد: سرکار خانم دکتر محبتی

اميرحسين ملكوتي – محمدرضا صاحبزاده – عرفان زارع

آذر ۱۴۰۱

در این سری از آزمایش ها ما ابتدا به سراغ ساخت Flip-flop های پایه در مدارات منطقی رفتهایم.


همانگونه که در دروس مدارات منطقی و معماری کامپیوتر آموختیم، فلیپ فلاپها یک سری المان ذخیره کننده هستند که در CLK ورودی در صورت تغییر در دادهها، داده ها را تغییر میدهند و در غیر اینصورت مقدار بیت را در خود نگهداری میکنند.

با استفاده از جدول فوق ما خواص ٣ مورد از فليب فلاب ها را داريم.

فلیپ فلاپ D			${f J}{f K}$ فليپ فلاپ			فلیپ فلاپ T			
D	Q(t+1)		J	K	Q(T+1)		T	Q(t+1)	
0	0	بازنشاني	0	0	Q(t)	بلا تغيير	0	Q(t)	بلا تغيير
1	1	نشاندن	0	1	0	بازنشاني	1	Q'(t)	متمم
			1	0	1	نشاندن			
			1	1	Q'(t)	متمم			

حال با استفاده از این جدول و شکل مدارات متناظر با هر کدام کد VHDL را خواهیم نوشت.

فليپ فلاپ T :




همانطور که مشاهده کردیم این فلیپ فلاپ در اصل از مدل JK ساخته می شود.


در ادامه کد VHDL و سیگنال خروجی این فلیپ فلاپ را خواهیم داشت:

```
1 library IEEE;
 2 use IEEE.STD LOGIC 1164.ALL;
 3 use IEEE.STD LOGIC ARITH.ALL;
 4 use IEEE.STD LOGIC UNSIGNED.ALL;
 5
6 entity T FLIPFLOP SOURCE is
7
      Port ( T, CLK, RES, TEMP : in STD LOGIC;
8
             Q, QB : out STD LOGIC);
9 end T FLIPFLOP SOURCE;
10
11 architecture Behavioral of T_FLIPFLOP_SOURCE is
12
13 begin
14
15 PROCESS (T, CLK, RES)
16
17 VARIABLE TEMP:STD LOGIC:='0';
18
19 BEGIN
20
21 IF (RES='1') THEN
22 TEMP:='0';
23 ELSIF (RISING EDGE (CLK) ) THEN
24 IF (T='1') THEN
25 TEMP:= NOT TEMP;
26
27 END IF;
28 END IF;
29 Q<= NOT TEMP;
30 QB<= TEMP;
31
32 END PROCESS;
33 END BEHAVIORAL;
```

```
library IEEE;
2 use IEEE.STD_LOGIC_1164.ALL;
3
   use IEEE.STD_LOGIC_ARITH.ALL;
   use IEEE.STD_LOGIC_UNSIGNED.ALL;
4
 5
    entity TFF_tb is
 6
    end entity;
7
8
9 architecture tb of TFF_tb is
10 component T_FLIPFLOP_SOURCE is
   Port ( T, CLK, RES : in STD_LOGIC;
11
   Q,QB : out STD_LOGIC);
12
13
    end component;
14
15
    signal T, CLK, RES, Q, QB : STD LOGIC;
16
17
   begin
   uut: T_FLIPFLOP_SOURCE port map(
18
19
   T => T,
    CLK => CLK,
20
    RES => RES,
21
22
    Q => Q,
23
    QB => QB);
24
25
    clock : process
26
   begin
27
   CLK <= '0';
28
29
   wait for 10 ns;
   CLK <= '1';
30
    wait for 10 ns;
31
32
33
    end process;
34
35
    stim: process
36
   begin
37
    RES <= '0';
38
39
    T <= '0';
40
    wait for 20 ns;
41
42
    T <= '1';
43
   wait for 20 ns;
44
45
46
   end process;
47 end tb;
```




فليپ فلاپ JK :




در ادامه کد VHDL و سیگنال خروجی این فلیپ فلاپ را خواهیم داشت:

```
1 library IEEE;
2 use IEEE.STD LOGIC 1164.ALL;
 3 use IEEE.STD LOGIC ARITH.ALL;
 4 use IEEE.STD LOGIC UNSIGNED.ALL;
 5
 6 entity JK FF is
7
      port( J, K, clk, rst : in std logic;
8
         Q, Qbar : out std logic);
9 end JK FF;
10
11 architecture behavioral of JK FF is
12 begin
13 process(clk, rst)
14 variable qn : std logic;
15 begin
16 if (rst = '1') then
17 qn := '0';
18 elsif(clk'event and clk = '1')then
19 if (J='0' and K='0') then
20 qn := qn;
21 elsif(J='0' and K='1')then
22 qn := '0';
23 elsif(J='1' and K='0')then
24 qn := '1';
25 elsif(J='1' and K='1')then
26 qn := not qn;
27 else
28 null;
29 end if;
30 else
31 null;
32 end if;
33 Q <= qn;
34 Qbar <= not qn;
35
36 end process;
37 end behavioral;
```

```
1
    library ieee;
 2
    use ieee.std logic 1164.all;
 3
 4
     entity JK_FF_tb is
 5
     end JK_FF_tb;
 6
 7
     architecture testbench of JK_FF_tb is
 8
 9
    component JK FF is
     port(J, K, clk, rst : in std_logic;
10
11
     Q, Qbar : out std_logic
12
    );
13
     end component;
14
     signal J, K, clk, rst : std_logic;
15
    signal Q, Qbar : std_logic;
16
17
18
    begin
     uut: JK_FF port map(
19
    J => J,
20
     K => K,
21
    clk => clk,
22
    rst => rst,
23
    Q => Q,
24
    Qbar => Qbar);
25
26
27
    clock: process
28 begin
    clk <= '1';
29
    wait for 10 ns;
30
    clk <= '0';
31
32
    wait for 10 ns;
    end process;
33
34
35 Force: process
36 begin
    J <= '0';
37
   K <= '0';
38
    rst <= '0';
39
    wait for 20 ns;
40
41
    J <= '0';
42
43 K <= '1';
    rst <= '0';
44
    wait for 20 ns;
45
46
    J <= '1';
47
48 K <= '0';
49 rst <= '0';
```




فلیپ فلاپ D :



همانطور که در این فلیپ فلاپ مشاهده میکنیم، این فلیپ فلاپ هم از JK میتواند ساخته شود. در ادامه کد VHDL و سیگنال خروجی این فلیپ فلاپ را خواهیم داشت:

```
2 library IEEE;
 3 use IEEE.STD LOGIC 1164.ALL;
 4
 5
6 entity dff is
7 port (
      d , reset , clk:in std logic;
9
                      :out std logic
10
    );
11 end dff;
12
13 architecture dff behav of dff is
14
15 begin
16 q<= '0' when reset = '1' else
      d when clk'event and clk = '1';
17
18
19 end dff_behav;
20
21
```

```
4 ENTITY dff_testbench IS
 5 END dff testbench;
 7 ARCHITECTURE behavior OF dff_testbench IS
  8
  9
         COMPONENT dff
 10
        PORT (
          d , reset , clk:in std_logic;
 11
               :out std_logic
 12
           );
 13
        END COMPONENT;
 14
 15
 16
        --constant <clock>_period : time := 10 ns;
 17
      signal dl , resetl , clkl :std_logic := '0';
 18
       signal ql :std_logic :='0';
 19
 20 BEGIN
       uut: dff PORT MAP (dl , resetl , clkl , ql
 21
 22
        );
 23
       -- Clock process definitions
 24
 25
       --<clock> process :process
 26
       --begin
         --<clock> <= '0';
 27
 28
          --wait for <clock>_period/2;
         --<clock> <= '1';
 29
          --wait for <clock>_period/2;
 30
 31
       --end process;
 32
 33
 34
       -- Stimulus process
       --stim proc: process
 35
 36
       --begin
         -- hold reset state for 100 ns.
 37
         -- wait for 100 ns;
 38
 39
 40
          --wait for <clock>_period*10;
 41
       clk1 <= not clk1 after 5 ns;
       dl<= '1' after 20 ns , '0' after 30 ns , '1' after 40 ns, '1' after 50 ns ,'0' after 60 ns ;
 42
 43
          -- insert stimulus here
 44
 45
46
        --wait:
```



در سری بعدی آزمایش ما سراغ یک شمارنده با استفاده از فلیپ فلاپ میرویم.


شمارنده ها سریای از فلیپ فلاپ ها هستند که اولا به صورت ورودی سریال (Serial) و خروجی موازی (Parallel) هستند و معمولا با هر CLK مقدار آنها تغییر می کند.

از شمارنده ها ما در تابلو امتيازات و ساعت و ... استفاده مي كنيم.

نکتهی جالب در خصوص طراحی شمارنده ها آزادی عمل در خصوص استفاده از فلیپ فلاپها خواهیم داشت. این نکتهی به شدت ساده هنگام طراحی مدارات با اندازههای بزرگتر کمک بسیار بزرگی به ما خواهد کرد.

در ابتدا ما شمارنده آسنکرون ۲ بیتی طراحی میکنیم. این شمارنده مقادیر ۱۰ تا ۱۱ را میشمارد و بعد دوباره از ۱۱ به ۰۰ برمی گردد.


نمای این شمارنده به صورت زیر است:




در ادامه کد VHDL و سیگنال خروجی شمارنده ۲ بیتی آسنکرون را خواهیم داشت:

```
1 library IEEE;
 2 use IEEE.STD LOGIC 1164.ALL;
 3
4 entity async_2bit_counter is
      port (
 5
          reset1 : inout std_logic:='1';
 6
          clk1 : in std logic;
          output :out std_logic_vector(1 downto 0)
 8
 9
          );
10 end async 2bit counter;
11
12 architecture Behavioral of async_2bit_counter is
13 component dff is
14 port (
       d , reset , clk:in std_logic;
15
      q ,q prime :out std_logic
);
16
17 );
18 end component;
19     signal temp1 , out1:std_logic:= '1';
20     signal temp2 , out2:std_logic:= '1';
 21
22 begin
      reset1 <= '0' after 10 ns;
23
 24
25
         dff back : dff port map (d => temp1 ,reset =>reset1 , clk => clk1 , q prime => out1);
          output(0) <= not out1;
26
          temp1 <= out1 after 2 ns;
 27
28
          dff_forward : dff port map (d => temp2 , reset => reset1 , clk => out1 , q_prime => out2);
          output(1) <= not out2;
29
          temp2 <= out2 after 2 ns;
 30
31
32 end Behavioral;
```

```
output : OUT std_logic_vector(1 downto 0)
19
  20
          END COMPONENT;
  21
  22
  23
  24
         -- Inputs
         signal reset1 : std_logic := '0';
  25
  26
         signal clkl : std_logic := '0';
  27
         --Outputs
  28
  29
         signal output : std_logic_vector(1 downto 0);
  30
         -- Clock period definitions
  31
  32
         constant clkl period : time := 10 ns;
  33
  34 BEGIN
  35
         -- Instantiate the Unit Under Test (UUT)
  36
  37
        uut: async_2bit_counter PORT MAP (
  38
               reset1 => reset1,
                clk1 => clk1,
  39
               output => output
  40
  41
              );
  42
  43
        -- Clock process definitions
         clkl_process :process
  44
        begin
  45
          clk1 <= '0';
  46
          wait for clkl_period/2;
clkl <= '1';
wait for clkl_period/2;</pre>
  47
  48
  49
        end process;
  50
  51
  52
        -- Stimulus process
stim_proc: process
  53
  54
        begin
  55
           -- hold reset state for 100 ns.
  56
           wait for 100 ns;
  57
  58
          wait for clkl_period*10;
  59
  60
            -- insert stimulus here
  61
  62
  63
            wait;
        end process;
  €4
  65
  66 END;
  67
```



سپس در ادامه ما شمارنده پایین شمار سنکرون دودویی ۴ بیتی را خواهیم داشت.




شمارنده بالا یک شمارنده پایین شمار سنکرون است به این معنی که اولا مقادیر تمامی فلیپ فلاپ ها با یکدیگر تغییر می کند و بعد دوباره به ۱۱۱۱ پرش می کند.

در ادامه ما شاهد کد VHDL و سیگنال این شمارنده خواهیم بود:

```
1 library IEEE;
 2 use IEEE.STD LOGIC 1164.ALL;
 3
 4
 5 entity async 4bit down counter is
  6
       port (
       clk1 : in std logic;
 7
       reset1: inout std logic:='1';
 8
       output:out std logic vector(3 downto 0)
 9
10
11 end async_4bit_down_counter;
12
13 architecture Behavioral of async 4bit down counter is
       component dff is
14
15
       port (
         d , reset , clk:in std_logic;
16
17
         q ,q_prime :out std_logic
18
         );
      end component;
19
      signal temp1 , temp2 :std_logic :='1';
20
21
       signal temp3 , temp4:std_logic :='1';
22
 23 begin
       reset1 <= '0' after 10 ns;
24
       dff 1 : dff port map (d => temp1 ,reset =>reset1 , clk => clk1 , q prime => temp1);
25
          output(0) <= temp1;
26
27
       dff 2 : dff port map (d => temp2 , reset => reset1 , clk => temp1 , q prime => temp2);
          output(1) <= temp2;
28
       dff 3 : dff port map (d => temp3 ,reset =>reset1 , clk => temp2 , q prime => temp3);
29
30
          output(2) <= temp3;
31
       dff 4 : dff port map (d => temp4 , reset => reset1 , clk => temp3 , q prime => temp4);
          output(3) <= temp4;
32
33 end Behavioral;
34
```


```
ARCHITECTURE behavior OF async_4bit_down_counter_tb IS
        -- Component Declaration for the Unit Under Test (UUT)
8
9
        COMPONENT async_4bit_down_counter
10
        PORT (
11
12
            clk1 : IN std logic;
            reset1 : INOUT std logic;
13
            output : OUT std logic vector(3 downto 0)
14
           );
15
      END COMPONENT;
16
17
18
19
      --Inputs
20
      signal clkl : std logic := '0';
21
22
       --BiDirs
      signal resetl : std logic;
23
24
       --Outputs
25
      signal output : std_logic_vector(3 downto 0);
26
27
      -- Clock period definitions
28
      constant clkl_period : time := 10 ns;
29
30
31 BEGIN
32
       -- Instantiate the Unit Under Test (UUT)
33
34
      uut: async_4bit_down_counter PORT MAP (
             clk1 => clk1,
35
             reset1 => reset1,
36
             output => output
37
38
           );
39
40
      -- Clock process definitions
41
       clkl_process :process
42
      begin
         clk1 <= '0';
43
44
         wait for clkl period/2;
         clk1 <= '1';
45
         wait for clkl_period/2;
46
47
      end process;
48
49
50
       -- Stimulus process
51
       stim_proc: process
52
       begin
         -- hold reset state for 100 ns.
53
          wait for 100 ns;
54
```



به عنوان آخرین مورد از پیاده سازی ها برای این گزارشکار ما شاهد یک شمارنده بالاشمار دهدهی آسنکرون خواهیم بود. از این مدل شمارنده ها در محاسبات Decimal استفاده می کنیم و مدارات حساب معمول را با استفاده از این مدل طراحی خواهیم کرد.

در این شمارنده ها ما از ۰۰۰۰ شروع به محاسبه می کنیم و سپس تا ۱۰۰۱ یا ۹ دسیمال ادامه می دهیم. زمانی که شمارنده ی ما به ۱۰۱۰ رسید باید ریست فعال شود. این مکانیزم به شکل خیلی ساده با یک گیت در این مکانیزم به شکل خیلی ساده با یک گیت And متصل به ریست می تواند پیاده سازی شود در این حالت خروجی کم ارزش ترین بیت و پر ارزش ترین بیت و پر ارزش ترین بیت و پر ارزش ترین خروجی بیت با یکدیگر به گیت می و ورودی و صل می شود و با فعال شدن هر دو گیت ریست روشن شده و خروجی بعد از ۹، صفر می شود.

شماتیک این شمارنده به شکل زیر خواهد بود:



در ادامه کد VHDL این مدل شمارنده به همراه سیگنالهای آن را خواهیم دید: