

UNIVERSIDAD DE MÁLAGA
ESCUELA TÉCNICA SUPERIOR DE
INGENIERÍA DE TELECOMUNICACIÓN

TRABAJO FIN DE GRADO

DESARROLLO DE UN SISTEMA DE
COMUNICACIONES VVLC CON
IMPLEMENTACIÓN DE ESQUEMAS DE
SEÑALIZACIÓN MANCHESTER Y MILLER
EN SoC FPGA

GRADO EN INGENIERÍA DE
SISTEMAS ELECTRÓNICOS

MIGUEL ALEJANDRO RAMÍREZ ANAYA
MÁLAGA, 2022

DESARROLLO DE UN SISTEMA DE COMUNICACIONES VVLC CON IMPLEMENTACIÓN DE ESQUEMAS DE SEÑALIZACIÓN MANCHESTER Y MILLER EN SoC FPGA

Autor: Miguel Alejandro Ramírez Anaya

Tutor: Antonio García Zambrana

Departamento: Ingeniería de Comunicaciones

Titulación: Grado en Ingeniería de Sistemas Electrónicos

Palabras clave: FPGA, esquemas de señalización, Viterbi, Código Manchester, Código Miller, comunicaciones, VLC, Red Pitaya.

Resumen

En este proyecto se va a estudiar el efecto de los esquemas de señalización Manchester y Miller sobre un sistema de comunicaciones por luz visible, y métodos de corrección de errores basados en el algoritmo de Viterbi. Se van a implementar sobre un prototipo de enlace de comunicación por canal de luz haciendo uso de dispositivos FPGA, para probar y comparar las prestaciones en cuanto a alcance, tasa de datos y directividad, con ambos esquemas de señalización y diferentes métodos de decisor de bit.

DEVELOPMENT OF A VVLC COMMUNICATIONS SYSTEM WITH IMPLEMENTATION OF MANCHESTER AND MILLER SIGNALING SCHEMES IN SoC FPGA

Author: Miguel Alejandro Ramírez Anaya

Tutor: Antonio García Zambrana

Departamento: Ingeniería de Comunicaciones

Titulación: Grado en Ingeniería de Sistemas Electrónicos

Keywords: FPGA, signaling schemes, Viterbi, Manchester Code, Miller Code, communications, VLC, Red Pitaya.

Abstract

This project will study the effect of the Manchester and Miller signaling schemes on a visible light communications system, and error correction methods based on the Viterbi algorithm. It will be implemented on a prototype light channel communication link using FPGA devices, to test and compare the performance in terms of range, data rate and directivity, with both signaling schemes and different bit decider methods.

Acrónimos

TFG	Trabajo Fin de Grado
FPGA	Field Programmable Gate Array
VLC	Visible Light Communications
VVLC	Vehicle Visible Light Communications
IEEE	Institute of Electrical and Electronics Engineers
PHY	Physical layer
GPS	Global Positioning System
V2I	Vehicle to Infrastructure
V2V	Vehicle to Vehicle
ITS	Intelligent Transportation System
DSRC	Dedicated Short Range Communication
OOK	On-Off Keying
CLB	Configurable Logic Block
RAM	Random Access Memory
LUT	Look Up Table
IOB	Input Output Block
CMT	Clock Management Tile
DCM	Digital Clock Manager
DSP	Digital Signal Processor

PLL	Phase Locked Loop
FIFO	First in First out
SoC	System On Chip
JTAG	Joint Test Action Group
ADC	Analog to Digital Converter
DAC	Digital to Analog Converter
USB	Universal Serial Bus
SMA	SubMiniature version A
HDL	Hardware Description Language
ARM	Advanced RISC Machine
VPPM	Variable Pulse Position Modulation
NRZ	No Return Zero
RZ	Return Zero
CRC	Cyclic Redundancy Check
BER	Bit Error Rate
DSSS	Direct Sequence Spread Spectrum
RLL	Run-Length Limited
FEC	Forward Error Correction
RS	Reed-Solomon
PSD	Power Spectral Density
MFTP	Maximum Flicking Time Period
AWGN	Additive white Gaussian Noise
SRN	Signal to noise ratio

Índice

Resumen	III
Abstract	v
Acrónimos	VII
I Introducción	1
1 Introducción y visión general	3
1.1 Objetivo	3
1.2 Ámbito de aplicación	3
1.3 Estado del arte	5
1.4 Estructura del documento	8
2 Introducción tecnológica	9
2.1 Plataforma Hardware	9
2.1.1 Desarrollo sobre FPGA	9
2.1.2 Red Pitaya	11
2.2 Plataforma Software	12
II Desarrollo del proyecto	13
3 Sistema de comunicación	15

3.1	Estándar IEEE 802.15.7	15
3.2	Transceptor Óptico	16
3.3	Sistema de partida	16
3.4	Mejora del sistema	17
4	Fundamentos teóricos de los esquemas de señalización	19
4.1	Codificación Manchester	21
4.1.1	Densidad Espectral de Potencia Manchester	23
4.1.2	Valor medio de la señal codificada Manchester	24
4.2	Codificación Miller	25
4.2.1	Densidad Espectral de Potencia Miller frente a Manchester	27
4.2.2	Valor medio de la señal codificada Miller	29
4.3	Sistemas de decisión	30
4.3.1	Hard-Decoding	31
4.3.2	Soft-Decoding	32
4.3.3	Algoritmo de Viterbi	34
5	Implementación de los esquemas de señalización	39
5.1	Sistema general	39
5.2	Codificador - Decodificador	41
5.2.1	Codificador Manchester	41
5.2.2	Codificador Miller	42
5.3	Sistema de decisión	43
5.3.1	Hard-Decoding	44
5.3.2	Soft-Decoding	44
5.3.3	Viterbi	47
III	Pruebas	49
6	Pruebas	51
6.1	Pruebas de directividad y velocidad de transmisión	51

6.2 Pruebas de Alcance y BER	52
IV Conclusiones	55
Conclusiones y líneas futuras	57
Bibliografía	60

Índice de figuras

1.1	Fallecidos por accidente de tráfico por año en España. Fuente: DGT	4
2.1	Visión general de la arquitectura del SoC Zynq-7010. Fuente: Xilinx	10
2.2	Placa de desarrollo Red Pitaya. Fuente: Red Pitaya	11
2.3	Esquemático Red Pitaya. Fuente: Red Pitaya	12
3.1	Diagrama del sistema de comunicación de partida.	17
3.2	Diagrama del sistema de comunicación usando esquemas de señalización.	18
4.1	Modelo sistema VLC. Fuente [7]	20
4.2	Diagrama de Trellis Manchester.	21
4.3	Código Manchester codificado	22
4.4	PSD Manchester para diferentes frecuencias. Fuente [2]	23
4.5	Diagrama de Trellis Miller.	26
4.6	Código Miller codificado	26
4.7	PSD Miller para diferentes frecuencias. Fuente [2]	28
4.8	PSD Miller, Manchester y NRZ a 11.67 kHz. Fuente [2]	29
4.9	Comparativa Miller Manchester Hard-Decoding	31
4.10	Comparativa <i>hard-decoding</i> y <i>soft-decoding</i> <i>Manchester</i>	32
4.11	Comparativa <i>hard-decoding</i> y <i>soft-decoding</i> <i>Miller</i>	33
4.12	Comparativa sistemas de decisión para codificación Miller	36
5.1	Estructura de la trama de datos	40
5.2	Máquina de estados finitos codificador Manchester	41

5.3	Máquina de estados finitos codificador Miller	42
5.4	Esquemático Codificador Miller	43
5.5	Diagrama del sistema decisor Hard-Decoding	44
5.6	Diagrama del sistema decisor Manchester Soft-Decoding	45
5.7	Diagrama distancia euclídea	46
5.8	Diagrama del sistema decisor Miller Soft-Decoding	46
5.9	Esquemático simplificado Viterbi para N bits	47
5.10	Simulación Viterbi para 4 bits	48
6.1	Sistema montado en el laboratorio.	52

Índice de Tablas

4.1	Camino de Viterbi con una iteración	35
4.2	Camino de Viterbi con dos iteraciones	35
5.1	Tabla de verdad XOR	43
6.1	Resultados de velocidad y directividad	52
6.2	Prestaciones a 30 metros.	53
6.3	Prestaciones a 40 metros.	53
6.4	Prestaciones a 50 metros.	53

Parte I

Introducción

Capítulo 1

Introducción y visión general

Contenido

1.1	Objetivo	3
1.2	Ámbito de aplicación	3
1.3	Estado del arte	5
1.4	Estructura del documento	8

Sinopsis

1.1. Objetivo

El objetivo de este TFG es estudiar el uso de diferentes esquemas de señalización en un sistema de comunicaciones VLC para aplicaciones vehiculares, basado en FPGA y haciendo uso de la capa PHY I del estándar IEEE 802.15.7 para VLC.

1.2. Ámbito de aplicación

Reducir los accidentes de tráfico y congestión en las carreteras es uno de los retos más importantes que se plantean actualmente en la sociedad. Cada día se suelen ver en los informativos o en la prensa noticias relacionadas con accidentes de tráfico que, en su mayoría, terminan de forma trágica.

Desde la década de los 60 hasta los 80, se observa un fuerte crecimiento de mortalidad por accidente alcanzando su pico más alto en 1989 con 9.344 fallecidos [6].

Por suerte, en los últimos 30 años, como se puede observar en la figura 1.1, la cifra ha disminuido considerablemente, alcanzándose en España el mínimo histórico en 2013 con 1.806 fallecidos [6], cifra que se ha mantenido más o menos estable en los últimos años.




Figura 1.1: Fallecidos por accidente de tráfico por año en España. Fuente: DGT

Esta disminución de víctimas, además de por la mayor precaución de los conductores, también está causada en gran medida por la mejora en la seguridad de los vehículos gracias a nuevas tecnologías que se han ido implementado a lo largo de los años.

El número de accidentes a causa del factor humano supone el 91 % del total [1], debido principalmente a que la probabilidad de que falle una máquina frente a una persona es mucho menor, siempre que no exista una deficiencia mecánica u otra causa similar, por lo que se podría pensar que si mejoran las tecnologías que acompañan a las personas en sus trayectos por carretera, esta cifra de accidentes podrá disminuir mucho más.

Por otro lado, la cantidad de vehículos en circulación ha aumentado superando en 2016 más de 23,1 millones el parque de vehículos a motor en España y casi duplicando el censo de conductores en los últimos 25 años, ha pasado de 14,3 a 26,5 millones. Esto ha provocado un aumento considerable del tráfico y los atascos en ciudades y zonas de actividad económica, lo que conlleva una pérdida de tiempo significativa con una cifra que asciende a más de 100 horas anuales por vehículo. Para los trabajadores, las congestiones de tráfico suponen también un impacto económico por el consumo de combustible, pero sobre to-

do provoca, una pérdida de la calidad de vida y bienestar, ya que esta situación provoca que se reduzca el tiempo de ocio y de descanso, y genera situaciones de estrés que pueden llegar a afectar a la salud. Aquí la tecnología también desempeña un papel importante con la relativamente incorporación reciente de la navegación inteligente, que alerta de atascos o zonas muy concurridas y ofrece en consecuencia la mejor ruta para llegar al destino deseado teniendo en cuenta las circunstancias del tráfico.

1.3. Estado del arte

En los últimos años y en busca de la mejora de esta utilidad y de seguir reduciendo el número de accidentes, se están desarrollando nuevas tecnologías como la inteligencia artificial en vehículos o las comunicaciones entre vehículos o V2V y entre vehículos e infraestructuras o V2I que influirán en el futuro de los vehículos autónomos. Estas dos últimas tecnologías presentan características muy llamativas que hacen que las investigaciones más recientes en este ámbito se enfoquen en ellas para incorporarlas en los vehículos e infraestructuras, mejorando la seguridad considerablemente.

Una de las características que dan ventaja a esta tecnología frente al resto, es debida al hecho de que la mejor forma de conocer el estado de un vehículo es mediante sus propios sensores y a través una conexión inalámbrica, dar a conocer estos datos al resto de vehículos a su alrededor, en lugar de que sean los otros de vehículos, los que tomen las medidas con respecto al vehículo en cuestión. Esto permite a los conductores tomar mejores decisiones, gracias a la cooperación entre vehículos. De igual forma, esto hará que se reduzca la cantidad de sensores utilizados en los vehículos, debido a que no serán necesarios algunos sensores encargados de medir variables externas como pueden ser la distancia entre vehículos o la aproximación de un cruce peligroso, reduciendo así su coste de fabricación.

Esto abre la posibilidad a recibir alertas de otros vehículos sobre accidentes, atascos o situaciones inesperadas como alertas por ángulo muerto, frenada o vehículos detenidos en el arcén, en un marco de trabajo enfocado a mejorar la eficiencia y seguridad en las infraestructuras de la ciudad. Gracias a este sistema de conectividad entre vehículos y entre vehículos e infraestructuras, los conductores podrán desplazarse con mayor seguridad, teniendo a su disposición y en tiempo real, información sobre el tráfico e incidencias asociadas.

Ejemplo de ello, podría ser el sistema el desarrollado por Toyota que ya comercializa en Japón tres modelos de vehículos que utilizan un sistema de comu-

nicación entre vehículos y entre vehículos e infraestructuras bajo el nombre de ITS Connect, usando para ello, la frecuencia estándar para ITS (*Intelligent Transportation System*) para recibir y transmitir datos [10]. Esto permite, entre otras cosas, notificar ante la aceleración o deceleración en otros vehículos o la localización de un vehículo de emergencia que se aproxima. Además, el ITS tiene como objetivo mejorar la eficiencia del sistema de transporte y, por tanto, para reducir las emisiones de CO₂, el ITS agrega al sistema de transporte acceso en tiempo real a información de tráfico relevante. Al usar comunicaciones V2V y V2I, el ITS recopila datos del tráfico continuamente, los analiza y los distribuye al resto de vehículos e infraestructuras a su alrededor.

Las tecnologías basadas en radiofrecuencias son las más populares y extendidas hoy en día y, dentro de las comunicaciones vehiculares, las principales son el DSRC (*Dedicated Short Range Communications*) que usa la capa física del estándar IEEE 802.11a/g, más popularmente conocido como *Wi-fi* y Cellular V2X system que usa el estándar 3G y que en un futuro usará la quinta generación de sistemas celulares [5].

La banda de frecuencias cada vez está más concurrida, por lo que uno de los problemas de la radiofrecuencia en comunicaciones vehiculares se ocasiona cuando se producen situaciones con mucho tráfico donde la numerosa cantidad de vehículos queriendo transmitir sus datos provocan colisiones entre los paquetes incrementando los retrasos y la fiabilidad de las comunicaciones [4], que en momentos críticos puede llevar a accidentes de tráfico. En busca de mejorar las carencias de la comunicación por radiofrecuencia, emerge una nueva tecnología con numerosas ventajas, la comunicación por luz visible (VLC). Esta tecnología promete beneficios técnicos, financieros, médicos y sociales, siendo una tecnología respetuosa con el medio ambiente y segura tanto para los humanos como para el equipamiento electrónico de los vehículos [4].

El VLC usa el espectro de luz visible, entre 380 y 780 nm, como portador de datos, por lo que ofrece un ancho de banda mil veces mayor a las comunicaciones por radiofrecuencia. Este ancho de banda permite alcanzar transferencias de datos muy altas que actualmente pueden llegar a pocas decenas de Gb/s [3]. Además, al no estar regulado el espectro de luz visible, el coste de la tecnología se ve significativamente reducido. También, desde el punto de vista de las comunicaciones vehiculares, la transferencia de datos se produce de forma adicional a la iluminación o señalización del vehículo, no requiere de energía extra para incorporarlo. Asimismo, otro argumento a favor del desarrollo de las comunicaciones con VLC es la simplicidad a la hora de incorporarlas al vehículo, ya que, únicamente añadiendo un microcontrolador con un módulo decodificador, la fuente de luz led del faro podría transmitir una señal *broadcast* a otros vehículos

cercanos [3].

Esta señal se recibirá a través de un componente fotosensible, como un fotodiodo o en algunos casos, allí donde se busque mejor rendimiento, se podría sustituir el fotodiodo por una cámara. La principal diferencia entre estos dos tipos de receptores subyace en el procesado de los datos: mientras que el fotodiodo procesa el ruido de fondo junto con los datos de forma simultánea, los receptores basados en cámaras pueden aislar espacialmente las fuentes de ruido. Luego, en el posterior muestreo de la señal, los receptores basados en fotodiodos utilizan técnicas de procesado analógico para recuperar la señal, mientras que, en el caso de las cámaras, la información se obtiene en base a complejas técnicas de procesado de imágenes [3].

Dependiendo de la aplicación y el flujo de datos requerido, el estándar establece tres tipos de PHY (nivel físico). El primero (PHY I) está previsto para aplicaciones en exterior y bajas velocidades de datos, mientras que PHY II y PHY III están enfocadas para interior y para aplicaciones de velocidad moderada. Las tres capas pueden coexistir, pero no a operar entre ellas [4].

Las comunicaciones mediante VLC también presentan ventajas con respecto al posicionamiento entre vehículos, haciendo posible realizar un posicionamiento relativamente preciso gracias a la alta directividad de la luz. Comparándolo con el posicionamiento por GPS, que puede implicar un error de hasta 10 metros, el error de posicionamiento con luz visible está en el orden de solo unas decenas de centímetros [11], siendo mucho más adecuado y preciso para las aplicaciones de este tipo donde la seguridad es primordial.

Por todas estas características mencionadas de las comunicaciones VLC frente a las de radiofrecuencia se considera que el desarrollo de esta tecnología ofrece mejores prestaciones para lograr comunicaciones V2V y V2I más fiables, baratas y robustas.

Sin embargo, el VLC aún presenta algunos desafíos que afrontar antes de que se pueda comercializar e implementar en los nuevos vehículos.

La primera sería con respecto al medio físico y las condiciones climáticas como la niebla, la lluvia o la nieve, que podrían provocar una atenuación adicional a la señal transmitida, acortando su rango. Sin embargo, se ha demostrado que un receptor VLC tiene mejor sensibilidad que los ojos humanos, por lo que, en condiciones climáticas tan drásticas, aunque la luz no sea perceptible a la vista, se podría recibir la señal correctamente.

Otro factor que se podría incluir aquí es la interferencia de la luz solar o la luz ambiental. Aunque a priori se conseguiría reducir su efecto usando un filtro, sigue siendo la principal fuente de ruido que determina el rendimiento del VLC

[11].

Por otra parte, se presenta el problema de la atenuación, cuyo efecto es considerable debido a que se trata de una tecnología de comunicación inalámbrica. Para la transmisión el sistema usa modulación OOK (*On-Off Keying*) [4], donde los niveles de encendido y apagado toman valores determinados para diferenciarlos entre sí y del ruido, por lo que se necesita esperar un tiempo para que cambie de estado, y debido a la no idealidad de los componentes como el led o el fotodetector, se debe aumentar el ancho de pulso, para permitir este cambio, lo que se refleja en retrasos a la hora de recibir los mensajes.

Otro problema específico del VLC está relacionado con el parpadeo de la luz provocado por el uso de la modulación. A diferencia de otras tecnologías de comunicación inalámbricas, en VLC, el portador de la onda es la luz visible por el ojo humano, por lo que, si la modulación provoca un parpadeo perceptible por una persona, eso podría provocar problemas de salud. Es por ello el estándar delimita el periodo de tiempo máximo de parpadeo (MFTP) en 5ms [4], rango en el que la intensidad puede variar sin que se perciba por el ojo humano, asegurando así que este efecto no perjudique a las personas.

1.4. Estructura del documento

La estructura de este trabajo se va a dividir en las siguientes secciones:

- Introducción tecnológica
- Sistema de comunicación
- Fundamentos teóricos de los esquemas de señalización
- Implementación de los esquemas de señalización
- Pruebas
- Conclusiones

Capítulo 2

Introducción tecnológica

Contenido

2.1	Plataforma Hardware	9
2.1.1	Desarrollo sobre FPGA	9
2.1.2	Red Pitaya	11
2.2	Plataforma Software	12

2.1. Plataforma Hardware

2.1.1. Desarrollo sobre FPGA

Para el desarrollo hardware del proyecto se ha optado por el uso de un dispositivo FPGA. Los dispositivos FPGA contienen bloques lógicos cuyas interconexiones y funcionamiento pueden ser programados mediante lenguajes de descripción hardware, actualmente los más conocidos son VHDL y Verilog.

Esto da la posibilidad al programador de diseñar sistemas digitales de gran complejidad, integrando toda la configuración y rutado en el chip.

Por lo general, además de disponer de bloques de propósito general, también cuentan con bloques más específicos dedicados a implementar funciones más concretas, dotando al dispositivo de una mayor eficiencia al estar ya diseñados e integrados. Algunos de los bloques más comunes, se mencionan a continuación:

- Bloques CLB: son los principales recursos de la formación lógica del diseño, cada uno dispone de bloques RAM que permiten implementar LUTs. Además contienen *flip-flops* para almacenamiento local y multiplexores para distribuir la lógica dentro del chip.
- Bloques IOB: son bloques encargados de implementar la interfaz entre el chip y los periféricos externos.
- Bloques CMT: son bloques especializados en distribuir y generar la señal de reloj y formados por una DCM y un PLL.
- Bloques RAM: son bloques distribuidos por el chip compuesto por memorias RAM que permiten almacenar datos y además se pueden configurar como una memoria FIFO permitiendo la comunicación con otros elementos.

Para este proyecto se va a trabajar con el chip Zynq-7010 de Xilinx. Este chip está basado en la arquitectura SoC que cuenta con una unidad de procesado Dual Core ARM Cortex A9 con una frecuencia máxima de 667 MHz [9] y una lógica programable que cuenta con CLBs, RAM de 2.1 Mb, bloques DSP, interfaz JTAG e interfaz de entrada y salida con tensión programable y resolución de 14 bits.




Figura 2.1: Visión general de la arquitectura del SoC Zynq-7010. Fuente: Xilinx

En la figura 2.1 se pueden ver todos los bloques que se han mencionado además de otros que también integra este chip.

2.1.2. Red Pitaya

Para el desarrollo e implementación de este proyecto se va a trabajar con la placa de desarrollo *Red Pitaya STEMLab 125-14* que se muestra en la figura 2.2, cuyo núcleo es el *Zynq-7010* de Xilinx. Además, cuenta módulos ADC y DAC, conexión para periféricos por interfaz *USB* o *Ethernet* y conectores SMA.




Figura 2.2: Placa de desarrollo Red Pitaya. Fuente: Red Pitaya




Figura 2.3: Esquemático Red Pitaya. Fuente: Red Pitaya

En la figura 2.3 se observa un diagrama donde se muestran los bloques que componen esta placa de desarrollo y a continuación se especificarán las características de entrada y salida de los módulos ADC y DAC de la *Red Pitaya*:

- Impedancia de carga: 50Ω
- Frecuencia de muestreo: 125MHz
- Dos modos de rango de voltaje
 - LV (*Low Voltage*): $\pm 1V$
 - HV (*High Voltage*): $\pm 20V$

2.2. Plataforma Software

Para programar la FPGA se ha optado por el *software* de Xilinx Vivado Design Suite 2018.2 en su versión para Windows. Este *software* permite la implementación y análisis de diseños en lenguaje HDL y cuenta con un entorno de simulación.

En el procesador ARM de la placa se instalará una versión de Linux adaptada a la Red Pitaya proporcionada por el fabricante.

Parte II

Desarrollo del proyecto

Capítulo 3

Sistema de comunicación

Contenido

3.1	Estándar IEEE 802.15.7	15
3.2	Transceptor Óptico	16
3.3	Sistema de partida	16
3.4	Mejora del sistema	17

3.1. Estándar IEEE 802.15.7

Para el desarrollo del proyecto se han seguido las especificaciones del estándar IEEE 802.15.7 para VLC, concretamente las correspondientes a la capa física PHY I, que es la indicada para comunicaciones en el exterior.

Esta define dos tipos de modulaciones; OOK y VPPM. Se ha optado por la modulación OOK por su sencillez y facilidad para implementar diferentes esquemas de señalización. En cuanto a las codificaciones, se va a usar Manchester, que es la recomendada por el estándar y además se propone la codificación Miller, la cual tiene mejores prestaciones con respecto al ancho banda y permite aplicar técnicas de decodificación más avanzadas.

Con respecto al fenómeno *flickering*, se delimita el MFTP a 5 ms, lo que equivale a una frecuencia superior a 200Hz.

Como dispositivo de emisión, se va a utilizar un emisor LED.

3.2. Transceptor Óptico

Para las pruebas mediante un canal óptico, se ha utilizado transceptores ópticos cuyas características se han tenido en cuenta para el diseño del sistema.

- Características Transmisor
 - Amplitud entrada nivel Bajo: 0V
 - Amplitud entrada nivel Alto: 1V
- Características Receptor
 - Amplitud salida nivel Bajo: -1V
 - Amplitud salida nivel Alto: 1V

En condiciones normales, el receptor mantiene un margen dinámico estable entre 1V y -1V que coincide con el rango del conversor analógico digital de la Red Pitaya, por lo que se está trabajando a la máxima resolución.

3.3. Sistema de partida

El sistema de comunicación desarrollado hasta el momento consta de un flujo de transmisión-recepción que parte de un programa en lenguaje C que se ejecuta sobre el ARM y que genera la trama que se va a transmitir a partir de datos obtenidos o bien de forma aleatoria, o extraídos de un fichero de texto. Esta trama se almacena en la RAM y posteriormente se serializa mediante un bloque serializador. Estos datos serie pasan a través de un modulador OOK y el codificador Manchester para finalmente pasar por el DAC que convierte los datos digitales en analógicos para transmitirlos al transceptor óptico que convierte la señal eléctrica en señal lumínica. Esta señal lumínica se propaga y llega al transceptor óptico receptor. La señal recibida es muestreada por el ADC y posteriormente filtrada por un filtro adaptado, que es capaz de detectar un patrón conocido en una señal aleatoria, maximizando la relación señal a ruido en un instante de muestreo determinado, cuya muestra pasa por un decisor de umbral y es decodificada. Una vez se obtienen los datos, estos se almacenan en la RAM para que sean leídos por un programa en lenguaje C.




Figura 3.1: Diagrama del sistema de comunicación de partida.

En la figura 3.1 se puede observar el esquema del sistema y cada uno de los principales módulos que lo componen.

El sistema está diseñado para operar a una frecuencia de 200kHz, tal y como especifica el estándar. La implementación del filtro adaptado en el sistema ya supone una mejora considerable, ya que mejora en gran medida la relación señal ruido de la señal, sin embargo, debido a la atenuación, la señal que llega al receptor aún es débil y tras pasar por el filtro adaptado, el sistema no es capaz de procesar correctamente la señal a más de 5 metros.

3.4. Mejora del sistema

Tal y como se ha visto en la sección anterior, el sistema no permite comunicaciones vehiculares a distancias más largas, lo que puede otorgar mayor información y por consiguiente un mejor desempeño en la toma de decisiones.

El principal problema que se presenta es la atenuación de la señal y la presencia de ruido, el cual se hace más notable cuanto menor sea la amplitud de la señal. Una posible solución podría ser la de amplificar la señal en recepción pero para esto ya se dispone de un transceptor óptico que mediante un amplificador de ganancia programable, proporciona siempre una amplitud acondicionada a la máxima resolución del ADC.

Es por ello que se plantea implementar otro sistema de codificación para estudiar su impacto con respecto al ancho de banda de la señal y sus capacidades. Para esto se propone el esquema de señalización Miller que a diferencia de Manchester utiliza el mismo ancho de banda que la señal de información que se

desea transmitir. Por otro lado el sistema de decisión por umbral que está implementado es demasiado sensible y no aprovecha por completo las características de la codificación.

Para mejorar el sistema de decisión se van a implementar técnicas de *soft-decoding* adecuadas a cada esquema de señalización y se profundizará en el algoritmo de Viterbi capaz de corregir tramas de datos que por el método de *hard-decoding* habrían sido erróneas en algunos casos. En la figura 3.2 se presenta como quedaría el sistema final.




Figura 3.2: Diagrama del sistema de comunicación usando esquemas de señalización.

En los siguientes capítulos se estudiará el efecto del esquema de señalización y el sistema de decisión de forma teórica y su implementación en un sistema experimental donde se compararán ambas codificaciones junto a los diferentes sistemas de decisión comentados.

Capítulo 4

Fundamentos teóricos de los esquemas de señalización

Contenido

4.1 Codificación Manchester	21
4.1.1 Densidad Espectral de Potencia Manchester	23
4.1.2 Valor medio de la señal codificada Manchester	24
4.2 Codificación Miller	25
4.2.1 Densidad Espectral de Potencia Miller frente a Manchester	27
4.2.2 Valor medio de la señal codificada Miller	29
4.3 Sistemas de decisión	30
4.3.1 Hard-Decoding	31
4.3.2 Soft-Decoding	32
4.3.3 Algoritmo de Viterbi	34

En las comunicaciones inalámbricas, donde se transmiten datos binarios los cuales van a ser interpretados por un receptor, se presentan principalmente dos limitaciones. La primera es el sincronismo entre transmisor y receptor, el receptor debe conocer la frecuencia a la que tiene que registrar los datos recibidos con el mínimo sesgo posible, para evitar que se malinterpreten los datos. La otra limitación viene dada por la transmisión de una secuencia ininterrumpida de ceros o unos lo que provoca que por efecto del condensador que filtra la componente de continua de la señal recibida que la señal converja a cero.

Debido principalmente a estas limitaciones es conveniente codificar la trama de datos, lo que presenta una ventaja en el momento de interpretar el dato como

se verá más adelante.

En este trabajo se propone añadir al estándar un bloque de codificación RLL (*run-length limited*) lo que elimina largas secuencias de ceros y unos, que ayudan a recuperar la señal de sincronismo, mejora el balance de corriente continua (DC) y evita en gran medida el efecto de *flickering* [7]. Además esto permite añadir mecanismos de corrección de errores de código (FEC).




Figura 4.1: Modelo sistema VLC. Fuente [7]

En la figura 4.1 se muestra el esquema del sistema VLC añadiendo estos módulos y opcionalmente uno más de corrección de errores *Reed-Solomon* (RS).

En este caso el canal VLC se modela como ruido Gaussiano blanco aditivo (AWGN) que se suma a la señal como una distribución normal $\mathcal{N}(0, \sigma^2)$.

En los próximos apartados se van a estudiar diferentes códigos RLL que se pueden implementar en un sistema VLC, comparando sus prestaciones en cuanto a eficiencia espectral y probabilidad de error.

Existen diferentes métodos para codificar una señal digital, entre ellos los más destacados son; la codificación digital unipolar y la polar. La codificación digital unipolar usa una sola polaridad, es decir, codifica únicamente uno de los estados binarios, normalmente el 1, el cual toma una polaridad positiva o negativa y el cero se mantiene como 0V.

Por otro lado, la codificación digital polar si codifica ambos niveles y según la

forma en que lo haga esta se clasifica en: NRZ, RZ y Bifase.

- La codificación NRZ utiliza un nivel de señal que puede ser positiva o negativa en cada tiempo de bit, pero nunca vale 0.
- La codificación RZ sí utiliza los tres valores: positivo, negativo y cero. En este caso, los bits se representan por transiciones a cero y dependiendo de la polaridad desde la que comienza el pulso de bit, se codifica un 1 o un 0.
- Por último, la codificación Bifase utiliza las transiciones en mitad del tiempo de bit para indicar el valor binario. Este grupo es al que pertenece la codificación Manchester, que es uno de los esquemas de señalización junto a Miller que se van a desarrollar a continuación.

4.1. Codificación Manchester

La codificación Manchester es la definida por el estándar IEEE 802.15.7 sobre comunicaciones por luz visible. Esta codificación propone una solución para los problemas de acoplamiento y sincronismo mencionados.

Para representar los datos, en lugar de usar niveles fijos, se usa una transición por cada bit de información, tal y como se ha explicado antes. Esto la vuelve teóricamente inmune a la inversión de polarización y evita que la señal mantenga un valor fijo mientras se realiza la transmisión de datos, evitando así el acoplamiento.




Figura 4.2: Diagrama de Trellis Manchester.

Para codificar la señal se sigue el diagrama de Trellis de la figura 4.2, de forma que al codificar un 0 se obtiene una pareja de 10 y al codificar un 1 se obtiene un 01, así se logra que en la mitad de cada bit de dato se produzca un flanco que en el caso ideal está alineado con la señal de reloj. Un ejemplo de cómo se aplica esta codificación se puede ver en la figura 4.3.




Figura 4.3: Código Manchester codificado

Del mismo modo, al usar flancos para codificar el dato, podemos obtener la señal de reloj a partir de varios bits consecutivos con el mismo valor, donde la codificación Manchester adoptaría la forma de un tren de pulsos a la frecuencia de trabajo, la cual corresponde con la frecuencia de reloj a la que el receptor lee e interpreta los datos recibidos.

La probabilidad de error de Manchester se evalúa al igual que en la codificación NRZ como:

$$P_{Manchester}(E) = Q\left(\sqrt{\frac{2E_b}{N_0}}\right) \quad (4.1)$$

Donde $Q(x)$ es la integral de la probabilidad de la distribución Gaussiana, E_b/N_0 es la relación señal-ruido y $N_0/2 = \sigma^2$ es la varianza del ruido Gaussiano.

4.1.1. Densidad Espectral de Potencia Manchester

Como se ha observado, la forma de onda generada en código Manchester tiene el doble de transiciones que el dato OOK que se quiere transmitir, lo que se refleja en un aumento del ancho de banda. Este ensanchamiento del ancho de banda requerido para transmitir Manchester, se puede comparar con la codificación NRZ que usa el mismo ancho de banda que el dato. Debido a esto, cada codificación tiene una Densidad Espectral de Potencia diferente (PSD).

$$S_{NRZ}(f) = \frac{V^2 T}{4} \left(\frac{\sin \pi f T}{\pi f T} \right)^2 + \frac{V^2}{4} \delta(f) \quad (4.2)$$

$$S_{Manchester}(f) = V^2 T \times \left[\frac{\sin^2(\pi f T/2)}{\pi f T/2} \right]^2 \quad (4.3)$$

Donde V es la amplitud de la señal, T el periodo de modulación y f la frecuencia a la que se calcula cada PSD.




Figura 4.4: PSD Manchester para diferentes frecuencias. Fuente [2]

En la figura 4.4 se muestra la PSD del esquema Manchester con cinco frecuencias especificadas en el estándar 802.11.7 para OOK. Se puede observar que la mayor parte del área del espectro de cada frecuencia se solapa con el

resto, lo que dificulta la separación de cada canal y puede introducir errores en la comunicación.

4.1.2. Valor medio de la señal codificada Manchester

Al trabajar con modulación OOK, hay que tener en cuenta el valor medio de la señal generada, ya que puede cambiar dependiendo de la codificación con la que se transmita la señal, y por ello se debe adaptar el receptor con el que se trabaje, para ajustarlo a este rango y eliminando así la componente de continua en recepción.

$$v_{medio} = \frac{1}{T} \int_0^T v(t) dt \quad (4.4)$$

Para ello, con la ecuación 4.4 y la probabilidad de cada una de las posibilidades en las que se codifica el dato se calcula este valor.

En un periodo de una señal codificada con Manchester, según si el dato codificado es un 0 o un 1, la primera mitad del periodo tendrá un valor de 0V y la segunda mitad de un 1V y viceversa:

$$v_{S1}(t) = \begin{cases} A & \text{si } 0 \leq t < \frac{T}{2} \\ 0 & \text{si } \frac{T}{2} \leq t < T \end{cases} \quad v_{S2}(t) = \begin{cases} 0 & \text{si } 0 \leq t < \frac{T}{2} \\ A & \text{si } \frac{T}{2} \leq t < T \end{cases}$$

Para cada caso el valor medio será:

$$v_{S1_{medio}} = \frac{A}{2} \quad v_{S2_{medio}} = \frac{A}{2}$$

Para la probabilidad de cada uno de los estados, se observa el dato que se va a codificar, si este es equiprobable, también lo será la señal codificada. Por lo tanto, asumiendo que el dato es equiprobable, se obtiene:

$$P(S_1) = P(S_2) = \frac{1}{2}$$

Con el valor medio y la probabilidad para cada estado, el valor medio total se calcula sumando los valores medios de cada estado ponderado con su probabilidad correspondiente:

$$v_{medio_{Total}} = P(S_1)v_{S1_{medio}} + P(S_2)v_{S2_{medio}} = \frac{A}{2}$$

Finalmente, se obtiene que el valor medio de la señal codificada Manchester es la mitad de la amplitud máxima del pulso modulado OOK. En el caso de las comunicaciones VLC, el objetivo es que el brillo durante la transmisión de datos sea del 50 % con respecto a la luz completamente encendida sin transmitir [2]. Como se ha comprobado, para el esquema Manchester esto se cumple.

Por otro lado, aunque el valor medio de la señal sea del 50 %, se debe mantener un equilibrio para evitar fluctuaciones visibles, algo que en este caso se mantiene especialmente bien ya para cada bit codificado se mantiene la relación entre 0 y 1, lo que provoca que tanto para pequeños como largos tramos de señal, esto se mantiene estable.

4.2. Codificación Miller

La alternativa a la codificación Manchester es el esquema de señalización Miller, que de igual forma, se compone de la señal de reloj y el dato, pero manteniendo el mismo ancho de banda de la señal.

Miller es un código simple y a la vez eficiente, que pertenece al grupo de códigos de retardo [8] ya que identifica el bit de dato con un retardo en el cambio de alto a bajo de la señal o viceversa. Este se codifica de forma que:

- Si el bit de dato es 0 no se invierte la señal.
- Si el bit de dato es 0 y el anterior también era 0 sí se invierte la señal.
- Si el bit de dato es 1 se invierte la señal en medio del bit.




Figura 4.5: Diagrama de Trellis Miller.

Esto se ve mejor si se analiza el diagrama de Trellis de Miller, figura 4.5, en el que cada estado codifica un bit de dato como una pareja de bits para poder controlar en qué posición se encuentra el flanco, que es lo que da la característica de código de retardo a la codificación.




Figura 4.6: Código Miller codificado

En la figura 4.6 se puede ver un ejemplo de cómo se aplica esta codificación.

Se observa como con cada flanco de reloj la señal codificada cambia siguiendo el diagrama de Trellis anterior. Con cada flanco de subida de la señal de reloj se registra el dato de la señal de entrada y en función de su valor a la salida se obtiene un flanco en fase con el flanco de subida del reloj para el caso de un 0, o un flanco desfasado medio ciclo en el caso de un 1.

Para la codificación Miller, la probabilidad de error [7] se modela aproximadamente como:

$$P_{Manchester}(E) \approx Q\left(\sqrt{\frac{E_b}{N_0}}\right) \quad (4.5)$$

Otra característica que cabe destacar de esta codificación es su relación con Manchester. Una señal ya codificada Manchester se puede convertir en una señal Miller únicamente atendiendo a los flancos de subida, de forma que descarta la mitad de las transiciones, lo que se traduce en reducir el ancho de banda de la señal codificada.

4.2.1. Densidad Espectral de Potencia Miller frente a Manchester

La Densidad Espectral de Potencia del código Miller [2] se define como:

$$S_{Miller}(f) = \frac{V^2 T}{2(\pi f T)^2 [17 + 8 \cos(2\pi f T)]} [23 - 2 \cos(\pi f T) - 22 \cos(2\pi f T) - 12 \cos(3\pi f T) + 5 \cos(4\pi f T) + 12 \cos(5\pi f T) + 2 \cos(6\pi f T) - 8 \cos(7\pi f T) + 2 \cos(8\pi f T)] \quad (4.6)$$




Figura 4.7: PSD Miller para diferentes frecuencias. Fuente [2]

En la figura 4.7 se muestran para los cinco canales especificados en el estándar la PSD, en este caso, para el esquema Miller. Se puede observar como cada canal está bien diferenciado, lo que permite que se puedan separar con un filtro paso banda más fácilmente.

Además, también se observa una diferencia considerable en cuanto a la máxima energía que alcanza cada codificación.




Figura 4.8: PSD Miller, Manchester y NRZ a 11.67 kHz. Fuente [2]

En la figura 4.8 se muestran las PSD de las codificaciones Manchester, Miller y NRZ. Se puede observar que la máxima energía que se alcanza con la codificación Miller es del orden de 4 veces mayor a la de Manchester y que el ancho de banda de Manchester es el doble del código NRZ, mientras que en Miller es similar. Esto presenta una mejora en cuanto al uso del ancho de banda del canal usando el esquema Miller frente a Manchester.

4.2.2. Valor medio de la señal codificada Miller

Por otro lado, al igual que se ha hecho con la codificación Manchester, se puede ver que se obtiene al calcular el valor medio de una señal codificada con el esquema Miller.

Partiendo de que en este caso se tienen cuatro estados posibles, la señal se puede definir según cada estado como:

$$v_{S1}(t) = 0 \quad v_{S2}(t) = \begin{cases} 0 & \text{si } 0 \leq t < \frac{T}{2} \\ A & \text{si } \frac{T}{2} \leq t < T \end{cases}$$

$$v_{S3}(t) = \begin{cases} A & \text{si } 0 \leq t < \frac{T}{2} \\ 0 & \text{si } \frac{T}{2} \leq t < T \end{cases} \quad v_{S4}(t) = A$$

Para cada caso el valor medio será:

$$v_{S1_{medio}} = 0 \quad v_{S2_{medio}} = \frac{A}{2} \quad v_{S3_{medio}} = \frac{A}{2} \quad v_{S4_{medio}} = 0$$

Siguiendo el mismo razonamiento que en el caso de Manchester, se asume que el dato de entrada es equiprobable, por lo tanto, la probabilidad de cada estado también será la misma:

$$P(S_1) = P(S_2) = P(S_3) = P(S_4) = \frac{1}{4}$$

Con esto se obtiene que el valor medio total es:

$$v_{medio_{Total}} = P(S_1)v_{S1_{medio}} + P(S_2)v_{S2_{medio}} + P(S_3)v_{S3_{medio}} + P(S_4)v_{S4_{medio}} = \frac{A}{2}$$

En este caso, debido a que tanto la codificación Manchester como Miller se generan a partir del mismo tipo de codificación, el valor medio en ambos casos coincide, por lo que se mantiene el objetivo deseado del 50 % del brillo. Sin embargo, a diferencia de Manchester, los valores medios no toman el mismo valor para todos los estados, lo que provoca que para secuencias cortas de bits el efecto de *flickering* sea mayor. Para mitigarlo, bastaría con aumentar la frecuencia, alejándola del MFTP [2].

Una vez se conocen los esquemas de señalización con los que se va a trabajar, en la siguiente sección, se va a desarrollar cómo se comportan cada uno de ellos frente a diferentes sistemas de decisión.

4.3. Sistemas de decisión

Una parte importante a la hora de interpretar la información que se recibe es el sistema de decisión, el cual determina si los bits recibidos son 0 o 1.

A priori, esto puede parecer trivial, pero si se establece comunicación en entornos demasiados ruidosos o en los que interfieran otras señales similares, se pueden producir notables errores si no se usa el sistema de decisión adecuado.

4.3.1. Hard-Decoding

El primero y más sencillo de implementar es la detección por umbral, también conocida como *Hard-decoding*. Este sistema de decisión consiste en establecer un umbral el cual determina el bit recibido y no depende del sistema de señalización que se use, ya que no necesita esta información para decidir.

El principal problema de usar este método es que es muy sensible al ruido y a la componente de continua, la cual, si es demasiado elevada, el dato se puede perder casi por completo, debido a que la decodificación se realiza independientemente de lo cerca que esté del umbral.

Tanto para la codificación Manchester como para Miller el umbral se sitúa en 0V ya que como se ha dicho antes, son esquemas diferenciales donde el nivel alto se corresponde con +1V y en nivel bajo con -1V. Debido a esto, las prestaciones sin tener en cuenta el ancho de banda de la señal son muy similares, tal y como se muestra en la figura 4.9 donde se representa la tasa de error de bit en función de la relación señal-ruido.




Figura 4.9: Comparativa Miller Manchester Hard-Decoding

En vista a la poca robustez de este sistema y haciendo uso de la información proporcionada por el uso de esquemas de señalización, se han estudiado otros tipos de sistemas de decisión más complejos pero a la vez más robustos.

4.3.2. Soft-Decoding

En los sistemas de decisión por *Soft-decoding* se toma un bloque de bits y se decodifica considerando únicamente los bloques de valores posibles que puede tomar.

Como se ha especificado anteriormente, cada bit de dato se codifica como una pareja de bits, lo cual hace posible cuatro combinaciones diferentes. Para el caso de Manchester, estas parejas solo pueden tomar los valores 10 o 01 por lo que las opciones de 00 y 11 no se deben dar una vez se sincronice el dato.

Por lo tanto, en este caso se podría decodificar el dato únicamente comprobando cuál de los dos bits de la pareja es mayor siendo este un 1 lógico y el otro un 0 lógico. Si se supone el caso en el que ambas muestras están por encima del umbral, para *Hard-decoding* se decodificarían como 11, pero esto es algo que por la naturaleza de la codificación no se puede dar, lo que provocaría un error. Sin embargo, *Soft-decoding* no depende del umbral, es suficiente con que uno de los dos bits sea mayor para poder decodificar correctamente el dato.




Figura 4.10: Comparativa *hard-decoding* y *soft-decoding* Manchester

Esto es algo que proporciona mucha robustez al sistema ya que para ambientes hostiles, donde la señal sea muy débil y donde el margen dinámico no esté centrado en el umbral, *Soft-decoding* mantiene una tasa de error de bit baja, figura 4.10.

Esta mejora ha sido posible gracias a que se han descartado dos opciones de las cuatro posibles, algo que no ocurre si se trabaja en codificación Miller ya que para este caso, sí se dan las cuatro parejas. En este caso no tiene sentido buscar el bit mayor ya que pueden ser iguales, es por ello que se utiliza el cálculo de la distancia euclídea, que se define como la distancia entre dos puntos en un espacio euclídeo de n dimensiones.

$$d_E(P_1, P_2) = \sqrt{(x_1 - x_2)^2 + (y_1 - y_2)^2} \quad (4.7)$$

Debido a que se contemplan las cuatro opciones, tras realizar el cálculo de la distancia euclídea, los resultados en prestaciones son muy similares a los de *hard-decoding* tal y como se observa en la figura 4.11. Esta ocurre porque la menor distancia euclídea depende directamente del umbral ya que no se puede descartar ninguna opción.




Figura 4.11: Comparativa *hard-decoding* y *soft-decoding Miller*

Hasta ahora, los sistemas desarrollados eran sin memoria, es decir, la información que se utiliza para el control de error en el bit viene proporcionada únicamente por el dato instantáneo. Como se ha visto en el caso de Manchester,

al eliminar combinaciones de bits no contempladas en la codificación, las prestaciones mejoran considerablemente, sin embargo, al aplicar el mismo concepto a la codificación Miller, no se aprecia mejora en el control de errores. Esto es debido a que no se descarta ninguna combinación haciendo uso únicamente del dato actual. En este caso para apreciar una mejora usando este método, se tendría que aumentar el tamaño del bloque de bits, de forma que siguiendo el diagrama de Trellis de la codificación, se descarten más opciones y la distancia euclídea no dependa del umbral. Esto se conoce como algoritmo de Viterbi.

4.3.3. Algoritmo de Viterbi

El algoritmo de Viterbi es un algoritmo que se desarrolló como técnica de codificación convolucional diseñada para reducir la probabilidad de transmisión errónea a través de canales de telecomunicación ruidosos. Su aplicación sobre las máquinas de estados finitos permite hallar las secuencias más probables siguiendo el diagrama de Trellis, esto es conocido como el camino de Viterbi.

El conocer la máquina de estados del esquema de señalización, permite descartar caminos o secuencias que no son probables y realizar el cálculo de la distancia euclídea en un espacio de n dimensiones donde n depende del número de pasados que se observan.

Si se establece que para cada instante t se obtiene una pareja de bits, siendo la diferencia entre cada instante un ciclo de reloj (T), para aplicar el algoritmo de Viterbi con un pasado, se tendría que calcular la distancia euclídea a cada conjunto posible con los cuatro bits $P(a, b, c, d)$.

$$d_E(P_1, P_2) = \sqrt{(a_1 - a_2)^2 + (b_1 - b_2)^2 + (c_1 - c_2)^2 + (d_1 - d_2)^2} \quad (4.8)$$

Siguiendo el camino de Viterbi de la figura 4.5 para el caso de Miller se obtiene la siguiente tabla combinaciones posibles:

t_1	t_2	$P(a, b, c, d)$
10	00	1000
11	00	1100
00	01	0001
10	01	1001
01	10	0110
11	10	1110
00	11	0011
01	11	0111

Tabla 4.1: Camino de Viterbi con una iteración

Se puede observar en la tabla 4.1 que no están todas las combinaciones posibles de 4 bits, ya que para una palabra de 4 bits, el número de combinaciones es de 2^4 , sin embargo, en la tabla solo se contemplan la mitad.

Ahora al calcular la distancia euclídea con la fórmula 4.8 de un dato erróneo, que mediante los métodos anteriores no se podría corregir, al dotar de memoria al sistema es posible corregir este error con mayor probabilidad.

t_1	t_2	t_3	$P(a, b, c, d, e, f)$
10	00	11	100011
11	00	01	110001
00	01	11	000111
10	01	10	100110
01	10	00	011000
11	10	01	111001
00	11	10	001110
01	11	00	011100
10	00	11	100011
11	00	01	110001
00	01	11	000111
10	01	10	100110
01	10	00	011000
11	10	01	111001
00	11	00	001100
01	11	10	011110

Tabla 4.2: Camino de Viterbi con dos iteraciones

Si se aumenta un periodo más, tabla 4.2, el número de combinaciones posibles con 6 bits asciende a 2^6 , pero el número de palabras Miller válidas solo se duplica con respecto al caso anterior, ya que por cada palabra de 4 bits, siguiendo el camino de Viterbi, solo existen dos posibilidades más por cada combinación.

Al aumentar el número de pasados de Viterbi, no solo se mejoran las prestaciones del sistema, sino que también aumenta la complejidad computacional, por lo que lo más recomendable es buscar un compromiso entre la complejidad y la efectividad.

Para el caso de Manchester, no es relevante aplicar este algoritmo ya que todos los caminos son posibles e igual de probables una vez se han descartado las opciones no válidas.

Sin embargo, en el caso de la codificación Miller, sí mejora las prestaciones ya que todos los caminos no son igual de probables y tras hacer el cálculo de la distancia euclídea, se obtiene la palabra más probable, siendo esta la menor de todas. De forma intrínseca se genera una independencia con el umbral, similar al caso de Manchester cuando se aplica *Soft-decoding*.




Figura 4.12: Comparativa sistemas de decisión para codificación Miller

En la figura 4.12 se aprecia la mejora de la tasa de error de bit en función de la relación señal-ruido para cada uno de los sistemas de decisión y como el aumentar el número de pasados en el algoritmo de Viterbi mejora las prestaciones en cuanto a correlación de errores.

En el siguiente capítulo, se va a describir la implementación de un sistema de comunicación completo en el que se combinan ambos esquemas de señalización junto a cada uno de los sistemas de decisión desarrollados en esta parte.

Capítulo 5

Implementación de los esquemas de señalización

Contenido

5.1	Sistema general	39
5.2	Codificador - Decodificador	41
5.2.1	Codificador Manchester	41
5.2.2	Codificador Miller	42
5.3	Sistema de decisión	43
5.3.1	Hard-Decoding	44
5.3.2	Soft-Decoding	44
5.3.3	Viterbi	47

A continuación, se van describir los módulos necesarios para implementar los esquemas de señalización estudiados en un sistema de comunicaciones basado en el estándar 802.15.7.

5.1. Sistema general

Para ello se han desarrollado 3 bloques principales; codificador, decisor y decodificador. El módulo codificador se ha implementado dentro del sistema transmisor y el decisor y decodificador dentro del sistema receptor. De esta forma se transmite una señal codificada según el esquema de señalización con el que se trabaje y posteriormente esta se procesa y decodifica para obtener los datos, transmitidos siguiendo la siguiente estructura:

Preámbulo	Patrón	Cabecera	Datos	CRC
-----------	--------	----------	-------	-----

Figura 5.1: Estructura de la trama de datos

- Preámbulo: formado por una sucesión de bits que alternan su valor entre 0 y 1.
- Patrón: 1 byte conocido que se utilizará en el receptor para saber cuándo termina la trama de sincronismo y comienza el dato.
- Cabecera: Cabecera de la trama que contiene el tamaño en bytes del dato.
- Dato: conjunto de bits que contiene la información que se quiere transmitir.
- CRC: conjunto de bits que se usan para determinar si la trama de datos se ha recibido correctamente.

Esta trama se carga a la RAM de la FPGA y cada bit se lee con los flancos de subida del reloj generado a la frecuencia de trabajo. Se comienza transmitiendo el preámbulo, el cual únicamente se usa para comunicar que va a comenzar una transmisión de datos y por parte del receptor, esto ayuda a su vez a sincronizar los relojes y ajustar los coeficientes del filtro adaptado.

Un filtro adaptado es un sistema lineal que realiza una correlación entre una señal de referencia conocida y la señal recibida, la cual se espera que sea de la misma forma que la señal de referencia, en este caso un pulso rectangular. Esto se hace con el fin de maximizar el SNR y detectar en qué punto la señal coincide para poder aplicar el Algoritmo de Gardner, cuyo cálculo del error sigue la siguiente ecuación:

$$e_n = (y_n - y_{n-2}) \cdot y_{n-1} \quad (5.1)$$

Para ello, se toman dos muestras por símbolo, es decir, se toma una muestra en cada símbolo y una central. Además, para maximizar su efecto, lo ideal es que la secuencia sea diferencial, alternando pulsos positivos y negativos.

Una vez se transmite el patrón indicando el fin del preámbulo, se transmiten la cabecera, los bits de datos y el CRC, ambos codificados según el esquema de señalización como se verá en el siguiente apartado. Por parte del receptor, estos datos pasan en primer lugar por el módulo del filtro adaptado que mejora la calidad de la señal y luego llegan al módulo decisor, donde se implementan los métodos tratados en el capítulo anterior. Tras pasar por este módulo, se vuelven

a tener los bit lógicos que pasan al decodificador, donde se obtendrá el dato original y comprobará el CRC para establecer si la transmisión ha sido exitosa o no.

A continuación, se van a describir en detalle cada uno de los bloques que implican el uso de los esquemas de señalización.

5.2. Codificador - Decodificador

Para la codificación de ambos esquemas de señalización, se han implementado máquinas de estados finitos diseñadas a partir del diagrama de Trellis correspondiente. Como ya se ha comentado, cada etapa de la trama de datos se trata de forma distinta puesto que no todos los campos requieren de codificación. Esto mismo se ha tenido en cuenta en la parte del receptor.

5.2.1. Codificador Manchester

Siguiendo el diagrama de Trellis del esquema Manchester, se ha diseñado la máquina de estados de la figura 5.2. En el primer estado se iguala la salida al dato de entrada y en el segundo, a la salida se tiene el dato de entrada negado. La frecuencia con la que cambia de estado es el doble que con la que se lee el dato, de forma que en primera instancia se transmite el dato negado y seguidamente el dato.



Figura 5.2: Máquina de estados finitos codificador Manchester

Esta codificación es también la que se ha usado para generar el preámbulo, ya que este a nivel de bit está formado por una sucesión de 0 y de esta forma se obtiene un tren de pulsos a la frecuencia del dato que se va a transmitir.

En el lado de receptor, una vez se tienen los bits lógicos y ha acabado la trama de sincronismo, se toma de la pareja de bits que conforman el dato codificado, el primero de ellos el cual, como se ha visto, coincide con el dato.

5.2.2. Codificador Miller

Una vez se tenía implementado el codificador Manchester, se decidió generar la señal en código Miller a partir del código Manchester, de forma que el dato commute con los flancos de subida de la señal generada con Manchester, así únicamente añadiendo un *flip-flop* a la salida del decodificador Manchester se obtendría un codificador Miller.

Sin embargo, tras probar esta implementación se producían errores de sincronismo, se volvía poco robusto al ser sensible a cambios de flancos, por lo tanto, se optó por implementar la codificación a partir de una máquina de estados siguiendo la misma metodología que con la codificación Manchester.

La máquina de estados que codifica el dato con esquema Miller se muestra en la siguiente figura:




Figura 5.3: Máquina de estados finitos codificador Miller

A diferencia de la codificación Manchester que cambiaba de estado con cada flanco de reloj, en este caso el cambio es produce cada dos flancos de reloj, o lo que es lo mismo, cada vez que se actualiza el dato de entrada.

Luego una vez se tiene la pareja de bits que se va a transmitir, se almacena en dos registros que actualizan su valor con cada flanco de reloj. De esta forma se mantiene la frecuencia de salida.




Figura 5.4: Esquemático Codificador Miller

El esquema de la figura 5.4 se muestra la lógica que alimenta la máquina de estados. Mediante un registro realimentado se genera una señal de reloj a mitad de frecuencia que la original de forma que mantiene la velocidad con la que salen los datos codificados mientras se lee el dato de entrada.

Por la parte del receptor, se ha implementado un puerta lógica XOR, puesto que su tabla 5.1 de verdad coincide con el dato codificado.

A	B	XOR
0	0	0
0	1	1
1	0	1
1	1	0

Tabla 5.1: Tabla de verdad XOR

5.3. Sistema de decisión

Este módulo toma como dato de entrada la salida del filtro adaptado, un vector de 14 bits en complemento a 2, por lo tanto, el rango de valores enteros que puede tomar este dato se define en el intervalo $[-2^{n-1}, 2^{n-1} - 1]$, donde n es el número de bits del vector, en este caso $[-1892, +1891]$.

El objetivo de esta parte es la de transformar este valor en un bit lógico que se tomará como entrada en el decodificador.

5.3.1. Hard-Decoding

A priori, lo más sencillo e intuitivo es establecer un umbral para determinar si el valor recibido es 0 o 1. Para ello se ha establecido el umbral en 0, de forma que si el dato se encuentra entre los valores 0 y 8191 se decodifica con un 1 y si está entre -1892 y 0 se decodifica como un 0.




Figura 5.5: Diagrama del sistema decisor Hard-Decoding

La figura 5.5 muestra el diagrama que implementa este método. Se almacena el dato de entrada como un valor entero, y al comparar con el valor establecido como umbral se obtiene el bit de dato. Este sistema no requiere de memoria, por lo que se aplica igual independientemente del esquema de señalización con el que se trabaje.

El principal inconveniente de usar este método, es que depende de un umbral, el cual puede cambiar según las condiciones del medio, distancia y directividad, además de que en ambientes adversos donde la señal es muy ruidosa, este ruido puede provocar lecturas erróneas.

5.3.2. Soft-Decoding

Partiendo de que se conoce el esquema de señalización con el que se trabaja, se ha implementado *Soft-decoding*, que consiste en captar un bloque de bits y decodificarlo considerando el rango de valores posibles que pueden tomar. De esta forma se tiene en cuenta el valor de cada muestra para mejorar la estimación del dato de entrada.

Con esta implementación, se solventa en gran medida el problema presentado por el sistema de *Hard-decoding*, ya que ahora la decisión no depende de un umbral, sino de la relación entre los valores recibidos.

Esto se ha llevado a cabo mediante dos registros definidos en la lógica programable en el módulo de decisión y que almacenan el valor recibido y el anterior

para procesarlos según las parejas posibles esperadas, las cuales se determinan a partir del esquema de señalización correspondiente.

Manchester

Para el caso de Manchester, se tienen dos parejas de bits de información, 01 y 10. Una vez se tiene la pareja recibida, para decidir con que pareja de bits se corresponde, la solución básica es aplicar el cálculo de la distancia euclídea para ambas posibilidades.

Sin embargo, si se tiene en cuenta la principal característica de esta codificación, se tiene que por cada bit de información se transmite una pareja de bits complementarios, por lo tanto una forma equivalente al cálculo de la distancia euclídea es la de comparar el valor entre los dos datos recibidos asignando al mayor de ellos un 1 lógico y al menor un 0 lógico. De esta forma se aprovechan mejor los recursos de la FPGA y la decodificación es más eficiente.




Figura 5.6: Diagrama del sistema decisor Manchester Soft-Decoding

Esta implementación se puede ver en el esquema de la figura 5.6 donde se comparan la pareja de bits, el resultado de esta comparación indica cuál de los dos valores es mayor y en función de esto se obtendrá el valor del último bit recibido de la pareja y por último, con la señal de sincronismo se regenera el dato correctamente.

Miller

En el esquema Miller, sí se han de tener en cuenta las cuatro parejas de bits posibles, 00, 01, 10 y 11. Por lo tanto, para determinar los bits recibidos, se calcula la distancia euclídea a cada una de las parejas de bits.




Figura 5.7: Diagrama distancia euclídea

En la figura 5.7 se muestra la implementación del cálculo de la distancia euclídea para una pareja de datos con cada una de las posibilidades en este caso. El módulo está compuesto a su vez por tres bloques en los que se calcula en primer lugar la diferencia del valor del vector de entrada con el valor ideal para cada caso, luego se multiplica consigo mismo para elevarlo al cuadrado y por último se suman las combinaciones, obteniendo cuatro valores, de los cuales el menor de ellos indica cual es la pareja de bit que más se acerca a un valor ideal válido.




Figura 5.8: Diagrama del sistema decisor Miller Soft-Decoding

Tal y como se puede observar en la figura 5.8, se usan dos registros para almacenar el dato capturado por el receptor.

Una vez se calcula la distancia euclídea y se obtiene la pareja de bits correcta, se serializa a la frecuencia de trabajo y pasa al decodificador.

En este caso la carga computacional de los bloques lógicos de la FPGA es mayor debido a que se requiere el uso de varios recursos para realizar operaciones complejas como es la multiplicación.

5.3.3. Viterbi

Para poder aplicar el camino de Viterbi al cálculo de la distancia euclídea se han añadido a la entrada del bloque dos registros más de forma que se tiene la pareja actual y la anterior, lo necesario para aplicar el algoritmo con una iteración.

En la siguiente figura se muestra el esquemático simplificado de un decisor basado en Viterbi para N bits.




Figura 5.9: Esquemático simplificado Viterbi para N bits

En consecuencia, el módulo encargado de hacer el cálculo de distancia se ha escalado a más entradas, lo que se aumenta el área de lógica programable en uso. A partir de aquí se sigue el mismo procedimiento que en caso anterior, tras obtener todas las distancias, se toma la menor y el conjunto de bits correspondiente se serializa y pasa al bloque codificador.

Simulación Viterbi

Para comprobar el correcto funcionamiento de la implementación se ha simulado en Vivado una trama de datos en la que tras la codificación, se ha introducido un error en el tercer bit de la secuencia de datos.




Figura 5.10: Simulación Viterbi para 4 bits

En la figura 5.10 se observa como en el microsegundo 2088 se recibe el primer bit de dato y en la variable *dout_sim* se tiene este bit en el microsegundo 2136 aproximadamente. Este retardo en los datos es debido a que se necesitan varios periodos para que los registros contengan datos válidos. Si se fija Viterbi con una iteración tenemos que se calcula la distancia euclídea con los cuatro valores siguientes a este instante. Aplicando el umbral se tiene 0100 que como se ha visto en la tabla 4.1 no es válido, sin embargo se observa como en lugar de ese valor se obtiene 0110 que sí pertenece al esquema Miller y es el dato que se transmite.

Parte III

Pruebas

Capítulo 6

Pruebas

Contenido

6.1 Pruebas de directividad y velocidad de transmisión	51
6.2 Pruebas de Alcance y BER	52

En este capítulo, se presentan los resultados obtenidos con las diferentes pruebas que se han llevado a cabo para comprobar las prestaciones en cuanto a alcance, directividad y velocidad de transmisión, al implementar en el sistema de comunicación cada uno de los dos esquemas de señalización que se desarrollan en este trabajo.

Para realizar estas pruebas, se han preparado dos escenarios en los que se han implementado el sistema de comunicación completo y se van a transmitir varios paquetes de datos para determinar estas prestaciones en función de la tasa de error de bit en cada prueba.

6.1. Pruebas de directividad y velocidad de transmisión

Para esta prueba, se ha programado en una misma Red Pitaya tanto el transmisor y como el receptor, conectando el primero a un faro de coche con luz LED y el segundo a un receptor óptico. Además, la salida del receptor se ha conectado a su vez a un osciloscopio para comprobar la forma y calidad de la señal.




Figura 6.1: Sistema montado en el laboratorio.

El objetivo de esta prueba consiste en determinar la velocidad máxima a través del canal de luz, comparándola con la velocidad máxima por cable y la capacidad de desapuntamiento del receptor con respecto al transmisor. Para ello se han transmitido varios paquetes de datos y estos límites se establecen una vez se empiezan a recibir errores o se pierden datos. La siguiente tabla muestra los resultados.

Codificación	Cable MHz	Canal Luz MHz	Directividad
Hard Manchester	4, 8	1, 48	30°
Soft Manchester	4, 8	1, 55	45°
Hard Miller	3, 9	1, 45	30°
Soft Miller	4, 16	1, 48	35°
Viterbi Miller	4, 8	1, 48	40°

Tabla 6.1: Resultados de velocidad y directividad

En este caso, se puede observar en la tabla 6.1, que tanto en alcance como en directividad, en mayor o menor medida, el usar diferentes sistemas de decisión de bit mejora las prestaciones en este aspecto para ambos esquemas de señalización.

6.2. Pruebas de Alcance y BER

Para esta segunda prueba se ha preparado un escenario similar al anterior, pero esta vez haciendo uso de dos Red Pitaya, una como emisor, conectada al

faro del coche y la otra como receptor conectada al receptor óptico. Para cuantificar la calidad de la transmisión a diferentes distancias, se van a transmitir 1000 paquetes de datos y para cada distancia entre emisor y receptor, se ha medido la BER (*Bit Error Rate*).

La primera prueba de alcance se realizó a 30 metros y en este caso se recibieron correctamente todos los paquetes transmitidos para ambos esquemas de señalización, con sus respectivos sistemas de decisión. Hasta los 30 metros no se observó ninguna degradación en las prestaciones, a partir de este punto los resultados obtenidos se muestran en las siguientes tablas:

Codificación	Recibidos	Correctos	Errores	BER
Hard Manchester	1000	996	4	0,000001
Soft Manchester	1000	1000	0	0
Hard Miller	992	980	12	0,000230
Soft Miller	1000	974	26	0,000006
Viterbi Miller	1000	988	12	0,000002

Tabla 6.2: Prestaciones a 30 metros.

Codificación	Recibidos	Correctos	Errores	BER
Hard Manchester	997	996	1	0,000001
Soft Manchester	1000	840	160	0,000046
Hard Miller	982	570	412	0,002438
Soft Miller	1000	629	372	0,001438
Viterbi Miller	1000	922	78	0,000007

Tabla 6.3: Prestaciones a 40 metros.

Codificación	Recibidos	Correctos	Errores	BER
Hard Manchester	543	312	231	0,004273
Soft Manchester	988	942	46	0,000003
Hard Miller	472	305	167	0,004726
Soft Miller	768	467	301	0,003519
Viterbi Miller	984	620	364	0,000424

Tabla 6.4: Prestaciones a 50 metros.

Como se puede observar en las tablas anteriores, las prestaciones empeoran conforme se aumenta la distancia. Se puede destacar que aunque el número de paquetes recibidos es menor, se mantiene una BER relativamente baja gracias a la implementación de un sistema de decisión más sofisticado.

Parte IV

Conclusiones

Conclusiones y líneas futuras

Durante el desarrollo de este proyecto se ha profundizado en la implementación de sistemas basados en FPGA y en cada una de las partes que componen un sistemas de comunicaciones. Se han adquirido conocimientos sobre los tipos de codificación OOK y en como el uso de diferentes esquemas de señalización, pueden mejorar las prestaciones en cuanto a la capacidad de transmisión de datos por canal de luz. Además, se ha aprendido sobre diferentes formas de decodificar un dato digital dentro de un esquema conocido y se ha visto como esto mejora también la calidad del sistema de comunicación.

Principalmente, la mayor adversidad que se ha presentado en este trabajo, ha sido el desarrollo sobre la FPGA, debido a que es un proyecto complejo en el que añadir nuevas funcionalidades, supone mantener la integridad del sistema y adaptar el diseño a estas nuevas prestaciones. Además, se han enfrentado problemas en cuanto a sincronismo y decodificación de datos a nivel de bit.

Tras este trabajo el nuevo sistema es capaz de trabajar con diferentes esquemas de señalización, y tal y como se ha visto en la sección de pruebas, estaría apto para ser implementado en un coche para continuar con su desarrollo, mejorando prestaciones en diferentes líneas. Una de ellas podría ser la implementación de nuevos esquemas de señalización como VPPM o DSSS otorgando al sistema la capacidad de distinguir entre diferentes transmisores mediante CDMA. Otra línea de desarrollo sería la de mejora hardware tanto del módulo transmisor y receptor ópticos. Por último, mencionar la posible mejora en cuanto a la interfaz de usuario para facilitar la configuración y prueba del sistema.

Bibliografía

- [1] ABC. El factor humano está detrás del 912017.
- [2] Alin-Mihai Cailean, Barthélemy Cagneau, Luc Chassagne, Mihai Dimian, and Valentin Popa. Miller code usage in visible light communications under the phy i layer of the ieee 802.15.7 standard. In *2014 10th International Conference on Communications (COMM)*, pages 1–4, 2014.
- [3] A.M. Cailean and Mihai Dimian. Current challenges for visible light communications usage in vehicle applications: A survey. *IEEE Communications Surveys and Tutorials*, PP:1–1, 05 2017.
- [4] A.M. Cailean and Mihai Dimian. Impact of ieee 802.15.7 standard on visible light communications usage in automotive applications. *IEEE Communications Magazine*, PP:2–7, 02 2017.
- [5] Lin Cheng, Mate Boban, Wantanee Viriyasitavat, and Hsin-Mu Tsai. Comparison of radio frequency and visible light propagation channel for vehicular communications. *IEEE Access*, PP, 10 2018.
- [6] DGT. Anuario estadístico de accidentes. <http://www.dgt.es/Galerias/seguridad-vial/estadisticas-e-indicadores/publicaciones/anuario-estadistico-de-accidentes/Anuario-Estadistico-de-Accidentes-2018.pdf>, 2018.
- [7] Xuanxuan Lu and Jing Li. New miller codes for run-length control in visible light communications. *IEEE Transactions on Wireless Communications*, 17(3):1798–1810, 2018.
- [8] Elvis Pfutzenreuter. Baseband digital modulation: Miller code. https://epxx.co/artigos/baseband_miller.html, 2021.
- [9] Red Pitaya. *Web Page, Red Pitaya STEMlab, Documentation, Developer Guide*, 2021.

- [10] Toyota. Toyota bringing advanced its technology to mass-market models. <https://global.toyota/en/detail/9676551>, 2015.
- [11] Shun-Hsiang Yu, Oliver Shih, Hsin-Mu Tsai, N. Wisitpongphan, and Richard Roberts. Smart automotive lighting for vehicle safety. *Communications Magazine, IEEE*, 51:50–59, 12 2013.

