

به نام خدا

## گزارش کار آزمایشگاه معماری کامپیوتر

محمد رضا عظیمی ۸۱۰۱۹۶۵۱۰

علی جعفرزاده ۸۱۰۱۹۵۳۷۳

### فهرست مطالب

۲.....	مقدمه
۳.....	معرفی پردازنده ARM
۵.....	مرحله واکشی (Instruction Fetch)
۸.....	مرحله کدگشایی (Instruction Decode)
۱۴.....	مرحله اجرا (Execution)
۱۸.....	مرحله حافظه (Memory)
۲۰.....	مرحله بازنشانی (Write Back)
۲۱.....	مسیر داده (Data Path)
۲۶.....	نتایج

## مقدمه

در این گزارش قصد داریم روند پیاده سازی پردازنده ی ARM با استفاده از شبیه ساز Modelsim و به زبان Verilog را شرح دهیم.

بنابراین ابتدا مراحل و قسمت های مختلف پیاده سازی این پردازنده را شرح داده و سپس در یک TestBench و با ورودی های محک، پردازنده خود را مورد آزمایش قرار می دهیم.

## معرفی پردازنده ARM

پردازنده ARM شامل ۵ مرحله و ۴ رجیستر در میان این مراحل می باشد. پردازنده ای که ما در این آزمایش پیاده سازی می کنیم، یک نمونه ی ساده از پردازنده ی ARM است که دارای ۱۳ دستورالعمل اصلی می باشد.

این پردازنده که از ۵ مرحله خط لوله تشکیل می شود، خط آدرسی به پهنای ۳۲ بیت به همراه ۱۶ ثبات همه منظوره است که ثبات ۱۵ به منظور PC استفاده می شود و ثبات ۱۴ نیز به عنوان Link Register .

آدرس دهی در این پردازنده بر حسب بایت بوده و فضای آدرس داده و دستورات مجزا می باشد.


در این پردازنده تمامی پرش ها از نوع محلی تعریف شده است و پس از پرش مقدار رجیستر شمارنده دستور به شکل زیر خواهد بود.

$$PC = PC + (\text{signed\_immed\_24} \ll 2) + 4$$

این پردازنده همچنین مجهز به واحد تشخیص مخاطره است که در بخش مقتضی به آن خواهیم پرداخت.

لازم به ذکر است که واحد ارسال به جلو در این پردازنده پیاده سازی نمی شود.

تصویر مربوط به معماری این پردازنده را در زیر مشاهده می کنیم:



این پردازنده در لبه بالارونده هر clock، بر اساس مقدار PC در مرحله واکشی (IF) دستوری از حافظه دستورات خوانده و از طریق رجیستر میانی به مرحله کد گشایی یعنی ID ارسال می کند.

در این پردازنده در هر لحظه حداکثر ۵ دستور بصورت همزمان در حال اجرا می باشند که در نتیجه‌ی استفاده از قابلیت خط لوله در پیاده سازی این پردازنده است.

## مرحله واکشی (Instruction Fetch)

اولین مرحله از معماری پردازنده ARM، مرحله IF می باشد. وظیفه این مرحله این است که ابتدا مقدار PC را محاسبه کرده و سپس دستور متناظر با آن را از حافظه دستورات استخراج کند.

پس از انجام این کار، دستور را از طریق رجیستر میانی یعنی IF2ID به مرحله بعد ارسال می کند.

در این بخش یک Register، Mux، Adder و یک Instruction Memory وجود دارد. تمامی دستورات برنامه در Instruction Memory قرار دارند.

```
IFSTAGE > IFstage.v
1 module IFSTAGE (input clk ,rst ,freeze ,branch_track ,input[31:0] branch_addr,
2               output[31 :0] instruction, pc );
3   wire[31 :0] nextPc ,npc;
4
5   Adder adder(4 ,pc ,nextPc);
6
7   Multiplexer_2inputs#(.N(32)) mux (branch_addr ,nextPc ,branch_track ,npc);
8
9   PC Pc(clk ,rst ,~freeze ,npc ,pc);
10
11   InstructionSet instructionSet(pc ,instruction);
12 endmodule // IFSTAGE
13
```

ماژول Adder مقدار PC را با عدد ۴ جمع می کند.

```
IFSTAGE > adder.v
1 module Adder (input [31 :0] a , b ,output [31: 0] result);
2   assign result = a + b;
3 endmodule // Adder
4
```

همچنین ماژول Multiplexer\_2inputs ورودی را از بین branch\_addr و nextPc انتخاب می کند.

```

≡ Multiplexer_2inputs.v
1  module Multiplexer_2inputs #(parameter N)(a ,b ,mode ,out);
2      input [N-1 : 0] a ,b;
3      input mode;
4      output [N-1 :0] out;
5
6      assign out = mode ? a : b;
7
8  endmodule // Multiplexer
9

```

در ماژول IF2ID، مقادیر به مرحله بعد منتقل می شوند.

در صورت فعال بودن سیگنال flush، تمامی مقادیر صفر شده و در غیر اینصورت، مقادیر از ورودی به خروجی منتقل می شوند.

تمام این کارها به شرطی رخ می دهد که سیگنال freeze غیر فعال باشد. در غیر اینصورت مقادیر در رجیستر باقی مانده و منتقل نمی شوند.

```

Register > ≡ IF2IDReg.v
1  module IF2ID (input clk, rst, flush, freeze, input[31: 0] pc_in, instruction_in,
2      output reg [31: 0] pc, instruction);
3
4      always @ (posedge clk, posedge rst) begin
5          if (rst) begin
6              pc <= 0;
7              instruction <= 0;
8          end
9          else begin
10             if (~freeze) begin
11                 if (flush) begin
12                     instruction <= 0;
13                     pc <= 0;
14                 end
15                 else begin
16                     instruction <= instruction_in;
17                     pc <= pc_in;
18                 end
19             end
20         end
21     end
22
23 endmodule // IF2ID
24

```

در ماژول InstructionSet، دستورات از فایلی که بعنوان ورودی داده شده است خوانده می شوند و سپس در رجیستر ذخیره خواهند شد.

```
IFSTAGE > ≡ instructionSet.v
1 module InstrcutionSet (input[31:0] address ,output [31:0] instructionOut);
2   reg [7:0] instruction[0 : 4095];
3   initial begin $readmemb("instructions.txt", instruction); end
4   assign instructionOut =
5     [instruction[address] ,instruction[address + 1] ,instruction[address + 2] ,instruction[address + 3]];
6   endmodule // InstrcutionSet
7
```

این حافظه شامل ۴۰۹۶ خط داده‌ی ۸ بیتی بوده که هر ۴ خط از آن (یعنی ۳۲ بیت) یک دستور را تشکیل می دهند.

## مرحله کدگشایی (Instruction Decode)

در این مرحله که دومین مرحله از مراحل معماری خط لوله پردازنده ARM می باشد، دستوری که از مرحله واکشی رسیده با توجه به نوع آن تفکیک شده و سیگنال ها و داده های مورد نیاز از درون آن استخراج می شود.

در این مرحله غیر از رجیستر میانی ID2EXE، ماژول های ConditionCheck، ControlUnit و RegisterFile نیز قرار دارند.

```
IDSTAGE > IDstage.v
1 module IDSTAGE (input clk, rst, write_back_en, hazard, input[31: 0] pc_in, instruction,
2 reg_data_wb, input[3: 0] dest_wb, status, output[31: 0] pc, reg1, reg2,
3 output[3: 0] aluCommand, dest, src1, src2, output status_en, mem_read, mem_write,
4 wb_en, branch, I, two_src, output[23: 0] b_signed_imm, output[11: 0] shifter_operand);
5
6 assign pc = pc_in;
7
8 assign two_src = ~I | mem_write;
9
10 // Immedate
11 assign I = instruction[25];
12 assign b_signed_imm = instruction[23: 0];
13 assign shifter_operand = instruction[11: 0];
14
15 wire is_ok, cond_result;
16 assign is_ok = (~cond_result | hazard) & (!instruction);
17
18 wire c_mem_read, c_mem_write, c_branch, c_wb_en, c_status_en;
19 wire[3: 0] c_aluCommand;
20
21 //MUX
22 assign wb_en = is_ok ? 0: c_wb_en;
23 assign mem_read = is_ok ? 0: c_mem_read;
24 assign mem_write = is_ok ? 0: c_mem_write;
25 assign branch = is_ok ? 0: c_branch;
26 assign status_en = is_ok ? 0: c_status_en;
27 assign aluCommand = is_ok ? 0: c_aluCommand;
28
29 assign dest = instruction[15: 12];
30
31
32 ConditionCheck conditionchecker(.condition(instruction[31: 28]),
33 .status(status),
34 .out_result(cond_result));
35
36 ControlUnit controler(.mode(instruction[27: 26]), .op_code(instruction[24: 21]), .s(instruction[20]),
37 .alu_command(c_aluCommand), .mem_read(c_mem_read),
38 .mem_write(c_mem_write), .wb_en(c_wb_en), .branch(c_branch),
39 .status_en(c_status_en));
40
41
42 wire[3: 0] reg_src2;
43 assign reg_src2 = c_mem_write? instruction[15: 12]: instruction[3: 0]; // c_mem_write? Rd(STR): Rm;
44 RegisterFile registerfile(.clk(clk), .rst(rst), .write_back_en(write_back_en),
45 .src1(instruction[19: 16]), .src2(reg_src2), .dest_wb(dest_wb),
46 .result_wb(reg_data_wb), .reg1(reg1), .reg2(reg2));
47
48 assign src1 = instruction[19: 16];
49 assign src2 = reg_src2;
50
51
52 endmodule // IDSTAGE
```

ابندا به توضیح ماژول واحد کنترل می پردازیم. در این بخش سیگنال های کنترلی برای استفاده در قسمت های بعدی پردازنده تولید می شوند. در این ماژول بر اساس mode، op\_code و بیت s، بر اساس روند عملیاتی هر دستور، خروجی های alu\_command، output mem\_read، mem\_write، wb\_en، branch، status\_en تولید می شوند.



## IDSTAGE &gt; ≡ Controler.v

```

1  module ControlUnit (input[1: 0] mode, input[3: 0] op_code, input s,
2      output [3: 0] alu_command, output mem_read, mem_write,
3      wb_en, branch, status_en);
4      reg [3: 0] alu_mode;
5      assign alu_command = alu_mode;
6
7      reg inner_mem_read, inner_mem_write, inner_wb_en, inner_branch, inner_status_en;
8
9      assign mem_read = inner_mem_read;
10     assign mem_write = inner_mem_write;
11     assign wb_en = inner_wb_en;
12     assign branch = inner_branch;
13     assign status_en = inner_status_en;
14
15     always @ ( mode, op_code, s ) begin
16         {alu_mode, inner_mem_read, inner_mem_write, inner_wb_en, inner_branch, inner_status_en} <= 9'b 0;
17         if (mode == 2'b 10) //8 : Branch
18             inner_branch <= 1'b 1;
19         else if (mode == 2'b 01) begin
20             case (s)
21                 1'b 1:begin inner_status_en <= s; // LDR : Load Register
22                     inner_mem_read <= 1'b 1;
23                     alu_mode <= 4'b 0010;
24                     inner_wb_en <= 1;
25                 end
26                 1'b 0:begin inner_status_en <= s; // STR : Store Register
27                     inner_mem_write <= 1'b 1;
28                     alu_mode <= 4'b 0010;
29                 end
30             endcase
31         end
32         else begin
33             case (op_code)
34                 // 4'b 0000: {alu_mode, inner_mem_read, inner_mem_write, inner_wb_en, inner_branch, inner_status_en} <= 9'b 0;
35
36                 4'b 1101:begin inner_status_en <= s; // MOV : Move
37                     alu_mode <= 4'b 0001;
38                     inner_wb_en <= 1;
39                 end
40
41                 4'b 1111:begin inner_status_en <= s; // MVN : BitWise Not and Move
42                     alu_mode <= 4'b 1001;
43                     inner_wb_en <= 1;
44                 end
45
46                 4'b 0100:begin inner_status_en <= s; // ADD : Add
47                     alu_mode <= 4'b 0010;
48                     inner_wb_en <= 1;
49                 end
50             end
51         end
52     end

```

```

50
51     4'b 0101:begin inner_status_en <= s; // ADC : Add with Carry
52                   |   alu_mode <= 4'b 0011;
53                   |   inner_wb_en <= 1'b 1;
54                   |   end
55
56     4'b 0010:begin inner_status_en <= s; // SUB : Subtraction
57                   |   alu_mode <= 4'b 0100;
58                   |   inner_wb_en <= 1'b 1;
59                   |   end
60
61     4'b 0110:begin inner_status_en <= s; // SBC : Subtraction with Carry
62                   |   alu_mode <= 4'b 0101;
63                   |   inner_wb_en <= 1'b 1;
64                   |   end
65
66     4'b 0000:begin inner_status_en <= s; // AND : And
67                   |   alu_mode <= 4'b 0110;
68                   |   inner_wb_en <= 1'b 1;
69                   |   end
70
71     4'b 1100:begin inner_status_en <= s; // ORR : Or
72                   |   alu_mode <= 4'b 0111;
73                   |   inner_wb_en <= 1'b 1;
74                   |   end
75
76     4'b 0001:begin inner_status_en <= s; // EOR : Exclusive OR
77                   |   alu_mode <= 4'b 1000;
78                   |   inner_wb_en <= 1'b 1;
79                   |   end
80
81     4'b 1010:begin inner_status_en <= 1'b 1; // CMP : Compare
82                   |   alu_mode <= 4'b 0100;
83                   |   //inner_wb_en <= 1'b 1;
84                   |   end
85
86     4'b 1000:begin inner_status_en <= 1; // TST : TEST
87                   |   alu_mode <= 4'b 0110;
88                   |   end
89
90     default: {alu_mode, inner_mem_read, inner_mem_write, inner_wb_en, inner_branch, inner_status_en} <= 9'b 0;
91   endcase
92   end
93   end
94   endmodule // ControlUnit
95

```

این پردازنده دارای ۱۶ رجیستر ۳۲ بیتی می باشد که در RegisterFile تعریف شده اند.

```

IDSTAGE > RegisterFile.v
1  module RegisterFile (input clk, rst, write_back_en, input[3: 0] src1, src2, dest_wb,
2      input[31: 0] result_wb, output[31: 0] reg1, reg2);
3
4      reg [31:0] registers [0: 14];
5
6      assign reg1 = registers[src1];
7      assign reg2 = registers[src2];
8
9      integer i;
10     always @ (negedge clk, posedge rst) begin
11         if (rst)
12             for(i = 0 ; i < 15 ; i = i+1) registers[i] = i;
13
14         if (write_back_en)
15             registers[dest_wb] <= result_wb;
16     end
17
18
19 endmodule // RegisterFile
20

```

هر کدام از این رجیسترها با شماره شان مقدار اولیه دهی شده اند.

برای بررسی شرایط مربوط به condition، ماژول ConditionCheck را بر اساس جدول موجود در دستور کار پیاده سازی می کنیم.

```

IDSTAGE > ConditionCheck.v
1 module ConditionCheck (input[3: 0] condition, status, output out_result);
2
3     wire n_flag;
4     assign n_flag = status[3];
5     wire z_flag;
6     assign z_flag = status[2];
7     wire c_flag;
8     assign c_flag = status[1];
9     wire v_flag;
10    assign v_flag = status[0];
11    reg result;
12    assign out_result = result;
13
14    always @ ( condition, status ) begin
15    case (condition)
16        4'b 0000: result = z_flag ;    // EQ : Equal
17
18        4'b 0001: result = ~z_flag ;    // NE : Not Equal
19
20        4'b 0010: result = c_flag ;    // CS/HS : Carry Set/ Unsigned higher or same
21
22        4'b 0011: result = ~c_flag ;    // CC/LO : Carry clear/ Unsigned lower
23
24        4'b 0100: result = n_flag ;    // MI : Minus/negetive
25
26        4'b 0101: result = ~n_flag ;    // PL: Plus/Posotive or Zero
27
28        4'b 0110: result = v_flag ;    // VS : Overflow
29
30        4'b 0111: result = ~v_flag ;    // VC : no Overflow
31
32        4'b 1000: result = (c_flag & ~z_flag) ;    // HI : Unsigned higher
33
34        4'b 1001: result = (~c_flag & z_flag) ;    // LS : Unsigned Lower or Same
35
36        4'b 1010: result = (n_flag == v_flag) ;    // GE : Signed Grater than or Equal
37
38        4'b 1011: result = (n_flag != v_flag) ;    // LT : Signed Less than
39
40        4'b 1100: result = (~z_flag & (n_flag == v_flag)) ;    // GT : Signed Greater than
41
42        4'b 1101: result = (z_flag & (n_flag != v_flag)) ;    // LE : Signed Less than or Equal
43
44        4'b 1110 , 4'b 1111: result = 1'b 1 ;    // AL : Always
45
46        default: result = 1'b 0;
47    endcase
48    end
49
50 endmodule // ConditionCheck
51

```

ثبات وضعیت نگهدارنده ی مقادیر n, z, c, v می باشد و مقدار result\_out بر آن اساس تعیین می شود.

از آنجاییکه ممکن است مخاطراتی در حین اجرای دستورات رخ دهد، واحد تشخیص مخاطره را جهت یافتن برخی مخاطرات داده ای که بواسطه خواندن پس از نوشتن رخ می دهد را پیاده سازی می کنیم.

این ماژول در صورت یافتن مخاطره، سیگنال hazard\_detected را فعال می کند.

حالات مختلف این مخاطره بصورت زیر است:

- برابری src1 با مقصد EXE در صورت یک بودن WB\_EN در مرحله اجرا
- برابری src1 با مقصد MEM در صورت یک بودن WB\_EN در مرحله حافظه
- برابری src2 با مقصد EXE در صورت یک بودن WB\_EN در مرحله اجرا و دو منبعی بودن دستور
- برابری src2 با مقصد MEM در صورت یک بودن WB\_EN در مرحله حافظه و دو منبعی بودن

دستور

حال ماژول ID2EXE را مشاهده می کنیم:

Register > ID2EXE.v

```
1 module ID2EXE (input clk, rst, flush, status_en_in, mem_read_in, mem_write_in,
2               wb_en_in, branch_in, I_in, input[31: 0] pc_in, reg1_in, reg2_in,
3               input[3: 0] aluCommand_in, dest_in, status_in, input[23: 0] b_signed_imm_in,
4               input[11: 0] shifter_operand_in, output reg status_en_out, mem_read_out,
5               mem_write_out, wb_en_out, branch_out, I_out, output reg[31: 0] pc_out,
6               reg1_out, reg2_out, output reg[3: 0] aluCommand_out, dest_out, status_out,
7               output reg[23: 0] b_signed_imm_out, output reg[11: 0] shifter_operand_out);
8
9 always @ (posedge clk, posedge rst) begin
10     if (rst | flush) begin
11         pc_out <= 32'b 0;
12         status_en_out <= 0;
13         mem_read_out <= 0;
14         mem_write_out <= 0;
15         wb_en_out <= 0;
16         branch_out <= 0;
17         I_out <= 0;
18         reg1_out <= 32'b 0;
19         reg2_out <= 32'b 0;
20         aluCommand_out <= 4'b 0;
21         dest_out <= 4'b 0;
22         status_out <= 4'b 0;
23         b_signed_imm_out <= 24'b 0;
24         shifter_operand_out <= 12'b 0;
25     end
26     else begin
27         pc_out <= pc_in;
28         status_en_out <= status_en_in;
29         mem_read_out <= mem_read_in;
30         mem_write_out <= mem_write_in;
31         wb_en_out <= wb_en_in;
32         branch_out <= branch_in;
33         I_out <= I_in;
34         reg1_out <= reg1_in;
35         reg2_out <= reg2_in;
36         aluCommand_out <= aluCommand_in;
37         dest_out <= dest_in;
38         status_out <= status_in;
39         b_signed_imm_out <= b_signed_imm_in;
40         shifter_operand_out <= shifter_operand_in;
41     end
42 end
```

## مرحله اجرا (Execution)

در این مرحله خروجی دستورات و یا آدرس های مورد نیاز در مراحل دیگر تولید می شود. این ماژول دارای یک `alu` `Val2Generator` و یک رجیستر در مرز انتهایی اش است.

```
EXESTAGE > EXEstage.v
1 module EXEstage ([input I, mem_head, mem_write, input[3: 0] aluCommand, status_in,
2   input[31: 0] pc_in, reg1, reg2, input[11: 0] shifter_operand,
3   input[23: 0] b_signed_imm, output[31: 0] branch_address, result,
4   output [3: 0] status_out]);
5
6   assign pc = pc_in;
7   wire[31: 0] val2, b_address;
8
9   Val2Generator val2Generator(.I(I), .mem_en(mem_read|mem_write), .shifter(shifter_operand),
10     .register(reg2), .result(val2));
11
12
13   ALU alu(.command(aluCommand), .status_in(status_in), .operand1(reg1),
14     .operand2(val2), .status(status_out), .result(result));
15
16   SignExtend#(.N(24)) signExtend(.in(b_signed_imm), .out(b_address));
17
18   assign branch_address = pc_in + (b_address << 2) + 4; // Adder in the map!!
19
20 endmodule // EXEstage
21
```

ماژول `alu` محاسبات مورد نیاز ما را انجام می دهد. این ماژول با توجه به مقدار `command`، عملیات مربوطه را روی `operand` ها انجام داده و وضعیت `z`, `c`, `n`, `v` را در `status` ذخیره می کند.

```

EXESTAGE > ALU.v
1  module ALU (input[3: 0] command, status_in, input signed[31: 0] operand1, operand2,
2      output[3: 0] status, output reg[31: 0] result);
3
4      reg c_flag, v_flag;
5      wire z_flag, n_flag;
6      assign z_flag = ~|result;
7      assign n_flag = result[31];
8
9      assign status = {n_flag, z_flag, c_flag, v_flag};
10
11  always @ ( command, operand1, operand2 ) begin
12      {result, c_flag, v_flag} = 0;
13      case (command)
14
15          4'b 0001: result = operand2 ; // MOV : Move
16
17          4'b 1001: result = ~operand2; // MVN : BitWise Not and Move
18
19          4'b 0010: begin // ADD
20              {c_flag, result} = operand1 + operand2 ;
21              v_flag = (operand1[31] & operand2[31] & ~result[31]) |
22                  (~operand1[31] & ~operand2[31] & result[31]);
23          end
24
25          4'b 0011: begin // ADC : Add with Carry
26              {c_flag, result} = operand1 + operand2 + status_in[1] ;
27              v_flag = (operand1[31] & operand2[31] & ~result[31]) |
28                  (~operand1[31] & ~operand2[31] & result[31]);
29          end
30
31          4'b 0100: begin // SUB : Subtraction
32              result = operand1 - operand2;
33              v_flag = (operand1[31] & operand2[31] & ~result[31]) |
34                  (~operand1[31] & ~operand2[31] & result[31]);
35          end
36
37          4'b 0101: begin // SBC : Subtraction with Carry
38              result = operand1 - operand2 - 1;
39              v_flag = (operand1[31] & operand2[31] & ~result[31]) |
40                  (~operand1[31] & ~operand2[31] & result[31]);
41          end
42
43          4'b 0110: result = operand1 & operand2; // AND : And
44          4'b 0111: result = operand1 | operand2; // ORR : Or
45          4'b 1000: result = operand1 ^ operand2; // EOR : Exclusive OR
46
47          default: ;
48      endcase
49  end
50
51 endmodule // ALU
52

```

برای محاسبه مقدار operand دوم از ماژول Val2Generator استفاده می کنیم.

این ماژول بر حسب مقادیر سیگنال های register, shifter, mem\_en, I, خروجی result که ۳۲ بیتی است را تولید می کند.

```

1 module Val2Generator (input I, mem_en, input[11: 0] shifter, input[31: 0] register,
2                               output[31 :0] result);
3
4     reg [31: 0] im_result, not_im_result;
5     wire[31: 0] offset;
6     SignExtend#(.N(12)) signExtend(shifter, offset);
7
8     assign result = mem_en ? offset :
9         |I ? im_result : not_im_result;
10
11 integer i, rounds;
12 always @ (shifter) begin
13     im_result = {24'b 0, shifter[7: 0]};
14     rounds = shifter[11: 8];
15     for( i=0 ; i < rounds; i=i+1)
16         im_result = {im_result[1: 0], im_result[31: 2]};
17 end
18
19 integer rot_round, j;
20 always @ ( shifter, register ) begin
21     rot_round = shifter[11: 7];
22     not_im_result = register;
23     case (shifter[6: 5])
24         2'b 00: not_im_result = not_im_result << rot_round; // Logical shift left
25         2'b 01: not_im_result = not_im_result >> rot_round; // Logical shift right
26         2'b 10: begin // Arithmetic shift right
27             //not_im_result[31-rot_round: 0] = not_im_result[31: rot_round];
28             for( j=0 ; j < (31-rot_round+1); j=j+1)
29                 not_im_result[31-rot_round-j] = not_im_result[31-j];
30             for(j=0 ; j < rot_round; j=j+1)
31                 not_im_result[31-j] = not_im_result[31];
32         end
33         2'b 11: begin
34             for( j=0 ; j < rot_round; j=j+1)
35                 not_im_result = {not_im_result[0], not_im_result[31: 1]};
36         end
37         default: ;
38     endcase
39 end
40
41 endmodule // ShifterOperand

```

## حال معماری رجیستر EXE2MEM را مشاهده می کنیم:



```
Register > ≡ EXE2MEM.v
1 module EXE2MEM (input clk, rst, wb_en_in, mem_read_in, mem_write_in,
2 |         |         |         |         |         |         |
3 |         |         |         |         |         |         |
4 |         |         |         |         |         |         |
5 |         |         |         |         |         |         |
6 always @ (posedge clk, posedge rst) begin
7
8     if (rst) begin
9         wb_en_out <= 0;
10        mem_read_out <= 0;
11        mem_write_out <= 0;
12        dest_out <= 0;
13        result_out <= 0;
14        reg2_out <= 0;
15    end
16    else begin
17        wb_en_out <= wb_en_in;
18        mem_read_out <= mem_read_in;
19        mem_write_out <= mem_write_in;
20        dest_out <= dest_in;
21        result_out <= result_in;
22        reg2_out <= reg2_in;
23    end
24 end
25
26
27 endmodule // EXE2MEM
```

## مرحله حافظه (Memory)

در این مرحله حافظه ی ما دارای یک خط آدرس است که از آن برای خواندن و نوشتن استفاده می شود. نتیجه حاصل از alu از مرحله قبل به آن وارد می شود.

```
MEMSTAGE > ≡ MEMstage.v
1  module MEMstage (input clk, rst, write_en, read_en, input[31: 0] input_data,
2      | | | | | | | | address, output[31: 0] data);
3
4      reg [31:0] registers [0: 64*1024]; //2^16 = 64KB
5
6      assign data = read_en ? registers[address] : 0;
7
8      integer i;
9      always @ (posedge clk, posedge rst) begin
10         if (rst)
11             for(i = 0 ; i < 64*1024 ; i = i+1) registers[i] = i;
12         if (write_en)
13             registers[address] <= input_data;
14     end
15
16 endmodule // MEMstage
17
```

این حافظه به حجم ۶۴ کیلو بایت می باشد و داده های آن ۴ بایتی یعنی ۳۲ بیتی هستند.

در این حافظه ابتدا مقادیر با شماره سطر متناظرشان مقدار اولیه دهی شده و سپس در صورت فعال بودن سیگنال نوشتن، داده در آن نوشته شده و در صورت فعال بودن سیگنال خواندن، داده را از حافظه می خوانیم و در خروجی می ریزیم.

حال رجیستر میان این بخش و بخش یازنشانی یا همان WB را مشاهده می کنیم:

Register &gt; ≡ MEM2WB.v

```

1 module MEM2WB (input clk, rst, wb_en_in, mem_read_in, input[3: 0] dest_in,
2               input[31: 0] alu_result_in, mem_data_in, output reg wb_en_out,
3               mem_read_out, output reg[3: 0] dest_out, output reg[31: 0] mem_data_out,
4               alu_result_out);
5
6 always @ (posedge clk, posedge rst) begin
7
8     if (rst) begin
9         wb_en_out <= 0;
10        mem_read_out <= 0;
11        dest_out <= 0;
12        mem_data_out <= 0;
13        alu_result_out <= 0;
14    end
15    else begin
16        wb_en_out <= wb_en_in;
17        mem_read_out <= mem_read_in;
18        dest_out <= dest_in;
19        mem_data_out <= mem_data_in;
20        alu_result_out <= alu_result_in;
21    end
22
23 end
24
25 endmodule // MEM2WB
26

```

## مرحله بازنشانی (Write Back)

در این مرحله بر اساس مقدار سیگنال `mem_read` خروجی از بین داده تولید شده از خروجی حافظه و خروجی مرحله اجرا انتخاب می شود.

WBSTAGE > WBstage.v

```
1  module WBstage (input mem_read, input[31: 0] alu_result, mem_data,  
2  |               |               |               |               |  
3  |               |               |               |               |  
4  |               |               |               |               |  
4  assign result = mem_read ? mem_data : alu_result;  
5  
6  endmodule // WBstage  
7
```

I

## مسیر داده (Data Path)

با کنار هم قرار دادن ماژول های طراحی شده، ماژول اصلی که سازنده پردازنده ARM است را پیاده سازی می کنیم:

```

1 module ARM_CPU(input clk ,rst);
2
3     wire status_enable, flush;
4     wire [3: 0] status_exe_out, status_reg;
5     wire hazard_detected;
6     StatusRegister statusRegister(.clk(clk),
7                                   .rst(rst),
8                                   .enable(status_enable),
9                                   .status_in(status_exe_out),
10                                  .status_out(status_reg));
11
12     wire branch_if_in;
13     assign flush = branch_if_in;
14
15     wire [31: 0] instruction_if_out, pc_out_if, branch_address_exe_out;
16     IFSTAGE ifStage(.clk(clk),
17                    .rst(rst),
18                    .freeze(hazard_detected),
19                    .branch_track(branch_if_in),
20                    .branch_addr(branch_address_exe_out),
21                    .instruction(instruction_if_out),
22                    .pc(pc_out_if));
23
24     wire [31: 0] pc_in_id, pc_id_out, instruction_id_in;
25     IF2ID if2id(.clk(clk),
26                .rst(rst),
27                .freeze(hazard_detected),
28                .flush(flush),
29                .pc_in(pc_out_if),
30                .instruction_in(instruction_if_out),
31                .pc(pc_in_id),
32                .instruction(instruction_id_in));
33

```

```

34 wire wb_en_id_in, status_en_id_out, mem_read_id_out, mem_write_id_out,
35     | branch_id_out, I_id_out, two_src;
36 wire [3: 0] dest_id_in, alu_command_id_out, dest_id_out, src1, src2;
37 wire [11: 0] shifter_operand_id_out;
38 wire [23: 0] b_signed_imm_id_out;
39 wire [31: 0] wb_data_id_in, reg1_id_out, reg2_id_out;
40
41 IDSTAGE idSTAGE(.clk(clk),
42     | .rst(rst),
43     | .write_back_en(wb_en_id_in),
44     | .hazard(hazard_detected),
45     | .pc_in(pc_in_id),
46     | .instruction(instruction_id_in),
47     | .reg_data_wb(wb_data_id_in),
48     | .dest_wb(dest_id_in),
49     | .status(status_reg),
50     | .pc(pc_id_out),
51     | .reg1(reg1_id_out),
52     | .reg2(reg2_id_out),
53     | .aluCommand(alu_command_id_out),
54     | .dest(dest_id_out),
55     | .src1(src1),
56     | .src2(src2),
57     | .status_en(status_en_id_out),
58     | .mem_read(mem_read_id_out),
59     | .mem_write(mem_write_id_out),
60     | .wb_en(wb_en_id_out),
61     | .branch(branch_id_out),
62     | .I(I_id_out),
63     | .two_src(two_src),
64     | .b_signed_imm(b_signed_imm_id_out),
65     | .shifter_operand(shifter_operand_id_out));
66

```

# ≡ dataPath.v

```

67 wire mem_read_exe_in, mem_write_exe_in, wb_en_id_mem;
68 wire [3: 0] alu_command_exe_in, dest_id_mem, status_exe_in;
69 wire [11: 0] shifter_operand_exe_in;
70 wire [23: 0] b_signed_imm_exe_in;
71 wire[31: 0] pc_exe_in, pc_out_exe, reg1_exe_in, reg2_exe_in;
72 ID2EXE id2exe(.clk(clk),
73               .rst(rst),
74               .flush(flush),
75               .status_en_in(status_en_id_out),
76               .mem_read_in(mem_read_id_out),
77               .mem_write_in(mem_write_id_out),
78               .wb_en_in(wb_en_id_out),
79               .branch_in(branch_id_out),
80               .I_in(I_id_out),
81               .pc_in(pc_id_out),
82               .reg1_in(reg1_id_out),
83               .reg2_in(reg2_id_out),
84               .aluCommand_in(alu_command_id_out),
85               .dest_in(dest_id_out),
86               .status_in(status_reg),
87               .b_signed_imm_in(b_signed_imm_id_out),
88               .shifter_operand_in(shifter_operand_id_out),
89               .status_en_out(status_enable),
90               .mem_read_out(mem_read_exe_in),
91               .mem_write_out(mem_write_exe_in),
92               .wb_en_out(wb_en_id_mem),
93               .branch_out(branch_if_in),
94               .I_out(I_exe_in),
95               .pc_out(pc_exe_in),
96               .reg1_out(reg1_exe_in),
97               .reg2_out(reg2_exe_in),
98               .aluCommand_out(alu_command_exe_in),
99               .dest_out(dest_id_mem),
100              .status_out(status_exe_in),
101              .b_signed_imm_out(b_signed_imm_exe_in),
102              .shifter_operand_out(shifter_operand_exe_in));

```

```

106 wire [31: 0] result_exe_out;
107 EXEstage exeSTAGE(.I(I_exe_in),
108                   .mem_read(mem_read_exe_in),
109                   .mem_write(mem_write_exe_in),
110                   .aluCommand(alu_command_exe_in),
111                   .status_in(status_exe_in),
112                   .pc_in(pc_exe_in),
113                   .reg1(reg1_exe_in),
114                   .reg2(reg2_exe_in),
115                   .shifter_operand(shifter_operand_exe_in),
116                   .b_signed_imm(b_signed_imm_exe_in),
117                   .branch_address(branch_address_exe_out),
118                   .result(result_exe_out),
119                   .status_out(status_exe_out));
120
121
122 wire wb_en_mem_wb, mem_read_mem_in, mem_write_mem_in;
123 wire [3: 0] dest_mem_wb;
124 wire[31: 0] result_mem_in, reg2_mem_in;
125 EXE2MEM exe2mem(.clk(clk),
126                 .rst(rst),
127                 .wb_en_in(wb_en_id_mem),
128                 .mem_read_in(mem_read_exe_in),
129                 .mem_write_in(mem_write_exe_in),
130                 .dest_in(dest_id_mem),
131                 .result_in(result_exe_out),
132                 .reg2_in(reg2_exe_in),
133                 .wb_en_out(wb_en_mem_wb),
134                 .mem_read_out(mem_read_mem_in),
135                 .mem_write_out(mem_write_mem_in),
136                 .dest_out(dest_mem_wb),
137                 .result_out(result_mem_in),
138                 .reg2_out(reg2_mem_in));
139

```



```

140 wire [31: 0] mem_data_out;
141 MEMstage memSTAGE(.clk(clk),
142                  .rst(rst),
143                  .write_en(mem_write_mem_in),
144                  .read_en(mem_read_mem_in),
145                  .input_data(reg2_mem_in),
146                  .address(result_mem_in),
147                  .data(mem_data_out));
148
149
150 wire mem_read_wb_in;
151 wire[31: 0] mem_data_wb_in, alu_result_wb_in;
152 MEM2WB mem2wb(.clk(clk),
153              .rst(rst),
154              .wb_en_in(wb_en_mem_wb),
155              .mem_read_in(mem_read_mem_in),
156              .dest_in(dest_mem_wb),
157              .alu_result_in(result_mem_in),
158              .mem_data_in(mem_data_out),
159              .wb_en_out(wb_en_id_in),
160              .mem_read_out(mem_read_wb_in),
161              .dest_out(dest_id_in),
162              .mem_data_out(mem_data_wb_in),
163              .alu_result_out(alu_result_wb_in));
164
165 WBstage wbSTAGE(.mem_read(mem_read_wb_in),
166                .alu_result(alu_result_wb_in),
167                .mem_data(mem_data_wb_in),
168                .result(wb_data_id_in));
169

```

```

169
170 HazardDetectionUnit hazard_detection_unit(.src1(src1),
171                                          .src2(src2),
172                                          .Exe_Dest(dest_id_mem),
173                                          .Mem_Dest(dest_mem_wb),
174                                          .Mem_WB_EN(wb_en_mem_wb),
175                                          .Exe_WB_EN(wb_en_id_mem),
176                                          .two_src(two_src),
177                                          .hazard_detected(hazard_detected));
178 endmodule
179


```

## نتایج

علاوه بر آن که در طول پیاده سازی، هرکدام از مراحل معماری را جداگانه تست کردیم، حال یک TestBench کلی جهت تست کامل پردازنده خود می نویسیم:

```
testBech.v
1  module TestBench ();
2      reg clk, rst;
3      ARM_CPU cpu(clk, rst);
4      always #5 clk=~clk;
5      always begin
6          rst = 1; clk=1;#20
7          rst= 0; #820
8          $stop;
9      end
10 endmodule // TestBench
11
```

در تست در هر ۵ نانو ثانیه کلاک زده و بعد از ۲۰ نانو ثانیه reset کردن پردازنده شروع به فعالیت می کند. خروجی به صورت زیر خواهد بود:



در ۶۵۰ نانو ثانیه اجرای پردازنده، ۱۳۰ کلاک زده شده و ۴۷ دستور اجرا شدند که مقدار CPI برابر

$$CPI = \frac{130}{47} = 2.76$$

می باشد.