به نام خدا

گزارش کار آزمایشگاه معماری کامپیوتر

محمدرضا عظیمی ۸۱۰۱۹۶۵۱۰ علی جعفرزاده ۸۱۰۱۹۵۳۷۳

فهرست مطالب

Y	مقدمهمقدمه
٣	معرفی پردازنده ARMمعرفی پردازنده
۵	مرحله واکشی (Instruction Fetch)
	ر مرحله کدگشایی (Instruction Decode)
	ر
	بر كه برم (Memory)
	برحله بازنشانی (Write Back)
	سير داده (Data Path)
	•
٢٧	ـــايچ

مقدمه

در این گزارش قصد داریم روند پیاده سازی پردازندهی ARM با استفاده از شبیه ساز Modelsim و به زبان Verilog را شرح دهیم.

بنابراین ابتدا مراحل و قسمت های مختلف پیاده سازی این پردازنده را شرح داده و سپس در یک TestBench و با ورودی های محک، پردازنده خود را مورد آزمایش قرار می دهیم.

معرفی پردازنده ARM

پردازنده ARM شامل ۵ مرحله و ۴ رجیستر در میان این مراحل می باشد. پردازنده ای که ما در این آزمایش پیاده سازی می کنیم، یک نمونه ی ساده از پردازنده ی ARM است که دارای ۱۳ دستورالعمل اصلی می باشد. این پردازنده که از ۵ مرحله خط لوله تشکیل می شود، خط آدرسی به پهنای ۳۲ بیت بهمراه ۱۶ ثبات همه منظور و استفاده می شود و ثبات ۱۴ نیز به عنوان Link Register منظوره است


آدرس دهی در این پردازنده بر حسب بایت بوده و فضای آدرس داده و دستورات مجزا می باشد.

در این پردازنده تمامی پرش ها از نوع محلی تعریف شده است و پس از پرش مقدار رجیستر شمارنده دستور به شکل زیر خواهد بود.

PC=PC+ (signed_immed_24<<2) +4

این پردازنده همچنین مجهز به واحد تشخیص مخاطره است که در بخش مقتضی به آن خواهیم پرداخت. لازم به ذکر است که واحد ارسال به جلو در این پردازنده پیاده سازی نمی شود.

تصویر مربوط به معماری این پردازنده را در زیر مشاهده می کنیم:



این پردازنده در لبه بالارونده هر clock، بر اساس مقدار PC در مرحله واکشی (IF) دستوری از حافظه دستورات خوانده و از طریق رجیستر میانی به مرحله کد گشایی یعنی ID ارسال می کند.

در این پردازنده در هر لحظه حداکثر ۵ دستور بصورت همزمان در حال اجرا می باشند که در نتیجهی استفاده از قابلیت خط لوله در پیاده سازی این پردازنده است.

مرحله واكشى (Instruction Fetch)

اولین مرحله از معماری پردازنده ARM، مرحله IF می باشد. وظیفه این مرحله این است که ابتدا مقدار PC محاسبه کرده و سپس دستور متناظر با آن را از حافظه دستورات استخراج کند.

پس از انجام این کار، دستور را از طریق رجیستر میانی یعنی IF2ID به مرحله بعد ارسال می کند.

در این بخش یک Adder ،Mux ،Register و یک Instruction Memory وجود دارد. تمامی دستورات برنامه در Instruction Memory قرار دارند.

ماژول Adder مقدار PC را با عدد ۴ جمع می کند.

```
IFSTAGE > ≡ adder.v

1   module Adder (input [31 :0] a , b ,output [31: 0] result);
2   assign result = a + b;
3   endmodule // Adder
4
```

همچنین ماژول Multiplexer_2inputs ورودی را از بین branch_addr و می کند.

```
Multiplexer_2inputs.v

1  module Multiplexer_2inputs #(parameter N)(a ,b ,mode ,out);
2  input [N-1 : 0] a ,b;
3  input mode;
4  output [N-1 : 0] out;
5
6  assign out = mode ? a : b;
7
8  endmodule // Multiplexer []
```

در ماژول IF2ID، مقادیر به مرحله بعد منتقل می شوند.

در صورت فعال بودن سیگنال flush، تمامی مقادیر صفر شده و در غیر اینصورت، مقادیر از ورودی به خروجی منتقل می شوند.

تمام این کارها به شرطی رخ می دهد که سیگنال freeze غیر فعال باشد. در غیر اینصورت مقادیر در رجیستر باقی مانده و منتقل نمی شوند.

```
Register > ≡ IF2IDReg.v
       module IF2ID (input clk, rst, flush, freeze, input[31: 0] pc_in, instruction_in,
           output reg [31: 0] pc, instruction);
         always @ (posedge clk, posedge rst) begin
          if (rst) begin
             pc <= 0;
                                                         \mathbf{I}
             instruction <= 0;</pre>
           else begin
             if (~freeze) begin
               if (flush) begin
                 instruction <= 0;</pre>
                 pc <= 0;
               end
               else begin
                 instruction <= instruction_in;</pre>
                 pc <= pc_in;</pre>
               end
             end
       endmodule // IF2ID
```

در ماژول InstructionSet دستورات از فایلی که بعنوان ورودی داده شده است خوانده می شوند و سپس در رجیستر ذخیره خواهند شد.

این حافظه شامل ۴۰۹۶ خط دادهی ۸ بیتی بوده که هر ۴ خط از آن (یعنی ۳۲ بیت) یک دستور را تشکیل می دهند.

مرحله کدگشایی (Instruction Decode)

در این مرحله که دومین مرحله از مراحل معماری خط لوله پردازنده ARM می باشد، دستوری که از مرحله واکشی رسیده با توجه به نوع آن تفکیک شده و سیگنال ها و داده های مورد نیاز از درون آن استخراج می شود. در این مرحله غیر از رجیستر میانی ID2EXE، ماژول های ControlUnit ،ConditionCheck و RegisterFile نیز قرار دارند.

```
IDSTAGE > 

■ IDstage.v
          moduld IDSTAGE (input clk, rst, write_back_en, hazard, input[31: 0] pc_in, instruction,

reg_data_wb, input[3: 0] dest_wb, status, output[31: 0] pc, reg1, reg2,
output[3: 0] aluCommand, dest, src1, src2, output status_en, mem_read, mem_write,
wb_en, branch, I, two_src, output[23: 0] b_signed_imm, output[11: 0] shifter_operand);
             assign pc = pc_in;
            assign two_src = ~I | mem_write;
            assign I = instruction[25];
assign b_signed_imm = instruction[23: 0];
             assign shifter_operand = instruction[11 :0];
             wire is_ok, cond_result;
             assign is_ok = (~cond_result | hazard) & (|instruction);
             wire c_mem_read, c_mem_write, c_branch, c_wb_en, c_status_en;
             wire[3: 0] c_aluCommand;
            assign wb_en = is_ok ? 0: c_wb_en;
assign mem_read = is_ok ? 0: c_mem_read;
assign mem_write = is_ok ? 0: c_mem_write;
            assign branch = is_ok ? 0: c_branch;
assign status_en = is_ok ? 0: c_status_en;
assign aluCommand = is_ok ? 0: c_aluCommand;
             assign dest = instruction[15: 12];
             ConditionCheck conditionchecker(.condition(instruction[31: 28]),
                                                       .out_result(cond_result));
             .s(instruction[27 :26]), .op_code(instruction[24: 21]), .s(instruction[20]),
                                      .alu_command(c_aluCommand), .mem_read(c_mem_read),
.mem_write(c_mem_write), .wb_en(c_wb_en), .branch(c_branch),
.status_en(c_status_en));
             wire[3: 0] reg src2;
             assign reg_src2 = c_mem_write? instruction[15: 12]: instruction[3: 0]; // c_mem_write? Rd(STR): Rm;
            assign src1 = instruction[19: 16];
             assign src2 = reg_src2;
```

ابندا به توضیح ماژول واحد کنترل می پردازیم. در این بخش سیگنال های کنترلی برای استفاده در قسمت های بعدی پردازنده تولید می شوند. در این ماژول بر اساس op_code ،mode و بیت ۵، بر اساس روند عملیاتی هر alu_command, output mem_read, mem_write, دستور، خروجی های wb_en, branch, status_en تولید می شوند.

```
4'b 0101:begin inner_status_en <= s; // ADC : Add with Carry
                     alu_mode <= 4'b 0011;
                      inner_wb_en <= 1'b 1;
   4'b 0010:begin inner_status_en <= s; // SUB : Subtraction alu_mode <= 4'b 0100;
                      inner_wb_en <= 1'b 1;
   4'b 0110:begin inner_status_en <= s; // SBC : Subtraction with Carry alu_mode <= 4'b 0101;
                      inner_wb_en <= 1'b 1;</pre>
    4'b 0000:begin inner_status_en <= s; // AND : And
                     alu_mode <= 4'b 0110;
                      inner_wb_en <= 1'b 1;
   4'b 1100:begin inner_status_en <= s; // ORR : Or
alu_mode <= 4'b 0111;
inner_wb_en <= 1'b 1;
    4'b 0001:begin inner_status_en <= s; // EOR : Exclusive OR
                      alu_mode <= 4'b 1000;
                      inner_wb_en <= 1'b 1;</pre>
   4'b 1010:begin inner_status_en <= 1'b 1; // CMP : Compare alu_mode <= 4'b 0100;
   4'b 1000:begin inner_status_en <= 1; // TST : TEST | alu_mode <= 4'b 0110;
   default: {alu_mode, inner_mem_read, inner_mem_write, inner_wb_en, inner_branch, inner_status_en} <= 9'b 0;</pre>
odule // ControlUnit
```

این پردازنده دارای ۱۶ رجیستر ۳۲ بیتی می باشد که در RegisterFile تعریف شده اند.

هر كدام از این رجیسترها با شماره شان مقدار اولیه دهی شده اند.

برای بررسی شرایط مربوط به condition، ماژول ConditionCheck را بر اساس جدول موجود در دستور کار پیاده سازی می کنیم.

```
odule ConditionCheck (input[3: 0] condition, status, output out_result);
         wire n_flag;
assign n_flag = status[3];
wire z_flag;
          assign z_flag = status[2];
wire c_flag;
         assign c_flag = status[1];
wire v_flag;
assign v_flag = status[0];
         reg result;
assign out_result = result;
          case (condition)
4'b 0000: result = z_flag; // EQ : Equal
            4'b 0001: result = ~z_flag ; // NE : Not Equal
            4'b 0010: result = c_flag ; // CS/HS : Carry Set/ Unsigned higher or same
            4'b 0011: result = ~c_flag ; // CC/LO : Carry clear/ Unsigned lower
            4'b 0100: result = n_flag ; // MI : Minus/negetive
            4'b 0101: result = ~n_flag ; // PL: Plus/Posotive or Zero
           4'b 0110: result = v_flag ; // VS : Overflow
            4'b 0111: result = ~v_flag ; // VC : no Overflow
            4'b 1000: result = (c_flag & ~z_flag); // HI : Unsigned higher
            4'b 1001: result = (~c_flag & z_flag); // LS : Unsigned Lower or Same
            4'b 1010: result = (n_flag == v_flag); // GE : Signed Grater than or Equal
            4'b 1011: result = (n flag != v flag); // LT : Signed Less than
            4'b 1100: result = (~z_flag & (n_flag == v_flag)); // GT : Signed Greater than
            4'b 1101: result = (z_flag & (n_flag != v_flag)); // LE : Signed Less than or Equal
           default: result = 1'b 0;
        endmodule // ConditionCheck
```

ثبات وضعیت نگهدارنده ی مقادیر ۷ ،C ،Z ،n می باشد و مقدار result_out بر آن اساس تعیین می شود. از آنجاییکه ممکن است مخاطراتی در حین اجرای دستورات رخ دهد، واحد تشخیص مخاطره را جهت یافتن برخی مخاطرات داده ای که بواسطه خواندن پس از نوشتن رخ می دهد را پیاده سازی می کنیم.

این ماژول درصورت یافتن مخاطره، سیگنال hazard_detected را فعال می کند.

حالات مختلف این مخاطره بصورت زیر است:

- برابری Src1 با مقصد EXE در صورت یک بودن WB_EN در مرحله اجرا
- برابری $\operatorname{src}1$ با مقصد MEM در صورت یک بودن $\operatorname{wb_EN}$ در مرحله حافظه
- برابری src2 با مقصد EXE در صورت یک بودن WB_EN در مرحله اجرا و دو منبعی بودن دستور
 - برابری src2 با مقصد MEM در صورت یک بودن WB_EN در مرحله حافظه و دو منبعی بودن دستور

حال ماژول ID2EXE را مشاهده مي كنيم:

```
Register > ≡ ID2EXE.v
        module ID2EXE (input clk, rst, flush, status_en_in, mem_read_in, mem_write_in, wb_en_in, branch_in, I_in, input[31: 0] pc_in, reg1_in, reg2_in,
                           input[3: 0] aluCommand_in, dest_in, status_in, input[23: 0] b_signed_imm_in,
                           input[11: 0] shifter_operand_in, output reg status_en_out, mem_read_out,
                           mem_write_out, wb_en_out, branch_out, I_out, output reg[31: 0] pc_out,
                           reg1_out, reg2_out, output reg[3: 0] aluCommand_out, dest_out, status_out, output reg[23: 0] b_signed_imm_out, output reg[11: 0] shifter_operand_out);
           always @ (posedge clk, posedge rst) begin
                pc_out <= 32'b 0;
status_en_out <= 0;
                mem_read_out <= 0;</pre>
                mem_write_out <= 0;</pre>
                wb_en_out <= 0;
                branch_out <= 0;
                I_out <= 0;
               reg1_out <= 32'b 0;
reg2_out <= 32'b 0;
aluCommand_out <= 4'b 0;
                dest_out <= 4'b 0;</pre>
                status_out <= 4'b 0;
                b_signed_imm_out <= 24'b 0;
                shifter_operand_out <= 12'b 0;
              else begin
                pc_out <= pc_in;
                status_en_out <= status_en_in;</pre>
                mem_read_out <= mem_read_in;
                mem_write_out <= mem_write_in;</pre>
                wb_en_out <= wb_en_in;
                branch_out <= branch_in;</pre>
                I_{out} \leftarrow I_{in};
                reg1_out <= reg1_in;
                reg2_out <= reg2_in;
                aluCommand_out <= aluCommand_in;</pre>
                dest_out <= dest_in;</pre>
                status_out <= status_in;</pre>
                b_signed_imm_out <= b_signed_imm_in;</pre>
                shifter_operand_out <= shifter_operand_in;</pre>
             end
```

مرحله اجرا (Execution)

در این مرحله خروجی دستورات و یا آدرس های مورد نیاز در مراحل دیگر تولید می شود. این ماژول دارای یک Val2Generator ،alu

ماژول alu محاسبات مورد نیاز ما را انجام می دهد. این ماژول با توجه به مقدار command، عملیات مربوطه را روی operand ها انجام داده و وضعیت z, c, n, v را در status ذخیره می کند.

```
EXESTAGE > 

■ ALU.v

w module ALU (input[3: 0] command, status_in, input signed[31: 0] operand1, operand2,
| | | | | | output[3: 0] status, output reg[31: 0] result);

                reg c_flag, v_flag;
               wire z_flag, n_flag;
                assign z_flag = ~|result;
assign n_flag = result[31];
                assign status = {n_flag, z_flag, c_flag, v_flag};
                4'b 0001: result = operand2 ; // MOV : Move
                     4'b 1001: result = ~operand2; // MVN : BitWise Not and Move
                    4'b 0010: begin // ADD {c_flag, result} = operand1 + operand2; v_flag = (operand1[31] & operand2[31] & ~result[31]); (~operand1[31] & ~operand2[31] & result[31]);
                     4'b 0011: begin // ADC : Add with Carry
                                     {c_flag, result} = operand1 + operand2 + status_in[1];
                                     4'b 0100: begin // SUB : Subtraction

result = operand1 - operand2;

v_flag = (operand1[31] & operand2[31] & ~result[31]) |

(~operand1[31] & ~operand2[31] & result[31]);
                     4'b 0101: begin // SBC : Subtraction with Carry
                                     v_flag = (operand1[31] & operand2[31] & ~result[31]) |
| (~operand1[31] & ~operand2[31] & result[31]);
                     4'b 0110: result = operand1 & operand2;
4'b 0111: result = operand1 | operand2;
4'b 1000: result = operand1 ^ operand2;
                  endcase
```

براى محاسبه مقدار operand دوم از ماژول Val2Generator استفاده مي كنيم.

این ماژول بر جسب مقادیر سیگنال های I, mem_en, shifter, register که ۳۲ بیتی است را تولید می کند.

```
EXESTAGE > ≡ Val2Generator.v
       reg [31: 0] im_result, not_im_result;
         wire[31: 0] offset;
         SignExtend#(.N(12)) signExtend(shifter, offset);
         assign result = mem_en ? offset :
          I ? im_result : not_im_result;
         integer i, rounds;
         always @ (shifter) begin
          im_result = {24'b 0, shifter[7: 0]};
          rounds = shifter[11: 8];
          for( i=0 ; i < rounds; i=i+1)</pre>
          im_result = {im_result[1: 0], im_result[31: 2]};
         integer rot_round, j;
         always @ ( shifter, register ) begin
          rot_round = shifter[11: 7];
          not_im_result = register;
          case (shifter[6: 5])
            2'b 00: not_im_result = not_im_result << rot_round; // Logical shift left
2'b 01: not_im_result = not_im_result >> rot_round; // Logical shift right
            2'b 10: begin // Arithmetic shift right
                      for( j=0 ; j < (31-rot_round+1); j=j+1)</pre>
                       not_im_result[31-rot_round-j] = not_im_result[31-j];
                      for(j=0; j < rot_round; j=j+1)</pre>
                      not_im_result[31-j] = not_im_result[31];
                     for( j=0 ; j < rot_round; j=j+1)</pre>
                      not_im_result = {not_im_result[0], not_im_result[31: 1]};
       endmodule // ShifterOperand
```

حال معماری رجیستر EXE2MEM را مشاهده می کنیم:

```
Register > ≡ EXE2MEM.v
       module EXE2MEM (input clk, rst, wb_en_in, mem_read_in, mem_write_in,
                         input[3: 0] dest_in, input[31: 0] result_in, reg2_in,
                         output reg wb_en_out, mem_read_out, mem_write_out,
                         output reg[3: 0] dest_out, output reg[31: 0] result_out, reg2_out);
         always @ (posedge clk, posedge rst) begin
            if (rst) begin
              wb_en_out <= 0;
              mem_read_out <= 0;</pre>
              mem_write_out <= 0;</pre>
              dest_out <= 0;</pre>
              result_out <= 0;
              reg2_out <= 0;
           else begin
             wb_en_out <= wb_en_in;</pre>
 18
              mem_read_out <= mem_read_in;</pre>
              mem_write_out <= mem_write_in;</pre>
              dest_out <= dest_in;</pre>
              result_out <= result_in;</pre>
              reg2_out <= reg2_in;</pre>
            end
```

مرحله حافظه (Memory)

در این مرحله حافظه ی ما دارای یک خط آدرس است که از آن برای خواندن و نوشتن استفاده می شود. نتیجه حاصل از alu از مرحله قبل به آن وارد می شود.

این حافظه به حجم ۶۴ کیلوبایت می باشد و داده های آن ۴ بایتی یعنی ۳۲ بیتی هستند.

در این حافظه ابتدا مقادیر با شماره سطر متناظرشان مقدار اولیه دهی شده و سپس در صورت فعال بودن سیگنال نوشتن، داده را از حافظه می خوانیم و در خروجی می ریزیم.

حال رجیستر میان این بخش و بخش بازنشانی یا همان WB را مشاهده می کنیم:

```
Register > ≡ MEM2WB.v
       module MEM2WB (input clk, rst, wb_en_in, mem_read_in, input[3: 0] dest_in,
                        input[31: 0] alu_result_in, mem_data_in, output reg wb_en_out,
                        mem_read_out, output reg[3: 0] dest_out, output reg[31: 0] mem_data_out,
                        alu_result_out);
          always @ (posedge clk, posedge rst) begin
           if (rst) begin
              wb_en_out <= 0;
              mem_read_out <= 0;</pre>
              dest_out <= 0;</pre>
              mem_data_out <= 0;</pre>
             alu_result_out <= 0;</pre>
             wb_en_out <= wb_en_in;</pre>
             mem_read_out <= mem_read_in;</pre>
              dest_out <= dest_in;</pre>
             mem_data_out <= mem_data_in;</pre>
              alu_result_out <= alu_result_in;</pre>
       endmodule // MEM2WB
```

مرحله بازنشانی (Write Back)

در این مرحله بر اساس مقدار سیگنال mem_read، خروجی از بین داده تولید شده از خروجی حافظه و خروجی مرحله اجرا انتخاب می شود.

مسير داده (Data Path)

با کنار هم قرار دادن ماژول های طراحی شده، ماژول اصلی که سازنده پردازنده ARM است را پیاده سازی می کنیم:

```
≡ dataPath.v
      module ARM_CPU(input clk ,rst);
       wire status_enable, flush;
       wire [3: 0] status_exe_out, status_reg;
        wire hazard detected;
        StatusRegister statusRegister(.clk(clk),
                                      .enable(status_enable),
                                      .status_in(status_exe_out),
                                      .status_out(status_reg));
       wire branch if in;
       assign flush = branch if in;
        wire [31: 0] instruction_if_out, pc_out_if, branch_address_exe_out;
        IFSTAGE ifStage(.clk(clk),
                        .rst(rst),
                        .freeze(hazard_detected),
                        .branch_track(branch_if_in),
                        .branch_addr(branch_address_exe_out),
                        .instruction(instruction_if_out),
                        .pc(pc_out_if));
        wire [31: 0] pc_in_id, pc_id_out, instruction_id_in;
        IF2ID if2id(.clk(clk),
                    .rst(rst),
                    .freeze(hazard_detected),
                    .flush(flush),
                    .pc_in(pc_out_if),
                    .instruction_in(instruction_if_out),
                    .pc(pc_in_id),
                    .instruction(instruction_id_in));
```

```
wire wb_en_id_in, status_en_id_out, mem_read_id_out, mem_write_id_out,
    branch_id_out, I_id_out, two_src;
wire [3: 0] dest id in, alu command id out, dest id out, src1, src2;
wire [11: 0] shifter operand id out;
wire [23: 0] b signed imm id out;
wire [31: 0] wb data id in, reg1 id out, reg2 id out;
IDSTAGE idSTAGE(.clk(clk),
                .rst(rst),
                .write_back_en(wb_en_id_in),
                .hazard(hazard detected),
                .pc_in(pc_in_id),
                .instruction(instruction id in),
                .reg data wb(wb data id in),
                .dest wb(dest id in),
                .status(status reg),
                .pc(pc_id_out),
                .reg1(reg1 id out),
                .reg2(reg2 id out),
                .aluCommand(alu command id out),
                .dest(dest_id_out),
                .src1(src1),
                .src2(src2),
                .status en(status en id out),
                .mem read(mem read id out),
                .mem write(mem write id out),
                .wb en(wb en id out),
                .branch(branch id out),
                .I(I_id_out),
                .two_src(two_src),
                .b_signed_imm(b_signed_imm_id_out),
                .shifter_operand(shifter_operand_id_out));
```

```
■ dataPath.v
        wire mem_read_exe_in, mem_write_exe_in, wb_en_id_mem;
        wire [3: 0] alu_command_exe_in, dest_id_mem, status_exe_in;
        wire [11: 0] shifter_operand_exe_in;
wire [23: 0] b_signed_imm_exe_in;
        wire[31: 0] pc_exe_in, pc_out_exe, reg1_exe_in, reg2_exe_in;
        ID2EXE id2exe(.clk(clk),
                       .rst(rst),
                       .flush(flush),
                       .status_en_in(status_en_id_out),
                       .mem read in(mem read id out),
                       .mem write in(mem write id out),
                       .wb_en_in(wb_en_id_out),
                       .branch in(branch id out),
                       .I_in(I_id_out),
                       .pc_in(pc_id_out),
                       .reg1_in(reg1_id_out),
.reg2_in(reg2_id_out),
                       .aluCommand_in(alu_command_id_out),
                       .dest in(dest id out),
                       .status_in(status_reg),
                       .b_signed_imm_in(b_signed_imm_id_out),
                       .shifter_operand_in(shifter_operand_id_out),
                       .status en out(status enable),
                       .mem read out(mem read exe in),
                       .mem_write_out(mem_write_exe_in),
                       .wb en out(wb en id mem),
                       .branch_out(branch_if_in),
                       .I_out(I_exe_in),
                       .pc_out(pc_exe_in),
                       .reg1_out(reg1_exe_in),
                       .reg2_out(reg2_exe_in),
                       .aluCommand_out(alu_command_exe_in),
                       .dest_out(dest_id_mem),
                       .status_out(status_exe_in),
                       .b_signed_imm_out(b_signed_imm_exe_in),
                       .shifter_operand_out(shifter_operand_exe_in));
```

```
wire [31: 0] result exe out;
EXEstage exeSTAGE(.I(I exe in),
                  .mem read(mem read exe in),
                  .mem write(mem write exe in),
                  .aluCommand(alu_command_exe_in),
                  .status in(status exe in),
                  .pc_in(pc_exe_in),
                  .reg1(reg1_exe_in),
                  .reg2(reg2 exe in),
                  .shifter operand(shifter operand exe in),
                  .b_signed_imm(b signed imm exe in),
                  .branch_address(branch_address_exe_out),
                  .result(result exe out),
                  .status out(status exe out));
wire wb en mem wb, mem read mem in, mem write mem in;
wire [3: 0] dest mem wb;
wire[31: 0] result mem in, reg2 mem in;
EXE2MEM exe2mem(.clk(clk),
                .rst(rst),
                .wb_en_in(wb_en_id_mem),
                .mem read in(mem read exe in),
                .mem write in(mem write exe in),
                .dest in(dest id mem),
                .result in(result exe out),
                .reg2 in(reg2 exe in),
                .wb en out(wb en mem wb),
                .mem read out(mem read mem in),
                .mem_write_out(mem_write_mem_in),
                .dest_out(dest_mem_wb),
                .result_out(result_mem_in),
                .reg2 out(reg2 mem in));
```

```
wire [31: 0] mem data out;
MEMstage memSTAGE(.clk(clk),
                  .rst(rst),
                  .write en(mem write mem in),
                  .read en(mem read mem in),
                  .input data(reg2 mem in),
                  .address(result_mem_in),
                  .data(mem_data_out));
wire mem read wb in;
wire[31: 0] mem_data_wb_in, alu_result_wb_in;
MEM2WB mem2wb(.clk(clk),
              .rst(rst),
              .wb en in(wb en mem wb),
              .mem read in(mem read mem in),
              .dest in(dest mem wb),
              .alu_result_in(result_mem_in),
              .mem data in(mem data out),
              .wb en out(wb en id in),
              .mem_read_out(mem_read_wb_in),
              .dest_out(dest_id_in),
              .mem data out(mem data wb in),
              .alu result out(alu result wb in));
WBstage wbSTAGE(.mem read(mem read wb in),
                .alu_result(alu_result_wb_in),
                .mem data(mem data wb in),
                .result(wb data id in));
```

```
HazardDetectionUnit hazard_detection_unit(.src1(src1),
.src2(src2),
.Exe_Dest(dest_id_mem),
.Mem_Dest(dest_mem_wb),
.Mem_WB_EN(wb_en_mem_wb),
.Exe_WB_EN(wb_en_id_mem),
.two_src(two_src),
.hazard_detected(hazard_detected));

endmodule
```

نتايج

علاوه بر آن که در طول پیاده سازی، هرکدام از مراحل معماری را جداگانه تست کردیم، حال یک TestBench کلی جهت تست کامل پردازنده خود می نویسیم:

```
testBech.v

module TestBench ();

reg clk, rst;

ARM_CPU cpu(clk, rst);

always #5 clk=~clk;

always begin


rst = 1; clk=1;#20

rst= 0; #820

stop;
end
endmodule // TestBench

11
```

در تست در هر α نانو ثانیه کلاک زده و بعد از α نانو ثانیه reset کردن پردازنده شروع به فعالیت می کند. خروجی به صورت زیر خواهد بود:



در ۶۵۰ نانو ثانیه اجرای پردازنده، ۱۳۰ کلاک زده شده و ۴۷ دستور اجرا شدند که مقدار CPI برابر

$$CPI = \frac{130}{47} = 2.76$$

می باشد.