

دوره مقدماتی آشنایی با FPGA و VHDL

مقدمه


محمدرضا عزیزی امیرعلی ابراهیمی

بخشهای اصلی کد VHDL

- ک که VHDL از حداقل سه بخش اصلی زیر تشکیل شده است:
 - فراخواني LIBRARY ها: ليست تمام كتابخانه هاى استفاده شده.

برای مثال: work ،std ،ieee و ...

- ENTITY: پورت های ورودی اخروجی مدار
- ARCHITECTURE: بخشی از کد VHDL که نحوه رفتار مدار را توصیف می کند.



كتابخانه (LIBRARY)

- 🗡 مجموعه ای از کدهایی که زیاد استفاده میشود.
- resuability استفاده از کتابخانهها ← افزایش




Figure 2.2 Fundamental parts of a LIBRARY.

فراخوانی کتابخانه (LIBRARY DECLARATION)

- 🖊 آشکارکردن یک کتابخوانه برای یک طراحی
 - ساختار:

```
LIBRARY library_name;
USE library_name.package_name.package_parts;
```

- 🗲 حداقل وجود سه پکیج برای یک طراحی الزامی است.
 - ieee.std_logic_1164 و تابخانه ieee
 - standard از کتابخانه stand
 - work از کتابخانه work

فراخوانی کتابخانه (LIBRARY DECLARATION)

🖊 مثال: نحوه فراخوانی این سه کتابخانه:

LIBRARY ieee;

USE ieee.std_logic_1164.all;

LIBRARY std;

USE std.standard.all;

LIBRARY work;

USE work.all;

← نکته: از ; برای پایان یک عبارت و از -- برای کامنت گذاری استفاده میشود.

فراخوانی کتابخانه (LIBRARY DECLARATION)

- نکته: کتابخانههای std و work به صورت پیشفرض، برای هر طرح آشکار هستند و نیازی به فراخوانی نیست.
- STD_LOGIC فقط زمانی استفاده می شود که از نوع دادههای ieee \succ یا STD_ULOGIC استفاده شود.
 - 🗲 اهداف هر یک از این سه کتابخانه:
 - پکیج std_logic_1164 از کتابخانه ieee معرفی نوع داده هایی با چند سطح منطقی
 - ... و خروجی متنی و سنی و خروجی متنی و انواع داده، ورودی و خروجی متنی و ...
- work محل ذخیره شدن طراحی (فایل vhd. و فایلهای ایجاد شده توسط کامپایلر، شبیهساز و ...)

یکیجهای کتابخانه IEEE

- std_logic_1164 ➤
- نوع دادههای STD_ULOGIC (۸ مقداره) و STD_ULOGIC (۹مقداره)
 - std_logic_arith >
 - نوع دادههای SIGNED و UNSIGNED
 - عملیات مقایسه و ریاضی برای این نوع دادهها
 - function های تبدیل نوع داده:
 - conv_integer(p) •
 - conv_unsigned(p, b)
 - conv_signed(p, b) •
 - conv_std_logic_vector(p, b) •

پکیجهای کتابخانه IEEE


- std_logic_signed >
- کتابخانههایی که عملیاتی بر روی نوع داده std_logic_vector تعریف میکند که گویی نوع داده signed هستند.
 - .std_logic_unsigned >
- کتابخانههایی که عملیاتی بر روی نوع داده std_logic_vector تعریف میکند که گویی نوع داده unsigned هستند.

← توضیح بیشتر در فصل ۳

(I) ENTITY

- کلیست پورتهای ورودی و خروجی مدار ک
 - 🖊 ساختار:

```
ENTITY entity_name IS
    PORT (
        port_name : signal_mode signal_type;
        port_name : signal_mode signal_type;
        ...);
END entity_name;
```



- :signal_mode >
- زمانی از BUFFER استفاده می شود که یک خروجی در داخل کد بخواهی خوانده شود.

(Y) ENTITY

:BUFFER >

```
if some_out = x then
                                                    -- some_out is output
          -- do something --
end if;
some_out <= intermediate_some_out;</pre>
                                                    -- some_out is output
if intermediate_some_out = x then
          -- do something --
end if;
if some_out = x then
                                                    -- some_out is buffer
          -- do something --
end if;
```

(W) ENTITY

- :signal_type >
- INTEGER ،STD_LOGIC ،BIT و ...
 - ← نام سیگنال(signal_name):

From VHDL 87:	ENTITY	OPEN	WAIT
	EXIT	OR	WHEN
ABS	FILE	OTHERS	WHILE
ACCESS	FOR	OUT	WITH
AFTER	FUNCTION	PACKAGE	XOR
ALIAS	GENERATE	PORT	
ALL	GENERIC	PROCEDURE	From VHDL 93:
AND	GUARDED	PROCESS	
ARCHITECTURE	IF	RANGE	GROUP
ARRAY	IN	RECORD	IMPURE
ASSERT	INOUT	REGISTER	INERTIAL
ATTRIBUTE	IS	REM	LITERAL
BEGIN	LABEL	REPORT	POSTPONED
BLOCK	LIBRARY	RETURN	PURE
BODY	LINKAGE	SELECT	REJECT
BUFFER	LOOP	SEVERITY	ROL
BUS	MAP	SIGNAL	ROR
CASE	MOD	SUBTYPE	SHARED
COMPONENT	NAND	THEN	SLA
CONFIGURATION	NEW	TO	SLL
CONSTANT	NEXT	TRANSPORT	SRA
DISCONNECT	NOR	TYPE	SRL
DOWNTO	NOT	UNITS	UNAFFECTED
ELSE	NULL	UNTIL	XNOR
ELSIF	OF	USE	
END	ON	VARIABLE	

هر نامی به جزنامهای رزرو شدهزبان VHDL

(F) ENTITY

← مثال: گیت nand:




Figure 2.4 NAND gate.

(1) ARCHITECTURE

- 🖊 توضیح این که یک مدار چگونه باید رفتار کند.
 - 🖊 ساختار:

```
ARCHITECTURE architecture_name OF entity_name IS
    [declarations]
BEGIN
    (code)
END architecture_name;
```

- ← هر architecture شامل دو بخش است:
- بخش declerative: فراخواني signal ها و constant ها. (اختياري)
 - **بخش كد:** از BEGIN به پايين.
- ← نحوه نام گذاری مشابه با نحوه نام گذاری entity است. می تواند همنام با entity کناری مشابه با entity باشد.

(Y) ARCHITECTURE

← مثال: گیت nand:




Figure 2.4 NAND gate.

```
ARCHITECTURE myarch OF nand_gate IS

BEGIN

x <= a NAND b;

END myarch;
```

✓ عملگر انتساب: =>

پایان بخش ساختار کد