


# دوره مقدماتی آشنایی با FPGA و VHDL

ماشين حالت

محمدرضا عزیزی امیرعلی ابراهیمی

#### مقدمه

- از ماشین حالت ها برای پیاده سازی سیستمهایی که عملکرد آنها به صورت یک دنباله است، استفاده میشود.
  - ← انواع ماشین حالت:
  - میلی (Mealy): خروجی وابسته به ورودی و حالت فعلی
    - مور (Moore): خروجی وابسته به حالت فعلی
    - ✓ تمامی مدارهای ترتیبی را میتوان با ماشین
       حالت مدلسازی کرد، اما این کار میتواند مفید
       نباشد، زیرا کد طولانی تر شده و احتمال بروز
       خطا در کد نیز بیشتر میشود.




# طراحی نوع ۱# (۱)

- ◄ طراحی بخش پایینی سیستم از بخش بالایی کاملا مجزاست.
- که تمامی ح*الت* ها با استفاده از یک نوع داده شمارشی بیان میشود.

#### طراحی بخش پایینی:

- دارای ریست آسنکرون
- تعیین حالت اولیه سیستم
- ذخیره سنکرون nx\_state در pr\_state



# طراحی نوع ۱# (۲)

#### ◄ طراحي بخش بالايي:

این بخش، یک مدار کاملا ترکیبی است، پس میتوان با کد همروند نیز آن را پیادهسازی کرد، اما در این نوع طراحی ارائه شده، به دلیل استفاده از ساختار CASE، از کد ترتیبی استفاده شده است.

```
PROCESS (input, pr state)
BEGIN
     CASE pr state IS
          WHEN state0 =>
               IF (input = ...) THEN
                    output <= <value>; -- a. assigns the output value nx_state <= state1; -- b. establishes the next state
               ELSE ...
               END IF;
          WHEN state1 =>
               IF (input = ...) THEN
                    output <= <value>;
                    nx state <= state2;</pre>
               ELSE ...
               END IF;
                                                           input
                                                                                     output
                                                                      Combinational
                                                                         logic
     END CASE;
END PROCESS;
```

pr\_state

nx state

# طراحی نوع ۱# (۳)


```
LIBRARY ieee;
USE ieee.std logic 1164.all;
ENTITY <entity name> IS
   PORT ( input: IN <data type>;
         reset, clock: IN STD LOGIC;
         output: OUT <data type>);
END <entity name>;
ARCHITECTURE <arch name> OF <entity name> IS
   TYPE state IS (state0, state1, state2, state3, ...);
   SIGNAL pr state, nx state: state;
BEGIN
   ----- Lower section: -----
   PROCESS (reset, clock)
   BEGIN
      IF (reset='1') THEN
        pr state <= state0;
      ELSIF (clock'EVENT AND clock='1') THEN
        pr state <= nx state;
      END IF:
   END PROCESS;
```

# طراحی نوع ۱# (۴)

```
----- Upper section: -
   PROCESS (input, pr state)
   BEGIN
      CASE pr state IS
         WHEN state0 =>
            IF (input = ...) THEN
               output <= <value>;
               nx state <= state1;
            ELSE ...
            END IF;
         WHEN state1 =>
            IF (input = ...) THEN
               output <= <value>;
               nx state <= state2;
            ELSE ...
            END IF;
         WHEN state2 =>
            IF (input = ...) THEN
               output <= <value>;
               nx state <= state3;
            ELSE ...
            END IF;
         . . .
      END CASE;
   END PROCESS:
END <arch name>;
```

# طراحی نوع ۱# (۵)

⇒ مثال: شمارنده BCD:



# طراحی نوع ۱# (۶)

```
2 LIBRARY ieee;
3 USE ieee.std logic 1164.all;
5 ENTITY counter IS
      PORT ( clk, rst: IN STD_LOGIC;
              count: OUT STD LOGIC VECTOR (3 DOWNTO 0));
8 END counter;
10 ARCHITECTURE state machine OF counter IS
        TYPE state IS (zero, one, two, three, four,
11
12
                       five, six, seven, eight, nine);
13
        SIGNAL pr_state, nx_state: state;
14 BEGIN
```

# طراحی نوع ۱# (۷)

```
15
              ------ Lower section: ------
16
        PROCESS (rst, clk)
17
        BEGIN
18
             IF (rst='1') THEN
19
                   pr_state <= zero;</pre>
             ELSIF (clk'EVENT AND clk='1') THEN
20
21
                   pr state <= nx state;</pre>
22
              END IF;
23
        END PROCESS;
```


# طراحی نوع ۱# (۸)

```
24 ----- Upper section: -----
25
        PROCESS (pr_state)
26
        BEGIN
27
              CASE pr state IS
28
                    WHEN zero =>
29
                         count <= "0000";
30
                         nx state <= one;</pre>
31
                    WHEN one =>
32
                         count <= "0001";
33
                         nx state <= two;</pre>
34
                    WHEN two =>
35
                         count <= "0010";
36
                         nx_state <= three;</pre>
37
                    WHEN three =>
38
                         count <= "0011";
39
                         nx state <= four;</pre>
40
                    WHEN four =>
41
                         count <= "0100";
42
                         nx state <= five;</pre>
```


# طراحی نوع ۱# (۹)


```
43
                    WHEN five =>
44
                          count <= "0101";
45
                          nx state <= six;</pre>
46
                    WHEN six =>
47
                          count <= "0110";
48
                          nx state <= seven;</pre>
49
                    WHEN seven =>
50
                          count <= "0111";
51
                          nx state <= eight;</pre>
52
                    WHEN eight =>
53
                          count <= "1000";
54
                          nx_state <= nine;</pre>
55
                    WHEN nine =>
56
                          count <= "1001";
57
                          nx state <= zero;</pre>
58
               END CASE;
59
         END PROCESS;
60 END state_machine;
61
```

# طراحی نوع ۱# (۱۰)



**طراحی نوع ۱# (۱۱)**#۱ مثال: ماشین حالت ساده ۱#






# طراحی نوع ۱# (۱۲)

```
2 ENTITY simple fsm IS
       PORT (a, b, d, clk, rst: IN BIT;
3
            x: OUT BIT);
4
5 END simple fsm;
7 ARCHITECTURE simple fsm OF simple fsm IS
8
       TYPE state IS (stateA, stateB);
       SIGNAL pr state, nx state: state;
10 BEGIN
11 ---- Lower section:
12 PROCESS (rst, clk)
13
        BEGIN
14
            IF (rst='1') THEN
15
                pr state <= stateA;</pre>
16
            ELSIF (clk'EVENT AND clk='1') THEN
17
                pr state <= nx state;</pre>
18
            END IF;
19
        END PROCESS;
```

# طراحی نوع ۱# (۱۳)

```
20 ----- Upper section: -----
21
        PROCESS (a, b, d, pr_state)
22
         BFGTN
23
              CASE pr_state IS
24
                    WHEN stateA =>
25
                         x <= a;
26
                         IF (d='1') THEN nx_state <= stateB;</pre>
27
                         ELSE nx state <= stateA;</pre>
28
                         END IF;
29
                    WHEN stateB =>
30
                         x \leftarrow b;
31
                         IF (d='1') THEN nx_state <= stateA;</pre>
32
                         ELSE nx state <= stateB;</pre>
33
                         END IF;
34
              END CASE;
35
        END PROCESS;
36 END simple fsm;
37
```

# طراحی نوع ۱# (۱۴)



# طراحی نوع ۲# (خروجی ذخیره شده) (۱)




Figure 8.6 Circuit diagrams for (a) Design Style #1 and (b) Design Style #2.

# طراحی نوع ۲# (خروجی ذخیره شده) (۲)

```
LIBRARY ieee;
USE ieee.std logic 1164.all;
ENTITY <ent name> IS
  PORT (input: IN <data type>;
        reset, clock: IN STD LOGIC;
        output: OUT <data type>);
END <ent name>;
ARCHITECTURE <arch name> OF <ent name> IS
  TYPE states IS (state0, state1, state2, state3, ...);
  SIGNAL pr state, nx state: states;
   SIGNAL temp: <data type>;
BEGIN
   ----- Lower section: -----
  PROCESS (reset, clock)
  BEGIN
     IF (reset='1') THEN
        pr state <= state0;
     ELSIF (clock'EVENT AND clock='1') THEN
        output <= temp;
        pr state <= nx state;
     END IF;
  END PROCESS;
```

# طراحی نوع ۲# (خروجی ذخیره شده) (۳)

```
----- Upper section: -----
   PROCESS (pr state)
   BEGIN
      CASE pr state IS
         WHEN state0 =>
            temp <= <value>;
            IF (condition) THEN nx state <= state1;</pre>
            . . .
            END IF;
         WHEN state1 =>
            temp <= <value>;
            IF (condition) THEN nx state <= state2;</pre>
            . . .
            END IF:
         WHEN state2 =>
            temp <= <value>;
            IF (condition) THEN nx state <= state3;</pre>
            . . .
            END IF;
      END CASE;
   END PROCESS;
END <arch name>;
```

# طراحی نوع ۲# (خروجی ذخیره شده) (۴)


ح **مثال:** ماشین حالت ساده ۲#

```
2 ENTITY simple fsm IS
      PORT (a, b, d, clk, rst: IN BIT;
3
       x: OUT BIT);
5 END simple fsm;
7 ARCHITECTURE simple fsm OF simple fsm IS
      TYPE state IS (stateA, stateB);
8
9
      SIGNAL pr state, nx state: state;
10
      SIGNAL temp: BIT;
11 BEGIN
     ---- Lower section: -----
12
13
      PROCESS (rst, clk)
       BEGIN
14
15
          IF (rst='1') THEN
16
              pr state <= stateA;</pre>
           ELSIF (clk'EVENT AND clk='1') THEN
17
18
              x <= temp;
              pr_state <= nx_state;</pre>
19
20
          END IF;
21 END PROCESS;
```

# طراحی نوع ۲# (خروجی ذخیره شده) (۵)

```
----- Upper section: -----
22
23
        PROCESS (a, b, d, pr state)
24
        BEGIN
25
              CASE pr state IS
26
                   WHEN stateA =>
27
                         temp <= a;
28
                         IF (d='1') THEN nx_state <= stateB;</pre>
29
                         ELSE nx state <= stateA;</pre>
30
                         END IF;
31
                   WHEN stateB =>
32
                         temp <= b;
33
                         IF (d='1') THEN nx state <= stateA;</pre>
34
                         ELSE nx state <= stateB;</pre>
35
                         END IF:
36
              END CASE;
37
   END PROCESS;
38 END simple fsm;
39
```


# طراحی نوع ۲# (خروجی ذخیره شده) (۶)



# تشخیص دهنده رشته (۱)

### ✓ مثال: تشخیص دهنده رشته (String Detector)

- سیستمی که یک جریان از ۰ و ۱ ها را به عنوان ورودی دریافت کند و هرگاه دنباله "111" را
   تشخیص داد، خروجی را '1' کند.
- تکرار نیز باید در نظر گرفته شود، یعنی در صورتی که جریان ورودی "...011110" باشد، باید تا زمانی که سه ۱ کنار همدیگر دیده میشوند، خروجی مقدار '1' داشته باشد.



### تشخیصدهنده رشته (۲)

```
2 LIBRARY ieee;
3 USE ieee.std_logic_1164.all;
5 ENTITY string detector IS
       PORT ( d, clk, rst: IN BIT;
6
7
       q: OUT BIT);
8 END string detector;
10 ARCHITECTURE my_arch OF string_detector IS
       TYPE state IS (zero, one, two, three);
11
       SIGNAL pr_state, nx_state: state;
12
13 BEGIN
   ---- Lower section: ------
14
15
       PROCESS (rst, clk)
16
       BEGIN
17
            IF (rst='1') THEN
18
                 pr state <= zero;</pre>
            ELSIF (clk'EVENT AND clk='1') THEN
19
20
                 pr state <= nx state;</pre>
21
            END IF;
22 END PROCESS;
```


### تشخیص دهنده رشته (۳)

```
23
    ----- Upper section: -----
24
        PROCESS (d, pr_state)
25
        BEGIN
             CASE pr_state IS
26
27
                   WHEN zero =>
28
                        q <= '0';
29
                         IF (d='1') THEN nx_state <= one;</pre>
30
                         ELSE nx_state <= zero;</pre>
31
                         END IF;
32
                   WHEN one =>
33
                         q <= '0';
                         IF (d='1') THEN nx_state <= two;</pre>
34
                         ELSE nx_state <= zero;</pre>
35
36
                         END IF;
```

### تشخیص دهنده رشته (۴)

```
37
                    WHEN two =>
38
                          q <= '0';
39
                          IF (d='1') THEN nx state <= three;</pre>
40
                          ELSE nx_state <= zero;</pre>
41
                          END IF;
42
                    WHEN three =>
43
                          q <= '1';
44
                          IF (d='0') THEN nx_state <= zero;</pre>
                          ELSE nx_state <= three;</pre>
45
46
                          END IF;
47
                     END CASE;
48
        END PROCESS;
49 END my_arch;
50
```


# تشخیصدهنده رشته (۵)



# کنترلرهای دیجیتال (۱)


# (TLC) (Traffic Light Controller) مثال: کنترل کننده چراغ راهنمایی

- سه مد کاری: Regular، Test الاعدادی: Standby
- Regular: ۴ حالت، هر كدام داراى زمان مجزا و قابل تعيين با Regular: •
- مد Test: امکان تغییر تمام زمان های مجزا از پیش برنامهریزی شده در این مد توسط یک سوئیچ وجود دارد. زمان تست، توسط یک CONSTANT تعریف می شود.
- مد Standby: در صورتی که فعال شود، چراغ زرد در دو طرف روشن شده و تا زمانی که مد
   Standby فعال باشد، همین وضعیت ادامه پیدا می کند.
  - فرض کنید پالس ساعتی با فرکانس ۶۰ هرتز موجود است.



	Operation Mode		
State	REGULAR	TEST	STANDBY
	Time	Time	Time
RG	timeRG (30s)	timeTEST (1s)	
RY	timeRY (5s)	timeTEST (1s)	
GR	timeGR (45s)	timeTEST (1s)	
YR	time YR (5s)	timeTEST (1s)	
YY			Indefinite

# کنترلرهای دیجیتال (۲)



### کنترلرهای دیجیتال (۳)

```
2 LIBRARY ieee;
3 USE ieee.std_logic_1164.all;
5 ENTITY tlc IS
       PORT ( clk, stby, test: IN STD LOGIC;
              r1, r2, y1, y2, g1, g2: OUT STD LOGIC);
8 END tlc;
10 ARCHITECTURE behavior OF tlc IS
       CONSTANT timeMAX : INTEGER := 2700;
11
12
      CONSTANT timeRG : INTEGER := 1800;
       CONSTANT timeRY : INTEGER := 300;
13
14
       CONSTANT timeGR : INTEGER := 2700;
       CONSTANT timeYR : INTEGER := 300;
15
       CONSTANT timeTEST : INTEGER := 60;
16
17
       TYPE state IS (RG, RY, GR, YR, YY);
18
       SIGNAL pr state, nx state: state;
       SIGNAL time : INTEGER RANGE 0 TO timeMAX;
19
20 BEGIN
```

### کنترلرهای دیجیتال (۴)

```
21
       ----- Lower section of state machine: ----
22
       PROCESS (clk, stby)
23
       VARIABLE count : INTEGER RANGE 0 TO timeMAX;
24
       BEGIN
25
            IF (stby='1') THEN
26
                  pr_state <= YY;</pre>
27
                  count := 0;
            ELSIF (clk'EVENT AND clk='1') THEN
28
29
                  count := count + 1;
30
                  IF (count = time) THEN
31
                       pr_state <= nx_state;</pre>
32
                       count := 0;
33
                  END IF;
34
            END IF;
35 END PROCESS;
```


### کنترلرهای دیجیتال (۵)

```
36
       ----- Upper section of state machine: ----
       PROCESS (pr_state, test)
37
38
       BEGIN
39
             CASE pr state IS
40
                   WHEN RG =>
41
                        r1<='1'; r2<='0'; y1<='0'; y2<='0'; g1<='0'; g2<='1';
42
                        nx state <= RY;</pre>
43
                        IF (test='0') THEN time <= timeRG;</pre>
44
                        ELSE time <= timeTEST;</pre>
45
                        END IF;
46
                   WHEN RY =>
47
                        r1<='1'; r2<='0'; y1<='0'; y2<='1'; g1<='0'; g2<='0';
48
                        nx state <= GR;</pre>
49
                        IF (test='0') THEN time <= timeRY;</pre>
50
                        ELSE time <= timeTEST;</pre>
51
                        END IF;
```


## کنترلرهای دیجیتال (۶)

```
52
                   WHEN GR =>
53
                         r1<='0'; r2<='1'; y1<='0'; y2<='0'; g1<='1'; g2<='0';
54
                         nx state <= YR;</pre>
                         IF (test='0') THEN time <= timeGR;</pre>
55
56
                         ELSE time <= timeTEST;</pre>
57
                         END IF;
58
                   WHEN YR =>
59
                         r1<='0'; r2<='1'; y1<='1'; y2<='0'; g1<='0'; g2<='0';
60
                         nx state <= RG;</pre>
                         IF (test='0') THEN time <= timeYR;</pre>
61
62
                         ELSE time <= timeTEST;</pre>
63
                         END IF;
64
                   WHEN YY =>
                         r1<='0'; r2<='0'; y1<='1'; y2<='1'; g1<='0'; g2<='0';
65
66
                         nx state <= RY;</pre>
67
             END CASE;
68
       END PROCESS;
69 END behavior;
70
```


# کنترلرهای دیجیتال (۷)



# کنترلرهای دیجیتال (۸)



# کنترلرهای دیجیتال (۹)



پایان بخش ماشین حالت