

# دوره مقدماتی آشنایی با FPGA و VHDL

PROCEDURE , FUNCTION

محمدرضا عزیزی امیرعلی ابراهیمی

#### مقدمه

- به FUNCTION ها و PROCEDURE ها، زیربرنامه (subprogram) می گویند.
- سلوکهای کد FUNCTION ،PROCESS و PROCEDURE بلوکهای کد ترتیبی هستند و می توان از دستورات ترتیبی (IF) و LOOP و CASE آنها استفاده کرد.
  - استفاده از WAIT درون FUNCTION و PROCEDURE مجاز نیست.
  - ✓ از لحاظ کاربرد، PROCESS جهت استفاده بلافاصله (immediate) از یک مجموعه دستورات است در حالی که از FUNCTION و PROCEDURE جهت ذخیره قطعه کدهایی که زیاد استفاده میشوند و استفاده مجدد از آنها و یا به اشتراک گذاری آنها در پروژههای مختلف است.

# (1) FUNCTION

- 🗲 قطعه کد ترتیبی
- ➤ هدف FUNCTION ایجاد عملکردهای جدید جهت استفاده در مسائلی چون:
  - تبدیل نوع دادهها
  - عملگرهای منطقی
  - محاسبات ریاضی
  - عملگرها و صفتهای جدید
    - 🗡 دستورات قابل استفاده:
    - LOOP <sub>e</sub> CASE <sub>e</sub> .IF
      - 🗸 ممنوعیتها:
      - WAIT •
  - SIGNAL declaration •
  - **COMPONENT** instantiation •

# (Y) FUNCTION

- ← جهت ساخت و استفاده از یک FUNCTION، دو بخش ضروری وجود دارد:
  - تعریف یا بدنه FUNCTION
    - فراخوانی FUNCTION
    - 🕨 ساختار بدنه FUNCTION:

```
FUNCTION function_name [<parameter list>] RETURN data_type IS
     [declarations]
BEGIN
     (sequential statements)
END function_name;
```

- parameter list>: لیست ورودیهای تابع
- <parameter list> = [CONSTANT] constant\_name: constant\_type; -- default
- <parameter list> = SIGNAL signal\_name: signal\_type;
  - تعداد ورودیها میتواند هر تعدادی باشد (حتی ۰) اما مقدار بازگشتی فقط یک مقدار است.
- در لیست ورودیها نباید از RANGE برای INTEGER و TO/DOWNTO برای وکتورها استفاده کرد.

# (W) FUNCTION

🗸 مثال:

# (F) FUNCTION

← فراخواني FUNCTION:

# (a) FUNCTION

:Function positive\_edge( ) مثال:

```
■ این تابع، لبه بالارونده سیگنال ساعت را تشخیص می دهد.
----- Function body: ------
FUNCTION positive_edge(SIGNAL s: STD_LOGIC) RETURN BOOLEAN IS
BEGIN
    RETURN (s'EVENT AND s='1');
END positive_edge;
----- Function call: ------
IF positive edge(clk) THEN...
```


#### (۶) FUNCTION

:Function conv\_integer( ) مثال: ﴾

```
تابع زیر، یک ورودی با نوع داده STD_LOGIC_VECTOR را به INTEGER تبدیل می کند.
               این تابع، generic است و از آن می توان برای هر ورودی با هر اندازه ای استفاده کرد.
----- Function body:
FUNCTION conv_integer (SIGNAL vector: STD_LOGIC_VECTOR)
           RETURN INTEGER IS
     VARIABLE result: INTEGER RANGE 0 TO 2**vector'LENGTH-1;
BEGIN
     IF (vector(vector'HIGH)='1') THEN result:=1;
     ELSE result:=0;
     END IF;
     FOR i IN (vector'HIGH-1) DOWNTO (vector'LOW) LOOP
           result:=result*2;
           IF(vector(i)='1') THEN result:=result+1;
           END IF;
     END LOOP;
     RETURN result;
END conv integer;
    -- Function call:
y <= conv integer(a);</pre>
```

# (V) FUNCTION

► مكان FUNCTION (يا PROCEDURE):



■ از آنجایی که هدف نوشتن FUNCTION استفاده مجدد از کد و یا به اشتراک گذاری آن است، معمولا از روش اول (نوشتن FUNCTION در PACKAGE) استفاده میشود.

# (۸) **FUNCTION** :مثال: FUNCTION در کد اصلی ﴾

```
2 LIBRARY ieee;
3 USE ieee.std_logic_1164.all;
5 ENTITY dff IS
6
       PORT ( d, clk, rst: IN STD LOGIC;
               q: OUT STD LOGIC);
8 END dff;
  ARCHITECTURE my arch OF dff IS
11
       FUNCTION positive_edge(SIGNAL s: STD_LOGIC)
12
13
            RETURN BOOLEAN IS
14
       BEGIN
15
            RETURN s'EVENT AND s='1';
       END positive edge;
16
18 BEGIN
       PROCESS (clk, rst)
19
20
       BEGIN
21
            IF (rst='1') THEN q <= '0';</pre>
            ELSIF positive_edge(clk) THEN q <= d;</pre>
22
23
             END IF;
24
       END PROCESS;
25 END my arch;
26
```

# (9) FUNCTION

FUNCTION در PACKAGE مثال:

```
1 ----- Package: -----
2 LIBRARY ieee;
3 USE ieee.std_logic_1164.all;
5 PACKAGE my_package IS
      FUNCTION positive_edge(SIGNAL s: STD_LOGIC) RETURN BOOLEAN;
6
7 END my package;
9 PACKAGE BODY my package IS
      FUNCTION positive edge(SIGNAL s: STD LOGIC)
10
           RETURN BOOLEAN IS
11
12
  BEGIN
13
           RETURN s'EVENT AND s='1';
  END positive edge;
14
15 END my package;
16
```

#### (1.) FUNCTION

```
1 ----- Main code: ------
2 LIBRARY ieee;
3 USE ieee.std logic 1164.all;
4 USE work.my_package.all; -- *IMP*
6 ENTITY dff IS
7 PORT ( d, clk, rst: IN STD_LOGIC;
          q: OUT STD LOGIC);
9 END dff;
10 -----
11 ARCHITECTURE my arch OF dff IS
12 BEGIN
      PROCESS (clk, rst)
13
  BEGIN
14
15
           IF (rst='1') THEN q <= '0';</pre>
           ELSIF positive edge(clk) THEN q <= d;</pre>
16
17
           END IF;
  END PROCESS;
18
19 END my_arch;
20
```

#### (11) FUNCTION

∴ PACKAGE در conv\_integer() 1 ----- Package: -----2 LIBRARY ieee; 3 USE ieee.std logic 1164.all; 5 PACKAGE my\_package IS FUNCTION conv integer (SIGNAL vector: STD LOGIC VECTOR) RETURN INTEGER; 8 END my\_package; 10 PACKAGE BODY my\_package IS FUNCTION conv integer (SIGNAL vector: STD LOGIC VECTOR) 11 12 RETURN INTEGER IS 13 VARIABLE result: INTEGER RANGE 0 TO 2\*\*vector'LENGTH-1; 14 BEGIN IF (vector(vector'HIGH)='1') THEN result:=1; 15 16 ELSE result:=0; 17 END IF; FOR i IN (vector'HIGH-1) DOWNTO (vector'LOW) LOOP 18 result:=result\*2: 19 IF(vector(i)='1') THEN result:=result+1; 20 21 END IF: 22 END LOOP; 23 RETURN result; 24 END conv integer; 25 END my package;

26

# (1Y) FUNCTION

```
1 ----- Main code: -----
2 LIBRARY ieee;
3 USE ieee.std logic 1164.all;
4 USE work.my_package.all;
6 ENTITY conv int2 IS
      PORT ( a: IN STD_LOGIC_VECTOR(0 TO 3);
            y: OUT INTEGER RANGE 0 TO 15);
9 END conv_int2;
11 ARCHITECTURE my_arch OF conv_int2 IS
12 BEGIN
13  y <= conv_integer(a);</pre>
14 END my_arch;
  ______
```

#### (14) FUNCTION

مثال: سربارگذاری (overload) عملگر "+" جهت انجام عمل جمع بر روی دو STD\_LOGIC\_VECTOR:

```
1 ----- Package:
2 LIBRARY ieee;
3 USE ieee.std logic_1164.all;
5 PACKAGE my_package IS
6
       FUNCTION "+" (a, b: STD LOGIC VECTOR)
            RETURN STD LOGIC VECTOR;
8 END my package;
10 PACKAGE BODY my_package IS
       FUNCTION "+" (a, b: STD LOGIC VECTOR)
11
                 RETURN STD LOGIC VECTOR IS
12
            VARIABLE result: STD LOGIC VECTOR:
13
            VARIABLE carry: STD LOGIC;
14
15
       BEGIN
16
            carry := '0';
            FOR i IN a'REVERSE RANGE LOOP
17
18
                 result(i) := a(i) XOR b(i) XOR carry;
19
                 carry := (a(i) AND b(i)) OR (a(i) AND carry) OR
                           (b(i) AND carry);
20
21
            END LOOP;
22
            RETURN result;
23
       END "+";
24 END my package;
25
```

#### (14) FUNCTION

```
1 ----- Main code: ------
2 LIBRARY ieee;
3 USE ieee.std_logic_1164.all;
4 USE work.my package.all;
6 ENTITY add bit IS
      PORT ( a: IN STD LOGIC VECTOR(3 DOWNTO 0);
             y: OUT STD_LOGIC_VECTOR(3 DOWNTO 0));
9 END add_bit;
10 ----
11 ARCHITECTURE my_arch OF add_bit IS
       CONSTANT b: STD LOGIC VECTOR(3 DOWNTO 0) := "0011";
12
       CONSTANT c: STD LOGIC VECTOR(3 DOWNTO 0) := "0110";
13
14 BEGIN
       y <= a + b + c; -- overloaded "+" operator
15
16 END my arch;
17
                         50.0ns
                              100.0ns
                                   150.0ns
                                             250.0ns
                                                   300.0ns
                                        200.0ns
                                                        350.0ns
             a ≟a
                  D0
                  D9
             - Y
```

#### (1a) FUNCTION


- ← مثال: شيفت حسابي (Arithmetic Shift):
- آرگومان ورودی اول: وکتوری که باید شیفت داده شود.
  - آرگومان ورودی دوم: مقدار شیفت

```
2 LIBRARY ieee;
3 USE ieee.std logic 1164.all;
5 ENTITY shift left IS
       GENERIC (size: INTEGER := 4);
       PORT ( a: IN STD LOGIC VECTOR(size-1 DOWNTO 0);
              x, y, z: OUT STD LOGIC VECTOR(size-1 DOWNTO 0));
9 END shift left;
10
11 ARCHITECTURE behavior OF shift left IS
12
13
       FUNCTION slar (arg1: STD LOGIC VECTOR; arg2: NATURAL)
14
                 RETURN STD LOGIC VECTOR IS
            VARIABLE input: STD_LOGIC_VECTOR(size-1 DOWNTO 0) := arg1;
15
16
            CONSTANT size : INTEGER := arg1'LENGTH;
17
            VARIABLE copy: STD LOGIC VECTOR(size-1 DOWNTO 0)
18
                         := (OTHERS => arg1(arg1'RIGHT));
19
            VARIABLE result: STD LOGIC VECTOR(size-1 DOWNTO 0);
```

# (19) FUNCTION

```
20
       BEGIN
            IF (arg2 >= size-1) THEN result := copy;
21
            ELSE result := input(size-1-arg2 DOWNTO 1) &
22
23
                            copy(arg2 DOWNTO 0);
24
            END IF;
25
            RETURN result;
26
       END slar;
27
28 BEGIN
29 \qquad x <= slar(a, 0);
30 y \le slar(a, 1);
z \leqslant slar(a, 2);
32 END behavior;
33 -
```

# (IV) FUNCTION



# (1) PROCEDURE

- هدف و نحوه عملکرد یک PROCEDURE بسیار شبیه به  $\succ$
- ← تنها تفاوت PROCEDURE این است که برخلاف FUNCTION (که تنها یک مقدار خروجی داشته باشد.
  - 🖊 دارای دو قسمت است:
  - PROCEDURE مدنه
  - فراخواني PROCEDURE
    - :PROCEDURE مدنه

```
PROCEDURE procedure_name [<parameter list>] IS
    [declarations]

BEGIN
    (sequential statements)

END procedure_name;
```

# (Y) PROCEDURE

- را مشخص PROCEDURE بیست ورودی و خروجیهای PROCEDURE را مشخص می کند.
  - parameter list> = [CONSTANT] constant\_name: mode type;
  - <parameter list> = SIGNAL signal\_name: mode type; or
  - <parameter list> = VARIABLE variable\_name: mode type;
    - یک PROCEDURE می تواند هر تعداد ورودی(IN)، خروجی(OUT) یا ورودی  $|N\rangle$  الله باشد. ورودی  $|N\rangle$  الله باشد.
  - این ورودی، خروجی و ورودی اخروجیها میتوانند VARIABLE ،SIGNAL یا  $\sim$  این ورودی، خروجی و میتوانند CONSTANT
    - برای ورودی، مد پیشفرض CONSTANT است و برای خروجی و  $\sim$  درودی اخروجیها VARIABLE.

# (٣) PROCEDURE


- همانطور که قبلا دیدیم، WAIT، تعریف SIGNAL و COMPONENT در داخل  $\succ$  همانطور که قبلا دیدیم، FUNCTION
- این قانون در رابطه با PROCEDURE نیز صادق است با این تفاوت که می توان در SIGNAL ،PROCEDURE باید در PROCEDURE باید در بدنه یک PROCESS فراخوانی شود.
  - ◄ علاوه بر WAIT، هر حالت تشخیص لبه دیگری نیز در PROCEDURE غیرقابل سنتز است.
    - یعنی بر خلاف یک FUNCTION، یک PROCEDURE قابل سنتز نباید رجیستر تولید کند.

#### (f) PROCEDURE

🖊 مثال: PROCEDURE my procedure ( a: IN BIT; SIGNAL b, c: IN BIT; SIGNAL x: OUT BIT VECTOR(7 DOWNTO 0); SIGNAL y: INOUT INTEGER RANGE 0 TO 99) IS **BEGIN** END my procedure; ← فراخواني PROCEDURE: compute min max(in1, in2, 1n3, out1, out2); -- statement by itself divide(dividend, divisor, quotient, remainder); -- statement by itself IF (a>b) THEN compute min max(in1, in2, 1n3, out1, out2); -- procedure call associated to -- another statement

# (a) PROCEDURE

- مکان PROCEDURE:
- FUNCTION کاملا مشابه با
- ➤ مثال: PROCEDURE در کد اصلی:
- این PROCEDURE دو ورودی بدون علامت ۸ بیتی دریافت کرده، آنها را به صورت صعودی مرتب کرده و به ترتیب در خروجیها قرار میدهد.



# (۶) PROCEDURE

#### (V) PROCEDURE

```
12 ARCHITECTURE my architecture OF min max IS
13
       PROCEDURE sort (SIGNAL in1, in2: IN INTEGER RANGE 0 TO limit;
14
15
                        SIGNAL min, max: OUT INTEGER RANGE 0 TO limit) IS
16
       BEGIN
17
            IF (in1 > in2) THEN
18
                  max <= in1;</pre>
19
                  min <= in2;
20
            ELSE
21
                  max <= in2;</pre>
22
                  min <= in1;
23
             END IF;
24
       END sort;
25
26 BEGIN
27
       PROCESS (ena)
28
       BEGIN
29
            IF (ena='1') THEN sort (inp1, inp2, min out, max out);
30
             END IF;
       END PROCESS;
31
32 END my architecture;
33
```

#### (A) PROCEDURE

→ مثال: PROCEDURE در PACKAGE

```
1 ----- Package: -----
2 LIBRARY ieee;
3 USE ieee.std logic_1164.all;
5 PACKAGE my package IS
       CONSTANT limit: INTEGER := 255;
6
      PROCEDURE sort (SIGNAL in1, in2: IN INTEGER RANGE 0 TO limit;
       SIGNAL min, max: OUT INTEGER RANGE 0 TO limit);
9 END my package;
10
11 PACKAGE BODY my package IS
       PROCEDURE sort (SIGNAL in1, in2: IN INTEGER RANGE 0 TO limit;
12
13
                       SIGNAL min, max: OUT INTEGER RANGE 0 TO limit) IS
14
       BEGIN
15
            IF (in1 > in2) THEN
16
                 max <= in1;
17
                 min <= in2;
18
            ELSE
19
                 max <= in2;
20
                 min <= in1;
21
            END IF;
22
      END sort;
23 END my package;
24
```

#### (9) PROCEDURE

➤ مثال:: PROCEDURE در PACKAGE:

```
1 ----- Main code: --
2 LIBRARY ieee;
3 USE ieee.std logic 1164.all;
4 USE work.my package.all;
5
6 ENTITY min max IS
      GENERIC (limit: INTEGER := 255);
8
      PORT ( ena: IN BIT;
9
             inp1, inp2: IN INTEGER RANGE 0 TO limit;
10
             min out, max out: OUT INTEGER RANGE 0 TO limit);
11 END min max;
12
13 ARCHITECTURE my architecture OF min max IS
14 BEGIN
15
  PROCESS (ena)
16 BEGIN
17
           IF (ena='1') THEN sort (inp1, inp2, min_out, max_out);
18
           END IF:
19 END PROCESS;
20 END my architecture;
21
```

#### (1) RESOLUTION FUNCTION

◄ مثال:

```
TYPE v4l IS ('X','0','1','Z');
ENTITY multiplexer IS
     PORT (a, b, s : IN v41;
           w : OUT v41
           );
END ENTITY;
-- Does not compile!
ARCHITECTURE wired OF multiplexer IS
     SIGNAL y : v41;
BEGIN
     T1: y \le a WHEN s='0' ELSE 'Z';
     T2: y \le b WHEN s='1' ELSE 'Z';
     W \le y;
END ARCHITECTURE wired;
```

# (Y) RESOLUTION FUNCTION

← بازه گسسته یک وکتور:

```
TYPE v4l IS ('X','0','1','Z');
TYPE v41_2d IS ARRAY (v41, v41) OF v41;
CONSTANT v4l_nand2_table : v4l_2d := (
       X 0 1 Z
       ('X','1','X','X'), -- X
       ('1','1','1','1'), -- 0
       ('X','1','0','X'), -- 1
       ('X','1','X','X')); -- Z
CONSTANT v4l_nand2_table : v4l_2d := (
'0' => (OTHERS => '1'),
(1)' => ((0)' => (1)', (1)' => (0)', OTHERS => (X)'),
OTHERS => ('0' => '1', OTHERS => 'X') );
```

# (Y) RESOLUTION FUNCTION

resolve کردن دو مقدار:

```
TYPE v4l IS ('X','0','1','Z');
TYPE v41 2d IS ARRAY (v41, v41) OF v41;
TYPE v4l vector IS ARRAY (NATURAL RANGE <>) OF v4l;
FUNCTION wire (a, b : v4l) RETURN v4l IS
    CONSTANT v4l wire table : v4l 2d := (
              X' \Rightarrow (X', X', X', X'),
              0' \Rightarrow (X', 0', X', 0'),
              '1' \Rightarrow ('X', 'X', '1', '1'),
              BEGIN
    RETURN v4l wire table (a, b)
END wire;
```

# (F) RESOLUTION FUNCTION

resolve کردن چند مقدار (resolution function):

```
FUNCTION wiring (drivers: v4l_vector) RETURN v4l IS
     VARIABLE accumulate : v4l := 'Z';
BEGIN
    FOR i TN drivers'RANGE LOOP
          accumulate := wire (accumulate, drivers(i));
     END LOOP;
     RETURN accumulate;
END wiring;
```

# (a) RESOLUTION FUNCTION

resolution function: استفاده از تابع

```
ARCHITECTURE wired OF multiplexer IS
    SIGNAL y : wiring v4l; -- using 'wiring' function
BEGIN
    T1: y \le a WHEN s='0' ELSE 'Z';
    T2: y <= b WHEN s='1' ELSE 'Z';
    W \le y;
END ARCHITECTURE wired;
-- Can be compiled now!
```

# (۶) RESOLUTION FUNCTION

- ✓ رفع یک مشکل!
- در این حالت برای استفاده از حالت resolve شده نوعداده ۷41، باید سیگنالها یا متغیرها را به صورت wiring v41 تعریف کرد.
  - رفع این مشکل:

SUBTYPE wired\_v4l IS wiring v4l;

این تعریف زیرنوع را در یک PACKAGE قرار داده و از این پس برای استفاده از حالت resolve شده نوع داده ۷41، از زیرنوع v41\_wired\_v41 استفاده می کنیم.

# مطالعه بيشتر

- (ASSERT) ۱۱.۶ بخش
- صفحه ۲۷۰ مرجع اصلی
  - 🖊 مثال ۱۱.۸ (ضربکننده)
- صفحه ۲۶۳ مرجع اصلی درس

# پایان بخش FUNCTION و PROCEDURE