


دوره مقدماتی آشنایی با FPGA و VHDL

COMPONENT 9 PACKAGE

محمدرضا عزیزی امیرعلی ابراهیمی

مقدمه (۱)

- در بخش اول درس، تمامی پسزمنیه و تکنیکهای کد VHDL را فراگرفتیم که شامل موارد زیر بودند:
 - ساختار کد: فراخوانی کتابخانهها، entity و architecture (فصل ۲)
 - انواعداده (فصل ۳)
 - عملگرها و صفتها (فصل ۴)
 - **□** کد همروند (فصل ۵)
 - کد ترتیبی (فصل ۶)
 - **■** ماشین حالت (فصل ۷)
 - 🖊 تمامی جزئیات کد سمت چپ



مقدمه (۲)

- در این بخش، بخش دوم درس، بلوکهای سازنده دیگری معرفی خواهد شد که در ساختن یک کتابخانه نقش دارند، که عبارتند از:
 - (فصل ۸) Package •
 - (فصل ۸ دفصل ۱۸ Component
 - Function ها (فصل ۹)
 - Procedure ها (فصل ۹)
- این اجزاء جدید می توانند در داخل کد اصلی قرار گیرند (سمت چپ شکل) ولی از آنجایی که هدف استفاده از این اجزاء، قابلیت استفاده مجدد از کد و به اشتراکگذاری کد است، بهتر است که در داخل یک کتابخانه استفاده شوند. همچنین قابلیت پارتیشن بندی کد نیز در این حالت وجود دارد. (code partitioning)
 - به طور خلاصه، قطعه کدهای پراستفاده در داخل FUNCTION ،COMPONENT یا PROCEDURE نوشته شده، سپس داخل PACKAGE قرار گرفته و در نهایت داخل LIBRARY قرار می گیرند.

(1) PACKAGE

- قطعه کدهای پراستفاده در داخل FUNCTION، COMPONENT یا PROCEDURE نوشته شده، سپس داخل PACKAGE قرار گرفته و در نهایت داخل LIBRARY قرار می گیرند.
 - ➤ اهمیت این تکنیک:
 - پارتیشنبندی کردن کد
 - به اشتراکگذاشتن کد
 - استفاده مجدد از کد

ساختار:

```
PACKAGE package_name IS
    (declarations)

END package_name;

[PACKAGE BODY package_name IS
    (FUNCTION and PROCEDURE descriptions)

END package_name;]
```

(Y) PACKAGE

- خش declarations: ►
 - **COMPONENT**
 - **FUNCTION** •
 - PROCEDURE
 - TYPE •
 - CONSTANT
 - → بخش body:
 - تعریف FUNCTION
- تعریف PROCEDURE

(Y) PACKAGE

◄ مثال:

```
2 LIBRARY ieee;
3 USE ieee.std_logic_1164.all;
5 PACKAGE my_package IS
      TYPE state IS (st1, st2, st3, st4);
6
      TYPE color IS (red, green, blue);
      CONSTANT vec: STD_LOGIC_VECTOR(7 DOWNTO 0) := "111111111";
8
9 END my package;
10
```

(F) PACKAGE

➤ مثال:

```
2 LIBRARY ieee;
3 USE ieee.std_logic_1164.all;
5 PACKAGE my_package IS
      TYPE state IS (st1, st2, st3, st4);
6
      TYPE color IS (red, green, blue);
       CONSTANT vec: STD LOGIC VECTOR(7 DOWNTO 0) := "11111111";
       FUNCTION positive edge(SIGNAL s: STD LOGIC) RETURN BOOLEAN;
10 END my package;
11
12 PACKAGE BODY my package IS
13
       FUNCTION positive edge(SIGNAL s: STD LOGIC) RETURN BOOLEAN IS
14
       BFGTN
           RETURN (s'EVENT AND s='1');
15
   END positive edge;
16
17 END my_package;
18
```

(a) PACKAGE

work پکیجهای نوشته شده در دو مثال قبل، بعد از کامپایل، بخشی از کتابخانه میشوند و نحوه استفاده از آنها به این صورت است:

```
LIBRARY ieee;
USE ieee.std logic 1164.all;
USE work.my package.all;
ENTITY...
ARCHITECTURE...
```

(1) COMPONENT

- است که VHDL در واقع یک سختافزار طراحی شده به زبان COMPONENT است. شامل بخشهای فراخوانی کتابخانهها، ENTITY و ARCHITECTURE است.
 - یک COMPONENT می تواند داخل یک کد دیگر قرار گیرد و به این ترتیب، طراحی مرتبهای (hierarchical) به وجود آید.

 - برای استفاده از یک COMPONENT ابتدا باید آن را فراخوانی کرد (COMPONENT declaration) و سپس از آن instance گرفت (COMPONENT instantiation).

(Y) COMPONENT

🖊 ساختار فراخوانی COMPONENT: (declaration)

```
COMPONENT component_name IS

PORT (

port_name : signal_mode signal_type;

port_name : signal_mode signal_type;

...);

END COMPONENT;
```

 \succ (instantiation) COMPONENT): ساختار نمونه گرفتن از

```
label: component_name PORT MAP (port_list);
```

■ port_list: لیست پورتهای مدار اصلی که به پورتهای مدار از پیشطراحی شده متصل میشوند.

(Y) COMPONENT

مثال: فرض کنید یک مدار معکوس کننده طراحی کرده ایم و میخواهیم از آن در یک طراحی دیگر استفاده کنیم.

```
----- COMPONENT declaration: ------

COMPONENT inverter IS

PORT (a: IN STD_LOGIC; b: OUT STD_LOGIC);

END COMPONENT;


----- COMPONENT instantiation: ------

U1: inverter PORT MAP (x, y);
```

(F) COMPONENT

- \succ روش اول استفاده از COMPONENT:
 - فراخوانی و نمونه گیری در کد اصلی

← مثال:



(a) COMPONENT

```
2 LIBRARY ieee;
3 USE ieee.std_logic_1164.all;
5 ENTITY inverter IS
     PORT (a: IN STD_LOGIC; b: OUT STD_LOGIC);
7 END inverter;
9 ARCHITECTURE inverter OF inverter IS
10 BEGIN
11 b <= NOT a;
12 END inverter;
13
```

(۶) COMPONENT

```
2 LIBRARY ieee;
3 USE ieee.std_logic_1164.all;
5 ENTITY nand_2 IS
     PORT (a, b: IN STD_LOGIC; c: OUT STD_LOGIC);
7 END nand_2;
9 ARCHITECTURE nand_2 OF nand_2 IS
10 BEGIN
11 c <= NOT (a AND b);
12 END nand_2;
13
```

(V) COMPONENT

```
2 LIBRARY ieee;
3 USE ieee.std_logic_1164.all;
5 ENTITY nand 3 IS
      PORT (a, b, c: IN STD_LOGIC; d: OUT STD_LOGIC);
7 END nand_3;
9 ARCHITECTURE nand_3 OF nand_3 IS
10 BEGIN
11 d \leftarrow NOT (a AND b AND c);
12 END nand_3;
13
```


(A) COMPONENT

```
1 ---- File project.vhd: -----
2 LIBRARY ieee;
3 USE ieee.std logic 1164.all;
5 ENTITY project IS
6 PORT (a, b, c, d: IN STD LOGIC;
           x, y: OUT STD LOGIC);
8 END project;
10 ARCHITECTURE structural OF project IS
11
12
   COMPONENT inverter IS
           PORT (a: IN STD LOGIC; b: OUT STD LOGIC);
13
   END COMPONENT;
14
15
   COMPONENT nand 2 IS
16
17
           PORT (a, b: IN STD LOGIC; c: OUT STD LOGIC);
18
      END COMPONENT;
19
   COMPONENT nand 3 IS
20
21
           PORT (a, b, c: IN STD_LOGIC; d: OUT STD_LOGIC);
22
      END COMPONENT;
23
24
      SIGNAL w: STD LOGIC;
25 BEGIN
      U1: inverter PORT MAP (b, w);
26
27
     U2: nand 2 PORT MAP (a, b, x);
      U3: nand 3 PORT MAP (w, c, d, y);
28
29 END structural;
30
```

(9) COMPONENT

- ➤ روش دوم استفاده از COMPONENT:
 - فراخوانی در یک پکیج

🖊 مثال:



(1°) COMPONENT

```
1 ----- File inverter.vhd: ------
2 LIBRARY ieee;
3 USE ieee.std_logic_1164.all;
5 ENTITY inverter IS
      PORT (a: IN STD_LOGIC; b: OUT STD_LOGIC);
7 END inverter;
9 ARCHITECTURE inverter OF inverter IS
10 BEGIN
11 b <= NOT a;
12 END inverter;
13
```

(11) COMPONENT

```
2 LIBRARY ieee;
3 USE ieee.std_logic_1164.all;
5 ENTITY nand_2 IS
     PORT (a, b: IN STD_LOGIC; c: OUT STD_LOGIC);
7 END nand_2;
9 ARCHITECTURE nand_2 OF nand_2 IS
10 BEGIN
11 c <= NOT (a AND b);
12 END nand_2;
13
```

(1Y) COMPONENT

```
2 LIBRARY ieee;
3 USE ieee.std_logic_1164.all;
5 ENTITY nand 3 IS
      PORT (a, b, c: IN STD_LOGIC; d: OUT STD_LOGIC);
7 END nand_3;
9 ARCHITECTURE nand_3 OF nand_3 IS
10 BEGIN
11 d \leftarrow NOT (a AND b AND c);
12 END nand_3;
13
```


(14) COMPONENT

```
1 ---- File my components.vhd: -----
2 LIBRARY ieee;
3 USE ieee.std logic 1164.all;
5 PACKAGE my components IS
  ----- inverter: -----
6
      COMPONENT inverter IS
7
8
            PORT (a: IN STD LOGIC; b: OUT STD LOGIC);
9
       END COMPONENT;
      ----- 2-input nand: ---
10
11
      COMPONENT nand 2 IS
12
            PORT (a, b: IN STD LOGIC; c: OUT STD LOGIC);
       END COMPONENT;
13
       ----- 3-input nand: ---
14
15
      COMPONENT nand 3 IS
16
            PORT (a, b, c: IN STD_LOGIC; d: OUT STD_LOGIC);
17
       END COMPONENT;
18
19 END my components;
20
```

(14) COMPONENT

```
1 ---- File project.vhd: -----
2 LIBRARY ieee;
3 USE ieee.std logic 1164.all;
4 USE work.my_components.all;
6 ENTITY project IS
7 PORT (a, b, c, d: IN STD LOGIC;
           x, y: OUT STD LOGIC);
9 END project;
10 ---
11 ARCHITECTURE structural OF project IS
12 SIGNAL w: STD LOGIC;
13 BEGIN
14 U1: inverter PORT MAP (b, w);
15 U2: nand_2 PORT MAP (a, b, x);
16 U3: nand_3 PORT MAP (w, c, d, y);
17 END structural;
18
```

(1a) COMPONENT



PORT MAP

```
COMPONENT inverter IS
     PORT (a: IN STD_LOGIC; b: OUT STD_LOGIC);
END COMPONENT;
                                                     :positional >
U1: inverter PORT MAP (x, y);
                                                        • به ترتیب
                                                       :nominal >
U1: inverter PORT MAP (x=>a, y=>b);
                         ← يورتها مي توانند به صورت متصل نشده باقي بمانند.
U2: my_circuit PORT MAP (x=>a, y=>b, w=>OPEN, z=>d);
```


(1) GENERIC MAP

← با استفاده از GENERIC MAP می توان از واحدهای generic نمونه گرفت.

ساختار:

label: compon_name GENERIC MAP (param. list) PORT MAP (port list);

≺ مثال:



(Y) GENERIC MAP

```
1 ----- File parity gen.vhd (component): ------
2 LIBRARY ieee;
3 USE ieee.std_logic_1164.all;
5 ENTITY parity gen IS
6
      GENERIC (n : INTEGER := 7); -- default is 7
       PORT (input: IN BIT VECTOR (n DOWNTO 0);
8
              output: OUT BIT VECTOR (n+1 DOWNTO 0));
9 END parity gen;
11 ARCHITECTURE parity OF parity gen IS
12 BEGIN
13
       PROCESS (input)
            VARIABLE temp1: BIT;
14
            VARIABLE temp2: BIT VECTOR (output'RANGE);
15
16
       BEGIN
            temp1 := '0';
17
18
            FOR i IN input'RANGE LOOP
19
                 temp1 := temp1 XOR input(i);
20
                 temp2(i) := input(i);
21
            END LOOP;
22
            temp2(output'HIGH) := temp1;
23
            output <= temp2;
24
       END PROCESS;
25 END parity;
26
```

(Y) GENERIC MAP


```
1 ----- File my code.vhd (actual project): ------
2 LIBRARY ieee;
3 USE ieee.std_logic_1164.all;
5 ENTITY my_code IS
6 GENERIC (n : POSITIVE := 2); -- 2 will overwrite 7
 PORT ( inp: IN BIT VECTOR (n DOWNTO 0);
            outp: OUT BIT VECTOR (n+1 DOWNTO 0));
9 END my code;
10 ----
11 ARCHITECTURE my_arch OF my_code IS
12 -
13
  COMPONENT parity_gen IS
           GENERIC (n : POSITIVE);
14
           PORT (input: IN BIT VECTOR (n DOWNTO 0);
15
                 output: OUT BIT VECTOR (n+1 DOWNTO 0));
16
17
      END COMPONENT;
18
19 BEGIN
20 C1: parity gen GENERIC MAP(n) PORT MAP(inp, outp);
21 END my_arch;
22
```

(F) GENERIC MAP

			100.	Ons	200.	Ons	300.	Ons	400.	Ons
inp inp	D 1	0 (1	2	3	4	(5)	6	7	0 (
outp	DO	0	9	10	(3	12	(5	(6	15	X 0

مثال (۱)

:ALU (Arithmetic Logic Unit) مثال:



sel	Operation	Function	Unit
0000	y <= a	Transfer a	
0001	y <= a+1	Increment a	
0010	y <= a-1	Decrement a	
0011	y <= b	Transfer b	Arithmetic
0100	y <= b+1	Increment b	
0101	$y \le b-1$	Decrement b	
0110	y <= a+b	Add a and b	
0111	y <= a+b+cin	Add a and b with carry	
1000	y <= NOT a	Complement a	
1001	$y \le NOT b$	Complement b	
1010	y <= a AND b	AND	
1011	$y \le a OR b$	OR	Logic
1100	y <= a NAND b	NAND	
1101	y <= a NOR b	NOR	
1110	$y \le a XOR b$	XOR	
1111	y <= a XNOR b	XNOR	

مثال (۲)

```
1 ----- COMPONENT arith unit: -----
2 LIBRARY ieee;
3 USE ieee.std logic 1164.all;
4 USE ieee.std logic unsigned.all;
6 ENTITY arith unit IS
      PORT (a, b: IN STD LOGIC VECTOR (7 DOWNTO 0);
             sel: IN STD LOGIC VECTOR (2 DOWNTO 0);
8
             cin: IN STD LOGIC;
9
10
             x: OUT STD LOGIC VECTOR (7 DOWNTO 0));
11 END arith unit;
12
13 ARCHITECTURE arith unit OF arith unit IS
14
      SIGNAL arith, logic: STD LOGIC VECTOR (7 DOWNTO 0);
15 BEGIN
      WITH sel SELECT
16
17
           x <= a WHEN "000",
18
           a+1 WHEN "001",
19
           a-1 WHEN "010",
20
           b WHEN "011",
21
          b+1 WHEN "100",
22
          b-1 WHEN "101",
23
           a+b WHEN "110",
24
           a+b+cin WHEN OTHERS;
25 END arith unit;
26
```

مثال (۳

```
1 ----- COMPONENT logic_unit: ------
2 LIBRARY ieee;
3 USE ieee.std_logic_1164.all;
5 ENTITY logic_unit IS
      PORT (a, b: IN STD LOGIC VECTOR (7 DOWNTO 0);
6
             sel: IN STD LOGIC VECTOR (2 DOWNTO 0);
             x: OUT STD LOGIC VECTOR (7 DOWNTO 0));
8
9 END logic unit;
10 -
11 ARCHITECTURE logic_unit OF logic_unit IS
12 BEGIN
13
      WITH sel SELECT
14
           x \leftarrow NOT a WHEN "000",
15
           NOT b WHEN "001",
16
          a AND b WHEN "010",
17
    a OR b WHEN "011",
18
   a NAND b WHEN "100",
   a NOR b WHEN "101",
19
20
   a XOR b WHEN "110",
21
           NOT (a XOR b) WHEN OTHERS;
22 END logic unit;
23
```

مثال (۴)

```
1 ----- COMPONENT mux: -----
2 LIBRARY ieee;
3 USE ieee.std_logic_1164.all;
5 ENTITY mux IS
 PORT (a, b: IN STD LOGIC VECTOR (7 DOWNTO 0);
6
            sel: IN STD LOGIC;
            x: OUT STD_LOGIC_VECTOR (7 DOWNTO 0));
9 END mux;
10 ----
11 ARCHITECTURE mux OF mux IS
12 BEGIN
13 WITH sel SELECT
14 x \le a WHEN '0',
15
           b WHEN OTHERS;
16 END mux;
17
```

مثال (۵)

```
1 ----- Project ALU (main code): ------
2 LIBRARY ieee;
3 USE ieee.std logic 1164.all;
5 ENTITY alu IS
       PORT ( a, b: IN STD_LOGIC_VECTOR(7 DOWNTO 0);
6
              cin: IN STD LOGIC;
8
              sel: IN STD_LOGIC_VECTOR(3 DOWNTO 0);
9
              y: OUT STD LOGIC VECTOR(7 DOWNTO 0));
10 END alu;
11
12 ARCHITECTURE alu OF alu IS
13
14
      COMPONENT arith unit IS
            PORT (a, b: IN STD LOGIC VECTOR(7 DOWNTO 0);
15
16
                   cin: IN STD LOGIC;
17
                   sel: IN STD LOGIC VECTOR(2 DOWNTO 0);
18
                   x: OUT STD LOGIC VECTOR(7 DOWNTO 0));
19
       END COMPONENT;
20
```

مثال (۶)

```
21
       COMPONENT logic unit IS
22
            PORT (a, b: IN STD LOGIC VECTOR(7 DOWNTO 0);
23
                   sel: IN STD LOGIC VECTOR(2 DOWNTO 0);
24
                   x: OUT STD LOGIC VECTOR(7 DOWNTO 0));
25
       END COMPONENT;
26
27
       COMPONENT mux IS
28
            PORT (a, b: IN STD LOGIC VECTOR(7 DOWNTO 0);
29
                   sel: IN STD LOGIC;
                   x: OUT STD LOGIC VECTOR(7 DOWNTO 0));
30
31
       END COMPONENT;
32
33
       SIGNAL x1, x2: STD LOGIC VECTOR(7 DOWNTO 0);
34
35 BEGIN
36
       U1: arith_unit PORT MAP (a, b, cin, sel(2 DOWNTO 0), x1);
       U2: logic_unit PORT MAP (a, b, sel(2 DOWNTO 0), x2);
37
38
      U3: mux PORT MAP (x1, x2, sel(3), y);
39 END alu;
40
```

TEST BENCH

- که صرفا وظیفه تست کردن (COMPONENT) بدون ورودی و خروجی که صرفا وظیفه تست کردن یک ماژول دیگر را به عهده دارد.
 - 🖊 فقط در شبیهسازی استفاده میشود.
 - 🖊 ساختار:

```
Entity module_tb is

END Entity;

Architecture arch of module_tb is

( Component definition --@@@@@@)

Begin

Instance of that module --@@@@@@

Assigning Value to the Signals

End Arch;
```

پایان بخش PACKAGE و COMPONENT