



# دوره مقدماتی آشنایی با FPGA و VHDL

انواع داده

محمدرضا عزیزی

امیرعلی ابراهیمی

بهار ۱۳۹۷

## مقدمه

- آشنایی با انواع داده و استفاده مناسب و به جا از آن‌ها برای نوشتن یک کد بهینه و کارا VHDL ضروری است.
- در این بخش، انواع داده‌های از بنیادی، با تاکید بر نوع داده‌های سنتزپذیر بیان خواهد شد.
- در مورد نحوه تعریف نوع داده جدید توسط کاربر و تبدیل انواع داده به یکدیگر نیز بحث خواهد شد.

## کتابخانه‌ها و انواع داده (۱)

➤ زبان VHDL دارای انواع داده از پیش تعریف شده ای است که طبق استانداردهای IEEE 1067 و IEEE 1164 مشخص شده اند.

➤ کتابخانه *std*:

▪ پکیج *standard*:

- BIT
- BOOLEAN
- INTEGER
- REAL

## کتابخانه‌ها و انواع داده (۲)

➤ کتابخانه *ieee*:

▪ پکیج *std\_logic\_1164*:

• STD\_LOGIC

• STD\_ULOGIC

▪ پکیج *std\_logic\_arith*:

• SIGNED

• UNSIGNED

• *conv\_integer(p)*

• *conv\_unsigned(p, b)*

• *conv\_signed(p, b)*

• *conv\_std\_logic\_vector(p, b)*

▪ پکیج *std\_logic\_signed* و *std\_logic\_unsigned*:

• پکیج‌هایی که عملیاتی بر روی نوع داده *std\_logic\_vector* تعریف می‌کند که گویی نوع داده *signed* یا *unsigned* هستند.

## انواع داده از پیش تعریف شده (۱)

➤ BIT ( و BIT\_VECTOR ):

- منطق دو سطحی ('0' و '1')
- مثال:

```
SIGNAL x: BIT;
```

x به عنوان یک سیگنال یک رقمه (one-digit) از نوع BIT تعریف شده است.

```
SIGNAL y: BIT_VECTOR(3 DOWNTO 0);
```

y به عنوان به عنوان یک وکتور ۴ بیتی تعریف شده است. سمت چپ‌ترین بیت = با ارزش‌ترین بیت

```
SIGNAL w: BIT_VECTOR(0 TO 7);
```

w یک بیت وکتور ۸ بیتی است. سمت راست‌ترین بیت = با ارزش‌ترین بیت

## انواع داده از پیش تعریف شده (۲)

`x <= '1';`

برای **مقداردهی یک بیده**، از ' ' استفاده می‌شود.

`y <= "0111";`

برای **مقداردهی وکتورها**، از " " استفاده می‌شود.

`w <= "01110001";`

بازرزش‌ترین بیت (MSB) = ۱

## انواع داده از پیش تعریف شده (۳)

STD\_LOGIC ( و STD\_LOGIC\_VECTOR ) ➤

■ منطق ۸ سطحی

- 'X' Forcing Unknown Impossible to determine this value/result.
- '0' Forcing Low logic 0
- '1' Forcing High logic 1
- 'Z' High impedance (synthesizable tri-state buffer)
- 'W' Weak unknown Weak signal, can't tell if it should be 0 or 1.
- 'L' Weak low Weak signal that should probably go to 0
- 'H' Weak high Weak signal that should probably go to 1
- '-' Don't care

## انواع داده از پیش تعریف شده (۴)

■ مثال:

```
SIGNAL x: STD_LOGIC;
```

x به عنوان یک سیگنال یک رقمه (one-digit) از نوع STD\_LOGIC تعریف شده است.

```
SIGNAL y: STD_LOGIC_VECTOR(3 DOWNT0 0) := "0001";
```

y به عنوان به عنوان یک وکتور ۴ بیتی تعریف شده است. سمت چپ‌ترین بیت = با ارزش‌ترین بیت مقداردهی اولیه (دلخواه) y برابر با "0001" است.

**نکته:** از عملگر "=" برای مقداردهی اولیه استفاده می‌شود.

■ اتصال چند سیگنال std\_logic به یک node:

Table 3.1  
Resolved logic system (STD\_LOGIC).

	X	0	1	Z	W	L	H	-
X	X	X	X	X	X	X	X	X
0	X	0	X	0	0	0	0	X
1	X	X	1	1	1	1	1	X
Z	X	0	1	Z	W	L	H	X
W	X	0	1	W	W	W	W	X
L	X	0	1	L	W	L	W	X
H	X	0	1	H	W	W	H	X
-	X	X	X	X	X	X	X	X



## انواع داده از پیش تعریف شده (۵)

➤ **STD\_ULOGIC** ( و **STD\_ULOGIC\_VECTOR** ):

- منطق ۹ سطحی
  - ('U', 'X', '0', '1', 'Z', 'W', 'L', 'H', '-')
  - uninitialized: 'U'
- این نوع داده به صورت اتوماتیک multiple assignment را resolve نمی کند.
- std\_logic زیرنوع (subtype) ای از این نوع داده است.

➤ **BOOLEAN**:

- True و False

➤ **INTEGER**:

- ۳۲ بیتی
- -۲/۱۴۷/۴۸۳/۶۴۷ تا +۲/۱۴۷/۴۸۳/۶۴۷

## انواع داده از پیش تعریف شده (۶)

### ➤:NATURAL

- اعداد صحیح نامنفی
- ۰ تا ۲/۱۴۷/۴۸۳/۶۴۷+

### ➤:REAL

- اعداد حقیقی
- -1.0E38 تا +1.0E38
- غیر قابل سنتز

### ➤ الفاظ فیزیکی (Physical literals):

- نمایش خصوصیت‌های فیزیکی مانند زمان، ولتاژ و ...
- قابل استفاده در شبیه‌سازی و غیر قابل سنتز

## انواع داده از پیش تعریف شده (۷)

➤ الفاظ کاراکتری (Character literals):

- یک کاراکتر ASCII یا رشته ای از این کاراکترها
- غیر قابل سنتز

➤ SIGNED و UNSIGNED:

- تعریف شده در پکیج *std\_logic\_arith* از کتابخانه *ieee*
- دارای ظاهری شبیه به STD\_LOGIC\_VECTOR ولی اعمال حسابی بر روی آنها قابل انجام است.
- ← در بخش «نوع داده های SIGNED و UNSIGNED» بیشتر مورد بررسی قرار می گیرند.

## انواع داده از پیش تعریف شده (۸)

➤ خلاصه:

**Table 3.2**  
Synthesizable data types.

Data types	Synthesizable values
BIT, BIT_VECTOR	'0', '1'
STD_LOGIC, STD_LOGIC_VECTOR	'X', '0', '1', 'Z' (resolved)
STD_ULOGIC, STD_ULOGIC_VECTOR	'X', '0', '1', 'Z' (unresolved)
BOOLEAN	True, False
NATURAL	From 0 to +2, 147, 483, 647
INTEGER	From -2,147,483,647 to +2,147,483,647
SIGNED	From -2,147,483,647 to +2,147,483,647
UNSIGNED	From 0 to +2,147,483,647
User-defined integer type	Subset of INTEGER
User-defined enumerated type	Collection enumerated by user
SUBTYPE	Subset of any type (pre- or user-defined)
ARRAY	Single-type collection of any type above
RECORD	Multiple-type collection of any types above

## انواع داده از پیش تعریف شده (۹)

➤ مثال:

x0 <= '0';	-- bit, std_logic, or std_ulogic value '0'
x1 <= "00011111";	-- bit_vector, std_logic_vector, -- std_ulogic_vector, signed, or unsigned
x2 <= "0001_1111";	-- underscore allowed to ease visualization
x3 <= "101111";	-- binary representation of decimal 47
x4 <= B"101111";	-- binary representation of decimal 47
x5 <= O"57";	-- octal representation of decimal 47

## انواع داده از پیش تعریف شده (۱۰)

x6 <= X"2F"	-- hexadecimal representation of decimal 47
n <= 1200;	-- integer
m <= 1_200;	-- integer, underscore allowed
IF ready THEN...	-- Boolean, executed if ready=TRUE
y <= 1.2E-5;	-- real, not synthesizable
q <= d after 10 ns;	-- physical, not synthesizable

## انواع داده از پیش تعریف شده (۱۱)

➤ مثال: عملیات مجاز و غیرمجاز بین انواع داده‌های مختلف

```
SIGNAL a: BIT;
SIGNAL b: BIT_VECTOR(7 DOWNTO 0);
SIGNAL c: STD_LOGIC;
SIGNAL d: STD_LOGIC_VECTOR(7 DOWNTO 0);
SIGNAL e: INTEGER RANGE 0 TO 255;
...
a <= b(5);           -- legal (same scalar type: BIT)
b(0) <= a;           -- legal (same scalar type: BIT)
c <= d(5);           -- legal (same scalar type: STD_LOGIC)
d(0) <= c;           -- legal (same scalar type: STD_LOGIC)
a <= c;              -- illegal (type mismatch: BIT x STD_LOGIC)
b <= d;              -- illegal (type mismatch: BIT_VECTOR x STD_LOGIC_VECTOR)
e <= b;              -- illegal (type mismatch: INTEGER x BIT_VECTOR)
e <= d;              -- illegal (type mismatch: INTEGER x STD_LOGIC_VECTOR)
```

## انواع داده قابل تعریف توسط کاربر (۱)

➤ انواع داده *integer* قابل تعریف توسط کاربر:

```
TYPE integer IS RANGE -2147483647 TO +2147483647;  
-- This is indeed the pre-defined type
```

```
TYPE natural IS RANGE 0 TO +2147483647;  
-- This is indeed the pre-defined type NATURAL.
```

```
TYPE my_integer IS RANGE -32 TO 32;  
-- A user-defined subset of integers.
```

```
TYPE student_grade IS RANGE 0 TO 100;  
-- A user-defined subset of integers or naturals.
```



## انواع داده قابل تعریف توسط کاربر (۲)

➤ انواع داده شمارشی (*enumerated*) قابل تعریف توسط کاربر:

```
TYPE bit IS ('0', '1');  
-- This is indeed the pre-defined type BIT  
  
TYPE my_logic IS ('0', '1', 'Z');  
-- A user-defined subset of std_logic.  
  
TYPE state IS (idle, forward, backward, stop);  
-- An enumerated data type, typical of finite state machines.  
  
TYPE color IS (red, green, blue, white);  
-- Another enumerated data type. Encoding: "00","01","10","11"
```

## زیرنوع‌ها (SUBTYPES) (۱)

- زیرنوع، یک نوع داده است که محدودیت‌هایی را داراست.
- دلیل اصلی استفاده از زیرنوع این است که عملیات بین زیرنوع و نوع پایه آن مجاز است، در حالی که عملیات بین دو نوع مختلف مجاز نیست.
- مثال: زیرنوع‌های زیر با توجه به انواع داده اسلایدهای قبل تعریف شده است:

```
SUBTYPE natural IS INTEGER RANGE 0 TO INTEGER'HIGH;  
-- As expected, NATURAL is a subtype (subset) of INTEGER.
```

```
SUBTYPE my_logic IS STD_LOGIC RANGE '0' TO 'Z';  
-- Recall that STD_LOGIC=('X','0','1','Z','W','L','H','-').  
-- Therefore, my_logic=('0','1','Z').
```

## زیرنوع‌ها (SUBTYPES) (۲)

```
SUBTYPE my_color IS color RANGE red TO blue;  
-- Since color=(red, green, blue, white), then  
-- my_color=(red, green, blue).  
  
SUBTYPE small_integer IS INTEGER RANGE -32 TO 32;  
-- A subtype of INTEGER.
```

## زیرنوع‌ها (SUBTYPES) (۳)

➤ مثال: عملیات مجاز و غیرمجاز بین نوع‌داده‌ها و زیرنوع‌ها:

```
SUBTYPE my_logic IS STD_LOGIC RANGE '0' TO '1';  
SIGNAL a: BIT;  
SIGNAL b: STD_LOGIC;  
SIGNAL c: my_logic;  
...  
b <= a; --illegal (type mismatch: BIT versus STD_LOGIC)  
b <= c; --legal (same "base" type: STD_LOGIC)
```

## آرایه‌ها (ARRAYS) (۱)

➤ مجموعه داده‌های هم‌نوع.

➤ یک بعدی (1D)، دوبعدی (2D) یا یک بعد در یک بعد (1D\*1D)

➤ آرایه با ابعاد بیشتر نیز می‌تواند وجود داشته باشد ولی به صورت عمومی سنتزپذیر نیستند.




Figure 3.1

Illustration of (a) scalar, (b) 1D, (c) 1Dx1D, and (d) 2D data arrays.

## آرایه‌ها (ARRAYS) (۲)

➤ دسته بندی انواع داده‌های از پیش تعریف شده **سنتزپذیر** از نظر ابعاد:

- اسکالر: BIT, STD\_LOGIC, STD\_ULOGIC, BOOLEAN
- وکتور 1D: BIT\_VECTOR, STD\_LOGIC\_VECTOR, STD\_ULOGIC\_VECTOR, INTEGER, SIGNED و UNSIGNED

➤ ساختار تعریف یک آرایه:

```
TYPE type_name IS ARRAY (specification) OF data_type;
```

➤ نحوه استفاده از نوع داده آرایه:

```
SIGNAL signal_name: type_name [:= initial_value];
```

## آرایه‌ها (ARRAYS) (۳)

➤ مثال: یک آرایه  $1D \times 1D$

	7	6	5	4	3	2	1	0
0								
1								
2								

```
TYPE row IS ARRAY (7 DOWNT0 0) OF STD_LOGIC; -- 1D array
```

```
TYPE matrix IS ARRAY (0 TO 3) OF row; -- 1Dx1D array
```

```
SIGNAL x: matrix; -- 1Dx1D signal
```

```
TYPE matrix IS ARRAY (0 TO 3) OF STD_LOGIC_VECTOR(7 DOWNT0 0);
```

## آرایه‌ها (ARRAYS) (۴)

➤ مثال: یک آرایه 2D

	7	6	5	4	3	2	1	0
0								
1								
2								

- واحدهای سازنده این نوع آرایه، اسکالر ها هستند(به طور مثال BIT ها) در حالی که واحدهای سازنده آرایه های یک بعد در یک بعد، وکتور ها هستند.

```
TYPE matrix2D IS ARRAY (0 TO 3, 7 DOWNT0 0) OF STD_LOGIC;
```

-- 2D array



## آرایه‌ها (ARRAYS) (۵)

➤ مثال: مقداردهی اولیه آرایه‌ها

```
... := "0001";                -- for 1D array
... := ('0', '0', '0', '1')    -- for 1D array
... := (('0', '1', '1', '1'), ('1', '1', '1', '0'));
-- for 1Dx1D or 2D array
```

## آرایه‌ها (ARRAYS) (۶)

➤ مثال: عملیات تخصیص (assignment) مجاز و غیرمجاز

```
TYPE row IS ARRAY (7 DOWNT0 0) OF STD_LOGIC;           -- 1D Array
TYPE array1 IS ARRAY (0 TO 3) OF row;                   -- 1Dx1D Array
TYPE array2 IS ARRAY (0 TO 3) OF STD_LOGIC_VECTOR(7 DOWNT0 0);
TYPE array3 IS ARRAY (0 TO 3, 7 DOWNT0 0) OF STD_LOGIC; -- 2D Array

SIGNAL x: row;
SIGNAL y: array1;
SIGNAL v: array2;
SIGNAL w: array3;
```

## آرایه‌ها (ARRAYS) (V)

----- Legal scalar assignments: -----

-- The scalar (single bit) assignments below are all legal,  
-- because the "base" (scalar) type is STD\_LOGIC for all signals  
-- (x,y,v,w).

x(0) <= y(1)(2);                    -- notice two pairs of parenthesis. (y is 1Dx1D)

x(1) <= v(2)(3);

x(2) <= w(2,1);                    -- a single pair of parenthesis (w is 2D)

y(1)(1) <= x(6);

y(2)(0) <= v(0)(0);

y(0)(0) <= w(3,3);

w(1,1) <= x(7);

w(3,0) <= v(0)(3);

## آرایه‌ها (ARRAYS) (۸)

----- Vector assignments: -----

```
x <= y(0);           -- legal (same data types: ROW)
x <= v(1);           -- illegal (type mismatch: ROW x STD_LOGIC_VECTOR)
x <= w(2);           -- illegal (w must have 2D index)
x <= w(2, 2 DOWNT0 0); -- illegal (type mismatch: ROW x STD_LOGIC)
v(0) <= w(2, 2 DOWNT0 0); -- illegal (mismatch: STD_LOGIC_VECTOR x STD_LOGIC)
v(0) <= w(2);        -- illegal (w must have 2D index)
y(1) <= v(3);         -- illegal (type mismatch: ROW x STD_LOGIC_VECTOR)
y(1)(7 DOWNT0 3) <= x(4 DOWNT0 0); -- legal (same type, same size)
v(1)(7 DOWNT0 3) <= v(2)(4 DOWNT0 0); -- legal (same type, same size)
w(1, 5 DOWNT0 1) <= v(2)(4 DOWNT0 0) -- illegal (type mismatch)
```

## آرایه‌ها (ARRAYS) (۹)

➤ مثال:

```
TYPE bit_vector IS ARRAY (NATURAL RANGE <>) OF BIT;  
-- This is indeed the pre-defined type BIT_VECTOR.  
-- RANGE <> is used to indicate that the range is unconstrained.  
-- NATURAL RANGE <>, on the other hand, indicates that the only  
-- restriction is that the range must fall within the NATURAL  
-- range.
```

## PORT ARRAY

➤ چگونه پورت‌های تعریف شده در entity یک آرایه باشند؟

▪ ← پس از یادگیری مفهوم package، تدریس خواهد شد!

## (۱) RECORDS

➤ مشابه آرایه ها با این تفاوت که می توانند شامل اشیائی از انواع داده های مختلف باشند.

➤ مثال:

```
TYPE birthday IS RECORD  
    day: INTEGER RANGE 1 TO 31;  
    month: month_name;  
END RECORD;
```

## (۲) RECORDS

```
1  library ieee;
2  use ieee.std_logic_1164.all;
3
4  package example_record_pkg is
5
6      -- Outputs from the FIFO.
7      type t_FROM_FIFO is record
8          wr_full   : std_logic;           -- FIFO Full Flag
9          rd_empty  : std_logic;           -- FIFO Empty Flag
10         rd_dv     : std_logic;
11         rd_data   : std_logic_vector(7 downto 0);
12     end record t_FROM_FIFO;
13
14     -- Inputs to the FIFO.
15     type t_TO_FIFO is record
16         wr_en      : std_logic;
17         wr_data    : std_logic_vector(7 downto 0);
18         rd_en      : std_logic;
19     end record t_TO_FIFO;
20
21     constant c_FROM_FIFO_INIT : t_FROM_FIFO := (wr_full => '0',
22                                                  rd_empty => '1',
23                                                  rd_dv  => '0',
24                                                  rd_data => (others => '0'));
25
26     constant c_TO_FIFO_INIT : t_TO_FIFO := (wr_en => '0',
27                                              wr_data => (others => '0'),
28                                              rd_en => '0');
29
30
31 end package example_record_pkg;
```



## (۳) RECORDS

```
1  library ieee;
2  use ieee.std_logic_1164.all;
3  use ieee.numeric_std.all;
4
5  use work.example_record_pkg.all; -- USING PACKAGE HERE!
6
7  entity example_record is
8      port (
9          i_clk : in  std_logic;
10         i_fifo : in  t_FROM_FIFO;
11         o_fifo : out t_TO_FIFO := c_TO_FIFO_INIT  -- initialize output record
12      );
13  end example_record;
14
15  architecture behave of example_record is
16
17      signal r_WR_DATA : unsigned(7 downto 0) := (others => '0');
18
19  begin
20
21      -- Handles writes to the FIFO
22      p_FIFO_WR : process (i_clk) is
23      begin
24          if rising_edge(i_clk) then
25              if i_fifo.wr_full = '0' then
26                  o_fifo.wr_en  <= '1';
27                  o_fifo.wr_data <= std_logic_vector(r_WR_DATA + 1);
28              end if;
29          end if;
30      end process p_FIFO_WR;
31
32      -- Handles reads from the FIFO
33      p_FIFO_RD : process (i_clk) is
34      begin
35          if rising_edge(i_clk) then
36              if i_fifo.rd_empty = '0' then
37                  o_fifo.rd_en <= '1';
38              end if;
39          end if;
40      end process p_FIFO_RD;
41
42  end behave;
```

## نوع داده های SIGNED و UNSIGNED (۱)

➤ در پکیج *std\_logic\_arith* تعریف شده اند.

➤ ساختار آن‌ها:

SIGNAL x: SIGNED (7 DOWNT0 0);

SIGNAL y: UNSIGNED (0 TO 3);

➤ UNSIGNED، یا بدون علامت، عددی است که هیچ‌وقت کوچکتر از ۰ نیست. برای مثال "0101" عدد ۵ دهدهی را نشان می‌دهد و "1101" عدد ۱۳ دهدهی را.

➤ SIGNED، یا علامت‌دار، عددی است که می‌تواند منفی یا مثبت باشد. برای مثال "0101" عدد ۵ دهدهی را نشان می‌دهد و "1101" عدد ۳- دهدهی را.

## نوع داده های SIGNED و UNSIGNED (۲)

➤ عملیات مجاز بر روی نوع داده های SIGNED و UNSIGNED و STD\_LOGIC\_VECTOR با توجه به این که از چه پکیجی استفاده شده است:

package Name	STD_LOGIC_VECTOR	SIGNED & UNSIGNED
<i>std_logic_1164</i>	منطقی	---
<i>std_logic_1164</i> <i>std_logic_unsigned</i> یا <i>std_logic_1164</i> <i>std_logic_signed</i>	منطقی و حسابی	---
<i>std_logic_1164</i> <i>std_logic_arith</i>	---	حسابی
<i>std_logic_1164</i> <i>numeric_std</i>	---	حسابی و منطقی

# تبدیل انواع داده به یکدیگر (۱)

➤ VHDL اجازه عملیات مستقیم بین نوع داده های مختلف را نمی دهد.

➤ تبدیل انواع داده ای که به طور نزدیک با هم در ارتباط هستند. (*closely related*)

- به این معنا که هر دو عملوند نوع پایه (*base type*) یکسانی دارند.
- در این حالت پکیج *ieee/std\_logic\_1164* دارای توابع مستقیم برای تبدیل انواع داده به یکدیگر است.

➤ مثال:

```
TYPE long IS RANGE -100 TO 100;
```

```
TYPE short IS RANGE -10 TO 10;
```

```
SIGNAL x : short;
```

```
SIGNAL y : long;
```

```
...
```

```
y <= 2*x + 5;                -- error, type mismatch
```

```
y <= long(2*x + 5);          -- OK, result converted into type long
```

## تبدیل انواع داده به یکدیگر (۲)

تبدیل انواع داده به یکدیگر با استفاده از توابع موجود در در پکیج *std\_logic\_arith* از کتابخانه *ieee* ➤

### ■ **conv\_integer(p) :**

- **P:** INTEGER, UNSIGNED, SIGNED, or STD\_ULOGIC
- **to:** INTEGER
- Notice that STD\_LOGIC\_VECTOR is not included.

### ■ **conv\_unsigned(p, b):**

- **P:** INTEGER, UNSIGNED, SIGNED, or STD\_ULOGIC
- **to:** UNSIGNED
- **b:** size

## تبدیل انواع داده به یکدیگر (۳)

- **conv\_signed(p, b):**
  - **P:** INTEGER, UNSIGNED, SIGNED, or STD\_ULOGIC
  - **to:** SIGNED
  - **b:** size
  
- **conv\_std\_logic\_vector(p, b):**
  - **P:** INTEGER, UNSIGNED, SIGNED, or **STD\_LOGIC**
  - **to:** STD\_LOGIC\_VECTOR
  - **b:** size

## تبدیل انواع داده به یکدیگر (۴)

➤ مثال: تبدیل انواع داده به یکدیگر:

```
LIBRARY ieee;

USE ieee.std_logic_1164.all;

USE ieee.std_logic_arith.all;

...

SIGNAL a: IN UNSIGNED (7 DOWNTO 0);

SIGNAL b: IN UNSIGNED (7 DOWNTO 0);

SIGNAL y: OUT STD_LOGIC_VECTOR (7 DOWNTO 0);

...

y <= CONV_STD_LOGIC_VECTOR ((a+b), 8);

-- Legal operation: a+b is converted from UNSIGNED to an
-- 8-bit STD_LOGIC_VECTOR value, then assigned to y.
```

## تبدیل انواع داده به یکدیگر (۵)

➤ دو تبدیل نوع داده مهم:

➤ تبدیل INTEGER به STD\_LOGIC\_VECTOR

```
use ieee.numeric_std.all;  
...  
my_slv <= std_logic_vector(to_unsigned(my_int, my_slv'length));
```

➤ تبدیل STD\_LOGIC\_VECTOR به INTEGER

```
use ieee.numeric_std.all;  
my_int <= to_integer(signed(my_slv));           -- for signed integer  
-- or  
my_int <= to_integer(unsigned(my_slv));         -- for unsigned integer
```



## مثال ۱

### Single Bit Versus Bit Vector ➤

```
-----  
ENTITY and2 IS  
    PORT (a, b: IN BIT;  
          x: OUT BIT);  
END and2;
```

```
-----  
ARCHITECTURE and2 OF and2 IS  
BEGIN  
    x <= a AND b;  
END and2;
```


```
-----  
ENTITY and2 IS  
    PORT (a, b: IN BIT_VECTOR (0 TO 3);  
          x: OUT BIT_VECTOR (0 TO 3));  
END and2;
```

```
-----  
ARCHITECTURE and2 OF and2 IS  
BEGIN  
    x <= a AND b;  
END and2;
```

## مثال ۲

### Tri-state Buffer ➤

```
LIBRARY ieee;  
USE ieee.std_logic_1164.all;  
-----  
ENTITY tri_state IS  
    PORT (input, ena: IN STD_LOGIC;  
          output: OUT STD_LOGIC);  
END ENTITY;  
-----  
ARCHITECTURE tri_state OF tri_state IS  
BEGIN  
    output <= input WHEN ena='1' ELSE 'Z';  
END ARCHITECTURE;
```



## مثال ۳

ROM ➤

```
entity ROM_design IS
    PORT (address: IN INTEGER RANGE 0 TO 7;
          output: OUT BIT_VECTOR (3 DOWNTO 0));
END ROM_design;

-----

ARCHITECTURE rom_design OF ROM_design IS
    TYPE rom IS ARRAY (0 TO 7) OF BIT_VECTOR (3 DOWNTO 0);
    CONSTANT my_rom: rom := ("1111",
                               "1110",
                               "1101",
                               "1100",
                               "1000",
                               "0111",
                               "0110",
                               "0101");

BEGIN
    output <= my_rom (address);
END rom_design;
```

## مطالعه بیشتر

➤ بخش ۳.۱۰ کتاب *Circuit Design With VHDL*:

➤ مثال ۳.۱ (صفحه ۳۸)

➤ مثال ۳.۳ (صفحه ۴۱)

## تمرین

➤ بخش ۳.۱۱ کتاب *Circuit Design With VHDL*:

➤ تمرین ۳.۲ (صفحه ۴۴)

➤ تمرین ۳.۵ (صفحه ۴۴)

پایان بخش انواع داده