

# دوره مقدماتی آشنایی با FPGA و VHDL

انواع داده

محمدرضا عزیزی امیرعلی ابراهیمی

#### مقدمه

- آشنایی با انواع داده و استفاده مناسب و به جا از آنها برای نوشتن یک کد بهینه و  $\succ$  کارا VHDL ضروری است.
- در این بخش، انواع دادههای از بنیادی، با تاکید بر نوع دادههای سنتزپذیر بیان خواهد شد.
  - در مورد نحوه تعریف نوع داده جدید توسط کاربر و تبدیل انواع داده به یکدیگر نیز بحث خواهد شد.

#### کتابخانهها و انواع داده (۱)

زبان VHDL دارای انواع داده از پیش تعریف شده ای است که طبق استاندارهای IEEE 1067 و IEEE 1164 مشخص شده اند.

- :standard پکیج
  - BIT
  - **BOOLEAN** •
  - INTEGER
    - REAL •

#### کتابخانهها و انواع داده (۲)

#### خ كتابخانه ieee:

- .std\_logic\_1164 پکیج
  - STD\_LOGIC •
  - STD\_ULOGIC •
- std\_logic\_arith پکیج
  - SIGNED •
  - UNSIGNED •
  - conv\_integer(p) •
- conv\_unsigned(p, b)
  - conv\_signed(p, b) •
- conv\_std\_logic\_vector(p, b) •
- $std\_logic\_unsigned$  و  $std\_logic\_siged$   $_{e}$
- پکیجهایی که عملیاتی بر روی نوع داده signed تعریف میکند که گویی نوعداده signed یا unsigned هستند.

#### انواع داده از پیش تعریف شده (۱)

- :(BIT\_VECTOR <sub>9</sub> ) BIT ➤
- منطق دو سطحی ('0' و '1')
  - **-** مثال:

SIGNAL x: BIT;

x به عنوان یک سیگنال یک رقمه (one-digit) از نوع BIT تعریف شده است.

SIGNAL y: BIT\_VECTOR(3 DOWNTO 0);

y به عنوان به عنوان یک وکتور ۴ بیتی تعریف شده است. سمت چپترین بیت = با ارزش ترین بیت

SIGNAL w: BIT\_VECTOR(0 TO 7);

ست راست ترین بیت = با ارزش ترین بیت  $\mathbf{w}$ 

# انواع داده از پیش تعریف شده (۲)

$$x <= '1';$$

برای مقداردهی یک بیته، از ' ' استفاده میشود.

برای مقداردهی وکتورها، از " " استفاده میشود.

$$W <= "01110001";$$

۱ = (MSB) باارزشترین بیت

#### انواع داده از پیش تعریف شده (۳)

■ منطق ۸ سطحی

• 'X' Forcing Unknown Impossible to determine this value/result.

• '**0**' Forcing Low logic 0

• '1' Forcing High logic 1

• 'Z' High impedance (synthesizable tri-state buffer)

• 'W' Weak unknown Weak signal, can't tell if it should be 0 or 1.

• 'L' Weak low Weak signal that should probably go to 0

• 'H' Weak high Weak signal that should probably go to 1

• '-' Don't care

## انواع داده از پیش تعریف شده (۴)

مثال:

SIGNAL x: STD\_LOGIC;

x به عنوان یک سیگنال یک رقمه (one–digit) از نوعSTD\_LOGIC تعریف شده است.

SIGNAL y: STD\_LOGIC\_VECTOR(3 DOWNTO 0) := "0001";

y به عنوان به عنوان یک وکتور ۴ بیتی تعریف شده است. سمت چپترین بیت = با ارزش ترین بیت

مقداردهی اولیه (دلخواه) ۷ برابر با "0001" است.

Table 3.1 Resolved logic system (STD\_LOGIC).

 X
 0
 1
 Z
 W
 L
 H

 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X</t

نکته: از عملگر "=:" برای مقداردهی اولیه استفاده میشود.

■ اتصال چند سیگنال std\_logic به یک node:

## انواع داده از پیش تعریف شده (۵)

- :(STD\_ULOGIC\_VECTOR <sub>9</sub> ) STD\_ULOGIC ➤
  - منطق ۹ سطحی
  - ('U', 'X', '0', '1', 'Z', 'W', 'L', 'H', '-')
    - uninitialized :'U' •
- این نوع داده به صورت اتوماتیک multiple assignment را resolve نمی کند.
  - std\_logic زيرنوع (subtype) اي از اين نوع داده است.
    - :BOOLEAN >
    - False, True
      - :INTEGER ➤
        - ۳۲ بیتی
    - +**7/1۴٧/%٨٣/%۴٧** ∪ -**7/1۴٧/%٨٣/%۴٧**

## انواع داده از پیش تعریف شده (۶)

#### :NATURAL >

- اعداد صحیح نامنفی

#### :REAL >

- اعداد حقیقی
- +1.0E38 تا 1.0E38
  - غيرقابل سنتز
- ➤ الفاظ فيزيكي(Physical literals):
- نمایش خصوصیتهای فیزیکی مانند زمان، ولتاژ و ...
  - قابل استفاده در شبیهسازی و **غیرقابل سنتز**

#### انواع داده از پیش تعریف شده (۷)

- ← الفاظ كاراكترى(Character literals):
- یک کاراکتر ASCII یا رشته ای از این کاراکترها
  - غيرقابل سنتز
  - :UNSIGNED <sub>9</sub> SIGNED ➤
- تعریف شده در پکیج std\_logic\_arith از کتابخانه
- دارای ظاهری شبیه به STD\_LOGIC\_VECTOR ولی اعمال حسابی بر روی آنها قابل انجام است.
  - ► 
    ♦ در بخش «نوع داده های SIGNED و UNSIGNED» بیشتر مورد بررسی قرار می گیرند.

# انواع داده از پیش تعریف شده (۸)

#### ﴿ خلاصه:

Table 3.2 Synthesizable data types.

Data types	Synthesizable values
BIT, BIT_VECTOR	'0', '1'
STD_LOGIC, STD_LOGIC_VECTOR	'X', '0', '1', 'Z' (resolved)
STD_ULOGIC, STD_ULOGIC_VECTOR	'X', '0', '1', 'Z' (unresolved)
BOOLEAN	True, False
NATURAL	From 0 to $+2$ , 147, 483, 647
INTEGER	From $-2,147,483,647$ to $+2,147,483,647$
SIGNED	From $-2,147,483,647$ to $+2,147,483,647$
UNSIGNED	From 0 to $+2,147,483,647$
User-defined integer type	Subset of INTEGER
User-defined enumerated type	Collection enumerated by user
SUBTYPE	Subset of any type (pre- or user-defined)
ARRAY	Single-type collection of any type above
RECORD	Multiple-type collection of any types above

## انواع داده از پیش تعریف شده (۹)

← مثال:

-- std\_ulogic\_vector, signed, or unsigned

x3 <= "101111"; -- binary representation of decimal 47

x4 <= B"101111"; -- binary representation of decimal 47

x5 <= O"57"; -- octal representation of decimal 47

## انواع داده از پیش تعریف شده (۱۰)

 $x6 \le X"2F"$ 

-- hexadecimal representation of decimal 47

n <= 1200;

-- integer

 $m \le 1_200$ ;

-- integer, underscore allowed

IF ready THEN...

-- Boolean, executed if ready=TRUE

 $y \le 1.2E-5$ ;

-- real, not synthesizable

q <= d after 10 ns; -- physical, not synthesizable

#### انواع داده از پیش تعریف شده (۱۱)

🖊 مثال: عملیات مجاز و غیرمجاز بین انواع دادههای مختلف

```
SIGNAL a: BIT;
SIGNAL b: BIT VECTOR(7 DOWNTO 0);
SIGNAL c: STD LOGIC;
SIGNAL d: STD LOGIC VECTOR(7 DOWNTO 0);
SIGNAL e: INTEGER RANGE 0 TO 255;
a <= b(5); -- legal (same scalar type: BIT)
b(0) <= a; -- legal (same scalar type: BIT)
c <= d(5); -- legal (same scalar type: STD LOGIC)
d(0) <= c; -- legal (same scalar type: STD_LOGIC)</pre>
a <= c; -- illegal (type mismatch: BIT x STD LOGIC)
b <= d; -- illegal (type mismatch: BIT_VECTOR x STD_LOGIC_VECTOR)</pre>
e <= b; -- illegal (type mismatch: INTEGER x BIT VECTOR)
e <= d; -- illegal (type mismatch: INTEGER x STD LOGIC VECTOR)
```

#### انواع داده قابل تعریف توسط کاربر (۱)

← انواع داده integer قابل تعریف توسط کاربر:

```
TYPE integer IS RANGE -2147483647 TO +2147483647;
-- This is indeed the pre-defined type

TYPE natural IS RANGE 0 TO +2147483647;
-- This is indeed the pre-defined type NATURAL.

TYPE my_integer IS RANGE -32 TO 32;
-- A user-defined subset of integers.

TYPE student_grade IS RANGE 0 TO 100;
-- A user-defined subset of integers or naturals.
```

#### انواع داده قابل تعریف توسط کاربر (۲)

```
← انواع داده شمارشی (enumerated) قابل تعریف توسط کاربر:
TYPE bit IS ('0', '1');
-- This is indeed the pre-defined type BIT
TYPE my_logic IS ('0', '1', 'Z');
-- A user-defined subset of std logic.
TYPE state IS (idle, forward, backward, stop);
-- An enumerated data type, typical of finite state machines.
TYPE color IS (red, green, blue, white);
-- Another enumerated data type. Encoding: "00", "01", "10", "11"
```

#### (۱) (SUBTYPES) (۱)

- ← زیرنوع، یک نوعداده است که محدودیتهایی را داراست.
- دلیل اصلی استفاده از زیرنوع این است که عملیات بین زیرنوع و نوع پایه آن مجاز است، در حالی که عملیات بین دو نوع مختلف مجاز نیست.
  - ← مثال: زیرنوع های زیر با توجه به انواعداده اسلایدهای قبل تعریف شده است:

```
SUBTYPE natural IS INTEGER RANGE 0 TO INTEGER'HIGH;
-- As expected, NATURAL is a subtype (subset) of INTEGER.

SUBTYPE my_logic IS STD_LOGIC RANGE '0' TO 'Z';
-- Recall that STD_LOGIC=('X','0','1','Z','W','L','H','-').
-- Therefore, my_logic=('0','1','Z').
```

## زيرنوعها (SUBTYPES) (۲)

```
SUBTYPE my_color IS color RANGE red TO blue;
-- Since color=(red, green, blue, white), then
-- my_color=(red, green, blue).

SUBTYPE small_integer IS INTEGER RANGE -32 TO 32;
-- A subtype of INTEGER.
```

#### زيرنوعها (SUBTYPES) (۳)

◄ مثال: عملیات مجاز و غیرمجاز بین نوعداده ها و زیرنوع ها:

```
SUBTYPE my_logic IS STD_LOGIC RANGE '0' TO '1';
SIGNAL a: BIT;
SIGNAL b: STD_LOGIC;
SIGNAL c: my_logic;
...
b <= a; --illegal (type mismatch: BIT versus STD_LOGIC)
b <= c; --legal (same "base" type: STD_LOGIC)</pre>
```

## آرایهها (ARRAYS) (۱)

- 🖊 مجموعه دادههای همنوع.
- $(1D^*1D)$ یا یک بعد در یک بعد ((2D))، دوبعدی ک
- آرایه با ابعاد بیشتر نیز می تواند وجود داشته باشد ولی به صورت عمومی سنتزپذیر نیستند.




Figure 3.1 Illustration of (a) scalar, (b) 1D, (c) 1Dx1D, and (d) 2D data arrays.

#### آرایهها (ARRAYS) (۲)


- 🗲 دسته بندی انواع دادههای از پیش تعریف شده سنتزپذیر از نظر ابعاد:
  - اسكالر: BOOLEAN ،STD\_ULOGIC ،STD\_LOGIC ،BIT
- وكتور TD: STD\_ULOGIC\_VECTOR ،STD\_LOGIC\_VECTOR ،BIT\_VECTOR. STD\_ULOGIC\_VECTOR. 1D . UNSIGNED و SIGNED ،INTEGER
  - 🖊 ساختار تعریف یک آرایه:

```
TYPE type_name IS ARRAY (specification) OF data_type;
```

🖊 نحوه استفاده از نوع داده آرایه:

```
SIGNAL signal_name: type_name [:= initial_value];
```

#### آرایهها (ARRAYS) (۳)




```
TYPE row IS ARRAY (7 DOWNTO 0) OF STD_LOGIC; -- 1D array

TYPE matrix IS ARRAY (0 TO 3) OF row; -- 1Dx1D array

SIGNAL x: matrix; -- 1Dx1D signal
```

TYPE matrix IS ARRAY (0 TO 3) OF STD\_LOGIC\_VECTOR(7 DOWNTO 0);

## آرایهها (ARRAYS) (۴)



• واحدهای سازنده این نوع آرایه، اسکالر ها هستند(به طور مثال BIT ها) در حالی که واحدهای سازنده آرایه های یک بعد در یک بعد، وکتور ها هستند.

TYPE matrix2D IS ARRAY (0 TO 3, 7 DOWNTO 0) OF STD\_LOGIC;
-- 2D array

## آرایهها (ARRAYS) (۵)

🖊 مثال: مقداردهی اولیه آرایه ها

```
... :="0001"; -- for 1D array
... :=('0','0','0','1') -- for 1D array
... :=(('0','1','1','1'), ('1','1','1','0'));
-- for 1Dx1D or 2D array
```

#### آرایهها (ARRAYS) (۶)

```
مثال: عمليات تخصيص(assignment) مجاز و غيرمجاز 🗲
TYPE row IS ARRAY (7 DOWNTO 0) OF STD LOGIC;
                                                         -- 1D Array
TYPE array1 IS ARRAY (0 TO 3) OF row;
                                                         -- 1Dx1D Array
TYPE array2 IS ARRAY (0 TO 3) OF STD LOGIC VECTOR(7 DOWNTO 0);
TYPE array3 IS ARRAY (0 TO 3, 7 DOWNTO 0) OF STD_LOGIC; -- 2D Array
SIGNAL x: row;
SIGNAL y: array1;
SIGNAL v: array2;
SIGNAL w: array3;
```

#### آرایهها (ARRAYS) (۷)

```
------ Legal scalar assignments: ------
-- The scalar (single bit) assignments below are all legal,
-- because the "base" (scalar) type is STD LOGIC for all signals
-- (x,y,v,w).
x(0) \le y(1)(2);
                      -- notice two pairs of parenthesis. (y is 1Dx1D)
x(1) \leftarrow v(2)(3);
x(2) \le w(2,1);
                      -- a single pair of parenthesis (w is 2D)
y(1)(1) <= x(6);
y(2)(0) \leftarrow v(0)(0);
y(0)(0) \leftarrow w(3,3);
w(1,1) <= x(7);
w(3,0) \leftarrow v(0)(3);
```

#### آرایهها (ARRAYS) (۸

```
----- Vector assignments: -----
x \leftarrow y(0);
                             -- legal (same data types: ROW)
x <= v(1);
                             -- illegal (type mismatch: ROW x STD_LOGIC_VECTOR)
x <= w(2);
                             -- illegal (w must have 2D index)
x <= w(2, 2 DOWNTO 0); -- illegal (type mismatch: ROW x STD LOGIC)
v(0) <= w(2, 2 DOWNTO 0); -- illegal (mismatch: STD LOGIC VECTOR x STD LOGIC)
v(0) <= w(2);
                            -- illegal (w must have 2D index)
y(1) <= v(3);
                            -- illegal (type mismatch: ROW x STD LOGIC VECTOR)
y(1)(7 DOWNTO 3) \le x(4 DOWNTO 0); -- legal (same type, same size)
v(1)(7 \text{ DOWNTO } 3) \leftarrow v(2)(4 \text{ DOWNTO } 0); -- \text{ legal (same type, same size)}
w(1, 5 DOWNTO 1) \leftarrow v(2)(4 DOWNTO 0) -- illegal (type mismatch)
```

#### آرایهها (ARRAYS) (۹)

← مثال:

TYPE bit\_vector IS ARRAY (NATURAL RANGE <>) OF BIT;

- -- This is indeed the pre-defined type BIT\_VECTOR.
- -- RANGE <> is used to indicate that the range is unconstrained.
- -- NATURAL RANGE <>, on the other hand, indicates that the only
- -- restriction is that the range must fall within the NATURAL
- -- range.

#### **PORT ARRAY**

- ← چگونه پورتهای تعریف شده در entity یک آرایه باشند؟
- پس از یادگیری مفهوم package، تدریس خواهد شد!

#### (1) RECORDS

مشابه آرایه ها با این تفاوت که می توانند شامل اشیائی از انواع داده های مختلف باشند.

🖊 مثال:

TYPE birthday IS RECORD

day: INTEGER RANGE 1 TO 31;

month: month\_name;

END RECORD;

#### (Y) RECORDS

```
library ieee;
    use ieee.std logic 1164.all;
    package example record pkg is
       -- Outputs from the FIFO.
      type t FROM FIFO is record
        wr full : std logic;
                                     -- FIFO Full Flag
        rd empty : std logic;
                                         -- FIFO Empty Flag
        rd dv : std logic;
10
        rd_data : std_logic_vector(7 downto 0);
11
12
       end record t FROM FIFO;
13
14
       -- Inputs to the FIFO.
15
       type t TO FIFO is record
       wr_en : std_logic;
16
17
        wr data : std logic vector(7 downto 0);
18
        rd_en : std_logic;
       end record t TO FIFO;
20
21
       constant c FROM FIFO INIT : t FROM FIFO := (wr full => '0',
22
                                                  rd empty => '1',
                                                  rd dv => '0',
23
24
                                                  rd data => (others => '0'));
25
       constant c_TO_FIFO_INIT : t_TO_FIFO := (wr_en => '0',
                                              wr data => (others => '0'),
                                              rd en => '0');
28
29
30
    end package example record pkg;
```

(Y) RECORDS

```
library ieee;
    use ieee.std logic 1164.all;
    use ieee.numeric_std.all;
    use work.example record pkg.all; -- USING PACKAGE HERE!
    entity example record is
      port (
        i clk : in std logic;
10
        i_fifo : in t_FROM_FIFO;
        o_fifo : out t_TO_FIFO := c_TO_FIFO_INIT -- intialize output record
    end example_record;
14
    architecture behave of example_record is
      signal r_WR_DATA : unsigned(7 downto 0) := (others => '0');
      -- Handles writes to the FIFO
      p_FIFO_WR : process (i_clk) is
        if rising edge(i clk) then
         if i fifo.wr full = '0' then
            o fifo.wr en <= '1';
            o_fifo.wr_data <= std_logic_vector(r_WR_DATA + 1);</pre>
          end if:
        end if:
30
      end process p_FIFO_WR;
      -- Handles reads from the FIFO
      p_FIFO_RD : process (i_clk) is
        if rising_edge(i_clk) then
          if i_fifo.rd_empty = '0' then
            o_fifo.rd_en <= '1';
          end if;
        end if;
40
      end process p_FIFO_RD;
    end behave:
```

## نوعداده های SIGNED و NSIGNED (۱)

- در پکیج  $std\_logic\_arith$  تعریف شده اند.  $\succ$ 
  - 🖊 ساختار آنها:

SIGNAL x: SIGNED (7 DOWNTO 0);

SIGNAL y: UNSIGNED (0 TO 3);

- ست. برای UNSIGNED، یا بدون علامت، عددی است که هیچوقت کوچکتر از  $\cdot$  نیست. برای مثال "0101" عدد ۵ دهدهی را نشان میدهد و "1101" عدد ۵ دهدهی را
  - $\sim SIGNED$ ، یا علامتدار، عددی است که میتواند منفی یا مثبت باشد. برای مثال  $\sim 1101$  عدد  $\sim 1101$  عدد  $\sim 1101$  دهدهی را نشان میدهد و  $\sim 1101$  عدد  $\sim 1101$

#### نوع داده های SIGNED و CY) UNSIGNED

ightharpoonup عملیات مجاز بر روی نوعداده های SIGNED و SIGNED و STD\_LOGIC\_VECTRO با توجه به این که از چه پکیجی استفاده شده است:

package Name	STD_LOGIC_VECTOR	SIGNED & UNSIGNED
std_logic_1164	منطقى	
std_logic_1164 std_logic_unsigned يا std_logic_1164 std_logic_signed	منطقی و حسابی	
std_logic_1164 std_logic_arith		حسابی
std_logic_1164 numeric_std		حسابی و منطقی

# تبدیل انواعداده به یکدیگر (۱)

- → VHDL اجازه عملیات مستقیم بین نوعداده های مختلف را نمیدهد.
- - به این معنا که هر دو عملوند نوع پایه(base type) یکسانی دارند.
- در این حالت پکیج \*std\_logic\_1164/ز ieee دارای توابع مستقیم برای تبدیل انواع داده به یکدیگر است.

🖊 مثال:

```
TYPE long IS RANGE -100 TO 100;

TYPE short IS RANGE -10 TO 10;

SIGNAL x : short;

SIGNAL y : long;
...

y <= 2*x + 5; -- error, type mismatch

y <= long(2*x + 5); -- OK, result converted into type long</pre>
```

# تبدیل انواعداده به یکدیگر (۲)

تبدیل انواعداده به یکدیگر با استفاده از توابع موجود در در پکیج  $std\_logic\_arith$  از ieee

#### conv\_integer(p):

- **P:** INTEGER, UNSIGNED, SIGNED, or STD\_ULOGIC
- to: INTEGER
- Notice that STD\_LOGIC\_VECTOR is not included.

#### conv\_unsigned(p, b):

- **P:** INTEGER, UNSIGNED, SIGNED, or STD\_ULOGIC
- to: UNSIGNED
- **b**: size

# تبدیل انواعداده به یکدیگر (۳)

#### conv\_signed(p, b):

• **P:** INTEGER, UNSIGNED, SIGNED, or STD\_ULOGIC

• **to:** SIGNED

• **b**: size

#### conv\_std\_logic\_vector(p, b):

P: INTEGER, UNSIGNED, SIGNED, or STD\_LOGIC

• to: STD\_LOGIC\_VECTOR

• **b**: size

## تبدیل انواعداده به یکدیگر (۴)

🕨 مثال: تبدیل انواعداده به یکدیگر:

```
LIBRARY ieee:
USE ieee.std logic 1164.all;
USE ieee.std logic arith.all;
SIGNAL a: IN UNSIGNED (7 DOWNTO 0);
SIGNAL b: IN UNSIGNED (7 DOWNTO 0);
SIGNAL y: OUT STD_LOGIC_VECTOR (7 DOWNTO 0);
y <= CONV STD LOGIC VECTOR ((a+b), 8);
   Legal operation: a+b is converted from UNSIGNED to an
-- 8-bit STD_LOGIC_VECTOR value, then assigned to y.
```

# تبدیل انواعداده به یکدیگر (۵)

```
🗲 دو تبدیل نوعداده مهم:

STD_LOGIC_VECTOR به INTEGER به STD_LOGIC_VECTOR 

• True 

•
use ieee.numeric std.all;
my_slv <= std_logic_vector(to_unsigned(my_int, my_slv'length));</pre>
                                                                                                                                                                                         ✓ تبدیل STD_LOGIC_VECTOR به INTEGER
use ieee.numeric std.all;
                                                                                                                                                                                                                                                                                                                       -- for signed integer
my int <= to integer(signed(my slv));</pre>
-- or
my_int <= to_integer(unsigned(my_slv));</pre>
                                                                                                                                                                                                                                                                                                                             -- for unsigned integer
```

#### مثال ۱

#### Single Bit Versus Bit Vector >

```
ENTITY and2 IS
                                 ENTITY and 2 IS
   PORT (a, b: IN BIT;
                                    PORT (a, b: IN BIT VECTOR (0 TO 3);
                                          x: OUT BIT VECTOR (0 TO 3));
         x: OUT BIT);
END and2;
                                 END and2;
ARCHITECTURE and OF and IS
                                 ARCHITECTURE and 2 OF and 2 IS
BEGIN
                                 BEGIN
  x \le a AND b;
                                    x \le a AND b;
END and2;
                                 END and2;
```

#### مثال ۲

Tri-state Buffer >

```
LIBRARY ieee;
USE ieee.std_logic_1164.all;

ENTITY tri_state IS

PORT (input, ena: IN STD_LOGIC;
output: OUT STD_LOGIC);

END ENTITY;

ARCHITECTURE tri_state OF tri_state IS
BEGIN

output <= input WHEN ena='1' ELSE 'Z';
END ARCHITECTURE;
```

#### مثال ۳

ROM >

```
entity ROM design IS
       PORT (address: IN INTEGER RANGE 0 TO 7;
              output: OUT BIT_VECTOR (3 DOWNTO 0));
END ROM_design;
ARCHITECTURE rom_design OF ROM_design IS
   TYPE rom IS ARRAY (0 TO 7) OF BIT VECTOR (3 DOWNTO 0);
   CONSTANT my rom: rom := ("1111",
                                    "1110",
                                     "1101",
                                    "1100",
                                    "1000",
                                    "0111",
                                    "0110",
                                     "0101");
BEGIN
output <= my_rom (address);</pre>
END rom design;
```

#### مطالعه بيشتر

- یخش ۳.۱۰ کتاب Circuit Design With VHDL:
  - ک مثال ۳.۱ (صفحه ۳۸)
  - 🖊 مثال ۳.۳ (صفحه ۴۱)

#### تمرين

- :Circuit Design With VHDL کتاب ۴.۱۱ کتاب
  - 🗡 تمرین ۳.۲ (صفحه ۴۴)
  - 🗡 تمرین ۳.۵ (صفحه ۴۴)

پایان بخش انواع داده