



دوره مقدماتی آشنایی با FPGA و VHDL

مقدمه

محمدرضا عزیزی

امیرعلی ابراهیمی

بهار ۱۳۹۷

بخش‌های اصلی کد VHDL

➤ یک کد VHDL از حداقل سه بخش اصلی زیر تشکیل شده است:

- فراخوانی **LIBRARY** ها: لیست تمام کتابخانه های استفاده شده.

برای مثال: *std, ieee, work* و ...

- **ENTITY**: پورت های ورودی/خروجی مدار

- **ARCHITECTURE**: بخشی از کد VHDL که نحوه رفتار مدار را توصیف می کند.




Figure 2.1
Fundamental sections of a basic VHDL code.

کتابخانه (LIBRARY)

➤ مجموعه ای از کدهایی که زیاد استفاده می شود.

➤ استفاده از کتابخانه ها ← افزایش resuability




Figure 2.2
Fundamental parts of a LIBRARY.

فراخوانی کتابخانه (LIBRARY DECLARATION)

➤ آشکار کردن یک کتابخانه برای یک طراحی

➤ ساختار:

```
LIBRARY library_name;  
USE library_name.package_name.package_parts;
```

➤ حداقل وجود سه پکیج برای یک طراحی الزامی است.

- *ieee.std_logic_1164* از کتابخانه *ieee*

- *standard* از کتابخانه *std*

- *work* از کتابخانه *work*

فراخوانی کتابخانه (LIBRARY DECLARATION)

➤ مثال: نحوه فراخوانی این سه کتابخانه:

```
LIBRARY ieee;  
USE ieee.std_logic_1164.all;
```

```
LIBRARY std;  
USE std.standard.all;
```

```
LIBRARY work;  
USE work.all;
```

➤ نکته: از **;** برای پایان یک عبارت و از **--** برای کامنت گذاری استفاده می‌شود.

فراخوانی کتابخانه (LIBRARY DECLARATION)

➤ نکته: کتابخانه‌های `std` و `work` به صورت پیش‌فرض، برای هر طرح آشکار هستند و نیازی به فراخوانی نیست.

➤ نکته: کتابخانه `ieee` فقط زمانی استفاده می‌شود که از نوع داده‌های `STD_LOGIC` یا `STD_ULOGIC` استفاده شود.

➤ اهداف هر یک از این سه کتابخانه:

- پکیج `std_logic_1164` از کتابخانه `ieee`: معرفی نوع داده‌هایی با چند سطح منطقی
- `std`: کتابخانه مرجع – انواع داده، ورودی و خروجی متنی و ...
- `work`: محل ذخیره شدن طراحی (فایل `.vhd` و فایل‌های ایجاد شده توسط کامپایلر، شبیه‌ساز و ...)

پکیج‌های کتابخانه IEEE

➤ *std_logic_1164*

- نوع داده‌های STD_LOGIC (۸ مقداره) و STD_ULOGIC (۹ مقداره)

➤ *std_logic_arith*

- نوع داده‌های SIGNED و UNSIGNED
- عملیات مقایسه و ریاضی برای این نوع داده‌ها
- function های تبدیل نوع داده:

• *conv_integer(p)*

• *conv_unsigned(p, b)*

• *conv_signed(p, b)*

• *conv_std_logic_vector(p, b)*

پکیج‌های کتابخانه IEEE

std_logic_signed ➤

- کتابخانه‌هایی که عملیاتی بر روی نوع داده `std_logic_vector` تعریف می‌کند که گویی نوع داده `signed` هستند.

std_logic_unsigned ➤

- کتابخانه‌هایی که عملیاتی بر روی نوع داده `std_logic_vector` تعریف می‌کند که گویی نوع داده `unsigned` هستند.

← توضیح بیشتر در فصل ۳

(۱) ENTITY

➤ لیست پورت‌های ورودی و خروجی مدار

➤ ساختار:

```
ENTITY entity_name IS
  PORT (
    port_name : signal_mode signal_type;
    port_name : signal_mode signal_type;
    ...);
END entity_name;
```




Figure 2.3
Signal modes.

➤ signal_mode:

- زمانی از BUFFER استفاده می‌شود که یک خروجی در داخل کد بخواهی خوانده شود.

(۲) ENTITY

:BUFFER ➤

```
if some_out = x then                                -- some_out is output
    -- do something --
end if ;

some_out <= intermediate_some_out;                  -- some_out is output
if intermediate_some_out = x then
    -- do something --
end if;

-----

if some_out = x then                                -- some_out is buffer
    -- do something --
end if ;
```

(۳) ENTITY

➤ signal_type:

▪ BIT, STD_LOGIC, INTEGER و ...

➤ نام سیگنال (signal_name):

▪ هر نامی به جز

نامهای رزرو شده

زبان VHDL

<i>From VHDL 87:</i>	ENTITY EXIT FILE FOR FUNCTION GENERATE GENERIC GUARDED IF IN INOUT IS LABEL LIBRARY LINKAGE LOOP MAP MOD NAND NEW NEXT NOR NOT NULL OF ON	OPEN OR OTHERS OUT PACKAGE PORT PROCEDURE PROCESS RANGE RECORD REGISTER REM REPORT RETURN SELECT SEVERITY SIGNAL SUBTYPE THEN TO TRANSPORT TYPE UNITS UNTIL USE VARIABLE	WAIT WHEN WHILE WITH XOR <i>From VHDL 93:</i> GROUP IMPURE INERTIAL LITERAL POSTPONED PURE REJECT ROL ROR SHARED SLA SLL SRA SRL UNAFFECTED XNOR
----------------------	--	---	---

(۴) ENTITY

➤ مثال: گیت nand:



Figure 2.4
NAND gate.

```
ENTITY nand_gate IS
    PORT (a, b : IN BIT;
          x : OUT BIT);
END nand_gate;
```

(۱) ARCHITECTURE

➤ توضیح این که یک مدار چگونه باید رفتار کند.

➤ ساختار:

```
ARCHITECTURE architecture_name OF entity_name IS  
    [declarations]  
BEGIN  
    (code)  
END architecture_name;
```

➤ هر architecture شامل دو بخش است:

- بخش **declarative**: فراخوانی signal ها و constant ها. (اختیاری)
- بخش **کد**: از BEGIN به پایین.

➤ نحوه نام گذاری مشابه با نحوه نام گذاری entity است. می تواند همانم با entity باشد.

(۲) ARCHITECTURE

➤ مثال: گیت nand:



Figure 2.4
NAND gate.

```
ARCHITECTURE myarch OF nand_gate IS
BEGIN
    x <= a NAND b;
END myarch;
```

➤ عملگر انتساب: <=

پایان بخش ساختار کد