

دوره مقدماتی آشنایی با FPGA و VHDL

کد ترتیبی

محمدرضا عزیزی امیرعلی ابراهیمی

مقدمه (۱)

- همانطور که در فصل α اشاره شد، VHDL ذاتا همروند است.
- تنها در بلوکهای FUNCTIONS ،PROCESSES و PROCEDURES می توان کد ترتیبی نوشت.
 - به صورت کلی، هر یک از این بلوکها با سایر بخشهای کد، همروند اند.
 - که ترتیبی به مدارهای ترتیبی محدود نمی شود و با استفاده از آن می توان مدارهای ترکیبی را نیز پیاده سازی کرد.
 - ← دستورات قابل استفاده در کد ترتیبی شامل موارد زیر هستند:
 - IF •
 - CASE •
 - LOOP •
 - WAIT •

مقدمه (۲)

:VARIABLE >

- تنها داخل کد ترتیبی استفاده میشوند.
- برخلاف SIGNAL نمی توانند به صورت سراسری تعریف شود.
- مقدار آن نمی تواند به صورت مستقیم به خارج از بلوکهای کد ترتیبی، ارسال شود.
 - ◄ در این فصل بر روی PROCESS تمرکز می کنیم.
- FUNCTION و PROCEDURE مشابه با PROCESS هستند و در بخش دوم درس (طراحی سیستم) بررسی خواهند شد.

(I) PROCESS

- ✓ یک بلوک(بخش) ترتیبی در کد VHDL.
 - 🖊 ساختار:

```
[label:] PROCESS (sensitivity list)
  [VARIABLE name type [range] [:= initial_value;]]
BEGIN
  (sequential code)
END PROCESS [label];
```

- تغییر (sensitivity list) هرگاه یکی از سیگنالهای موجود در لیست حساسیت \triangleright PROCESS) تغییر کند،
 - در صورت استفاده از WAIT، نیازی به لیست حساسیت نیست و در این صورت، هرگاه شرط WAIT برآورده شود، PROCESS اجرا می شود.
 - مقداردهی اولیه سنتزپذیر نیست و فقط برای شبیهسازی استفاده میشود.

SIGNAL در مقابل SIGNAL

Table 7.1 Comparison between SIGNAL and VARIABLE.

	SIGNAL	VARIABLE
Assignment	<=	:=
Utility	Represents circuit interconnects (wires)	Represents local information
Scope	Can be global (seen by entire code)	Local (visible only inside the corresponding PROCESS, FUNCTION, or PROCEDURE)
Behavior	Update is not immediate in sequential code (new value generally only available at the conclusion of the PROCESS, FUNCTION, or PROCEDURE)	Updated immediately (new value can be used in the next line of code)
Usage	In a PACKAGE, ENTITY, or ARCHITECTURE. In an ENTITY, all PORTS are SIGNALS by default	Only in sequential code, that is, in a PROCESS, FUNCTION, or PROCEDURE

(1) IF

- 🖊 یکی از دستورات قابل استفاده در کد ترتیبی.
- ستفاده PROCEDURES و FUNCTIONS ہ $^{\prime}$ استفاده $^{\prime}$ استفاده می شود.

🖊 ساختار:

```
IF conditions THEN assignments;
ELSIF conditions THEN assignments;
...
ELSE assignments;
END IF;
```


(Y) IF

◄ مثال:

(W) IF


◄ مثال: فلیپفلاپ D با ریست آسنکرون ۱

```
2 LIBRARY ieee;
3 USE ieee.std_logic_1164.all;
5 ENTITY dff IS
      PORT (d, clk, rst: IN STD_LOGIC;
   q: OUT STD_LOGIC);
8 END dff;
10 ARCHITECTURE behavior OF dff IS
11 BEGIN
       PROCESS (clk, rst)
12
       BEGIN
13
            IF (rst='1') THEN
14
                 q <= '0';
15
    ELSIF (clk'EVENT AND clk='1') THEN
16
                 q \ll d;
17
            END IF;
18
19
       END PROCESS;
20 END behavior;
21 -----
```



(۴) IF


لا با ریست آسنکرون ۱ پا که مثال: فلیپفلاپ D با ریست




(۵) IF

→ مثال: شمارنده ۱ رقمی ۱# (۰ – ۹ – ۰)

```
2 LIBRARY ieee;
3 USE ieee.std_logic_1164.all;
5 ENTITY counter IS
6
       PORT (clk : IN STD_LOGIC;
             digit : OUT INTEGER RANGE 0 TO 9);
8 END counter;
10 ARCHITECTURE counter OF counter IS
11 BEGIN
        count: PROCESS(clk)
12
             VARIABLE temp : INTEGER RANGE 0 TO 10;
13
14
        BEGIN
             IF (clk'EVENT AND clk='1') THEN
15
16
                  temp := temp + 1;
17
                  IF (temp=10) THEN temp := 0;
18
                  END IF;
19
             END IF;
             digit <= temp;</pre>
20
21
        END PROCESS count;
22 END counter;
23
```



(۶) IF




(V) IF

```
🖊 مثال: شیفت رجیستر (shift register):
2 LIBRARY ieee;
3 USE ieee.std_logic_1164.all;
5 ENTITY shiftreg IS
                                    -- # of stages
       GENERIC (n: INTEGER := 4);
6
       PORT (d, clk, rst: IN STD LOGIC;
7
             q: OUT STD LOGIC);
9 END shiftreg;
11 ARCHITECTURE behavior OF shiftreg IS
        SIGNAL internal: STD LOGIC VECTOR (n-1 DOWNTO 0);
12
13 BEGIN
                                                                      DFF
                                                                             DFF
                                                                                     DFF
                                                                                            DFF
        PROCESS (clk, rst)
14
15
        BEGIN
             IF (rst='1') THEN
16
17
                  internal <= (OTHERS => '0');
18
             ELSIF (clk'EVENT AND clk='1') THEN
                  internal <= d & internal(internal'LEFT DOWNTO 1);</pre>
19
20
             END IF;
21
        END PROCESS;
22
        q <= internal(0);</pre>
23 END behavior;
```

24

(\(\)) IF

◄ مثال: شيفت رجيستر (shift register):



(1) WAIT

- ← عملکرد WAIT گاهی اوقات شبیه IF است.
- ← هنگامی که از WAIT استفاده میشود، نمیتوانیم لیست حساسیت داشته باشیم.
 - 🖊 ساختار:

```
WAIT UNTIL signal_condition;

WAIT ON signal1 [, signal2, ...];

WAIT FOR time;
```

(Y) WAIT

- تنها یک سیگنال قبول می کند. WAIT UNTIL 🗲
- بنابراین برای پیادهسازی کدهای سنکرون مناسبتر است.
- ✓ از آنجایی که PROCESS در این حالت، لیست حساسیت ندارد، WAIT UNTIL باید به عنوان اولین دستور نوشته شود.
 - PROCESS هر گاه که شرط WAIT UNTIL برقرار شود، اجرا می شود.
 - مثال: ثبات ۸ بیتی با ریست سنکرون:

```
PROCESS -- no sensitivity list

BEGIN

WAIT UNTIL (clk'EVENT AND clk='1');

IF (rst='1') THEN

output <= "00000000";

ELSIF (clk'EVENT AND clk='1') THEN

output <= input;

END IF;

END PROCESS;
```

(W) WAIT

- → WAIT ON چندین سیگنال قبول می کند.
- ➤ PROCESS تا زمانی که تغییری بر روی یکی از این سیگنال ها رخ ندهد، اجرا نمیشود.
 - ◄ مثال: ثبات ٨ بيتي با ريست آسنكرون:

```
PROCESS

BEGIN

WAIT ON clk, rst;

IF (rst='1') THEN

output <= "00000000";

ELSIF (clk'EVENT AND clk='1') THEN

output <= input;

END IF;

END PROCESS;
```

(F) WAIT

- → WAIT FOR تنها برای شبیهسازی استفاده می شود.
 - ایجاد waveform برای تستبنچ ها.

➤ مثال:

WAIT FOR 5ns;

(۵) WAIT

◄ مثال: فلیبفلاپ D با ریست آسنکرون ۲ پا 2 LIBRARY ieee; 3 USE ieee.std_logic_1164.all; 5 ENTITY dff IS 6 PORT (d, clk, rst: IN STD LOGIC; q: OUT STD LOGIC); 8 END dff: 10 ARCHITECTURE dff OF dff IS 11 BEGIN 12 **PROCESS** 13 BEGIN 14 WAIT ON rst, clk;15 IF (rst='1') THEN IF (rst='1') THEN q <= '0'; 16 ELSIF (clk'EVENT AND clk='1') THEN 17 18 $q \ll d;$ 19 END IF; 20 END PROCESS; 21 END dff; 22

(۶) WAIT

```
🖊 مثال: شمارنده ۱ رقمی ۲# (۰ – ۹ – ۰)
2 LIBRARY ieee;
3 USE ieee.std logic 1164.all;
5 ENTITY counter IS
      PORT (clk : IN STD LOGIC;
            digit : OUT INTEGER RANGE 0 TO 9);
8 END counter;
10 ARCHITECTURE counter OF counter IS
11 BEGIN
12
       PROCESS -- no sensitivity list
            VARIABLE temp : INTEGER RANGE 0 TO 10;
13
   BEGIN
14
15
            WAIT UNTIL (clk'EVENT AND clk='1');
16
            temp := temp + 1;
17
            IF (temp=10) THEN temp := 0;
            END IF;
18
19
           digit <= temp;</pre>
20
  END PROCESS;
21 END counter;
22
```

(1) CASE

🖊 ساختار:

```
CASE identifier IS

WHEN value => assignments;

WHEN value => assignments;

...

END CASE;
```

مثال:

```
CASE control IS
```

```
WHEN "00" => x<=a; y<=b;
WHEN "01" => x<=b; y<=c;
WHEN OTHERS => x<="0000"; y<="ZZZZZ";
END CASE;
```

(Y) CASE

→ مقدار WHEN می تواند یکی از حالتهای زیر باشد:

```
WHEN value -- single value
```

WHEN value1 to value2 -- range, for enumerated data types

-- only

WHEN value1 | value2 | ... -- value1 or value2 or ...

(Y) CASE

:WHEN در مقابل CASE >

Table 6.1 Comparison between WHEN and CASE.

	WHEN	CASE			
Statement type	Concurrent	Sequential			
Usage	Only outside PROCESSES, FUNCTIONS, or PROCEDURES	Only inside PROCESSES, FUNCTIONS, or PROCEDURES			
All permutations must be tested	Yes for WITH/SELECT/WHEN	Yes			
Max. # of assignments per test	1	Any			
No-action keyword	UNAFFECTED	NULL			

(F) CASE

• WHEN در مقابل CASE

→ CASE

• CASE

•

```
--- With WHEN: -----
WITH sel SELECT
     x <= a WHEN "000",
          b WHEN "001",
          c WHEN "010",
          UNAFFECTED WHEN OTHERS;
 --- With CASE: ----
CASE sel IS
     WHEN "000" => x<=a;
     WHEN "001" => x <= b;
     WHEN "010" => x <= c;
     WHEN OTHERS => NULL;
END CASE;
```

(a) CASE

```
#۳ با ریست آسنکرون D با فلیپفلاپ D
2 LIBRARY ieee;
                                          -- Unnecessary declaration,
3
                                          -- because
4 USE ieee.std_logic_1164.all;
                                          -- BIT was used instead of
5
                                          -- STD LOGIC
7 ENTITY dff IS
8 PORT (d, clk, rst: IN BIT;
9 q: OUT BIT);
10 END dff:
11 ----
12 ARCHITECTURE dff3 OF dff IS
13 BEGIN
14
       PROCESS (clk, rst)
15
       BEGIN
            CASE rst IS
16
                 WHEN '1' => q <= '0';
17
                 WHEN '0' =>
18
                      IF (clk'EVENT AND clk='1') THEN
19
                           q \ll d;
20
21
                      END IF;
                 WHEN OTHERS => NULL; -- Unnecessary, rst is of type
22
23
                                          -- BIT
24
            END CASE;
25
   END PROCESS;
26 END dff3;
27
```

(۶) CASE

```
(7 segment) مثال: شمارنده دو بیتی با خروجی بر روی نمایشگر \nabla قسمتی \nabla
2 LIBRARY ieee;
3 USE ieee.std_logic_1164.all;
5 ENTITY counter IS
6 PORT (clk, reset : IN STD_LOGIC;
             digit1, digit2 : OUT STD LOGIC VECTOR (6 DOWNTO 0));
8 END counter;
10 ARCHITECTURE counter OF counter IS
11 BEGIN
        PROCESS(clk, reset)
12
13
             VARIABLE temp1: INTEGER RANGE 0 TO 10;
14
             VARIABLE temp2: INTEGER RANGE 0 TO 10;
15
        BEGIN
                                                                     digit1
                                                               reset
```

(V) CASE


```
16
        ---- counter: -----
17
             IF (reset='1') THEN
18
                  temp1 := 0;
19
                  temp2 := 0;
20
             ELSIF (clk'EVENT AND clk='1') THEN
21
                  temp1 := temp1 + 1;
22
                  IF (temp1=10) THEN
23
                       temp1 := 0;
24
                       temp2 := temp2 + 1;
25
                       IF (temp2=10) THEN
26
                            temp2 := 0;
27
                       END IF;
28
                  END IF;
29
             END IF;
```

(A) CASE

```
---- BCD to SSD conversion: -----
30
31
             CASE temp1 IS
32
                  WHEN 0 => digit1 <= "1111110"; --7E
                                                               SSD
33
                  WHEN 1 => digit1 <= "0110000"; --30
                  WHEN 2 => digit1 <= "1101101"; --6D
34
35
                  WHEN 3 => digit1 <= "1111001"; --79
36
                  WHEN 4 => digit1 <= "0110011"; --33
37
                  WHEN 5 => digit1 <= "1011011"; --5B
38
                  WHEN 6 => digit1 <= "1011111"; --5F
                                                                     X
39
                  WHEN 7 => digit1 <= "1110000"; --70
                                                          Input: "xabcdefg"
                  WHEN 8 => digit1 <= "1111111"; --7F
40
41
                  WHEN 9 => digit1 <= "1111011"; --7B
42
                  WHEN OTHERS => NULL;
43
             END CASE;
```

(9) CASE

```
44
             CASE temp2 IS
45
                  WHEN 0 => digit2 <= "1111110"; --7E
                  WHEN 1 => digit2 <= "0110000"; --30
46
                  WHEN 2 => digit2 <= "1101101"; --6D
47
48
                  WHEN 3 => digit2 <= "1111001"; --79
49
                  WHEN 4 => digit2 <= "0110011"; --33
50
                  WHEN 5 => digit2 <= "1011011"; --5B
                  WHEN 6 => digit2 <= "1011111"; --5F
51
52
                  WHEN 7 => digit2 <= "1110000"; --70
                  WHEN 8 => digit2 <= "1111111"; --7F
53
                  WHEN 9 => digit2 <= "1111011"; --7B
54
55
                  WHEN OTHERS => NULL;
56
             END CASE;
       END PROCESS;
57
58 END counter;
59
```



Input: "xabcdefg"

(1) **LOOP**

- 🖊 حلقه هنگامی که میخواهیم یک بخش کد را چند بار اجرا کنیم.
 - ➤ ساختار FOR/LOOP:

```
[label:] FOR identifier IN range LOOP
  (sequential statements)
END LOOP [label];
```

- تکرار به تعداد مشخص
- ➤ ساختار WHILE/LOOP:

```
[label:] WHILE condition LOOP
  (sequential statements)
END LOOP [label];
```

■ تکرار تا زمانی که (WHILE) شرایط برقرار باشند.

(Y) LOOP

:EXIT ➤

```
[label:] EXIT [label] [WHEN condition];
```

ا جهت خروج از حلقه

:NEXT ➤

```
[label:] NEXT [loop_label] [WHEN condition];
```

◄ جهت از قلم انداختن (skip) مرحله ای از حلقه

(W) LOOP

مثال FOR/LOOP:

- ← برای این که FOR/LOOP به صورت عمومی سنتزپذیر باشد، باید هر دو حد range آن، استاتیک باشد.
- به طور مثال، "FOR i IN 0 TO choice LOOP" که در آن choice یک ورودی غیر استاتیک است، به طور عمومی سنتزپذیر نیست.

(F) LOOP

```
→ مثال WHILE/LOOP:

WHILE (i < 10) LOOP -- repeates until i >= 10
    WAIT UNTIL clk'EVENT AND clk='1';
     (other statements)
END LOOP;
                                                      ➤ مثال EXIT:
FOR i IN data RANGE LOOP
     CASE data(i) IS
           WHEN '0' => count:=count+1;
           WHEN OTHERS => EXIT;
     END CASE;
END LOOP;
```


(a) LOOP

➤ مثال NEXT:

```
FOR i IN 0 TO 15 LOOP
    NEXT WHEN i=skip;    -- jumps to next iteration
    (...)
END LOOP;
```

(۶) LOOP

:Carry Ripple Adder مثال:




- $sj = a_j XOR b_j XOR c_j$
- $cj1 = (a_j AND b_j) OR (a_j AND c_j) OR (b_j AND c_j)$

(V) LOOP

```
1 ----- Solution 1: Generic, with VECTORS ------
2 LIBRARY ieee;
3 USE ieee.std logic 1164.all;
5 ENTITY adder IS
6
       GENERIC (length : INTEGER := 8);
       PORT (a, b: IN STD_LOGIC_VECTOR (length-1 DOWNTO 0);
8
              cin: IN STD LOGIC;
9
              s: OUT STD LOGIC VECTOR (length-1 DOWNTO 0);
10
              cout: OUT STD LOGIC);
11 END adder:
12
13 ARCHITECTURE adder OF adder IS
14 BEGIN
15
        PROCESS (a, b, cin)
16
             VARIABLE carry : STD LOGIC VECTOR (length DOWNTO 0);
17
        BEGIN
18
             carry(0) := cin;
19
             FOR i IN 0 TO length-1 LOOP
20
                   s(i) <= a(i) XOR b(i) XOR carry(i);</pre>
                   carry(i+1) := (a(i) AND b(i)) OR (a(i) AND
21
22
                                 carry(i)) OR (b(i) AND carry(i));
23
             END LOOP;
24
             cout <= carry(length);</pre>
25
        END PROCESS;
26 END adder;
27
```

(A) LOOP



(9) LOOP

:Leading Zeros مثال:

■ شمارش تعداد ۰ های سمت چپ یک وکتور

```
2 LIBRARY ieee;
3 USE ieee.std_logic_1164.all;
5 ENTITY LeadingZeros IS
       PORT ( data: IN STD LOGIC VECTOR (7 DOWNTO 0);
              zeros: OUT INTEGER RANGE 0 TO 8);
7
8 END LeadingZeros;
10 ARCHITECTURE behavior OF LeadingZeros IS
11 BEGIN
12
        PROCESS (data)
13
             VARIABLE count: INTEGER RANGE 0 TO 8;
14
        BEGIN
15
             count := 0;
16
             FOR i IN data RANGE LOOP
17
                  CASE data(i) IS
                       WHEN '0' => count := count + 1;
18
19
                       WHEN OTHERS => EXIT;
20
                  END CASE;
21
             END LOOP;
22
             zeros <= count;</pre>
        END PROCESS;
24 END behavior;
25
```

(1°) LOOP

		Ö	100.	Ons	20	0.0ns		300.Ons	400.	Ons	500	.Ons	600.0ns
data	DO	0)(1	2) 3	<u> 4</u>	X	5 (6) (7)	8	(9	(10	11 12 1
zeros	D8	8 X	7	X	6	X		5		X		4	

نکاتی در مورد پالس ساعت (۱)

- کامپایلر معمولا کدهایی که در آن انتساب در دو لبه کلاک صورت گرفته باشد را نمی تواند کامپایل کند؛ به خصوص در مواقعی که سخت افزار هدف دارای فلیپفلاپهایی باشد که تنها با یک لبه کلاک می توانند کار کنند. مانند CPLDها
 - خطای 'signal does not hold value after clock edge' یا مشابه.
- حالتی را در نظر بگیریم که یک شمارنده باید در هر لبه پالس ساعت، مقدارش یک واحد افزایش یابد:

```
PROCESS (clk)
BEGIN

IF(clk'EVENT AND clk='1') THEN

counter <= counter + 1;
ELSIF(clk'EVENT AND clk='0') THEN

counter <= counter + 1;
END IF;

...
END PROCESS;

ال حالت، علاوه بر خطای قبلی، ممکن است کامپایلر اعلام کند که Counter چندین بار درایو شده است و کامپایل متوقف شود.
```

نکاتی در مورد یالس ساعت (۲)

- ← صفت EVENT باید همراه با یک شرط به کار رود.
- IF(clk'EVENT AND clk='1') صحیح است.
- در صورتی که نوشته شود IF(clk'EVENT)، یا کامپایلر شرط یک بودن کلاک را اضافه میکند و یا خطای زیر را اعلام میکند:
 - "clock not locally stable" •

```
PROCESS (clk)

BEGIN

IF (clk'EVENT) THEN

counter := counter + 1;

END IF;

...

END PROCESS;

در این حالت، یا فقط در لبههای بالارونده، مقدار Counter اضافه می شود و یا خطا رخ می دهد.
```

نکاتی در مورد پالس ساعت (۳)


← اگر سیگنالی در لیست حساسیت نوشته شود، می تواند درون PROCESS استفاده نشود.

🖊 مثال:

- این کد بدون خطا کامپایل میشود.
- دقت شود که در هر PROCESS، انتساب به یک سیگنال مجزا انجام شده است.

پیادهسازی مدار ترکیبی با کد ترتیبی (۱)

- 🗡 با رعایت شروط زیر، مدار ساخته شده، یک مدار ترکیبی خواهد بود:
- تمامی سیگنالهای ورودی (سیگنالهایی که مقدار آنها خوانده خواهد شد) باید در لیست حساسیت PROCESS ظاهر شوند.
 - در صورت رعایت نکردن این شرط، کامپایلر warning ای دارای همین مهفوم اعلام می کند.
 - تمامی ترکیبهای سیگنالهای ورودی/خروجی، با بررسی کد به دست آید.
 - در صورت رعابت نکردن این شرط، لچ ساخته خواهد شد.



◄ مثال:

پیادهسازی مدار ترکیبی با کد ترتیبی (۲)

```
2 LIBRARY ieee;
3 USE ieee.std_logic_1164.all;
5 ENTITY example IS
     PORT (a, b, c, d: IN STD LOGIC;
7
           sel: IN INTEGER RANGE 0 TO 3;
           x, y: OUT STD LOGIC);
9 END example;
10 --
11 ARCHITECTURE example OF example IS
12 BEGIN
13
        PROCESS (a, b, c, d, sel)
14
        BEGIN
15
             IF (sel=0) THEN
16
                   x <= a;
                   y<='0';
17
             ELSIF (sel=1) THEN
18
19
                   x <= b;
                   y<='1';
20
21
             ELSIF (sel=2) THEN
22
                   X <= C;
23
              ELSE
24
                   x < = d;
25
             END IF;
26
        END PROCESS;
27 END example;
28
```

پایان بخش کد ترتیبی