

دوره مقدماتی آشنایی با FPGA و VHDL

کد همروند

محمدرضا عزیزی امیرعلی ابراهیمی


همروند در مقابل ترتیبی

- ✓ این فصل را با مرور تفاوت های اساسی *مدار* های ترکیبی(combinational) و ترتیبی(sequential) شروع می کنیم.
 - کنیم. کر ادامه، تفاوتهای کدهای همروند(Concurrent) و ترتیبی را بررسی می کنیم.
 - ← با ساختار کدهای همروند در زبان VHDL آشنا میشویم.
- با استفاده از ساختار کد همروند، مثالهایی آموزشی و کاربردی را در میان و انتهای فصل بررسی میکنیم.

مدار ترکیبی در مقابل مدار ترتیبی (۱)

◄ مدار تركيبي:


- خروجی مدار فقط به ورودیهای مدار وابسته است.
- به صورت کلی، سیستم به واحدهای حافظه نیازی ندارد.
 - با گیتهای منطقی قابل پیادهسازی است.



مدار ترکیبی در مقابل مدار ترتیبی (۲)

🗡 مدار ترتیبی:


- خروجی مدار علاوه بر ورودیهای هم اکنون، به ورودیهای قبلی هم وابسته است.
 - سیستم به واحدهای حافظه نیاز دارد.
- این واحدهای حافظه توسط حلقه feedback به یک مدار ترکیبی متصل میشوند.
 - پس ورودی های قبلی، در خروجی فعلی مدار تاثیر می گذارند.



مدار ترکیبی در مقابل مدار ترتیبی (۳)

← بررسی یک اشکال رایج:

- هر مداری که واحد حافظه(فلیپفلاپها) داشته باشد، لزوما مدار ترتیبی نیست.
- به عنوان مثال، پیادهسازی (RAM (Random Access Memory) میتواند به صورت شکل زیر باشد.
- در این شکل، واحدهای حافظه به صورت *مستقیم* با مدار ترکیبی در ارتباط هستند و نه به حالت feedback.



• پس ورودی های قبلی، در خروجی فعلی مدار تاثیر نمی گذارند. ← مدار تاثیر نمی گذارند.

کد همروند در مقابل کد ترتیبی (۱)

- که VHDL به صورت پیشفرض، همروند(concurrent) یا موازی است.
- ← تنها كدهايى كه درون FUNCTION ،PROCESS و PROCEDURE نوشته شوند، ترتيبى(sequential) هستند.
- کدهای داخل این بلوکها ترتیبی هستند اما هر یک از این بلوکها، به صورت کامل، به بلوکها و دستورات دیگر مدار، همروند هستند.
 - ← مثال: فرض کنید stat2 ،stat1 و stat3 سه دستور همروند باشند. هر یک از حالتهای زیر، مدار فیزیکی یکسانی تولید می کند:

```
stat1 stat3 stat1
```

$$stat2 \equiv stat2 \equiv stat3 \equiv etc.$$

stat3 stat1 stat2

کد همروند در مقابل کد ترتیبی (۲)

- 🖊 با استفاده از کد همروند، تنها مدارهای ترکیبی قابل پیاده سازی هستند.
- 🖊 برای پیاده سازی مدارهای ترتیبی، باید از کد ترتیبی(فصل ۶) استفاده شود.
- البته با استفاده از کد ترتیبی، میتوان مدارهای ترکیبی را نیز پیاده سازی کرد.
 - در فصل ۶ توضیح داده خواهد شد.
 - ح در این فصل، کد همروند مورد بررسی قرار خواهد گرفت.
- كدهايي كه خارج از FUNCTION ،PROCESS و PROCEDURE نوشته ميشوند.
 - در کد همروند از دستورات زیر می توان استفاده کرد:
 - عملگرها(فصل ۴)
 - WHEN (WHEN/ELSE or WITH/SELECT/WHEN)
 - GENERATE •

استفاده از عملگرها (۱)

```
🖊 با استفاده از عملگرها می توان هر مدار ترکیبی ای را پیادهسازی کرد.
                             ← مثال: مالتی پلکسر ۴ به ۱ (با استفاده از عملگرها)
LIBRARY ieee;
USE ieee.std_logic_1164.all;
ENTITY mux IS
     PORT (a, b, c, d, s0, s1: IN STD_LOGIC;
     y: OUT STD LOGIC);
END mux;
ARCHITECTURE pure logic OF mux IS
BEGIN
                                                           MUX
     y <= (a AND NOT s1 AND NOT s0) OR
              (b AND NOT s1 AND s0) OR
```

END pure logic;


(c AND s1 AND NOT s0) OR

(d AND s1 AND s0);

s1 s0

استفاده از عملگرها (۲)

🖊 مثال: مالتي پلکسر ۴ به ۱



(1) WHEN (SIMPLE AND SELECTED)

< WHEN (حالت ساده):

```
assignment WHEN condition ELSE assignment WHEN condition ELSE ...;
```

:(Selected WHEN) WITH / SELECT / WHEN ➤

```
WITH identifier SELECT assignment WHEN value, assignment WHEN value, ...;
```

- در استفاده از WITH / SELECT / WHEN، تمامی حالتها باید در نظر گرفته شود.
 - با کلمه کلیدی OTHERS می توان برای مجموعه حالتهای **دیگر** عملی را انجام داد.
 - کلمه کلیدی UNAFFECTED برای انجام ندادن هیچ دستوری، استفاده میشود.

(Y) WHEN (SIMPLE AND SELECTED)

◄ مثال:

```
---- With WHEN/ELSE -----
outp <= "000" WHEN (inp='0' OR reset='1') ELSE
        "001" WHEN ctl='1' ELSE
        "010";
---- With WITH/SELECT/WHEN ----------
WITH control SELECT
      output <= "000" WHEN reset,
               "111" WHEN set,
                UNAFFECTED WHEN OTHERS;
```

(Y) WHEN (SIMPLE AND SELECTED)

در استفاده از WHEN (در حالت ساده) می توان شرط های نوشته شده در جلوی کلمه کلیدی WHEN را با یک دیگر OR ،AND، یا دیگر عملیات منطقی کرد.


```
output <= '0' when input = '1' or input = 'Z';
```

- ➤ WHEN value -- single value
- WHEN value1 to value2 -- range, for enumerated data types
 -- only
- ➤ WHEN value1 | value2 | ... -- value1 or value2 or ...

(F) WHEN (SIMPLE AND SELECTED)

➤ مثال: مالتی پلکسر ۴ به ۱ (با استفاده از WHEN)

```
1 ----- Solution 1: with WHEN/ELSE ------
2 LIBRARY ieee:
3 USE ieee.std_logic_1164.all;
5 ENTITY mux IS
      PORT (a, b, c, d: IN STD_LOGIC;
             sel: IN STD_LOGIC_VECTOR (1 DOWNTO 0);
             y: OUT STD_LOGIC);
9 END mux:
11 ARCHITECTURE mux1 OF mux IS
12 BEGIN
       v <= a WHEN sel="00" ELSE
13
14
           b WHEN sel="01" ELSE
15
           c WHEN sel="10" ELSE
16
           d:
17 END mux1;
18
```



(a) WHEN (SIMPLE AND SELECTED)

```
1 --- Solution 2: with WITH/SELECT/WHEN -----
2 LIBRARY ieee:
3 USE ieee.std_logic_1164.all;
5 ENTITY mux IS
         PORT (a, b, c, d: IN STD_LOGIC;
                 sel: IN STD_LOGIC_VECTOR (1 DOWNTO 0);
                 y: OUT STD_LOGIC);
9 END mux;
                                                                        MUX
11 ARCHITECTURE mux2 OF mux IS
12 BEGIN
13
          WITH sel SELECT
                                                                        sel (1:0)
14
                    y <= a WHEN "00", -- notice "," instead of ";"
15
                         b WHEN "01",
16
                        c WHEN "10",
17
                        d WHEN OTHERS; -- cannot be "d WHEN "11" " Why?!
18 END mux2;
19
```

(۶) WHEN (SIMPLE AND SELECTED)

```
2 LIBRARY ieee;
3 USE ieee.std_logic_1164.all;
5 ENTITY mux IS
      PORT ( a, b, c, d: IN STD_LOGIC;
           sel: IN INTEGER RANGE 0 TO 3;
            y: OUT STD LOGIC);
9 END mux;
10 ---- Solution 1: with WHEN/ELSE -----
11 ARCHITECTURE mux1 OF mux IS
12 BEGIN
13
  y <= a WHEN sel=0 ELSE
14
      b WHEN sel=1 ELSE
15
          c WHEN sel=2 ELSE
16
           d;
17 END mux1;
```

(V) WHEN (SIMPLE AND SELECTED)

- در این حالت، در هنگام شبیهسازی میتوان هر یک از architecture ها را برای شبیهسازی انتخاب کرد، اما برای سنتز کردن، باید یکی از architecture ها را کامنت کرد.
 - همچنین می توان از بلوک CONFIGURATION استفاده کرد. ← بیشتر بدانید!

(A) WHEN (SIMPLE AND SELECTED)

🖊 مثال: بافر سه حالته:

```
این مدار، در صورتی که مقدار ena برابر باشد، مقدار ورودی را بر روی خروجی قرار میدهد و در غیر این صورت، مقدار 'ZZZZZZZ" را بر روی خروجی قرار میدهد.
   1 LIBRARY ieee;
   2 USE ieee.std logic 1164.all;
   4 ENTITY tri state IS
          PORT ( ena: IN STD_LOGIC;
                   input: IN STD LOGIC VECTOR (7 DOWNTO 0);
                 output: OUT STD LOGIC VECTOR (7 DOWNTO 0));
   8 END tri_state;
                                                                                       ena
   10 ARCHITECTURE tri state OF tri state IS
   11 BEGIN
                                                                        input (7:0)
                                                                                                 output (7:0)
       output <= input WHEN (ena='0') ELSE
   12
                    (OTHERS => 'Z');
   13
                                                                        Figure 5.6
                                                                        Tri-state buffer of example 5.3.
   14 END tri state;
   15
```

(9) WHEN (SIMPLE AND SELECTED)

🖊 مثال: بافر سه حالته:





Figure 5.7 Simulation results of example 5.3.

(1°) WHEN (SIMPLE AND SELECTED)

- خ مثال: Encoder: ≻
- در هر لحظه فقط یک ورودی میتواند مقدار ۱ داشته باشد که آدرس این ورودی، بر روی سیگنال خروجی قرار داده میشود.



(11) WHEN (SIMPLE AND SELECTED)

```
1 ---- Solution 1: with WHEN/ELSE ------
2 LIBRARY ieee;
3 USE ieee.std_logic_1164.all;
5 ENTITY encoder IS
     PORT ( x: IN STD LOGIC VECTOR (7 DOWNTO 0);
           y: OUT STD LOGIC VECTOR (2 DOWNTO 0));
8 END encoder;
10 ARCHITECTURE encoder1 OF encoder IS
11 BEGIN
12 v <= "000" WHEN x="00000001" ELSE
13
         "001" WHEN x="00000010" ELSE
       "010" WHEN x="00000100" ELSE
14
15 "011" WHEN x="00001000" ELSE
16 "100" WHEN x="00010000" ELSE
17 "101" WHEN x="00100000" ELSE
18 "110" WHEN x="01000000" ELSE
      "111" WHEN x="10000000" ELSE
19
20    "ZZZ";
21 END encoder1;
22 -
```

(1Y) WHEN (SIMPLE AND SELECTED)

```
1 ---- Solution 2: with WITH/SELECT/WHEN -----
2 LIBRARY ieee;
3 USE ieee.std_logic_1164.all;
5 ENTITY encoder IS
     PORT ( x: IN STD LOGIC VECTOR (7 DOWNTO 0);
            y: OUT STD LOGIC VECTOR (2 DOWNTO 0));
8 END encoder;
10 ARCHITECTURE encoder2 OF encoder IS
11 BEGIN
     WITH x SELECT
12
13
               y <= "000" WHEN "00000001",
                    "001" WHEN "00000010",
14
15
                    "010" WHEN "00000100",
                   "011" WHEN "00001000",
16
17
                    "100" WHEN "00010000",
                    "101" WHEN "00100000",
18
                    "110" WHEN "01000000",
19
                    "111" WHEN "10000000",
20
21
                    "ZZZ" WHEN OTHERS;
22 END encoder2;
23 ---
```

(14) WHEN (SIMPLE AND SELECTED)

			100. O ns		200 _. 0ns		300,0ns		400.0ns	
p ¥ x	DO	0)(1	2)(4)	8)(16	32	64	128
3 y	DZ	Z	<u> </u>	1) 2	{ 3	\ 4	√ 5	√ 6	<u>Y</u> 7


Figure 5.9
Simulation results of example 5.4.

➤ نکته: تعداد خطوط دستور WHEN در این دو روش زیاد است.

■ با استفاده از دستور GENERATE (فصل ۵) یا LOOP (فصل ۶) میتوان کد کوتاهتری برای پیادهسازی این سختافزار نوشت.

(14) WHEN (SIMPLE AND SELECTED)

:ALU (Arithmetic Logic Unit) مثال:



sel	Operation	Function	Unit
0000	y <= a	Transfer a	
0001	y <= a+1	Increment a	
0010	y <= a-1	Decrement a	
0011	y <= b	Transfer b	Arithmetic
0100	y <= b+1	Increment b	
0101	$y \le b-1$	Decrement b	
0110	y <= a+b	Add a and b	
0111	$y \le a+b+cin$	Add a and b with carry	
1000	y <= NOT a	Complement a	
1001	$y \le NOT b$	Complement b	
1010	y <= a AND b	AND	
1011	y <= a OR b	OR	Logic
1100	y <= a NAND b	NAND	
1101	$y \le a NOR b$	NOR	
1110	$y \le a XOR b$	XOR	
1111	y <= a XNOR b	XNOR	

(1a) WHEN (SIMPLE AND SELECTED)

```
2 LIBRARY ieee;
3 USE ieee.std logic 1164.all;
4 USE ieee.std_logic_unsigned.all;
 ENTITY ALU IS
7 PORT (a, b: IN STD LOGIC VECTOR (7 DOWNTO 0);
          sel: IN STD LOGIC VECTOR (3 DOWNTO 0);
          cin: IN STD LOGIC;
10
         y: OUT STD_LOGIC_VECTOR (7 DOWNTO 0));
11 END ALU;
12
13 ARCHITECTURE dataflow OF ALU IS
14 SIGNAL arith, logic: STD LOGIC VECTOR (7 DOWNTO 0);
15 BEGIN
```

(19) WHEN (SIMPLE AND SELECTED)

```
---- Arithmetic unit: -----
16
17
     WITH sel(2 DOWNTO 0) SELECT
18
              arith <= a WHEN "000",
19
                       a+1 WHEN "001",
20
                       a-1 WHEN "010",
21
                       b WHEN "011",
22
                       b+1 WHEN "100",
23
                       b-1 WHEN "101",
24
                       a+b WHEN "110",
                       a+b+cin WHEN OTHERS;
25
26
     ----- Logic unit: -----
     WITH sel(2 DOWNTO 0) SELECT
27
28
              logic <= NOT a WHEN "000",</pre>
                       NOT b WHEN "001",
29
                       a AND b WHEN "010",
30
31
                       a OR b WHEN "011",
32
                        a NAND b WHEN "100",
33
                       a NOR b WHEN "101",
                       a XOR b WHEN "110",
34
                       NOT (a XOR b) WHEN OTHERS;
35
```

(IV) WHEN (SIMPLE AND SELECTED)

		100.	Ons 200.	Ons 300	.Ons 400	0.0ns 500.	Ons 600.	Ons 700.0	ns 800.0	Ons 900.0
a a	D 250	250 X	252	254	(o) 2)	4	6)(8 (10
→ b	DO	0)	1	2	(3)(4)(5	6	7 (8)(
cin	0	O.								
📭 sel	DO	0	\square X	2	4	X	6	7	(8	(10)
— у	D 250	250	(252) 251	253	₩ 4	X 5 X 6)(9	XX12X 13	15 (247	(245)(8)

(1) GENERATE

- ← تکرار یک بخش کد (مشابه با دستور ترتیبی LOOP (فصل ۶))
 - 🖊 باید حتما لیبلگذاری شود.
 - :FOR / GENERATE ➤

label: FOR identifier IN range GENERATE
 (concurrent assignments)
END GENERATE;

- 🚄 چند دستور GENERATE میتوانند درون یکدیگر nest شوند.
- زیرا یک دستور GENERATE، دستور همروند است و درون دستور GENERATE نیز می بایست کد همروند نوشته شود.

(Y) GENERATE

```
ک مثال:
SIGNAL x: BIT VECTOR (7 DOWNTO 0);
SIGNAL y: BIT_VECTOR (15 DOWNTO 0);
SIGNAL z: BIT_VECTOR (7 DOWNTO 0);
G1: FOR i IN x'RANGE GENERATE
       z(i) \leftarrow x(i) AND y(i+8);
END GENERATE;
🖊 نکته مهم: بازه دستور GENERATE در صورتی که استاتیک نباشد، سنتزپذیر نخواهد بود.
NotOK: FOR i IN 0 TO choice GENERATE
        (concurrent statements)
END GENERATE;
```

(Y) GENERATE

```
🗡 نکته مهم: مراقب سیگنال های multiply-driven یا unresolved باشید!!
OK: FOR i IN 0 TO 7 GENERATE
       output(i)<='1' WHEN (a(i) AND b(i))='1' ELSE '0';
END GENERATE;...
NotOK: FOR i IN 0 TO 7 GENERATE
       accum \leftarrow "11111111" WHEN (a(i) AND b(i))='1' ELSE "00000000";
END GENERATE;
NotOK: For i IN 0 to 7 GENERATE
accum <= accum + 1 WHEN x(i)='1';
END GENERATE;
```

(۴) GENERATE

∹Vector Shifter : مثال

- فرض کنید، مقدار ورودی برابر با "1111" باشد. مقدار خروجی با توجه به مقدار sel یکی از عبارات زیر میتواند باشد:
- row(0): 0 0 0 0 <u>1 1 1 1 1</u>
- row(1): 0 0 0 <u>1 1 1 1 1</u> 0
- row(2): 0 0 <u>1 1 1 1 0</u> 0
- row(3): 0 1111000
- row(4): 11110000

(a) GENERATE

```
2 LIBRARY ieee;
3 USE ieee.std_logic_1164.all;
5 FNTTTY shifter TS
6 PORT (inp: IN STD LOGIC VECTOR (3 DOWNTO 0);
            sel: IN INTEGER RANGE 0 TO 4;
            outp: OUT STD LOGIC VECTOR (7 DOWNTO 0));
9 END shifter;
10 -----
11 ARCHITECTURE shifter OF shifter IS
12 SUBTYPE vector IS STD LOGIC VECTOR (7 DOWNTO 0);
13 TYPE matrix IS ARRAY (4 DOWNTO 0) OF vector;
     SIGNAL row: matrix;
14
15 BEGIN
16 \quad \text{row}(0) <= "0000" \& \text{inp};
17 G1: FOR i IN 1 TO 4 GENERATE
              row(i) <= row(i-1)(6 DOWNTO 0) & '0';
18
19 END GENERATE;
20
     outp <= row(sel);
21 END shifter;
22
```

(۶) GENERATE

	23	100,0ns	200.Ons	300.0ns	400,0ns	500.Ons	600,Ons	700,0ns	800.0r
inp inp	D3	•	•	•	3	•	•	•	
📂 sel	D0	0	(1	$\overline{}$	2	(3	$\overline{}$	4	5
outp	D3	3	X 6	<u>\</u>	12	24	<u> </u>	48	(0

Figure 5.12 Simulation results of example 5.6.

(V) GENERATE

➤ دستور GENERATE شرطی:

🗡 شرایط، نحوه کپی شدن دستورات را کنترل میکنند.

(A) GENERATE

adder : FOR i IN width-1 DOWNTO 0 GENERATE
 signal carry_chain : unsigned(width-1 downto 1);

BEGIN
 adder_cell: IF i = width-1 GENERATE
 --if statements;

ELSE GENERATE

--else statements;

ELSIF i = 0 GENERATE

END GENERATE adder_cell;


END GENERATE adder;

--elsif statements;

تمرين

∠ تمرین ۵.۸: مقایسه کننده (comparator)

- مداری طراحی کنید که با توجه به مقدار ورودی sel، دو ورودی ۸ بیتی a و b را با یکدیگر مقایسه کند.
- در صورتی که 'sel=1، مقایسه با فرض علامتدار بودن مقدار دو ورودی b و d صورت گیرد.
- در صورتی که 'sel=0، مقایسه با فرض بی علامت بودن مقدار دو ورودی a و b صورت گیرد.
 - خروجیهای مدار:
 - ۰ . x1 در صورتی که نتیجه a>b محیح باشد، ۱ است و در غیر این صورت ۰.
 - x2 در صورتی که نتیجه a=b محیح باشد، ۱ است و در غیر این صورت x
 - x3 در صورتی که نتیجه a < b محیح باشد، ۱ است و در غیر این صورت.



پایان بخش کد همروند