

ISR

namontoy

Interrupciones

¿Qué son?

Definiciones

Ejemplo

Esquema ISR

NVIC

Cortex-Mx

Push-Pop

Priority

Timer

¿Qué son?

¿Cómo funcionan?

Configuración

Interrupciones

(IRQ - ISR)

Profesor: Nerio Andrés Montoya, namontoy@unal.edu.co

Universidad Nacional de Colombia

2023

ISR

namontoy

Interrupciones

¿Qué son?

Definiciones

Ejemplo

Esquema ISR

NVIC

Cortex-Mx

Push-Pop

Priority

Timer

¿Qué son?

¿Cómo funcionan?

Configuración

1 Interrupciones

- ¿Qué son?
- Definiciones
- Ejemplo
- Esquema ISR

2 NVIC

- Cortex-Mx
- Push-Pop
- Priority

3 Timer

- ¿Qué son?
- ¿Cómo funcionan?
- Configuración

¿Qué es una Interrupción?

ISR

namontoy

Interrupciones

¿Qué son?

Definiciones

Ejemplo

Esquema ISR

NVIC

Cortex-Mx

Push-Pop

Priority


Timer

¿Qué son?

¿Cómo funcionan?

Configuración

“An interrupt is an **asynchronous** event (also known as ‘request’) that causes stopping the execution of the current code on a priority basis. If the request is accepted, the processor will suspend its current activities, save its state, and execute a function called an interrupt handler (or an interrupt service routine, **ISR**) to deal with the event.”



This Photo by Unknown Author is licensed under CC BY

This Photo by Unknown Author is licensed under CC BY

Algunas definiciones importantes

ISR

namontoy

Interrupciones

¿Qué son?

Definiciones

Ejemplo

Esquema ISR

NVIC

Cortex-Mx

Push-Pop

Priority

Timer

¿Qué son?

¿Cómo funcionan?

Configuración

- **Interrupt** is the mechanism used by hardware to signal to the processor the occurrence of an **event**.
- Interrupt Service Routine (**ISR**) is the function run by the processor in response to the specific **event**.
- For every interrupt there is only one ISR to execute.
- Interrupt Vector Table (IVT) is a memory mapped pointer object/data-structure that links list of interrupt request (**events**) to list of positions in memory where the ISR function is located.
- Interrupts originate by the hardware (and sometimes by the firmware itself).
- In Cortex-Mx MCUs, the interruptions are serviced via a Nested Vectored Interrupt Controller (**NVIC**).

Ejemplo hogareño básico

ISR

namontoy

Interrupciones

¿Qué son?

Definiciones

Ejemplo

Esquema ISR

NVIC

Cortex-Mx

Push-Pop

Priority

Timer

¿Qué son?

¿Cómo funcionan?

Configuración



¿Cómo funciona en los ARM Cortex-M4?

ISR

namontoy

Interrupciones

¿Qué son?

Definiciones

Ejemplo

Esquema ISR

NVIC

Cortex-Mx

Push-Pop


Priority

Timer

¿Qué son?

¿Cómo funcionan?

Configuración



Concepto de Push & Pop

ISR

namontoy

Interrupciones

¿Qué son?

Definiciones

Ejemplo

Esquema ISR

NVIC

Cortex-Mx

Push-Pop

Priority


Timer

¿Qué son?

¿Cómo funcionan?

Configuración

Salvar el contexto para luego regresar a donde se estaba ejecutando antes.



Concepto de Prioridad en las Interrupciones

ISR

namontoy

Interrupciones

¿Qué son?

Definiciones

Ejemplo

Esquema ISR

NVIC

Cortex-Mx

Push-Pop


Priority

Timer

¿Qué son?

¿Cómo funcionan?

Configuración



- ★ Interrupt fired
- ✚ Pending state cleared
- Pending Interrupt
- Active Interrupt

Concepto de Prioridad - Tail Chaining

ISR

namontoy

Interrupciones

¿Qué son?

Definiciones

Ejemplo

Esquema ISR

NVIC

Cortex-Mx

Push-Pop


Priority

Timer

¿Qué son?

¿Cómo funcionan?

Configuración



TC Tail Chaining requires 6 cycles

Concepto de Prioridad en las Interrupciones

ISR

namontoy

Interrupciones

¿Qué son?

Definiciones

Ejemplo

Esquema ISR

NVIC

Cortex-Mx

Push-Pop


Priority

Timer

¿Qué son?

¿Cómo funcionan?

Configuración



Concepto de Prioridad en las Interrupciones

ISR

namontoy

Interrupciones

¿Qué son?

Definiciones

Ejemplo

Esquema ISR

NVIC

Cortex-Mx

Push-Pop


Priority

Timer

¿Qué son?

¿Cómo funcionan?

Configuración




- ★ Interrupt fired
- + Pending state cleared
- Pending Interrupt
- Active Interrupt
- Inactive Interrupt

¿Qué es un Timer/Counter?

A **timer** is a specialized type of clock which is used to measure time intervals.

A **counter** is a device that stores (and sometimes displays) the number of times a particular event or process occurred, with respect to a clock signal. It is used to count the events happening outside the microcontroller.



¿Cómo funcionan?

ISR

namontoy

Interrupciones

¿Qué son?

Definiciones

Ejemplo

Esquema ISR

NVIC

Cortex-Mx

Push-Pop


Priority

Timer

¿Qué son?

¿Cómo funcionan?

Configuración



Configuración del Hardware

ISR

namontoy

Interrupciones

¿Qué son?

Definiciones

Ejemplo

Esquema ISR

NVIC

Cortex-Mx

Push-Pop


Priority

Timer

¿Qué son?

¿Cómo funcionan?

Configuración



ISR

namontoy

Interrupciones

¿Qué son?

Definiciones

Ejemplo

Esquema ISR

NVIC

Cortex-Mx

Push-Pop

Priority

Timer

¿Qué son?

¿Cómo funcionan?

Configuración

La mayoría de imagenes que aparecen en esta presentación fueron tomados de los siguientes sitios web.

- www.codeinsideout.com
- medium.com
- www.linkedin.com
- en.wikipedia.org
- visualgdb.com
- www.allaboutcircuits.com

De igual forma, algunas de estas imagenes fueron modificadas para ayudar a mejorar el entendimiento de los conceptos expuestos.

Se debe aclarar también que algunos textos fueron tomados de estos mismos sitios y modificados levemente, con el proposito de ayudar a entender los conceptos presentados.