Projeto e Simulação ULA RISC-V

Gabriel Lucas França do Nascimento 190107111

nascimento.franca@aluno.unb.br

15/01/2025

1 Descrição do Trabalho

O objetivo deste trabalho foi projetar e simular uma Unidade Logica e Aritmética (ULA) de 32 bits para a arquitetura RISC-V, utilizando a linguagem VHDL. A ULA implementada suporta uma variedade de operações aritméticas e logicas, bem como comparações, conforme especificado na documentação. A simulação foi realizada no ambiente EDAPlayground, com o intuito de verificar o correto funcionamento de todas as operaç oes suportadas pela ULA.

2 Diferença entre comparações com e sem sinal

As comparações com sinal consideram os números como valores inteiros com sinal, onde o bit mais significativo é o bit de sinal (0 para positivo, 1 para negativo). Por exemplo, a operação SLT (Set Less Than) compara dois operandos como inteiros com sinal e define a saída como 1 se o primeiro operando for menor que o segundo.

Já as comparações sem sinal, tratam os operandos como números inteiros positivos, **independentemente do bit mais significativo.** A operação SLTU *(Set Less Than Unsigned)* faz a comparação sem levar em conta o sinal dos operandos, **apenas seus valores em binário.**

3 Telas da Simulação




Figure 1: Waveform da simulação no EDAPlayground

4 Código da ULA e do Testbench

4.1 Código da ULA (ulaRV.vhd)

```
Listing 1: Código da ULA
library ieee;
use ieee.std_logic_1164.all;
use ieee.numeric_std.all;
entity ulaRV is
generic (WSIZE : natural := 32);
opcode: in std_logic_vector(3 downto 0);
       : in std_logic_vector(WSIZE-1 downto 0);
       : out std_logic_vector(WSIZE-1 downto 0);
       : out std_logic
cond
);
end ulaRV;
architecture behavior of ulaRV is
signal Z_internal : std_logic_vector(WSIZE-1 downto 0);
begin
process (A, B, opcode)
begin
case opcode is
-- ADD
when "0000" \Rightarrow Z_internal \Leftarrow std_logic_vector(signed(A) +
signed (B));
-- SUB
```

```
when "0001" => Z_internal <= std_logic_vector(signed(A) -
signed (B));
-- AND
when "0010" \Rightarrow Z_internal \Leftarrow A and B;
when "0011" \Rightarrow Z_internal \Leftarrow A or B;
when "0100" \Rightarrow Z_internal \Leftarrow A xor B;
-- SLL
when "0101" \Rightarrow Z_internal \Leftarrow
std_logic_vector(shift_left(unsigned(A), to_integer(unsigned(B))));
-- SRL
when "0110" \Rightarrow Z_internal <=
std_logic_vector(shift_right(unsigned(A), to_integer(unsigned(B))));
-- SRA
\mathbf{when} \ "0111" \implies \mathbf{Z}_{\mathtt{-internal}} <=
std_logic_vector(shift_right(signed(A), to_integer(unsigned(B))));
-- SLT
when "1000"  > 
     if signed(A) < signed(B) then
          Z_{internal} \ll (others \Rightarrow '0');
          Z_{internal(0)} \ll '1';
     else
          Z_{internal} \ll (others \Rightarrow '0');
     end if;
-- SLTU
when "1001" =>
     if unsigned(A) < unsigned(B) then
          Z_{internal} \ll (others \Rightarrow '0');
          Z_{internal}(0) \ll '1';
     else
          Z_{internal} \ll (others \Rightarrow '0');
     end if;
```

```
-- SGE
when "1010" =>
     if signed(A) >= signed(B) then
          Z_{internal} \ll (others \Rightarrow '0');
          Z_{internal(0)} \ll '1';
     else
          Z_{internal} \ll (others \Rightarrow '0');
     end if;
-- SGEU
when "1011"  >  
     if unsigned (A) >= unsigned (B) then
          Z_{internal} \ll (others \Rightarrow '0');
          Z_{internal}(0) \ll '1';
     else
          Z_{internal} \ll (others \Rightarrow '0');
     end if;
-- SEQ
when "1100" =>
     if A = B then
          Z_{internal} \ll (others \Rightarrow '0');
          Z_{internal(0)} \ll '1';
     else
          Z_{internal} \ll (others \Rightarrow '0');
     end if;
-- SNE
when "1101" =>
     if A = B then
          Z_{internal} \ll (others \Rightarrow '0');
          Z_{internal(0)} \ll '1';
     else
          Z_{internal} \ll (others \Rightarrow '0');
     end if;
when others => Z_internal <= (others => '0');
end case;
```

```
Z <= Z_internal;

cond <= '0';
for i in Z_internal 'range loop
    if Z_internal(i) = '1' then
        cond <= '1';
        exit;
    end if;
end loop;

end process;

end behavior;</pre>
```

4.2 Código do Testbench

```
Listing 2: Código do Testbench
```

```
library ieee;
use ieee.std_logic_1164.all;
use ieee.numeric_std.all;
entity ula_tb is
end ula_tb;
architecture tb_arch of ula_tb is
signal opcode : std_logic_vector(3 downto 0);
signal A, B, Z : std_logic_vector(31 downto 0);
signal cond : std_logic;
component ulaRV
    port (
        opcode: in std_logic_vector(3 downto 0);
             : in std_logic_vector(31 downto 0);
               : out std_logic_vector(31 downto 0);
               : out std_logic
        cond
    );
end component;
```

```
begin
uut: ulaRV port map (opcode => opcode,
A \Rightarrow A, B \Rightarrow B, Z \Rightarrow Z, cond \Rightarrow cond;
stimulus: process
begin
    -- ADD
    A \le x"00000001"; B \le x"00000001"; opcode \le "0000";
    wait for 10 ns; — Saida\ esperada:\ Z=2
    -- SUB
    A \le x"00000002"; B \le x"00000001"; opcode \le "0001";
    wait for 10 ns; — Saida\ esperada:\ Z=1
    -- AND
    A \le x"00000003"; B \le x"00000001"; opcode \le "0010";
    wait for 10 ns; — Saida\ esperada:\ Z=1
    --OR
    A \le x"00000004"; B \le x"00000001"; opcode \le "0011";
    wait for 10 ns; — Saida\ esperada:\ Z=5
    -- XOR
    A \le x"00000005"; B \le x"00000001"; opcode \le "0100";
    wait for 10 ns; — Saida\ esperada:\ Z = 4
    -- SLL
    A \le x"00000001"; B \le x"00000002"; opcode \le "0101";
    wait for 10 ns; — Saida\ esperada:\ Z=4
    -- SRL
    A \le x"00000004"; B \le x"00000001"; opcode \le "0110";
    wait for 10 ns; — Saida\ esperada:\ Z=2
    -- SRA
    A \le x"80000004"; B \le x"00000001"; opcode \le "0111";
    wait for 10 ns; — Saida\ esperada:\ Z=C0000002
    -- SLT
    A \le x"00000001"; B \le x"00000002"; opcode \le "1000";
    wait for 10 ns; — Saida\ esperada:\ Z=1
```

```
-- SLTU
    A \le x"00000001"; B \le x"00000002"; opcode \le "1001";
    wait for 10 ns; — Saida\ esperada:\ Z=1
    -- SGE
    A \le x"00000002"; B \le x"00000001"; opcode \le "1010";
    wait for 10 ns; — Saida\ esperada:\ Z = 1
    -- SGEU
    A \le x"00000002"; B \le x"00000001"; opcode \le "1011";
    wait for 10 ns; — Saida\ esperada:\ Z=1
    -- SEQ
    A \le x"00000001"; B \le x"00000001"; opcode \le "1100";
    wait for 10 ns; — Saida\ esperada:\ Z=1
    -- SNE
    A \le x"00000001"; B \le x"00000002"; opcode \le "1101";
    wait for 10 ns; — Saida\ esperada:\ Z=1
    wait:
end process;
end tb_arch;
```

5 Detecção de Overflow

A detecção de overflow nas operações ADD e SUB, é necessário verificar se o bit de sinal dos operandos e o bit de sinal do resultado indicam algum tipo de inconsistência. No caso da soma (ADD), o overflow ocorre se os dois operandos com o mesmo sinal resultarem em um resultado com sinal oposto. No caso da subtração (SUB), o overflow ocorre se o minuendo e o subtraendo tiverem sinais diferentes, e o resultado tiver sinal diferente do minuendo. A implementação pode ser realizada utilizando portas XOR para comparar os bits de sinal.