

«به نام حق»



دانشکده مهندسی برق

ترم ۴۰۱۲

درس : سیستم های دیجیتال ۱

استاد: دکتر حسام زندی

دستیاران آموزشی : حسین امینی ، آریا نصیری ، فاطمه آزاد ، رامین توکلی

پروژه پایانی

موضوع: vhdl

موعد تحویل: یکشنبه ؛ ۱۱ تیر



۱- یک انکودر دو اولویت طراحی و شبیه سازی کنید.

در این انکودر ۸ بیت ورودی و دو خروجی ۳ بیتی خواهیم داشت. در انکودر اولویت دار، معادل باینری با ارزش ترین بیت دارای مقدار ۱ را نمایش می دهیم. در انکودر دو اولویت علاوه بر با ارزش ترین بیتی که مقدار ۱ دارد، باید دومین با ارزش ترین بیت دارای مقدار ۱ نیز نشان داده شود. برای مثال:


	Input								Output1			Output2		
	7	6	5	4	3	2	1	0						
Ex1	0	1	1	0	0	0	0	0	1	1	0	1	0	1
Ex2	1	0	0	0	0	0	1	0	1	1	1	0	0	1
Ex3	0	0	1	1	0	1	0	0	1	0	1	1	0	0



۲- ماژولی طراحی کنید که هر بایت ورودی (۸ بیت مثبت) را به شکل سری از MSB به LSB با هر لبه بالا رونده کلاک دریافت کند و به صورت مداوم عبارت زیر را محاسبه و در خروجی Data قرار دهد.

$$\text{Data} = |X(n) - X(n-1) + [X(n-2)/2]|$$

- یعنی قدرمطلق حاصل تفریق هر بایت ورودی با بایت ورودی قبلی، با جز صحیح نصف بایت ۲ ورودی قبل تر جمع شود و به عنوان خروجی قرار گیرد. پس برای اولین خروجی معتبر به ۳ بایت ورودی نیاز است، و مراحل بعد با هر بایت ورودی جدید، مقدار خروجی آپدیت می شود. بعد از قرار گرفتن هر خروجی معتبر، پایه Ready ۱ شود و در زمان گرفتن ورودی سری ۰ باشد.



* طراحی خود را به صورت ساختاری انجام دهید و علاوه بر تست عملکرد main، برای هر component نیز test bench مناسب بنویسید.



توجه:

۱. حتماً در موعد مقرر به بارگذاری پاسخ پروژه در سامانه VC اقدام کنید. (تاخیر قابل قبول نیست).
۲. در صورت بروز هرگونه ابهام یا سوال در مورد تمرین حتماً با دستیاران آموزشی در ارتباط باشید.
۳. لطفاً نام خانوادگی خود را به صورت لاتین به همراه شماره تمرین به عنوان نام فایل بارگذاری شده قرار دهید.
به عنوان مثال :

digitalsystems1_HosseinAmini_project

۴. فایل دآلودی شامل گزارش و کدها هر بخش باشد.
۵. گزارش تایپ شده، شامل توضیحی از کد و نتیجه test bench باشد.
موفق باشید.