

به نام خدا

دانشگاه تهران

پردیس دانشکدههای فنی

دانشکده مهندسی برق و کامپیوتر



درس:


آزمایشگاه سیستمهای دیجیتال ۲

عنوان آزمایش:

استفاده از SRAM در پردازنده ARM به عنوان حافظه داده -

نام و نام خانوادگی اعضای گروه: محمد مهدی معینی منش – ۸۱۰۱۹۸۴۷۵ امیررضا غلامی – ۸۱۰۱۹۸۴۴۶

۱- معماری پردازنده و قسمت های اضافه شده



شکل ۱: معماری پردازنده آرم با تغییرات اعمال شده برای سازگاری با SRAM


برای اینکه بتوانیم با SRAM که خارج از پردازنده است، ارتباط برقرار کنیم و به درستی در آن داده بنویسیم و بخوانیم، نیاز به کنترلر داریم. با وجود اینکه خواندن از SRAM به صورت Async انجام می شود، ولی خانه های SRAM ، ۱۶ بیتی هستند، پس نیاز به دوبار آدرس دهی به آن داریم (SRAM نیز تک پورت است و باس داده آن نیز به صورت دو طرفه (inout) است.

بنابراین باید SRAM کنترلری داشته باشیم که به صورت مدار Sequential است و یک State Machine است. طبق دستورکار، State Machine را با یک Counter و مدار Combinational برای سیگنال های داده و آدرس، پیاده سازی می کنیم. دو ریجستر نیز برای ۳۲ بیت داده برای نوشتن و همینطور برای خواندن نیاز داریم که در آن داده را ذخیره کنیم و به SRAM بدهیم یا بگیریم.


همینطور به دلیل اینکه خواندن و نوشتن در SRAM از یک سیکل بیشتر طول می کشد، باید کل Pipeline را Execute و Execute و Fetch کنیم زمانی که در مراحل Load/Store داریم. به طور مشخص، باید کل Instruction هایی که در مراحل Load/Store و Execute مستند، Stall شوند، تا زمانی که کار دستور Load/Store در مرحله Mem. Access شوند، تا زمانی که کار دستور Stall در مرحله Execute است و Stall است،

وابستگی داده با دستور این مرحله (WB) داشته باشد که در نتیجه این مرحله و سیگنال های کنترلی آن را باید Forwarding Unit کنیم تا زمانی که کار مرحله Mem. Access تمام شد و پایپ از Stall می خواهد خارج شود، Freeze Signal عملیات و Freeze Signal را انجام داده و دستورات به درستی به کار خودشان ادامه دهند. در نتیجه، باید سیگنال Freeze Signal که از SRAM Controller می آید با OR، hazard می شود و همینطور به رجستر های مراحل WB و Execute می رود.

Programming روی برد Y- نتایج



شکل ۲: نتایج برنامه ریزی روی برد با SRAM




شکل ۳: نتایج شبیه سازی روی برد بدون SRAM

$$\frac{number\ of\ cycles\ (with\ SRAM)}{number\ of\ cycles\ (without\ SRAM)} = \frac{832}{384} = 2.17$$


پس:

$$\frac{Performance (with SRAM)}{Performance (without SRAM)} = \frac{384}{832} = 0.46$$

۳- نتایج سنتز و هزینه سخت افزاری



شكل ۴: هزينه سخت افزاري پردازنده با SRAM



شکل ۵: نتایج سنتز بدون سنتز

$$\frac{Total\ Logic\ Elements(with\ SRAM)}{Total\ Logic\ Elements(without\ SRAM)} = \frac{15\%}{23\%} = 0.65$$

$$\frac{Total\ Registers(with\ Forwarding)}{Total\ Registers(without\ Forwarding)} = \frac{3421}{5465} = 0.63$$