



به نام خدا

دانشگاه تهران

پردیس دانشکده‌های فنی

دانشکده مهندسی برق و کامپیوتر

درس:

آزمایشگاه سیستم‌های دیجیتال ۲

عنوان آزمایش:

استفاده از SRAM در پردازنده ARM به عنوان حافظه داده

– جلسه ششم


نام و نام خانوادگی اعضای گروه:

محمد مهدی معینی منش – ۸۱۰۱۹۸۴۷۵

امیررضا غلامی – ۸۱۰۱۹۸۴۴۶

بهار ۱۴۰۲

۱- معماری پردازنده و قسمت های اضافه شده



شکل ۱: معماری پردازنده آرم با تغییرات اعمال شده برای سازگاری با SRAM


برای اینکه بتوانیم با SRAM که خارج از پردازنده است، ارتباط برقرار کنیم و به درستی در آن داده بنویسیم و بخوانیم، نیاز به کنترلر داریم. با وجود اینکه خواندن از SRAM به صورت Async انجام می شود، ولی خانه های SRAM، ۱۶ بیتی هستند ولی داده ها در پردازنده به صورت ۳۲ بیتی هستند، پس نیاز به دوبار آدرس دهی به آن داریم (SRAM نیز تک پورت است و باس داده آن نیز به صورت دو طرفه (inout) است.

بنابراین باید SRAM کنترلی داشته باشیم که به صورت مدار Sequential است و یک State Machine است. طبق دستورکار، State Machine را با یک Counter و مدار Combinational برای سیگنال های داده و آدرس، پیاده سازی می کنیم. دو رجیستر نیز برای ۳۲ بیت داده برای نوشتن و همینطور برای خواندن نیاز داریم که در آن داده را ذخیره کنیم و به SRAM بدهیم یا بگیریم.


همینطور به دلیل اینکه خواندن و نوشتن در SRAM از یک سیکل بیشتر طول می کشد، باید کل Pipeline را freeze کنیم زمانی که Load/Store داریم. به طور مشخص، باید کل Instruction هایی که در مراحل Fetch و Execute و Decode هستند، تا زمانی که کار دستور Load/Store در مرحله Mem. Access تمام شود. در این موضوع، باید مرحله Write Back نیز freeze شود، به دلیل اینکه امکان دارد دستوری که در مرحله Execute است و Stall است،

وابستگی داده با دستور این مرحله (WB) داشته باشد که در نتیجه این مرحله و سیگنال های کنترلی آن را باید freeze کنیم تا زمانی که کار مرحله Mem. Access تمام شد و پایپ از Stall می خواهد خارج شود، Forwarding Unit عملیات forwarding را انجام داده و دستورات به درستی به کار خودشان ادامه دهند. در نتیجه، باید سیگنال Freeze Signal که از SRAM Controller می آید با hazard ، OR می شود و همینطور به رجستر های مراحل WB و Execute و Mem. Access می رود.

۲- نتایج Programming روی برد DE2



شکل ۲: نتایج برنامه ریزی روی برد با SRAM



شکل ۳: نتایج شبیه سازی روی برد بدون SRAM

$$\frac{\text{number of cycles (with SRAM)}}{\text{number of cycles (without SRAM)}} = \frac{832}{384} = 2.17$$

پس :

$$\frac{\text{Performance (with SRAM)}}{\text{Performance (without SRAM)}} = \frac{384}{832} = 0.46$$

۳- نتایج سنتز و هزینه سخت افزاری

Flow Summary	
Flow Status	Successful - Mon May 01 10:28:59 2023
Quartus II 64-Bit Version	13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition
Revision Name	ARM
Top-level Entity Name	ARM
Family	Cyclone II
Device	EP2C35F672C6
Timing Models	Final
Total logic elements	5,129 / 33,216 (15 %)
Total combinational functions	3,394 / 33,216 (10 %)
Dedicated logic registers	3,421 / 33,216 (10 %)
Total registers	3421
Total pins	418 / 475 (88 %)
Total virtual pins	0
Total memory bits	134,144 / 483,840 (28 %)
Embedded Multiplier 9-bit elements	0 / 70 (0 %)
Total PLLs	0 / 4 (0 %)

شکل ۴: هزینه سخت افزاری پردازنده با SRAM

Flow Summary	
Flow Status	Successful - Fri May 05 09:13:11 2023
Quartus II 64-Bit Version	13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition
Revision Name	ARM
Top-level Entity Name	ARM
Family	Cyclone II
Device	EP2C35F672C6
Timing Models	Final
Total logic elements	7,500 / 33,216 (23 %)
Total combinational functions	4,739 / 33,216 (14 %)
Dedicated logic registers	5,465 / 33,216 (16 %)
Total registers	5465
Total pins	418 / 475 (88 %)
Total virtual pins	0
Total memory bits	134,144 / 483,840 (28 %)
Embedded Multiplier 9-bit elements	0 / 70 (0 %)
Total PLLs	0 / 4 (0 %)

شکل ۵: نتایج سنتز بدون سنتز

$$\frac{\text{Total Logic Elements(with SRAM)}}{\text{Total Logic Elements(without SRAM)}} = \frac{15\%}{23\%} = 0.65$$

$$\frac{\text{Total Registers(with Forwarding)}}{\text{Total Registers(without Forwarding)}} = \frac{3421}{5465} = 0.63$$