Sprawozdanie Laboratorium PTC

Realizacja układów cyfrowych z wykorzystaniem FPGA

Stanisław Fiedler 160250, L1

LAB 5, 2 grudnia 2024

1 Tresc zadania

Korzystając z Xilinx ISE dokonaj implementacji transkodera 4x4.

- a. Z tabeli 1 wybierz wariant odpowiadający ostatniej cyfrze Twojego numeru indexu.
- b. Opisz układ w języku VHDL.
- c. Zaimplementuj układ korzystając z Xilinx ISE
- d. Wykonaj symulację układu korzystając z ISim

Wariant:

wejscie	0	1	2	3	4	5	6	7	8	9	Α	В	С	D	Ε	F
wyjście	1	\mathbf{E}	В	\mathbf{F}	-	С	0	Α	-	4	7	D	6	3	5	9

2 Plik VHD

```
1 library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
3 entity m2 is
4 Port ( X : in STD_LOGIC_VECTOR(3 downto 0);
5 Y : out STD_LOGIC_VECTOR(3 downto 0));
6 end m2;
7 architecture Behavioral of m2 is
8 begin
9 process (X)
10 begin
11 case X is
when "0000"=>Y \le 00001";
13 when "0001"=>Y \le "1110";
^{14} when "0010"=>Y<="1011";
uhen "0011"=>Y<="1111";</pre>
when "0101"=>Y \le "1100";
18 when "0110"=>Y \le 0000";
19 when "0111"=>Y \le "1010";
20
^{21} when "1001"=>Y<="0100";
22 when "1010"=>Y<="0111";
23 when "1011"=>Y<="1101";
^{24} when "1100"=>Y<="0110";
25 when "1101"=>Y<="0011";
26 \text{ when } "1110"=>Y<="0101";
```

```
27 when "1111"=>Y<="1001";
28 when others=>Y<="---";
29 end case;
30 end process;
31 end Behavioral;</pre>
```

3 Plik UCF

```
1 NET "X[0]" LOC="A10";
2 NET "X[1]" LOC="D14";
3 NET "X[2]" LOC="C14";
4 NET "X[3]" LOC="P15";
5 NET "Y[3]" LOC="L14";
6 NET "Y[2]" LOC="N14";
7 NET "Y[1]" LOC="M14";
8 NET "Y[0]" LOC="U18";
```

4 Plik testbench

```
LIBRARY ieee;
2 USE ieee.std_logic_1164.ALL;
4 -- Uncomment the following library declaration if using
5 -- arithmetic functions with Signed or Unsigned values
6 --USE ieee.numeric_std.ALL;
8 ENTITY tran44tb IS
9 END tran44tb;
ARCHITECTURE behavior OF tran44tb IS
12
      -- Component Declaration for the Unit Under Test (UUT)
13
14
      COMPONENT m2
15
16
            X : IN std_logic_vector(3 downto 0);
           Y : OUT std_logic_vector(3 downto 0)
19
          );
      END COMPONENT;
20
21
22
     --Inputs
2.3
     signal X : std_logic_vector(3 downto 0) := (others => '0');
24
25
26
      --Outputs
     signal Y : std_logic_vector(3 downto 0);
27
     -- No clocks detected in port list. Replace <clock> below with
28
29
     -- appropriate port name
30
31 BEGIN
32
      -- Instantiate the Unit Under Test (UUT)
33
     uut: m2 PORT MAP (
34
            X => X
35
            Y => Y
36
          );
37
     X <= "0000",
39
      "0001" after 100ns,
40
      "0010" after 200ns,
41
      "0011" after 300ns,
42
     "0100" after 400ns,
43
```

5 Wyniki symulacji

