#### Sprawozdanie Laboratorium Mikroelektronika

## Inwerter CMOS


Stanisław Fiedler 160250 L1

LAB 3 oraz 4, 5 listopada 2024

## Spis treści

## 1 Symulacja tranzystora NMOS

W schemacie na rysunku 1 (z poprzednich zajęć) dokonać zmiany wartości szerokości kanału tranzystora nMOS z W=10u na W=5u. Następnie dokonać ponownej symulacji układu. Zinterpretować uzyskane wyniki w odniesieniu do wzorów opisujących zasadę działania tranzystora nMOS.




$$I_D = \mu C_{OX} \frac{W}{L} \frac{\left(V_{GS} - V_T\right)^2}{2}$$

Ze wzoru wynika że prąd płyn płynący przez tranzystor jest wprost proporcjonalny do szerokości kanału W. Zwężenie kanału o połowę zmniejszyło płynący prąd również o połowę.

## 2 Symulacja inwertera CMOS

Dokonać symulacji obwodu z rysunku 2. W oknie wyników symulacyjnych, pod prawym przyciskiem wybrać Add plot pane. Napięcie wejściowe i wyjściowe wyświetlić w niezależnych sekcjach

('plot pane'). Analizując wyniki uzyskanej symulacji dokonaj interpretacji zasady działania inwertera CMOS.



Inwerter CMOS jest implementacją bramki logicznej not. Kiedy na  $V_{in}$  jest 0V na wyjściu  $V_{out}$  jest napięcie  $V_{DD}$ . Kiedy na  $V_{in}$  jest napięcie  $V_{DD}$  na wyjściu  $V_{out}$  jest 0V.


## 3 Dlaczego długości oraz szerokości kanałów dla tranzystorów pMOS i nMOS nie są jednakowe?

Aby tranzystory pMOS miał charakterystyki podobne do tranzystora nMOS rozmiar jego kanał musi być większy. Jest to spowodowane mniejszą ruchliwością dziur elektronowych w porównaniu z elektronami.


### 4 Parametry inwertera

Dla symulacji z rysunku 2 wyznaczyć parametry rise time, fall time, edge rate, high-to-low propagation delay, low-to-high propagation delay, propagation delay, contamination delay.

Rise time: 198ps




Fall time: 200ps




**Edge rate:**  $\frac{198ps+200ps}{2} = 199ps$ 

High-to-low propagation delay: 98ps



Low-to-high propagation delay: 89ps




Propagation delay:  $\frac{98ps+89ps}{2} = 93,5ps$ 

Contamination delay:  $min\{98ps, 89ps\} = 89ps$ 


## 5 Parametry 4 połączonych szeregowo inwerterów

Opierając się na przykładzie z rysunku 2 zaprojektować układ złożony z połączonych szeregowo 4 bramek logicznych not (inwerterów). Ostatni inwerter obciążyć pojemnościowo. Dla zaprojektowanego układu dokonać symulacji oraz wyznaczyć parametry z poprzedniego punktu mierzone między portem wyjściowym na pierwszej bramce, a wyjściem każdej kolejnej bramki not.




## 5.1 Pierwszy inwerter

Rise time: 37ps




Fall time: 33ps




Edge rate:  $\frac{37ps+33ps}{2} = 35ps$ 

#### High-to-low propagation delay: 22ps



#### Low-to-high propagation delay: 19ps




Propagation delay:  $\frac{22ps+19ps}{2} = 20,5ps$ 


Contamination delay:  $min\{22ps, 19ps\} = 19ps$ 

## 5.2 Drugi inwerter

Rise time: 29ps




Fall time: 31ps




Edge rate:  $\frac{29ps+31ps}{2} = 30ps$ 

#### High-to-low propagation delay: 41ps



### Low-to-high propagation delay: 39ps




Propagation delay:  $\frac{39ps+41ps}{2} = 40ps$ 


Contamination delay:  $min{39ps, 41ps} = 39ps$ 

## 5.3 Trzeci inwerter

Rise time: 217ps




Fall time: 193ps




**Edge rate:**  $\frac{217ps+193ps}{2} = 205ps$ 

High-to-low propagation delay: 140ps



#### Low-to-high propagation delay: 140ps




Propagation delay:  $\frac{140ps+140ps}{2} = 140ps$ 

Contamination delay:  $min\{140ps, 140ps\} = 140ps$ 

## 6 Charakterystyka przejściowa symulacja

Na wyniku symulacyjnym oznacz obszary w których: M1-on, M2-off, M1-off, M2-on.



## 7 Wyjaśnij co oznaczają oznaczenia VIL, VIH, VIH, VOH

 ${\cal V}_{IL}\,$ granica napięcia na wejściu interpretowanego jako niskie.


 ${\cal V}_{IH}\,$ granica napięcia na wejściu interpretowanego jako wysokie.

 $V_{OL}$  napięcie na wyjściu w stanie niskim.

 $V_{OH}\,$  napięcie na wyjściu w stanie wysokim.

#### 8 Symulacja największy pobór prądu

Przedstaw wynik symulacyjny, obrazujący obszar, w którym następuje największy pobór prądu.



## 9 Inverter Switching Point

Wyznacz 'Inverter Switching Point' – napięcie VSP, w którym napięcie wejściowe jest równe napięciu wyjściowemu. Przedstaw odpowiednie wzory oraz obliczenia.

# 10 Do czego w praktyce może zostać wykorzystany wykres charakterystyki przejściowej inwertera?

Wykres charakterystyki przejściowej może być wykorzystany do:

- 1. wyznaczenia punku przełączania,
- 2. analizy szybkości przełączania,
- 3. badanie prądu przejściowego,