

### **ARM Processor Features**

- Co-processor based additional features
  - Old original ARM cores have only MMU-less fixed point computation engines
  - Additional features including cache memory, MMU, write buffer, and TCM(Tightlycoupled memory) are supported as CO-PROCESSORS
  - All the additional features are configured through **Co-processor 15**

# **ARM Core and Memory Architecture**





• IVA(Virtual) ---- MMU > IPA(Physical)

# **ARM Processor Configuration**


- CP15 is used for configuration and control
  - o Cache, MMU or MPU, Endian
- Co-processor setting
  - Co-processor setting is possible only through MRC or MCR instructions (Transfers data from general registers to CP15 registers)

## **Representative CP15 Registers**

Register	Usage	
0	ID code register	<pre><opc_2>=0</opc_2></pre>
U	Cache type register	<pre><opc_2>=1</opc_2></pre>
1	Control Register	Cache, MMU enable, Endian Clock, etc.
2	Translation table base register	
3	Domain access control register	
5	Fault status register	
6	Fault address register	
7	Cache operation register	Cache control
8	TLB operation register	
9	Cache lockdown register	
10	TLB lockdown register	
13	FSCE PID register	Fast Context Switching Extension
14	Debug support register	DCC enabled
4, 11, 12	Reserved	I ICEC


- Lockdown 이용시 Cache/TLB의 특정 entry 묶어놓기 가능
  - o 실시간성 향상

# **Cache Memory**




- Cache memory fills the speed gap between CPU and Memory
- Cache configurations
  - o Direct mapped, set associative, fully associative
  - o Cache line size
- Performance factors
  - o Cache hit (miss) ratio

### **Direct-Mapped Cache**



• 구현이 간단하지만 효율이 떨어짐


#### **Set-Associative Cache**



• 효율은 올라가지만 구현이 복잡하고 힘들다

#### **Write Buffer**

- To overcome the speed gap during writing from CPU to memory
- CPU completes writing operation through writing to write buffer before reaching actual main memory




- o CPU 입장에서 Write 작업은 Non-Blocking
  - Write Buffer에게 명령하고 다른 작업 가능
- o CPU 입장에서 Read 작업은 Blocking

### **Special Cache Control**


- Cache flush
  - Cleans up cache contents to fetch new data from memory
  - Needed at context switch
- Cache lockdown
  - o Prevents certain cache lines from being replaced

# Page sizes in ARM

- Section
  - o 1 MB page
  - ㅇ 관리하기 가장 간단함
  - o [19:0] O offset, [31:20] O index
    - 1 GB space에 총 4096개의 section(2<sup>12</sup>)이 존재
  - o 책의 사이즈 = 16 KB (4 small pages): 책의 정보 저장
    - translation table base address(start address): register에 기록
    - 해당 register로 접근(MMU에서)
    - user process 별로 테이블이 하나씩 있어야 한다
- Tiny page
  - o 1 KB page
- Small page
  - 4 KB range typical page size
- Large page
  - o 64 KB page



**Address Translation** 



- 정상적인 경우(Section에 속하는 주소일 경우), Entry의 PFN을 따라가면 원하는 페이지가 나온다
  - 하위 두 비트가 10
- VPN을 따라간 결과 Page Table Entry가 비어있는 경우, Page Fault Exception 발생
  - 하위 두 비트가 00
- 위 그림에서 0x004 entry의 경우 VPN을 따라갔더니 Fine page table base 주소가 나옴
  - o 해당 주소를 따라가면, 주소에 해당하는 다른 Page Table로 가진다
  - o Fine: 1024 page 짜리 + 하위 두 비트가 11
  - o Coarse: 256 page 짜리 + 하위 두 비트가 01

#### **Level 1 Descriptor**

- Coarse page table: max 256 entries(256 \* 4B = 1 KB)
  - Split **1MB space** into 256 x 4KB(small page) or 16 x 64KB(large page)
    - 후자의 경우 16 entry만 사용하기 때문에 large page는 비효율적인 편이다
  - o 처음 4096 페이지 -> MSB 12비트 확인하고 coarse page table로 넘어오고
    - 그 다음 MSB 8비트로 어떤 entry인지 확인하고 translation, 남은 12비트는 offset
  - 총 20 비트를 확인해야되는데, 처음부터 20비트를 인덱스로 활용하지 않는 이유는 비효율적 이기 때문이다(안 쓴 페이지가 너무 많아질 수 있기 때문) -> On demand(효율적)
- Fine page table : max 1024 entries(1024 \* 4B = 4KB)
  - Split **1MB space** into 1024 x 1KB(tiny page)

31	20 19	12 11 10 9	8 5	4	3	2	1	0	
							0	0	Fault
	Coarse page table base 주소		DOMAIN	1			0	1	Coarse page
Section	Base 주소	AP	DOMAIN	1	С	В	1	0	Section
	Fine page table base 주소		DOMAIN	1			1	1	Fine page

- Coarse page table base 주소 : 1KB이기때문에 10개 비트가 추가로 필요하다(1MB 중)
- Fine page table base 주소 : 4KB이기 때문에 8개 비트가 추가로 필요하다(1MB 중)

### **Level 2 Descriptor**

31	16	15	12	11	10	9 8	7	6	5 4	3	2	1	0	<u>L</u> ,
												0	0	Fault
Large 페이지 베이스 주의	<u> </u>			AP	3	AP2	AF	1	APO	C	В	0	1	Large Page
Small 페이지 베이스 주설	\$	2.2		AP	3	AP2	AF	1	APO	C	В	1	0	Small Page
Tiny 페이지 베이스 주소									AP	C	В	1	1	Tiny Page


- LSB 2비트
  - o 00: Page Fault
  - 01 : Large Page(64KB)10 : Small Page(4KB)
  - o 11: Tiny Page(1KB)

# **Caching and Write Buffer Control**

- Caching or write buffring can be configrued for each section/page
  - o Cacehable bit
    - Bufferable bit
- When a page needs to be configured as NON-CACHEABLE/NON-BUFFERABLE
- I/O Device
- How to control in page table


C	В	Meaning	Cache write operation
0	0	Non-cacheable, non-bufferable	
0	1	Non-cacheable, bufferable	
1	0	Cacheable, non-bufferable	Write-through Cache
1	1	Cacheable, bufferable	Write-back Cache

### **First-Level Translation**



- 페이지 테이블 엔트리의 시작 주소 끝 두자리는 항상 00이다(바이트 어드레스)
- 페이지 폴트의 경우 00이고, 위 그림에는 생략
- Coarse Page Table는 사이즈가 256b \* 4b = 1kb
- Fine Page Table은 사이즈가 1024b \* 4b = 4kb

## **Section Translation Sequence**



**Small Page Translation** 

