موالعليم



اصول سیستمهای کامپیوتری

نيمسال اول سال تحصيلي ۱۴۰۲ - ۱۴۰۱

تمرینات ۳

مريم رضائي

۱. این برنامه بازگشتی را که به زبان C نوشته شده است و n اُمین عنصر دنباله فیبوناچی را محاسبه می کند، به برنامهای به زبان RISC-V ترجمه کنید. خودتان شماره رجیسترهایی را که در برنامه RISC-V استفاده می کنید طبق قراردادها تعیین کنید.

جواب:

برای تبدیل این کد به RISC-V نیاز به ۲ رجیستر داریم؛ رجیستر x10 (از رجیسترهای پـارامتر تـابع) بـرای ذخیـره ورودی تابع و در همان راستا تغییر یافتن برای تبدیل به خروجی تـابع، و رجیسـتر x5 (از رجیسـترهای مـوقتی) بـرای اعمال مقایسه و همچنین ذخیره ی مقدار x10 خروجی قبلی زمانی که آن را برای فراخوانی بازگشتی بخش بعـد تغییـر میدهیم. لازم به ذکر است که هر بار کـه تـابع بـرای x10 بزرگـتـر از ۱ فراخـوانی میشـود، آدرس پیشـین فراخـوانی بازگشتی و مقدار قبلی ورودی نیاز به ذخیره سازی در پشته دارند، تا بتوانیم در صورت بازگشتهای تو در تو به ترتیـب با آدرسها از آخر به اول برگردیم و هر بار x10 ورودی قبل را برای فراخوانی دوباره بازیابی کنـیم و خروجـی تـا بـه حـال یافت شده را ذخیره کنیم. با توجه به این ملاحضات و مقدمات، برنامه RISC-V را با پیادهسازی زیر داریم:

- ۱) ابتدا ورودی را با صفر مقایسه می کنیم و در صورت برابری، به return می رویم و همان x10 ورودی بازگردانده می شود. در غیر این صورت ادامه می دهیم.
- x10 میرویم و همان x5 را برای مقایسه ۱ میگذاریم و در صورت برابری با ورودی x10 به return میرویم و همان x5 رورودی بازگردانده میشود. در غیر این صورت ادامه میدهیم.
- (1 i) در پشته به اندازه ی دو کلمه فضا باز کرده و ابتدا آدرس قبل بازگشت و سپس ورودی حال حاضر را ذخیره می کنیم، زیرا در ادامه فراخوانی بازگشتی داشته و آدرس تغییر خواهد کرد، و برای آن فراخوانی ورودی نیز کوچکتر می شود در حالی که این ورودی را برای فراخوانی بازگشتی دوم در همین سطح (یعنی یکبار برای (1 i) (1 i) نیاز داریم.
- ۴) از x10 ورودی یک واحد برای فراخوانی بازگشتی اول کم میکنیم و دوباره به شروع تابع fib برای این ورودی پرش میکنیم. لازم به ذکر است که آدرس حال حاضر در x1 ذخیره شده (همان طور که گفتیم x1 تغییر کرد) و پس از اتمام این فراخوانی (یعنی زمانی که فراخوانیهای تو در تو برای ورودی تا زمانی که به ۱ برسد به پایان رسید و هر بار آدرسها در پشته گذاشته شد و برداشته شد) به این خط باز می گردیم و ادامه می دهیم.
- کا حال x10 قبل (یعنی n همین سطح که برای فراخوانی fib(n-1) از آن استفاده کردیم) را بازیابی کرده و در x10 حال x10 قبل (یعنی x10 قبل x10 یعنی x10 (یعنی مقداری که فراخوانی x10 این رجیستر را به آن تبدیل کرد) x10 میریزیم و در عوض خروجی x10 (یعنی مقداری که فراخوانی بازگشتی دوم x10 (x10 جمع کردن نهایی با نتیجه فراخوانی بازگشتی دوم x10 (x10 جمع کردن نهایی با نتیجه فراخوانی بازگشتی دوم (x10 بازگشتی داد (x10 بازگشتی دوم (x10 بازگشتی داد (x10 بازگشتی داد (x10 بازگشتی داد (x10
- n-2 دوم با ورودی n-2 دوم n-2 دوم با ورودی n-2 دوم با ورودی n-2 دوم با ورودی n-2 دوم با ورودی n-2 در n-2 دوم با ورودی n-2 در n-

- حاضر در x1 ذخیره شده و پس از اتمام این فراخوانی (یعنی زمانی که فراخوانیها برای ورودی تا زمانی که به برسد به پایان رسید و هر بار آدرسها در پشته گذاشته شد و برداشته شد) به این خط باز می گردیم.
- x=10 کا حال x=10 حاوی حاصل x=10 است (یعنی فراخوانی بازگشتی برای ورودی x=10 را هر بار تغییر داده تا در نهایت حاوی حاصل فراخوانی باشد) و حاصل x=10 را که در مرحله x=10 در پشته ذخیره کرده و در x=10 می ریزیم.
- fib(n-2) و fib(n-1) و x1 در نهایت آخرین آدرس بازگشت ذخیره شده (که از تغییرات x1 در زمانی فراخوانی fib(n-1) و x1 محفوظ مانده) را بازیابی می کنیم، پشته را خالی کرده، و به آدرس باز می گردیم.

کد RISC-V اصلاح شده ی حلالمسائل کتاب (که در بالای پشته درج و حذف نمی کرد و برای محاسبه ی offset برای ذخیره سازی در پشته مشکل داشت) همراه با کامنتهای کامل تر در زیر آورده شده است.

برنامه C	RISC-V برنامه		
int fib(int n) {	FIB:	beq x10, x0, RET	// if n == 0, return 0
int nother ny t		addi x5, x0, 1	// set $x5 = 1$ for comparison
if (n == 0)		beq x10, x5, ret	// if n == 1, return 1
return 0;		addi sp, sp, -8	// make room for 2 in stack space
		sw x1, 4(sp)	// save the return address
else if $(n == 1)$		sw x10, 0(sp)	// save the current n
return 1;		addi x10, x10, -1	// x10 = n - 1
also.		jal x1, FIB	// call fib(n-1)
else		lw x5, 0(sp)	// load old n from the stack
return $fib(n-1) + fib(n-2)$;		sw x10, 0(sp)	// push fib $(n-1)$ onto the stack
1		addi x10, x5, -2	// x10 = n - 2
J		jal x1, FIB	// call fib(n-2)
		lw x5, 0(sp)	// x5 = fib(n-1)
		add x10, x10, x5	// x10 = fib(n-1) + fib(n-2)
		lw x1, 4(sp)	// load last saved return address
		addi sp, sp, 8	// empty two words from the stack
	RET:	jalr x0, 0(x1)	// return to call address

مراجع: حل المسائل كتاب منبع درس:

Computer Organization and Design (RISC-V Edition) - Patterson & Hennessy

۲. معماران RISC-V ، بعضی از دستورات ۳۲ بیتی را در قالب ۱۶ بیتی نیز تعریف کردهاند. مزیت استفاده از چنین دستوراتی که به آنها دستورات فشرده اگفته می شود، این است که باعث کاهش اندازه برنامههای RISC-V می شوند؛ و البته ممکن است که بتوان مبتنی بر چنین دستوراتی، رایانههایی با هزینه کمتر یا مصرف انرژی کمتر یا کارایی بالاتر ساخت.

متناظر با بیشتر دستورات پایهای RISC-V (نه همه آنها) یک دستور فشرده نیز تعریف شده است. معماران برای نمایش ۱۶ بیتی دستورات ۳۲ بیتی، چند چیز را در دستورات ۳۲ بیتی محدوده کردهاند: در هر دستور فشرده از یک یا دو رجیستر می توان استفاده کرد؛ از ۳ بیت برای شماره گذاری رجیسترها می توان استفاده کرد (تنها می توان از رجیسترهای x تا x استفاده کرد)؛ مؤلفه opcode دستورات ۲ بیتی است؛ بعضی از دستورات (مثل and و and) یک مؤلفه ۲ بیتی به نام funct2 دارند؛ و اینکه مؤلفه imm دستورات عددی ۶ تا ۱۱ بیتی است.

در این جدول، تعدادی از دستورات پایهای ۳۲ بیتی و دستورات فشرده ۱۶ بیتی معادل با آنها آورده شده است. دستورات فشرده با پیشوند .c شروع میشوند.

دستورات فشرده ۱۶ بیتی	دستورات پایهای ۳۲ بیتی
c.add rd, rs2	add rd, rd, rs2
c.addi rd, imm	addi rd, rd, SignExt(imm)
c.li rd, imm	addi rd, x0, SignExt(imm)
c.sub rd, rs2	sub rd, rd, rs2
c.slli rd, imm	slli rd, rd, imm
c.lw rd, imm(rs1)	lw rd, (ZeroExt(imm)*4)(rs1)
c.sw rs2, imm(rs1)	sw rs2, (ZeroExt(imm)*4)(rs1)
c.beqz rs1, label	beq rs1, x0, label
c.j label	jal x0, label

می توان برنامههای RISC-V را با ترکیبی از دستورات فشرده و غیرفشرده نوشت. شما این برنامهای را که به زبان کنوشته شده است، با ترکیبی از دستورات فشرده و غیرفشرده به برنامهای به زبان RISC-V تبدیل کنید. یعنی در صورتی که متناظر با یک دستور ۲۳ بیتی، یک دستور ۱۶ بیتی تعریف شده باشد و بتوان از آن استفاده کرد، از آن دستور ۱۶ بیتی. بیتی استفاده کنید نه از دستور ۳۲ بیتی.

_

¹ compressed instructions

فرض کنید که آرایه array2 قبل از آنکه در حلقه استفاده شود، مقداردهی اولیه شده باشد. خودتان شماره رجیسترهایی را که در برنامه RISC-V استفاده می کنید طبق قراردادها تعیین کنید.

جواب:

فرض می کنیم شروع آرایههای ۱ و ۲ به ترتیب در رجیسترهای x10 و x10 ذخیره شده باشند. از آنجا که قصد نوشتن برنامهای فشرده است، برای ترجمه ی کد از x10 به RISC-V دقت می کنیم که کمترین تعداد دستورات را استفاده کنیم، حلقه دارای کمترین تعداد ممکن دستورات باشد، و بیشترین تعداد ممکن دستورات بتوانند به ۱۶ بیتی تبدیل شوند.

برای این کار، به جای شروع حلقه از i=0 که یکی یکی پیش رود و تعبیه رجیستری دیگر حاوی ۲۰۰ که با آن مقایسه شود، حلقه را از ۲۰۰- شروع کرده، اضافه می کنیم، و هر بار با x0 مقایسه می کنیم. همچنین درون حلقه به جای استفاده از slli برای ۴ برابر کردن مقدار i1، ذخیره آن در رجیستری دیگر تا i1 تغییر نکند، و در نهایت جمع آن با رجیستر حاوی شروع آرایه را با عدد ۴ جمع می کنیم؛ توجه می کنیم که جمع را پس از خواندن و نوشتن حافظه انجام می دهیم تا برای تکرار اول حلقه از عنصر صفر شروع شود.

لازم به ذکر است که با این رویه، رجیستر حاوی شروع آرایه تغییر کرده و در پایان حلقه بایستی 4.7. از آن کم نیم تا شروع اصلی بازیابی شود. همچنین اعمال مقداردهی اولیه 4.0. و در انتها جمعهای 4.0. دارای مقداردهی اولیه بزرگ هستند که استفاده از دستورات ۱۶ بیتی برای این خطوط را غیرممکن می کند، اما به علت بیرون بودن ایس 4.0. در زیر قابل مشاهده است. 4.0. در نامهی RISC-V در زیر قابل مشاهده است.

برنامه C	RISC-V برنامه		
<pre>int i; int array1[200]; int array2[200]; for (i = 0; i < 200; i = i + 1) array1[i] = array2[i];</pre>	addi x8, x0, -200 LOOP: c.lw x9, 0(x11)	// set i = -200, can't compress bc of imm // load array2[i] where i = 0 to 199 // move forward one word in array2 // store in array1[i] where i = 0 to 199 // move forward one word in array1 // set i += 1 // if i == 0 end loop // else rerun loop // reset x10 to beginning of array1	
	addi x11, x11, -800	// reset x11 to beginning of array2	

مراجع:


۳. یکی از واحدهای پردازنده ای که در فصل ۴ طراحی شده است، واحد Imm Gen است. واحد Imm Gen یک مدار مؤلفه منطقی است که از روی بیتهای شماره ۷ تا شماره ۳۱ یک دستور و یک خط کنترلی از واحد کنتـرل، مقـدار مؤلفه immediate دستور را با بیت علامتش بسط می دهد تا آن را ۳۲ بیتی کند. به بیان دقیق تر، واحد Imm Gen

- مؤلفه ۱۲ immediate بیتی دستور lw را ۳۲ بیتی می کند و آن را به عنوان یکی از دو ورودی به مالتی پلسکر ALUSrc می فرستد.
- مؤلفه ۱۲ immediate بیتی دستور sw را ۳۲ بیتی می کند و آن را به عنوان یکی از دو ورودی به مالتی پلسکر ALUSrc می فرستد.
- مؤلفه ۱۲ immediate بیتی دستور beq را ۳۲ بیتی می کند و آن را به عنوان یکی از دو ورودی به واحد راستی می فرستد.

واحد Imm Gen را به صورت یک مدار منطقی طراحی کنید. (از آنجا که این واحد کنترل است که باید خروجی واحد Imm Gen را مشخص کند، لازم است یک خط کنترلی از واحد کنترل به واحد Imm Gen کشیده شود تا طبـق مقـدار آن خط، واحد Imm Gen ، خروجی خود را تعیین کند. خط کنترلی را ImmSrc بنامید.)


جواب:

برای طراحی یک واحد تولید عدد ثابت، ابتدا به ساختار کلی آن توجه می کنیم. در شکل زیر در نظر گرفته ایم بیتهای ۷ تا ۳۱ دستور (یعنی به جز opcode که جدا به واحد کنترل می رود) ورودی واحد مورد نظر هستند. بایستی واحد به صورتی طراحی شود که دستور را برای ۵ نوع دستور دارای immediate شکسته و ۵ immediate ممکن را تولید کند، سپس با توجه به خط کنترلی نوع دستور را تعیین و immediate تولید شده مطابق ساختار آن را انتخاب کند.



بنابراین، با توجه به ساختار immediate دستورهای I و S و S و S و U بیتهای ورودی را شکسته و برای S نوع دستور اول چپترین بیت حاصل را به تعداد مورد نیاز تا T بیتی شدن حاصل با واحد extend گسترش داده و تکرار میکنیم (مثلاً برای دستورات I بیت آخر را از I بیت گسترش میدهیم) و برای دستورات U نیز I را راستترین

بیت قرار داده و به همان شکل تکرار می کنیم. در نهایت، ۵ دسته خط حاصل را به مالتی پلکسر برده و با خطوط ImmSrc از واحد کنترل از میان آنها انتخاب می کنیم. مدار منطقی این طراحی واحد، در زیر بعد درج شده است.



در ساخت مالتی پلکسر دقت می کنیم که برای انتخاب میان ۵ دسته خط حاصل، نیاز به ۳ بیت انتخاب کننـده از واحـد کنترل داریم زیرا $[\log_2 5]$ ؛ یعنی تعداد خطوط ImmSrc باید سه عدد باشند و بـر اسـاس ترکیـب مقـادیر آنهـا

چهارتا از mmediateهای حاصل را صفر کرده و یکی را نگه داریم. جدول مالتیپلکسر در زیر قابل مشاهده است؛ میبینیم در ۳ ترکیب خطوط کنترلی به خروجی کاری نداشته و به عبارتی معادل زمانی هستند که دستور R-type باشد و واحد تولید عدد ثابت برای ما مهم نباشد (زیرا ALUSrc صفر است و مالتیپلکسر رجیستر را انتخاب می کند).

ImmSrc0	ImmSrc1	ImmSrc2	Output
0	0	1	1
0	1	0	S
1	0	0	SB
0	1	1	UJ
1	1	0	U
1	0	1	х
1	1	1	х
0	0	0	х

البته این مالتی پلکسر بزرگ از مالتی پلکسرهای کوچک ۲ در یک (یعنی دو بیت ورودی و یک بیت خروجی) ساخته شده است پس در اصل هر بیت کنترلی عمل مورد نظر را جدا جدا بر تک تک بیتهای حاصل اعمال می کند. به عبارت دیگر منظور از انتخاب یک حاصل و صفر کردن بقیه، انجام عمل یکسان بر هر ۳۲ بیت آن حاصل است.

مراجع:

https://5hdaniel.github.io/cpu.html

- ۴. پردازندهای که در فصل ۴ طراحی شده است، می تواند هفت دستور از مجموعه دستورات RISC-V را اجرا کند:
 - دسته ۱: دو دستور مراجعه به حافظه (load word) و sw (store word) . sw
 - دسته ۲: دو دستور حسابی add و sub ؛ و دو دستور منطقی and و or .
 - دسته ۳: دستور پرش شرطی (branch if equal)

ما میخواهیم پردازنده را به نحوی بسط دهیم که بتواند دستورات دیگری را نیز اجرا کند. این چهار دستور RISC-V را در نظر نگیرید:

- andi
- xor
- bne
- sll

مشخص کنید که برای اجرای هر یک از این چهار دستور، کدام واحدهای سختافزاری موجود را و دقیقاً چگونـه بایـد آنها را بازطراحی کنیم.

جواب:


اضافه کردن هر دستور را جدا بررسی میکنیم؛ یعنی میبینیم نزدیکترین دستور به دستور مورد نظر که پردازنده توان اجرای آن را دارد، چیست و بر آن اساس پردازنده نیاز به چه تغییری برای بسط داده شدن دارد.

- دستور andi نزدیک ترین دستور به آن دستور and است که سخت افزار به کمک واحد ALU اجرا می کند. پس برای اضافه کردن andi سخت افزار مثل and عمل می کند و تنها سه نکته مورد توجه است؛ (۱) واحد Imm Gen به واحدهای فعال اضافه شده و با طراحی که در تمرین قبل نشان داده شد مقدار عدد ثابت را شکل می دهد، (۲) پیش از ورودی دوم ALU مالتی پلکسر ۳۲ بیت مقدار ورودی را از میان مقدار رجیستر و مقدار حاصل از Imm Gen انتخاب می کند، (۳) برای این کار واحد کنترل با بررسی دستور تعیین می کند ورودی دوم از عددی ثابت است، و با تغییر خط کنترلی ALUsrc از 0 به 1 این امر را به مالتی پلکسر رسانده و انتخاب انجام می شود. در ادامه، عمل ALU تعیین شده توسط ALUOp (جمع) و سپس ذخیره سازی یکسان است.
- دستور xor: نزدیک ترین دستور به آن or و and هستند که پردازنده به وسیله ی واحد ALU محاسبه می کند، پس برای اضافه کردن xor نیاز است این واحد را بسط دهیم. یعنی به طور کلی، پردازنده در ابتدا به مانند دستور or و and شروع به کار کرده با همان مقادیر واحد کنترل پیش می رود تا به ALU برسد. در اینجا عمل تعیین شده برای ALU توسط ALUOp برای تمامی دستورات نوع R از جمله xor یکسان است، پس پردازنده نیاز به تغییری در بخش واحد کنترل ندارد. سپس به عوامل دارای نیاز به تغییر می رسیم:

(۱) واحد کنترل ALU بایستی خط کنترلی ورودی ALU را با توجه به دستور جدید تغییر دهد، یعنی در جدول زیر (از شکل ۴.۱۲ کتاب) که خط کنترلی ALU را بر اساس 1 و func7 برای چهار دستور پیشین داریم سطری جدید اضافه می کنیم.

ALU control lines	Function
0000	AND
0001	OR
0011	XOR
0010	ADD
0110	SUB

(۲) داخل واحد ALU تغییر می کند. یعنی علاوه بر بخشهای and ،subtract ،add و ro بخش می داخل واحد می کند. یعنی علاوه بر بخشهای می می نفست به کمک خطوط جدیدی برای xor به آن اضافه می شود و در آخر خروجی توسط مالتی پلکسر به کمک خطوط کنترلی از میان آنها انتخاب می شود. دقت می کنیم که مانند تمرین پیشین مالتی پلکسر در اصل از مالتی پلکسرهای کوچک با ۲ بیت ورودی و ۱ بیت خروجی ساخته شده است، پس یعنی عمل صفر کردن یا تغییر ندادن تعیین شده توسط هر بیت خط کنترلی بر تک تک ۳۲ بیت خروجی پنج بخش واحد ALU اعمال می شود. شکل درون ALU در زیر قابل مشاهده است.




• دستور bne: نزدیک ترین دستور به آن beq است و به کمک واحد ALU انجام می شود؛ به این صورت که با تفریق دو ورودی از هم در صورت برابری (صفر شدن حاصل) Zero status واحد (یعنی صفری حاصل واحد) برابر یک شده و بالعکس. این status از ALU به گیت and بالایی ارسال می شود تا در نهایت در مالتی پلکسر تعیین کنیم جواب کدام adder (یعنی آن که PC+4 را محاسبه کرده و برای عدم برقراری شرط است، یا آنک PC را با مقدار مورد نظر برای پرش جمع کرده است) انتخاب شود و در نهایت در PC جایگزین شود.

برای بسط این فرآیند به bne (بنابر جدول شکل ۴.۱۲ کتاب) نیاز است خط کنترلی ALUOp مانند phed برابر برای بسط این فرآیند به bne بفرستند تا پاسخ عمل تفریق برای خروجی انتخاب 01 باشد و خطوط کنترلی ALU همان 0110 را به ALU بفرستند تا پاسخ عمل تفریق برای خروجی انتخاب شود. اما این بار باید عکس beq است و در صورت مطود. اما این بار باید عکس beq است و در صورت برابری (صفر شدن حاصل تفریق و یعنی یک شدن ویک شدن (Zero status) نباید عمل شاخه شدن انجام شود. بنابراین نیاز به خط کنترلی جدیدی از واحد کنترل ALU داریم که بنابر ویده کمک مالتی پلکسری تعیین کنیم آیا خود خروجی Zero status یا not آن به گیت فرستاده شود تا در و به کمک مالتی پلکسری تعیین کنیم آیا خود خروجی Branch از واحد کنترل، حاصل adder دوم (یعنی مقدار برای PC+4.

• دستور sll برای این دستور نیز بایستی دقیقا مثل xor واحد ALU را بسط دهیم. یعنی از آنجا که دستور همچنان R-type است، کارکرد کلی، واحد کنترل اصلی و مقدار ALUOp تغییری نمی کند، اما در کنترل و کار خود ALU تغییر داریم. به طور دقیق تر ابتدا واحد کنترل ALU و مقدار خطوط کنترلی آن تغییر کرده و بر اساس func3 و func3 جدول قبل را برای مثال به شکل زیر بسط می دهیم.

ALU control lines	Function
0000	AND
0001	OR
0011	XOR
0010	ADD
0110	SUB
0111	SHIFT

آنگاه در ساختار واحد ALU نیز shift را اضافه می کنیمتا در نهایت از میان شش حاصل بخشهای ALU به کمک مالتی پلکسر انتهای ALU و خطوط کنترلی آن، حاصل بخش shift را انتخاب کنیم. برای این کار از یک barrel shifter استفاده می کنیم که ترکیبیاتی ست، سرعت بالایی داشته و از مالتی پلکسرها ساخته شده است و برای استفاده در ALU رایج ترین گزینه است. شکل تغییر یافته کی ALU در صفحه ی بعد قابل مشاهده است.



در shifter تعداد سطوح جابه جایی ها را بر اساس تعداد بیت های عدد دوم تعیین می کنیم و تعداد جابه جایی در هر سطح برابر با چندمین بیت از راست بودن آن است، یعنی برای مثال برای انجام 0 جابه جایی (یعنی دودویی 101) یک جابه جایی یکتایی در سطح اول و یک جابه جایی چهارتایی در سطح سوم نیاز داریم. در هر سطح نیز 0 مالتی پلکسر (به تعداد بیت های عدد اول) داشته و ورودی مالتی پلکسرهای سطوح پایین تر بر اساس سطوح بالاتر تعیین می شود؛ پس با توجه به اینکه عدد 0 بیتی در بیشترین حالت 0 جابه جایی می تواند داشته باشد که در آخری تمامی بیت ها صفر می شود و همچنین 0 به تمامی مالتی پلکسرها قرار می گیرد.

- **۵. الف)** معماری x86 نمونهای از یک معماری CISC است. مهم ترین وجوه تفاوت معماری x86 با معماریهایی مثل ARM و RISC و RISC-V که نمونههایی از معماری RISC هستند را مشخص کنید.
- ب) مهم ترین وجوه تشابه و مهم ترین وجوه تفاوت مجموعه دستورات x86 با مجموعه دستورات RISC-V را مشخص کنید. دو معماری را از نظر تعداد رجیسترها، تعداد عملوندهای دستورات، مکانهای عملوندها (ثابت و در خود دستوریا در رجیستر یا در حافظه) ، اندازه عملوندها، نوع دستورات (ساده یا پیچیده) و اندازه دستورات با هم مقایسه کنید.
- $\boldsymbol{\varphi}$) وجه تسمیه معماری x86 چیست؟ معماری x86 در دو دهه گذشته برای ساخت چه نوع رایانههایی مورد استقبال شرکتهای سازنده رایانه قرار گرفته است و به چه دلائلی هنوز هم مورد توجه است؟ در حال حاضر، برجسته ترین شرکتهای سازنده پردازندههای x86 کدامند و برجسته ترین پردازندههای x86 چیستند؟
- ت) معماری x86 برای ساخت چه نوع رایانه هایی و به چه دلائلی مورد استقبال شرکتهای سازنده رایانه قرار نگرفته است؟ ممکن است که در آینده، سازندگانی که در حال حاضر برای ساخت رایانه از معماری x86 استفاده می کنند؟ معماری RISC-V را جایگزین معماری x86 کنند؟

جواب:

الف) x86 یک معماری با دستورات پیچیده (CISC) است در حالی که MIPS ،ARM و x86 (x19 معماریهای کیم دستور (RISC) هستند. تفاوت این دو سبک معماری در تمرکز بر دستورات قدرتمند و در عین حال کندتر در برابر دستورات ساده تر و در عین حال سریع تر است. در معماری x86 هدف کاهش تعداد دستورات اجرایی برنامه است و دستورات توان بیشتری دارند. این امر سادگی دستورات را که MIPs ،ARM و MISC-V دارند از بین می برد و باعث طولانی تر شدن زمان اجرای برنامه به علت دور ساعتهای کندتر و یا تعداد دور ساعتهای بیشتر، می شود. یعنی در معماری RISC ماشین ها یک دستور در یک دور ساعت اجرا می کنند اما در x86 هر پردازنده تعدادی زیادی عمل انجام می دهد که کل دستور چندین دور ساعت طول می کشد.

- ب) تفاوتها و شباهتها در بخشهای مختلف را برای ورژن ۳۲ بیتی دو معماری را به شکل زیر داریم:
- (۱) رجیسترها: معماری ۳۲ بیتی (80386) تمامی رجیسترهای ۱۶ بیتیاش را به ۳۲ بیتی مانند RISC-V بیتی مانند ۱۶ رجیسترها: تعمیم داد که کاربرد عمومی دارند. اما این معماری تنها ۸ رجیستر عمومی دارد در حالی که تعداد رجیسترهای عمومی RISC-V برابر آن است.
- ۲) تعداد عملوندها: دستورات حسابی در x86 دارای دو عملوند هستند، یعنی یکی از آنها باید هم منبع و هم مقصد باشد. در حالی که RISC-V برای هر کدام اجازه وجود رجیسترهای متفاوت برای منبع و مقصد میدهد. و اعمال حسابی را با سه عملوند انجام میدهد.

- **۳) مکان عملوندها:** معماری x86 و RISC-V هردو اجازه وجود عملوند ثابت و در رجیستر را میدهند، اما x86 اجازه وجود یک عملوند حافظه کنار یک عملوند رجیستر را میدهد که در RISC-V ممکن نیست.
- ۴) اندازه عملوند: برای هر نوع عملوند، اندازههای روبهرو را داریم: مقادیر ثابت در 88 طول ۸، ۱۶، یـا ۳۲ بیت و دارند اما در RISC-V طولشان ۱۲ یا ۲۰ بیت است؛ رجیسترها در 88 از ۱۴ رجیستر اصلی (بعضی ۳۲ بیت و بعضی ۱۶ بیت) بوده اما در RISC-V از ۳۲ رجیستر (۳۲ بیت) است؛ آدرس حافظه در 86 دارای حالتهای متفاوت آدرسدهیست که علاوه بر آدرس ذخیره شده در رجیستر (که خود رجیستر ۱۶ یـا ۳۲ بیتی است) طول جابهجایی ۸ یا ۳۲ بیت می تواند باشد، اما در RISC-V تنها یـک حالـت وجـود دارد کـه آدرس در یـک رجیستر ۳۲ بیتی است.
- (۵) نوع دستورات: معماری x86 معماری CISC بوده و دستورات آن حالتها و قدرت بیشتری داشته و پیچیدهاند، اما معماری RISC-V دستورات خلاصه تر با توان کمتر داشته و نوعشان ساده (RISC) است.
- ۶) اندازه دستورات: در RISC-V تمامی دستورات ۳۲ بیتی هستند اما در معماری x86 بسته به نـوع دسـتور، طولشان از ۱ تا ۱۵ بایت (۴ تا ۱۲۰ بیت) متغیر است. این امر به علت پارامترهای پیشـوندی ۱ بیتـی اضـافهتر x86 (مانند تعیین مسیر از یا به حافظه، یک بیتی یا دوکلمـهای بـودن عمـل)، ثابتهـای ۳۲ بیتـی در بعضـی دستورات، جابهجایی آدرس ۳۲ بیتی، opcode دو بیتی، و یک بایت حاصل از حالت انـدیس مقیـاس شـده در زمان دسترسی به حافظه میباشد.

پ) معماری x86 (یا 80x86) این نام را گرفت زیرا در آخر نام چندین پردازنده قبل 8086 اینتل همگی 86 وجود داشت، مانند 80186، 80286 و غیره، و تنها عدد قبل از آن تغییر می کرد.

این معماری در اکثر کامپیوترهای میزی و لپتاپ امروزه و همچنین ایستگاه کارها، سرورها، و خوشههای ابرکامپیومتر استفاده می شود، با وجود اینکه در ابتدا برای سیستمهای تعبیه شده و یارانههای کوچک تک یا چندکاربره توسعه داده شده بود. تلاشهای متعددی توسط شرکتها از جمله خود Intel برای توقف حضور برجستهی این معماری بی ظرافت که به طور مستقیم از ریزپردازندههای ۸ بیتی ابتدایی توسعه داده شده بود در بازار شده است، اما این تلاشها موفق نبوده اند. علت این امر، عواملی مانند اصلاح ممتد ریزمعماریهای 86٪ مدار و ساخت نیمرساناها، به علاوهی توسعه و تعمیم معماری و توانایی مقیاس شدن چیپهای آن برای پردازندههای چند هستهای مدرن می باشد؛ به زبان دیگر توسعه و تعهد جمعی صنعت به این معماری و وجود زمینهای وسیع از پشتیبانی آن را از نیاز به رقابت با معماریهای جدید تا حد زیادی محفوظ داشته است.

از شرکتهایی که از این معماری برای تولید پردازنده استفاده کرده و می کنند می توان خود Intel و همچنین IDM&P و UMC ،NexGen ،C&T ،Intersil ،Cyrix ،Siemens ،OKI ،Fujitsu ،STM ،TI ،AMD ،NEC ،VIA نام برد که تنها VIA ،AMD ،Intel و DM&P پروانهی این معماری را دارند که فقط دو شرکت اولی در حال حاضر به طور ممتد طراحیهای مدرن تولید می کنند. همچنین تعدادی از پردازندههای معروف در طول زمان شامل 5x86 (از Opteron و Athlon و K6 پیشرفته و سری K6 و نتایج آن Athlon و IBM

(از AMD)، Nx586 (از NexGen)، C3 و C7 بهینه در مصرف انـرژی (از VIA)، و خـانوادهی ۷ پردازنـدههای x86 (از AMD)، Zhaoxin بر مبنا و با همکاری VIA) که در انتظار انتشار است، میباشند.

ت) برای دستگاههای موبایل مانند گوشیهای هوشمند یا تبلتها معماری ARM بر x86 بسیار پیشی دارد و ساخت این نوع دستگاهها با معماری x86 غیرکاربردیست. زیرا مصرف انرژی این معماری بسیار بالاست و برای دستگاههای موبایل که مصرف انرژی بهینه تر و کمتر نیاز دارند کارآمد نیست. علاوه بر آن، مجوز ساخت چیپهای x86 در دست شرکتهای معدودی است.

این ناکارآمدی مصرف انرژی x86 علتیست که شرکت Apple در حال بهینهسازی ARM برای عملکرد سطح بالا بوده و از آن در لپتاپهای خود استفاده می کند و زمینه ی جایگزینی x86 در حیطه ی معماری کامپیوترها را فراهم شده است. معماری RISC-V نیز که به سرعت در حال رشد است و پردازندههای قوی بیشتری در حال استفاده از آن هستند توانایی جایگزینی x86 را در ساخت یارانهها را داراست، زیرا ساختار این معماری (RISC بودن معماری x86 و قدمهای پیادهسازی محاسبات موازی را عواملی دیگر مانند مدل حافظه ی ضعیف استفاده شده در آن) پیچیدگی و قدمهای پیادهسازی محاسبات موازی را کاهش داده و باعث شده این معماری پر سرعت تر و در مصرف انرژی بهینه تر باشد.

البته تا وقوع این اتفاق زمان زیادی باقی مانده است، زیرا هنوز نه تنها مجموعه دستورات RISC-V به ثباتی نرسیده که به برنامهنویسها اطمینانی درمورد ساخت سیستم دهد، بلکه این معماری برای عملکرد سطح بالای نیاز در کامپیوترهای خانگی و لپتاپها بهینهسازی و پیادهسازی نشده است.

مراجع:

کتاب منبع درس:

Computer Organization and Design (RISC-V Edition) - Patterson & Hennessy

منابع اینترنتی:

https://en.m.wikipedia.org/wiki/X86

https://www.thephonetalks.com/is-risc-v-replacing-x86-arm-high-performance

https://www.reddit.com/r/RISCV/comments/kd321u/any_reason_for_riscv_or_anything_to_replace_x86