



درس مدارهای منطقی تکلیف کامپیوتری ۴ استفاده از رجیسترها و شمارندهها در کاربرد انتقال سریال داده

دانشکدگان فنی دانشگاه تهران دانشکده مهندسی برق و کامپیوتر دكتر بيژن عليزاده نیمسال دوم سال تحصیلی ۱۴۰۲-۰۳ دستيار آموزشي: نيما خدابخشي

مقدمه


روشهای انتقال داده بین المانهای سختافزاری مختلف، به طور کلی به دو دسته سریال و موازی تقسیم می شوند. در روشهای انتقال داده به صورت سریال، بیتهای داده پشت سرهم از طریق یک رابط، با پروتکلی مشخصی ارسال میشوند. در تمامی بردهای FPGA رابطی به منظور انتقال سریالی بیتها وجود دارد که بر اســاس پروتکل UART کار می کند. عموما ســختافزاری با همین عنوان در بردهای FPGA این مســوولیت را بهعهده دارد. استاندارد انتقال سريالي داده به نام RS-232 معروف است.

بخش اول

هدف از این تمرین، طراحی مداری است که به صورت سریالی، یک داده هشتبیتی را از یک ورودی تکبیتی دریافت کرده و آنها را به صــورت یک کلمه هشـــتبیتی بر روی خروجی قرار میدهد. ســاختار موردنظر را serial_receiver مینامیم که وظیفه آن دریافت بیتهای کلمه ورودی از رابط ســریالی با تنظیمات مشــخص است. همانطور که در شکل ۱ نشان داده شده است، ورودیهای serial_receiver شامل ورودی تکبیتی data_in (یک بیت از بیتهای یک کلمه هشـــتبیتی)، ورودی ۲ بیتی function، ورودی ۴ بیتی m، ورودی ورودی reset و ورودی clk است.

ورودي function مشـخص كننده نوع عمليات مطابق جدول ١ اســت. بيت اول function (يعني [0] function) نشان دهنده جهت ورودیها است (ابتدا بیتهای LSB دریافت می شود یا MSB؟). اگر [0] = 1 باشد، نشـــاندهنده آن اســت که مقادیر روی ورودی data_in از بیتهای کمارزش (LSB) شـــروع میشـــوند. اگر (MSB) باشد، نشان دهنده آن است که مقادیر روی ورودی (MSB) از بیتهای پرارزش (MSB) شروع مى شـوند. بيت دوم function (يعني [1] function) مشـخص مي كند كه فاصـله زماني بين دو بيت متوالي قابل دریافت، چند سیکل است. اگر function[1] = 0 باشد، به این معنی است که هر ۱۶ سیکل یک بیت جدید داده آماده دریافت (از طریق ورودی data_in) اسـت. اگر function[1] = 1 باشـد، به این معنی اسـت که هر ۱۶-m ســيکل یک بیت جدید داده آماده دریافت (از طریق ورودی data_in) اســت. در UART به این فاصـله زمانی BaudRate گفته می شود.

همچنین یک سیگنال خروجی بهنام word_ready نیز وجود دارد که هنگامی که ۸ بیت یک کلمه به طور کامل آماده شدّ، یک می شود. این بیت تا دریافت اولین بیت بعدی، یک باقی مانده و دوباره صفر می شود.



شکل ۱- نمایی از ورودیها و خروجیهای مدار serial_receiver

جدول ۱- عملکرد مدار برای حالات مختلف function

function[1:0]	توضيح
00	دادهها به ترتیب از بیت پرارزش ارسال میشوند و نرخ ارسال هر ۱۶ سیکل یک بیت است.
01	دادهها به ترتیب از بیت کمارزش ارسال میشوند و نرخ ارسال هر ۱۶ سیکل یک بیت است.
10	دادهها به ترتیب از بیت پرارزش ارسال میشوند و نرخ ارسال ۱۶-m سیکل یک بیت است.
11	دادهها به ترتیب از بیت کمارزش ارسال میشوند و نرخ ارسال ۱۶-m سیکل یک بیت است.

بنابراین با تعریف ورودی دو بیتی function، تنظیمات زیر در طراحی لحاظ خواهند شد:

- قابلیت تنظیم سرعت دریافت داده ورودی ([1]function): توسط ورودی ۴ بیتی m تنظیم شده که برای دریافت هر بیت از کلمه، چند سیکل clock باید صبر کنیم.
- قابلیت تنظیم ترتیب دریافت بیتهای داده ([0]function): بسته به تنظیمهای رابط، گاها در ابتدا بیتهای کمارزش (LSB) و گاها ابتدا بیتهای پرارزش (MSB) ارسال میشوند. در نتیجه، باید قابلیت چنین تنظیمی را داشته باشیم.

همچنین یک سـیگنال enable نیز در مدار وجود دارد که تنها در صـورتی که این سـیگنال یک باشـد، مدار کار موردنظر را انجام میدهد. خروجی مدار نیز یک کلمه ۸ بیتی می باشـد که قاعدتا باید برابر با کلمه دریافتشـده باشد.

در این بخش، طراحی مدار خواسته شده را به صورت دستی انجام داده و نتیجه را در گزارش کار بیاورید. برای انجام این طراحی، انتظار میرود که از بلوکهایی مانند Counter ،Shift Register ،Multiplexer و سایر بلوکها و کیتهای موردنیاز استفاده کنید. بلوک دیاگرام طراحی انجام شده شامل این بلوکها و نحوه اتصال آنها را با دقت کافی مشخص کنید.

راهنمایی: برای شمارش تعداد سیکلها، از Counterی استفاده کنید که خروجی CarryOut دارد. برای ذخیره و دریافت تک بیتها می توانید از Shift Register استفاده کنید. بهتر است الکنید از Shift Register را طوری طراحی کنید که با یک سیگنال کنترلی قابلیت شیفت به چپ یا راست را داشته باشد. سپس با اتصال مناسب این المانها به یکدیگر، به عملکرد موردنظر برسید.

بخش دوم

مدار طراحی شده در بخش اول را با استفاده از SystemVerilog توصیف کنید. توجه کنید که نام گذاری ورودی ها و خروجی ها در top-module حتما به صورت زیر باشد.

module serial_receiver (input clk, input reset, input [1:0] function, input data_in, input enable, input [3:0] m, output [7:0] word, output word_ready);

نکته: در صورت نوشتن کد بصورت رفتاری، میبایست تطابق بخشهای مختلف کد با مدار طراحیشده در بخش اول را در گزارش شرح دهید.

امتیازی: به کدهایی که به صورت ساختاری و مطابق با ساختار طراحی شده در بخش اول نوشته شده باشند، نمره امتیازی تعلق می گیرد.

بخش سوم

یک test-bench برای کد بخش دوم نوشته و در هر ۴ حالت تعریفشده مطابق جدول ۱، عملکرد مدار را مورد بررسی قرار دهید. در گزارش کار خود شکل موجهای حاصل را بیاورید.

موارد قابل تحویل در گزارش کار:

- بلوک دیاگرام ساختارهای طراحی شده
- شکل موجهای خروجی test-bench و تحلیل آنها
- لطفا فایل کدهای خود را به همراه pdf گزارش به صبورت یک فایل zip به فرم Name UID CA4 آیلود نمایید.

با آرزوی بهترینها برای شما