


تمرین کامپیوتری پنجم

"مدار های منطقی"




بخش اول:

شماتیک مسیرداده و دیاگرام حالت کنترل کننده


شماتیک مسیر داده :

با هر سیگنال clock یک داده (شمارنده ی counter) از ROM وارد جمع کننده می شود و با حاصل مجموع مقادیر قبلی جمع می شود و در رجیستر ذخیره می شود خروجی مدار نیز خروجی رجیستر است که تقسیم بر ۳۲ می شود همچنین رقم آخر شمارنده برای کنترل زمان اتمام کار به عنوان خروجی به کنترل کننده داده می شود. (در این میان تعداد بیت های جمع کننده و رجیستر بیشتر از ۸ بیت در نظر گرفته شده اند تا اورفلو رخ ندهد.)




دیاگرام حالت کنترل کننده:

دارای چهار حالت: استراحت ، A برای حالتی که سیگنال شروع یک شده، B برای حالتی که یک پالس سیگنال شروع دیده شد و مدار شروع به کار کند و محاسبات را تا انتها ادامه دهد ، C محاسبات تمام شده و نتیجه نهایی معلوم شده است.




فرمت کلی مدار :



تصویر شکل موج خروجی برای اعداد ۰ تا ۳۱ :

همانطور که مشاهده می شود مدار پس از محاسبات خود عدد f یا همان ۱۵ را گزارش می کند که گرد شده میانگین اعداد ۰ تا ۳۱ می باشد و گرد شدن نیز به خاطر عملکرد عملگر / می باشد. همچین سیگنال های و done ready به درستی عمل می کنند.




تصویر شکل موج خروجی data.mem و میانگین پیکسل ها با محاسبات دستی

مقادیر موجود در فایل data.mem در مبنای unsigned به صورت زیر است:

صفحه ۲م

که مجموع آن ها برابر با : ۵۵۴۹ و میانگین آن ها برابر با : ۱۷۳،۴۰۶۲۵ می باشد که مدار با گرد کردن مقدار ۱۷۳ را گزارش می دهد



سنتز مدار

تعداد المان های مصرفی: ۱۹۳ ، تعداد رجیستر ها: ۲۳


Flow Summary < <filter>></filter>	
•	- /1
Flow Status	Successful - Fri Jun 14 12:38:48 2024
Quartus Prime Version	18.1.0 Build 625 09/12/2018 SJ Standard Edition
Revision Name	higherLevel
op-level Entity Name	higherLevel
amily	Cyclone IV E
Device	EP4CE15F23A7
iming Models	Final
otal logic elements	193 / 15,408 (1 %)
otal registers	23
otal pins	269 / 344 (78 %)
otal virtual pins	0
otal memory bits	0 / 516,096 (0 %)
mbedded Multiplier 9-bit elements	0 / 112 (0 %)
otal PLLs	0/4(0%)

شفحه ۳م

بیشترین فرکانس : ۱۷۹.۹۲ مگاهرتز ، ۲۱۳.۶۳ مگاهرتز

< <filter>></filter>				
Fmax	Restricted Fmax	Clock Name	Note	
179.92 MH	179.92 MHz	clk		
	'			
low 1200mV -4	OC Model Fmax Sumn	iarv		
	OC Model Fmax Sumn	aary		
low 1200mV -4 < <filter>> Fmax</filter>	OC Model Fmax Sumn	Clock Name	Note	

شکل مدار سنتز شده:



0000


بخش دوم:

صفحه ۴م

مقایسه مدار های ۱۶، ۳۲ و ۶۴ ورودی


فرکانس و المان های مصرفی ۱۶ ورودی:

تعداد المان های مصرفی : ۱۰۲ ، تعداد رجیستر های مصرفی : ۲۱ بیشترین فرکانس: ۲۱۷.۲ مگاهرتز ، ۲۵۹.۵۴ مگاهرتز




فرکانس و المان های مصرفی ۶۴ ورودی:

تعداد المان های مصرفی : ۳۶۱ ، تعداد رجیستر های مصرفی : ۲۴ بیشترین فرکانس: ۱۸۵.۶۷ مگاهرتز ، ۲۰۹.۵۶ مگاهرتز




صفحه ۵۰٫



مقایسه: همانطور که مشاهده می شود با افزایش تعداد ورودی ها المان های مصرفی بالا می رود اما فرکانس کاری به صورت عکس عمل کرده و کاهش می یابد.


شکل مدار ۶۴ ورودی و ۱۶ ورودی:




0000

بخش سوم:

مقادیر ser مربوط به حالت سریالی و مقادیر par مربوط به حالت موازی می باشد.



همانطور که مشاهده می شود تعداد المان های مصرفی افزایش یافته و فرکانس مدار نیز افزایش یافته است



در بخش اول مدار را به شکل تمام سریال پیاده سازی کردید، موازی سازی چه مزیت ها و چه معایبی نسبت حالت تمام سریال دارد؟

00

همانطور که در شکل موج و خلاصه نتیج سنتز مشاهده می شود در حالت موازی زمان پاسخ مدار کاهش می یابد که یکی از مزایا می باشد اما تعداد المان های مصرفی مدار افزایش می یابد که جز معایب می باشد در حالت سری تعداد المان ها کاهش می یابد اما زمان یاسخ مدار افزایش می یابد.

صفحه ا م