#### بسمه تعالى





# درس مدارهای منطقی تکلیف کامپیوتری ۲


### طراحی مدارهای حسابی به کمک زبان توصیف سخت افزار Verilog

دانشکدگان فنی دانشگاه تهران دانشکده مهندسی برق و کامپیوتر دکتر بیژن علیزاده نیمسال دوم سال تحصیلی ۱۴۰۲-۰۳ دستیار آموزشی: علی قائمی ali.ghaemi@ut.ac.ir

مقدمه: هدف از این تمرین، آموزش مفاهیم و مراحل کلیدی در زمینه توصیف سختافزار با استفاده از مقدمه: هدف از این تمرین، آموزش مفاهیم و مراحل کلیدی در زمینه توصط است. در حوزه طراحی دیجیتال، و همچنین شبیهسازی سختافزار طراحی شده توسط ابزار شبیهساز معاست. جمع کنندهها (Adders) در مرکز بسیاری از یکی از اساسی ترین و پرکاربرد ترین محاسبات، محاسبات جمع است. جمع کنندهها (DSP) در مرکز بسیاری از سیستمهای دیجیتال، از قبیل پردازندهها، مدارهای پردازش سیگنالهای دیجیتال (CSP) و سیستمهای کنترل دیجیتالی قرار دارند. یکی از انواع جمع کنندهها، جمع کننده است. در تمرین دستی سوم درس، شما با ساختار کلی این نوع تاخیر ناشی از انتشار ۲۵۲۲ طراحی شده است. در تمرین دستی سوم درس، شما با ساختار کلی این نوع جمع کننده آشنا شدهاید. در این تمرین کامپیوتری، شما به پیادهسازی سختافزاری این جمع کننده خواهید پرداخت.

گام اول: در این بخش، شما که پیشتر با مفهوم Full-Adder در درس آشنا شده اید، می بایست کد Verilog برای ماژول Full-Adder را که در شکل ۱ مشاهده می کنید، پیاده سازی نمایید. هنگام نوشتن کد، تاخیر مربوط به گیتهای OR، AND و OR را به ترتیب ۲، ۲ و ۳ نانوثانیه در نظر بگیرید. سپس، یک تست بنچ برای بررسی و ارزیابی عملکرد صحیح ماژول Full-Adder در محیط Modelsim بنویسید. علاوه بر این، گزارشی شامل شکل موجهای مربوط به ورودی ها و خروجی های مدار تهیه کنید و تاخیرهای مشاهده شده در این شکل موجها را تحلیل و توجیه نمایید.

<sup>&</sup>lt;sup>1</sup> Carry propagation delay



گام دوم: در این مرحله، شـما با اسـتفاده از ماژول Full-adder که در گام اول طراحی کردید، یک جمع کننده Full-adder بیتی را طراحی و پیادهسازی کنید. پس از طراحی، برای درستی سنجی عملکرد صحیح جمع کننده تان، یک تست بنچ نوشته و با اعمال ورودی های مختلف به مدار، کار کرد آن را بررسی کنید. همچنین، گزارشی شامل شکل موجهای مربوط به ورودی ها و خروجی های مدار تهیه کنید و نتایج را ارائه دهید.

گام سوم: با استفاده از جمع کننده ۴ بیتی گام دوم یک جمع کننده ۱۶ Ripple Carry Adder بیتی طراحی نمایید. یک تستبنچ برای این بخش نوشته و با اعمال چندین ورودی مختلف به مدار، صحت عملکرد آن را بررسی نمایید. همچنین در این گام نیز شکل موج خروجی و همچنین تاخیرهای موجود را گزارش نمایید. به صورت تئوری و دستی تاخیر جمع کننده ۱۶ بیتی را محاسبه و با تاخیر حاصل از شبیه سازی مقایسه کنید. در صورت وجود تفاوت دلیل آن را بیان کنید.

گام چهارم: در این گام، که پیشتر در تمرین دستی سوم با Carry Select Adder (CSA) آشنا شدهاید، ابتدا ماژول مربوط به مولتیپلکسر را ۲ نانوثانیه در نظر بگیرید. حال با استفاده از جمع کننده ۲۶ Ripple Carry Adder بیتی گام دوم، یک جمع کننده ۲۶ بیتی امراحی کنید. در نهایت، ماژولهای طراحی شده در گامهای سوم و چهارم را در یک تست بنچ مشتر ک شبیه سازی کرده و شکل موجهای خروجی و تاخیرهای بدست آمده را مقایسه کرده و تحلیل تان را گزارش کنید.

گام پنجم: در این گام، با هدف افزایش سرعت در جمع کننده های CSA، به این لینک مراجعه کنید و با پیاده سازی CSA با طول بلوکهای متغیر آشنا شوید. پس از بررسی، کد Verilog یک جمع کننده ۱۶ بیتی با استفاده از این روش را نوشته و سپس آن را در کنار جمع کننده های طراحی شده در گامهای سوم و چهارم به کمک تست بنچ، شبیه سازی کنید. نتایج حاصل از شبیه سازی را تحلیل کرده، و مقایسه های انجام شده را در گزارش خود ارائه دهید. همچنین تاخیرهای بدست آمده برای هر بخش را توجیه نمایید.

#### سوالات:

- چگونه استفاده از بلوکهای با طول متفاوت در جمع کنندههای CSA می تواند به بهبود سرعت کمک کند؟ این روش چه مزایا و چه معایبی دارد؟
- تحلیل خود از نتایج شبیه سازی گام پنجم را بیان کنید. توجه کنید که در طراحی مدارهای دیجیتال مصالحهای (Trade-off) بین محدودیتهای مختلف صورت می گیرد، طوریکه در مقابل هر آنچه که بدست می آورید، عموما چیزی از دست خواهید داد. در مقابل کاهش تاخیر مدار در هر گام، چه چیزی از دست می دهید؟

## بارمبندى سوالات

- گام اول: ۱۰ نمره
- گام دوم: ۱۵ نمره
- گام سوم: ۱۵ نمره
- گام چهارم: ۲۰ نمره
- گام پنجم: ۲۰ نمره
  - سوالات: ۱۵ نمره
- فرمت صحیح گزارش و پوشهبندی فایلها : ۵ نمره

با آرزوی بهترینها برای شما