



3^{ère} Année

TRAVAUX PRATIQUES

Intervenants:

T. MHAMMEDI

N. YAAKOUBI

E. MALANDIN

Logique Combinatoire et Séquentielle Quelques conseils

La préparation du TP

La préparation du TP est importante. Vous devez, avant de venir en TP, avoir préparé votre travail, c'est à dire avoir rédigé la partie théorique du TP. D'ailleurs, la notation en tiendra compte.

La mise au point du montage

Pour éviter les erreurs de câblage, il est important de dessiner le montage en indiquant, de préférence, le numéro des broches. Une panne très courante est d'avoir un ou plusieurs circuits non alimentés. En général, le 5V ou la masse ne sont pas connectés aux circuits. Lorsque vous utilisez un GBF, il ne faut pas oublier de connecter la masse du générateur à la masse du circuit.

Votre comportement en TP (votre autonomie, la façon dont vous résolvez les problèmes, votre efficacité, etc.) est pris en compte dans la notation.

Simulation

Vous disposez d'un logiciel gratuit (digital Works 95) que vous devez utiliser pour simuler vos montages. Enregistrer vos fichiers de simulation, les uns après les autres, afin de pouvoir les réutiliser au cours du TP.

Compte-rendu de Travaux Pratiques

Le rapport doit comporter pour chaque exercice :

- ° Une partie théorique (explications, équations, etc.),
- ° Une analyse des résultats obtenus,
- ° Un ou des schémas avec des symboles normalisés et le brochage du circuit.

La présentation du rapport est importante pour valoriser votre travail.

Il faut regrouper votre rapport (en fichier PDF) et tous les fichiers de simulation (sur digital Works 95) dans un fichier d'archive compressée. Votre fichier zip devrait être renommé sous le format : $Gi_TPj_Nom1_Nom2.zip$, où i=1,2 ou 3 est le numéro de votre groupe TP, j=1,2 ou 3 est le numéro du TP, et Nom1, Nom2 sont les noms de chaque binôme.

Vous devez retourner votre compte-rendu par courriel à l'adresse mail : tmhamm@univ-lemans.fr au maximum une semaine après le TP.

Logique Combinatoire et Séquentielle

_____ Travaux Pratiques 1

1.1 Utilisation des portes logiques standards

Portes de base

Les portes de base sont illustrées par la figure 1.1.




Fig. 1.1: Porte de Base

<u>Travail demandé</u>:

1. câbler correctement les circuits et la table de vérité de chaque circuit

Circuit de comparaison

1. Ou exclusif (XOR)

C'est un circuit qui est au niveau « 1 » en sortie seulement si ces deux entrées sont différentes. C'est donc un test d'inégalité. Ce circuit est symbolisé par la figure 1.2.

7486

A
$$\longrightarrow$$
 XOR $S = A \oplus B$

Fig. 1.2: OU Exclusif

Travail demandé:

° Simuler et tester le circuit.

. .

2. Fonction identité

C'est un circuit qui teste l'égalité de deux bits.

Travail demandé:

- ° Réaliser un schéma global permettant de tester les conditions suivantes : A=B.
- ° Simuler, réaliser et tester le circuit.

1.2 Réalisation de multiplexeurs

C'est un circuit à 2ⁿ entrées d'information, n entrées d'adresse et 1 sortie. On obtient en sortie l'information de la ligne de rang i si on applique l'adresse binaire i sur les entrées d'adresse.

Multiplexeurs 2 vers 1

C'est un circuit permettant de sélectionner une information parmi deux (E0, E1). Il a donc un seul bit d'adresse A et une sortie S.

Travail demandé:

- Donner sa table de vérité réduite.
- ° En déduire son équation.
- ° Indiquer un schéma de réalisation en utilisant les circuits à votre disposition.
- ° Simuler, réaliser et tester le circuit.

Multiplexeurs 4 vers 1

Travail demandé:

° Donner la table de vérité et l'équation d'un multiplexeur à quatre entrées d'informations.

° Tester, après avoir expliqué son fonctionnement, le circuit 74153.

1.3 Réalisation de démultiplexeurs

Un démultiplexeur est un circuit ayant une entrée de donnée D, n entrées d'adresse et 2ⁿ sorties, où une seule sortie est active à la fois. L'entrée D est reliée à la sortie Si si on applique l'adresse binaire i sur les entrées d'adresse.

Démultiplexeurs 1 vers 4

<u>Travail demandé</u>: Tester un circuit démultiplexeur disponible en salle TP

Logique Combinatoire et Séquentielle

Travaux Pratiques 2

2.1 Circuits arithmétiques

Additionneur

On considère 2 nombres A et B constitué de quatre éléments binaires. La somme de A et B est obtenue de la manière présentée sur la figure 2.1. La somme de a0 et b0 donne un résultat partiel Σ_0 et une retenue C0 qui est utilisée avec les chiffres suivants. On forme alors la somme de a1 et b1 et C0 pour obtenir une somme partielle Σ_1 et une retenue C1 et ainsi de suite. La dernière retenue C3 n'est pas utilisée car il n'y a plus d'éléments binaires suivants dans A et B. Le circuit réalisant la somme de A et B comprend donc quatre sous-ensembles identiques ayant chacun trois entrées et deux sorties:




Fig. 2.1: Additionneur

Demi-additionneur

Au niveau du point le plus bas, il n'y a pas de retenue provenant du rang inférieur on peut donc se contenter d'un système simple réalisant uniquement la somme de deux bits ai et bi. Un tel système est appelée demi-additionneur. Voir le cours

Additionneur complet

Travail demandé:

Le circuit 7483 est un additionneur 4 bits. Il réalise la somme des nombres A et B.

Travail demandé:

- ° Vérifier le fonctionnement de ce circuit en utilisant sa documentation.
- ° Réaliser un additionneur à 4 bits en utilisant 7483.
- ° Donner alors le schéma et les explications correspondantes.

2.2 Bascules

La bascule (ou flip-flop en anglais) est le circuit séquentiel le plus simple remplissant la fonction de mémorisation. Son rôle consiste à enregistrer une information fugitive et à conserver cet état lorsque l'information disparaît. Dans son fonctionnement, le temps joue un rôle essentiel.

Bascule D synchrone

<u>Travail demandé :</u>

- ° Donner le schéma d'une bascule D disponible en salle TP
- ° tester votre bascule.

Logique Combinatoire et Séquentielle –

	_	_
Travaux	Pratiques	3

3.1 Bascule JK

C'est une bascule à deux entrées qui ne présente pas d'état indéterminé. Principe de fonctionnement :

Les états de J et K qui entraînent un changement de la sortie Q:

- -K = 1, J = 0: mise à zéro de Q
- -K = 0, J = 1 : mise à un de Q
- -K = J = 0: mémorisation de Q
- -K = J = 1: fonction de commutation

3.2 Compteur asynchrone

Compteur asynchrone modulo 8

Travail demandé:

- ° Donner Le montage qui permet de réaliser un compteur cyclique asynchrone € modulo 4 à l'aide de bascules JK
- ° Simuler ce montage sur digital works 95.
- ° Déterminer le LSB puis le MSB du compteur
- ° Réaliser puis tester le circuit en utilisant les LED comme sorties. On utilisera le GBF pour générer le signal d'horloge CLK.

Compteur-Décompteur programmable

On souhaite maintenant mettre en œuvre un compteur binaire programmable (74LS193 par exemple ou celui disponible en salle de TP). En vous aidant du document constructeur (Datasheet sur le site du constructeur).

- ° Expliquer le fonctionnement.
- ° Donner (on indiquera l'état de chaque entrée du compteur) le câblage complet qui permet au choix:
 - Réaliser le comptage ou le décomptage
 - Charger la valeur de programmation.
 - Faire un reset
- ° Réaliser le montage. La sortie sera branchée sur des LED