



基于 AC792N 系列芯片

硬件设计指南

文档版本：V1.0

发布日期：2024. 12. 03

版权所有 © 珠海市杰理科技股份有限公司。保留一切权利。

未经本公司书面许可，任何单位及个人不得擅自摘录本文档全部或部分内容，违者将追究其法律责任。

注意

由于产品升级或其他原因，本文档内容会不定期更新。本文档内容仅作为 AC792N 系列芯片硬件设计指南，本文所有陈述不构成任何明示或者暗示的担保。

版本说明

版本号	日期	描述
V1.0	2024-12-03	原始版本

珠海市杰理科技股份有限公司

地址： 珠海市香洲区南屏镇科兴路 333 号

网址： <http://www.zh-jieli.com>

目录

第 1 章. 概述.....	1
第 2 章. 最小系统.....	2
2.1. 系统供电.....	2
2.1.1. DCDC 电路.....	4
2.1.2. WFDVDD14 电源和 WFDVDD33 电源.....	4
2.1.3. IOVDD 电源.....	5
2.1.4. DVDD 供电.....	5
2.2. 晶振电路.....	5
2.3. FLASH 电路.....	6
2.4. RF 电路.....	7
第 3 章. 外围接口设计建议.....	8
3.1. 摄像头接口.....	8
3.1.1. MIPI 接口.....	8
3.1.2. DVP 接口.....	9
3.2. 推屏接口.....	9
3.2.1. MIPI 屏接口.....	10
3.2.2. RGB 屏接口.....	11
3.2.3. MCU 屏接口.....	12
3.3. TF 卡接口.....	13
3.4. 音频 DAC 和 ADC.....	13
3.5. ADKEY.....	14
第 4 章. PCB LAYOUT 布局注意点.....	15
4.1. 晶振模块.....	16
4.2. DCDC 电路模块.....	16
4.3. 音频模块.....	17
4.4. RF 射频模块.....	17
第 5 章. 板载天线布局布线.....	19
第 6 章. 发射杂散优化处理.....	20
第 7 章. RF 静电优化处理.....	22
7.1. 通过天线类型优化 RF 静电.....	22
7.2. 通过 ESD 器件优化 RF 静电.....	22
7.3. 通过滤波器优化 RF 静电.....	23
7.4. 通过板级 LAYOUT 处理优化静电.....	23
第 8 章. EMC 优化处理.....	24

第 1 章. 概述

AC792N 是一颗多功能集成一体的无线多媒体芯片，其主要特性如下：

支持 Wi-Fi 802.11b/g/n，蓝牙双模（支持蓝牙 BR/EDR、蓝牙 BLE5.4）。

主频高达 360MHz 的双核浮点 DSP 处理器，带 I-cache、D-cache，集成 SRAM，封装支持 8/16M Bytes DDR1。

支持 2 路 DVP 接口 720P 分辨率摄像头。

支持 1 Lane MIPI 接口 720P 分辨率摄像头。

最大支持三路组合 MIPI+DVP+UVC，MIPI+DVP+DVP。

支持 MIPI DSI（1~4Lane）、RGB、MCU 等多种推屏接口，帧率可达 1280x800@30+fps。

支持 GPU2.5D 矢量绘图，图像 2.5D 变换。

支持 ADC、DAC、IIS、PDM，多种音效处理，打断唤醒等。

AC792N 的芯片框图如图 1.1 所示：





图 1.1 AC792N 芯片框图

本文主要就 AC792N 硬件设计进行说明，AC790N/AC791N 系列芯片的通用电路设计仍可参考本设计指南。

第2章. 最小系统

AC792N 系列包含多个不同的封装型号，本文以 AC7922A 为例，阐述该系列芯片的硬件设计要点，其他同系列各封装型号可参照 AC7922A 硬件设计要点进行设计（其他封装型号信息请参照对应的硬件规格书）。

AC7922A 的最小系统包含电源系统、时钟电路、FLASH 电路、RF 电路等。



芯片最小系统主要包括电源供电，晶振，Flash，射频电路，下文分别说明。

2.1. 系统供电

AC792N 系列芯片的供电结构如图 2.2 所示。芯片需要两路外供电源（VBAT 和+3.3V），其余电源由芯片内部电源模块产生。VBAT 是芯片各部分电源模块的主电源入口，+3.3V 主要给 WIFI 电路模块供电。




图 2.2 电源结构图

芯片各电源属性说明如表 2.1 所示。

表 2.1 电源属性表

电源	电源属性	最小	典型	最大	单位	走线宽度	说明
VBAT	系统主电源(I)	2.7	3.7	5.5	V	≥25mil	外接电池（自带 ADC, 可检测电池电压）
IOVDD	IO 逻辑电源(I/O)	2.1	3.3	3.5	V	≥15mil	由芯片内部 LDO 产生；外部负载不大时，可给外部供电，外部带载电流约 100mA；IOVDD 也可由外部+3.3V 供电
IOVDD2	IO 逻辑电源(I)	1.7	1.8/ 3.3	3.5	V	≥10mil	根据所辖 IO 所需电平外供对应电平电源
IOVDD3	IO 逻辑电源(I)	1.7	1.8/ 3.3	3.5	V	≥10mil	根据所辖 IO 所需电平外供对应电平电源
RTCVD33	时钟模块电源(I)	2.2	3.0	3.5	V	≥10mil	接纽扣电池或接到 IOVDD
WVFDD33A	RF 模块电源(I)	2.1	3.3	3.5	V	≥20mil	支持 3.3V-3.6V 供电，一般接 3.3V/500mA
WVFDD14	RF 模块电源(I)	1.2	1.4	1.55	V	≥15mil	接到 DCVDD14（芯片 DCDC 降压输出电源）
DVDD	内核电源(I/O)	0.87	1.2	1.4	V	≥10mil	由芯片内部供电或 DCVDD14 供电，需外挂旁路滤波 106 电容
DCVDD	内部电源(I/O)	1.2	1.4	1.55	V	≥12mil	DCDC 反馈脚兼供电脚，与 SW 开关信号、功率电感和滤波电容组成 DCDC 降压电路
SFGAT	FLASH 电源(O)	2.1	IOVDD	3.5	V	≥12mil	芯片内部供给外部 FLASH 电源
SW	DCDC 降压电路(O)	-	1.4	-	V	≥15mil	DCDC 电路斩波输出脚
备注	电源属性中，I 表示需外供输入，O 表示由芯片输出						

电源系统 Layout 设计**注意事项**：

1. VBAT 脚的电容靠近芯片放置，且 VBAT 的电容地尽快连回 PGND。
2. 所有电源的去耦电容应靠近芯片对应管脚放置，在靠近电容地附近放置适当的接地过孔，保证去耦电容地与芯片衬底（底 PAD）有尽量短的回路。

2.1.1. DCDC 电路

芯片内置 DCDC 电路，配合外部电路产生 1.4V 给系统供电。其外部设计原理图如 [图 2.3](#) 所示，其中电感取 10uH 的绕线功率电感（额定电流建议选用大于 400mA 的）。PIN66（VBAT）为 DCDC 降压电路的电源输入口，预留两颗滤波电容。斩波信号经外部 LC 电路后（PIN65/DCVDD 为反馈脚）产生 1.4V 供给 WDVDD14 使用，两者通过电阻连接，必要时可贴磁珠改善 WDVDD14 电源质量。




图 2.3 1.4V DCDC 外部电路图

2.1.2. WfVDD14 和 WfVDD33 电源

WVDD14 是射频模块内核电源, 其电源质量十分重要, 对 RF 性能影响较大, 在 PCB 空间允许情况下可预留多个滤波电容位置。PIN23 (WVDD14)、PIN26 (WVDD14) 分别预留两颗滤波电容。WVDD33 电源是 RF 模块 PA 电源, 其电源质量同样直接影响 RF 质量, PIN24 (WVDD33) 预留两颗滤波电容, 通过电阻连接到外部 3.3V, 必要时贴上磁珠避免 WIFI 工作时影响外部 3.3V 电源质量, 该部分设计原理图如图 2.4 所示。




图 2.4 WFDVDD14 和 WFDVDD33A 供电电路图

2.1.3. IOVDD 电源

IOVDD 是 GPIO 的电源，可由内部 LDO 供电，供电电压范围 2.1V~3.5V 可调，可用于外部供电。当 GPIO 负载较大时，建议改由外部 3.3V 给 IOVDD 供电。

2.1.4. DVDD 供电

DVDD 是系统内核电源，其电源稳定性关系系统是否能稳定运行。AC792N 系列芯片的每个 DVDD 管脚都需挂一颗 106 电容用于电源滤波，不可省略或改小容值。

两路或者三路摄像头方案，内核主频较高，耗电较大，DVDD 需由 DCVDD14 直接供电，如图 2.5 所示，并且软件需修改 DCVDD14 电压为 1.4V（DVDD 最大耐压值为 1.4V）。其他较低规格的使用场景，可省略 R70，由芯片内部电源模块给 DVDD 供电。




图 2.5 DVDD 供电说明

2.2. 晶振电路

AC792N 支持 24M/40M 无源晶振。通过修改软件配置更改晶振类型。通常采用 24M 晶振进行设计，其选型要求如表 2.2 所示。晶振预留匹配电容位。芯片内部设计有可调节电容，通过调用 wfrf_set_xosc（寄存器值，寄存器值）函数调节内部匹配电容大小，电路图如图 2.6 所示。寄存器值 0~15，调大电容值，频率降低，调小电容值，频率增高。调节内部电容不能将频偏调到合适的±30K 内，就需要焊接外部的匹配电容进行调节。

表 2.2 晶振选型要求

指标	参数	单位
晶振频率	24/40	MHz
晶振精度	±10	ppm
负载电容	12	pF




图 2.6 晶振电路图

AC792N 某些封装包含 RTC 时钟接口，支持 32.768K 晶振，用于低功耗模式下计时，选型表如表 2.3 所示，参考电路图如图 2.7 所示。32.768K 晶振需外挂匹配电容，一般设计为 15P，也可根据实际测试进行匹配电容选择。

表 2.3 RTC 晶振选型要求

指标	参数	单位
晶振频率	32.768	KHz
晶振精度	±10	ppm
负载电容	12.5	pF




图 2.7 RTC 电路图

2.3. FLASH 电路

AC792N 系列芯片，可搭配外置 SPI-Flash 设计使用。外置 SPI-Flash 可由芯片 SFGAT 脚供电，如部分芯片无 SFGAT 脚，可由+3.3V 给 Flash 供电。靠近 FLASH 端，时钟线预留滤波电容，减少时钟信号谐波。原理图如图 2.8 所示，包含 2 线模式和 4 线模式接线，请根据读写 Flash 速度需求和IO富余情况选择设计。为预防 EMC 问题，Flash 数据和时钟线，串联 0 欧姆进行预留设计，必要时串 33 欧姆电阻或磁珠来减少 EMC 问题。




图 2.8 FLASH 参考电路原理图

2.4. RF 电路

通常 RF 馈线预留一级天线匹配电路，靠近天线放置。匹配电路前级和后级走线都需按 50 欧姆馈线设计，电路图如图 2.9 所示。RF 馈线部分需按 50Ω 阻抗设计，如果需过认证，可靠近主控放置滤波器。

PIN25 (ANTP) 是芯片抗静电最薄弱的 IO，需做一定静电防护措施。板载倒 F 天线由于天线馈线接地，一般不用专门设计静电保护电路；如果是外置天线，为提高抗静能力，可在靠近天线端预留静电保护电路，详细见静电及 EMC 处理章节。




图 2.9 RF 射频馈线电路图

第3章. 外围接口设计建议

AC792N 系列芯片拥有丰富的外围接口，且每个 GPIO 接口拥有多种功能组合。详细功能列表见 AC792N 系列对应芯片的[硬件规格书](#)。外围详细的设计原理图请参照对应方案的[参考原理图](#)。本文在此仅就 AC792N 几种重要的外围接口原理图设计及 LAYOUT 设计注意事项进行说明。

3.1. 摄像头接口

AC792N 系列芯片主要支持 1 Lane 的 MIPI 摄像头接口和最高 10 位的 DVP 摄像头接口。

3.1.1. MIPI 接口

MIPI 接口的每对 Lane（CSI_D0P & CSI_D0N 与 CSI_D1P & CSI_D1N）均可作为摄像头的差分时钟信号或差分数据信号，DP 与 DN 也是可以互换的，一般情况下，建议硬件连线时，所有 Lane 的 DP/DN 保持一致。

MIPI 摄像头其他相关信号（如：MCLK、IIC、RESET、PWDN）的逻辑电压通常为 1.8V，分配 IO 时需要注意，具体设计请参照对应封装参考原理图。主时钟 CSI_MCLK 设计时需预留 RC 滤波电路（LAYOUT 时滤波电路靠近主控放置），必要时 R 可贴上电阻，减少电磁干扰和对 RF 接收性能影响。

表 3.1 MIPI_Sensor IO 分配表

MIPI 接口		
主控 IO	摄像头	
	接法 1	接法 2
CSI_D0P	MIPI_D0P	MIPI_CKP
CSI_D0N	MIPI_D0N	MIPI_CKN
CSI_D1P	MIPI_CKP	MIPI_D0P
CSI_D1N	MIPI_CKN	MIPI_D0N

注：

每组 mipi 信号差分对，LAYOUT 时注意包地隔离，并注意阻抗连续性；

多层板走线时，条件允许可走内层，避免高速 MIPI 信号干扰射频接收性能；

外接 mipi 排线，远离天线放置，不可避免靠近放置时，可采用磁屏蔽排线，减少高速 MIPI 信号对射频接收性能影响。

3.1.2. DVP 接口

DVP 摄像头的主时钟信号 SEN_XCLK 可由芯片任一 GPIO 配置为时钟提供, SEN_XCLK 和 SEN_PCLK 时钟设计时需分别预留 RC 滤波电路。其中 SEN_XCLK 的 RC 滤波电路靠近主控放置, 必要时 R 贴上 75Ω 电阻; SEN_PCLK 的 RC 滤波电路靠近 Sensor 端放置, 必要时贴上 100Ω 电阻。

表 3.2 DVP_Sensor IO 分配表

DVP 接口	Sensor0				Sensor1				Sensor0	
主控功能	主控 IO		摄像头		主控 IO		摄像头		主控 IO	摄像头
	PORT-A	PORT-B	DVP-8Bit	DVP-10Bit	PORT-A	PORT-B	DVP-8Bit	DVP-10Bit	PORT-X	DVP-8Bit
Sensor_D0	PD9	x	x	DAT0	PB0	PB8	DAT0	DAT2	PD11	DAT0
Sensor_D1	PD10	x	x	DAT1	PB1	PB9	DAT1	DAT3	PD12	DAT1
Sensor_D2	PD11	PA4	DAT0	DAT2	PB2	PB10	DAT2	DAT4	PD13	DAT2
Sensor_D3	PD12	PA5	DAT1	DAT3	PB3	PB11	DAT3	DAT5	PD14	DAT3
Sensor_D4	PD13	PA6	DAT2	DAT4	PB4	PB12	DAT4	DAT6	PD15	DAT4
Sensor_D5	PD14	PA7	DAT3	DAT5	PB5	PB13	DAT5	DAT7	PE0	DAT5
Sensor_D6	PD15	PA8	DAT4	DAT6	PB6	PB14	DAT6	DAT8	PE1	DAT6
Sensor_D7	PE0	PA9	DAT5	DAT7	PB7	PB15	DAT7	DAT9	PE2	DAT7
Sensor_D8	PE1	PA10	DAT6	DAT8	x	x	x	x	x	x
Sensor_D9	PE2	PA11	DAT7	DAT9	x	x	x	x	x	x
Sensor_PCLK	PE3	PA3	PCLK	PCLK	PA13	PC0	PCLK	PCLK	PE3	PCLK
Sensor_SYNC0	PE4	PA1	VSYNC	VSYNC	PA14	PC1	VSYNC	VSYNC	x	x
Sensor_SYNC1	PE5	PA2	HSYNC	HSYNC	PA15	PC2	HSYNC	HSYNC	x	x
备注	1. DVP 接口的 SYNC0/SYNC1 均可作为摄像头的 HSYNC 或 VSYNC, 默认统一 SYNC0 为 VSYNC, SYNC1 为 HSYNC。 2. 除了以上接法外, 数据线还可以进行高低取反操作 (建议默认按图表统一对应连接)									

3.2. 推屏接口

AC792N 设计有多种推屏方式, 由于不同封装芯片推屏接口不一致, 推屏电路部分按 AC792N 全封装芯片进行统一说明, 开发者根据具体芯片的管脚分布, 选择其中一种推屏方式进行设计。AC792N 主要推屏方式包含 MIPI 屏、RGB 屏、MCU 屏三种方式。下文分别阐述三种推屏方式的硬件接口。

3.2.1. MIPI 屏接口

AC792N 系列芯片的 MIPI 屏接口支持 5 组 Lane，每组 Lane 的 DP、DN 成对出现，其中 1 组 Lane 为 CLK，另外 4 组 Lane 为 DATA，Lane 的类型可以配置，DP、DN 也可以互换，最大可支持推 4 Lane MIPI 接口屏幕。一般情况下，建议硬件连线时，所有 Lane 的 DP/DN 保持一致。根据不同芯片封装 IO 的不同，共有如表 3.3 所示的 4 种 MIPI 推屏接口方式。

表 3.3 MIPI 推屏 IO 分配表

MIPI 接口				
主控 IO	MIPI 屏			
	DSI 1 Lane	DSI 2 Lane	DSI 3 Lane	DSI 4 Lane
DSI_D0P	X	X	MIPI_D0P	MIPI_D0P
DSI_D0N	X	X	MIPI_D0N	MIPI_D0N
DSI_D1P	MIPI_D0P	MIPI_D0P	MIPI_D1P	MIPI_D1P
DSI_D1N	MIPI_D0N	MIPI_D0N	MIPI_D1N	MIPI_D1N
DSI_D2P	MIPI_CKP	MIPI_CKP	MIPI_CKP	MIPI_CKP
DSI_D2N	MIPI_CKN	MIPI_CKN	MIPI_CKN	MIPI_CKN
DSI_D3P	X	MIPI_D1P	MIPI_D2P	MIPI_D2P
DSI_D3N	X	MIPI_D1N	MIPI_D2N	MIPI_D2N
DSI_D4P	X	X	X	MIPI_D3P
DSI_D4N	X	X	X	MIPI_D3N
备注	1. MIPI 的 CLK 建议放在 DSI_D2P/D2N 这一组，让数据 Lane 左右相对对称，这样对差分电气信号较好。 2. 布线时注意信号线尽量不要交叉，可以根据实际情况调整 Lane 顺序以及 DP/DN 的位置，避免 layout 走线相互交叉。 3. MIPI 屏支持 RGB16/RGB18/RGB24 的颜色类型。			

注：

每组 mipi 信号差分对，LAYOUT 时注意包地隔离，并注意阻抗连续性；

多层板走线时，条件允许可走内层，避免高速 MIPI 信号，干扰射频接收性能；

外接 mipi 排线，远离天线放置，不可避免靠近放置时，可采用磁屏蔽排线，减少高速 MIPI 信号对射频接收性能影响。

3.2.2. RGB 屏接口

AC792N 系列芯片支持 RGB 屏接口，最高支持 24 位 RGB 屏接口。根据不同芯片封装 IO 的不同，共有如表 3.4 所示的多种推屏接口方式。具体封装支持的最高 RGB 屏接口位数请参照具体封装的规格书。

表 3.4 RGB 推屏 IO 分配表

RGB 接口													
功能	主控 IO		RGB 屏										
	PORT-A	PORT-B	RGB888 24 Bit	YUV888 24 Bit	RGB666 18 Bit	RGB565 16 Bit	YUV422 16 Bit	RGB333 9 Bit	RGB666 9 Bit	RGB565 8 Bit	YUV422 8 Bit	RGB888 8 Bit	RGB666 6 Bit
LCD_DAT0	PA4	PB10	B2	V2	B2	B3	C0	x	x	x	x	x	x
LCD_DAT1	PA5	PB11	B3	V3	B3	B4	C1	x	x	x	x	x	x
LCD_DAT2	PA6	PB12	B4	V4	B4	B5	C2	x	x	x	x	x	x
LCD_DAT3	PA7	PB13	B5	V5	B5	B6	C3	x	x	x	x	x	x
LCD_DAT4	PA8	PB14	B6	V6	B6	B7	C4	x	x	x	x	x	x
LCD_DAT5	PA9	PB15	B7	V7	B7	G2	C5	x	x	x	x	x	x
LCD_DAT6	PA10	PC0	G2	U2	G2	G3	C6	x	x	x	x	x	x
LCD_DAT7	PA11	PC1	G3	U3	G3	G4	C7	B5	G5/B2	x	x	x	x
LCD_DAT8	PB0		G4	U4	G4	G5	Y0	B6	G6/B3	G5/B3	Y0/C0	R0/G0/B0	x
LCD_DAT9	PB1		G5	U5	G5	G6	Y1	B7	G7/B4	G6/B4	Y1/C1	R1/G1/B1	x
LCD_DAT10	PB2		G6	U6	G6	G7	Y2	G5	R2/B5	G7/B5	Y2/C2	R2/G2/B2	R2/G2/B2
LCD_DAT11	PB3		G7	U7	G7	R3	Y3	G6	R3/B6	R3/B6	Y3/C3	R3/G3/B3	R3/G3/B3
LCD_DAT12	PB4		R2	Y2	R2	R4	Y4	G7	R4/B7	R4/B7	Y4/C4	R4/G4/B4	R4/G4/B4
LCD_DAT13	PB5		R3	Y3	R3	R5	Y5	R5	R5/G2	R5/G2	Y5/C5	R5/G5/B5	R5/G5/B5
LCD_DAT14	PB6		R4	Y4	R4	R6	Y6	R6	R6/G3	R6/G3	Y6/C6	R6/G6/B6	R6/G6/B6
LCD_DAT15	PB7		R5	Y5	R5	R7	Y7	R7	R7/G4	R7/G4	Y7/C7	R7/G7/B7	R7/G7/B7
LCD_DAT16	PB8		R6	Y6	R6	x	x	x	x	x	x	x	x
LCD_DAT17	PB9		R7	Y7	R7	x	x	x	x	x	x	x	x
LCD_DAT18	PB10	NC	B0	V0	x	x	x	x	x	x	x	x	x
LCD_DAT19	PB11		B1	V1	x	x	x	x	x	x	x	x	x
LCD_DAT20	PB12		G0	U0	x	x	x	x	x	x	x	x	x
LCD_DAT21	PB13		G1	U1	x	x	x	x	x	x	x	x	x
LCD_DAT22	PB14		R0	Y0	x	x	x	x	x	x	x	x	x
LCD_DAT23	PB15		R1	Y1	x	x	x	x	x	x	x	x	x
LCD_SYNC0	PA12		DEN/HSYNC/VSYNC ^(注 2)										
LCD_DCLK	PA13		DCLK										
LCD_SYNC1	PA14		DEN/HSYNC/VSYNC ^(注 2)										
LCD_SYNC2	PA15		DEN/HSYNC/VSYNC ^(注 2)										
备注	1. 上表描述的 RGB333/RGB565/RGB666 的颜色分量均为高位，应采用高位对齐的方式和屏接口连接，尤其注意 RGB_24Bit 屏接 RGB666(18Bit)/RGB565(16Bit) 格式的数据时，应注意高位对齐方式。 2. LCD_SYNC0、LCD_SYNC1、LCD_SYNC2 功能灵活可配，都可以被配置为 DEN、HSYNC、VSYNC。 3. RGB 接口的 Port-B 只支持最多 18Bit（D0~D17）。												

3.2.3. MCU 屏接口

AC792N 系列芯片支持 PAP 的 8080 数据并行屏幕接口。根据不同芯片封装 IO 的不同，共有表 3.5 所示的推屏接口方式。

表 3.5 MCU 推屏 IO 分配表

MCU 接口				
功能	主控 IO		MCU 屏	
	PORT-A	PORT-B	MCU-8 Bit	MCU-16 Bit
PAP_D0	PA4	PB10	X	DB0
PAP_D1	PA5	PB11	X	DB1
PAP_D2	PA6	PB12	X	DB2
PAP_D3	PA7	PB13	X	DB3
PAP_D4	PA8	PB14	X	DB4
PAP_D5	PA9	PB15	X	DB5
PAP_D6	PA10	PC0	X	DB6
PAP_D7	PA11	PC1	X	DB7
PAP_D8	PB0		DB0	DB8
PAP_D9	PB1		DB1	DB9
PAP_D10	PB2		DB2	DB10
PAP_D11	PB3		DB3	DB11
PAP_D12	PB4		DB4	DB12
PAP_D13	PB5		DB5	DB13
PAP_D14	PB6		DB6	DB14
PAP_D15	PB7		DB7	DB15
PAP_WR	PA12		WR	WR
PAP_RD	PA14		RD	RD
备注	1. MCU 屏的 WR 和 RD 脚为固定脚。			

3.3. TF 卡接口

AC792N 系列芯片拥有多组 SDIO 接口,支持单线或者四线模式,具体 IO 分配见对应封装的硬件规格书。其中 TF 卡电路图如图 3.1 所示。四线模式在单线模式基础上,增加 D1/D2/D3 三个数据管脚,提高数据量。TF 卡供电可由芯片的 SDGAT 管脚提供,AC792N 系列一些封装没有 SDGAT 引脚的,可由 3.3V 提供电源。外部供电和 TF 卡电源 SD_VDD 之间设计预留一个电阻并放置在 TF 卡端,形成 RC 滤波电路,保证 WIFI 工作时 TF 卡的供电质量。




图 I 单线模式




图 II 四线模式

图 3.1 TF 卡电路图

3.4. 音频 DAC 和 ADC

AC792N 是集成高信噪比音频功能的射频芯片,在音频设计时部分需注意音频的抗干扰设计,否则会出现杂音等问题。主要从音频部分的供电电源、模拟地处理、走线布局三个方面去做抗干扰设计:

- ①AGND 是模拟地,走线需尽量加粗,避免板边走线,不要和高速信号并行走线,最后在电池端或者干净的地平面处通过小电阻或磁珠(不可省略)接地;
- ②DAC 和 ADC 线路尽量按差分对进行设计走线,如果接口不够也可按单端设计,不管 DAC 和 ADC 是单端还是差分设计,走线尽量用 AGND 包地处理,同样避免板边走线,远离高速信号线。

3.5. ADKEY

AC792N 支持 10Bit ADC（A/D 转换器），一个具有 ADKEY 功能的 IO 可支持多个物理按键。ADKEY 的上拉电源设计为 IOVDD。为避免串键，设计识别电平建议间隔 0.3V 以上，ON/OFF 键固定按照 0V 电平设计（软关机状态，只能检测高低电平开机，不能检测 AD 值）。ADKEY 的参考电路图如图 3.2 所示。




图 3.2 ADKEY 参考电路图

接下来下文介绍 AC7922A 关键模块 LAYOUT 注意要点。

4.1. 晶振模块

此位置为 24Mhz 晶振，精度要求 $\pm 10\text{ppm}$ 以内，需预留晶振匹配电容位，并且靠近主控芯片放置，晶振的稳定性直接影响 RF 的性能，晶振信号不允许与高速数字信号线平行布线，晶振外壳接地屏蔽（推荐 3225 封装的晶振），必要的话，可将晶振地脚隔层接地，减少晶振对 RF 的影响，且晶振走线需包地处理，LAYOUT 布局参照图 4.2。




图 4.2 晶振电路布局走线参考

4.2. DCDC 电路模块

VBAT 管脚是 DCDC 降压电路的输入端，DCVDD14 是 DCDC 降压电路的反馈端。VBAT 管脚的滤波电容地，需要最快回到 PGND 脚，如图 4.3 中黄色箭头所示，VBAT 电容地通过底层，快速回到 PGND 管脚。

功率电感靠近芯片的 SW 管脚放置以确保短的走线，这样可减少开关电源工作时对外的辐射；其滤波电容需靠近电感放置，滤波电容地尽量短且最终连回芯片衬底。WVDD14 是由 DCDC 降压电路稳压到 1.4V 供电，其电源质量直接影响到 RF 的性能，请设计者注意该部分处理。功率电感中间禁止铺铜，避免电感的电磁干扰到地平面。




图 4.3 DCDC 电路布局走线参考

4.3. 音频模块

AC792N 自带两个 DAC 出口，可以支持单端 (DACL or DACR)、双声道 (DACL and DACR) 和差分单声道 (DACL-DACR) 三种模式。其中单端输出幅度 0.66Vrms，差分输出幅度 1.32Vrms。避免干扰，建议采用差分单声道。采用大功率数字功放时，建议对数字功放的地进行分地处理，最后在干净的地连接在一起。

VCOM 脚为音频模拟部分的去耦电容，需靠近芯片放置，同时保证该去耦电容地有良好的 AGND 地回路，DAC/MIC/AUX 的参考地需单独连接到芯片 AGND，最后 AGND 在靠近功放端接到电源地 (AGND 布线需尽量加粗)。

AC792N 系列芯片是集成大功率射频模块和音频模块的多功能芯片。在音频部分的 LAYOUT 处理上需**注意抗干扰设计**：

MIC 及 DAC 走线注意用 AGND 包地处理并远离板边和高速信号线；

能采用差分设计，请尽量采用差分设计，并严格按差分规则走线；

单端信号外接功放时，单端信号接功放输入正端，功放输入信号负端通常接 AGND (非 GND)。

4.4. RF 射频模块

RF 射频模块是 AC792N 芯片重要部分，地的完整性和 WfVDD14 及 WfVDD33 的滤波电容位置摆放，直接关系到 WiFi 和蓝牙的信号质量。以两层板为例，其 LAYOU 走线如图 4.4 所示。




图 4.4 2 层板 RF 电路布局走线参考

WfVDD14 及 WfVDD33 的滤波电容靠近主控放置，该部分每个电源 IO 放置两颗滤波电容，其电容地与芯片衬底 (底 PAD) 有尽量短的回路 (靠近电容地就近打多个过孔)，layout 面积受限情况下首选 0201 或者 0402 封装电容。芯片下方和馈线下方的地需保证完整性，WfVDD14 走线可参考图 4.4 Bottom 层，粉色圆圈部分走线，绕开顶层的 RF 馈线，给 RF 馈线留一片完整的地平面，并尽量保障芯片衬底和 RF 下方地平面完整。RF 馈线需作 50 欧姆阻抗设计，最靠近馈线下方需至少保证一层地平面完整性，以保证馈线阻抗的连续性。

两层板布局建议：1. 信号层；2. 地平面（电源层），芯片和馈线下方保证完整地。二层板 WfVDD14 走线可按照图 4.4 Bottom 层 所示，馈线两边的 WfVDD14 可通过底部短线避开馈线进行连接。两层板较难做 50 欧姆阻抗，可参考图 4.5 所示的走线宽度（0.55mm）和铺铜间距（0.127mm）进行设计，尽量接近 50 欧姆阻抗。




图 4.5 两层板 RF 馈线 50 欧姆走线和铺铜

四层板布局建议：1. 信号层；2. 完整地平面；3. 电源层；4. 信号层。馈线两边的 WfVDD14 可通过第 3 层连接。顶层射频馈线参考第二层完整地做 50 欧姆阻抗设计。

高速 mipi 信号对 RF 性能的影响处理：

每组 mipi 信号差分对，LAYOUT 时注意包地隔离，并注意阻抗连续性；

多层板走线时，条件允许可走内层，避免高速 MIPI 信号，干扰射频接收性能；

外接 mipi 排线，远离天线放置，不可避免靠近放置时，可采用磁屏蔽排线，减少高速 MIPI 信号对射频接收性能影响。

第5章. 板载天线布局布线

1. 板载天线 Layout 时,板框边缘留 8-10mm 左右的净空区域用于设计和摆放天线,建议板载天线上覆盖阻焊油墨以防止氧化,同时要保证天线附近没有任何金属器件(如:喇叭磁铁、电池、金属插座、按键、布线、螺丝等),需保证芯片及天线附近下方铺地平面的完整性(以此保证馈线特征阻抗的连续性),各层地平面多用过孔连接,如图 5.1 所示。




图 5.1 板载天线 LAYOUT 布局示意图

2. 微带馈线布线如图 5.2 所示，芯片与天线之间的微带馈线应做 $50\ \Omega$ 阻抗匹配。布线线宽一般不小于匹配电感电容的焊盘宽度（电容电感建议选用 0402 封装）。为保证天线馈线为接近 $50\ \Omega$ 阻抗，微带馈线在双面板的 LAYOUT 宽度一般取 $0.5\sim 0.6\text{mm}$ ，四层板微带馈线走线更窄一些，其铺地间距一般设为 $0.127\sim 0.15\text{mm}$ （借助工具计算调整或者最好让 PCB 生产厂家进行调整）。馈线应走短直线，对于无法避免的拐角走线需做圆滑处理，馈线下方务必完整铺地，且两边均匀打接地过孔，以保证 RF 微带馈线阻抗的连续性。




图 5.2 板载天线 LAYOUT 布局示意图

3. 板载天线的阻抗匹配建议使用网络分析仪进行,测试并选定匹配电感电容参数。同时需要保证测试样机与量产机器一致再进行阻抗匹配,硬件改板后需要重新匹配。

第 6 章. 发射杂散优化处理

发射杂散最为有效的优化处理办法是增加滤波电路或滤波器。

1. 发射杂散主要为二次谐波、三次谐波等谐波，可在原天线匹配电路基础上增加低通滤波电路，如图 6.1 所示，滤波电路的参考取值（C1 为 0.8pF、L1 为 3nH、C2 为 0.8pF），可根据实际情况进行参数的调整；天线匹配电路的取值（C4、L2、C5 的数值）需根据天线的阻抗匹配来定；而 C3 为滤波电路与天线匹配电路的连接电容（C3 一般取值为 10~20pF），便于调试及测试，可根据 LAYOUT 空间决定是否预留。




图 6.1 组合滤波器馈线设计示意图

2. 滤掉二次、三次等高次谐波除了可以使用上面的滤波电路外还可使用 LPF(低通滤波器)来处理，如图 6.2 所示（滤波器为低通滤波器），低通滤波器的优点：在较低的插入损耗下同时可保证对高次谐波的过滤，且滤波器占 PCB 的面积较小。




图 6.2 集成滤波器馈线设计示意图

3. 发射杂散若除了二次、三次等高次谐波外还存在其他较低频率的杂散，可用 BPF(带通滤波器)去处理，如图 6.2 所示（滤波器为带通滤波器），且带通滤波器可提升芯片 RF 端的抗静电能力。

备注:

- ①滤波器选型需关注的参数（插入损耗/Insertion Loss、回波损耗/Return Loss、衰减/Attenuation）
- ②RF 馈线上相关的电容选型（I 类陶瓷 COG 材质，电容量精度尽可能选高一些）
- ③RF 馈线上相关的电感选型（叠层型/薄膜型高频电感，电感量精度尽可能选高一些）

第 7 章. RF 静电优化处理

抗静电能力可以从“防”、“堵”和“疏”三个方面来处理优化

“防”：主要是指在芯片运输、贴片和装机过程中做好静电的防护措施，将生产过程中的静电水平严格控制好，避免生产过程导致的静电损坏。

“堵”：主要是通过增加样机壳体壁厚和密闭性来堵住或削弱静电进入壳体的通路，亦可增大 PCB 离壳体空隙间的距离（RF 天线放置位置应远离壳体间隙和对外接口），以通过增加空气间隙来衰减静电能量。

“疏”：主要是把进入壳体的静电尽快通过接地金属器件/大片地来疏散开。

针对板级的 RF 抗静电处理，可通过以下措施来优化：

7.1. 通过天线类型优化 RF 静电

有地回路的 RF 天线类型本身就具有很强的抗静电能力，此类天线用得最多的是倒 F 型的板载天线（如上文图 5.2 所示），由于倒 F 型天线的一端是直接连到地，当静电从天线端导入时大部分的静电会通过天线的接地处导走，从而提高芯片 RF 端的抗静电能力。

提示：倒 F 型天线的接地点需接到完整的地平面（可通过过孔把其他层也并起来，形成更完整的地平面）；且板载天线建议用阻焊油漆覆盖，除了有助于抗静电外，还可以防止天线氧化保证 RF 的稳定性。

7.2. 通过 ESD 器件优化 RF 静电

对于没有地回路的天线（绝大部分外置天线均为无地回路天线）建议在靠近辐射天线端并接 ESD 器件，如图 7.1 所示，ESD 器件的接地处需为较大片的完整地，且在接地焊盘位置就近打孔连接其他地层平面。由于 ESD 器件存在寄生电容，为避免其对天线馈线阻抗的影响，添加 ESD 器件后需重新匹配测试天线性能。

同理，上述有地回路的天线无法达到静电要求，同样建议使用 ESD 器件处理。




图 7.1 馈线上加静电防护电路示意图

备注：ESD 器件常规选型（双向， $C_j \leq 0.6\text{pF}$ ； $3.3\text{V} \leq V_{\text{rwm}} \leq 5\text{V}$ ； $V_c \leq 9\text{V}$ ，且 V_c 越低越好，具体防静电效果，需以实测为准）。

7.3. 通过滤波器优化 RF 静电

BPF(带通滤波器)除了上述的去杂散功能外，同时也有过滤部分静电干扰的能力。由于静电的放电频率能量主要分布在低频区域（低于 2.4G 的 RF 工作频率），因而在馈线中的带通滤波器也可以理解为一个静电衰减器。即便如此，也建议在靠近天线端预留 ESD 器件，如图 7.2 所示。




图 7.2 馈线带有滤波器的静电防护电路示意图

7.4. 通过板级 LAYOUT 处理优化静电

良好的 LAYOUT 亦可提高抗静电的能力，建议如下：

- ①板边为易受静电干扰的地方，因此板边尽量不要走信号线，且最好用 GND 铺铜处理；
- ②外部供电线和 GND 与其它布线之间的距离保持在 0.2mm~0.3mm，必要时通过磁珠隔离外部供电；
- ③USB、SD 卡、按键等外部可接触到的接口应就近预留静电管，必要时可选贴静电管改善抗静电能力；
- ④重要信号线（如 Reset、Clock 等信号线）的安全距离最好大于 0.3mm，减弱静电串入；
- ⑤不同层的 GND 尽可能多地用通孔相连，保证地平面完整性，避免局部地平面抖动导致系统异常；
- ⑥静电有尖角放电特性，铺铜时应尽量避免尖角，有尖角应尽量使其平滑。

第 8 章. EMC 优化处理

预防 EMC 问题的设计成本远小于出现 EMC 问题后整改的成本。建议需过 EMC 认证的板子，预先按照以下建议预留 EMC 整改位置，建议如下：

- ①靠近主控端的 AGND 管脚预留接地电容位，必要时贴上 102 电容；
- ②RF 馈线中预留 BPF 带通滤波器，具体参照第七节的第三部分；
- ③靠近主控端的 IOVDD 管脚预留多一个接地电容位，必要时贴上 103 电容；
- ④靠近主控端的 SFGAT 管脚预留多一个接地电容位，必要时贴上 103 电容；
- ⑤Flash 的 SPI_CLK 和数据线靠近主控端串 33 Ω 电阻，做包地处理，走线尽量短并尽量避免换层走线；
- ⑥Sensor 的 SEN_XCLK 靠近主控端串 75 Ω 电阻，走线需做包地处理，且双层板尽量避免换层走线。而 SEN_PCLK 在靠近 Sensor 端串 100 Ω 电阻，需做包地处理，且双层板尽量避免换层走线；必要时，其他数据线也串电阻进行设计，Sensor/屏幕采用镀磁屏蔽的排线。
- ⑦AC792N 多数应用会用到音频功放，当使用数字功放时，请按对应设计要求设计 LC 滤波电路。
- ⑧预留屏蔽罩位置，覆盖主控和 FLASH 电路部分，必要时可贴上屏蔽罩。
- ⑨高速的信号线均要避免板边走线，同时板边最好为 GND 铺地。

提示：时钟或其他高速翻转的信号线均有可能存在 EMI 问题，可参考上述相关处理。