白逸凡

出生日期：2003.09.03　**电话**：173-2791-2445
政治面貌：团　员　**邮箱**：1445617868@qq.com

教育背景

中国科学院大学信息工程研究所｜电子信息（硕士）｜计算机体系结构安全组（国重） **2025.09 ~ 2028.08**
南京邮电大学｜电子科学与技术（本科） **2021.09 ~ 2025.08**

- **GPA**：3.61 / 5.0（专业前 20%）　**主修课程**：数据结构、计算机组成原理、微机原理、半导体物理等。

实习经历

北京开源芯片研究院｜实习生 **2025.02 ~ 2025.07**

- **处理器测试与开发支持**：开展 CPU 功能调研与测试，参与编译器工具链调优及代码压缩方案研究，支持项目组处理器开发工作。
- **车规虚拟化方案调研**：梳理车规处理器的权限、内存隔离、中断与调度机制，明确向 RISC-V 平台移植所需的架构能力及功能取舍。进行模拟器 Spike 和虚拟机操作系统 bao-hypervisor 原型开发。

科研经历

RISC-V 处理器模糊测试（CPU Fuzzing） **2025.09 ~ 至今**

- **处理器测试研究**：以 RISC-V ISA 规范为依据，用 sail-riscv 作为 ISA 语义标准，生成测试用例，研究面向香山（Xiangshan）等处理器的模糊测试方法。已发现一些 0day 漏洞提交 issue 并被社区认可。

机密容器硬件支持研究（NACRE） **2026.08 ~ 至今**

- **硬件支持与平台部署**：基于操作系统软件原型，设计机密容器所需的处理器指令集支持，并移植至 BOOM 处理器；在 Xilinx FPGA VCU118 上完成测试平台部署。

项目经历

QEMU 训练营 2026 ｜ GPU 行为建模 **2026.03 ~ 2026.07**

- **实践内容**：基于 QEMU 实现一个 RISC-V GPGPU 设备原型，包含 SIMT 执行引擎、DMA、MSI-X 中断和低精度浮点（FP8/FP4）支持。

“一生一芯” ｜ “从 0 开始创造 RISC-V 软硬件系统” **2023.09 ~ 2025.09**

- **处理器实现与验证**：实现 RISC-V CPU RTL 与指令集模拟器，开展仿真及差分验证。启动运行 RT-Thread 操作系统和 Linux。
- **系统运行成果**：在 RTL 仿真中完成 RT-Thread 移植与启动；在自研模拟器上启动 Linux 并进入 Shell 环境，完成从指令模拟到 OS 运行的验证。

比赛经历

全国大学生集成电路创新创业大赛｜ FPGA 成员 **2022.03 ~ 2024.06**

- **存储控制器**：完成 16×16 多端口 SRAM 控制器设计与验证；45nm 工艺下主频达到 250MHz，总带宽 16Gbps。
- **图像压缩系统**：参与图像压缩模块开发与系统集成，在 MPSoC 平台完成 FPGA 回环测试；获 2023 年省级二等奖。

专业技能与荣誉

- **技术能力**：C、Rust、Python、Scala（Chisel）、Verilog；AI 工具（claude、codex、opencode）；RISCV ISA、RISC-V/ARM-v8 虚拟化、Linux、Hypervisor；Makefile、Verilator、Git、WSL2。
- **荣誉奖项**：二等奖学金、优秀学生干部；EDA 精英挑战赛国家一等奖、电赛省一等奖、全国集成电路创新创业大赛省二等奖。