白逸凡

出生日期：2003.09.03　　电话：173-2791-2445

个人主页：blog.msuad.top/resume-msuad　　邮箱：1445617868@qq.com

教育背景

中国科学院大学信息工程研究所 | 电子信息（硕士） | 计算机体系结构安全组（国重） **2025.09 ~ 2028.08**

南京邮电大学 | 电子科学与技术（本科） **2021.09 ~ 2025.08**

- **GPA**：3.61 / 5.0（专业前 20%）　**主修课程**：数据结构、计算机组成原理、微机原理、半导体物理与器件等。

实习经历

北京开源芯片研究院 | SoC 项目组实习生 **2025.02 ~ 2025.07**

- **CPU 测试与工具链**：开展项目组 CPU 核功能调研与测试，研究代码压缩方案，参与编译器工具链调优。
- **车规 ECU 虚拟化**：围绕 ARM Cortex-R52 与 Bao Hypervisor，分析特权级、内存保护、中断注入与 vCPU 调度机制，梳理 RISC-V 移植所需的架构能力与功能取舍。进行模拟器 Spike 和虚拟机操作系统 bao-hypervisor 原型开发。

科研经历

RISC-V 处理器模糊测试（CPU Fuzzing） **2025.09 ~ 至今**

- **ISA 正确性与模糊测试**：以 RISC-V ISA 规范为依据，用 sail-riscv 作为 ISA 语义标准生成测试用例，研究面向香山等处理器的模糊测试方法。已发现一些 0day 漏洞提交 issue 并被社区认可。

机密容器硬件支持研究（NACRE） **2026.08 ~ 至今**

- **ISA 机制设计与硬件移植**：基于软件 OS 原型，设计支持机密容器的 RISC-V ISA 机制并移植至 BOOM 处理器；在 Xilinx FPGA VCU118 上完成 FireSim 测试平台部署。

项目经历

“一生一芯”（ysyx） | “从 0 开始创造 RISC-V 软硬件系统” **2023.09 ~ 2025.09**

- **RTL 实现与差分验证**：基于 Chisel 实现 RISC-V CPU，使用 Verilator 进行 RTL 仿真，通过自研 Difftest 与指令集模拟器开展差分验证。
- **ISA 模拟器与架构功能**：实现 RV32IM 指令集模拟器，以 Spike 为参考验证指令行为；扩展 CSR 与页表支持，为系统软件运行提供架构功能。
- **系统软件运行**：移植并启动 RT-Thread；在自研模拟器上通过 OpenSBI 启动 Linux，进入 Shell 环境。

集成电路创新创业大赛 | 存储控制器与图像压缩 IP **2022.03 ~ 2024.06**

- **多端口存储控制器**：完成 16×16 多端口 SRAM 控制器的 Verilog RTL 实现与 SVA 验证；45nm 工艺下主频 250MHz，总带宽 16Gbps。
- **JPEG-LS 与 SoC 集成**：参与 C/C++ 模型、Verilog IP 实现与 AXI4 集成，在 MPSoC 平台完成 FPGA 回环测试；获 2023 年省级二等奖。

专业技能与荣誉

- **处理器设计与验证**：Chisel/Verilog、Verilator、SVA、FPGA 原型验证；ISA 模拟器、Spike、Difftest 与 CPU Fuzzing。
- **体系结构与系统软件**：RISC-V、CSR、页表；RT-Thread 移植、OpenSBI/Linux 启动；QEMU、BOOM 与 FireSim 原型部署。
- **编程与开发环境**：C/C++、Python、Scala；Linux、Git、Makefile。
- **荣誉奖项**：EDA 精英挑战赛国家一等奖、电子设计大赛省一等奖、集成电路创新创业大赛省二等奖；二等奖学金、优秀学生干部。