白逸凡

出生日期：2003.09.03　　电话：173-2791-2445

个人主页：blog.msuad.top/resume-msuad　　邮箱：1445617868@qq.com

教育背景

中国科学院大学信息工程研究所 | 网络信息与安全（硕士） | 体系结构安全组（国重）　　**2025.09 ~ 2028.07（预计）**

南京邮电大学 | 电子科学与技术（本科）　　**2021.09 ~ 2025.06**

- **GPA**：3.61 / 5.0（专业前 20%）　**主修课程**：数据结构、计算机组成原理、微机原理、半导体物理与器件等。

实习经历

北京开源芯片研究院 | SoC 项目组嵌入式软件实习生　　**2025.02 ~ 2025.07**

- **CPU 测试与工具链**：围绕项目组 CPU 核开展功能调研与测试，研究代码压缩方案，并参与编译器工具链调优。
- **车规虚拟化**：基于 ARM-R52 与 bao-hypervisor 调研车机 ECU 芯片虚拟化；梳理 RISC-V 移植所需能力，分析不同 vCPU 调度与动态绑定场景下的功能取舍，掌握特权级虚拟化、内存保护与中断注入等软硬件协同设计思路。

学术经历

NACRE: Rethinking Confidential Containers through Native Architectural Support　　**2026.08 ~ 至今**

- 负责将 QEMU 原型中的相关功能移植到 BOOM 处理器，并根据实现需求重构部分设计；基于 FireSim 完成 FPGA 上板部署。

CPU Fuzzing | RISC-V ISA 层错误检测　　**2025.09 ~ 至今**

- 以 RISC-V 标准为依据开展 CPU fuzzing，寻找指令集架构（ISA）层面的行为错误。

项目经历

“一生一芯” | RISC-V 处理器设计项目成员　　**2023.09 ~ 2025.09**

- **处理器实现**：完成 RV32IM 指令集模拟器，以 Spike 为 reference 验证正确性；使用 Chisel 以指令组织方式实现 CPU，并在 Verilator 上以自研模拟器为 reference 验证 HDL 实现。
- **系统软件与验证**：开发处理器测试工具 Difftest，移植并成功启动 RT-Thread；为自己写的模拟器添加 csr 和页表支持并通过 opensbi 启动 linux 进入 shell。

全国大学生集成电路创新创业大赛 | FPGA 成员　　**2022.03 ~ 2024.06**

- **数字设计与验证**：完成 16×16 多端口 SRAM 控制器 Verilog RTL 与 SVA 验证，45nm 工艺下主频 250MHz、总带宽 16Gbps；参与 JPEG-LS 图像压缩 IP 核 C/C++ Model、Verilog IP 与 AXI4 集成，并在 MPSoC 完成 FPGA 回环测试；获 2023 年省级二等奖。

校园经历

南京邮电大学 [校/院] 大学生科协电子部 | 部长 / 讲师　　**2022.09 ~ 2023.06**

- **组织与教学**：负责社团日常运营及面向大一学生的授课；策划校“科技节”中的比赛，保障赛程顺利推进。

专业素养

- **技术能力**：C、Python、Scala（Chisel）、Verilog；Linux、单片机开发、PCB 板绘制；Makefile、Verilator、Git、WSL2、Keil C52、示波器。
- **荣誉奖项**：二等奖学金、优秀学生干部；EDA 精英挑战赛国家一等奖、电子设计大赛省一等奖、全国集成电路创新创业大赛省二等奖。