白逸凡

出生日期： 2003.09.03　　**电话：** 173-2791-2445

个人主页： blog.msuad.top/resume-msuad　　**邮箱：** 1445617868@qq.com

教育背景

中国科学院大学信息工程研究所 | 网络信息与安全（硕士） | 体系结构安全组（国重）　　**2025.09 ~ 2028.07（预计）**

南京邮电大学 | 电子科学与技术（本科）　　**2021.09 ~ 2025.06**

- **GPA**：3.61 / 5.0（专业前 20%）　**主修课程**：数据结构、计算机组成原理、微机原理、半导体物理与器件等。

实习经历

北京开源芯片研究院 | SoC 项目组嵌入式软件实习生　　**2025.02 ~ 2025.07**

- **CPU 测试与工具链**：围绕项目组 CPU 核开展功能调研与测试，研究代码压缩方案，并参与编译器工具链调优。
- **车规 ECU 虚拟化平台**：围绕 ARM Cortex-R52 与 Bao Hypervisor，调研特权级、内存保护、中断注入及 vCPU 调度机制，梳理向 RISC-V 平台移植所需的架构能力与功能取舍。

学术经历

NACRE: Rethinking Confidential Containers through Native Architectural Support　　**2026.08 ~ 至今**

- 面向机密容器的原生体系结构支持，将 QEMU 原型中的相关机制移植至 BOOM 处理器，结合硬件实现需求调整设计，并基于 FireSim 完成 FPGA 原型部署。

CPU Fuzzing | RISC-V ISA 层错误检测　　**2025.09 ~ 至今**

- 面向 RISC-V 处理器的架构行为正确性开展模糊测试研究，依据 ISA 规范检测处理器行为与规范之间的偏差。

项目经历

“一生一芯”（ysyx） | RISC-V CPU/SoC 软硬件系统平台　　**2023.09 ~ 2025.09**

- **RTL 硬件层**：基于 Chisel 实现 RISC-V CPU，使用 Verilator 进行 RTL 仿真，通过自研 Difftest 与指令集模拟器开展差分验证。
- **ISA 模拟与验证层**：实现 RV32IM 指令集模拟器，以 Spike 为参考验证指令行为；扩展 CSR 与页表支持，为系统软件运行提供架构功能。
- **系统软件与应用运行层**：移植并启动 RT-Thread；在自研模拟器上通过 OpenSBI 启动 Linux，进入 Shell 交互环境。

全国大学生集成电路创新创业大赛 | FPGA 成员　　**2022.03 ~ 2024.06**

- **存储控制器设计**：完成 16×16 多端口 SRAM 控制器的 Verilog RTL 实现与 SVA 验证；45nm 工艺下主频 250MHz、总带宽 16Gbps。
- **图像压缩 IP 与系统集成**：参与 JPEG-LS 的 C/C++ 模型、Verilog IP 实现及 AXI4 集成，在 MPSoC 平台完成 FPGA 回环测试；获 2023 年省级二等奖。

校园经历

南京邮电大学大学生科协电子部 | 部长 / 讲师　　**2022.09 ~ 2023.06**

- **组织与教学**：负责社团日常运营及面向大一学生的授课；策划校“科技节”中的比赛，保障赛程顺利推进。

专业技能与荣誉

- **处理器与 RTL 设计**：RISC-V CPU 设计，Chisel/Verilog 硬件实现，RTL 仿真、SVA 与 FPGA 原型验证。
- **体系结构模拟与验证**：ISA 模拟器开发、CSR 与页表实现、Spike 参考验证、Difftest 差分验证及 CPU Fuzzing。
- **系统软件与软硬件协同**：RT-Thread 移植、OpenSBI/Linux 启动、QEMU 原型向 BOOM 处理器移植。
- **编程与开发环境**：C/C++、Python、Scala；Linux、Git、Makefile。
- **荣誉奖项**：二等奖学金、优秀学生干部；EDA 精英挑战赛国家一等奖、电子设计大赛省一等奖、全国集成电路创新创业大赛省二等奖。