

Chương 4: Lý thuyết Transistor Phi Lý Tưởng

Hiệu Ứng Điện Trường Cao, Dòng Rò Nano & Các Góc Mô Phỏng PVT

Tài liệu Chuyên sâu 4 Giờ | Bám sát Slide Bài giảng UIT (chapter4-nonideal.pdf) & CMOS VLSI Design (Weste & Harris)

Lộ trình Học tập 4 Giờ Cốt lõi (4-Hour Study Roadmap)

Tài liệu này giải mã vì sao mô hình Shockley sụp đổ trong kỷ nguyên nanomet và trang bị phương pháp luận làm chủ transistor thực tế:

Thời gian	Nội dung Trọng tâm	Mục tiêu Bản chất Cần Đạt Được
Giờ 1 (0h - 1h)	Sự Sụp Đổ Shockley & Điện Trường Cao	Phân tích tán xạ mặt oxit (μ_{eff}); trần vận tốc v_{sat} do phonon quang; quan hệ I_{dsat} bậc 1; biến điệu kênh λ (CLM).
Giờ 2 (1h - 2h)	Biến Thiên Điện Áp Ngưỡng V_t	Hiểu cơ chế Body Effect ($V_{sb} > 0$); cực Drain đâm xuyên hạ rào cản (DIBL); chia sẻ điện tích (V_t Roll-off) và đỉnh bù Halo (RSCE).
Giờ 3 (2h - 3h)	Dòng Rò Nano & Độ Nhạy Nhiệt	Làm chủ 3 con đường rò ($I_{sub}, I_{gate}, I_{junc}$); độ dốc S ; đột phá HKMG; cuộc giằng co giữa $\mu(T)$ và $V_{t(T)}$ và hiện tượng đảo nhiệt ZTC.
Giờ 4 (3h - 4h)	Biến Thiên Quy Trình & Góc PVT	Nắm vững 5 góc quy trình (TT, FF, SS, FS, SF) và 4 kịch bản ký duyệt vi mạch then chốt: Max Delay (Setup), Min Delay (Hold), Leakage, Power.


0. Bảng thuật ngữ cốt lõi (Glossary)

Thuật ngữ Tiếng Anh	Thuật ngữ Tiếng Việt	Ý nghĩa Vật lý & Mạch điện
Mobility Degradation	Suy giảm độ linh động	Điện trường dọc ép electron va đập vào mặt $Si - SiO_2$ gồ ghề, làm giảm μ_{eff} .
Velocity Saturation (v_{sat})	Bão hòa vận tốc	Vận tốc hạt dẫn chạm trần tối đa (10^7 cm/s) do phát xạ phonon quang vào mạng tinh thể.
Channel Length Mod. (CLM, λ)	Biến điệu chiều dài kênh	Vùng nghèo Drain mở rộng lấn vào kênh, rút ngắn kênh ($L_{eff} = L - L_d$) và tạo độ dẫn $g_{ds} > 0$.
Body Effect (γ)	Hiệu ứng phân cực đế	$V_{sb} > 0$ làm mở rộng vùng nghèo dưới cổng, buộc cực cổng phải tích nhiều áp hơn để bật (tăng V_t).
DIBL (η)	Hạ thấp rào thế do cực Máng	Điện trường cực Máng đâm xuyên vào kênh, hạ thấp đỉnh rào cản thế ở cực Nguồn ($V_{t'} = V_{t0} - \eta V_{ds}$).
Short-Channel Effect (SCE)	Hiệu ứng kênh ngắn / V_t Roll-off	Vùng nghèo Source/Drain chia sẻ bớt điện tích trong kênh, làm V_t sụt giảm khi L ngắn lại.
Reverse SCE (RSCE)	Hiệu ứng kênh ngắn ngược	V_t tăng nhẹ khi L bắt đầu ngắn lại do nồng độ cấy bù Halo ở hai mép kênh chồng lấn nhau.

Subthreshold Swing (S)	Độ dốc dưới ngưỡng	Số milivolt điện áp cổng cần thiết để dòng rò dưới ngưỡng tăng/giảm $10 \times$ (thường $70 - 100$ mV/dec).
Gate Tunneling (I_{gate})	Dòng rò xuyên hầm cổng	Electron chui lượng tử qua lớp oxit cổng siêu mỏng khi bề dày $t_{ox} \leq 1.5$ nm.
High- κ Metal Gate (HKMG)	Cổng kim loại điện môi κ cao	Thay SiO_2 bằng HfO_2 ($\kappa \approx 25$), cho phép tăng bề dày vật lý để triệt tiêu dòng rò xuyên hầm.
Temperature Inversion (ZTC)	Đảo ngược nhiệt độ	Ở điện áp thấp, sự giảm V_t theo nhiệt lấn át sự giảm độ linh động, khiến chip nóng chạy nhanh hơn chip lạnh.
Process Corners (PVT)	Các góc quy trình PVT	Kỹ thuật mô phỏng ở các tổ hợp tham số biên xấu nhất (Fast, Typical, Slow) để ký duyệt chip tin cậy.

Giờ 1: Sự Suy Đổ Của Shockley & Các Hiệu Ứng Điện Trường Cao

Hình 4.1: Các hiệu ứng Điện trường cao & Sự suy đổ của Mô hình Shockley



Hình 1: Hình 4.1: Các hiệu ứng Điện trường cao & Sự suy đổ của Mô hình Shockley

1.1 Khởi đầu từ thực tế: Shockley lý tưởng vs Dữ liệu 65nm

Trong mô hình Shockley kinh điển, dòng bão hòa phụ thuộc bậc 2 vào điện áp cổng:

$$I_{dsat} = \frac{\beta}{2} (V_{gs} - V_t)^2$$

Nhưng trên tiến trình 65nm ($V_{DD} = 1.0V$):

- Dòng bão hòa thực tế chỉ đạt $\approx 747 \mu A/\mu m$, thấp hơn dự báo Shockley hơn $2 \times$.
- Khi tăng V_{gs} theo các bước đều đặn ($0.4V \rightarrow 0.6V \rightarrow 0.8V \rightarrow 1.0V$), khoảng cách giữa các đường cong I_{ds} cách đều nhau tuyến tính (bậc 1) thay vì giãn nở bậc 2.
- Trong vùng bão hòa, đặc tuyến không nằm ngang mà nghiêng dốc theo V_{ds} .

1.2 Bức tranh hai điện trường trong lòng kênh dẫn

Khi kích thước hình học thu nhỏ xuống nanomet, hai điện trường cực mạnh xuất hiện:

- Điện trường dọc:** $\mathcal{E}_{vert} = \frac{V_{gs} - \frac{V_{ds}}{2}}{t_{ox}} > 10^6$ V/cm. Điện trường này kéo ép các electron va đập sát vào bề mặt oxit.
- Điện trường ngang:** $\mathcal{E}_{lat} = \frac{V_{ds}}{L} > 10^5$ V/cm. Điện trường này gia tốc hạt mang điện dọc theo chiều dài kênh.

1.3 Suy giảm độ linh động (Mobility Degradation)

Dưới điện trường dọc cực lớn, electron bị ép dính chặt vào giao diện $Si - SiO_2$ gồ ghề ở cấp độ nguyên tử. Sự tán xạ va đập bề mặt liên tục làm giảm độ linh động hiệu dụng:

$$\mu_{eff} = \frac{\mu_0}{1 + \theta(V_{gs} - V_t)}$$

1.4 Bảo hòa vận tốc (Velocity Saturation)

Khi điện trường ngang vượt ngưỡng tới hạn $\mathcal{E}_c \approx 10 \text{ kV/cm}$, electron thu nhận động năng lớn và phát xạ liên tục phonon quang vào mạng tinh thể. Vận tốc trôi chậm dần giới hạn v_{sat} :

- Electron: $v_{sat,n} \approx 10^7 \text{ cm/s} = 10^5 \text{ m/s}$.
- Lỗ trống: $v_{sat,p} \approx 8 \times 10^6 \text{ cm/s}$.

Đẫn xuất Toán học Chi tiết (Step-by-Step Mathematical Derivation)

Đẫn xuất dòng bão hòa vận tốc bậc 1: Khi hạt mang điện chạm trần vận tốc v_{sat} , dòng điện chạy qua kênh được xác định bởi mật độ điện tích lớp đảo nhân với v_{sat} :

$$I_{dsat} = WC_{ox}(V_{gs} - V_t - V_{dsat})v_{sat} \propto (V_{gs} - V_t)$$

Số mũ bình phương bị bẻ gãy hoàn toàn thành hàm bậc 1! Đồng thời, transistor bị bão hòa tại điện áp nhỏ hơn rất nhiều:

$$V_{dsat} = (V_{gs} - V_t) \parallel (\mathcal{E}_c L) = \frac{(V_{gs} - V_t)\mathcal{E}_c L}{(V_{gs} - V_t) + \mathcal{E}_c L} < V_{gs} - V_t$$

1.5 Biến điệu chiều dài kênh (Channel Length Modulation - CLM)


Vùng nghèo tiếp giáp Drain phân cực ngược lấn sâu vào kênh dẫn một đoạn $L_d \propto \sqrt{V_{ds}}$. Chiều dài kênh thực tế ngắn lại: $L_{eff} = L - L_d$. Nội trở kênh giảm khiến dòng I_{ds} tiếp tục tăng trong vùng bão hòa:

$$I_{ds} = I_{dsat}(1 + \lambda V_{ds}) \quad \text{với} \quad \lambda \propto \frac{1}{L}$$

Hệ quả là điện trở ngõ ra $r_o = \frac{1}{g_{ds}} \approx \frac{1}{\lambda I_{dsat}}$ bị suy giảm, kéo tụt hệ số khuếch đại điện áp của transistor.

Giờ 2: Các Hiệu Ứng Biến Thiên Điện Áp Ngưỡng V_t

Hình 4.2: Các hiệu ứng Biến thiên Điện áp Ngưỡng V_t (Threshold Voltage Nonidealities)



Hình 2: Hình 4.2: Các hiệu ứng Biến thiên Điện áp Ngưỡng V_t (Body Effect, DIBL, Charge Sharing)

2.1 Hiệu ứng Phân cực Đế (Body Effect)

Khi cực Source có điện thế cao hơn cực Đế ($V_{sb} > 0V$, như trong mạch Pass Transistor hoặc tầng trên của NAND stack):

- Phân cực ngược tiếp giáp Source-Body mở rộng bề dày vùng nghèo W_{dep} bên dưới kênh dẫn.
- Lượng ion tạp chất âm cố định B^- cần trung hòa tăng lên đáng kể.
- Cực Cổng phải cấp điện áp dương lớn hơn trước khi có thể đảo kênh $\rightarrow V_t$ **tăng cao!**

Dẫn xuất Toán học Chi tiết (Step-by-Step Mathematical Derivation)

Phương trình hiệu ứng đế:

$$V_t = V_{t0} + \gamma \left(\sqrt{\varphi_s + V_{sb}} - \sqrt{\varphi_s} \right)$$

Trong đó $\varphi_s = 2\varphi_F \approx 0.6 - 0.7V$, và hệ số hiệu ứng đế:

$$\gamma = \frac{\sqrt{2q\epsilon_{si}N_A}}{C_{ox}} = \frac{t_{ox}}{\epsilon_{ox}} \sqrt{2q\epsilon_{si}N_A} \approx 0.4 - 0.6 \text{ V}^{\frac{1}{2}}$$

2.2 Hạ thấp rào thế do cực Máng (DIBL - Drain-Induced Barrier Lowering)

Khi chiều dài kênh L thu nhỏ, khoảng cách hình học giữa Drain và Source rất ngắn:

- Điện trường từ cực Máng V_{ds} đâm xuyên sâu vào lòng kênh, bẻ cong dải dẫn E_c và kéo tụt đỉnh rào cản thế năng tại cực Nguồn.
- Cực Máng đã "hỗ trợ" cực Cổng bật dòng điện sớm hơn:

$$V_{t'} = V_{t0} - \eta V_{ds}$$

Với hệ số DIBL $\eta \approx 0.05 - 0.15 \text{ V/V}$ ở tiến trình nanomet. Khi $V_{ds} = 1.0V$, V_t bị kéo sụt tới $50 - 150 \text{ mV}$, kích hoạt dòng rò tĩnh bùng nổ!

2.3 Hiệu ứng Kênh ngắn & Chia sẻ điện tích (V_t Roll-off)


Vùng nghèo của Source và Drain đã tự gánh bớt một phần điện tích không gian ion tạp chất ở hai đầu kênh (mô hình hình thang Yau). Cực Cổng chỉ cần hỗ trợ phần điện tích hình thang còn lại. Khi L càng ngắn, tỷ lệ chia sẻ càng lớn, khiến V_t sụt giảm dần theo chiều dài cổng L .

2.4 Hiệu ứng Kênh ngắn Ngược (RSCE) do cấy bù Halo

Để chặn đứng hiện tượng V_t Roll-off và đâm xuyên (Punchthrough), các nhà máy cấy thêm tạp chất p nồng độ cao cục bộ sát hai mép Source/Drain (Halo implants). Khi L giảm đến vùng trung bình ngắn, hai vùng Halo chồng lấn làm nồng độ tạp chất trung bình trong kênh tăng vọt, tạo ra đỉnh nhô lên V_t tăng khi L giảm nhẹ (Reverse Short-Channel Effect) trước khi sụp đổ ở kênh siêu ngắn.

Giờ 3: Cơ Ác Mộng Dòng Rò Nano & Độ Nhạy Nhiệt Độ

Hình 4.3: Các cơ chế Dòng rò Bán dẫn Nanomet (Nanoscale Leakage Mechanisms)



Hình 3: Hình 4.3: Ba con đường Rò rỉ Bán dẫn Nanomet & Đốt phá Công nghệ HKMG

3.1 Dòng rò Dưới ngưỡng (Subthreshold Leakage)

Khi $V_{gs} < V_t$, transistor không ngắt tuyệt đối. Mật độ electron thiểu số bề mặt khuếch tán từ Source sang Drain tạo thành dòng rò dưới ngưỡng:

$$I_{sub} = I_0 \exp\left(\frac{V_{gs} - V_{t0} + \eta V_{ds} - k_\gamma V_{sb}}{n v_T}\right) \left(1 - \exp\left(-\frac{V_{ds}}{v_T}\right)\right)$$

- Thế nhiệt: $v_T = \frac{k_B T}{q} \approx 26 \text{ mV}$ (ở 300K).
- **Độ dốc dưới ngưỡng (Subthreshold Swing S):**

$$S = \ln(10) \cdot n v_T \approx 80 - 100 \text{ mV/decade}$$

- **Giới hạn nhiệt động lực học ($n = 1$):** $S_{ideal} = \ln(10) v_T \approx 60 \text{ mV/decade}$. Không thể tắt transistor đột ngột như một công tắc cơ học!

3.2 Dòng rò Xuyên hầm qua Cực Cổng (Gate Leakage) & Đột phá HKMG

Khi lớp oxit SiO_2 bị mài mỏng xuống $t_{ox} \leq 1.2 \text{ nm}$ ($\approx 4 - 5$ lớp nguyên tử), hàm sóng lượng tử của electron chui hầm trực tiếp xuyên qua lớp oxit:

$$I_{gate} \propto \exp(-\alpha t_{ox})$$

- Cứ mỏng đi 0.2 nm, dòng rò cổng tăng gấp 10 lần! nMOS rò nặng hơn pMOS $10 - 100 \times$ do rào thế electron thấp hơn (3.15 eV vs 4.5 eV).
- **Giải pháp High- κ Metal Gate (HKMG):** Thay SiO_2 ($\kappa = 3.9$) bằng HfO_2 ($\kappa \approx 25$). Nhờ $C_{ox} = \frac{\kappa \epsilon_0}{t_{phys}}$, xướng đúc có thể tăng bề dày vật lý lên gấp 5 lần ($t_{phys} \approx 5 - 6 \text{ nm}$) mà điện dung không đổi, triệt tiêu dòng xuyên hầm cổng hơn 100 lần!

3.3 Dòng rò Tiếp giáp P-N & Xuyên hầm Dải-sang-Dải (BTBT)

Xảy ra tại tiếp giáp phân cực ngược Source/Drain sang Substrate. Bên cạnh dòng nhiệt đảo chiều $I_D \approx -I_s$, ở nồng độ tạp chất cao (vùng mép Halo), dải hóa trị trong chất nền p chồng lấn với dải dẫn của Drain, kích hoạt dòng **Band-to-Band Tunneling (BTBT)** electron chui trực tiếp xuyên dải cấm E_g .

3.4 Độ nhạy Nhiệt độ & Hiện tượng Đảo ngược Nhiệt độ (Temperature Inversion)


Nhiệt độ T tác động hai mặt đối nghịch:

1. Độ linh động giảm mạnh: $\mu(T) \propto T^{-1.5}$ do tán xạ phonon mạng tinh thể.
2. Điện áp ngưỡng giảm tuyến tính: $\frac{dV_t}{dT} \approx -1.0$ đến $-2.0 \text{ mV/}^\circ\text{C}$.

- Ở điện áp danh định ($V_{DD} = 1.0V$): Suy giảm μ áp đảo $\rightarrow$ **Chip nóng chạy CHẬM HƠN!**
- Ở chế độ tắt ($V_{gs} = 0V$): V_t giảm và v_T tăng khiến dòng rò tĩnh bùng nổ gấp $20 - 50 \times$ ở 125°C .
- **Hiện tượng Đảo ngược Nhiệt độ (ZTC Point):** Ở điện áp siêu thấp ($V_{DD} < V_{ZTC} \approx 0.52V$), độ sụt V_t lấn át μ , khiến **chip nóng lại chạy NHANH HƠN chip lạnh!**

Giờ 4: Biến Thiên Quy Trình & Các Góc Mô Phỏng PVT

Hình 4.4: Bản đồ Biến thiên Quá trình, Điện áp, Nhiệt độ (PVT Corners)



Hình 4.4: Bản đồ Biến thiên Quá trình, Điện áp, Nhiệt độ (PVT Corners)

4.1 Nguồn gốc Biến thiên Tham số Bán dẫn

- **Biến thiên quy trình (Process):** Sai số quang khắc độ dài kênh ΔL , sai số bề dày oxit Δt_{ox} , và Thăng giáng tạp chất ngẫu nhiên (RDF - Random Dopant Fluctuation) với sự lệch vài nguyên tử Boron trong kênh nano.

- **Biến thiên môi trường (Voltage, Temp):** Sụt áp đường nguồn kim loại ($V_{DD} \pm 10\%$) và nhiệt độ vận hành ($0^\circ\text{C} \rightarrow 125^\circ\text{C}$).

4.2 Năm góc quy trình kinh điển (TT, FF, SS, FS, SF)

- **Fast (F):** Kênh ngắn, oxit mỏng, V_t thấp $\rightarrow$ dòng I_{on} cực mạnh, rò rỉ cực lớn.
- **Slow (S):** Kênh dài, oxit dày, V_t cao $\rightarrow$ dòng I_{on} yếu, trễ dài, rò rỉ rất nhỏ.
- **Lệch góc (FS / SF):** Góc FS có nMOS nhanh, pMOS chậm khiến đặc tuyến VTC lệch trái, bóp hẹp dải dự trữ nhiều mức thấp NM_L , rất sợ nhiễu Ground Bounce! Góc SF thì ngược lại.

4.3 Bốn kịch bản Ký duyệt Vi mạch then chốt (Signoff Corners)

1. **Max Delay / Setup Signoff:** Góc SS, $V_{DD,min}$ (-10%), $T_{max} = 125^\circ\text{C}$. Trễ dữ liệu dài nhất, quyết định tần số xung nhịp tối đa f_{max} .
2. **Min Delay / Hold Signoff:** Góc FF, $V_{DD,max}$ (+10%), $T_{min} = 0^\circ\text{C}$. Dữ liệu phóng quá nhanh, có nguy cơ ghi đè hỏng dữ liệu thanh ghi. Vi phạm Hold time làm con chip chết vĩnh viễn ở mọi tần số!
3. **Worst-Case Static Leakage:** Góc FF, $V_{DD,max}$, $T_{max} = 125^\circ\text{C}$. Rò rỉ dưới ngưỡng và rò oxit cực đại, ký duyệt thời lượng pin Standby.
4. **Maximum Dynamic Power:** Góc FF, $V_{DD,max}$, T_{max} ở f_{max} . $P_{dyn} = CV_{DD}^2 f$ đạt đỉnh, định cỡ tản nhiệt và chống ăn mòn dây kim loại (Electromigration).

5. Bảng So sánh & 5 Câu hỏi Tự kiểm tra Năng lực

5.1 So sánh Tổng hợp: Shockley vs Kênh ngắn Nano

Hiện tượng	Shockley Kênh dài	Tiến trình Nano Thực tế (BSIM)
Quan hệ dòng bão hòa	$I_{dsat} \propto (V_{gs} - V_t)^2$ (bậc 2)	$I_{dsat} \propto (V_{gs} - V_t)$ (bậc 1 do bão hòa vận tốc v_{sat}).
Điện áp bão hòa V_{dsat}	$V_{dsat} = V_{gs} - V_t$	$V_{dsat} = (V_{gs} - V_t) \parallel (\mathcal{E}_c L) \ll V_{gs} - V_t$.
Độ dẫn ra bão hòa g_{ds}	$g_{ds} = 0$ (phẳng lì)	$g_{ds} > 0$ (nghiêng dốc theo $\lambda = \frac{1}{L}$).
Phân cực ngược để $V_{sb} > 0$	Coi như không đổi	V_t tăng theo $\gamma(\sqrt{\varphi_s + V_{sb}} - \sqrt{\varphi_s})$.
Ảnh hưởng cực Máng lên V_t	Không có ảnh hưởng	V_t giảm theo DIBL: $V_{t'} = V_{t0} - \eta V_{ds}$.
Dòng điện khi tắt ($V_{gs} = 0$)	$I_{off} = 0$ (ngắt hoàn toàn)	$I_{off} = I_{sub} + I_{gate} + I_{junc} > 0$.

5.2 Lời giải 5 Bài toán Tự kiểm tra Năng lực (Tóm tắt cốt lõi)

⚡ Góc nhìn Kỹ sư Thiết kế Vi mạch (Engineering Takeaway)

Bài 1 (Bão hòa vận tốc 65nm): Với $t_{ox} = 1.2 \text{ nm} \Rightarrow C_{ox} = 28.78 \frac{\text{fF}}{\mu\text{m}^2}$. Độ linh động bị suy giảm do tán xạ mặt oxit: $\mu_{eff} = \frac{350}{1+0.25 \times 0.7} \approx 298 \frac{\text{cm}^2}{\text{V}\cdot\text{s}}$. Mô hình Shockley dự đoán sai $I_{sat} \approx 3230 \mu\text{A}$, trong khi bão hòa vận tốc thực tế $I_{dsat} \approx WC_{ox}v_{sat}(V_{gs} - V_t) \approx 2015 \mu\text{A}$ (sai lệch tới 1.6 $\times$).

⚡ Góc nhìn Kỹ sư Thiết kế Vi mạch (Engineering Takeaway)

Bài 2 (Body Effect trên Pass Transistor): nMOS truyền mức 1 tự khóa khi $V_{out} = V_{DD} - V_{t(V_{out})}$. Với $V_{t0} = 0.35\text{V}$, $\gamma = 0.45$, $\varphi_s = 0.65\text{V}$, $V_{DD} = 1.2\text{V}$: Giải phương trình lập ta được $V_{out,max} \approx 0.692\text{V}$ và V_t thực tế bị đội lên tới 0.508V (tăng 45%) do vùng nghèo dưới kênh phình rộng!

⚡ Góc nhìn Kỹ sư Thiết kế Vi mạch (Engineering Takeaway)

Bài 3 (DIBL & Bùng nổ Dòng rò): Với $\eta = 80 \text{ mV/V}$, khi V_{ds} tăng thêm 0.85V, điện áp ngưỡng bị kéo tụt: $\Delta V_t = 0.08 \times 0.85 = 68 \text{ mV}$. Dòng rò dưới ngưỡng tăng vọt: $10^{68 \frac{\text{mV}}{85}} \text{ mV/dec} = 10^{0.80} \approx 6.31$ lần!

⚡ Góc nhìn Kỹ sư Thiết kế Vi mạch (Engineering Takeaway)

Bài 4 (Rò rỉ Xuyên hầm Cổng & HKMG): Với 500 triệu cổng ở 45nm dùng SiO_2 , dòng rò xuyên hầm cổng đạt 185.6 mA, tiêu tán công suất rò 186 mW. Nâng cấp lên HKMG ($HfO_2, \kappa \approx 25$) cho phép tăng bề dày vật lý lên 5.5 nm, dập tắt dòng rò cổng giảm 150 lần xuống chỉ còn 1.24 mW (giảm 99.3% công suất rò).

⚡ Góc nhìn Kỹ sư Thiết kế Vi mạch (Engineering Takeaway)

Bài 5 (Ký duyệt Hold-Time Race): Đường truyền có $t_{data,min} = t_{pcq,cd} + t_{logic,cd} = 40 + 10 = 50$ ps tại góc Fast (FF, $V_{DD,max}$, 0°C). Yêu cầu an toàn: $t_{req} = t_{hold} + t_{skew} = 30 + 25 = 55$ ps. Độ dôi thời gian: $Slack_{hold} = 50 - 55 = -5$ ps < 0 → **Vi phạm Hold-time nghiêm trọng!** Khắc phục: Chèn thêm buffer đệm trễ $\Delta t \geq 10$ ps trên đường dữ liệu; đánh đổi thêm diện tích và công suất động.