

Chương 4

Transistor thật không đi theo công thức Chương 3

Hiệu ứng điện trường cao, điện áp ngưỡng, dòng rò, và góc PVT

Học theo cách Richard Feynman: hình bạn nói được, rồi mới đến tên, rồi công thức chỉ để kiểm tra câu ấy.

Cách học chương này

Feynman không học bằng cách chép định nghĩa. Ông giải thích lại cho một người chưa biết từ chuyên môn. Chỗ nào phải núp sau một từ tiếng Anh mà không vẽ được, chỗ đó là lỗ hổng.

Mỗi mục đi sáu bước. Làm đủ rồi mới sang mục sau.

1. Đọc khung **Hình**. Che công thức.
2. Nói lại cho người chưa học môn này. Lần đầu không dùng tên tiếng Anh.
3. Nếu bạn bí và phải thốt ra một từ bạn không vẽ được, đó là lỗ hổng. Đọc khung **Vá lỗ hổng**.
4. Nói lại lần hai, chỉ một câu.
5. Mở công thức. Công thức phải nói cùng câu đó.
6. Nhìn con số cuối mục. Số để kiểm tra chiều của hiệu ứng, không để thuộc lòng.

Bảng tên nằm ở cuối, sau khi hình đã có chỗ để gắn tên. Vật lý không đổi so với slide UIT chapter4-nonideal (trang 1–26) và sách Weste & Harris. Đổi cách học.

Từ Chương 3 bạn đã có: tụ MOS, ba chế độ tích lũy / nghèo / đảo, dòng Shockley, và tỷ lệ W_p trên W_n khoảng 2 đến 3. Chương này bắt đầu khi những giả định đó không còn đúng, từ $L \leq 0.25\mu\text{m}$ đi vào 90 nm, 65 nm, 28 nm.

Giờ	Một câu hỏi	Xong giờ, bạn nói được
1	Vì sao đường $I-V$ không giống hình bình phương?	Một lực ép hạt lên trần oxit. Một lực đẩy hạt dọc kênh cho đến khi tinh thể giật mất tốc độ.
2	Vì sao V_t không phải số in trên vỏ?	Ba cách đổi hóa đơn điện tích của cổng: đế, máng, và chiều dài kênh.
3	Vì sao tắt rồi vẫn còn dòng?	Ba lối: trèo đồi bằng nhiệt, chui qua tường oxit, chui qua tiếp giáp. Rồi cuộc kéo co của nhiệt độ.
4	Muốn bắt chip hỏng thì thử tổ hợp nào?	Góc chậm bắt trễ dài. Góc nhanh bắt dữ liệu đến quá sớm. Hạ xung nhịp chỉ cứu được một trong hai.

Giờ 1 — Hai lực, và một cái trần tốc độ

Slide 3–10 · khoảng 60 phút · chỉ nói chuyện transistor đang bật. Chuyện dòng lúc tắt để Giờ 3.

Ba lời hứa mà phép đo không giữ

Shockley cho kênh dài hứa ba điều. Nói bằng lời thường:

1. Cổng chưa đủ ngưỡng thì không có dòng.
2. Khi đã bão hòa, dòng đứng yên dù máng tăng.
3. Dòng bão hòa tăng theo bình phương $(V_{gs} - V_t)$. Các đường phải giãn dần, không cách đều.

Viết lại cho khỏi quên dạng:

$$I_{ds} = 0 \text{ khi } V_{gs} < V_t$$

$$I_{ds} = \beta \left[(V_{gs} - V_t) V_{ds} - \frac{V_{ds}^2}{2} \right] \text{ khi } V_{ds} \text{ còn nhỏ}$$


$$I_{ds} = \frac{\beta}{2} (V_{gs} - V_t)^2 \text{ khi đã bão hòa theo kiểu kênh dài}$$

Trên tiến trình 65 nm, $V_{DD} = 1.0$ V (cỡ số tiến trình IBM 65 nm):

1. Dòng bật chỉ cỡ $747 \mu A / \mu m$. Shockley cho số lớn hơn $1500 \mu A / \mu m$.
2. Tăng V_{gs} theo bước đều $0.4 \rightarrow 0.6 \rightarrow 0.8 \rightarrow 1.0$ V, các đường **cách đều**, gần bậc 1.
3. Trong vùng bão hòa, đường vẫn dốc lên theo V_{ds} .

Ba lời hứa gãy vì ba hình khác nhau. Đừng gộp thành một từ “phi lý tưởng”.

Hình 4.1: Các hiệu ứng Điện trường cao và Sự sụp đổ của Mô hình Shockley



Hình 4.1. (a) Cổng ép electron vào mặt oxit gồ ghề. (b) Vận tốc không tăng mãi: electron chạm trần khoảng 10^7 cm/s, lỗ trống thấp hơn. (c) Đường 65 nm cách đều và hơi dốc. Đường Shockley nét đứt thì giãn và nằm ngang.

Một câu, sau khi đóng sách

Shockley vẽ họ đường giãn dần và nằm ngang. Silicon vẽ họ đường cách đều và hơi dốc.

Hai lực, hai hướng

Thu nhỏ kích thước mà V_{DD} không thu cùng tỷ lệ thì điện trường bên trong tăng. Có hai mũi tên. Trộn chúng là rối cả giờ.

Hình — đọc trước, che công thức

Mũi tên thứ nhất vuông góc với kênh, xuyên qua oxit, do cổng gây ra. Nó không kéo dòng từ source sang drain. Nó ép hạt lên trần.

$$\mathcal{E}_{vert} = \frac{V_{gs} - \frac{V_{ds}}{2}}{t_{ox}}$$

Có $\frac{V_{ds}}{2}$ vì điểm giữa kênh không nằm ở điện thế source. Với $t_{ox} \approx 1.2$ nm = 1.2×10^{-7} cm và $V_{gs} = 1$ V,

$$\mathcal{E}_{vert} \approx \frac{1.0}{1.2 \times 10^{-7}} \approx 8 \times 10^6 \text{ V/cm}$$

Cùng cỡ điện trường làm hỏng chất cách điện.

Mũi tên thứ hai nằm dọc kênh, do máng gây ra:

$$\mathcal{E}_{lat} = \frac{V_{ds}}{L}$$

$L = 65 \text{ nm}$, $V_{ds} = 1 \text{ V}$ thì $\mathcal{E}_{lat} \approx 1.5 \times 10^5 \text{ V/cm} = 150 \text{ kV/cm}$.

Vá lỗ hồng

Mỗi lần gặp từ “điện trường”, hỏi: mũi tên vuông góc với kênh, hay nằm dọc kênh? Vuông góc thì đổi độ linh động. Dọc kênh thì đổi vận tốc.

Một câu, sau khi đóng sách

Cổng ép hạt lên trần. Máng kéo hạt dọc đường. Hai việc ấy không thay nhau được.

Viên bi và cái trần gồ ghề

Hình — đọc trước, che công thức

Electron là một viên bi. Trường dọc yếu thì bi lăn trong lòng silicon, μ gần như số của vật liệu, cỡ vài trăm $\text{cm}^2/\text{V}\cdot\text{s}$.

Bật cổng mạnh, $\mathcal{E}_{vert} > 10^6 \text{ V/cm}$. Bi bị ép sát mặt silicon và SiO_2 . Silicon là tinh thể, oxit là thủy tinh. Chỗ gặp nhau lồi lõm, có liên kết đứt và điện tích bẫy.

Bi vừa bị ép lên vừa phải lăn ngang, nên đập trần liên tục. Quãng bay tự do ngắn lại. Cùng một lực đẩy ngang, bi trôi chậm hơn. Đó là suy giảm độ linh động. Tên tiếng Anh, **sau** khi đã thấy viên bi, là mobility degradation. Hình 4.1(a).

Vì sao công thức có dạng này

Càng tăng V_{gs} càng ép mạnh, càng va nhiều. Mẫu số phải lớn dần theo $(V_{gs} - V_t)$:

$$\mu_{eff} = \frac{\mu_0}{1 + \theta(V_{gs} - V_t)}$$

μ_0 là độ linh động lúc trường còn yếu. θ cỡ 0.1 đến 0.4V^{-1} .

Tăng cổng được thêm điện tích, nhưng mỗi hạt chạy kém đi. Hai hiệu ứng đánh nhau. Dòng thật tăng ít hơn dòng trong đầu.

Một số để kiểm tra hình

$\theta = 0.25\text{V}^{-1}$, $V_{gs} - V_t = 0.7 \text{ V}$:

$$\mu_{eff} = \frac{\mu_0}{1 + 0.175} \approx 0.85\mu_0$$

Khoảng 15% biến mất chỉ vì trần gồ ghề.

Một câu, sau khi đóng sách

Tăng cổng thì được thêm điện tích, nhưng hạt bị ép vào tường nhám nên mỗi hạt chạy kém hơn.

Trần tốc độ không phải biển báo

Hình — đọc trước, che công thức

Shockley còn giả sử vận tốc tăng mãi: $v = \mu\mathcal{E}_{lat}$. Thử $\mu = 400\text{cm}^2/\text{V}\cdot\text{s}$ và $\mathcal{E}_{lat} = 1.5 \times 10^5 \text{ V/cm}$:

$$v = 400 \times 1.5 \times 10^5 = 6 \times 10^7 \text{ cm/s}$$

Silicon không cho số đó. Electron bay trong mạng nguyên tử. Khi trường ngang vượt ngưỡng $\mathcal{E}_c$, động năng đủ để rung mạnh một nguyên tử. Electron nhả một gói rung của mạng, gọi là phonon quang, cỡ 63 meV trong silicon. Nó mất tốc và phải chạy lại từ đầu.

Đạp mạnh hơn không nâng trần. Nó chỉ làm electron gặp các gói rung thường xuyên hơn. Giống xe đạp trên đường đầy gờ giảm tốc: đạp mạnh thì gặp gờ dày hơn, tốc độ trần đứng yên.

Hình 4.1(b): đường nét đứt đi lên mãi. Đường thật áp vào trần.

- Electron: $v_{sat} \approx 10^7 \text{ cm/s}$, $\mathcal{E}_c \approx 10 \text{ kV/cm}$.
- Lỗ trống: $v_{sat} \approx 8 \times 10^6 \text{ cm/s}$, $\mathcal{E}_c$ cỡ 25 kV/cm, vì lỗ trống nặng hơn.

Vì sao công thức có dạng này

Dạng làm cho v áp vào trần, bạn không cần thuộc α :

$$v = \frac{\mu_{eff} \mathcal{E}_{lat}}{[1 + (\mathcal{E}_{lat}/\mathcal{E}_c)^\alpha]^{1/\alpha}}$$

Khi trường rất lớn, v tiến tới v_{sat} . $\alpha = 2$ với electron, $\alpha = 1$ với lỗ trống. Mẫu số nở ra nên v ngừng tăng.

Dòng qua một lát cắt là điện tích nhân vận tốc: $I = WQ_{inv}v$. Khi v kẹt ở v_{sat} ,

$$I_{dsat} = WC_{ox}(V_{gs} - V_t - V_{dsat})v_{sat}$$

v_{sat} là hằng số. Phần còn đổi được là số hạt, và số hạt đi theo $(V_{gs} - V_t)$, **bậc 1**. Bình phương chết vì bình phương đến từ $v = \mu\mathcal{E}$ và từ cách kênh dài bị thắt. Cả hai không còn là chuyện chính. Vì vậy Hình 4.1(c) cách đều.

Kênh dài chỉ bão hòa khi kênh thắt ở máng: $V_{dsat} = V_{gs} - V_t$. Kênh ngắn: hạt đã chạm trần tốc độ từ trước. Hai giới hạn, cái nhỏ hơn thắng, chỗ chuyển tiếp thì trơn — cùng dạng hai điện trở song song:

$$\frac{1}{V_{dsat}} = \frac{1}{V_{gs} - V_t} + \frac{1}{\mathcal{E}_c L}$$

Một số để kiểm tra hình

Số tròn: $V_{gs} - V_t = 0.7 \text{ V}$, $\mathcal{E}_c L \approx 0.1 \text{ V}$.

$$V_{dsat} = \frac{0.7 \times 0.1}{0.8} = 0.088 \text{ V}$$

Với $L = 65 \text{ nm}$ và $\mathcal{E}_c = 1 \text{ V}/\mu\text{m}$, thì $\mathcal{E}_c L \approx 0.065 \text{ V}$, còn nhỏ hơn. Bão hòa đến rất sớm.

Vá lỗ hồng

“Bão hòa” ở Chương 3 nghĩa là kênh bị thắt. “Bão hòa vận tốc” ở chương này nghĩa là **tốc độ hạt** đứng. Hai từ trùng, hai hình khác. Hỏi: cái gì đang bão hòa?

Một câu, sau khi đóng sách

Hạt đã chạy hết tốc. Muốn thêm dòng chỉ còn cách bỏ thêm hạt, và số hạt tăng thẳng theo cổng, không theo bình phương.

Cái kênh bị ăn ngắn

Hình — đọc trước, che công thức

Vận tốc đã chạm trần mà đường dòng vẫn dốc. Nhìn nửa phải Hình 4.1(c).

Drain n^+ ở điện thế cao, để p ở 0 V. Tiếp giáp bị phân cực ngược. Phân cực ngược mở một vùng nghèo: hết hạt tự do, còn ion cố định. Vùng này ăn lấn vào kênh một đoạn L_d khi V_{ds} tăng.

$$L_d \propto \sqrt{V_{ds} - V_{dsat}}, \quad L_{eff} = L - L_d$$

Dòng tỉ lệ nghịch với đoạn kênh còn lại. Đoạn còn lại ngắn đi thì dòng tăng, dù mỗi hạt đã kẹt ở trần tốc độ.

Vì sao công thức có dạng này

Với đoạn bị ăn còn nhỏ so với L :

$$I_{ds} = I_{dsat}(1 + \lambda V_{ds}), \quad \lambda \propto \frac{1}{L}$$

Cùng một đoạn L_d , kênh ngắn mất một **phần trăm** lớn hơn. Vì vậy transistor ngắn dốc hơn.

Độ dốc là điện dẫn ra: $g_{ds} \approx \lambda I_{dsat} = \frac{1}{r_o}$. Khuếch đại của một tầng tương tự là $A_v = -g_m r_o$. Mạch số thấy một đường không phẳng. Mạch tương tự thấy độ lợi giảm.

Một câu, sau khi đóng sách

Máng càng cao thì càng ăn bớt kênh. Kênh cụt hơn thì cùng một trần tốc độ lại đẩy được nhiều dòng hơn.

Đóng sách, nói ba câu rồi mới sang Giờ 2. Tăng V_{gs} làm μ đổi chiều nào? Vì sao các đường I_{ds} cách đều? Vì sao đường bão hòa dốc, và vì sao kênh ngắn dốc hơn?

Giờ 2 — V_t là một hóa đơn điện tích


Slide 11–15 · khoảng 60 phút

V_t thật ra là câu hỏi này

Cổng phải kéo các dải năng lượng ở mặt silicon đủ cong để mặt đầy electron như để đầy lỗ trống. Mốc ấy là $\varphi_s = 2\varphi_F$. V_t là điện áp cổng đủ để làm việc đó.

Việc đó là bài toán điện tích. Cổng phải đủ điện tích dương để đuổi lỗ trống, để lại ion boron âm B^- trong vùng nghèo, rồi mới kéo electron tạo kênh. Hễ hóa đơn ion tăng, hoặc có kẻ trả giúp, hoặc có kẻ bẻ dải năng lượng giúp cổng, thì V_t đổi. Ba mục sau là ba cách ấy.

Hình 4.2: Các hiệu ứng Biến thiên Điện áp Ngưỡng V_t (Threshold Voltage Nonidealities)



Hình 4.2. (a) Source cao hơn đế, vùng nghèo dày, V_t tăng. (b) V_{ds} cao kéo thấp đỉnh đồi ở phía source. (c) Không có halo thì V_t chỉ giảm khi L ngắn. Có halo thì có một đỉnh trước khi rơi.

Một câu, sau khi đóng sách

V_t là điện áp để trả xong hóa đơn ion rồi mới có kênh. Đổi hóa đơn là đổi V_t .

Nâng source lên là đào cái hố sâu thêm

Hình — đọc trước, che công thức

Inverter thường: source nMOS và đế cùng 0 V, nên $V_{sb} = 0$ và $V_t = V_{t0}$.

Hai chỗ source không ở 0:

- nMOS truyền mức 1. Điện thế phía ra nâng dần.
- nMOS trên cùng của một chồng NAND. Khi xả, các nMOS bên dưới kê source của nó lên.

Source n^+ cao hơn đế p thì tiếp giáp ấy phân cực ngược. Vùng nghèo dưới cổng dày ra. Hình 4.2(a): hố ion âm phình xuống. Hố sâu hơn thì nhiều ion B^- hơn. Cổng phải trung hòa chúng **trước khi** có electron thừa làm kênh. V_t tăng.

Vì sao công thức có dạng này

Bề rộng vùng nghèo đi theo căn điện thế, cùng lý do với diode phân cực ngược:

$$W_{dep} = \sqrt{2\epsilon_{si} \frac{\phi_s + V_{sb}}{qN_A}}$$

Điện tích ion tỉ lệ với bề rộng ấy. Chỉ tính phần tăng thêm so với $V_{sb} = 0$:

$$V_t = V_{t0} + \gamma(\sqrt{\phi_s + V_{sb}} - \sqrt{\phi_s})$$

$\phi_s = 2\phi_F$ thường cỡ 0.6 đến 0.7 V. γ nói cổng nhạy với đế đến mức nào. Tử là "hố chứa bao nhiêu ion". Mẫu là C_{ox} : oxit dày thì cùng một lượng ion làm đổi điện áp nhiều hơn.

$$\gamma = \frac{\sqrt{2q\epsilon_{si}N_A}}{C_{ox}} \approx 0.4 \text{ đến } 0.6 \text{ V}^{1/2}$$

Khi V_{sb} nhỏ, đường gần thẳng: $V_t \approx V_{t0} + k_\gamma V_{sb}$, với $k_\gamma \approx \frac{\gamma}{2\sqrt{\phi_s}} \approx 0.1$ đến 0.3.

Một số để kiểm tra hình

NAND 4 nMOS nối tiếp. Transistor trên cùng có source bị kê cỡ 0.6 V. V_t có thể từ 0.3 V lên quá 0.5 V. Dòng xả yếu đi. Trễ dài ra. Không phải lỗi vẽ mạch. Là cái hố ion sâu thêm. Bài 2 tính tiếp chuyện truyền mức 1.

Một câu, sau khi đóng sách

Source cao hơn đế thì vùng nghèo dày thêm. Cổng phải trả thêm ion. V_t tăng.

Máng đứng quá gần nên với tới đồi ở source

Hình — đọc trước, che công thức

Electron trong source muốn sang drain phải qua một đồi thế năng ở đầu source. Kênh dài, máng ở xa, đồi là việc riêng của cổng.

Kênh dưới 100 nm, máng ở ngay cạnh. Điện tích dương ở máng kéo đỉnh đồi xuống. Hình 4.2(b): đường xanh $V_{ds} = 0.05$ V là đồi cao, đường đỏ $V_{ds} = 1.0$ V là đồi thấp hơn một đoạn ηV_{ds} .

Đồi thấp thì cổng không cần kéo mạnh bằng trước. V_t giảm. Tên, sau khi đã thấy đồi, là DIBL: drain-induced barrier lowering, hạ rào do máng.

Vì sao công thức có dạng này

$$V_t' = V_{t0} - \eta V_{ds}$$

η cỡ 0.05 đến 0.15, tức 50 đến 150 mV trên mỗi volt ở máng.

Một số để kiểm tra hình

Inverter ra mức 1, vào mức 0. nMOS lẽ ra tắt, $V_{gs} = 0$, nhưng $V_{ds} = 1.0$ V. Với $\eta = 0.10$:

$$\Delta V_t = 0.10 \times 1.0 = 100 \text{ mV}$$

Giờ 3 sẽ cho thấy dòng dưới ngưỡng nhân theo hàm mũ. Hạ đồi 100 mV có thể là gần một bậc mười của dòng rò. DIBL và dòng rò là một chuyện, nhìn từ hai đầu.

Vá lỗ hỏng

Body effect **tăng** V_t khi source nâng lên. DIBL **giảm** V_t khi máng nâng lên. Hai cực, hai chiều. Đừng học một câu “điện áp cao thì V_t đổi”.

Một câu, sau khi đóng sách

Máng càng gần và càng cao thì càng kéo thấp đồi ở source. Cổng đỡ phải kéo. V_t giảm.

Ai trả những ion ở hai đầu kênh

Hình — đọc trước, che công thức

Giữ mọi điện áp ở source, đế, máng bằng 0. Chỉ rút ngắn L trên bản vẽ. V_t vẫn đổi.

Vùng nghèo dưới cổng trông như một hộp dài L . Nhưng source và drain đã có vùng nghèo riêng, xòe vào hai đầu kênh như hai hình quạt, vì tiếp giáp pn có điện thế tiếp xúc dù bạn chưa đặt V_{ds} .

Ion trong hai hình quạt ấy source và drain đã trả. Cổng chỉ trả hình thang ở giữa. Đó là mô hình chia sẻ điện tích của Yau.

Kênh dài: hai quạt nhỏ so với L , V_t gần V_{t0} . Kênh vài chục nanomet: hai quạt chiếm gần hết L , hóa đơn của cổng nhỏ, V_t giảm. Đó là V_t roll-off, đường nét đứt trên Hình 4.2(c).

Một câu, sau khi đóng sách

Hai đầu kênh đã có source và drain trả ion. Kênh càng ngắn, phần cổng phải trả càng nhỏ, V_t càng thấp.

Nhà máy cấy thêm tạp ở hai mép

Hình — đọc trước, che công thức

Roll-off làm transistor in hơi ngắn có V_t tụt, khó tắt, và có thể hai vùng nghèo chạm nhau. Cổng mất quyền. Việc chạm nhau gọi là punch-through, đâm xuyên.

Cách chữa: cấy thêm tạp p rất đậm, nghiêng vào đúng hai mép kênh nMOS. Vùng ấy gọi là halo, hay pocket.

Kênh dài: hai túi nằm xa, giữa kênh vẫn loãng. L cỡ 100 đến 200 nm: hai túi chồng. N_A trung bình tăng, nên V_t tăng. Ngược với roll-off. Tên là hiệu ứng kênh ngắn ngược, RSCE. Đó là cái bướu xanh trên Hình 4.2(c). Rút L thêm nữa thì roll-off thẳng, đường rơi.

Vá lỗ hổng

Đường V_t theo L không đi một chiều. Có halo thì có một đoạn kênh ngắn vừa, V_t **cao hơn** kênh dài. Nhìn Hình 4.2(c) trước khi nói “kênh ngắn thì V_t thấp”.

Một câu, sau khi đóng sách

Halo là hai túi tạp đậm ở hai mép. Kênh ngắn vừa đủ thì hai túi chồng, V_t nhích lên, rồi kênh cực ngắn mới rơi.

Đóng sách. Pass transistor đang truyền mức 1: V_t tăng hay giảm, cái hố nào sâu thêm? Inverter ra 1 vào 0: V_t của nMOS tăng hay giảm, ai kéo đồi? Vì sao đường có halo trên Hình 4.2(c) có một đỉnh?

Giờ 3 — Tất không có nghĩa là hết hạt

Slide 16–22 · khoảng 60 phút

Phép nhân làm một dòng nhỏ thành một dòng lớn


Chip kênh dài, cỡ trăm nghìn transistor, gần như không tốn điện khi nghỉ. Người thiết kế chỉ lo $P = CV_{DD}^2 f$.

Chip lớn có từ khoảng 10 tỷ đến 100 tỷ transistor. Phép nhân trong đầu — và phải gọi đúng là phép nhân, không phải số đo của một chiếc điện thoại:

$$10^{10} \times 10 \text{ nA} = 100 \text{ A}$$

Ở 1 V đó là 100 W khi chip không tính gì. Con số 10 nA mỗi transistor là giả sử để thấy phép nhân. Transistor thật được làm cho rò ít hơn. Điểm cần giữ: một dòng rất nhỏ nhân một số rất lớn thì không còn nhỏ. Phải biết dòng ấy đi lối nào.

Hình 4.3: Các cơ chế Dòng rò Bán dẫn Nanomet (Nanoscale Leakage Mechanisms)



Hình 4.3. (a) Ba lối: dưới ngưỡng dọc kênh, xuyên hầm qua oxit, và qua tiếp giáp xuống đế. (b) Dưới V_t , dòng vẽ trên thang log là một đường thẳng. Nóng thì đường kém dốc và I_{off} cao hơn. (c) Tường SiO_2 mỏng thì sóng còn đuôi. HfO_2 dày hơn khoảng 5 lần mà điện dung giữ nguyên.

Một câu, sau khi đóng sách

Dòng rò của một transistor là chuyện nhỏ. Dòng rò của mười tỷ transistor là chuyện của cục pin.

Dưới ngưỡng: một quả đồi và một cái đuôi nhiệt

Vá lỗ hỏng

Câu sai rất phổ biến: " V_{gs} nhỏ hơn V_t thì số electron bằng 0." Số electron không tắt như đèn. Xác suất đủ nóng để trèo đồi cao $q\varphi_B$ là đuôi Boltzmann, $\exp(-q\frac{\varphi_B}{k_B T})$.

Hình — đọc trước, che công thức

Source n^+ đầy electron. Mặt kênh thì thưa. Hạt đi từ chỗ đông sang chỗ vắng. Đó là khuếch tán. Chúng không cần điện trường kéo cả quãng.

Lúc này transistor giống một BJT: source là emitter, đế là base, drain là collector. Cổng không "mở kênh". Cổng hạ hoặc nâng quả đồi.

Vì sao công thức có dạng này

$$I_{sub} = I_0 \exp\left(\frac{V_{gs} - V_{t0} + \eta V_{ds} - k_\gamma V_{sb}}{nv_T}\right) \left(1 - \exp\left(-\frac{V_{ds}}{v_T}\right)\right)$$

Đọc từng số hạng, vì mỗi số hạng là một hình đã gặp.

Số hạng	Hình
$v_T = k_B \frac{T}{q} \approx 26 \text{ mV}$ ở 300 K	Độ rộng cái đuôi năng lượng. Nóng thì đuôi dài.
$n = 1 + \frac{C_{dep}}{C_{ox}}$, thường 1.3–1.7	Không phải mọi milivolt ở cổng đều tới mặt silicon. Tụ vùng nghèo chia bớt.
$+\eta V_{ds}$	DIBL. Máng cũng hạ đồi.
$-k_\gamma V_{sb}$	Body effect. Để làm đồi cao thêm.
$1 - \exp(-\frac{V_{ds}}{v_T})$	V_{ds} rất nhỏ thì drain bắt hạt ngược lại. Trên khoảng 0.1 V, số hạng này bằng 1.
$I_0 \propto \mu_0 C_{ox} (W/L) v_T^2$	Cỡ dòng của công nghệ. W/L vẫn ở đó.

S là số milivolt cổng cần đổi để dòng đổi đúng 10 lần. Trên Hình 4.3(b), dưới V_t , $\log_{10}(I_{ds})$ là một đường thẳng.

$$S = \ln(10) \cdot n v_T = 2.3 \cdot \left(k_B \frac{T}{q} \right) \left(1 + \frac{C_{dep}}{C_{ox}} \right)$$

Ở 300 K, $n \approx 1.4$, thì S cỡ 80 đến 100 mV cho mỗi bậc mười. Nếu cổng hoàn hảo, $n \rightarrow 1$:

$$S_{lý\ tưởng} = \ln(10) \cdot v_T \approx 60 \text{ mV mỗi bậc mười, ở } 300 \text{ K}$$

Vá lỗ hổng

60 mV mỗi bậc mười không phải định luật của mọi công tắc trên đời. Nó là tường của **cơ chế này**: hạt trèo đồi bằng năng lượng nhiệt. Độ rộng năng lượng là $k_B T$. Nhà máy không làm $k_B T$ nhỏ đi bằng cách đổi t_{ox} . Một cơ chế không trèo đồi có thể dốc hơn. CMOS thông thường không dùng cơ chế đó.

Một số để kiểm tra hình

Muốn $\frac{I_{on}}{I_{off}} \geq 10^6$, tức 6 bậc, với $S = 80 \text{ mV}$:

$$V_t \geq 6 \times 80 \text{ mV} = 0.48 \text{ V}$$

so với điểm đang tắt. Hạ V_t từ 0.48 V xuống 0.20 V:

$$\frac{0.48 - 0.20}{0.08} = 3.5 \text{ bậc, } 10^{3.5} \approx 3000$$

Dòng tắt tăng khoảng ba nghìn lần. Hình 4.3(b): ở 125°C , S xấu tới cỡ 105 mV mỗi bậc, vì v_T tăng. Đường nóng nằm cao hơn tại $V_{gs} = 0$.

Một câu, sau khi đóng sách

Dưới ngưỡng, hạt không hết. Một ít hạt đủ nóng để trèo đồi. Hạ đồi khoảng 60 mV thì số hạt trèo được tăng khoảng 10 lần, và nhiệt độ phòng không cho bạn dốc hơn thế với cơ chế này.

Bức tường mỏng bằng vài lớp nguyên tử

Hình — đọc trước, che công thức

SiO_2 dày hơn khoảng 2 nm thì gần như không có dòng cổng. Để cổng vẫn kẹp được kênh ngắn, oxit bị mài xuống cỡ 1.0 đến 1.2 nm, chỉ còn vài lớp phân tử. Khung trên Hình 4.3(c).

Electron cũng là một sóng. Tường dày thì sóng tắt trước khi sang bên kia. Tường vài lớp nguyên tử thì còn một cái đuôi biên độ. Xác suất có mặt bên kia khác 0. Hạt sang bên kia mà không cần trèo quá đỉnh tường. Đó là xuyên hầm.

Xác suất giảm theo hàm mũ của bề dày. Chỗ đáng sợ nằm trong hàm mũ:

$$I_{gate} \approx A \left(\frac{V_{DD}}{t_{ox}} \right)^2 \exp \left(-B \frac{t_{ox}}{V_{DD}} \right)$$

Mỏng thêm cỡ 0.2 nm, chưa đầy một lớp, dòng cổng tăng cỡ 10 lần.

Hai hình dạng tường. Điện áp trên oxit còn nhỏ hơn chiều cao tường: tường hình thang, hạt chui thẳng, gọi là xuyên hầm trực tiếp. Đây là lối chính của oxit nano. Điện áp lớn hơn chiều cao tường: tường bị bẻ thành tam giác, hạt chỉ chui qua mũi mỏng. Đó là Fowler–Nordheim.

Hình — đọc trước, che công thức

Cổng nMOS rò hơn cổng pMOS khoảng 10 đến 100 lần, vì hai việc:

1. Electron nhẹ hơn lỗ trống. Sóng của hạt nhẹ tắt chậm hơn trong tường.
2. Bậc năng lượng dải dẫn giữa Si và SiO_2 chỉ khoảng 3.15 eV. Bậc dải hóa trị đối với lỗ trống khoảng 4.5 eV. Tường thấp hơn thì đuôi sóng lớn hơn.

Vì sao công thức có dạng này

Muốn C_{ox} lớn **và** tường dày. Với κ cố định thì hai mong muốn đánh nhau:

$$C_{ox} = \kappa \frac{\epsilon_0}{t_{phys}}$$

SiO_2 có $\kappa = 3.9$. HfO_2 có κ cỡ 20 đến 25, khoảng 5 lần. Tăng bề dày thật lên khoảng 5 lần, tới 5–6 nm, thì C_{ox} giữ nguyên. Bề dày điện tương đương (EOT, bề dày SiO_2 giả tưởng cho cùng điện dung) vẫn cỡ 1 nm.

Sóng không nhìn EOT. Sóng nhìn bề dày thật. Tường 6 nm gần như tắt đuôi sóng. Dòng cổng giảm hơn khoảng 100 lần. Intel đưa cổng kim loại và điện môi κ cao vào sản xuất năm 2007, nút 45 nm. Khung dưới Hình 4.3(c).

Một câu, sau khi đóng sách

Dòng cổng là cái đuôi sóng qua tường quá mỏng. Muốn tường dày mà lực cổng vẫn mạnh, phải tăng κ , không phải mài SiO_2 mỏng thêm.

Lối thứ ba: tiếp giáp bị phân cực ngược

Hình — đọc trước, che công thức

Source và drain n^+ cắm vào đế p . Tiếp giáp thường bị phân cực ngược.

Sinh cặp vì nhiệt. Trong vùng nghèo, nhiệt thỉnh thoảng bẻ một liên kết, sinh một electron và một lỗ trống. Điện trường quét chúng đi. Dòng diode ngược tiến tới $-I_s$ khi phân cực ngược mạnh. Ở nhiệt độ phòng thành phần này rất nhỏ, dưới cỡ 1 fA/ μm^2 .

Chui từ dải này sang dải kia, band-to-band tunneling. Halo và đế pha trên $10^{18} cm^{-3}$ để chống kênh ngắn. Vùng nghèo bị ép còn vài nanomet, và dải dẫn bên n bị kéo xuống thấp hơn dải hóa trị bên p . Electron không cần trèo cả vùng cấm $E_g = 1.12$ eV. Nó chui ngang. V_{ds} cao thì chỗ chổng dải càng rõ. Ở công nghệ nano, đây là phần chính của dòng rò tiếp giáp, không phải dòng nhiệt I_s .

Một câu, sau khi đóng sách

Tiếp giáp ngược vừa sinh hạt vì nhiệt, vừa cho hạt chui ngang qua vùng cấm khi vùng nghèo bị pha đậm đến mức mỏng vài nanomet.

Nóng làm hai việc ngược nhau

Hình — đọc trước, che công thức

Chip máy chủ có thể ở 70–85°C. Chip gần động cơ có thể tới 125°C. Nhiệt kéo hai thông số theo hai chiều.

Mạng rung mạnh hơn thì hạt đập phonon nhiều hơn, μ giảm:

$$\mu(T) = \mu(T_0) \left(\frac{T}{T_0} \right)^{-k_\mu}, \quad k_\mu \approx 1.5 \text{ đến } 2$$

Từ 25°C (298 K) lên 125°C (398 K), tỷ số là 1.34. Với mũ 1.5, μ còn khoảng 65%. Với mũ 2, còn khoảng 56%. Nói giảm cỡ 40% là đúng cỡ.

Cùng lúc V_t giảm khoảng 1 đến 2 mV mỗi độ. Trên 100°C , V_t giảm cỡ 100 đến 150 mV.

Dòng tăng hay giảm phụ thuộc bạn đứng ở đâu trên Hình 4.4(b). Hình ấy ở trang Giờ 4. Hãy lật tới, nhìn khung (b), rồi đọc tiếp.

- **Đang bật mạnh**, V_{gs} khá lớn so với V_t . $(V_{gs} - V_t)$ chỉ tăng một chút khi V_t giảm 0.1 V, trong khi μ mất khoảng 40%. μ thắng. Chip nóng chạy chậm hơn. Đây là chuyện quen của chip số điện áp thường.
- **Đang tắt**, $V_{gs} = 0$. Đồi thấp hơn và đuôi nhiệt dài hơn. Cả hai làm rò tăng. Dòng tắt ở 125°C cỡ 20 đến 50 lần dòng tắt ở 25°C . Nếu rò sinh nhiệt và nhiệt lại tăng rò, vòng ấy gọi là thoát nhiệt tự tăng. Hạ xung nhịp không cắt vòng này, vì dòng rò không cần xung nhịp.
- **Điểm hai đường cắt nhau**, gần $V_{gs} \approx 0.52$ V, gọi là ZTC, zero-temperature coefficient. Đứng đúng chỗ ấy, dòng không phụ thuộc nhiệt độ. Bên trái điểm cắt, nóng nằm **trên** lạnh: mất 100 mV ngưỡng là một phần rất lớn của $(V_{gs} - V_t)$ khi số ấy vốn đã nhỏ. Một mạch V_{DD} cỡ 0.4–0.5 V có thể chậm nhất khi trời lạnh.

Một câu, sau khi đóng sách


Nóng làm hạt va nhiều hơn nên chậm, và làm V_t thấp hơn nên dễ bật. Bật mạnh thì cái chậm thắng. Gần ngưỡng thì cái dễ bật thắng. Hai đường gặp nhau ở khoảng 0.5 V.

Giờ 4 — Không có hai transistor giống hệt

Slide 23–26 · khoảng 60 phút

Bạn không thử một cái cầu bằng chiếc xe tải trung bình. Bạn thử xe nặng nhất vào ngày cầu yếu nhất, và xe nhanh nhất vào ngày đường trơn. PVT là câu đó, viết cho transistor.

Hình 4.4: Bản đồ Biến thiên Quá trình, Điện áp, Nhiệt độ (PVT Corners)



Hình 4.4. (a) TT ở giữa đám mây. FF cả hai nhanh. SS cả hai chậm. FS và SF là hai kiểu lệch ngược nhau. (b) Đường nóng và đường lạnh cắt nhau gần 0.52 V. (c) Bốn tổ hợp ký duyệt, mỗi tổ hợp để bắt một lỗi.

Ba lý do không vẽ được hai lần cùng một hình

1. **Chiều dài cổng.** Ánh sáng in cổng có bước sóng hữu hạn. Khắc cũng không đều. L in ra không đúng từng nanomet trên bản vẽ.
2. **Bề dày điện môi.** Lệnh một lớp nguyên tử đã là một phần trăm lớn, vì màng vốn chỉ vài lớp.
3. **Đếm nguyên tử tạp.** Kênh cỡ $20\text{ nm} \times 20\text{ nm}$ chỉ chứa khoảng vài chục nguyên tử boron. Nếu có N nguyên tử, độ lệch điển hình cỡ $\sqrt{N}$. Với vài chục nguyên tử, lệch vài nguyên tử là chuyện của sự đếm, không phải chuyện nhà máy ẩu. Lệch 3 đến 5 nguyên tử đủ đẩy V_t hàng chục milivolt giữa hai transistor cạnh nhau. Tên là random dopant fluctuation, thăng giáng tạp chất ngẫu nhiên.

Một câu, sau khi đóng sách

L và t_{ox} lệch vì cách in và cách mọc màng. V_t còn lệch vì trong kênh nano chẳng có bao nhiêu nguyên tử tạp để trung bình cho đều.

Nguồn và nhiệt độ cũng không đứng yên

V_{DD} thường được tính với biên $\pm 10\%$. Dây có điện trở: dòng chạy qua thì sụt một đoạn IR . Dây có điện cảm: dòng đổi rất nhanh thì hiện điện áp $L di/dt$. Nền và nguồn bị nẩy. Nguồn danh định 1.0 V có thể thành 0.9 V hoặc 1.1 V ngay tại transistor.

Nhiệt độ đi từ $0^\circ C$, có khi $-40^\circ C$, tới $105-125^\circ C$ khi tải nặng.

Ba chữ P, V, T là process, voltage, temperature: quy trình, điện áp, nhiệt độ. Một góc là một tổ hợp ở biên.

Năm góc, vì nMOS và pMOS không lệch cùng hướng

Mức	Hình trên silicon	Dòng bật	Dòng rò
Fast, F	L ngắn, oxit mỏng, V_t thấp	mạnh	lớn
Typical, T	đúng mức thiết kế	vừa	vừa
Slow, S	L dài, oxit dày, V_t cao	yếu	nhỏ

nMOS và pMOS dùng các mặt nạ khác nhau, nên sai số khá độc lập. Năm góc trên Hình 4.4(a). Elip là đám mây cỡ $\pm 3\sigma$ quanh TT.

Góc	nMOS	pMOS	Chuyện với một inverter
TT	T	T	Điểm danh định. Đo số trung bình.
FF	F	F	Cả hai mạnh. Nhanh nhất. Rò nhất.
SS	S	S	Cả hai yếu. Chậm nhất.
FS	F	S	Kéo xuống mạnh, kéo lên yếu. Đường V_{out} theo V_{in} lệch sang trái. Khoảng nhiều mức thấp hẹp. Sợ nền bị nẩy.
SF	S	F	Kéo xuống yếu, kéo lên mạnh. Đường lệch sang phải. Khoảng nhiều mức cao hẹp.

Vá lỗ hổng

FF không phải "góc xấu duy nhất". FF xấu cho rò và cho dữ liệu đến quá sớm. FF lại dễ sống cho setup. SS thì ngược lại. Góc không có tính cách. Góc chỉ làm một lỗi nào đó dễ lộ.

Một câu, sau khi đóng sách

Nhanh hay chậm là của từng loại transistor. n nhanh mà p chậm thì ngưỡng chuyển mạch lệch, dù chip không hẳn nhanh hơn hay chậm hơn.

Bốn lần ký duyệt, bốn câu hỏi

Ký duyệt nghĩa là: trước khi làm mặt nạ, mạch phải sống ở tổ hợp biên của **đúng cái lỗi** đang sợ. Chọn tổ hợp bằng câu "tổ hợp nào làm lỗi này dễ xảy ra nhất?"

1. Trễ dài nhất, setup. Dữ liệu có đến kịp trước sườn xung không? Làm mọi transistor chậm: SS, V_{DD} thấp nhất, và nóng nếu điện áp thường (nóng thì μ thấp). Mạch gần ngưỡng thì phải thử lại đầu lạnh, vì ZTC đã đảo chiều.

$$T_{clk} \geq t_{pcq} + t_{pd, \max} + t_{setup}$$

Fail thì hạ xung nhịp, chu kỳ dài ra, dữ liệu kịp đến. Chip vẫn tính đúng. Nó chỉ không đạt tần số đã hứa.

2. Trễ ngắn nhất, hold. Dữ liệu mới có lao vào flip-flop sau quá sớm, đề lên bit mà flip-flop ấy còn phải giữ, hay không? Làm đường dữ liệu nhanh nhất: FF, V_{DD} cao nhất, trời lạnh.

$$t_{pcq,cd} + t_{logic,cd} \geq t_{hold} + t_{skew}$$

Không có T_{clk} trong bất đẳng thức. Hạ xung nhịp không thêm được một số nào vào đây.

Hai người chạy tiếp sức nghe cùng một phát súng. Kéo dài đường đua không ngăn người thứ hai xuất phát trước khi gây chạm tay, nếu lỗi nằm ngay ở phát súng. Hold là khoảng cách giữa hai việc quanh cùng một sườn, cộng với độ lệch pha hai xung đồng hồ.

Sửa trên layout: thêm trễ vào đường dữ liệu, thường là buffer hoặc một cặp inverter. Cái giá: thêm diện tích, thêm công suất động, và đường ấy có thể fail setup ở góc SS.

3. Rò tĩnh lớn nhất. FF, nguồn cao, nóng. Cả dòng dưới ngưỡng lẫn dòng cổng đều được tiếp sức. Dùng để tính pin lúc ngủ, và để quyết định có ngắt nguồn cả một khối hay không. Dòng này không cần xung nhịp.

4. Công suất động và nhiệt lớn nhất. Cùng FF, nguồn cao, nóng, và thêm tần số cao nhất, vì $P_{dyn} = \alpha CV_{DD}^2 f$. Số này để chọn cách tản nhiệt và để kiểm mật độ dòng trên dây nguồn. Dòng quá dày thì nguyên tử kim loại bị kéo dãn theo dòng, dây mòn và đứt. Việc ấy là electromigration.

Việc cần bắt	P	V	T	Hạ xung nhịp
Trễ dài, setup	SS	thấp	nóng, nếu điện áp thường	Có. Chip chậm nhưng còn đúng.
Trễ ngắn, hold	FF	cao	lạnh	Không. T_{clk} không có trong bất đẳng thức.
Rò lúc ngủ	FF	cao	nóng	Không. Rò không cần xung nhịp.
Công suất động, dây nguồn	FF	cao	nóng, tại f_{max}	Hạ f thì P_{dyn} giảm. Phải tính lại.

Một câu, sau khi đóng sách

Setup là nỗi sợ của con chậm. Hold là nỗi sợ của con nhanh. Hạ đồng hồ chỉ nới thời gian cho con chậm.

Sổ một câu

Che cột phải. Nói cột trái bằng lời của bạn. Rồi mới nhìn.

Đang kiểm	Một câu đủ
Hai điện trường	Cổng ép hạt lên trần oxit. Máng kéo hạt dọc kênh.
μ giảm	Trần gồ ghề. Càng ép mạnh, càng va nhiều.
I_{dsat} bậc 1	Tốc độ đã kẹt. Chỉ còn số hạt tăng theo $(V_{gs} - V_t)$.
V_{dsat} nhỏ	Trần tốc độ tới trước lúc kênh thắt. Giới hạn nhỏ hơn thẳng.
Đường bão hòa dốc	Vùng nghèo máng ăn ngắn L_{eff} . λ lớn khi L nhỏ.
Body effect	Source cao hơn đế, hố ion sâu hơn, V_t tăng.
DIBL	Máng gần kéo thấp đồi ở source, V_t giảm.
Roll-off	Source và drain đã trả ion hai đầu. Kênh ngắn, V_t giảm.
RSCE	Hai túi halo chồng, V_t nhích lên trước khi rơi.
Dưới ngưỡng	Khuếch tán qua đồi, theo đuôi kT . Tường khoảng 60 mV mỗi bậc mười là của cơ chế này.
Dòng cổng	Đuôi sóng qua tường quá mỏng. Hàm mũ theo bề dày.
HKMG	Tăng κ để tường dày hơn mà C_{ox} giữ nguyên. Sóng nhìn bề dày thật.
BTBT	Vùng nghèo pha đậm, mỏng, hạt chui ngang qua vùng cấm.
Nhiệt độ	Nóng: μ xuống, V_t xuống. Bật mạnh thì chậm. Gần ngưỡng thì nhanh.

Đếm tạp chất	Vài chục nguyên tử. Lệch vài nguyên tử là lệch V_t .
Setup và hold	Con chậm: hạ đồng hồ cứu được. Con nhanh đến sớm: hạ đồng hồ không có trong bất đẳng thức.

Nếu một dòng bạn nói **ngược chiều** (tăng thành giảm), bạn chưa hiểu. Chiều sai thì mọi mạch sau này suy ra ngược.

Tên gọi, sau khi đã có hình

Tên tiếng Anh	Tên tiếng Việt	Gắn vào hình nào
Mobility degradation	Suy giảm độ linh động	Viên bi ép vào trần gồ ghề.
Velocity saturation	Bão hòa vận tốc	Phonon quang giật năng lượng. Trần cỡ 10^7 cm/s với electron.
Channel-length modulation	Biến điệu chiều dài kênh	Máng ăn L_{eff} . Đường bão hòa dốc.
Body effect	Hiệu ứng đế	$V_{sb} > 0$, hố ion sâu, V_t tăng.
DIBL	Hạ rào do máng	$V_t' = V_{t0} - \eta V_{ds}$.
V_t roll-off	Sụt ngưỡng kênh ngắn	Cổng chỉ trả hình thang.
Reverse short-channel effect	Kênh ngắn ngược	Halo chổng, V_t nhích lên.
Subthreshold swing S	Độ dốc dưới ngưỡng	mV để dòng đổi 10 lần.
Gate tunneling	Xuyên hầm cổng	Đuôi sóng qua oxit cỡ 1 nm.
High- κ metal gate	Điện môi κ cao	HfO_2 : tường dày, C_{ox} giữ.
Band-to-band tunneling	Xuyên hầm giữa hai dải	Hạt chui ngang vùng cấm ở tiếp giáp đậm.
ZTC	Hệ số nhiệt bằng 0	Dưới khoảng 0.5 V, nóng chạy nhanh hơn lạnh.
PVT corners	Góc quy trình	Thử đúng biên của đúng cái lỗi.

Shockley đặt cạnh silicon

Việc	Kênh dài	Kênh nano
μ	hằng số	giảm khi V_{gs} tăng
vận tốc	tăng mãi theo trường	trần v_{sat}
I_{dsat}	bình phương ($V_{gs} - V_t$)	bậc 1
V_{dsat}	$V_{gs} - V_t$	cái nhỏ hơn giữa quá kích và $\mathcal{E}_c L$
đường bão hòa	nằm ngang	dốc, $\lambda \propto 1/L$
$V_{sb} > 0$	bỏ qua	V_t tăng
máng và V_t	không liên quan	V_t giảm
$V_{gs} = 0$	dòng bằng 0	ba lối rò

Năm bài tính

Làm bằng lời trước. Mỗi bài có một câu "hình của bài này". Không nói được câu ấy thì đừng bấm máy tính.

Bài 1. Trần tốc độ có kéo dòng xuống thật không?

Hình — đọc trước, che công thức

Shockley dùng μ và bình phương. Silicon có μ bị trần gồ ghề làm giảm, và có v_{sat} làm dòng chỉ còn bậc 1. Hãy thấy Shockley cao hơn. Cũng hãy thấy công thức một dòng vẫn chưa phải số đo trên silicon.

nMOS 65 nm: $L = 65$ nm, $W = 1\mu\text{m}$, $t_{ox} = 1.2$ nm, $\epsilon_{ox} = 3.9\epsilon_0$, $V_t = 0.30$ V, $\mu_0 = 350\text{cm}^2/\text{V}\cdot\text{s}$, $\theta = 0.25\text{V}^{-1}$, $v_{sat} = 10^7$ cm/s. Đặt $V_{gs} = V_{ds} = 1.0$ V.

Tính C_{ox} , rồi μ_{eff} , rồi so sánh dòng Shockley (có dùng μ_{eff}) với $I \approx WC_{ox}v_{sat}(V_{gs} - V_t)$.

Một số để kiểm tra hình

$$C_{ox} = \frac{3.9 \times 8.854 \times 10^{-14}}{1.2 \times 10^{-7}} \approx 2.88 \times 10^{-6} \text{ F/cm}^2 = 28.8 \text{ fF/}\mu\text{m}^2$$

$$\mu_{eff} = \frac{350}{1 + 0.25 \times 0.70} = \frac{350}{1.175} \approx 298 \text{ cm}^2/\text{V}\cdot\text{s}$$

Còn khoảng 85% của μ_0 .

$$\beta \approx 298 \times 2.88 \times 10^{-6} \times \left(\frac{1}{0.065} \right) \approx 0.0132 \text{ A/V}^2$$

$$I_{\text{Shockley}} = \frac{\beta}{2} \times (0.70)^2 \approx 3.23 \text{ mA}$$

$$I_{v_{sat}} \approx (10^{-4})(2.88 \times 10^{-6})(10^7)(0.70) \approx 2.02 \text{ mA}$$

Shockley cao hơn công thức trần tốc độ khoảng 1.6 lần, và cao hơn dòng cỡ $747\mu\text{A}$ trên $1\mu\text{m}$ khoảng 4 lần.

Đừng gọi 2.02 mA là dòng đo. Với $\mathcal{E}_c L \approx 0.065 \text{ V}$, $V_{dsat} \approx 0.059 \text{ V}$, và dạng

$$I = WC_{ox}v_{sat} \frac{(V_{gs} - V_t)^2}{[(V_{gs} - V_t) + \mathcal{E}_c L]}$$

còn khoảng 1.8 mA. Khoảng cách từ 1.8 mA xuống $747\mu\text{A}$ là điện trở tiếp xúc, và việc không phải mọi hạt chạy đúng v_{sat} trên suốt kênh. Số ký duyệt lấy từ BSIM. Bài này chỉ cần thấy chiều: bình phương quá cao, trần tốc độ kéo xuống, công thức một dòng vẫn còn lạc quan.

Bài 2. Truyền mức 1 thì tự tắt sớm**Hình — đọc trước, che công thức**

nMOS truyền mức 1. Điện thế ra chính là V_{sb} . Ra càng cao thì V_t càng tăng. Nó tắt khi $V_{DD} - V_{out} = V_t(V_{out})$, không phải khi hiệu ấy bằng V_{t0} .

$V_{DD} = 1.2 \text{ V}$, để 0 V, $V_{t0} = 0.35 \text{ V}$, $\gamma = 0.45 \text{ V}^{1/2}$, $\varphi_s = 0.65 \text{ V}$.

Một số để kiểm tra hình

$$V_{out} = 1.213 - 0.45\sqrt{0.65 + V_{out}}$$

Thử 0.70 V: vế phải khoảng 0.690 V. Thử lại 0.690 V: vế phải khoảng 0.692 V.

V_{out} dừng ở khoảng 0.692 V. Khi ấy $V_t = 1.200 - 0.692 = 0.508 \text{ V}$.

Nếu quên body effect, bạn sẽ nói ra đạt 0.85 V. Thật ra V_t tăng thêm khoảng 0.16 V. Mức 1 bị cắt.

Bài 3. Hạ đôi 68 mV thì dòng rò nhân bao nhiêu?**Hình — đọc trước, che công thức**

DIBL trừ $\eta\Delta V_{ds}$ khỏi V_t . Dòng dưới ngưỡng nhân 10 mỗi khi đòi thấp đi S milivolt.

$\eta = 0.08$, $S = 85 \text{ mV}$ mỗi bậc mười, $V_{gs} = 0$. V_{ds} từ 0.05 V lên 0.90 V.

Một số để kiểm tra hình

$$\Delta V_t = 0.08 \times 0.85 = 68 \text{ mV}$$

$$\frac{I_{\text{sau}}}{I_{\text{trước}}} = 10^{68/85} = 10^{0.80} \approx 6.3$$

Đưa máng lên 0.9 V đã nhân dòng tắt khoảng 6 lần. Hạ nguồn lúc ngủ hạ luôn ηV_{ds} , nên tiết kiệm rò mạnh.

Bài 4. Tường mỏng đáng giá bao nhiêu, tường dày trả lại bao nhiêu?

Hình — đọc trước, che công thức

Dòng cổng là đuôi sóng, rất nhạy với bề dày thật. HKMG tăng bề dày thật. Đây là ước lượng cỡ công suất, không phải số ký duyệt. Không phải lúc nào nMOS và pMOS cũng rò cùng lúc. Lấy trung bình để thấy cỡ.

500 triệu inverter ở 45 nm. Nếu còn SiO_2 : $J_n = 15 \text{ A/cm}^2$, $J_p = 1.5 \text{ A/cm}^2$. Mỗi cổng $100 \text{ nm} \times 45 \text{ nm}$. $V_{DD} = 1 \text{ V}$. HfO_2 làm mật độ dòng giảm 150 lần.

Một số để kiểm tra hình

Electron thấy tường khoảng 3.15 eV và nhẹ hơn. Lỗ trống thấy tường khoảng 4.5 eV. Vì vậy J của nMOS lớn hơn.

Diện tích một cổng: $A = 4.5 \times 10^{-11} \text{ cm}^2$.

Trung bình một inverter: $I \approx 4.5 \times 10^{-11} \times 8.25 \approx 0.37 \text{ nA}$.

Cả chip: $I \approx 0.186 \text{ A}$, nên $P \approx 0.19 \text{ W}$.

Sau HKMG: $P \approx 186 \text{ mW} / 150 \approx 1.2 \text{ mW}$.

Tường dày thật, C_{ox} giữ bằng κ lớn. Công suất rò cổng ở ước lượng này rơi từ gần 0.2 W xuống khoảng 1 mW.

Bài 5. Góc nhanh làm sai chức năng, góc chậm chỉ làm chậm

Hình — đọc trước, che công thức

Hold là dữ liệu đến quá sớm quanh một sườn đồng hồ. Muốn bắt nó phải đứng ở FF, nguồn cao, trời lạnh. T_{clk} không có trong bất đẳng thức.

$t_{\text{hold}} = 30 \text{ ps}$, $t_{\text{skew}} = 25 \text{ ps}$. Góc nhanh: $t_{pq,cd} = 40 \text{ ps}$, $t_{\text{logic},cd} = 10 \text{ ps}$. Góc chậm: 85 ps và 22 ps.

Một số để kiểm tra hình

Góc chậm làm đường dữ liệu dài, nên che mất việc dữ liệu có thể đến quá sớm. Không được dùng góc chậm để kết luận hold ổn.

Cần $30 + 25 = 55 \text{ ps}$. Góc nhanh chỉ có $40 + 10 = 50 \text{ ps}$. Slack = -5 ps .

Chip sai chức năng ở mọi tần số. Thêm khoảng 10 ps trễ trên đường dữ liệu ở góc nhanh thì $50 + 10 = 60 \text{ ps}$, slack dương cỡ +5 ps. Thường là buffer hoặc cặp inverter.

Cải giá: thêm diện tích, thêm công suất động, và chính khoản trễ ấy có thể làm fail setup ở góc SS. Sửa hold xong phải kiểm lại góc chậm.