

Chuyên Đề 2 - Giờ 2: Các Lớp Cổng Đảo & Mô Hình Bán Dẫn BSIM

Tháo Nút Thắt Từng Bước: Các Họ Inverter, Phân Tích VTC, Chuỗi Đệm & Kỷ Nguyên Nanomet

Tài liệu Tự học Chuyên sâu | Khoa Kỹ thuật Máy tính - ĐH Công nghệ Thông tin (UIT)

0. Bảng thuật ngữ cốt lõi & Phạm vi tài liệu

0.1 Bảng thuật ngữ đối chiếu (Glossary)

Thuật ngữ Tiếng Anh	Thuật ngữ Tiếng Việt	Ý nghĩa vật lý & mạch điện
Pull-Up Network (PUN)	Mạng kéo lên	Mạch linh kiện nối giữa V_{DD} và ngõ ra, nạp điện tích đưa ngõ ra lên mức 1.
Pull-Down Network (PDN)	Mạng kéo xuống	Mạch linh kiện nối giữa ngõ ra và GND, xả điện tích đưa ngõ ra về mức 0.
Rail-to-rail swing	Dải dao động toàn phần	Điện áp ngõ ra chạy trọn vẹn từ đúng 0.0V đến đúng V_{DD} , không bị sụt áp ngưỡng.
Static power (P_{static})	Tiêu tán công suất tĩnh	Công suất tiêu thụ khi ngõ vào giữ nguyên ở trạng thái logic ổn định (0 hoặc 1).
Voltage Transfer (VTC)	Đặc tuyến truyền đạt	Đồ thị hàm truyền biểu diễn V_{out} theo V_{in} khi quét DC từ $0 \rightarrow V_{DD}$.
Switching threshold (V_M)	Ngưỡng chuyển mạch	Điểm trên đặc tuyến VTC mà tại đó $V_{in} = V_{out} = V_M$.
Noise Margin (NM_L, NM_H)	Dải dự trữ nhiễu	Biên độ nhiễu điện áp tối đa ở ngõ vào mà cổng logic vẫn không bị lật sai trạng thái.
Path Effort (F)	Độ khuếch đại toàn đường	Tỷ số giữa điện dung tải ngoài cần lái C_L và điện dung ngõ vào C_{in} ($F = \frac{C_L}{C_{in}}$).
Stage Effort (f)	Độ khuếch đại từng tầng	Tỷ số phóng đại kích thước giữa hai tầng kế tiếp trong chuỗi đệm ($f = F^{\frac{1}{N}}$).
Self-loading (γ)	Hệ số tự tải ký sinh	Tỷ số giữa điện dung khuếch tán ngõ ra và điện dung cực cổng ngõ vào.
Short-Channel Effects	Hiệu ứng kênh ngắn	Các hiện tượng vật lý phi tuyến xuất hiện khi chiều dài kênh $L \leq 0.25\mu m$.
Velocity Saturation	Bão hòa vận tốc	Vận tốc trôi của hạt dẫn chạm trần tối đa v_{sat} do tán xạ mạng tinh thể dưới điện trường lớn.
DIBL	Hạ thấp rào thế cực máng	Điện trường cực máng thâm nhập kênh làm giảm đỉnh rào thế, kéo giảm điện áp ngưỡng V_t .
Subthreshold Leakage	Dòng rò dưới ngưỡng	Dòng khuếch tán yếu chảy từ nguồn sang máng khi $V_{gs} < V_t$.
Gate Tunneling	Dòng rò xuyên hầm	Dòng điện tử lượng tử chui qua lớp điện môi oxit mỏng khi $t_{ox} < 1.5nm$.

0.2 Phạm vi tài liệu

Tài liệu này tập trung giải mã 6 họ kiến trúc cổng đảo, phân tích giải tích 5 vùng đặc tuyến VTC, thiết kế chuỗi đệm Inverter với tự tải và hiệu ứng Miller, cơ chế Latch-up, 4 hiệu ứng kênh ngắn phá vỡ Shockley và quy tắc định cỡ nanomet $\frac{W_p}{W_n} \approx 1.5 - 1.8 : 1$.

1. Cầu nối Giờ 1 → Các họ Inverter

1.1 Bản chất quy tắc Strong 0 / Weak 1: Cực Source có trôi hay không?

Điểm mấu chốt chi phối khả năng truyền mức logic của transistor nằm ở chỗ: **Cực Source được nối cố định hay bị trôi theo điện áp ngõ ra V_{out} ?**

- nMOS kéo xuống GND (Nhiệm vụ xả tụ - Strong 0):** Cực Source nối cứng vào đất GND ($V_s = 0V$). Khi $V_{in} = V_{DD}$, hiệu điện thế $V_{gs} = V_{DD} - 0 = V_{DD}$ giữ nguyên cực đại suốt quá trình xả tụ. Kênh dẫn mở tối đa đưa V_{out} về đúng $0.0V$.
- nMOS kéo lên V_{DD} (Nhiệm vụ nạp tụ - Weak 1):** Nốt ngõ ra đóng vai trò cực Source ($V_s = V_{out}$). Khi nạp điện, V_{out} tăng làm $V_{gs} = V_{DD} - V_{out}$ tụt dần. Khi $V_{out} = V_{DD} - V_{tn}$, hiệu điện thế $V_{gs} = V_{tn}$, kênh dẫn tự đóng sập lại. Ngõ ra bị kẹt cứng tại $V_{DD} - V_{tn}$.
- pMOS kéo lên V_{DD} (Nhiệm vụ nạp tụ - Strong 1):** Cực Source nối cứng vào V_{DD} ($V_s = V_{DD}$). Khi $V_{in} = 0V$, $|V_{gs}| = V_{DD}$ giữ nguyên cực đại. Kênh dẫn nạp căng tràn tụ lên đúng V_{DD} .
- pMOS kéo xuống GND (Nhiệm vụ xả tụ - Weak 0):** Cực Source trôi theo ngõ ra ($V_s = V_{out}$). Kênh dẫn tự ngắt khi V_{out} chạm $|V_{tp}|$. Ngõ ra bị kẹt ở $|V_{tp}|$, không về được $0.0V$.

1.2 Câu chốt kiến trúc: Vì sao CMOS giành chiến thắng tuyệt đối?

Cấu trúc CMOS (Complementary MOS) thống trị ngành công nghiệp bán dẫn nhờ sự kết hợp đối ngẫu vật lý:


- Mạng kéo lên (PUN) làm bằng **pMOS** (chuyên gia nạp Strong 1).
- Mạng kéo xuống (PDN) làm bằng **nMOS** (chuyên gia xả Strong 0).

Kết quả: Ngõ ra đạt dải dao động toàn phần (rail-to-rail: $0.0V \leftrightarrow V_{DD}$) và tuyệt đối không tồn tại đường dẫn tĩnh từ V_{DD} xuống GND. Công suất tĩnh lý tưởng bằng 0 ($P_{static} \approx 0$).

2. Các lớp cổng đảo (Inverter Circuit Families)

2.1 Cổng đảo Tải Điện Trở (Resistive-load Inverter)

- Tên gọi:** Resistive-load Inverter / Cổng đảo tải điện trở thụ động.
- PUN:** 1 điện trở thụ động R_L nối lên nguồn V_{DD} .
- PDN:** 1 transistor nMOS logic nối xuống đất GND.
- Mức logic ngõ ra:** $V_{OH} = V_{DD}$; $V_{OL} = V_{DD} \cdot \frac{R_{on,n}}{R_L + R_{on,n}} > 0.0V$.
- Công suất tĩnh:** Khi ngõ ra ở mức thấp, tiêu tốn công suất lớn: $P_{static} \approx \frac{V_{DD}^2}{R_L}$.
- Số transistor:** N transistor nMOS + 1 điện trở R_L .
- Sơ đồ nguyên lý:**




- Hạn chế & Ứng dụng:** Điện trở R_L chiếm diện tích silicon rất lớn, sườn lên chậm do hằng số thời gian $\tau = R_L C_L$ lớn. Từng dùng trong vi mạch sơ khai thập niên 1960; nay không còn dùng.

2.2 Cổng đảo nMOS Tải Giảm Thiểu (Depletion-load nMOS Inverter)

- Tên gọi:** Depletion-load nMOS Inverter / Cổng đảo nMOS tải suy giảm.
- PUN:** 1 nMOS loại giảm thiểu ($V_{t,dep} < 0$) nối ngắn Cổng vào Nguồn ($V_{gs,load} = 0V$).
- PDN:** 1 nMOS tăng cường ($V_{t,enh} > 0$) thông thường.
- Mức logic ngõ ra:** $V_{OH} = V_{DD}$; $V_{OL} = V_{DD} \cdot \frac{R_{on,PDN}}{R_{on,PUN} + R_{on,PDN}} > 0.0V$.
- Công suất tĩnh:** Rất lớn khi ngõ ra bằng 0 do nguồn dòng tải dẫn liên tục: $P_{static} \approx V_{DD} \cdot I_{sat,load}$.
- Số transistor:** $N + 1$ transistor nMOS.


- **Sơ đồ nguyên lý:**



- **Hạn chế & Ứng dụng:** Tốn công suất tĩnh; cần thêm bước quang khắc cấy ion để tạo $V_t < 0$. Từng dùng trong Intel 8085, Z80; nay bị thay thế hoàn toàn bởi CMOS.

2.3 Cổng đảo CMOS Tĩnh Bổ Sung (Static Complementary CMOS Inverter)


- **Tên gọi:** Static Complementary CMOS Inverter / Cổng đảo CMOS tĩnh bổ sung chuẩn.
- **PUN:** Transistor pMOS nối lên V_{DD} .
- **PDN:** Transistor nMOS nối xuống GND.
- **Mức logic ngõ ra:** Đạt full rail-to-rail: $V_{OH} = V_{DD}$ và $V_{OL} = 0.0V$.
- **Công suất tĩnh:** Lý tưởng bằng 0 ($P_{static} \approx 0$) ở cả 2 mức tĩnh 0 và 1 (chỉ có dòng rò nano-ampe).
- **Số transistor:** Đúng $2N$ transistor (N pMOS + N nMOS).
- **Sơ đồ nguyên lý:**



- **Hạn chế & Ứng dụng:** Khi N ngõ vào lớn, việc mắc nối tiếp nhiều pMOS làm trễ sườn lên rất nặng. Là chuẩn mực vàng cho hơn 99% mạch số hiện nay.

2.4 Cổng đảo Pseudo-nMOS (Pseudo-nMOS Inverter)

- **Tên gọi:** Pseudo-nMOS Inverter / Cổng đảo giả nMOS.
- **PUN:** 1 transistor pMOS duy nhất có cực Cổng nối đất vĩnh viễn ($V_{gs,p} = -V_{DD}$, luôn BẬT).
- **PDN:** Mạng transistor logic nMOS nối xuống GND.
- **Mức logic ngõ ra:** $V_{OH} = V_{DD}$; $V_{OL} > 0.0V$.
 - **Vì sao bắt buộc $\frac{\beta_n}{\beta_p} \geq 4$:** Nếu pMOS quá mạnh, nó sẽ giữ ngõ ra ở mức cao (V_{OL} lớn), vô tình kích bật tầng nMOS tiếp theo. Thiết kế $\beta_n \geq 4\beta_p$ ép nội trở nMOS nhỏ hơn ít nhất 4 lần so với pMOS, đảm $V_{OL} < 0.1 - 0.2V$.
- **Công suất tĩnh:** Rất lớn khi ngõ ra bằng 0 ($P_{static} = V_{DD} \cdot I_{sat,p}$).
- **Số transistor:** Chỉ cần đúng $N + 1$ transistor (1 pMOS + N nMOS).
- **Sơ đồ nguyên lý:**




|
GND

- **Hạn chế & Ứng dụng:** Hao điện tĩnh; NM_L hẹp. Dùng cho cổng NOR nhiều ngõ vào ($N \geq 4$), bộ giải mã địa chỉ ROM, PLA nhằm tiết kiệm diện tích và giảm điện dung ngõ vào.

2.5 Cổng đảo C^2 MOS / Ba Trạng Thái (Clocked CMOS / Tri-state Inverter)


- **Tên gọi:** C^2 MOS / Tri-state Inverter (Cổng đảo ba trạng thái).
- **PUN:** 2 pMOS mắc nối tiếp (1 pMOS nhận dữ liệu V_{in} , 1 pMOS nhận xung $\overline{CLK}$).
- **PDN:** 2 nMOS mắc nối tiếp (1 nMOS nhận xung CLK, 1 nMOS nhận dữ liệu V_{in}).
- **Mức logic ngõ ra:** Khi kích hoạt ($CLK = 1$), đạt $V_{OH} = V_{DD}$, $V_{OL} = 0.0V$. Khi ngắt kích hoạt ($CLK = 0$), ngõ ra rơi vào trạng thái trở kháng cao (**Hi-Z**).
- **Công suất tĩnh:** Lý tưởng bằng 0 ở cả 3 trạng thái.
- **Số transistor:** $2N + 2$ transistor (với cổng đảo 1 ngõ vào, cần 4 transistor).
- **Sơ đồ nguyên lý:**



- **Hạn chế & Ứng dụng:** Điện trở dẫn tăng gấp đôi; tăng diện tích dây xung nhịp. Dùng để ghép bus dùng chung và làm mạch chốt D-Latch, Flip-Flop chống chạy đua xung nhịp.

2.6 Cổng đảo Logic Động (Dynamic CMOS Inverter)

- **Tên gọi:** Dynamic CMOS Inverter / Cổng đảo logic động (Precharge - Evaluate).
- **PUN:** 1 pMOS nạp trước điều khiển bởi xung nhịp CLK.
- **PDN:** 1 nMOS logic nhận V_{in} nối tiếp với 1 nMOS đánh giá điều khiển bởi CLK.
- **Mức logic ngõ ra:** Pha nạp trước ($CLK = 0$) nạp lên $V_{OH} = V_{DD}$; pha đánh giá ($CLK = 1$) xả về $V_{OL} = 0.0V$ nếu $V_{in} = 1$.
- **Công suất tĩnh:** Không có dòng tĩnh thuần. Nhưng công suất chuyển mạch động lớn vì phải sạc lại ngõ ra mỗi chu kỳ.
- **Số transistor:** $N + 2$ transistor. Tải ngõ vào rất nhẹ do chỉ nối cực cổng nMOS.
- **Sơ đồ nguyên lý:**



- **Hạn chế & Ứng dụng:** Nốt ngõ ra ở trạng thái thả nổi dễ mất điện tích do rò rỉ dưới ngưỡng và chia sẻ điện tích; bắt buộc xung nhịp phải chạy liên tục. Dùng cho ALU siêu tốc, thanh ghi Register File.

3. Đặc tuyến truyền đạt DC (VTC) & 5 vùng hoạt động

3.1 Năm vùng hoạt động khi quét V_{in} tăng dần

- Vùng A** ($0 \leq V_{in} < V_{tn}$): nMOS TẮT ($I_{ds,n} = 0$), pMOS Tuyến tính ($|V_{ds,p}| \approx 0$). Ngõ ra $V_{out} = V_{DD}$.
- Vùng B** ($V_{tn} \leq V_{in} < V_{IL}$): nMOS Bảo hòa ($V_{ds,n} \geq V_{gs,n} - V_{tn}$), pMOS Tuyến tính. V_{out} sụt nhẹ; độ dốc dốc dần tới -1 tại V_{IL} .
- Vùng C** ($V_{in} \approx V_M$): Cả nMOS và pMOS đều Bảo hòa. Độ dốc khuếch đại cực đại $|d\frac{V_{out}}{dV_{in}}| \gg 1$. V_{out} rơi dốc đứng.
- Vùng D** ($V_{IH} < V_{in} \leq V_{DD} - |V_{tp}|$): nMOS Tuyến tính, pMOS Bảo hòa. V_{out} tiến dần về 0V. Điểm bắt đầu có độ dốc -1 tại V_{IH} .
- Vùng E** ($V_{in} > V_{DD} - |V_{tp}|$): nMOS Tuyến tính, pMOS TẮT ($I_{ds,p} = 0$). Ngõ ra $V_{out} = 0.0V$.

3.2 Bảng tổng kết 5 vùng hoạt động

Vùng	Điều kiện ngõ vào	nMOS	pMOS	Trạng thái ngõ ra V_{out}
Vùng A	$0 \leq V_{in} < V_{tn}$	TẮT ($I_{ds} = 0$)	Tuyến tính	$V_{out} = V_{DD}$ vững chắc
Vùng B	$V_{tn} \leq V_{in} < V_{IL}$	Bảo hòa	Tuyến tính	Bắt đầu sụt; dốc dần tới -1 tại V_{IL}
Vùng C	$V_{in} \approx V_M$	Bảo hòa	Bảo hòa	Rơi dốc đứng quanh V_M ; gain cực đại
Vùng D	$V_{IH} < V_{in} \leq V_{DD} - V_{tp} $	Tuyến tính	Bảo hòa	Tiến sát 0V; dốc thoải từ -1 tại V_{IH}
Vùng E	$V_{in} > V_{DD} - V_{tp} $	Tuyến tính	TẮT ($I_{ds} = 0$)	$V_{out} = 0.0V$ hoàn toàn

3.3 Dẫn xuất ngưỡng chuyển mạch V_M từng bước

Tại điểm ngưỡng logic, định nghĩa: $V_{in} = V_{out} = V_M$. Ở Vùng C, cả hai transistor đều bảo hòa:

$$I_{ds,n} = \frac{1}{2}\beta_n(V_M - V_{tn})^2$$

$$I_{ds,p} = \frac{1}{2}\beta_p(V_{DD} - V_M - |V_{tp}|)^2$$

Cân bằng dòng điện Kirchhoff $I_{ds,n} = I_{ds,p}$ và đặt **một định nghĩa chuẩn duy nhất cho biến số r** :

$$r = \sqrt{\frac{\beta_p}{\beta_n}}$$

$$V_M - V_{tn} = r \cdot (V_{DD} - V_M - |V_{tp}|)$$

$$V_M(1 + r) = V_{tn} + r(V_{DD} - |V_{tp}|)$$

$$V_M = \frac{V_{tn} + r(V_{DD} - |V_{tp}|)}{1 + r}$$

Khi đối xứng chuẩn ($r = 1$ và $V_{tn} = |V_{tp}|$): $V_M = \frac{V_{DD}}{2}$.

3.4 Dải dự trữ nhiễu & Phân tích góc lệch tiến trình PVT FS

- $NM_L = V_{IL} - V_{OL} = V_{IL} - 0.0V = V_{IL}$
- $NM_H = V_{OH} - V_{IH} = V_{DD} - V_{IH}$

Dẫn xuất Toán học Chi tiết (Step-by-Step Mathematical Derivation)

Phân Tích Bài Toán Góc Lệch Tiến Trình FS (Fast nMOS, Slow pMOS):

- Thông số: $V_{DD} = 1.0V$, $\beta_{n'} = 1.44\beta_n$, $V_{(tn)'} = 0.22V$, $\beta_{p'} = 0.64\beta_p$, $|V_{(tp)'}| = 0.38V$.
- Tính r' theo định nghĩa chuẩn:

$$r' = \sqrt{\frac{\beta_{p'}}{\beta_{n'}}} = \sqrt{\frac{0.64}{1.44}} = \frac{0.8}{1.2} = \frac{2}{3} \approx 0.667$$

- Tính ngưỡng logic mới $V_{M'}$:

$$V_{M'} = \frac{0.22 + 0.667 \times (1.0 - 0.38)}{1 + 0.667} = \frac{0.22 + 0.4133}{1.667} \approx 0.38V$$

- **Hệ quả kỹ thuật:** $V_{M'}$ sụt giảm từ 0.50V xuống 0.38V, đặc tuyến VTC bị **trượt lệch sang TRÁI**. Lề nhiễu mức thấp $NM_L \approx V_{IL}$ bị bóp nghẹt. Mạch trở nên cực kỳ nhạy cảm và dễ nhảy sai trạng thái logic khi có **Nhiều nẩy đất (Ground Bounce)** trên đường GND!

4. Chuỗi đệm Inverter (Inverter Buffer Chain) & Hiện tượng Miller

4.1 Bài toán kéo tải nặng & Độ khuếch đại đường truyền

Khi cổng logic cơ bản (C_{in}) lái tải lớn C_L , độ khuếch đại đường truyền là $F = \frac{C_L}{C_{in}}$. Dùng chuỗi N tầng với hệ số phóng đại mỗi tầng $f = F^{\frac{1}{N}}$.

4.2 Tính toán hai trường hợp tách bạch: $\gamma = 0$ và $\gamma = 1$

1. Trường hợp 1: Lý tưởng bỏ qua tự tải ($\gamma = 0$):

- Tổng thời gian trễ: $D = N \cdot f = N \cdot F^{\frac{1}{N}}$.
- Đạo hàm $\frac{\partial D}{\partial f} = 0 \rightarrow f = e \approx 2.718$, số tầng $N = \ln F$.
- **Ví dụ với $F = 256$ ($C_L = 512\text{fF}$, $C_{in} = 2\text{fF}$):** $N = \ln(256) \approx 5.55 \rightarrow$ chọn $N = 6$ tầng. Hệ số phóng đại thực tế: $f = 256^{\frac{1}{6}} \approx 2.52$. Tổng trễ: $D = N \cdot f = 6 \times 2.52 \approx 15.1\tau_0$.

2. Trường hợp 2: Thực tế có tự tải khuếch tán ($\gamma \approx 1$):

- Tổng thời gian trễ: $D = N \cdot (f + \gamma) = N \cdot (f + 1)$.
- Kỹ sư công nghiệp chọn $f = 4$: Số tầng: $N = \log_4(256) = 4$ tầng. Tổng trễ: $D = 4 \times (4 + 1) = 20\tau_0$.
- **Đánh đổi diện tích và công suất:**
 - Chuỗi 4 tầng ($f = 4$): Tổng bề rộng $W_{\text{total}} = 1 + 4 + 16 + 64 = 85$ đơn vị.
 - Chuỗi 6 tầng ($f = 2.52$): Tổng bề rộng $W_{\text{total}} \approx 1 + 2.5 + 6.3 + 16 + 40 + 102 \approx 168$ đơn vị.
 - Chọn $f = 4$ giúp **tiết kiệm gần 50% diện tích silicon** và giảm 50% năng lượng chuyển mạch động ($C_{\text{total}} V_{DD}^2$).

4.3 Hiện tượng quá độ Miller (Miller Undershoot)

Do có tụ ký sinh chồng lấn cực Cổng - Cực Máng C_{gd} , khi ngõ vào chuyển dốc đứng từ 1 $\rightarrow$ 0 ($d\frac{V_{in}}{dt} < 0$), dòng điện dịch $I = C_{gd} \frac{d(V_{in} - V_{out})}{dt} t$ kéo giạt nốt ngõ ra tụt xuống mức âm ($-0.1V \rightarrow -0.2V$) trước khi pMOS kịp dẫn nạp.

- **Rủi ro vật lý:** Nốt ngõ ra nổi với vùng n^+ nằm trên p -substrate (đang nối đất). Nếu ngõ ra bị kéo âm quá $-0.6V$, tiếp giáp p -substrate/ n^+ ngõ ra sẽ phân cực thuận, bơm electron vào chất nền và kích hoạt hiện tượng **Latch-up**!

5. Cơ chế Latch-up & Biện pháp phòng tránh

5.1 Cặp transistor BJT ký sinh & Vòng lặp hồi tiếp SCR

Trong CMOS bulk, sự xen kẽ giữa các lớp tạo thành 2 BJT ký sinh:

- Q_1 (pnp): Emitter là p^+ source pMOS nối V_{DD} , Base là N-well, Collector là p -substrate.
- Q_2 (npn): Emitter là n^+ source nMOS nối GND, Base là p -substrate, Collector là N-well.

Cực thu Q_1 bơm vào cực gốc Q_2 , cực thu Q_2 kéo dòng từ cực gốc Q_1 , tạo thành mạch chỉnh lưu có điều khiển (SCR):

- Khi xung quá độ ở I/O kích sụt áp $I \cdot R_{\text{sub}} \geq 0.7V$ hoặc $I \cdot R_{\text{well}} \geq 0.7V$, BJT bật mở.
- Vòng hồi tiếp dương tự duy trì khi:

$$A_{\text{loop}} = \beta_1 \cdot \beta_2 \geq 1$$

- Mạch bị khóa cứng vào đường dẫn điện trở cực thấp từ V_{DD} xuống GND, dòng vọt lên hàng trăm mA gây sụt nguồn và thiêu rụi chip do quá nhiệt.

5.2 Vì sao Reset mềm không thể tắt Latch-up?

Dòng ngắn mạch của SCR chạy trực tiếp qua khối bán dẫn thể tích (bulk silicon), hoàn toàn nằm ngoài sự kiểm soát của cực cổng Poly-Si. Tín hiệu Reset logic ở cực cổng không thể can thiệp. Cách duy nhất để dập tắt là **cắt nguồn điện cung cấp (V_{DD} Power Cycle)** để dòng tụt dưới dòng duy trì ($I < I_H$).

5.3 Biện pháp phòng ngừa trong layout

- Substrate & Well Taps:** Cắm tiếp xúc P^+ nối GND và N^+ nối V_{DD} định kỳ ($< 20 - 30\mu m$) để giảm $R_{sub}, R_{well} \rightarrow 0\Omega$, ngăn $I \cdot R$ chạm tới 0.7V.
- Guard Rings:** Đai P^+ bao quanh nMOS và đai N^+ bao quanh pMOS đóng vai trò hố thu gom (sink) hút sạch hạt dẫn thiểu số đi lạc, kéo tụt $\beta_1 \cdot \beta_2 \ll 1$.

6. Sự sụp đổ của Shockley $\rightarrow$ Hiệu ứng kênh ngắn $\rightarrow$ BSIM

6.1 Bốn hiệu ứng kênh ngắn (Short-Channel Effects) cốt lõi

- Bão hòa vận tốc (Velocity Saturation):** Dưới điện trường dọc lớn ($E_x > 1.5 \times 10^4$ V/cm), hạt dẫn va chạm liên tục với dao động mạng tinh thể, vận tốc trôi chậm dần tới đa $v_{sat} \approx 10^7$ cm/s. Dòng bão hòa chuyển sang quan hệ **bậc 1 tuyến tính**:

$$I_{dsat} \approx WC_{ox} v_{sat} (V_{gs} - V_t)$$

- Hạ thấp rào thế do cực máng (DIBL):** Chiều dài kênh ngắn khiến vùng suy giảm cực Máng tiến sát cực Source, kéo tụt đỉnh rào thế tĩnh điện ở đầu nguồn:

$$\Delta V_t = \text{ETA0} \cdot V_{ds}$$

Làm điện áp ngưỡng V_t sụt giảm khi V_{ds} tăng, tăng độ dẫn ngõ ra và tăng vọt dòng rò rỉ.

- Dòng rò dưới ngưỡng (Subthreshold Leakage):** Khi $V_{gs} < V_t$, các electron có năng lượng kích thích nhiệt vẫn khuếch tán qua rào thế từ nguồn sang máng:

$$I_{sub} \propto 10^{-\frac{V_t - V_{gs}}{S}}, \quad S = n \left(\frac{k_B T}{q} \right) \ln(10) \approx 70 - 100 \text{ mV/decade}$$

- Dòng rò xuyên hầm oxit cực cổng (Gate Tunneling):** Khi lớp oxit $t_{ox} < 1.5\text{nm}$, electron lượng tử xuyên qua hàng rào điện môi, tạo dòng rò I_{gate} trực tiếp từ cổng vào kênh/đế.

6.2 Bày tham số BSIM cốt lõi

- TOXE: Độ dày vật lý oxit cổng $\rightarrow$ quyết định C_{ox} và dòng rò xuyên hầm I_{gate} .
- VTH0: Điện áp ngưỡng danh định tại kênh dài khi $V_{ds} \approx 0\text{V}$.
- VSAT: Vận tốc bão hòa cực đại của hạt dẫn $\rightarrow$ quyết định dòng bão hòa I_{dsat} tuyến tính.
- ETA0: Hệ số DIBL $\rightarrow$ quyết định mức độ sụt giảm V_t theo V_{ds} .
- DR0UT: Hệ số chiều dài kênh $\rightarrow$ quyết định độ dốc dòng điện trong vùng bão hòa.
- CJ: Điện dung tiếp giáp đáy khuếch tán (F/m^2) $\rightarrow$ quyết định thành phần đáy của tụ ký sinh C_{db}, C_{sb} .
- CJSW: Điện dung tiếp giáp thành bên (F/m) $\rightarrow$ quyết định thành phần viền của tụ ký sinh C_{db}, C_{sb} .

7. Định cỡ Transistor trong Kỷ nguyên Nanomet

7.1 Tư duy thời Shockley: Cân bằng thời gian tăng/giảm với $\frac{W_p}{W_n} \approx 2.5 : 1$

Theo Shockley, $I_{dsat} \propto \mu W$. Do $\frac{\mu_n}{\mu_p} \approx 2.5$, điện trở dẫn nMOS nhỏ hơn pMOS 2.5 lần ($R_n \approx \frac{R_p}{2.5}$). Để cân bằng trễ sườn lên và sườn xuống ($t_{pdr} = t_{pdf}$), kỹ sư chọn $\frac{W_p}{W_n} \approx 2.5 : 1$.

7.2 Thực tế nanomet: Bão hòa vận tốc chìm nMOS xuống 1.5 – 1.8 : 1

- Electron có μ_n cao nên đạt điện trường tới hạn E_c rất sớm; nMOS bị bão hòa vận tốc hoàn toàn và dòng bị chìm xuống mức tăng bậc 1.
- Lỗ trống có μ_p nhỏ nên E_c lớn hơn gấp đôi, ít bị bão hòa vận tốc hơn.

- Tỷ số cấp dòng thực tế trong mô hình BSIM co hẹp chỉ còn:

$$\frac{\frac{I_{on,n}}{W_n}}{\frac{I_{on,p}}{W_p}} \approx 1.5 - 1.8$$

7.3 Tối ưu trễ trung bình: Tránh bão tự tải điện dung

Nếu phình to pMOS lên $2.5 - 3.0W_n$, kích thước lớn sẽ làm phình to tụ cực cổng C_g và tụ khuếch tán C_{db} . Tải dung ký sinh nội tại này tự cản trở tốc độ của chính cổng đảo và tầng phía trước.

- Quy tắc định cỡ nanomet:** Để đạt thời gian trễ trung bình nhỏ nhất ($t_{pd,avg} = \frac{t_{pdr} + t_{pdf}}{2} = \min$), tỷ số bề rộng tối ưu chỉ là:

$$\frac{W_p}{W_n} \approx 1.5 : 1 \quad \text{đến} \quad 1.8 : 1$$

Giúp mạch chạy nhanh nhất, tiết kiệm >30% diện tích và cắt giảm công suất động!

8. Bảng tra cứu tổng hợp các họ Inverter & BSIM

Họ Cổng Đảo	Mạng PUN / PDN	Mức ngõ ra	Công suất tĩnh	Đặc tính cốt lõi & Ứng dụng
Resistive-Load	Điện trở R_L / nMOS	$V_{OH} = V_{DD}$ $V_{OL} > 0V$	Rất lớn khi $V_{out} = 0$	R_L chiếm diện tích lớn, sườn lên chậm; vi mạch lịch sử 1960.
Depletion nMOS	nMOS ($V_t < 0$) / nMOS	$V_{OH} = V_{DD}$ $V_{OL} > 0V$	Rất lớn khi $V_{out} = 0$	Sườn lên nhanh hơn R_L ; cần thêm mặt nạ cấy ion; Intel 8085, Z80.
Static CMOS	pMOS / nMOS bổ sung	Rail-to-Rail $V_{OH} = V_{DD}, V_{OL} = 0V$	Lý tưởng = 0 (chỉ có dòng rò)	Chuẩn mực cho >99% mạch số; dải động cực đại, không hao điện tĩnh.
Pseudo-nMOS	1 pMOS nối đất / nMOS	$V_{OH} = V_{DD}$ $V_{OL} > 0V$ ($\frac{\beta_n}{\beta_p} \geq 4$)	Rất lớn khi $V_{out} = 0$	Rất gọn cho cổng nhiều ngõ vào ($N + 1$); bộ giải mã địa chỉ ROM, PLA.
C^2 MOS / Tri-state	Cặp pMOS / Cặp nMOS nối tiếp	$V_{OH} = V_{DD}, V_{OL} = 0V$ Trạng thái Hi-Z	Lý tưởng = 0	Ghép bus dùng chung, chốt D-Latch, triệt tiêu xung đột đưa tín hiệu.
Dynamic CMOS	1 pMOS Precharge / nMOS Evaluate	$V_{OH} = V_{DD}, V_{OL} = 0V$ (2 pha xung nhịp)	Không có tĩnh thuần, nhạy rò	Tải ngõ vào nhẹ, tốc độ cực nhanh; nhạy cảm mất điện tích; ALU siêu tốc.
Nanoscale BSIM	FinFET pMOS / FinFET nMOS	Full Rail-to-Rail ($V_{DD} \approx 0.7 - 0.9V$)	Đáng kể do rò rỉ ($I_{sub} + I_{gate}$)	$\frac{W_p}{W_n} \approx 1.5 - 1.8 : 1$; triệt tiêu SCE; CPU/GPU hiện đại.

9. Năm câu hỏi tự kiểm tra (kèm lời giải đã chuẩn hóa số liệu)

⚠ Cảnh báo Lỗi Phổ biến & Tử huyệt Mạch (Critical Pitfall)

- Câu 1 (Cơ chế Latch-up & Kỹ thuật Guard Ring):** Một vi điều khiển p-substrate/N-well bị một xung âm $-0.8V$ tác động vào chân I/O trong 2ns. Sau đó, dòng tiêu thụ tăng vọt từ 15mA lên 800mA, chip nóng rực:
- Giải thích vòng lặp hồi tiếp dương giữa Q_1 (pnp) và Q_2 (npn) và điều kiện duy trì?
 - Vì sao gửi lệnh Reset mềm không tắt được mà bắt buộc phải ngắt hoàn toàn nguồn điện?
 - Phân tích nguyên lý bảo vệ của Guard Rings?

Lời giải chi tiết:

1. **Vòng hồi tiếp SCR:** Transistor Q_1 (pnp ký sinh từ p^+ source pMOS, N-well, p-substrate) và Q_2 (npn ký sinh từ n^+ source nMOS, p-substrate, N-well) ghép chéo. Khi xung âm $-0.8V$ làm sụt áp $I \cdot R_{sub} \geq 0.7V$, Q_2 bật mở kéo dòng qua R_{well} mở tiếp Q_1 . Q_1 lại bơm dòng kích cho Q_2 . Điều kiện duy trì:

$$A_{loop} = \beta_1 \cdot \beta_2 \geq 1$$

2. **Lý do Reset mềm không hoạt động:** Dòng ngắn mạch chạy qua khối bán dẫn thể tích (bulk substrate), hoàn toàn nằm ngoài sự kiểm soát của cực cổng Poly-Si. Bắt buộc phải ngắt nguồn (V_{DD} Power Cycle) để dòng qua SCR tụt dưới dòng duy trì ($I < I_H$).
3. **Vai trò Guard Rings:** Đai P^+ nối GND và N^+ nối V_{DD} giảm $R_{sub}, R_{well} \rightarrow 0\Omega$, ngăn sụt áp $0.7V$. Đồng thời chúng đóng vai trò hố thu gom hút hạt dẫn thiểu số đi lạc, kéo tụt $\beta_1 \cdot \beta_2 \ll 1$.

⚡ Góc nhìn Kỹ sư Thiết kế Vi mạch (Engineering Takeaway)

Câu 2 (Dịch chuyển ngưỡng logic V_M & Biến thiên PVT góc FS): Cổng đảo CMOS danh định có $V_{DD} = 1.0V$, $V_{tn} = 0.3V$, $|V_{tp}| = 0.3V$, $\beta_n = \beta_p$.

- Dẫn xuất công thức tính V_M và chứng minh $V_M = \frac{V_{DD}}{2}$.
- Ở góc lệch tiến trình **FS (Fast nMOS, Slow pMOS)** với $\beta_{n'} = 1.44\beta_n$, $V_{(tn)'} = 0.22V$, $\beta_{p'} = 0.64\beta_p$, $|V_{(tp)'}| = 0.38V$, tính giá trị chính xác của $V_{M'}$?
- Đặc tuyến VTC bị lệch về phía nào và mạch nhạy cảm với loại nhiễu nào nhất?

Lời giải chi tiết:

1. **Dẫn xuất V_M :** Cân bằng dòng bão hòa $\frac{1}{2}\beta_n(V_M - V_{tn})^2 = \frac{1}{2}\beta_p(V_{DD} - V_M - |V_{tp}|)^2$. Đặt một định nghĩa chuẩn duy nhất $r = \sqrt{\frac{\beta_p}{\beta_n}}$:

$$V_M = \frac{V_{tn} + r(V_{DD} - |V_{tp}|)}{1 + r}$$

Khi $r = 1$ và $V_{tn} = |V_{tp}| = 0.3V$: $V_M = \frac{0.3+0.7}{2} = 0.5V = \frac{V_{DD}}{2}$.

2. **Tính toán góc FS:**

$$r' = \sqrt{\frac{0.64}{1.44}} = \frac{0.8}{1.2} = \frac{2}{3} \approx 0.667$$

$$V_{M'} = \frac{0.22 + 0.667 \times (1.0 - 0.38)}{1 + 0.667} = \frac{0.22 + 0.4133}{1.667} \approx 0.38V$$

3. **Kết luận:** $V_{M'}$ giảm xuống $0.38V$, đặc tuyến VTC bị **trượt lệch sang TRÁI**. Lề nhiễu mức thấp $NM_L \approx V_{LL}$ bị bóp nghẹt. Mạch trở nên cực kỳ nhạy cảm trước **Nhiều nảy đất (Ground Bounce)** trên đường GND!

🔬 Bản chất Vật lý Vi mô (Microscopic Mechanism)

Câu 3 (Định cỡ nanomet: Bão hòa vận tốc vs Tự tải điện dung):

- Vì sao lý thuyết Shockley khuyên định cỡ $\frac{W_p}{W_n} \approx 2.5 : 1$ để cân bằng trễ $t_{pdr} = t_{pdf}$?
- Trong tiến trình 65nm BSIM, vì sao bão hòa vận tốc làm tỷ số dòng thực tế $\frac{I_{on,n}}{I_{on,p}}$ co hẹp còn $1.5 - 1.8$?
- Vì sao chọn $\frac{W_p}{W_n} \approx 1.5 - 1.8 : 1$ lại cho thời gian trễ trung bình nhỏ hơn chọn $2.5 : 1$?

Lời giải chi tiết:

- Shockley:** $I_{dsat} \propto \mu W$. Cần $R_p = R_n \rightarrow \mu_p W_p = \mu_n W_n \rightarrow \frac{W_p}{W_n} = \frac{\mu_n}{\mu_p} \approx 2.5 : 1$.
- Bão hòa vận tốc nanomet:** Electron có μ_n cao nên đạt điện trường tới hạn E_c rất sớm; nMOS bị bão hòa vận tốc hoàn toàn, dòng bị chìm xuống quan hệ bậc 1. Lỗ trống có μ_p nhỏ nên E_c lớn hơn gấp đôi, ít bị bão hòa hơn. Tỷ số dòng thực tế co hẹp còn $1.5 - 1.8$.
- Bẫy tự tải điện dung:** Nếu làm $W_p = 2.5W_n$, kích thước lớn làm phình to tụ cực cổng C_g và tụ khuếch tán C_{db} . Tải dung ký sinh nội tại này tự làm chậm chính cổng đảo và tầng phía trước. Định cỡ $\frac{W_p}{W_n} \approx 1.5 - 1.8 : 1$ vừa tận dụng dòng thực tế, vừa tránh tự tải, đạt trễ trung bình $t_{pd,avg}$ nhỏ nhất.

📐 Dẫn xuất Toán học Chi tiết (Step-by-Step Mathematical Derivation)

Câu 4 (Đánh giá DIBL & Dòng rò dưới ngưỡng): nMOS 28nm chạy ở $V_{DD} = 0.9V$. Ở $T = 300K$, $S = 80mV/decade$, $ETA0 = 0.075$:

1. Khi V_{ds} tăng từ 0.05V lên 0.9V, V_t sụt giảm bao nhiêu millivolt?
2. Dòng rò dưới ngưỡng I_{sub} tăng lên bao nhiêu lần?
3. Khi nhiệt độ tăng lên $87^\circ C$ (360K), hệ số S và dòng rò thay đổi ra sao?

Lời giải chi tiết:

1. **Độ sụt V_t do DIBL:**

$$\Delta V_t = ETA0 \times (0.9V - 0.05V) = 0.075 \times 0.85V = 63.75mV$$

2. **Mức tăng dòng rò:**

$$\frac{I_{sub}'}{I_{sub}} = 10^{\frac{\Delta V_t}{S}} = 10^{\frac{63.75}{80}} = 10^{0.7969} \approx 6.26 \text{ lần!}$$

3. **Ảnh hưởng nhiệt độ:** $S \propto T$. Ở 360K: $S_{360K} = 80 \times (\frac{360}{300}) = 96mV/decade$. Nhiệt năng $k_B T$ tăng giúp electron vượt rào dễ hơn, làm dòng rò tĩnh tăng từ 10 đến 30 lần so với ở nhiệt độ phòng.

⚡ **Góc nhìn Kỹ sư Thiết kế Vi mạch (Engineering Takeaway)**

Câu 5 (Thiết kế chuỗi đệm Inverter & Cú nhúng Miller): Cổng kích thước cơ sở ($C_{in} = 2fF$) lái tải bus $C_L = 512fF$ ($F = 256$):

1. Tính số tầng N và tổng trễ D trong trường hợp lý thuyết bỏ qua tự tải ($\gamma = 0$)?
2. Trong thực tế có tự tải ($\gamma = 1$), nếu chọn $f = 4$, tính N, D và so sánh diện tích transistor?
3. Khi ngõ vào nhảy sườn xuống ($1 \rightarrow 0$), vì sao ngõ ra xuất hiện cú nhúng âm (Miller undershoot)? Nguy cơ là gì?

Lời giải chi tiết:

1. **Lý thuyết $\gamma = 0$:** $f = e \approx 2.718$. $N = \ln(256) \approx 5.55 \rightarrow$ Chọn $N = 6$ tầng. Hệ số phóng đại thực tế: $f = 256^{\frac{1}{6}} \approx 2.52$. Tổng trễ: $D = N \cdot f = 6 \times 2.52 \approx 15.1\tau_0$.
2. **Thực tế $\gamma = 1$ với $f = 4$:** Số tầng: $N = \log_4(256) = 4$ tầng. Tổng trễ: $D = 4 \times (4 + 1) = 20\tau_0$. **So sánh diện tích:**
 - Chuỗi 4 tầng ($f = 4$): $W_{total} = 1 + 4 + 16 + 64 = 85$ đơn vị.
 - Chuỗi 6 tầng ($f = 2.52$): $W_{total} \approx 1 + 2.5 + 6.3 + 16 + 40 + 102 \approx 168$ đơn vị.
 - Chọn $f = 4$ giúp **tiết kiệm gần 50% diện tích silicon** và giảm 50% năng lượng nạp xả tụ động.
3. **Cú nhúng âm Miller:** Do tụ chồng lẩn C_{gd} , khi V_{in} giảm dốc đứng ($1 \rightarrow 0$), dòng điện dịch $I = C_{gd} \frac{d(V_{in} - V_{out})}{dt}$ kéo giạt nốt ngõ ra tụt xuống mức âm ($-0.15V$) trước khi pMOS kịp mở. **Nguy cơ:** Nếu ngõ ra tụt âm quá $-0.6V$, tiếp giáp p -substrate/ n^+ ngõ ra sẽ phân cực thuận, bơm electron vào chất nền và kích hoạt hiện tượng **Latch-up!**