Ước lượng cao độ F_0 kiểu Praat trên DE10-Standard

Từ file WAV 16 kHz qua HPS, FPGA và trở về HPS, so với Praat 7.0.03 trên laptop
(Intel Quartus Prime — hai đường: IP Catalog và HDL tự viết)

Bản v3 — viết lại theo đề cương chốt v2 (10/11/2026)

Mục lục

Chương 0. Bài toán, mục tiêu so sánh, và Praat thật sự làm gì **4**
0.1. Một file, hai câu trả lời . . . 4
0.2. Ý tưởng của Boersma: Chuẩn hóa bằng tự tương quan của cửa sổ . . . 6
0.3. Tám bước của Praat đúng như mã nguồn và các lựa chọn thiết kế phần cứng . . . 8
0.4. Kiến trúc hệ thống và bản đồ các chương . . . 13
0.5. Các phép đo đánh giá: GPE, VDE, FFE và sai số cent . . . 16
0.6. Ngân sách chu kỳ, hệ số thời gian thực RTF, và mạch phát cặp mẫu phần cứng . . . 18
0.7. Bản đồ kiểm chứng ba tầng và bộ golden v2 . . . 23
Bài tập cuối chương . . . 27

Chương 1. WAV trên HPS và cầu HPS–FPGA, chiều đi và chiều về **33**
1.1. Vấn đề truyền dữ liệu giữa hai miền HPS và FPGA . . . 33
1.2. Đọc tệp WAV đúng chuẩn và tính toán tham số toàn cục trên HPS . . . 34
1.3. Các phương án truyền dữ liệu, đánh đổi và lựa chọn . . . 40
1.4. Đường (A): Xây dựng bộ đệm bằng Intel On-Chip FIFO IP . . . 43
1.5. Đường (B): Hiện thực phần cứng bằng HDL tự viết . . . 45
1.6. Bản đồ thanh ghi và giao tiếp điều khiển lõi xử lý . . . 51
1.7. Phần mềm điều khiển trên HPS và kiểm chứng toàn diện . . . 53

Chương 2. Chuẩn giao tiếp Avalon-ST, ngân sách chu kỳ khi xử lý tệp và kỹ thuật mã hóa FSM **60**
2.1. Chuẩn giao thức Avalon-ST: Cơ chế valid/ready và cạm bẫy readyLatency . . . 60
2.2. Ngân sách chu kỳ khi đầu vào là tệp âm thanh và thực tế thời gian thực . . . 63
2.3. Kỹ thuật mã hóa FSM: Đánh đổi tài nguyên và độ trễ trên kiến trúc Cyclone V . . . 65
2.4. Khối đệm trượt (Skid Buffer): Cắt đứt đường phản áp tới hạn . . . 71
2.5. Kiểm chứng bắt tay luồng và thực nghiệm mã hóa FSM . . . 75

Chương 3. Bước làm mềm mép Nyquist: khối FIR tùy chọn **82**
3.1. Bản chất hiện tượng rò rỉ phổ mép Nyquist và dao động đổi dấu trong tự tương quan . . . 82
3.2. Các phương án, đánh đổi, ta chọn gì, vì sao (có số liệu kiểm chứng) . . . 84
3.3. Đường (A): Khối IP FIR Compiler II của Intel . . . 87
3.4. Đường (B): Khối HDL tự viết: Bộ lọc FIR đối xứng gấp thời gian . . . 89
3.5. Kiểm chứng mô hình song sinh Python và mô phỏng chu kỳ HDL . . . 96

Chương 4. Chia khung (638 mẫu, hop 160) và RAM vòng **104**
4.1. Vì sao 3 chu kỳ, vì sao 10 ms: Cơ sở vật lý và quy chuẩn kích thước cửa sổ Praat . . . 104
4.2. Căn lưới giống Praat: Dẫn xuất t_1, định vị mẫu bắt đầu và cạm bẫy số lẻ . . . 106
4.3. Các phương án lưu trữ và chia khung: Đánh đổi tài nguyên và cấu trúc RAM vòng . . . 108
4.4. Đường (A): Khối IP RAM: 2-PORT của Intel trong Quartus Prime . . . 110
4.5. Đường (B): Khối HDL tự viết: RAM vòng đồng bộ suy diễn . . . 112
4.6. Kiểm chứng mô hình song sinh Python và mô phỏng chu kỳ HDL . . . 115
Bài tập cuối chương . . . 117

Chương 5. Trừ trung bình cục bộ, với DC-blocker tùy chọn **120**
5.1. Bản chất và tác hại của mức DC trong tự tương quan . . . 120
5.2. Praat lấy trung bình trên đoạn nào: 426 mẫu quanh tâm khung . . . 123
5.3. Chia cho hằng số mà khớp bit: Thuật toán nhân nghịch đảo Golden v2 . . . 125
5.4. Đường (A): Khối IP Intel LPM_MULT trong Quartus Prime . . . 127
5.5. Đường (B): Hiện thực hóa phần cứng HDL tự viết . . . 129
5.6. Bộ lọc loại bỏ thành phần một chiều DC-Blocker (tùy chọn) . . . 134
5.7. Kiểm chứng mô hình song sinh Python và mô phỏng chu kỳ HDL . . . 137
Bài tập cuối chương . . . 138

Chương 6. Cửa sổ Hanning N+1 **143**
6.1. Bản chất của hiện tượng rò rỉ phổ và công thức Hanning $N + 1$ của Praat 143
6.2. Biểu diễn số học Q1.15, xử lý bão hòa ở đỉnh và phân tích sai số 147
6.3. Không gian thiết kế phần cứng: Đánh đổi cấu trúc ROM và độ rộng dữ liệu 17-bit 150
6.4. Đường (A): Hiện thực hóa bằng IP Intel (ROM: 1-PORT và LPM_MULT) 152
6.5. Đường (B): Hiện thực hóa phần cứng HDL tự viết và phối hợp thời gian 155
6.6. Bảng so sánh IP vs HDL tự viết, quy ước lấy mẫu testbench và bài tập cuối chương 160
Bài tập cuối chương 161

Chương 7. Tự tương quan bằng MAC **166**
7.1. Bản chất của hàm tự tương quan và phép đếm số lượng phép tính MAC 166
7.2. Vì sao chọn MAC trực tiếp thay vì FFT trên FPGA 170
7.3. Khảo sát kiến trúc MAC có thanh ghi: Ba phương án và đánh đổi trễ vs thông lượng 172
7.4. Dẫn xuất độ rộng bit toán hạng và bộ tích lũy 176
7.5. Kiến trúc bộ nhớ RAM đệm khung hai cổng đọc 178
7.6. Phương án mở rộng: Tính song song nhiều lag bằng hai khối DSP 179
7.7. Tuyến (A): Tích hợp khối IP Intel ALTERA_MULT_ADD 181
7.8. Tuyến (B): Thiết kế Verilog HDL, mô hình song sinh Python và kiểm chứng 183
7.9. Tổng kết so sánh IP và HDL, quy ước kiểm chứng và bài tập 189

Chương 8. Chuẩn hóa C[tau] và octave cost **192**
8.1. Bản chất của việc chuẩn hóa cửa sổ và tại sao hàm tự tương quan suy giảm theo độ trễ 192
8.2. Bản chất của Octave Cost: Cơ chế ưu tiên tần số cao và công thức toán học của Praat 194
8.3. Các phương án thiết kế phần cứng, sự đánh đổi và giải pháp chốt bám sát Praat 197
8.4. Tuyến thiết kế (A): Hiện thực hóa qua thư viện Intel IP (ROM: 1-PORT và LPM_MULT) 199
8.5. Tuyến thiết kế (B): Thiết kế module HDL tự viết cho chuẩn hóa và chi phí Octave 202
8.6. Mô hình song sinh Python Twin và kịch bản kiểm chứng mô phỏng Testbench 205
8.7. Bảng so sánh tổng hợp giữa Intel IP và HDL, quy ước kiểm chứng và bài tập cuối chương 208

Chương 9. Tìm đỉnh, nội suy parabol, F0 = fs/tau* và bộ chia **211**
9.1. Sự cần thiết của nội suy cực trị và giới hạn của lưới lấy mẫu rời rạc 211
9.2. Thuật toán của Praat 7.0.03: Điều kiện đỉnh cục bộ, dải quét và tinh chỉnh Sinc–Brent 212
9.3. Dẫn xuất công thức nội suy parabol đúng dấu và gộp một phép chia duy nhất 214
9.4. Các phương án thiết kế bộ chia phần cứng, sự đánh đổi và lựa chọn 217
9.5. Tuyến thiết kế (A): Hiện thực hóa qua thư viện Intel IP (LPM_DIVIDE) 219
9.6. Tuyến thiết kế (B): Thiết kế module HDL tự viết cho bộ dò đỉnh, chuẩn hóa s2 và bộ chia Radix-2 221
9.7. Mô hình song sinh Python Twin và kịch bản kiểm chứng mô phỏng 228
9.8. Bảng so sánh tổng hợp giữa Intel IP và HDL, quy ước kiểm chứng và bài tập cuối chương 230

Chương 10. Quyết định im lặng, vô thanh và hữu thanh **234**
10.1. Thuật toán của Praat 7.0.03: Bản chất ứng viên vô thanh, cường độ tương đối và vùng dốc ngưỡng 234
10.2. Hai dạng phần cứng: Dạng năng lượng bị loại bỏ và bất đẳng thức nhân chéo số nguyên 54-bit . 237
10.3. Tuyến thiết kế HDL tự viết: Vì sao không dùng Intel IP, vi kiến trúc nhân dịch-cộng và đường tới hạn 240
10.4. Mô hình song sinh Python Twin, kịch bản kiểm chứng mô phỏng và bài tập cuối chương 244

Chương 0. Bài toán, mục tiêu so sánh, và Praat thật sự làm gì

▶ MỤC TIÊU HỌC TẬP

- Nắm vững bản chất bài toán ước lượng tần số cơ bản (F_0) và lý do vì sao hai phương pháp trực giác (đếm điểm qua không và tìm đỉnh phổ FFT) thất bại trên tín hiệu tiếng nói thực tế.
- Hiểu rõ nguyên lý cốt lõi của Boersma: chuẩn hóa hàm tự tương quan bằng cách chia cho hàm tự tương quan của cửa sổ Hanning để triệt tiêu độ suy giảm giả tạo ở các độ trễ lớn.
- Nắm tường tận 8 bước thuật toán trong mã nguồn Praat 7.0.03 cùng 10 tham số chuẩn, đối chiếu chính xác giữa các khâu phần mềm của Praat và các khối xử lý phần cứng trên FPGA.
- Hiểu rõ kiến trúc toàn hệ thống: luồng dữ liệu từ tệp WAV qua HPS, cầu nối Lightweight HPS-to-FPGA, lõi tính toán trên FPGA, và đường trả kết quả F0 về HPS để ghi tệp nhị phân.
- Nắm chắc định nghĩa 4 chỉ số sai số chuẩn trong so sánh cao độ: VDE, GPE, FFE và sai số cent mịn, cùng cách tính tay trên từng khung.
- Phân tích ngân sách chu kỳ từ nguyên lý đầu tiên: 50 MHz, 3.125 chu kỳ/mẫu, 500.000 chu kỳ/bước nhảy 10 ms; dẫn xuất chính xác 98.540 phép nhân-cộng MAC và đo thực tế 98.543 chu kỳ/khung, từ đó xác lập hệ số thời gian thực (RTF).
- Hiểu kiến trúc kiểm chứng ba tầng và vai trò của bộ mô hình tương đương (twin) số nguyên `golden_v2/fixed_twin.py` làm đặc tả phần cứng cho toàn bộ dự án.

0.1. Một file, hai câu trả lời

Một tệp âm thanh WAV chuẩn 16 kHz, kênh đơn (mono), định dạng mẫu PCM 16-bit có dấu được đưa vào hệ thống. Trên máy tính cá nhân, phần mềm Praat đọc tệp âm thanh này và xuất ra một đường cao độ F_0 với chu kỳ phân tích 10 ms. Trên bo mạch DE10-Standard, hệ thống vi xử lý HPS (Hard Processor System, Cortex-A9 lõi kép) đọc cùng tệp WAV đó từ thẻ nhớ SD, truyền các mẫu âm thanh qua cầu nối bus sang vùng logic FPGA (Cyclone V 5CSXFC6D6F31C6N). Lõi phần cứng trên FPGA tính toán cao độ từng khung và trả kết quả về HPS dưới dạng tệp nhị phân `pitch_f0.bin` ở định dạng số cố định Q12.4.

Câu hỏi trung tâm mà anh Tú cùng bất kỳ kỹ sư phần cứng nào cũng phải đối mặt là: hai đường cong cao độ đó lệch nhau bao nhiêu, và nguyên nhân vật lý hay số học nào tạo ra sự chênh lệch ở từng mili-giây? Để trả lời thấu đáo câu hỏi này, trước hết ta phải hiểu vì sao việc ước lượng cao độ tiếng nói lại khó, và vì sao những cách tiếp cận trực giác thông thường đều sụp đổ khi áp dụng vào thực tế.

Sự sụp đổ của phương pháp đếm điểm qua không (Zero-Crossing Counting)

Phương pháp đơn giản nhất mà người mới học xử lý tín hiệu thường nghĩ đến là đếm số lần tín hiệu đổi dấu qua mức 0 (zero-crossing) trong một khoảng thời gian, từ đó suy ra tần số. Tuy nhiên, một sự thật vật lý cơ bản là: tiếng nói có thanh (voiced speech) của con người hầu như không bao giờ là một sóng hình sin đơn âm. Khi dây thanh âm rung động, luồng khí đóng mở theo chu kỳ tạo ra dạng sóng có chứa rất nhiều hài âm (harmonics). Nếu hài âm bậc hai ($2f_0$) có biên độ mạnh và lệch pha so với sóng cơ bản, nó sẽ uốn dạng sóng tổng hợp cắt qua trục 0 nhiều lần trong cùng một chu kỳ lặp lại.

Để thấy rõ sự thất bại này bằng số liệu định lượng, ta xét một đoạn tín hiệu tổng hợp được tạo bởi kịch bản kiểm chứng `verify_v3/ch00_naive_methods.py`:

$$x(t) = \sin(2\pi \cdot 100t) - 0{,}75\sin(2\pi \cdot 200t) \tag{1}$$

Tần số cơ bản thực sự là $f_0 = 100{,}0$ Hz, tần số lấy mẫu $f_s = 16.000$ Hz. Một chu kỳ cơ bản kéo dài $T_0 = 1/100 = 10$ ms, tương ứng đúng $P = 160$ mẫu. Nếu tín hiệu là sóng sin thuần, một chu kỳ 160 mẫu sẽ cắt qua trục 0 đúng 2 lần. Nhưng khi kiểm tra trên đoạn tín hiệu dài 3 chu kỳ (480 mẫu), bộ đếm điểm qua không ghi nhận tổng cộng 12 lần đổi dấu, tức trung bình 4 điểm qua không trong mỗi chu kỳ. Tần số ước lượng bị thổi phồng thành:

$$f_{\text{est}} = \frac{12}{2 \times 3 \times 0{,}01\ \text{s}} = 200{,}0\ \text{Hz} \tag{2}$$

Thuật toán bị đánh lừa hoàn toàn bởi hài âm bậc hai, báo sai lệch cao độ gấp đôi (100% lỗi) ngay trên một tín hiệu hoàn toàn tuần hoàn và không hề có nhiễu bên ngoài.

Ví dụ tính tay thu nhỏ. Để nhìn thấy từng bước ở mức mẫu, xét dãy 16 mẫu rời rạc đại diện cho một chu kỳ rút gọn được sinh theo công thức $x_{16}[n] = \text{round}\left(100 \cdot \left(\sin\left(\frac{2\pi n}{16}\right) - 0{,}8\sin\left(\frac{4\pi n}{16}\right)\right)\right)$ (trích xuất trực tiếp từ kịch bản `verify_v3/ch00_naive_methods.py`):

n	0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15
$x[n]$	0	-18	-9	36	100	149	151	95	0	-95	-151	-149	-100	-36	9	18

Quan sát dãy mẫu: từ $n = 2$ (giá trị -9) sang $n = 3$ ($+36$), tín hiệu đổi dấu lần thứ nhất. Đến $n = 8$, tín hiệu bằng 0 và giảm xuống -95 ở $n = 9$, đổi dấu lần thứ hai. Từ $n = 13$ (-36) sang $n = 14$ ($+9$), tín hiệu lại đổi dấu lần thứ ba. Cùng với điểm 0 ban đầu ở $n = 0$, ta có 4 lần cắt qua 0 trong chỉ một chu kỳ cơ bản. Mạch đếm phần cứng nếu dựa vào hiện tượng này sẽ nhận diện nhầm chu kỳ thành 8 mẫu thay vì 16 mẫu.

Sự sụp đổ của phương pháp chọn đỉnh phổ FFT (FFT Peak Picking)

Cách tiếp cận thứ hai là chuyển tín hiệu sang miền tần số bằng phép biến đổi Fourier nhanh (FFT, Fast Fourier Transform) rồi tìm vị trí bin có biên độ cực đại. Để bám sát ngữ điệu biến đổi liên tục của tiếng nói, ta bắt buộc phải phân tích trên từng khung thời gian ngắn khoảng vài chục mili-giây (thường từ 20 ms đến 40 ms). Tại tần số lấy mẫu $f_s = 16.000$ Hz, một khung 40 ms tương ứng với 640 mẫu (hoặc 638 mẫu theo quy ước làm tròn đối xứng của Praat).

Độ phân giải tần số của phép phân tích FFT bị chặn cứng bởi chiều dài khung N:

$$\Delta f = \frac{f_s}{N} = \frac{16.000}{640} = 25{,}00 \text{ Hz} \quad (\text{với } N = 638, \Delta f = \frac{16.000}{638} \approx 25{,}08 \text{ Hz}) \tag{3}$$

Khoảng cách giữa hai vạch phổ kề nhau lên tới 25 Hz. Hãy xét một giọng nam trầm có tần số cơ bản thực là $f_0 = 112{,}5$ Hz. Tần số này rơi vào chính giữa bin 4 ($4 \times 25 = 100$ Hz) và bin 5 ($5 \times 25 = 125$ Hz). Bộ chọn đỉnh phổ dù lý tưởng nhất cũng chỉ có thể chỉ định bin 4 hoặc bin 5, gây ra sai số tuyệt đối ít nhất là $12{,}5$ Hz.

Trong âm nhạc học và ngữ âm học, tai người cảm nhận cao độ theo hàm logarit của tần số. Đơn vị đo độ chênh lệch cao độ chuẩn là **cent**, trong đó 1 quãng tám (tần số gấp đôi) tương ứng với 1.200 cent, và 1 nửa cung (semitone) tương ứng với 100 cent:

$$\Delta\text{cent} = 1.200 \cdot \left|\log_2\left(\frac{f_{\text{est}}}{f_0}\right)\right| \tag{4}$$

Áp dụng cho trường hợp chọn nhầm bin 100 Hz khi tần số thực là 112,5 Hz:

$$\Delta\text{cent} = 1.200 \cdot \left|\log_2\left(\frac{100{,}0}{112{,}5}\right)\right| \approx 203{,}91 \text{ cent} \tag{5}$$

(kết quả được kiểm chứng trong `verify_v3/ch00_naive_methods.log`). Sai số tương ứng 204 cent tương đương với hai nửa cung (một cung nguyên) trong âm nhạc. Một bộ ước lượng F_0 với sai số thô như vậy hoàn toàn không đáp ứng được yêu cầu trong các ứng dụng phân tích ngữ điệu hoặc đối sánh khoa học. Muốn giảm Δf xuống dưới 1 Hz, FFT cần cửa sổ dài hơn 1 giây, nhưng trong 1 giây đó người nói đã phát âm qua 3 đến 5 âm tiết khác nhau, tính dừng của tín hiệu bị phá vỡ hoàn toàn.

Bản chất của phép tự tương quan (Autocorrelation)

Để khắc phục triệt để hai nhược điểm trên, ta quay về nguyên lý đầu tiên: **một tín hiệu tuần hoàn luôn có hình dạng giống hệt chính nó khi bị dịch trễ đi đúng một chu kỳ cơ bản**. Phép đo mức độ tương đồng giữa tín hiệu $x[n]$ và bản sao dịch trễ của nó $x[n + \tau]$ ở độ trễ τ (lag) được định nghĩa qua hàm tự tương quan ngắn hạn:

$$R[\tau] = \sum_{n=0}^{N-1-\tau} x[n]x[n+\tau] \tag{6}$$

Ví dụ tính tay số nguyên thu nhỏ. Xét một tín hiệu rời rạc tuần hoàn lý tưởng với chu kỳ cơ bản $P = 3$ mẫu, độ dài khung $N = 9$ mẫu:

$$x = [3, -1, -2,\ 3, -1, -2,\ 3, -1, -2] \tag{7}$$

Ta tính trực tiếp giá trị tích vô hướng $R[\tau]$ theo từng bước cho các độ trễ từ $\tau = 0$ đến $\tau = 5$ (trích xuất từ kịch bản kiểm chứng `verify_v3/ch00_naive_methods.py`):

- Tại $\tau = 0$: lấy 9 cặp mẫu tự nhân với chính nó:

$$\begin{aligned} R[0] &= 3^2 + (-1)^2 + (-2)^2 + 3^2 + (-1)^2 + (-2)^2 + 3^2 + (-1)^2 + (-2)^2 \\ &= 9 + 1 + 4 + 9 + 1 + 4 + 9 + 1 + 4 = 42 \end{aligned}$$

- Tại $\tau = 1$: nhân 8 cặp mẫu kề nhau:

$$\begin{aligned} R[1] &= 3(-1) + (-1)(-2) + (-2)3 + 3(-1) + (-1)(-2) + (-2)3 + 3(-1) + (-1)(-2) \\ &= -3 + 2 - 6 - 3 + 2 - 6 - 3 + 2 = -15 \end{aligned}$$

- Tại $\tau = 2$: nhân 7 cặp mẫu cách nhau 2 vị trí:

$$\begin{aligned} R[2] &= 3(-2) + (-1)3 + (-2)(-1) + 3(-2) + (-1)3 + (-2)(-1) + 3(-2) \\ &= -6 - 3 + 2 - 6 - 3 + 2 - 6 = -20 \end{aligned}$$

- Tại $\tau = 3$: nhân 6 cặp mẫu cách nhau đúng một chu kỳ $P = 3$:

$$\begin{aligned} R[3] &= 3(3) + (-1)(-1) + (-2)(-2) + 3(3) + (-1)(-1) + (-2)(-2) \\ &= 9 + 1 + 4 + 9 + 1 + 4 = 28 \end{aligned}$$

- Tại $\tau = 4$: nhân 5 cặp mẫu, thu được $R[4] = -8$.
- Tại $\tau = 5$: nhân 4 cặp mẫu, thu được $R[5] = -13$.

Chỗ dễ vướng: Vì sao $R[3] = 28$ lại bé hơn $R[0] = 42$ dù tín hiệu tuần hoàn lý tưởng? Đây là bẫy tư duy kinh điển mà người thiết kế phần cứng hay gặp. Ở độ trễ $\tau = 3$, số cặp mẫu còn lại để nhân với nhau chỉ là $N - \tau = 9 - 3 = 6$ cặp, trong khi ở $\tau = 0$ ta cộng dồn tới 9 cặp. Nếu ta tính giá trị trung bình không chệch bằng cách chia tổng tích lũy cho số cặp mẫu tham gia:

$$\frac{R[0]}{9-0} = \frac{42}{9} \approx 4{,}67 \tag{8}$$

$$\frac{R[3]}{9-3} = \frac{28}{6} \approx 4{,}67 \tag{9}$$

Hai con số hoàn toàn trùng khớp! Đỉnh tương quan tại $\tau = 3$ đã chỉ ra chính xác chu kỳ cơ bản của tín hiệu là 3 mẫu mà không bị nhiễu hài âm đánh lừa như phương pháp đếm điểm qua 0, cũng không bị lượng tử hóa thô thiển như phương pháp chọn đỉnh FFT.

Tóm lại: Đếm điểm qua không thất bại vì hài âm bậc hai tạo thêm điểm cắt giả, lấy đỉnh FFT thất bại vì độ phân giải bin thô tới 204 cent ở 112,5 Hz (khi làm tròn về bin 100 Hz); phương pháp tự tương quan đo mức độ tương đồng theo miền thời gian, mở ra con đường xác định chu kỳ cơ bản chính xác và bền vững trước cấu trúc hài âm phức tạp của tiếng nói.

0.2. Ý tưởng của Boersma: Chuẩn hóa bằng tự tương quan của cửa sổ

Khi áp dụng phương pháp tự tương quan lên các đoạn tiếng nói thực tế, một bài toán kỹ thuật mới lập tức nảy sinh: ta không thể tính toán trên toàn bộ tệp âm thanh dài hàng phút mà bắt buộc phải cắt tín hiệu thành từng khung ngắn hữu hạn (khoảng 40 ms) để theo dõi sự biến đổi cao độ theo thời gian. Việc cắt khung bằng một hàm chữ nhật đột ngột (rectangular window) sẽ tạo ra các điểm gián đoạn sắc nhọn ở hai biên khung, dẫn đến hiện tượng rò rỉ năng lượng phổ (spectral leakage) nghiêm trọng. Để khắc phục hiện tượng này, giải pháp kinh điển là nhân khung tín hiệu với một hàm cửa sổ êm dịu, tiêu biểu là cửa sổ Hanning (hoặc Hamming), có biên độ vuốt dần về 0 ở hai đầu mút.

Tuy nhiên, việc nhân cửa sổ lại kéo theo một hậu quả tiêu cực khác: các mẫu âm thanh nằm xa tâm khung bị suy giảm biên độ mạnh mẽ. Khi ta tính hàm tự tương quan trên tín hiệu đã nhân cửa sổ $x_w[n] = x[n] \cdot w[n]$:

$$R_{xw}[\tau] = \sum_{n=0}^{N-1-\tau} x_w[n] x_w[n+\tau] = \sum_{n=0}^{N-1-\tau} x[n] w[n] x[n+\tau] w[n+\tau] \tag{10}$$

Độ trễ τ càng lớn thì khoảng chồng lấn giữa $w[n]$ và $w[n+\tau]$ càng thu hẹp, và tích $w[n]w[n+\tau]$ càng bị đè bẹp về gần 0. Đồ thị $R_{xw}[\tau]$ xuất hiện một sườn dốc suy thoái nhân tạo theo τ. Hệ quả là đỉnh tương quan ứng với chu kỳ cơ bản thực sự T_0 của một giọng nam trầm (nằm ở các độ trễ lớn, ví dụ $\tau \approx 160$ mẫu tại 100 Hz) bị lùn đi nghiêm trọng. Nếu dùng hàm tương quan chuẩn hóa thông thường $R_{xw}[\tau]/R_{xw}[0]$, giá trị đỉnh này thường xuyên rơi xuống dưới ngưỡng hữu thanh (voicing threshold mặc định của Praat là 0,45) khiến khung âm thanh bị nhận diện nhầm thành vô thanh, hoặc bị lép vế trước một đỉnh phụ ở độ trễ nhỏ hơn ($\tau = T_0/2$), gây ra lỗi kinh điển là **nhân đôi quãng tám (octave doubling)**.

Cơ chế chia cho tự tương quan cửa sổ $R_w[\tau]$

Đóng góp đột phá của Paul Boersma (1993) nằm ở nhận định giải tích: hàm tự tương quan của tín hiệu đã nhân cửa sổ xấp xỉ bằng tích giữa hàm tự tương quan thực sự của tín hiệu $R_x[\tau]$ với hàm tự tương quan của chính hàm cửa sổ $R_w[\tau]$:

$$R_{xw}[\tau] \approx R_x[\tau] \cdot R_w[\tau] \tag{11}$$

Trong đó hàm tự tương quan của cửa sổ được định nghĩa hoàn toàn tương tự:

$$R_w[\tau] = \sum_{n=0}^{N-1-\tau} w[n]w[n+\tau] \tag{12}$$

Từ mối liên hệ nhân này, Boersma đề xuất thuật toán chuẩn hóa: muốn tìm lại hàm tự tương quan chuẩn hóa không thiên vị $r[\tau]$ của bản thân tín hiệu gốc (với giá trị lý tưởng $r[0] = 1$ và $r[T_0] = 1$ đối với tín hiệu tuần hoàn lý tưởng), ta chỉ cần lấy $R_{xw}[\tau]$ chia cho $R_w[\tau]$, rồi chuẩn hóa tỉ lệ theo năng lượng tại $\tau = 0$:

$$r[\tau] = \frac{R_{xw}[\tau]/R_w[\tau]}{R_{xw}[0]/R_w[0]} = \frac{R_{xw}[\tau]}{R_w[\tau]} \cdot \frac{R_w[0]}{R_{xw}[0]} \tag{13}$$

Phép chia này đóng vai trò như một bộ bù độ dốc: vì $R_w[\tau]$ giảm dần về 0 khi τ tăng theo đúng quy luật hình học của cửa sổ, việc chia cho $R_w[\tau]$ sẽ nâng bổng các đỉnh ở độ trễ xa lên đúng biên độ thực sự của chúng, triệt tiêu hoàn toàn sự thiên lệch về phía các độ trễ nhỏ.

Vì sao phép xấp xỉ $R_{xw}[\tau] \approx R_x[\tau] \cdot R_w[\tau]$ lại đúng?

Để trả lời thuyết phục người kỹ sư phần cứng, ta xét bản chất vật lý của hai chuyển động: dao động nhanh của dây thanh âm và sự biến thiên chậm của đường bao cửa sổ.

Trong thuật toán Praat, chiều dài khung phân tích được ấn định bằng đúng 3 chu kỳ của tần số thấp nhất (pitch floor $f_{\text{min}} = 75$ Hz):

$$T_{\text{window}} = \frac{3}{f_{\text{min}}} = \frac{3}{75} = 0{,}04 \text{ s} = 40 \text{ ms} \quad (N = 638 \text{ mẫu tại } f_s = 16 \text{ kHz}) \tag{14}$$

Trong khi đó, tần số cơ bản của người nói dao động từ 75 Hz đến 600 Hz, tương ứng với chu kỳ cơ bản T_0 từ 26 mẫu (600 Hz) đến 213 mẫu (75 Hz). Điều này có nghĩa là bên trong một khung 638 mẫu, tín hiệu tiếng nói thực hiện từ 3 đến hơn 24 chu kỳ dao động tuần hoàn nhanh.

Đường bao cửa sổ Hanning $w[n]$ là một hàm cosin trơn dốc êm dịu trải dài trên toàn bộ 638 mẫu. Trong phạm vi một chu kỳ đơn lẻ T_0, giá trị của $w[n]$ và $w[n+\tau]$ gần như là một hằng số cục bộ. Khi ta lấy tổng tích lũy $\sum x[n]x[n+\tau] \cdot (w[n]w[n+\tau])$, đại lượng dao động nhanh $x[n]x[n+\tau]$ tạo ra giá trị kỳ vọng trung bình tuần hoàn $R_x[\tau]$, trong khi đại lượng biến thiên chậm $w[n]w[n+\tau]$ có thể đưa ra ngoài dấu tích phân cục bộ dưới dạng trọng số bao $R_w[\tau]$. Phép nhân chập giữa phổ tín hiệu hẹp và phổ cửa sổ rộng trong miền tần số tương ứng với phép nhân đường bao trực tiếp trong miền thời gian.

Ví dụ tính tay thu nhỏ: Sóng sin thuần qua cửa sổ Hanning 8 mẫu

Để minh chứng tường minh bằng số học cụ thể, ta xét một thí nghiệm mô phỏng thu nhỏ được thực thi bởi kịch bản `verify_v3/ch00_norm_sine.py`. Ta sử dụng một sóng sin tuần hoàn lý tưởng có chu kỳ $P = 4$ mẫu (tương ứng tần số $f_0 = f_s/4 = 4.000$ Hz), chiều dài phân tích $N = 8$ mẫu:

$$x[n] = \sin\left(\frac{2\pi n}{4}\right) = [0{,}000,\ 1{,}000,\ 0{,}000,\ -1{,}000,\ 0{,}000,\ 1{,}000,\ 0{,}000,\ -1{,}000] \tag{15}$$

Hàm cửa sổ Hanning 8 mẫu của Praat tuân thủ công thức $N+1$ (được định nghĩa trong mã nguồn Praat `Sound_to_Pitch.cpp` dòng 422–425):

$$w[i] = 0{,}5 - 0{,}5\cos\left(\frac{2\pi i}{N+1}\right), \quad i = 1, \ldots, N \quad (i = n+1) \tag{16}$$

Với $N = 8$, các mẫu cửa sổ tính ra là:

$$w = [0{,}116978,\ 0{,}413176,\ 0{,}750000,\ 0{,}969846,\ 0{,}969846,\ 0{,}750000,\ 0{,}413176,\ 0{,}116978]$$

Tín hiệu sau khi nhân cửa sổ $x_w[n] = x[n] \cdot w[n]$ là:

$$x_w = [0{,}0000,\ 0{,}4132,\ 0{,}0000,\ -0{,}9698,\ -0{,}0000,\ 0{,}7500,\ 0{,}0000,\ -0{,}1170]$$

Bảng 1 liệt kê kết quả tính tay chi tiết hàm tự tương quan của cửa sổ $R_w[\tau]$, hàm tự tương quan của tín hiệu nhân cửa sổ $R_{xw}[\tau]$, hệ số tương quan chưa chuẩn hóa $r_{\text{unnorm}}[\tau] = R_{xw}[\tau]/R_{xw}[0]$, và hệ số chuẩn hóa Boersma $r_{\text{Boersma}}[\tau]$ cho các độ trễ từ $\tau = 0$ đến $\tau = 4$ (trích xuất nguyên văn từ tệp nhật ký `verify_v3/ch00_norm_sine.log`).

Bảng 1: Đối chiếu giá trị tự tương quan trước và sau khi chuẩn hóa cửa sổ Boersma trên sóng sin thuần ($N = 8, P = 4$)

Độ trễ τ	$R_w[\tau]$	$R_{xw}[\tau]$	$r_{\text{unnorm}}[\tau]$	$r_{\text{Boersma}}[\tau]$	Đánh giá vật lý
0	3,375000	1,687500	1,000000	1,000000	Gốc chuẩn hóa năng lượng
1	3,111800	0,000000	0,000000	0,000000	Trực giao ở góc pha $90°$
2	2,431670	$-1{,}215835$	$-0{,}720495$	$-1{,}000000$	Ngược pha hoàn toàn ($180°$)
3	1,590835	0,000000	0,000000	0,000000	Trực giao ở góc pha $270°$
4	**0,846665**	**0,423332**	**0,250864**	**1,000000**	**Chu kỳ cơ bản** $P = 4$

Đọc bảng và kết luận định lượng. Hãy nhìn thẳng vào dòng $\tau = 4$, chính là chu kỳ lặp lại thực tế của sóng sin:

- Nếu **không chuẩn hóa cửa sổ**, hệ số tương quan chỉ đạt $r_{\text{unnorm}}[4] = 0{,}250864 \approx 0{,}251$. Tín hiệu tuần hoàn lý tưởng nhưng giá trị đỉnh tương quan bị sụt giảm tới gần 75% năng lượng! Với ngưỡng voicing mặc định của Praat là 0,45, thuật toán sẽ kết luận ngay khung này là *vô thanh* (unvoiced) do $0{,}251 < 0{,}45$.
- Ngược lại, khi áp dụng **chuẩn hóa Boersma**: ta lấy $R_{xw}[4]/R_w[4] = 0{,}423332/0{,}846665 = 0{,}500000$. Chia cho tỉ số tại gốc $R_{xw}[0]/R_w[0] = 1{,}687500/3{,}375000 = 0{,}500000$, ta thu được kết quả chính xác:

$$r_{\text{Boersma}}[4] = \frac{0{,}500000}{0{,}500000} = 1{,}000000 \tag{17}$$

Giá trị 1,000000 phản ánh đúng tính tuần hoàn của sóng sin, không hề bị ảnh hưởng bởi việc cửa sổ bị thót hẹp ở hai đầu.

Tóm lại: Cửa sổ cắt khung làm suy hao giả tạo năng lượng ở các độ trễ lớn khiến đỉnh cao độ thật bị lùn đi; ý tưởng cốt lõi của Boersma là chia hàm tự tương quan của tín hiệu cho hàm tự tương quan của cửa sổ $R_{xw}[\tau]/R_w[\tau]$, khôi phục trọn vẹn độ mạnh của chu kỳ cơ bản và triệt tiêu định kiến thiên lệch về các độ trễ nhỏ.

0.3. Tám bước của Praat đúng như mã nguồn và các lựa chọn thiết kế phần cứng

Mọi so sánh định lượng giữa bộ đo trên FPGA và phần mềm Praat chỉ có giá trị khoa học khi và chỉ khi ta hiểu chính xác từng dòng mã nguồn của Praat thực sự làm gì. Để tránh các sai lệch thường gặp về kích thước cửa sổ, số lượng tham số hay phạm vi tính toán, tài liệu này đối chiếu trực tiếp với mã nguồn chuẩn của bản phát hành **Praat 7.0.03** (ghim làm mốc tham chiếu xuyên suốt), cụ thể là các tệp `fon/Sound_to_Pitch.cpp`, `fon/Pitch.cpp`, `fon/Sampled.cpp` và `fon/praat_Sound.cpp`.

Tám bước thuật toán theo đúng thứ tự thực thi trong mã nguồn Praat

Thuật toán ước lượng cao độ bằng tự tương quan thô của Praat vận hành tuần tự qua tám bước sau:

Bước 1: Tính đỉnh biên độ toàn cục (`globalPeak`). Trong tệp `Sound_to_Pitch.cpp` (dòng 375–385), Praat quét qua toàn bộ tệp âm thanh đầu vào, tính giá trị trung bình DC của cả tệp, rồi xác định đỉnh biên độ cực đại:

$$\text{globalPeak} = \max_t |x(t) - \bar{x}_{\text{file}}| \tag{18}$$

Giá trị này phản ánh mức biên độ đỉnh tuyệt đối của người nói, được giữ nguyên làm mốc quy chiếu xuyên suốt để thiết lập ngưỡng yên lặng động cho từng khung ở Bước 8.

Bước 2: Phân bố lưới khung thời gian (`Sampled_shortTermAnalysis`). Trong tệp `Sampled.cpp` (hàm `Sampled_getWindowSamples` từ dòng 53, cùng hàm nội tuyến `Sampled_xToLowIndex` trong `Sampled.h` dòng 34; dòng 71–82 định nghĩa `Sampled_shortTermAnalysis`), Praat không đặt khung đầu tiên tại mẫu 0 mà căn các khung đối xứng quanh tâm của tệp âm thanh. Với độ dài tệp T, số khung phân tích được tính bởi công thức làm tròn sàn $\lfloor (T - 0{,}04)/0{,}01 \rfloor + 1$. Vị trí tâm của khung đầu tiên t_1 phụ thuộc vào độ dài tổng thể của tệp. Vì vậy, khung thứ nhất không bắt đầu ở mẫu 0 mà lệch đi một số mẫu nhất định; lõi phần cứng FPGA bắt buộc phải nhận tọa độ t_1 và chỉ số mẫu bắt đầu do bộ vi xử lý HPS tính toán để đảm bảo hai bên phân tích trên đúng từng mẫu âm thanh.

Bước 3: Trừ trung bình cục bộ trên 426 mẫu. Trong tệp `Sound_to_Pitch.cpp` (dòng 56–66), Praat tính giá trị trung bình cục bộ của tín hiệu trên đoạn dài đúng hai chu kỳ dài nhất về hai phía tâm khung ("one longest period to both sides"). Tại $f_{\text{min}} = 75$ Hz, chu kỳ dài nhất là $T_{0,\text{max}} = 16.000/75 = 213{,}33$ mẫu, làm tròn thành 213 mẫu. Do đó, trung bình cục bộ được tính trên đúng $2 \times 213 = 426$ mẫu quanh tâm khung ($106 \ldots 531$), hoàn toàn không phải trên toàn bộ 638 mẫu. Sau đó, tại dòng 68–84, Praat sao chép khung và trừ trung bình cục bộ này trước khi nhân với cửa sổ Hanning nhằm triệt tiêu triệt để thành phần một chiều (DC offset) cục bộ, ngăn ngừa sai lệch hàm tự tương quan.

Bước 4: Nhân cửa sổ Hanning $N + 1$ với $N = 638$ mẫu. Trong tệp `Sound_to_Pitch.cpp` (dòng 335–339 và dòng 422–425), kích thước cửa sổ phân tích được làm tròn đối xứng: từ 640 mẫu lý thuyết, Praat lấy nửa cửa sổ half $= 640/2 - 1 = 319$ mẫu, suy ra chiều dài cửa sổ thực tế là $N = 2 \times 319 = 638$ mẫu. Tín hiệu sau khi trừ trung bình cục bộ được nhân với hàm cửa sổ Hanning dạng $N + 1$:

$$w[i] = 0{,}5 - 0{,}5 \cos\left(\frac{2\pi i}{639}\right), \quad i = 1, \ldots, 638 \tag{19}$$

Bước 5: Tính đỉnh biên độ cục bộ (`localPeak`). Trong tệp `Sound_to_Pitch.cpp` (dòng 87–102), Praat tìm giá trị biên độ đỉnh tuyệt đối lớn nhất của tín hiệu đã nhân cửa sổ bên trong khoảng cách nửa chu kỳ dài nhất ± 107 mẫu quanh tâm khung ($j \in [212, 425]$):

$$\text{localPeak} = \max_{j \in [212,425]} |x_w[j]| \tag{20}$$

Tỉ số cường độ tương đối intensity được xác lập qua biểu thức (dòng 102):

$$\text{intensity} = \begin{cases} 1{,}0, & \text{nếu localPeak} > \text{globalPeak}, \\ \dfrac{\text{localPeak}}{\text{globalPeak}}, & \text{ngược lại}, \end{cases} \tag{21}$$

phục vụ trực tiếp cho việc xác định ngưỡng chuyển đổi có thanh/vô thanh.

Bước 6: Tự tương quan và chuẩn hóa Boersma bằng FFT 1024 điểm.

Trong tệp `Sound_to_Pitch.cpp` (dòng 147–157), Praat tính hàm tự tương quan khung $R_{xw}[\tau]$ bằng phép biến đổi FFT 1024 điểm qua hàm `NUMfft_forward` (dòng 150, với độ dài nhân chập $638 \times 1{,}5 = 957$ mẫu, chọn lũy thừa 2 gần nhất là 1024).

Đồng thời, tại dòng 430–445, Praat biến đổi FFT và tính tự tương quan của chính cửa sổ $R_w[\tau]$ (mảng `windowR`), chuẩn hóa mảng này và xác định độ trễ tối đa `brent_ixmax` $= 319$ mẫu. Sau đó, tại dòng 163–165, kết quả được chuẩn hóa và chia theo công thức Boersma:

$$r[i] = \frac{ac[i+1]}{ac[1] \cdot \texttt{windowR}[i+1]}$$

Bước 7: Tìm kiếm ứng viên cao độ và tinh chỉnh sinc70 + Brent. Trong tệp `Sound_to_Pitch.cpp` (dòng 185–200), Praat quét tìm các đỉnh cực đại cục bộ thỏa mãn đồng thời: $r[i] > 0{,}5 \times$ voicingThreshold, $r[i] > r[i-1]$ và $r[i] \geq r[i+1]$ với $i \in [2, \text{maximumLag} - 1]$. Với $N = 638$, maximumLag $= \lfloor 638/3 \rfloor + 2 = 214$, nên Praat quét qua $i = 2 \ldots 213$. Các độ trễ $i \in [2, 26]$ vẫn có thể trở thành ứng viên cực đại, nhưng do chúng tương ứng với tần số $f \geq 600$ Hz (vượt quá trần `pitch ceiling` 600 Hz), bộ dò đường Viterbi coi chúng là vô thanh (`Pitch.cpp` dòng 558, hàm `Pitch_util_frequencyIsVoiced`). Trong khi đó, mạch số FPGA của ta quét trực tiếp trên dải $[27, 213]$ (với độ trễ 26 và 214 đóng vai trò làm hàng xóm biên cho nội suy parabol 3 điểm; xem `golden_v2/README` độ lệch 6). Vị trí đỉnh ban đầu được ước lượng bằng nội suy parabol (dòng 195–200), nhưng sau đó **luôn luôn được tinh chỉnh chính xác bằng phép nội suy hàm sinc 70 điểm kết hợp thuật toán tìm kiếm Brent** (dòng 254–270, hàm `NUMimproveMaximum` ở dòng 258), bất kể chế độ `Very accurate` bật hay tắt. Độ mạnh (`strength`) của đỉnh nếu vượt quá 1 sẽ được phản xạ thành $1/\text{strength}$. Praat lưu lại tối đa 15 ứng viên có độ mạnh lớn nhất trong mỗi khung.

Bước 8: Thuật toán quy hoạch động Viterbi (Path Finder). Trong tệp `Pitch.cpp` (dòng 550–565), một bộ tìm đường tối ưu toàn cục (Viterbi) xâu chuỗi các ứng viên qua tất cả các khung trong tệp âm thanh. Ứng viên vô thanh có độ mạnh phụ thuộc vào cường độ biên độ:

$$\text{strength}_{\text{unvoiced}} = 0{,}45 + \max\left(0,\ 2 - \frac{\text{intensity}}{0{,}03/1{,}45}\right) \tag{22}$$

Ứng viên hữu thanh bị trừ đi một lượng chi phí quãng tám:

$$\text{octave_cost} = 0{,}01 \cdot \log_2\left(\frac{\text{Pitch ceiling}}{f}\right) \tag{23}$$

Đặc biệt, trong tệp `Pitch.cpp` (dòng 543–545), Praat nhân hệ số tỉ lệ thời gian timeStepCorrection $= 0{,}01/\Delta t$ vào hai chi phí chuyển tiếp: chi phí nhảy quãng tám (`octave-jump cost` $= 0{,}35 \cdot (0{,}01/\Delta t)$) và chi phí chuyển đổi hữu thanh/vô thanh (`voiced/unvoiced cost` $= 0{,}14 \cdot (0{,}01/\Delta t)$). Với bước nhảy mặc định $\Delta t = 10$ ms $= 0{,}01$ s, hệ số tỉ lệ này đúng bằng $1{,}0$; đối với các bước nhảy tổng quát khác, công thức này bảo đảm chi phí chuyển tiếp luôn tương thích theo thang thời gian vật lý.

Mười tham số chuẩn của Praat và hành vi ở $f_s = 16$ kHz

Lệnh chuẩn trong giao diện Praat là `Sound: To Pitch (raw autocorrelation)...` tiếp nhận đúng **10 tham số** cấu hình:

- **Time step** (mặc định 0,0 s, tự động): Praat tự tính $\Delta t = 0{,}75/f_{\text{min}} = 0{,}75/75 = 10$ ms, tương ứng bước nhảy khung (`hop`) đúng 160 mẫu tại 16 kHz.
- **Pitch floor** (mặc định 75 Hz): Đặt giới hạn tần số thấp nhất, quyết định cửa sổ phân tích dài 3 chu kỳ ($3/75 = 40$ ms $= 638$ mẫu) và độ trễ tối đa quét là $\tau_{\text{max}} = 214$ mẫu.
- **Pitch ceiling** (mặc định 600 Hz): Đặt giới hạn tần số cao nhất, quyết định độ trễ tối thiểu quét là $\tau_{\text{min}} = \lfloor 16000/600 \rfloor = 26$ mẫu; mọi ứng viên có tần số vượt 600 Hz bị coi là vô thanh.
- **Max. number of candidates** (mặc định 15): Số lượng ứng viên cao độ tối đa được giữ lại ở mỗi khung cho bộ giải thuật Viterbi; mã nguồn tự động ép giá trị này tối thiểu bằng $\lfloor 600/75 \rfloor = 8$.
- **Very accurate** (mặc định `off`): Khi tắt, thuật toán dùng cửa sổ Hanning 3 chu kỳ và nội suy sinc 70 điểm; nếu bật, Praat chuyển sang cửa sổ Gaussian 6 chu kỳ và nội suy sinc 700 điểm.
- **Silence threshold** (mặc định 0,03): Ngưỡng tỉ số biên độ đỉnh tuyệt đối cục bộ so với đỉnh toàn cục (tỉ số localPeak/globalPeak, không phải đo bằng năng lượng RMS); khi intensity giảm xuống dưới ngưỡng, Praat kích hoạt vùng dốc phi tuyến nhằm nâng cao độ mạnh của ứng viên vô thanh qua công thức $0{,}45 + \max(0,\ 2 - \text{intensity}/(0{,}03/1{,}45))$ (`Pitch.cpp` dòng 553–555), giúp ứng viên vô thanh thắng thế trong các khung thì thầm hoặc yên lặng.
- **Voicing threshold** (mặc định 0,45): Ngưỡng sức mạnh tương quan để ứng viên có thanh được chấp nhận cạnh tranh với ứng viên vô thanh.
- **Octave cost** (mặc định 0,01): Trọng số phạt theo logarit tần số, ưu tiên nhẹ cho các tần số cao hơn để chống lại xu hướng rơi vào bẫy chia đôi quãng tám.

- **Octave-jump cost** (mặc định 0,35): Hệ số phạt khi đường cao độ nhảy vọt đột ngột quá một quãng tám giữa hai khung liên tiếp trong thuật toán Viterbi (nhân tỉ lệ $0{,}01/\Delta t$).
- **Voiced/unvoiced cost** (mặc định 0,14): Hệ số phạt khi có sự chuyển trạng thái giữa có thanh và vô thanh giữa hai khung kề nhau trong thuật toán Viterbi (nhân tỉ lệ $0{,}01/\Delta t$).

Lưu ý về bước lọc mềm mép Nyquist (Soft Upsampling): Trong bài báo gốc của Paul Boersma năm 1993, tác giả có đề xuất một bước tiền xử lý gọi là "soft upsampling": làm mềm phổ biên độ dốc tuyến tính về 0 từ 95% đến 100% tần số Nyquist (tức từ 7,6 kHz đến 8,0 kHz ở $f_s = 16$ kHz) bằng biến đổi FFT nhằm giảm hiện tượng gợn sóng bậc cao trong hàm tương quan. Tuy nhiên, khi kiểm tra kỹ lưỡng toàn bộ mã nguồn của Praat 6.4.12 và Praat 7.0.03, **bước xử lý này hoàn toàn không tồn tại trong đường thực thi `raw autocorrelation`**. Tài liệu hướng dẫn sử dụng hiện hành của Praat cũng đã loại bỏ bước này. Do đó, trong thiết kế phần cứng ở Chương 3, ta bố trí một khối lọc FIR 31-tap tùy chọn nhưng đặt công tắc mặc định là **bypass** khi tiến hành đo đạc đối sánh với Praat để tránh tự tạo ra sai lệch không đáng có.

Bảng đối chiếu thiết kế: Praat phần mềm so với FPGA phần cứng

Bảng 2 tổng hợp toàn diện các quyết định kiến trúc: khâu nào ta bám sát Praat nguyên bản, khâu nào ta chủ động thay thế bằng giải thuật thân thiện với phần cứng, lý do kỹ thuật và tác động định lượng đến phép so sánh.

Bảng 2: Đối chiếu toàn diện giữa thuật toán Praat 7.0.03 và kiến trúc phần cứng FPGA trên DE10-Standard

Khâu xử lý	**Praat 7.0.03 (SW)**	**Thiết kế FPGA (HW)**	**Lý do kỹ thuật phần cứng**	**Ảnh hưởng tới phép so sánh**
1. Cửa sổ và lưới thời gian	$N = 638$ mẫu, hop 160, căn đối xứng cả tệp	Bám đúng $N = 638$, hop 160, nhận lưới thời gian từ HPS	Cùng lưới là điều kiện tiên quyết bắt buộc để so sánh từng khung	Sai lệch thời gian bằng 0; khung phân tích trùng khít hoàn toàn.
2. Trung bình cục bộ	Lấy trên 426 mẫu ($106 \dots 531$), số thực double	426 mẫu, nhân hằng số nghịch đảo $M = 10.082.083$, dịch 32 bit	Tránh bộ chia số nguyên phức tạp, vừa vặn trong bộ nhân cứng DSP 25×24	Trừ trung bình khớp bit chính xác (bit-exact) với mô hình số nguyên.
3. Tính tự tương quan	FFT 1024 điểm, số thực double 64-bit	Nhân-cộng MAC trực tiếp, toán hạng 17-bit, cần 43 bit, dùng 48 bit	1 khối DSP 18×18 chạy nối tiếp 98.543 nhịp, tiết kiệm hàng nghìn ALM so với lõi FFT	Khớp về mặt toán học; mô hình số nguyên twin vs R2 đạt sai số cent mịn trung bình $0{,}21$ cent ($p_{95} = 0{,}48$ cent) trên tín hiệu sạch, và $3{,}07$ cent ($p_{95} = 9{,}78$ cent) trên tín hiệu ồn 5 dB.
4. Chi phí quãng tám (`octave cost`)	Trừ $0{,}01 \log_2(\text{ceiling}/f)$ vào độ mạnh ứng viên	Chuẩn hóa $R[\tau]$ về 27 bit, trừ số hạng tra bảng $K[\tau]$	Thay thế phép chia và hàm logarit phức tạp bằng phép trừ số nguyên	Khớp hoàn toàn với công thức Praat, không làm méo dạng đỉnh parabol.
5. Tinh chỉnh đỉnh cực đại	Nội suy Parabol sơ bộ rồi tinh chỉnh sinc 70 điểm + Brent	Nội suy Parabol 3 điểm, gộp hai phép chia thành một phép chia duy nhất	Phép nội suy sinc70 lặp Brent quá cồng kềnh cho FPGA; parabol chỉ tốn 1 bộ chia	Lệch cực đại $1{,}08$ cent trên tín hiệu sạch; lệch cực đại $32{,}91$ cent trên tín hiệu ồn 5 dB.
6. Xếp hạng ứng viên	Quét $i \in [2, 213]$ (lags $2 \dots 26$ thành vô thanh), lưu 15 ứng viên	Quét trực tiếp dải $[27, 213]$, chỉ lưu 1 ứng viên có điểm số S_c cao nhất trên lưới	Tiết kiệm thanh ghi và logic quản lý bảng ứng viên phức tạp	Ở tín hiệu ồn có hai đỉnh gần hòa, FPGA có thể chọn đỉnh khác Praat (3/207 khung).
7. Lựa chọn cao độ toàn cục	Quy hoạch động Viterbi (Path Finder) duyệt toàn bộ tệp âm thanh	Bộ lọc trung vị 3 điểm (median-3) xử lý trôi (streaming)	Viterbi cần bộ nhớ lưu trữ toàn bộ tệp và giải thuật đệ quy quay lui; median-3 chỉ trễ 1 khung	Median-3 sửa được các đỉnh gai đơn lẻ nhưng không thay thế được Viterbi; phần chênh lệch đo bằng $R_1 - R_2$.

Đọc bảng và định vị mốc tham chiếu. Bảng đối chiếu trên cho thấy một nguyên tắc thiết kế mạch lạc: các khâu biến đổi tín hiệu vật lý cơ bản (lưới khung, độ dài cửa sổ 638 mẫu, trung bình 426 mẫu, chuẩn hóa cửa sổ và chi phí quãng tám dạng trừ) được hiện thực bám sát Praat để loại trừ mọi sai số tiên nghiệm.

Ba sự khác biệt có chủ ý nằm ở: (1) nội suy parabol thay cho sinc70 + Brent, (2) chọn đỉnh tốt nhất trên lưới thay vì 15 ứng viên, và (3) bộ lọc trung vị median-3 thay cho Viterbi. Chính vì FPGA không chứa bộ giải thuật Viterbi, trong toàn bộ tài liệu này ta định nghĩa hai mốc tham chiếu Praat chuẩn:

- **Praat** R_1: Chạy Praat với toàn bộ 10 tham số mặc định (gồm cả thuật toán Viterbi với `octave-jump cost` = 0,35 và `V/UV cost` = 0,14).
- **Praat** R_2: Chạy Praat với cấu hình tương tự nhưng đặt `octave-jump cost` = 0 và `V/UV cost` = 0. Khi triệt tiêu hai chi phí chuyển tiếp này, thuật toán Viterbi tự động suy biến thành phép chọn cực đại độc lập trên từng khung (argmax cục bộ).

Nhờ định nghĩa này, phép so sánh giữa FPGA (trước bộ lọc median) và Praat R_2 trở thành một phép so sánh **ngang hàng (apples-to-apples)**: cả hai đều chọn ứng viên tốt nhất trên từng khung độc lập. Hiệu số giữa Praat


R_1 và Praat R_2 sẽ bóc tách và định lượng chính xác phần đóng góp riêng biệt của thuật toán Viterbi, giúp anh Tú trả lời trọn vẹn câu hỏi: phần chênh lệch nào do phần cứng số nguyên gây ra, và phần nào do sự vắng mặt của thuật toán quy hoạch động toàn cục.

Tóm lại: Praat vận hành qua 8 bước chặt chẽ với 10 tham số chuẩn; trên FPGA ta bám sát Praat ở kích thước cửa sổ 638 mẫu, trung bình 426 mẫu và chuẩn hóa cửa sổ, đồng thời thay thế sinc70+Brent bằng parabol và Viterbi bằng median-3, sử dụng mốc Praat R_2 làm chuẩn đối sánh ngang hàng trực tiếp.

0.4. Kiến trúc hệ thống và bản đồ các chương

Để hiện thực hóa thuật toán ước lượng cao độ kiểu Praat trên hệ thống phần cứng dị thể SoC (System-on-Chip) Altera Cyclone V (DE10-Standard), toàn bộ quy trình xử lý được phân bổ khoa học giữa hệ thống vi xử lý ARM Cortex-A9 (HPS) và vùng logic khả trình FPGA.

Hình 1 phác họa toàn cảnh kiến trúc luồng dữ liệu hai chiều: đi từ tệp âm thanh WAV trên thẻ nhớ SD, qua phần mềm HPS, đổ vào bộ đệm FIFO thông qua cầu nối bus Lightweight, chạy qua chuỗi xử lý số tín hiệu nối tiếp trong FPGA, rồi quay trở lại HPS để ghi tệp nhị phân kết quả, song song với nhánh đối chứng Praat 7.0.03 chạy trên máy tính cá nhân.



Hình 1: Kiến trúc tổng thể hệ thống ước lượng cao độ F_0: luồng dữ liệu từ tệp WAV qua HPS, cầu Lightweight, lõi xử lý phần cứng FPGA, đường hoàn trả kết quả và nhánh đối sánh với Praat trên máy tính.

Đọc hình. Hãy quan sát kỹ từng phân vùng chức năng trên sơ đồ kiến trúc:

1. **Phân vùng HPS (màu đỏ):** Bắt đầu từ tệp âm thanh WAV chuẩn nằm trên thẻ nhớ SD. Khối `WAV Parser` đọc và bóc tách cấu trúc nhị phân RIFF/WAVE, kiểm tra tần số lấy mẫu 16 kHz, định dạng 16-bit PCM mono và bỏ qua các khối mở rộng (như khối `LIST`). Khối tiếp theo tính toán đỉnh biên độ toàn cục globalPeak (GP) của cả tệp. Khối `Lưới khung` tính số khung, mốc thời gian t_1 và chỉ số mẫu bắt đầu của từng khung theo công thức đối xứng của Praat. Cuối cùng, khối điều khiển `C Driver` thực hiện ánh xạ bộ nhớ (`mmap`) thanh ghi cầu nối và phát các lệnh ghi mẫu PCM theo cơ chế PIO (Programmed I/O).

2. **Vùng cầu nối và hàng đợi (màu cam):** Cầu nối `Lightweight HPS-to-FPGA` (32-bit Avalon-MM) tiếp nhận các giao dịch ghi từ vi xử lý. Dữ liệu PCM được nạp vào khối bộ nhớ đệm `On-Chip FIFO` (dung lượng 512 từ 16-bit, chiếm đúng 1 khối RAM M10K) có chức năng đệm mẫu và chuyển đổi giao thức từ bus nhớ Avalon-MM sang giao tiếp luồng Avalon-ST (`valid/ready`).

3. **Phân vùng lõi xử lý phần cứng FPGA (màu xanh lá):** Các mẫu âm thanh lần lượt đi qua chuỗi khối chuyên biệt:

   - Khối lọc `FIR 31-tap` làm mềm mép phổ Nyquist (có công tắc bypass khi đo đối chiếu Praat);

- Bộ đệm `RAM vòng` 1024 mẫu (sử dụng 2 khối M10K) tích lũy đủ 638 mẫu cho mỗi khung và dịch chuyển mốc đọc `hop` = 160 mẫu;
- Khối `Trừ trung bình` cục bộ trên 426 mẫu quanh tâm khung, sử dụng phép nhân hằng số nghịch đảo $M = 10.082.083$ trên bộ nhân DSP cứng 25×24;
- Khối `Cửa sổ Hanning` nhân khung tín hiệu với mảng trọng số 638 mẫu lưu trong bộ nhớ ROM Q1.15;
- Khối tích lũy `MAC tự tương quan` sử dụng 1 khối DSP 18×18 chạy liên tục 98.543 chu kỳ để tính năng lượng $R[0]$ và 189 giá trị $R[\tau]$ ($\tau = 26 \dots 214$);
- Khối `Chuẩn hóa và Octave` tra bảng ROM 256×32 để nhân hệ số bù $C[\tau]$ và trừ chi phí quãng tám $K[\tau]$;
- Khối `Parabol và Bộ chia` dò tìm đỉnh cục bộ lớn nhất trên dải $[27, 213]$ và thực thi một phép chia số nguyên duy nhất để tính F_0 định dạng Q12.4;
- Khối `Quyết định Voicing` so sánh độ mạnh đỉnh với năng lượng và biên độ GP, LP qua bất đẳng thức nhân chéo số nguyên;
- Khối `Bộ lọc Median-3` nhận chuỗi kết quả theo cơ chế dòng (streaming), loại bỏ các gai cao độ đơn lẻ với độ trễ cố định 1 khung.

4. **Đường trả kết quả và nhánh đối chứng (màu tím):** Giá trị F_0 tính được cùng trạng thái có thanh/vô thanh được đẩy vào FIFO ngõ ra F0. Bộ điều khiển HPS đọc từ FIFO này qua cầu nối và ghi tuần tự vào tệp nhị phân `pitch_f0.bin` kèm tệp mô tả meta. Song song trên máy tính, phần mềm Praat 7.0.03 xử lý cùng tệp WAV với 10 tham số chuẩn, xuất ra hai đường tham chiếu R_1 và R_2 để phục vụ phân tích sai số toàn diện ở Chương 13.

Phân tích phương án truyền dữ liệu HPS–FPGA và kích thước bộ đệm FIFO

Để đưa dữ liệu từ vi xử lý sang FPGA một cách tối ưu, ta tiến hành phân tích so sánh giữa các phương án phần cứng:

1. Cơ chế truyền dữ liệu: PIO qua Lightweight Bridge so với mSGDMA qua Full Bridge.

- *Phương án A (Cơ chế PIO qua Lightweight HPS-to-FPGA):* Bộ điều khiển C trên HPS sử dụng ánh xạ bộ nhớ (`mmap`) trực tiếp vào không gian địa chỉ 2 MB của cầu nối Lightweight 32-bit Avalon-MM và ghi từng từ vào FIFO ngõ vào.
- *Phương án B (Cơ chế DMA qua HPS-to-FPGA toàn phần):* Sử dụng bộ điều khiển DMA phân tán `altera_avalon_msgdma` kết nối qua cầu nối HPS-to-FPGA AXI 64/128-bit.
- *Đánh đổi định lượng:* Âm thanh chuẩn 16 kHz, 16-bit PCM mono có lưu lượng dữ liệu vật lý rất thấp:

$$B = 16.000 \text{ mẫu/s} \times 2 \text{ byte/mẫu} = 32.000 \text{ byte/s} = 32 \text{ KB/s} \tag{24}$$

Khi ghép 2 mẫu 16-bit thành một từ 32-bit (chẵn khung), HPS chỉ cần phát 8.000 thao tác ghi/giây. Trên xung nhịp bus 50 MHz, một chu kỳ ghi bus tốn 20 ns. Ngay cả khi ước lượng với con số cực kỳ bi quan là $1\ \mu$s cho mỗi thao tác ghi trong không gian người dùng của Linux kernel, tổng thời gian CPU tiêu tốn cho việc truyền dữ liệu trong mỗi 1 giây âm thanh chỉ là $8.000 \times 1\ \mu\text{s} = 8$ ms, tương ứng hệ số thời gian thực truyền dữ liệu:

$$\text{RTF}_{\text{transfer}} = \frac{8 \text{ ms}}{1.000 \text{ ms}} = 0{,}008 \tag{25}$$

(thời gian ghi thực tế trên Linux cần được đo đạc chính xác trên bo mạch ở Chương 13 – phải đo). Hệ số $0{,}008$ chỉ chiếm chưa đầy 1% thời gian của hệ thống. Ngược lại, cấu hình mSGDMA đòi hỏi phân bổ bộ nhớ vật lý liên tục, khởi tạo bảng mô tả descriptor, quản lý ngắt hoàn tất và tiêu tốn hàng nghìn logic ALM trên Cyclone V. Với băng thông 32 KB/s, mSGDMA là sự phức tạp hóa không cần thiết.

2. Kích thước On-Chip FIFO: 512×16 bit so với 1024×16 bit.

- Một khối RAM nhúng M10K trên Cyclone V có dung lượng 10.240 bit. Ở độ rộng 16-bit, cấu hình sâu nhất của 1 khối M10K là 512 từ $\times$ 16 bit $= 8.192$ bit. FIFO 512×16 chiếm vừa vặn đúng **1 khối M10K duy nhất**.

- Dung lượng 512 mẫu chứa được $512/160 = 3{,}2$ bước nhảy hop (tương đương 32 ms âm thanh), hoàn toàn đủ để hấp thụ các dao động trễ lập lịch (scheduling jitter) của hệ điều hành Linux HPS (thường dưới $2 \ldots 5$ ms).
- Nếu nâng lên 1024×16, thiết kế bắt buộc phải tiêu tốn **2 khối M10K**. Do HPS phát dữ liệu đều đặn mỗi 10 ms và FPGA xử lý một khung chỉ mất khoảng 2 ms, bộ đệm 512 mẫu hầu như luôn ở mức rỗng; việc tăng lên 1024 mẫu không đem lại lợi ích thiết thực mà gây lãng phí tài nguyên RAM nhúng.

Lựa chọn thiết kế: Sử dụng cơ chế **PIO qua cầu nối Lightweight HPS-to-FPGA** kết hợp **On-Chip FIFO** 512×16 **(chiếm đúng 1 M10K)**. Đây là lựa chọn tối giản, vững chắc và tiết kiệm tài nguyên nhất (phù hợp với thiết kế chi tiết ở Chương 1, Mục 1.3).

Bản đồ phân công nội dung chi tiết theo từng chương

Mỗi khối chức năng trong kiến trúc tổng thể trên được nghiên cứu, thiết kế và kiểm chứng chi tiết trong từng chương chuyên biệt của tài liệu này:

- **Chương 1 (WAV trên HPS và Cầu giao tiếp):** Phân tích định dạng WAV nhị phân, giải thuật tính GP và lưới khung Praat bằng C; phân tích đánh đổi lưu lượng và thiết kế On-Chip FIFO (IP `altera_avalon_fifo` và HDL tự viết).
- **Chương 2 (Giao thức Avalon-ST và Mã hóa FSM):** Bản chất giao tiếp bắt tay `valid/ready`, quy tắc `readyLatency` 0 và 1, ngân sách chu kỳ chế độ tệp (file-driven), và so sánh tài nguyên các kiểu mã hóa máy trạng thái FSM (One-Hot, Binary, Gray).
- **Chương 3 (Lọc mép Nyquist FIR):** Hiện thực bộ lọc FIR 31-tap đối xứng bằng FIR Compiler II và HDL gấp tap qua pre-adder; phân tích đáp ứng tần số và cơ chế bypass khi so với Praat.
- **Chương 4 (Chia khung và RAM vòng):** Kỹ thuật đệm trượt 638 mẫu trên RAM vòng 1024×16 (2 khối M10K) với chế độ đọc trước ghi (read-during-write) và quản lý con trỏ cơ sở `rd_base`.
- **Chương 5 (Trừ trung bình cục bộ và DC-Blocker):** Thuật toán trừ trung bình 426 mẫu bằng phép nhân nghịch đảo khớp bit $M = 10.082.083$, $k = 32$; bộ lọc IIR DC-blocker tùy chọn $\alpha = 1 - 2^{-8}$.
- **Chương 6 (Cửa sổ Hanning $N + 1$):** Thiết kế bộ nhớ ROM chứa 638 hệ số Hanning định dạng Q1.15, tối ưu hóa một nửa ROM đối xứng và bộ nhân có chốt thanh ghi.
- **Chương 7 (Tự tương quan bằng MAC):** Trục tính toán nặng nhất của hệ thống: dẫn xuất 98.540 phép nhân-cộng 17-bit, cấu hình khối DSP cứng 18×18 kết hợp cờ `sload` để chuyển độ trễ với 0 nhịp nghỉ.
- **Chương 8 (Chuẩn hóa cửa sổ và Chi phí quãng tám):** Bộ nhớ ROM 256×32 chứa hệ số $C[\tau]$ và $K[\tau]$, kỹ thuật chuẩn hóa $R[\tau]$ về 27 bit để phép nhân vừa vặn trong 1 khối DSP.
- **Chương 9 (Dò đỉnh Parabol và Bộ chia gộp):** Điều kiện tìm đỉnh cục bộ trên dải $[27, 213]$, công thức nội suy parabol đúng dấu, và kiến trúc bộ chia số nguyên LPM_DIVIDE gộp cả nội suy lẫn đổi ra Hz thành một phép chia duy nhất.
- **Chương 10 (Quyết định Voicing):** Bất đẳng thức nhân chéo số nguyên kiểm tra năng lượng và biên độ GP, LP, thay thế hoàn toàn phép chia số thực của Praat.
- **Chương 11 (Bộ lọc trung vị Median-3):** Mạch so sánh lọc trung vị 3 khung nối tiếp, đánh giá khả năng sửa lỗi nhảy quãng tám và tác động tới sai số phân loại vô thanh.
- **Chương 12 (Tích hợp hệ thống và FSM đỉnh):** Kết nối liên hoàn toàn bộ các khối phần cứng, lập bảng phân bổ chu kỳ từng khung, bộ đếm chu kỳ hiệu năng và đóng gói tệp `pitch_f0.bin`.
- **Chương 13 (Kiểm chứng và Đo đạc đối sánh):** Thực hiện đo đạc 3 chiều: sai số chất lượng (GPE, VDE, FFE, cent) so với Praat R_1, R_2; đo thời gian ba phía (chu kỳ FPGA, HPS end-to-end, Praat trên máy tính); bảng so sánh tài nguyên IP và HDL từ báo cáo Fitter.
- **Chương 14 (Bảng kiểm tra lỗi Checklist):** Bảng rà soát 25 tiêu chí kỹ thuật: độ rộng bit, tràn số, độ trễ nhịp, tham số IP và bảo đảm tính tái lập của mã nguồn.
- **Phụ lục A (Bộ chuyển đổi tần số lấy mẫu Resampling):** Thiết kế khối lọc đa pha chuyển đổi tần số âm thanh từ 48 kHz và 44,1 kHz về chuẩn 16 kHz.

Tóm lại: Hệ thống phân chia rành mạch giữa HPS (quản lý tệp, căn lưới thời gian, giao tiếp bus) và FPGA (xử lý số tín hiệu nối tiếp theo dòng); từng khối phần cứng được ánh xạ tương ứng vào từng chương độc lập với kiểm chứng song song hai đường IP và HDL tự viết.

0.5. Các phép đo đánh giá: GPE, VDE, FFE và sai số cent

Để so sánh đường cao độ do mạch số FPGA ước lượng với đường cao độ tham chiếu chuẩn của phần mềm Praat (hoặc cao độ thực *ground-truth* của tệp thử nghiệm), ta không thể dùng các độ đo sai số trung bình bình phương (MSE) thông thường. Tiếng nói gồm các đoạn có thanh (voiced, dây thanh rung) xen kẽ các đoạn vô thanh (unvoiced, âm ma sát hoặc khoảng lặng). Khi một khung bị đoán sai trạng thái thanh tính, giá trị tần số hoàn toàn không xác định, khiến phép trừ số học trực tiếp mất ý nghĩa.

Dẫn xuất các tình huống xảy ra trên một khung phân tích

Xét một khung phân tích bất kỳ tại mốc thời gian t. Gọi F_{ref} là tần số cơ bản của Praat (hoặc ground-truth) và F_{test} là tần số do FPGA tính toán (quy ước quy đổi giá trị 0 đại diện cho trạng thái vô thanh). So sánh giữa hai giá trị này chỉ có thể rơi vào đúng **bốn tình huống vật lý** sau:

- **Tình huống 1: Cả hai bên cùng hữu thanh và gần nhau ($F_{\text{ref}} > 0, F_{\text{test}} > 0$, sai số tương đối $\leq 20\%$).** Đây là các khung ước lượng thành công về mặt cao độ cơ bản. Phần chênh lệch nhỏ giữa hai bên phản ánh sai số làm tròn số học, sự khác biệt giữa thuật toán nội suy đỉnh parabol và nội suy hàm sinc. Tình huống này được đưa vào tập đo **sai số cent mịn (fine-cent error)**.
- **Tình huống 2: Cả hai bên cùng hữu thanh nhưng lệch nhau rất xa ($F_{\text{ref}} > 0, F_{\text{test}} > 0$, sai số tương đối $> 20\%$).** Đây là các lỗi thô nghiêm trọng về mặt giải thuật, thường do mạch số chọn nhầm hài âm bậc hai (nhân đôi quãng tám: $F_{\text{test}} \approx 2F_{\text{ref}}$) hoặc chọn nhầm độ trễ gấp đôi (chia đôi quãng tám: $F_{\text{test}} \approx 0{,}5F_{\text{ref}}$). Hiện tượng này được định nghĩa là **Lỗi cao độ thô (Gross Pitch Error – GPE)**.
- **Tình huống 3: Quyết định thanh tính không đồng nhất (một bên có thanh, bên kia vô thanh).** Hoặc Praat phát hiện có thanh mà FPGA bỏ sót ($F_{\text{ref}} > 0, F_{\text{test}} = 0$), hoặc ngược lại FPGA nhận diện nhầm tiếng ồn thành có thanh ($F_{\text{ref}} = 0, F_{\text{test}} > 0$). Hiện tượng này được định nghĩa là **Lỗi quyết định thanh tính (Voicing Decision Error – VDE)**.
- **Tình huống 4: Cả hai bên cùng vô thanh ($F_{\text{ref}} = 0, F_{\text{test}} = 0$).** Hai bên hoàn toàn đồng thuận về khoảng lặng hoặc âm vô thanh; khung phân tích hoàn toàn chính xác và không có lỗi nào phát sinh.

Từ bốn tình huống trên, cộng đồng xử lý tiếng nói quốc tế chuẩn hóa bốn chỉ số định lượng:

1. Tỉ lệ lỗi quyết định thanh tính (VDE – Voicing Decision Error): Là tỉ số giữa số khung có quyết định thanh tính khác nhau (N_{VDE}, tức Tình huống 3) trên tổng số khung phân tích N:

$$\text{VDE} = \frac{N_{\text{VDE}}}{N} = \frac{\sum_{i=1}^{N} \left[(F_{\text{ref},i} > 0) \oplus (F_{\text{test},i} > 0) \right]}{N} \tag{26}$$

2. Tỉ lệ lỗi cao độ thô (GPE – Gross Pitch Error): Chỉ tính riêng trên tập hợp các khung mà *cả hai bên đều nhận định là có thanh* (N_{both} khung). GPE là tỉ lệ số khung bị lệch tần số quá 20% (N_{GPE}, tức Tình huống 2) trên N_{both}:

$$\text{GPE} = \frac{N_{\text{GPE}}}{N_{\text{both}}} = \frac{\sum_{i \in \text{both}} \mathbb{I}\left(\left| \frac{F_{\text{test},i}}{F_{\text{ref},i}} - 1 \right| > 0{,}20 \right)}{N_{\text{both}}} \tag{27}$$

3. Tỉ lệ lỗi tổng hợp toàn khung (FFE – F_0 Frame Error): Phản ánh bức tranh toàn cảnh về độ chính xác của hệ thống, bằng tổng số khung bị lỗi thanh tính cộng số khung bị lỗi cao độ thô, chia cho tổng số khung N:

$$\text{FFE} = \frac{N_{\text{VDE}} + N_{\text{GPE}}}{N} \tag{28}$$

4. Thống kê sai số cent mịn (Fine-Cent Statistics): Được tính riêng biệt trên các khung ở Tình huống 1 (cùng có thanh và không phạm lỗi thô GPE). Độ lệch cao độ tính bằng cent:

$$C_i = 1.200 \cdot \log_2 \left(\frac{F_{\text{test},i}}{F_{\text{ref},i}} \right) \tag{29}$$

Ta báo cáo bốn đại lượng thống kê: trung bình độ lệch tuyệt đối (Mean $|C|$), độ lệch chuẩn (Std C), phân vị 95 (P95 $|C|$) và sai số mịn cực đại (max $|C|$).

Ý nghĩa của ngưỡng 20% **và vì sao phải loại bỏ lỗi thô khi đo cent?** Một ngưỡng lệch tương đối 20% về mặt tần số tương ứng với bao nhiêu trong cảm thụ âm nhạc? Ta quy đổi trực tiếp ra cent:

$$1.200 \cdot \log_2(1{,}20) \approx 315{,}64 \text{ cent} \approx 3{,}16 \text{ nửa cung (semitones)} \tag{30}$$

Khoảng cách hơn 3 nửa cung vượt xa ngưỡng nghe nhận biết cao độ (JND – Just Noticeable Difference) của con người (khoảng $5 \ldots 10$ cent đối với âm thanh đơn âm hoặc người nghe được huấn luyện, và $10 \ldots 25$ cent đối với tiếng nói tự nhiên trong ngữ cảnh phức tạp). Khi một khung bị lỗi nhảy quãng tám (nhân đôi tần số: $F_{\text{test}} = 2F_{\text{ref}}$), sai số cent lên tới đúng 1.200 cent! Nếu gộp các khung lỗi quãng tám này vào thống kê cent mịn, chỉ cần một khung lỗi 1.200 cent duy nhất cũng đủ làm biến dạng giá trị trung bình từ $0{,}2$ cent tăng lên hàng chục cent, che lấp độ chính xác vi mô của bộ nội suy đỉnh parabol. Do đó, việc tách rời GPE (đánh giá lỗi giải thuật) và cent mịn (đánh giá độ tinh xảo số học) là nguyên tắc bắt buộc cần tuân thủ.

Ví dụ tính tay thu nhỏ trên 10 khung mô phỏng

Để người đọc tự tay kiểm tra từng con số, xét kịch bản mẫu gồm 10 khung phân tích đại diện đầy đủ cho 4 tình huống vật lý (được sinh và tính toán bởi kịch bản `verify_v3/ch00_metrics.py`):

Bảng 3: Bảng tính tay chi tiết các chỉ số chất lượng trên 10 khung mô phỏng sư phạm

Khung	F_{ref} (Hz)	F_{test} (Hz)	Phân loại tình huống	Sai số tương đối	Sai số cent	Trạng thái lỗi
0	0,0	0,0	Cả hai vô thanh (TH 4)	—	—	Không lỗi
1	120,0	120,0	Cùng có thanh (TH 1)	$0{,}00\%$	$+0{,}00$	Khớp hoàn toàn
2	150,0	152,0	Cùng có thanh (TH 1)	$1{,}33\%$	$+22{,}93$	Sai số mịn
3	200,0	196,0	Cùng có thanh (TH 1)	$2{,}00\%$	$-34{,}98$	Sai số mịn
4	220,0	224,0	Cùng có thanh (TH 1)	$1{,}82\%$	$+31{,}19$	Sai số mịn
5	0,0	130,0	Lệch thanh tính (TH 3)	—	—	**Lỗi VDE**
6	140,0	0,0	Lệch thanh tính (TH 3)	—	—	**Lỗi VDE**
7	100,0	200,0	Nhân đôi quãng tám (TH 2)	$100{,}00\%$	$+1.200{,}00$	**Lỗi GPE**
8	300,0	150,0	Chia đôi quãng tám (TH 2)	$50{,}00\%$	$-1.200{,}00$	**Lỗi GPE**
9	0,0	0,0	Cả hai vô thanh (TH 4)	—	—	Không lỗi

Dẫn xuất từng chỉ số từ Bảng 3:

- Tổng số khung: $N = 10$.
- Số khung cùng có thanh: $N_{\text{both}} = 6$ (Khung 1, 2, 3, 4, 7, 8).
- Lỗi thanh tính (VDE): xuất hiện ở Khung 5 và Khung 6 ($N_{\text{VDE}} = 2$). Tỉ lệ:

$$\text{VDE} = \frac{2}{10} = 20{,}0\% \tag{31}$$

- Lỗi cao độ thô (GPE): trong 6 khung cùng có thanh, Khung 7 bị nhân đôi cao độ ($100\% > 20\%$) và Khung 8 bị chia đôi ($50\% > 20\%$), nên $N_{\text{GPE}} = 2$. Tỉ lệ:

$$\text{GPE} = \frac{2}{6} \approx 33{,}3\% \tag{32}$$

- Lỗi tổng hợp toàn khung (FFE):

$$\text{FFE} = \frac{N_{\text{VDE}} + N_{\text{GPE}}}{N} = \frac{2+2}{10} = 40{,}0\% \tag{33}$$

- Thống kê sai số cent mịn trên 4 khung không lỗi thô (Khung 1, 2, 3, 4 với độ lệch tuyệt đối là $0{,}00$, $22{,}93$, $34{,}98$, $31{,}19$ cent):

$$\text{Trung bình tuyệt đối} = \frac{0{,}00 + 22{,}93 + 34{,}98 + 31{,}19}{4} = 22{,}28 \text{ cent} \tag{34}$$

$$\text{Độ lệch chuẩn (Std)} = 25{,}64 \text{ cent} \tag{35}$$

$$\text{Phân vị 95 (P95)} = 34{,}41 \text{ cent} \tag{36}$$

$$\text{Sai số mịn cực đại} = 34{,}98 \text{ cent} \tag{37}$$

Để khẳng định tính đúng đắn của các hàm đo đạc, kịch bản `verify_v3/ch00_metrics.py` đã nạp trực tiếp toàn bộ 16 tệp dữ liệu `.tsv` kết quả trong `golden_v2/out/` và chạy hàm `compute_metrics()`, xác nhận số lượng khung VDE, GPE, FFE và giá trị sai số cent mịn cực đại trùng khớp với từng con số trong `golden_v2/out/compare_summary.json`. Đồng thời, sự khác biệt có chủ ý về trung bình và phân vị 95 (do `compare.py` tính trên toàn bộ các khung cùng có thanh bao gồm cả lỗi thô, còn `ch00_metrics.py` chỉ tính trên các khung cent mịn) đã được ghi nhận và giải thích minh bạch trong mã nguồn.

Tóm lại: VDE đo sự sai lệch phân loại hữu thanh/vô thanh trên toàn tệp, GPE đo lỗi nhảy quãng tám trên các khung cùng hữu thanh, FFE gộp cả hai loại lỗi trên tổng số khung, còn sai số cent mịn đánh giá độ chính xác toán học của bộ nội suy đỉnh sau khi đã bóc tách triệt để các lỗi thô.

0.6. Ngân sách chu kỳ, hệ số thời gian thực RTF, và mạch phát cặp mẫu phần cứng

Khi chuyển dịch một thuật toán từ môi trường máy tính sang chip bán dẫn FPGA, bài toán thiết kế trọng tâm đầu tiên của người kỹ sư là: mạch số có đủ nhanh để xử lý tín hiệu theo thời gian thực (real-time) hay không, và ta cần bao nhiêu tài nguyên phần cứng (bộ nhân DSP, khối nhớ RAM M10K) để đáp ứng thời hạn đó?

Dẫn xuất ngân sách chu kỳ từ nguyên lý đầu tiên

Hệ thống phần cứng trên bo mạch DE10-Standard vận hành với xung nhịp đồng hồ hệ thống $f_{\text{clk}} = 50$ MHz (chu kỳ xung nhịp $T_{\text{clk}} = 20$ ns). Tín hiệu âm thanh chuẩn được lấy mẫu ở tần số $f_s = 16.000$ Hz (chu kỳ lấy mẫu $T_s = 62{,}5\ \mu$s).

Số chu kỳ xung nhịp đồng hồ FPGA có sẵn giữa hai mẫu âm thanh liên tiếp là:

$$N_{\text{cycles/sample}} = \frac{f_{\text{clk}}}{f_s} = \frac{50.000.000}{16.000} = 3.125 \text{ chu kỳ/mẫu} \tag{38}$$

Cứ sau một khoảng thời gian bước nhảy khung $\Delta t = 10$ ms (`hop` = 160 mẫu), hệ thống phải hoàn tất việc tính toán một giá trị F_0 mới. Ngân sách chu kỳ tối đa cho mỗi khung để đạt ngưỡng thời gian thực là:

$$N_{\text{budget/hop}} = 160 \text{ mẫu} \times 3.125 \text{ chu kỳ/mẫu} = 500.000 \text{ chu kỳ/khung} \tag{39}$$

Con số 500.000 chu kỳ ở 50 MHz chính là trần thời gian thực. Bất kỳ thiết kế nào hoàn thành một khung dưới 500.000 chu kỳ đều chạy nhanh hơn tốc độ phát âm thanh thực tế.

Dẫn xuất số phép nhân-cộng MAC và số chu kỳ của khối tự tương quan

Khối tiêu tốn chu kỳ tính toán nặng nề nhất trong toàn bộ hệ thống là khối tự tương quan. Ta xét một khung có độ dài $N = 638$ mẫu, rà soát trên dải độ trễ từ $\tau_{\text{min}} = 26$ đến $\tau_{\text{max}} = 214$ (tương ứng với $214 - 26 + 1 = 189$ độ trễ).

Tại một độ trễ τ bất kỳ, số cặp mẫu cần nhân và tích lũy là $N - \tau = 638 - \tau$. Tổng số phép nhân-cộng (MAC) cho toàn bộ 189 độ trễ được tính chính xác bằng công thức tổng cấp số cộng:

$$\sum_{\tau=26}^{214} (638 - \tau) = \sum_{\tau=26}^{214} 638 - \sum_{\tau=26}^{214} \tau \tag{40}$$

$$= 189 \times 638 - \frac{189 \times (26 + 214)}{2} \tag{41}$$

$$= 120.582 - \frac{189 \times 240}{2} = 120.582 - 189 \times 120 \tag{42}$$

$$= 120.582 - 22.680 = 97.902 \text{ phép MAC} \tag{43}$$

Để tính năng lượng khung chuẩn hóa tại gốc $\tau = 0$ ($R[0]$), ta cần thêm $N = 638$ phép nhân-cộng nữa:

$$N_{\text{pairs}} = 97.902 + 638 = 98.540 \text{ cặp mẫu} \tag{44}$$

Khối nhân-cộng phần cứng trong Chương 7 được thiết kế với đường ống 2 tầng thanh ghi (thanh ghi ngõ vào toán hạng trong khối DSP cứng và thanh ghi tổng tích lũy ngõ ra), cộng với 1 nhịp đọc từ bộ nhớ RAM M10K hai cổng, tạo ra độ trễ đường ống (pipeline latency) tổng cộng là 3 chu kỳ xung nhịp.

Nhờ cơ chế phát cặp mẫu liên tục không nhịp nghỉ (sẽ phân tích ở phần HDL bên dưới), tổng số chu kỳ xung nhịp từ lúc phát cặp địa chỉ đầu tiên đến khi giá trị $R[214]$ xuất hiện hợp lệ ở đầu ra là:

$$N_{\text{cycles, MAC}} = 98.540 \text{ nhịp phát} + 3 \text{ nhịp trễ} = 98.543 \text{ chu kỳ/khung} \tag{45}$$

Con số 98.543 chu kỳ này đã được đo đạc chính xác bằng bộ mô phỏng iverilog trên mã nguồn `golden_v2/hdl_check/tb_mac638.v`.

Phân tích phương án kiến trúc khối MAC: Tuần tự 1 DSP so với Song song P DSP

Trước khi ấn định thiết kế phần cứng cho khối tự tương quan, ta phân tích đánh đổi giữa hai phương án kiến trúc:

- *Phương án 1 (Kiến trúc tuần tự 1 DSP, $P = 1$):* Dùng duy nhất 1 bộ nhân-cộng MAC 18×18 bit vận hành nối tiếp qua tất cả các cặp mẫu của 190 độ trễ ($R[0]$ và 189 độ trễ τ).
- *Phương án 2 (Kiến trúc song song P DSP, $P \geq 2$):* Bố trí P bộ nhân-cộng MAC hoạt động song song để chia sẻ việc tính toán các độ trễ khác nhau.
- *Đánh đổi định lượng:*
  - **Số chu kỳ:** Số chu kỳ tính toán của khối MAC tỉ lệ nghịch với P:

$$N_{\text{cycles, MAC}} \approx \frac{98.540}{P} + 3 \text{ chu kỳ} \tag{46}$$

    Với $P = 2$, số chu kỳ giảm còn khoảng 49.273 chu kỳ; với $P = 4$, giảm còn khoảng 24.638 chu kỳ.
  - **Tài nguyên DSP:** Số khối DSP tiêu tốn tăng tuyến tính bằng đúng P khối nhân.
  - **Nghẽn cổ chai cổng đọc RAM M10K:** Đây là rào cản vật lý then chốt. Mỗi bộ nhân MAC ở mỗi chu kỳ cần đọc đồng thời 2 mẫu âm thanh $x[n]$ và $x[n+\tau]$. Một khối RAM nhúng M10K chỉ hỗ trợ tối đa 2 cổng đọc độc lập (True Dual-Port RAM). Nếu sử dụng P bộ MAC song song, hệ thống đòi hỏi $2P$ cổng đọc đồng thời tại mỗi nhịp xung nhịp. Để giải quyết, ta buộc phải nhân bản bộ nhớ RAM vòng thành P bản sao giống hệt nhau (tiêu tốn $2P$ khối M10K thay vì 2 khối M10K), hoặc phải thiết kế cơ chế phân vùng ngân hàng nhớ (multi-banking) kèm logic phân xử chuyển mạch vô cùng phức tạp để chống xung đột truy xuất.
  - **Khả năng đáp ứng thời gian thực:** Ở tần số xung nhịp chuẩn 50 MHz, ngân sách cho mỗi bước nhảy khung 10 ms là 500.000 chu kỳ. Kiến trúc tuần tự với $P = 1$ chỉ tiêu tốn 98.543 chu kỳ, tương ứng hệ số $\text{RTF}_{\text{MAC}} \approx 0{,}197$ (nhanh gấp 5 lần thời gian thực).
- *Lựa chọn thiết kế:* Sử dụng **kiến trúc tuần tự 1 khối DSP 18×18 ($P = 1$)**. Vì $P = 1$ đã thừa sức đáp ứng thời gian thực với biên an toàn gấp 5 lần, việc tăng P chỉ gây lãng phí bộ nhân DSP và khối nhớ M10K quý giá trên FPGA mà không đem lại bất kỳ giá trị thực tiễn nào.

Khái niệm Hệ số thời gian thực (RTF) và Độ trễ so với Thông lượng

Hệ số thời gian thực (**RTF – Real-Time Factor**) được định nghĩa là tỉ số giữa thời gian xử lý của phần cứng chia cho thời lượng thực tế của đoạn âm thanh:

$$\text{RTF} = \frac{T_{\text{xử lý}}}{T_{\text{âm thanh}}} = \frac{\text{Số chu kỳ FPGA}}{N_{\text{budget/hop}}} \tag{47}$$

Riêng đối với khối tự tương quan MAC, hệ số RTF đạt được là:

$$\text{RTF}_{\text{MAC}} = \frac{98.543}{500.000} \approx 0{,}197086 \approx 0{,}197 \tag{48}$$

Tổng số chu kỳ của toàn bộ lõi FPGA (bao gồm cả trừ trung bình 426 mẫu, nhân cửa sổ Hanning 638 mẫu, chuẩn hóa cửa sổ, nội suy parabol và lọc median-3) ước lượng chỉ mất khoảng 99.700 chu kỳ/khung (sẽ phân tích chi tiết ở Chương 12):

$$\text{RTF}_{\text{core}} = \frac{99.700}{500.000} \approx 0{,}1994 \approx 0{,}199 \tag{49}$$

Hệ số RTF $\approx 0{,}20$ có nghĩa là: mạch số FPGA chỉ mất 2 mili-giây để tính toán xong một khung âm thanh dài 10 mili-giây! Phần cứng chạy nhanh gấp 5 lần tốc độ phát âm thanh thời gian thực.

Chỗ dễ vướng: Độ trễ đường ống (Latency) có làm chậm 98.540 phép tính không? Câu trả lời là hoàn toàn không. Người học cần phân biệt rành mạch giữa *độ trễ (latency)* và *thông lượng (throughput)*. Hãy liên tưởng đến một băng chuyền nhà máy: món hàng đầu tiên mất 3 nhịp di chuyển mới đến điểm cuối của băng chuyền (latency = 3 chu kỳ). Nhưng kể từ thời điểm đó trở đi, cứ mỗi nhịp xung nhịp đồng hồ lại có một món hàng hoàn thiện lăn ra khỏi băng chuyền (throughput = 1 kết quả/nhịp). Vì 98.540 cặp mẫu được phát liên tiếp không nghỉ, ta thu được 98.540 kết quả chỉ sau $98.540 + 3 = 98.543$ chu kỳ. Khoảng trễ 3 chu kỳ trên tổng số gần một trăm nghìn chu kỳ chỉ chiếm tỉ lệ vỏn vẹn $3/98.543 \approx 0{,}003\%$, hoàn toàn không đáng kể.

Ba phép đo thời gian và định nghĩa RTF trong hệ thống

Trong báo cáo kiểm thử toàn tuyến (Chương 13), ta đo đạc và so sánh ba mốc thời gian độc lập:

1. **Thời gian lõi FPGA (Core Cycle Count):** Đo bằng thanh ghi đếm chu kỳ phần cứng (`cycle counter`) tích hợp trực tiếp trên FPGA, bấm giờ từ lúc cờ `start` bật đến khi cờ `done` tích cực; quy đổi $\text{RTF}_{\text{FPGA}} = \text{Số chu kỳ}/500.000$.
2. **Thời gian toàn trình HPS (End-to-End HPS Time):** Đo bằng hàm chuẩn POSIX `clock_gettime` (với nguồn xung `CLOCK_MONOTONIC`) trên hệ điều hành Linux của HPS, bao gồm toàn bộ thời gian: đọc tệp WAV từ thẻ SD, bóc tách cấu trúc, tính GP, ghi mẫu qua cầu nối bus, đợi FPGA xử lý, đọc kết quả F0 từ FIFO và ghi tệp nhị phân xuống đĩa.
3. **Thời gian Praat trên máy tính (Laptop Praat Time):** Đo trực tiếp bên trong kịch bản Praat (tệp `praat_pitch.praat`) bằng các lệnh bấm giờ nội bộ, nhằm loại trừ thời gian khởi tạo giao diện GUI và nạp thư viện hệ điều hành. Do Praat mặc định kích hoạt tính toán đa luồng (cơ chế `MelderThread`), số luồng CPU của máy tính xách tay phải được ghi nhận rõ ràng trong báo cáo đo đạc.

Mạch phần cứng Chương 0: Bộ phát cặp mẫu tự tương quan (`ch00_pair_counter`)

Để gắn kết chặt chẽ ngân sách chu kỳ lý thuyết với phần cứng thực tế, ta thiết kế một khối phần cứng tổng hợp được: `rtl/v3/ch00_pair_counter.v`. Khối này có nhiệm vụ phát tuần tự chuỗi địa chỉ $(n, n+\tau)$ để truy xuất bộ nhớ RAM hai cổng, đồng thời sinh ra các cờ điều khiển `sload` (báo nạp tích mới) và `last` (báo kết thúc lag) đúng nhịp cho khối MAC ở Chương 7.

Vì sao không có Intel IP cho khối này? Trong thư viện IP Catalog của Intel Quartus Prime, Intel cung cấp các bộ đếm chuẩn (LPM_COUNTER) hoặc bộ tạo địa chỉ DMA tuyến tính. Tuy nhiên, quy luật duyệt chỉ số tự tương quan $(n, n+\tau)$ trượt hai chiều với giới hạn $n \in [0, N-1-\tau]$ biến thiên theo từng độ trễ τ là một hàm chỉ số phi tuyến tính đặc thù. Không có bất kỳ khối IP nào hỗ trợ sẵn cấu trúc này; việc tự viết mã HDL là lựa chọn tối ưu, linh hoạt và tiết kiệm tài nguyên nhất.

Listing 1: Trích đoạn máy trạng thái và bộ phát cặp mẫu trong `rtl/v3/ch00_pair_counter.v`

```
module ch00_pair_counter #(
    parameter integer N          = 638,
    parameter integer TAU_MIN    = 26,
    parameter integer TAU_MAX    = 214,
    parameter integer ADDR_WIDTH = 10
)(
    input  wire                  clk, rst_n, start,
    input  wire [ADDR_WIDTH-1:0] cfg_n, cfg_tau_min, cfg_tau_max,
    output reg                   busy, done, valid, sload, last,
    output reg  [ADDR_WIDTH-1:0] addr_a, addr_b, tau_out,
    output reg  [31:0]           total_cycles, pair_count
);
    localparam [1:0] STATE_IDLE = 2'b00, STATE_RUN = 2'b01, STATE_DONE = 2'b10;
    reg [1:0]           state;
    reg [ADDR_WIDTH-1:0] n_cnt, tau_cnt, act_n, act_tau_min, act_tau_max;

    wire [ADDR_WIDTH-1:0] max_n = (tau_cnt == 0) ?
                                  (act_n - 1'b1) : (act_n - 1'b1 - tau_cnt);

    always @(posedge clk or negedge rst_n) begin
```

```
        if (!rst_n) begin
            state <= STATE_IDLE;
            busy <= 0; done <= 0; valid <= 0; sload <= 0; last <= 0;
            addr_a <= 0; addr_b <= 0; tau_out <= 0;
            total_cycles <= 0; pair_count <= 0;
            n_cnt <= 0; tau_cnt <= 0;
            act_n <= N; act_tau_min <= TAU_MIN; act_tau_max <= TAU_MAX;
        end else begin
            case (state)
                STATE_IDLE: begin
                    done <= 0;
                    if (start) begin
                        state <= STATE_RUN; busy <= 1; valid <= 1; sload <= 1;
                        act_n <= (cfg_n != 0) ? cfg_n : N;
                        act_tau_min <= (cfg_n != 0) ? cfg_tau_min : TAU_MIN;
                        act_tau_max <= (cfg_n != 0) ? cfg_tau_max : TAU_MAX;
                        addr_a <= 0; addr_b <= 0; tau_cnt <= 0; n_cnt <= 0;
                        last <= ((cfg_n != 0 ? cfg_n : N) == 1);
                        total_cycles <= 1; pair_count <= 1;
                    end
                end
                STATE_RUN: begin
                    total_cycles <= total_cycles + 1'b1;
                    if (n_cnt < max_n) begin
                        n_cnt <= n_cnt + 1'b1;
                        addr_a <= n_cnt + 1'b1;
                        addr_b <= (tau_cnt == 0) ?
                                  (n_cnt + 1'b1) : (n_cnt + 1'b1 + tau_cnt);
                        sload <= 0;
                        last <= (n_cnt + 1'b1 == max_n);
                        pair_count <= pair_count + 1'b1;
                    end else begin
                        if (tau_cnt == 0) begin // Xong R[0], sang TAU_MIN
                            tau_cnt <= act_tau_min; tau_out <= act_tau_min;
                            n_cnt <= 0; addr_a <= 0; addr_b <= act_tau_min;
                            sload <= 1;
                            last <= (act_n - 1'b1 - act_tau_min == 0);
                            pair_count <= pair_count + 1'b1;
                        end else if (tau_cnt < act_tau_max) begin // Sang tau ke tiep
                            tau_cnt <= tau_cnt + 1'b1; tau_out <= tau_cnt + 1'b1;
                            n_cnt <= 0; addr_a <= 0; addr_b <= tau_cnt + 1'b1;
                            sload <= 1;
                            last <= (act_n - 1'b1 - (tau_cnt + 1'b1) == 0);
                            pair_count <= pair_count + 1'b1;
                        end else begin // Hoan tat tat ca cac lag
                            valid <= 0; sload <= 0; last <= 0; busy <= 0; done <= 1;
                            state <= STATE_DONE;
                        end
                    end
                end
                STATE_DONE: begin
                    busy <= 0; valid <= 0; sload <= 0; last <= 0; done <= 1;
                    if (!start) state <= STATE_IDLE;
                end
            endcase
        end
    end
endmodule
```

Giải thích mã nguồn Verilog chi tiết từng dòng:

- **Dòng 1–12 (Khai báo cổng):** Nhận xung nhịp `clk`, reset tích cực mức thấp `rst_n`, xung kích hoạt `start`, và 3 cổng cấu hình độ dài động `cfg_n, cfg_tau_min, cfg_tau_max`. Xuất các cờ trạng thái `busy, done, valid, sload, last`, địa chỉ truy xuất RAM hai cổng `addr_a, addr_b`, chỉ số độ trễ hiện tại `tau_out`, cùng hai thanh ghi đếm chu kỳ và đếm cặp mẫu `total_cycles, pair_count`.
- **Dòng 17–18 (Tín hiệu tổ hợp `max_n`):** Biến `max_n` được tính bằng mạch logic tổ hợp (`wire`) thay vì thanh

ghi có chốt nhịp. Khi $\tau = 0$, chỉ số mẫu cuối là $N-1$; khi $\tau \geq \tau_{\min}$, chỉ số cuối là $N-1-\tau$. Việc tính tổ hợp cho phép FSM đánh giá tức thời điều kiện chạm đỉnh lag (`n_cnt == max_n`) ngay trong chu kỳ hiện tại, loại bỏ hoàn toàn độ trễ 1 nhịp xung nhịp so với việc dùng thanh ghi.

- **Dòng 30–41 (`STATE_IDLE`):** Khi nhận xung kích hoạt `start`:
  - *Dự phòng khi `cfg_n == 0` (dòng 34–36):* Biểu thức `act_n <= (cfg_n != 0) ? cfg_n : N` (tương tự cho `act_tau_min, act_tau_max`) tạo cơ chế dự phòng linh hoạt: mạch nhận tham số cấu hình động từ thanh ghi HPS khi có yêu cầu, hoặc tự động lùi về tham số tĩnh mặc định ($N = 638, \tau \in [26, 214]$) nếu phần mềm truyền giá trị 0.
  - *Khởi tạo `total_cycles` và `pair_count` bằng 1 (dòng 39):* Ngay trong chính chu kỳ nhận `start` này, cặp mẫu đầu tiên $(0, 0)$ của $R[0]$ đã bắt đầu được xuất ra bus địa chỉ cùng cờ `valid = 1, sload = 1`; do đó hai bộ đếm này phải bắt đầu từ 1 để phản ánh chính xác từng chu kỳ vật lý thực tế.
  - *Tính trước cờ `last` (dòng 38):* Biểu thức `last <= ((cfg_n != 0 ? cfg_n : N) == 1)` tính trước cờ kết thúc cho trường hợp biên suy biến $N = 1$ (chỉ có đúng 1 mẫu).
- **Dòng 42–70 (`STATE_RUN`):** Mạch thực thi phát cặp mẫu liên tục không bóng bóng:
  - *Dòng 43–51 (Quét trong cùng một độ trễ):* Tăng dần con đếm mẫu `n_cnt`. Địa chỉ cổng A nhận `addr_a <= n_cnt + 1`, và cổng B nhận `addr_b <= (tau_cnt == 0) ? (n_cnt + 1) : (n_cnt + 1 + tau_cnt)`. Việc cộng thêm 1 là kỹ thuật định địa chỉ nhìn trước (look-ahead addressing): thanh ghi chốt sẵn địa chỉ của chu kỳ xung nhịp kế tiếp để dữ liệu từ RAM M10K xuất hiện đúng thời điểm khối MAC cần. Cờ `sload` hạ về 0 để tiếp tục cộng dồn. Cờ `last` được kích hoạt sớm đúng 1 chu kỳ (`last <= (n_cnt + 1 == max_n)`) để tín hiệu kết thúc lag đi kèm đồng bộ với mẫu cuối cùng vào đường ống MAC.
  - *Dòng 52–56 (Chuyển tiếp tức thì $R[0] \to \tau_{\min}$):* Khi vừa hoàn tất mẫu cuối cùng của $R[0]$ (`tau_cnt == 0`), mạch lập tức nhảy sang `act_tau_min`, phát địa chỉ $(0, \tau_{\min})$, bật cờ `sload = 1` để khối MAC khởi tạo tổng tích lũy mới mà không cần nhịp xóa thanh ghi, và kiểm tra điều kiện biên $N-1-\tau_{\min} == 0$ (trường hợp độ trễ chỉ có đúng 1 mẫu) để chốt cờ `last` ngay.
  - *Dòng 57–64 (Chuyển sang độ trễ kế tiếp $\tau+1$):* Khi ở $\tau < \tau_{\max}$, mạch tăng τ thêm 1, reset `n_cnt = 0`, phát $(0, \tau+1)$, kích hoạt `sload = 1`, và kiểm tra trường hợp góc $N-1-(\tau+1) == 0$ cho cờ `last`. Toàn bộ quá trình chuyển lag diễn ra trong đúng 1 chu kỳ xung nhịp, không có bất kỳ nhịp chết nào.
  - *Dòng 65–68 (Nhánh hoàn tất toàn bộ các lag):* Khi hoàn thành mẫu cuối cùng của độ trễ cực đại $\tau_{\max}$, mạch hạ toàn bộ cờ `valid, sload, last`, bật cờ `done = 1` và chuyển sang `STATE_DONE`.

Mô hình tương đương Python (Twin) và Kết quả kiểm chứng iverilog: Bộ mô hình tương đương số nguyên viết bằng Python (`verify_v3/ch00_pair_counter_twin.py`) mô phỏng chính xác hành vi phát cặp mẫu và tính giá trị băm kiểm tra (checksum 32-bit):

Listing 2: Mô hình tương đương `PairCounterTwin` trong `ch00_pair_counter_twin.py`

```
class PairCounterTwin:
    def __init__(self, N, tau_min, tau_max):
        self.N, self.tau_min, self.tau_max = N, tau_min, tau_max

    def generate_pairs(self):
        pairs = []
        # Lag 0: R[0]
        for n in range(self.N):
            pairs.append({
                'a': n, 'b': n, 'tau': 0,
                'sload': int(n == 0), 'last': int(n == self.N - 1)
            })
        # Lags tau_min .. tau_max
        for tau in range(self.tau_min, self.tau_max + 1):
            max_n = self.N - 1 - tau
            for n in range(max_n + 1):
                pairs.append({
                    'a': n, 'b': n + tau, 'tau': tau,
                    'sload': int(n == 0), 'last': int(n == max_n)
```

```
                })
        return pairs
```

Giải thích cấu trúc và vận hành của mô hình Python Twin: Lớp `PairCounterTwin` đóng vai trò là quy chuẩn vàng (golden specification) độc lập về mặt giải thuật để đối soát với phần cứng:

- *Vòng lặp 1 (dòng 8–14):* Duyệt N mẫu của năng lượng $R[0]$, sinh ra các từ điển chứa địa chỉ $a = n, b = n, \tau = 0$, đánh dấu cờ nạp `sload = 1` tại mẫu đầu tiên ($n = 0$) và cờ kết thúc `last = 1` tại mẫu cuối cùng ($n = N - 1$).
- *Vòng lặp 2 (dòng 16–23):* Lần lượt duyệt qua từng độ trễ τ từ τ_{min} đến τ_{max}. Với mỗi độ trễ, số cặp mẫu tối đa là $\max_n = N - 1 - \tau$. Vòng lặp trong duyệt $n \in [0, \max_n]$, sinh ra cặp địa chỉ $a = n, b = n + \tau$, đánh dấu `sload = 1` tại $n = 0$ và `last = 1` tại $n = \max_n$.
- Danh sách từ điển trả về chứa toàn bộ chuỗi sự kiện chu kỳ đối chu kỳ, được kịch bản kiểm thử dùng để đối chiếu bit-exact với dữ liệu mô phỏng từ testbench Verilog.

Kịch bản kiểm thử (tệp `verify_v3/ch00_test_pair_counter.py`) kết nối với testbench Verilog `tb/v3/tb_ch00_pair_counter.v`, biên dịch bằng `iverilog -g2005` và thực thi bằng `vvp`. Quá trình kiểm chứng bao gồm:

- **Khẳng định cấu hình chuẩn Praat ($N = 638, \tau \in [26, 214]$):** Mạch phát đúng 98.540 cặp mẫu trong đúng 98.540 chu kỳ, sinh đúng 190 xung `sload` và 190 xung `last`. Mã băm kiểm tra chuỗi dữ liệu (canonical checksum 32-bit) đạt giá trị `0x26518cf3`, được khẳng định bằng lệnh `assert` trực tiếp trong testbench và trùng khớp hoàn toàn với mô hình Python.
- **So sánh chuỗi vết chi tiết (Trace Diff cho $N \leq 40$):** Với các cấu hình có kích thước nhỏ ($N \leq 40$), testbench xuất toàn bộ chuỗi tín hiệu chu kỳ đối chu kỳ (`valid, sload, last, addr_a, addr_b, tau`) ra tệp vết và so sánh đối chiếu từng dòng (line-by-line diff), xác nhận chuỗi phát của RTL trùng khít hoàn toàn với mô hình Python twin.
- **Khẳng định không bóng bóng trên 200 cấu hình ngẫu nhiên ($N \in [15, 80]$):** Với toàn bộ 200 cấu hình ngẫu nhiên sinh tự động, testbench kiểm tra và khẳng định điều kiện chu kỳ đối chu kỳ không bóng bóng: tổng số chu kỳ thực tế phải thỏa mãn chính xác tuyệt đối công thức total_cycles $= N + \sum_{\tau=\tau_{\text{min}}}^{\tau_{\text{max}}} (N - \tau)$ cho từng ca thử nghiệm, bảo đảm không có chu kỳ chờ (`valid = 0`) nào chen vào giữa các cặp mẫu. Toàn bộ $201/201$ ca kiểm thử đều vượt qua với 0 lỗi (lưu tại `verify_v3/ch00_pair_counter.log`).

Tóm lại: Ở 50 MHz, ngân sách thời gian thực là 500.000 chu kỳ cho mỗi bước nhảy 10 ms; khối tự tương quan cần 98.543 chu kỳ (hệ số RTF $\approx 0{,}197$), được hiện thực bằng mạch phát cặp mẫu `ch00_pair_counter` chuyển độ trễ với 0 nhịp nghỉ, đã kiểm chứng khớp hoàn toàn 201/201 ca thử nghiệm.

0.7. Bản đồ kiểm chứng ba tầng và bộ golden v2

Vấn đề thực tế: Khi hiện thực một chuỗi xử lý tín hiệu số phức tạp lên phần cứng FPGA (DE10-Standard Cyclone V), nếu ta đưa toàn bộ kiến trúc từ xử lý mẫu đến chia nội suy và xuất dữ liệu lên chip, rồi chỉ so sánh kết quả tần số cơ bản F0 cuối cùng với phần mềm Praat chạy trên máy tính, ta sẽ rơi vào bế tắc hoàn toàn khi xuất hiện sai số. Nếu một khung tín hiệu bị lệch tần số hoặc sai phân loại hữu thanh/vô thanh (V/UV), nguyên nhân bắt nguồn từ đâu?

- Do chỉ số cắt khung lệch một mẫu tại tầng HPS?
- Do khối trừ trung bình cục bộ làm tròn sai hoặc tràn số 17-bit?
- Do bảng ROM Hanning lượng tử hóa sai hệ số tỷ lệ?
- Do khối nhân-cộng tự tương quan MAC bị trễ chu kỳ xung nhịp hoặc sai tín hiệu kích hoạt nạp?
- Hay do phép chia điểm đỉnh parabol số nguyên bị mất mát độ chính xác?

Một sai lệch dù chỉ 1 mẫu hay 1 bit thấp nhất (LSB) ở tầng trước sẽ bị tích lũy và khuếch đại thành sai số hàng trăm cent hoặc sai nhãn V/UV ở tầng sau mà không để lại bất kỳ manh mối nào. Vì vậy, ta cần một kiến trúc kiểm chứng đa tầng chặt chẽ, phân định rạch ròi giữa *tính đúng đắn logic của mạch phần cứng* và *sai số xấp xỉ thuật toán so với Praat*.

0.7.1. Kiến trúc kiểm chứng ba tầng (Three-tier Verification)

Chiến lược kiểm chứng của cuốn sách được xây dựng thành ba tầng độc lập, tạo thành ”tấm lưới bảo vệ” khép kín xuyên suốt từ mã nguồn thuật toán đến chân chip FPGA (Hình 1):

1. **Tầng 1 — Khớp bit chính xác (bit-exact) giữa mô hình Python số nguyên và mô phỏng RTL (Twin vs RTL):** Tầng này so sánh đối ứng bit-exact (khớp chính xác từng bit dữ liệu và từng chu kỳ xung nhịp) giữa mô hình tương đương Python (`golden_v2/fixed_twin.py` và các script twin cục bộ của từng chương) với mô phỏng Verilog RTL (`rtl/v3/` và `tb/v3/`) chạy bằng `iverilog/vvp`. Mỗi khối phần cứng phải vượt qua ít nhất 200 véc-tơ kiểm tra ngẫu nhiên cùng các khung tín hiệu biên dồn nén (stress vectors, biên độ cực trị ± 32.768). Tiêu chuẩn nghiệm thu ở tầng 1 là 0 lỗi: chuỗi bit đầu ra và mã băm kiểm tra (checksum) của RTL phải trùng khớp hoàn toàn với mô hình Python. Tầng này loại bỏ triệt để mọi lỗi logic, lỗi tràn số và lỗi sai lệch chu kỳ giao tiếp Avalon-ST.

2. **Tầng 2 — Khớp bit chính xác (bit-exact) giữa mô phỏng RTL và phần cứng chạy thực (RTL vs Board):** Tầng này so sánh kết quả mô phỏng RTL với dữ liệu đo thực tế trên kit DE10-Standard, được trích xuất thông qua bộ phân tích logic nhúng Quartus SignalTap II hoặc đọc trực tiếp từ bộ đệm DDR của HPS qua bus Avalon-MM. Tầng 2 nhằm phát hiện các lỗi vật lý nằm ngoài tầm kiểm soát của code RTL thuần túy: khởi tạo bộ nhớ M10K qua file `.mif`/`.hex`, cấu hình bộ chia tần và độ ổn định của khối PLL (50 MHz), ràng buộc chân IO, và sự đồng bộ tín hiệu bắt tay trên bus hệ thống Platform Designer (Qsys). Tiêu chuẩn nghiệm thu: chuỗi kết quả F0 phần cứng trả về HPS phải trùng khít hoàn toàn với chuỗi kết quả của mô phỏng RTL.

3. **Tầng 3 — Đánh giá thống kê giữa phần cứng và chuẩn Praat trên máy tính (FPGA/Twin vs Praat):** Sau khi tầng 1 và tầng 2 đảm bảo phần cứng thực thi đúng đặc tả toán học số nguyên, tầng 3 tiến hành so sánh đối chiếu giữa đầu ra của FPGA (hoặc Python Twin) với phần mềm Praat 7.0.03 gốc chạy trên máy tính thông qua công cụ `golden_v2/compare.py`. Thước đo ở tầng này không còn là khớp bit mà là các chỉ số xử lý tín hiệu khách quan: VDE, GPE, FFE và phân bố sai số cent mịn (trung bình, độ lệch chuẩn, phân vị 95, cực đại). Mục tiêu là chứng minh độ lệch âm học giữa giải pháp phần cứng và Praat luôn nằm sâu dưới ngưỡng nghe nhận biết của tai người, đồng thời giải thích tường minh nguyên nhân của từng khung sai lệch.

0.7.2. Cấu trúc bộ công cụ golden v2

Toàn bộ mã nguồn kiểm chứng tham chiếu được đặt tại thư mục `golden_v2/`, đóng vai trò ”trọng tài kỹ thuật” cho toàn bộ tài liệu:

- `constants.py`: Định nghĩa tập trung mọi hằng số suy xuất trực tiếp từ mã nguồn C++ của Praat 7.0.03 (`Sound_to_Pitch.cpp`), bao gồm kiểm tra khẳng định `assert`.
- `frames.py`: Hiện thực hóa chia lưới khung ngắn hạn (`Sampled_shortTermAnalysis`) bằng số thực kép.
- `praat_float_ref.py`: Bản chuyển đổi trực tiếp thuật toán Praat 7.0.03 sang Python số thực chuẩn: trích chọn 15 ứng viên, nội suy sơ bộ parabol, tinh chỉnh độ chính xác cao sinc70 + Brent, bộ dò đường Viterbi (R_1) và đường chi phí bằng 0 (R_2), kết hợp bộ lọc trung vị median-3.
- `fixed_twin.py`: Mô hình số nguyên tương đương bit-exact toàn tuyến. Phần tài liệu docstring của tệp này chính là bản đặc tả số nguyên 10 bước chuẩn hóa mà mạch phần cứng RTL bắt buộc phải tuân theo.
- `gen_roms.py`: Kịch bản tự động sinh bảng ROM Hanning Q1.15 (`rom/hanning638_q15.hex`), ROM bù suy giảm $C[\tau]$ và chi phí $K[\tau]$ (`rom/ck_rom.hex`), cùng tệp `rom/constants.vh`.
- `compare.py`: Kịch bản tự động thực thi chuỗi so sánh đa phương diện, xuất báo cáo đối soát chi tiết (`golden_v2/out/compare_report.md`).

0.7.3. Đặc tả 10 bước số nguyên của lõi phần cứng (fixed_twin.py)

Để mạch phần cứng FPGA có thể hoạt động hoàn toàn bằng số nguyên có dấu với tài nguyên tối thiểu mà không cần khối dấu phẩy động tốn kém, thuật toán ước lượng F0 được phân rã thành 10 bước xử lý số nguyên bit-exact như sau:

1. **Bước 1 — Trừ trung bình cục bộ:** Lấy tổng tích lũy $S = \sum_{j=106}^{531} x[j]$ trên đúng 426 mẫu quanh tâm khung (ứng với hai chu kỳ dài nhất tại floor 75 Hz). Giá trị trung bình nguyên được tính bằng phép nhân-dịch thay thế bộ chia:
$$\text{mean} = \left\lfloor \frac{(S + 213 + 426 \cdot 2^{15}) \cdot 10.082.083}{2^{32}} \right\rfloor - 2^{15} = \left\lfloor \frac{S + 213}{426} \right\rfloor \tag{50}$$

2. **Bước 2 — Nhân cửa sổ Hanning:** Độ lệch $d[j] = x[j] - \text{mean}$ là số nguyên có dấu 17-bit (nằm trong khoảng $[-65.536, 65.535]$). Mẫu sau khi nhân cửa sổ Hanning định dạng Q1.15 được làm tròn và dịch phải:
$$xw[j] = (d[j] \cdot w[j] + 2^{14}) \gg 15 \tag{51}$$
với $w[j] \in [1, 32.767]$ đọc từ ROM. Khung biên cực đại có thể đạt $|xw| = 59.379$, vượt quá 16-bit nên yêu cầu thanh ghi 17-bit có dấu.

3. **Bước 3 — Đỉnh biên độ cục bộ (LP):** Tìm giá trị cực đại tuyệt đối của mẫu trong vùng trung tâm 214 mẫu quanh tâm khung:
$$LP = \max_{j=212}^{425} |xw[j]| \tag{52}$$

4. **Bước 4 — Khối nhân-cộng tự tương quan (MAC):** Tích lũy năng lượng khung $R[0] = \sum_{j=0}^{637} xw[j]^2$ và tương quan chập cho 189 độ trễ:
$$R[\tau] = \sum_{j=0}^{637-\tau} xw[j] \cdot xw[j+\tau], \quad \tau \in [26, 214] \tag{53}$$

5. **Bước 5 — Chuẩn hóa thang đo động:** Tìm số bit dịch động $sh = \max(0, \text{bitlen}(R[0]) - 26)$ để đưa $R[0]$ và toàn bộ các giá trị $R[\tau]$ về dải số nguyên 27-bit:
$$R_{0n} = R[0] \gg sh, \quad R_n[\tau] = R[\tau] \gg sh \tag{54}$$

6. **Bước 6 — Bù suy giảm cửa sổ và trừ chi phí quãng tám (Scoring):** Tích số chuẩn hóa $U[\tau]$ và điểm số đánh giá $S_c[\tau]$ được tính bằng phép nhân số nguyên với các hệ số đọc từ ROM:
$$U[\tau] = (R_n[\tau] \cdot C[\tau] + 2^{13}) \gg 14 \quad (\approx r(\tau) \cdot R_{0n}) \tag{55}$$
$$S_c[\tau] = U[\tau] - \big((R_{0n} \cdot K[\tau] + 2^{19}) \gg 20\big) \quad \left(\approx \left(r(\tau) - 0{,}01 \log_2 \frac{600}{f}\right) \cdot R_{0n}\right) \tag{56}$$
với $C[\tau] \in$ Q2.14 và $K[\tau] \in$ Q12.20.

7. **Bước 7 — Trích chọn ứng viên cực đại cục bộ:** Quét tìm các độ trễ $\tau \in [27, 213]$ thỏa mãn điều kiện tạo đỉnh cục bộ:
$$U[\tau] > U[\tau - 1], \quad U[\tau] \geq U[\tau + 1], \quad 1000 \cdot U[\tau] > 225 \cdot R_{0n} \tag{57}$$
Ứng viên tốt nhất được chọn là vị trí độ trễ τ_p có điểm số $S_c[\tau]$ lớn nhất (argmax).

8. **Bước 8 — Quyết định hữu thanh/vô thanh (Voicing):** Khung được xác nhận là hữu thanh khi và chỉ khi bất đẳng thức tích chéo số nguyên sau đây thỏa mãn:
$$(100 \cdot S_c[\tau_p] - 45 \cdot R_{0n}) \cdot 3 \cdot GP > 100 \cdot R_{0n} \cdot \max(0, 6 \cdot GP - 145 \cdot LP) \tag{58}$$
Bất đẳng thức này phản ánh chính xác điều kiện ngưỡng voicing của Praat: strength $> 0{,}45 + \max(0, 2 - I/(0{,}03/1{,}45))$ với cường độ tương đối $I = LP/GP$.

9. **Bước 9 — Nội suy đỉnh parabol và nghịch đảo tần số F0 gộp:** Lấy hiệu độ dốc $num = U[\tau_p{+}1] - U[\tau_p{-}1]$ và độ cong $den = 2U[\tau_p] - U[\tau_p - 1] - U[\tau_p + 1]$. Sau khi dịch chuẩn hóa $s_2 = \max(0, \text{bitlen}(den) - 24)$, mẫu số chung $D = 2 \cdot den_n \cdot \tau_p + num_n$. Giá trị tần số F0 định dạng Q12.4 được tính gọn bằng duy nhất một phép chia số nguyên:
$$F0_Q12.4 = \left\lfloor \frac{512.000 \cdot den_n + \lfloor D/2 \rfloor}{D} \right\rfloor \tag{59}$$

10. **Bước 10 — Bộ lọc trung vị median-3:** Đầu ra tức thời của khung là $F0_Q12.4$ nếu hữu thanh hoặc 0 nếu vô thanh; sau đó được đưa qua bộ lọc trung vị trượt 3 khung liên tiếp để triệt tiêu các xung nhảy quãng tám cô lập.

0.7.4. Kết quả đối chiếu trên tập tín hiệu tổng hợp chuẩn

Để đánh giá định lượng độ chính xác của bộ mô hình `golden_v2`, ta thực hiện kiểm thử toàn diện trên hai tệp âm thanh tổng hợp chuẩn (tần số lấy mẫu 16 kHz, độ dài 2,8 giây, gồm 277 khung phân tích, bước nhảy hop 160 mẫu, $t_1 = 0{,}020$ s). Tệp thứ nhất là tín hiệu sạch không tạp âm (`synth_glide_vuv_16k.wav`, $GP = 22.946$), tệp thứ hai được cộng thêm nhiễu trắng ở tỷ số $SNR = 5$ dB (`synth_glide_vuv_16k_snr5.wav`, $GP = 22.937$) để kích hoạt các tình huống nhảy quãng tám phức tạp. Kết quả tổng hợp từ công cụ `golden_v2/compare.py` kết hợp kịch bản trích xuất sai số cent mịn `verify_v3/ch00_table_golden.py` được trình bày trong Bảng 4.

Bảng 4: Kết quả đối chiếu toàn tuyến bộ công cụ golden v2 với Praat 7.0.03 trên tín hiệu tổng hợp chuẩn (277 khung, 16 kHz). Lưu ý: Các cột sai số cent phản ánh thống kê cent mịn (loại bỏ khung lỗi thô GPE theo đúng định nghĩa chuẩn tại Mục 0.5), khác với báo cáo `compare_report.md` vốn tính trung bình và phân vị 95 trên toàn bộ các khung cùng có thanh bao gồm cả lỗi thô.

Phép so sánh	**VDE**	**GPE**	**FFE**	**Cent TB**	**Cent p_{95}**	**Cent Max**
Tín hiệu sạch (Clean synth, 208 khung cùng hữu thanh):						
Port float vs Praat R2	0/277	0/208	0,0000	$7{,}9 \cdot 10^{-6}$	$5{,}8 \cdot 10^{-5}$	$7{,}3 \cdot 10^{-5}$
Port float vs Praat R1	0/277	0/208	0,0000	$7{,}9 \cdot 10^{-6}$	$5{,}8 \cdot 10^{-5}$	$7{,}3 \cdot 10^{-5}$
Praat R1 vs Praat R2	0/277	0/208	0,0000	0,00	0,00	0,00
Twin (trước median) vs Praat R2	0/277	0/208	0,0000	0,21	0,48	1,08
Twin + median-3 vs Praat R1	0/277	0/208	0,0000	0,37	0,64	12,96
Praat R1 vs Ground-Truth	4/277	0/207	0,0144	0,30	0,83	7,91
Twin + median-3 vs Ground-Truth	4/277	0/207	0,0144	0,53	1,05	14,28
Tín hiệu có ồn SNR 5 dB (207 khung cùng hữu thanh):						
Port float vs Praat R2	0/277	0/207	0,0000	$1{,}2 \cdot 10^{-5}$	$6{,}3 \cdot 10^{-5}$	$1{,}5 \cdot 10^{-4}$
Port float vs Praat R1	0/277	0/207	0,0000	$1{,}2 \cdot 10^{-5}$	$6{,}4 \cdot 10^{-5}$	$1{,}5 \cdot 10^{-4}$
Praat R1 vs Praat R2 (Viterbi)	0/277	19/207	0,0686	1,01	0,00	37,28
Twin (trước median) vs Praat R2	0/277	3/207	0,0108	3,07	9,78	32,91
Twin + median-3 vs Praat R1	0/277	15/207	0,0542	5,58	20,62	48,41
Praat R1 vs Ground-Truth	3/277	0/207	0,0108	10,56	21,80	29,32
Praat R2 vs Ground-Truth	3/277	19/207	0,0794	10,55	21,79	28,48
Twin (trước median) vs Ground-Truth	3/277	22/207	0,0903	9,12	20,53	25,85
Twin + median-3 vs Ground-Truth	3/277	15/207	0,0650	9,71	25,76	32,68

Đọc bảng. Bảng 4 làm sáng tỏ các mối quan hệ nền tảng của toàn bộ hệ thống:

- *Độ chính xác của bản port mã nguồn (Port float vs Praat):* Sai số cent giữa bản Python dấu phẩy động và phần mềm Praat 7.0.03 gốc chỉ ở mức 10^{-5} đến 10^{-4} cent, với $VDE = 0$ và $GPE = 0$. Con số cực nhỏ này khẳng định ta đã mô phỏng chuẩn xác thuật toán C++ của Praat đến từng phép toán dấu phẩy động kép.
- *Vai trò của bộ dò đường Viterbi (Praat R1 vs R2):* Trên tín hiệu sạch, cấu hình mặc định R_1 và cấu hình không chi phí R_2 cho kết quả trùng khít hoàn toàn. Tuy nhiên, khi chịu ảnh hưởng của tạp âm mạnh (SNR 5 dB), bộ dò đường Viterbi của R_1 sửa được 19 khung nhảy quãng tám mà R_2 (thuần túy chọn đỉnh lớn nhất từng khung) mắc phải.
- *Độ chính xác của lõi số nguyên (Twin vs Praat R2):* Trên tín hiệu sạch, mô hình số nguyên khớp sát với Praat R2: $VDE = 0$, $GPE = 0/208$, sai số cent mịn trung bình chỉ $0{,}21$ cent, $p_{95} = 0{,}48$ cent và sai số cực đại là $1{,}08$ cent (hoàn toàn không thể nhận biết bởi tai người). Trên tín hiệu ồn 5 dB, twin chỉ lệch 3/207 khung GPE so với R2 (các khung 63, 64, 172). Nguyên nhân không phải do sai số lượng tử hóa số nguyên, mà là hiện tượng hai đỉnh quãng tám cạnh tranh sít sao (near-ties): Praat xếp hạng ứng viên dựa trên độ mạnh tương quan sau khi đã tinh chỉnh bằng hàm sinc70, trong khi twin xếp hạng dựa trên điểm số trên lưới nguyên trước khi nội suy; chênh lệch điểm số giữa hai đỉnh tốt nhất ở 3 khung này chỉ từ $0{,}0005$ đến $0{,}007$, khiến twin chọn đỉnh quãng tám lân cận. Khi loại bỏ 3 khung lỗi thô này, sai số cent mịn của twin so với R2 trên tín hiệu ồn 5 dB đạt trung bình $3{,}07$ cent, $p_{95} = 9{,}78$ cent và cực đại $32{,}91$ cent.
- *Hiệu quả của bộ lọc trung vị phần cứng (Twin + median-3 vs Ground-Truth):* Trên tín hiệu ồn 5 dB, so với sự thật mặt đất (ground-truth), bộ lọc median-3 giúp giảm số khung lỗi thô GPE của phần cứng từ 22 khung xuống còn 15 khung (sửa được 7 khung lỗi quãng tám đơn lẻ), chứng minh hiệu quả rõ rệt của một cấu trúc phần cứng nhỏ gọn.

Ba khác biệt có chủ ý và phân tích hạn chế cố hữu

Để giữ sự minh bạch khoa học, ta cần chỉ rõ ba sai khác có chủ ý giữa thiết kế phần cứng FPGA và thuật toán gốc của Praat (đã được thống nhất tại Mục 0.3):

1. **Nội suy đỉnh parabol thay cho sinc70 + Brent:** Trên tín hiệu sạch, parabol cho sai số nội suy nhỏ hơn $1{,}1$ cent (sai số cực đại $1{,}08$ cent). Tuy nhiên, trên tín hiệu có ồn lớn (SNR 5 dB), hình dạng đỉnh tự tương quan bị méo mó hoặc chẻ đôi, khiến xấp xỉ parabol lệch tới 32,9 cent so với tinh chỉnh sinc70. Đây là cái giá phải trả để tiết kiệm hàng chục nghìn chu kỳ tính toán và tránh thuật toán tìm nghiệm Brent phi tuyến tính trên FPGA.
2. **Xếp hạng ứng viên bằng điểm số trên lưới rời rạc:** Thuật toán phần cứng chọn đỉnh ứng viên tốt nhất $\tau_p = \text{argmax}\, S_c[\tau]$ dựa trên các giá trị nguyên rời rạc trên lưới trước khi nội suy, thay vì tính điểm sức mạnh S_c tại tọa độ thực sau nội suy như Praat. Tại các khung có hai đỉnh quãng tám cạnh tranh sít sao (near-ties) với độ chênh lệch chi phí cục bộ cực nhỏ (chỉ từ $0{,}0005$ đến $0{,}007$ như ghi nhận trong `golden_v2/README`), sự khác biệt giữa điểm số trên lưới và độ mạnh sau nội suy sinc khiến thứ tự ưu tiên giữa hai đỉnh có thể bị hoán đổi (gây ra hiện tượng lệch 3/207 khung GPE ở tệp thử nghiệm SNR 5 dB).
3. **Bộ lọc trung vị median-3 thay cho bộ dò đường quy hoạch động Viterbi:** Vì FPGA xử lý luồng theo từng khung thời gian thực và không lưu toàn bộ ma trận ứng viên của cả tệp âm thanh vào bộ nhớ lớn, nó không thể chạy thuật toán Viterbi toàn cục. Median-3 chỉ quan sát cửa sổ cục bộ 3 khung nên chỉ sửa được các lỗi nhảy quãng tám đơn lẻ (1 khung), không thể khắc phục được chuỗi nhảy quãng tám kéo dài từ 2 khung trở lên.

Ghi chú về tập dữ liệu thử nghiệm: Toàn bộ các con số kiểm chứng trong chương này được tính toán nghiêm ngặt trên tập tín hiệu tổng hợp chuẩn (`synth_glide_vuv_16k.wav` và phiên bản SNR 5 dB). Tập dữ liệu các tệp WAV giọng nói thực tế của anh Tú hiện chưa sẵn sàng tại thời điểm xuất bản chương này; khi có dữ liệu, kịch bản tự động `golden_v2/compare.py` sẽ được tái thực thi để cập nhật bổ sung mà không làm thay đổi kiến trúc kiểm chứng ba tầng đã thiết lập.

Tóm lại: Bản đồ kiểm chứng ba tầng bảo đảm sự nhất quán chặt chẽ giữa mã nguồn Python twin số nguyên, mô phỏng RTL, phần cứng thực tế trên kit DE10-Standard và chuẩn Praat 7.0.03; trên tín hiệu sạch, lõi phần cứng đạt sai số cent trung bình chỉ $0{,}21$ *cent và* $GPE = 0$*; trên tín hiệu ồn 5 dB, sai số cent mịn là* $3{,}07$ *cent (*$p_{95} = 9{,}78$ *cent), và bộ lọc median-3 giúp giảm lỗi thô từ 22 khung xuống 15 khung.*

Bài tập cuối chương

Dưới đây là các bài tập vận dụng nhằm củng cố các nguyên lý nền tảng đã trình bày trong Chương 0. Tất cả các bài tập đều có lời giải chi tiết và số liệu đã được kiểm chứng bằng kịch bản `verify_v3/ch00_exercises.py`.

Bài tập 1 (Hiện tượng nhân đôi tần số khi đếm điểm qua không). Cho tín hiệu âm thanh liên tục có dạng:

$$s(t) = \sin(2\pi \cdot 120t) + 0{,}8\sin(2\pi \cdot 240t) \tag{60}$$

Tín hiệu được lấy mẫu ở tần số $f_s = 16$ kHz.

a) Xác định chu kỳ cơ bản thực tế T_0 và tần số cơ bản F_0 của tín hiệu.

b) Tìm tất cả các thời điểm tín hiệu đổi dấu ($s(t) = 0$) trong một chu kỳ $[0, T_0)$.

c) Nếu một thuật toán đếm số lần đổi dấu để ước lượng F0 trong khoảng thời gian quan sát $T_{\text{obs}} = 0{,}05$ s (50 ms), hãy tính tổng số điểm qua không ghi nhận được và tần số ước lượng $\hat{F}_0$. Nhận xét về kết quả này.

Lời giải chi tiết:

a) Tín hiệu $s(t)$ là tổng của hai thành phần tần số 120 Hz và 240 Hz. Ước số chung lớn nhất của 120 và 240 là 120 Hz. Do đó, tần số cơ bản thực tế là $F_0 = 120$ Hz, tương ứng với chu kỳ cơ bản:

$$T_0 = \frac{1}{120}\ \text{s} \approx 8{,}333\ \text{ms} \tag{61}$$

b) Đặt $\theta = 2\pi \cdot 120t = \omega_0 t$. Khi $t \in [0, T_0)$, góc pha biến thiên trong khoảng $\theta \in [0, 2\pi)$. Ta có:

$$s(t) = \sin(\theta) + 0{,}8\sin(2\theta) = \sin(\theta) + 1{,}6\sin(\theta)\cos(\theta) = \sin(\theta) \cdot (1 + 1{,}6\cos(\theta)) \tag{62}$$

Phương trình $s(t) = 0$ tương đương với hai trường hợp:

- $\sin(\theta) = 0 \implies \theta_1 = 0, \theta_3 = \pi \approx 3{,}1416$ rad.
- $1 + 1{,}6\cos(\theta) = 0 \implies \cos(\theta) = -\frac{1}{1{,}6} = -0{,}625$. Trong khoảng $[0, 2\pi)$, phương trình có hai nghiệm: $\theta_2 = \arccos(-0{,}625) \approx 2{,}2459$ rad và $\theta_4 = 2\pi - 2{,}2459 \approx 4{,}0373$ rad.

Như vậy, trong một chu kỳ T_0, tín hiệu $s(t)$ cắt trục hoành tại đúng 4 điểm pha:

$$\theta \in \{0;\ 2{,}2459;\ 3{,}1416;\ 4{,}0373\} \tag{63}$$

c) Trong khoảng thời gian $T_{\text{obs}} = 0{,}05$ s, số lượng chu kỳ cơ bản hoàn chỉnh là:

$$N_{\text{period}} = \frac{T_{\text{obs}}}{T_0} = \frac{0{,}05}{1/120} = 6{,}0 \text{ chu kỳ} \tag{64}$$

Mỗi chu kỳ có 4 điểm qua không, do đó tổng số lần đổi dấu trong $0{,}05$ s là:

$$N_{\text{zeros}} = 6{,}0 \times 4 = 24 \text{ điểm} \tag{65}$$

Vì mỗi chu kỳ sóng chuẩn chỉ có 2 lần đổi dấu (nửa chu kỳ dương và nửa chu kỳ âm), thuật toán ngây thơ ước lượng tần số theo công thức:

$$\hat{F}_0 = \frac{N_{\text{zeros}}}{2 \cdot T_{\text{obs}}} = \frac{24}{2 \times 0{,}05} = 240{,}0 \text{ Hz} \tag{66}$$

Nhận xét: Tần số ước lượng bị nhân đôi ($\hat{F}_0 = 240$ Hz thay vì 120 Hz), dẫn tới sai số 100% (1200 cent). Nguyên nhân là do thành phần hài âm bậc hai có biên độ lớn ($0{,}8$) đã làm uốn cong dạng sóng và tạo thêm hai điểm cắt giả trong mỗi chu kỳ.

Bài tập 2 (Độ phân giải phổ FFT và sai số cent ở tần số 150 Hz). Một thuật toán ước lượng F0 thực hiện lấy đỉnh biên độ phổ sau biến đổi Fourier nhanh (FFT) độ dài $N = 640$ mẫu tại tần số lấy mẫu $f_s = 16$ kHz.

a) Tính độ rộng của mỗi vạch phổ (bin spacing Δf).

b) Giả sử giọng người nói có tần số cơ bản thực tế rơi vào $F_{\text{true}} = 162{,}5$ Hz (nằm chính giữa hai bin kề nhau). Hãy xác định hai bin lân cận và sai số tần số cực đại nếu chọn đỉnh rời rạc lớn nhất mà không dùng thuật toán nội suy.

c) Tính sai số cực đại này theo đơn vị cent âm học so với tần số thực tế $162{,}5$ Hz. So sánh sai số này với ngưỡng nghe nhận biết cao độ (JND) của con người ($5 \ldots 10$ cent đối với âm thanh đơn âm hoặc người nghe được huấn luyện, và $10 \ldots 25$ cent đối với tiếng nói tự nhiên trong ngữ cảnh phức tạp).

Lời giải chi tiết:

a) Độ phân giải tần số của phép biến đổi FFT độ dài $N = 640$ mẫu là:

$$\Delta f = \frac{f_s}{N} = \frac{16.000}{640} = 25{,}0 \text{ Hz} \tag{67}$$

b) Các vạch phổ rời rạc có tần số $f_k = k \cdot \Delta f = k \cdot 25$ Hz ($k \in \mathbb{N}$). Với $F_{\text{true}} = 162{,}5$ Hz:

$$k = \frac{162{,}5}{25} = 6{,}5 \tag{68}$$

Tần số này nằm chính giữa bin $k = 6$ ($f_6 = 6 \times 25 = 150{,}0$ Hz) và bin $k = 7$ ($f_7 = 7 \times 25 = 175{,}0$ Hz). Nếu chỉ chọn bin có biên độ cực đại rời rạc, thuật toán sẽ chọn bin 6 hoặc bin 7. Sai số tần số cực đại trong trường hợp xấu nhất là nửa bin:

$$|\Delta F_{\text{max}}| = \frac{\Delta f}{2} = \frac{25{,}0}{2} = 12{,}5 \text{ Hz} \tag{69}$$

c) Sai số theo thang cent âm học khi làm tròn về bin 7 (175 Hz) là:

$$E_{\text{cent}} = 1200 \cdot \log_2\left(\frac{175{,}0}{162{,}5}\right) = 1200 \cdot \log_2(1{,}07692) \approx 128{,}30 \text{ cent} \tag{70}$$

Nếu làm tròn về bin 6 (150 Hz), sai số là:

$$E_{\text{cent}} = 1200 \cdot \left|\log_2\left(\frac{150{,}0}{162{,}5}\right)\right| = 1200 \cdot \log_2(1{,}08333) \approx 138{,}57 \text{ cent} \tag{71}$$

Nhận xét: Sai số $128 \ldots 138$ cent tương đương hơn 1,3 bán âm (vượt quá khoảng cách giữa nốt Đô và Đô thăng trên phím đàn piano). Trong khi đó, ngưỡng phân biệt cao độ của con người chỉ từ 5 đến 10 cent (với âm thanh đơn âm) và $10 \ldots 25$ cent (với tiếng nói phức tạp). Do đó, phương pháp tìm đỉnh FFT thô hoàn toàn không đáp ứng được yêu cầu phân tích ngữ điệu giọng nói.

Bài tập 3 (Bù suy giảm cửa sổ Hanning trong miền tự tương quan). Xét một chuỗi mẫu tín hiệu ngắn đối xứng gồm 6 điểm:

$$x = [2,\ 4,\ 6,\ 6,\ 4,\ 2] \tag{72}$$

được nhân với một cửa sổ đối xứng hình chuông:

$$w = [0{,}25,\ 0{,}50,\ 1{,}00,\ 1{,}00,\ 0{,}50,\ 0{,}25] \tag{73}$$

a) Xác định chuỗi mẫu sau khi nhân cửa sổ $xw[n] = x[n] \cdot w[n]$ ($n = 0 \ldots 5$).

b) Tính hàm tự tương quan không chuẩn hóa của tín hiệu $R_{xw}(\tau)$ tại $\tau = 0$ và $\tau = 2$.

c) Tính hàm tự tương quan của chính cửa sổ $R_w(\tau)$ tại $\tau = 0$ và $\tau = 2$.

d) Tính hệ số tương quan chưa chuẩn hóa $r_{\text{unnorm}}(2) = R_{xw}(2)/R_{xw}(0)$ và hệ số tương quan chuẩn hóa theo công thức Boersma $r(2) = \frac{R_{xw}(2)/R_w(2)}{R_{xw}(0)/R_w(0)}$. Nhận xét sự khác biệt.

Lời giải chi tiết:

a) Nhân từng phần tử giữa chuỗi x và cửa sổ w:

$$xw[0] = 2 \times 0{,}25 = 0{,}5, \quad xw[1] = 4 \times 0{,}50 = 2{,}0, \quad xw[2] = 6 \times 1{,}00 = 6{,}0 \tag{74}$$

$$xw[3] = 6 \times 1{,}00 = 6{,}0, \quad xw[4] = 4 \times 0{,}50 = 2{,}0, \quad xw[5] = 2 \times 0{,}25 = 0{,}5 \tag{75}$$

Như vậy $xw = [0{,}5,\ 2{,}0,\ 6{,}0,\ 6{,}0,\ 2{,}0,\ 0{,}5]$.

b) Tính tự tương quan của tín hiệu xw:

$$\begin{aligned} R_{xw}(0) &= \sum_{n=0}^{5} xw[n]^2 = 0{,}5^2 + 2{,}0^2 + 6{,}0^2 + 6{,}0^2 + 2{,}0^2 + 0{,}5^2 \\ &= 0{,}25 + 4{,}0 + 36{,}0 + 36{,}0 + 4{,}0 + 0{,}25 = 80{,}500 \end{aligned} \tag{76}$$

$$\begin{aligned} R_{xw}(2) &= \sum_{n=0}^{3} xw[n] \cdot xw[n+2] = (0{,}5 \times 6{,}0) + (2{,}0 \times 6{,}0) + (6{,}0 \times 2{,}0) + (6{,}0 \times 0{,}5) \\ &= 3{,}0 + 12{,}0 + 12{,}0 + 3{,}0 = 30{,}000 \end{aligned} \tag{77}$$

c) Tính tự tương quan của cửa sổ w:

$$\begin{aligned} R_w(0) &= \sum_{n=0}^{5} w[n]^2 = 0{,}25^2 + 0{,}50^2 + 1{,}00^2 + 1{,}00^2 + 0{,}50^2 + 0{,}25^2 \\ &= 0{,}0625 + 0{,}25 + 1{,}0 + 1{,}0 + 0{,}25 + 0{,}0625 = 2{,}6250 \end{aligned} \tag{78}$$

$$\begin{aligned} R_w(2) &= \sum_{n=0}^{3} w[n] \cdot w[n+2] = (0{,}25 \times 1{,}0) + (0{,}50 \times 1{,}0) + (1{,}0 \times 0{,}50) + (1{,}0 \times 0{,}25) \\ &= 0{,}25 + 0{,}50 + 0{,}50 + 0{,}25 = 1{,}5000 \end{aligned} \tag{79}$$

d) So sánh hai hệ số tương quan:

- Hệ số tương quan chưa chuẩn hóa (ngây thơ):

$$r_{\text{unnorm}}(2) = \frac{R_{xw}(2)}{R_{xw}(0)} = \frac{30{,}000}{80{,}500} \approx 0{,}3727 \tag{80}$$

- Hệ số tương quan chuẩn hóa Boersma (chia cho tự tương quan cửa sổ):

$$r(2) = \frac{R_{xw}(2)/R_w(2)}{R_{xw}(0)/R_w(0)} = \frac{30{,}000/1{,}5000}{80{,}500/2{,}6250} = \frac{20{,}000}{30{,}6667} \approx 0{,}6522 \tag{81}$$

Nhận xét và lưu ý quan trọng về tính tuần hoàn: Do hiệu ứng vát biên của cửa sổ, hệ số chưa chuẩn hóa bị nén giảm giả tạo xuống chỉ còn $0{,}3727$ (giảm tới $62{,}7\%$), có thể rơi xuống dưới ngưỡng hữu thanh $0{,}45$ và bị gán nhầm thành vô thanh. Phép chuẩn hóa Boersma đã bù đắp phần suy giảm và nâng giá trị lên $0{,}6522$. Cần lưu ý rằng chuỗi mẫu ngắn $x = [2, 4, 6, 6, 4, 2]$ bản thân không phải là một tín hiệu tuần hoàn (do có dạng đường bao tam giác hữu hạn); bài tập này minh họa rằng phép chia cho tự tương quan cửa sổ $R_w[\tau]$ triệt tiêu độ dốc suy hao do biên cửa sổ hữu hạn (taper bias), chứ không thể biến đổi một tín hiệu không tuần hoàn thành tuần hoàn.

Bài tập 4 (Tính toán các chỉ số đánh giá GPE, VDE, FFE và sai số cent). Một thử nghiệm so sánh giữa phần mềm chuẩn (Ref) và hệ thống FPGA (Test) trên 6 khung phân tích cho kết quả tần số ước lượng như sau:

Khung	Khung 1	Khung 2	Khung 3	Khung 4	Khung 5	Khung 6
F_{Ref} (Hz)	120,0	0,0	180,0	100,0	220,0	0,0
F_{Test} (Hz)	121,0	150,0	0,0	200,0	225,0	0,0

(Quy ước: Giá trị 0 Hz biểu diễn khung vô thanh).

a) Xác định các khung mắc lỗi quyết định hữu thanh và tính tỷ lệ lỗi VDE.

b) Xác định các khung cùng hữu thanh, phân loại các khung mắc lỗi bước nhảy thô và tính tỷ lệ lỗi GPE (với ngưỡng chuẩn 20%).

c) Tính tỷ lệ lỗi tổng hợp toàn khung FFE.

d) Tính sai số cent của từng khung hữu thanh không bị lỗi thô và sai số cent mịn trung bình trị tuyệt đối.

Lời giải chi tiết:

a) Tổng số khung phân tích là $N = 6$. Khung mắc lỗi quyết định hữu thanh (VDE) là khung có trạng thái V/UV giữa Ref và Test khác nhau:

- Khung 2: Ref = 0 Hz (UV), Test = 150 Hz (V) $\implies$ Lỗi VDE (nhận nhầm vô thanh thành hữu thanh).
- Khung 3: Ref = 180 Hz (V), Test = 0 Hz (UV) $\implies$ Lỗi VDE (bỏ sót khung hữu thanh).

Tổng cộng có 2 khung lỗi VDE. Tỷ lệ lỗi là:

$$\text{VDE} = \frac{2}{6} \approx 33{,}33\% \tag{82}$$

b) Các khung mà cả hai hệ thống cùng phân loại là hữu thanh gồm: Khung 1, Khung 4 và Khung 5 ($N_{\text{both}} = 3$ khung). Ta kiểm tra độ lệch tương đối $|F_{\text{Test}} - F_{\text{Ref}}|/F_{\text{Ref}}$:

- Khung 1: $|121 - 120|/120 = 1/120 \approx 0{,}83\% < 20\%$ (Hợp lệ, lỗi mịn).
- Khung 4: $|200 - 100|/100 = 100/100 = 100\% \geq 20\% \implies$ Lỗi bước nhảy thô GPE (nhảy quãng tám).
- Khung 5: $|225 - 220|/220 = 5/220 \approx 2{,}27\% < 20\%$ (Hợp lệ, lỗi mịn).

Trong số 3 khung cùng hữu thanh, có 1 khung bị lỗi GPE (Khung 4). Tỷ lệ lỗi bước nhảy thô là:

$$\text{GPE} = \frac{1}{3} \approx 33{,}33\% \tag{83}$$

c) Tập hợp các khung mắc lỗi phân loại hoặc lỗi tần số thô bao gồm: Khung 2, Khung 3 (lỗi VDE) và Khung 4 (lỗi GPE). Tổng số khung lỗi là $2 + 1 = 3$ khung. Tỷ lệ lỗi tổng hợp FFE là:

$$\text{FFE} = \frac{3}{6} = 50{,}00\% \tag{84}$$

d) Các khung cùng hữu thanh và không mắc lỗi thô gồm Khung 1 và Khung 5 ($N_{\text{fine}} = 2$):

$$C_1 = 1200 \cdot \log_2\left(\frac{121{,}0}{120{,}0}\right) = 1200 \cdot \log_2(1{,}008333) \approx +14{,}37 \text{ cent} \tag{85}$$

$$C_5 = 1200 \cdot \log_2\left(\frac{225{,}0}{220{,}0}\right) = 1200 \cdot \log_2(1{,}022727) \approx +38{,}91 \text{ cent} \tag{86}$$

Sai số cent mịn trung bình trị tuyệt đối là:

$$\overline{|C|} = \frac{|14{,}37| + |38{,}91|}{2} = \frac{53{,}28}{2} = 26{,}64 \text{ cent} \tag{87}$$

Bài tập 5 (Phân tích ngân sách chu kỳ và hệ số RTF ở tần số xung nhịp 25 MHz và 100 MHz). Một hệ thống ước lượng F0 xử lý tín hiệu âm thanh lấy mẫu ở $f_s = 16$ kHz, độ dài khung $N = 638$ mẫu, bước nhảy khung $hop = 160$ mẫu (10 ms). Khối nhân-cộng tự tương quan MAC cần 98.543 chu kỳ/khung và tổng toàn lõi xử lý ước tính cần 99.700 chu kỳ/khung.

a) Tính ngân sách chu kỳ tối đa của một bước nhảy 10 ms khi mạch làm việc ở tần số xung nhịp $f_{\text{clk}} = 25$ MHz và $f_{\text{clk}} = 100$ MHz.

b) Xác định hệ số thời gian thực của khối tự tương quan RTF_{MAC} và toàn bộ lõi xử lý RTF_{core} ở cả hai mức xung nhịp trên.

c) Nếu hệ thống hoạt động ở tần số 25 MHz, nó có đáp ứng được yêu cầu thời gian thực không? Giả sử cần ghép kênh để xử lý đồng thời $M = 8$ luồng âm thanh độc lập trong thời gian thực trên cùng một FPGA, hãy xác định tần số xung nhịp tối thiểu của lõi tuần tự này.

Lời giải chi tiết:

a) Thời gian vật lý của một bước nhảy khung là $T_{\text{hop}} = 10$ ms $= 0{,}010$ s. Ngân sách chu kỳ tối đa cho phép là:

- Ở tần số $f_{\text{clk}} = 25$ MHz:

$$N_{\text{budget}} = 25 \times 10^6 \times 0{,}010 = 250.000 \text{ chu kỳ} \tag{88}$$

- Ở tần số $f_{\text{clk}} = 100$ MHz:

$$N_{\text{budget}} = 100 \times 10^6 \times 0{,}010 = 1.000.000 \text{ chu kỳ} \tag{89}$$

b) Hệ số thời gian thực $\text{RTF} = N_{\text{cycles}}/N_{\text{budget}}$:

- Ở tần số 25 MHz:

$$\text{RTF}_{\text{MAC}} = \frac{98.543}{250.000} \approx 0{,}3942 \tag{90}$$

$$\text{RTF}_{\text{core}} = \frac{99.700}{250.000} \approx 0{,}3988 \tag{91}$$

- Ở tần số 100 MHz:

$$\text{RTF}_{\text{MAC}} = \frac{98.543}{1.000.000} \approx 0{,}0985 \tag{92}$$

$$\text{RTF}_{\text{core}} = \frac{99.700}{1.000.000} \approx 0{,}0997 \tag{93}$$

c) Đánh giá khả năng thời gian thực và ghép kênh:

- Vì ở 25 MHz, $\text{RTF}_{\text{core}} \approx 0{,}3988 < 1{,}0$, hệ thống hoàn toàn đáp ứng yêu cầu xử lý thời gian thực. Lõi phần cứng chỉ sử dụng khoảng $39{,}9\%$ năng lực xử lý của xung nhịp và có thời gian nghỉ rỗi hơn 60%.
- Để xử lý đồng thời $M = 8$ kênh âm thanh trong mỗi khoảng thời gian 10 ms, tổng số chu kỳ xử lý cần thiết của toàn bộ 8 kênh là:

$$N_{\text{total}} = 8 \times 99.700 = 797.600 \text{ chu kỳ} \tag{94}$$

  Tần số xung nhịp tối thiểu để hoàn thành 797.600 chu kỳ trong 10 ms là:

$$f_{\text{min}} = \frac{N_{\text{total}}}{T_{\text{hop}}} = \frac{797.600}{0{,}010 \text{ s}} = 79.760.000 \text{ Hz} = 79{,}76 \text{ MHz} \tag{95}$$

Kết luận: Một mức xung nhịp hệ thống phổ thông 100 MHz trên Cyclone V (giả định cần được xác nhận bằng đo đạc F_{max} thực tế trên bo mạch – phải đo) lớn hơn $79{,}76$ MHz, hoàn toàn đủ khả năng ghép kênh xử lý cùng lúc 8 luồng âm thanh thời gian thực chỉ với duy nhất một bộ nhân-cộng DSP tuần tự!

Chương 1. WAV trên HPS và cầu HPS–FPGA, chiều đi và chiều về

▶ MỤC TIÊU HỌC TẬP

- Hiểu rõ bản chất vấn đề phân chia nhiệm vụ và truyền nhận dữ liệu giữa hai miền xử lý độc lập trên chip Cyclone V SoC: bộ vi xử lý HPS (ARM Cortex-A9) và vùng logic khả trình FPGA.
- Nắm vững cấu trúc nhị phân của tệp RIFF/WAVE theo từng byte, hiểu rõ lý do vì sao việc nhảy cóc cố định vào độ lệch offset 44 dẫn tới sai lệch dữ liệu nghiêm trọng, và xây dựng bộ bóc tách định dạng WAV tin cậy bằng ngôn ngữ C trên nền tảng Linux.
- Dẫn xuất công thức tính đỉnh biên độ toàn cục globalPeak (GP) của Praat bằng số học nguyên chính xác, triệt tiêu hoàn toàn sự phụ thuộc vào số thực dấu phẩy động trên phần cứng.
- Phân tích tường tận thuật toán tạo lưới phân tích khung ngắn hạn (`Sampled_shortTermAnalysis` và `Sampled_xToLowIndex`), giải mã hiện tượng bẫy sàn số lẻ (odd-sample floor trap) và cách thức mã nguồn HPS bảo vệ tính đều đặn của bước nhảy khung.
- Đánh giá định lượng thông lượng truyền thông qua ba phương án phần cứng: PIO qua cầu Lightweight HPS-to-FPGA, DMA thông qua cầu Full Bridge, và bộ điều khiển mSGDMA; hiểu rõ sự đánh đổi giữa thông lượng, độ phức tạp phần mềm và việc bảo toàn tính nhất quán bộ đệm cache.
- Nắm vững kiến trúc và từng tham số cấu hình của khối IP hàng đợi Intel `altera_avalon_fifo` (On-Chip FIFO Memory), giải thích cơ chế phân rã từ dữ liệu 32-bit thành hai mẫu 16-bit theo thứ tự byte nhỏ (little-endian) và tài nguyên khối nhớ M10K.
- Tự thiết kế và hiện thực khối hàng đợi Avalon-MM write slave sang Avalon-ST source bằng ngôn ngữ Verilog-2001, hiểu rõ cơ chế con trỏ có bit vòng, hành vi tín hiệu `waitrequest` bảo vệ bus và cơ chế phản áp dòng chảy dữ liệu.
- Định nghĩa tường minh bản đồ không gian thanh ghi điều khiển cho toàn bộ lõi xử lý F0 và lập trình trình điều khiển (C driver) tương tác qua giao tiếp ánh xạ bộ nhớ `mmap` trên Linux.

1.1. Vấn đề truyền dữ liệu giữa hai miền HPS và FPGA

Một hệ thống nhúng thực tế không bao giờ bắt đầu bằng một khối logic đứng cô lập. Tín hiệu tiếng nói thu nhận từ micro hoặc lưu trữ sẵn dưới dạng tệp âm thanh WAV được đặt trong hệ thống tệp tin định dạng FAT32 hoặc ext4 trên thẻ nhớ SD. Thẻ nhớ này kết nối trực tiếp với bộ điều khiển ngoại vi của hệ thống vi xử lý cứng HPS (Hard Processor System, gồm hai lõi ARM Cortex-A9 MPCore chạy hệ điều hành Linux) trên bo mạch DE10-Standard (Cyclone V SoC 5CSXFC6D6F31C6N). Trong khi đó, toàn bộ chuỗi xử lý tín hiệu số chuyên dụng tốc độ cao—từ các phép tích lũy tự tương quan MAC, tra cứu trọng số cửa sổ Hanning, tìm đỉnh parabol cho đến bộ lọc trung vị median-3—lại được hiện thực hóa bên trong lưới logic khả trình FPGA.

Sự thật kỹ thuật đầu tiên cần đối mặt là: **mẫu âm thanh nằm trong bộ nhớ DDR của HPS, còn logic tính toán lại nằm ở FPGA**. Hai miền này thuộc về hai thế giới hoàn toàn tách biệt:

- Miền vi xử lý HPS hoạt động ở xung nhịp cao (thường là 800 MHz đến 925 MHz), có bộ quản lý bộ nhớ MMU (Memory Management Unit), cơ chế dịch địa chỉ ảo (virtual address translation) và bộ nhớ đệm đa tầng (L1/L2 cache).
- Miền logic FPGA hoạt động ở xung nhịp đồng bộ của hệ thống lõi (trong thiết kế này được ấn định là 50 MHz), giao tiếp theo từng chu kỳ xung nhịp xác định thông qua các đường bus chuẩn công nghiệp.

Để kết nối hai miền xử lý này, kiến trúc phần cứng Cyclone V SoC đúc sẵn ba cầu nối giao tiếp AXI (Advanced eXtensible Interface) chuyên dụng đi xuyên qua ranh giới vật lý giữa HPS và FPGA:

1. **Cầu HPS-to-FPGA (Full Bridge):** Đây là cầu nối master tốc độ cao do vi xử lý làm chủ, hỗ trợ bề rộng dữ liệu cấu hình được là 32, 64 hoặc 128 bit, xung nhịp độc lập với miền HPS và được đồng bộ vào miền xung nhịp FPGA. Cầu nối này chiếm một không gian địa chỉ vật lý rộng lớn (từ `0xC0000000` đến `0xFBFFFFFF`, dung lượng gần 1 GB), chuyên chở các khối dữ liệu khổng lồ như khung hình video hoặc bộ đệm mạng.
2. **Cầu Lightweight HPS-to-FPGA (LWHPS-to-FPGA Bridge):** Đây là cầu nối master thứ hai từ phía HPS, nhưng được thu gọn với bề rộng dữ liệu cố định đúng 32 bit và độ trễ truy xuất thấp. Cầu nối này được ánh xạ cố định vào cửa sổ địa chỉ vật lý `0xFF200000` với độ mở span đúng 2 MB (tới `0xFF3FFFFF`). Cầu Lightweight được sinh ra nhằm mục đích điều khiển các thanh ghi trạng thái (CSR) và các cổng ngoại vi giao tiếp nhẹ mà không làm tiêu tốn tài nguyên quản lý bus phức tạp của vi xử lý.

3. **Cầu FPGA-to-HPS:** Đây là cầu nối theo chiều ngược lại, cho phép các bộ master nằm trong vùng logic FPGA (tiêu biểu như bộ điều khiển DMA) chủ động phát lệnh đọc hoặc ghi trực tiếp vào không gian bộ nhớ DDR3 của HPS.

Câu hỏi thiết kế đặt ra là: **Ta nên chọn cầu nào và cơ chế vận chuyển nào cho bài toán ước lượng cao độ F_0?**

Nếu ta dồn toàn bộ việc đọc tệp, giải mã tệp WAV và tính toán lưới khung vào FPGA, ta sẽ phải hiện thực một bộ điều khiển hệ thống tệp (FAT32/ext4) phức tạp trên phần cứng, tiêu tốn hàng nghìn khối logic ALM vô ích mà không đem lại tốc độ nhanh hơn. Ngược lại, nếu ta dồn toàn bộ thuật toán tự tương quan vào vi xử lý ARM, việc tính toán 98.540 phép nhân-cộng trên từng khung 10 ms sẽ chiếm dụng đáng kể thời gian của CPU, làm giảm khả năng đáp ứng của các tác vụ hệ thống khác.

Giải pháp phân chia tối ưu là thực hiện một ranh giới rõ ràng:

- Phía HPS chạy chương trình bằng ngôn ngữ C trên Linux, đảm nhiệm việc bóc tách định dạng tệp WAV, kiểm tra tính hợp lệ của âm thanh, tính toán các tham số thống kê toàn cục (globalPeak, số khung, mốc thời gian t_1, mẫu bắt đầu của từng khung) và quản lý tiến trình.
- Phía FPGA đón nhận luồng dữ liệu mẫu âm thanh thông qua bộ đệm hàng đợi (FIFO), tự động thực hiện chuỗi thuật toán xử lý tín hiệu số ở tốc độ phần cứng, và gửi kết quả cao độ F_0 cùng các cờ trạng thái trở lại cho HPS.

Việc truyền tải dữ liệu giữa hai miền thông qua cầu nối không chỉ đơn thuần là đẩy dữ liệu lên dây dẫn mà còn phải đảm bảo không bao giờ làm tràn bộ nhớ, không làm rơi rụng mẫu âm thanh và không gây nghẽn bus hệ thống. Trong các tiểu mục tiếp theo, ta sẽ lần lượt bóc tách chi tiết từng khâu: từ giải mã tệp WAV, lựa chọn cầu nối với các con số định lượng, thiết kế bộ đệm FIFO ở cả hai hướng (IP và HDL tự viết), cho đến việc thiết lập bản đồ thanh ghi điều khiển thống nhất.

Tóm lại: Dữ liệu âm thanh nằm trong DDR của vi xử lý còn thuật toán tính toán nằm ở logic FPGA; bài toán trung tâm là phân định ranh giới xử lý và lựa chọn cầu nối sao cho việc truyền tải vừa đủ nhanh để đáp ứng thời gian thực, vừa giữ cấu trúc phần cứng và trình điều khiển ở mức đơn giản nhất.

1.2. Đọc tệp WAV đúng chuẩn và tính toán tham số toàn cục trên HPS

Cạm bẫy ngây thơ: Vì sao giả định dữ liệu ở offset 44 luôn thất bại?

Một sai lầm kinh điển mà người mới làm việc với âm thanh số trên FPGA thường mắc phải là mở tệp WAV, bỏ qua 44 byte đầu tiên rồi giả định rằng mẫu âm thanh PCM bắt đầu cố định từ byte thứ 44. Con số 44 byte này chỉ đúng trong trường hợp lý tưởng tối giản nhất: một tệp chỉ chứa duy nhất khối `RIFF` tiêu đề (12 byte), một khối định dạng `fmt` cơ bản không có phần mở rộng (24 byte gồm 8 byte tiêu đề và 16 byte dữ liệu), và 8 byte tiêu đề của khối `data` ($12 + 24 + 8 = 44$).

Tuy nhiên, trong thực tế sản xuất âm thanh, hầu hết các phần mềm biên tập chuẩn (như Audacity, Adobe Audition, Praat hay các công cụ ghi âm hiện đại) đều tự động chèn thêm các khối dữ liệu phụ trợ (auxiliary metadata chunks) vào tiêu đề để lưu trữ thông tin bản quyền, tên nghệ sĩ, mốc thời gian ghi âm hoặc thông số phát sóng. Tiêu biểu nhất là khối danh sách thông tin `LIST` (chứa các thẻ con như `INFO`, `INAM`, `IART`) hoặc khối thông tin phát sóng `bext` (Broadcast Audio Extension). Các khối này thường được đặt ngay sau khối `fmt` và nằm phía trước khối `data`.

Để thấy rõ sự sai lệch này bằng số liệu cụ thể, hãy xét tệp âm thanh thử nghiệm `edge_list_chunk.wav` (trong thư mục `verify_v3/data/`, do kịch bản `make_test_wavs.py` sinh ra). Tệp này chèn một khối `LIST` 18 byte mang nhãn "DE10" xen vào giữa khối `fmt` và khối `data`.

Quan sát trích xuất hex dump thực tế từ tệp `edge_list_chunk.wav`:

Offset	Dữ liệu Hex	Ký tự ASCII	Nhận diện khối
0x0000	52 49 46 46 7e 01 00 00	RIFF~...	Khối `RIFF` tiêu đề tệp
0x0008	57 41 56 45 66 6d 74 20	WAVEfmt	Định dạng WAVE + Khối `fmt`
0x0010	10 00 00 00 01 00 01 00	....	16 byte, PCM không nén, mono
0x0018	80 3e 00 00 00 7d 00 00	.>...}..	16.000 Hz, 32.000 byte/s
0x0020	02 00 10 00 4c 49 53 54	....LIST	16-bit, bắt đầu khối `LIST`
0x0028	12 00 00 00 49 4e 46 4f	....INFO	Kích thước 18 byte, nhãn `INFO`
0x0030	49 4e 41 4d 06 00 00 00	INAM....	Thẻ `INAM`, độ dài 6 byte
0x0038	44 45 31 30 00 00 64 61	DE10..da	Dữ liệu "DE10", đầu khối `data`
0x0040	74 61 40 01 00 00 00 00	ta@.....	Ký tự `ta`, kích thước 320 byte

Nếu một bộ đọc ngây thơ nhảy cóc thẳng vào vị trí byte 44 (`0x002C`), nó sẽ đọc đúng 4 byte ký tự ASCII `"INFO"` (mã hex: `49 4E 46 4F`; 4 byte kế tiếp ở offset 48 là `"INAM"`) và nhầm tưởng đó là các mẫu âm thanh PCM 16-bit!

- Hai byte đầu tiên tại offset 44 là `0x49` và `0x4E`. Theo quy ước số nguyên có dấu bù hai byte nhỏ (little-endian), chúng ghép lại thành mẫu số nguyên:

$$x_{\text{rác}}[0] = \texttt{0x4E49} = +20.041 \tag{96}$$

- Hai byte tiếp theo tại offset 46 là `0x46` và `0x4F`, ghép lại thành mẫu số nguyên:

$$x_{\text{rác}}[1] = \texttt{0x4F46} = +20.294 \tag{97}$$

Hai mẫu rác này có biên độ rất lớn (vượt quá 61% thang đo cực đại của PCM 16-bit), trong khi khối âm thanh thật sự `data` phải tới byte 62 (`0x003E`) mới xuất hiện và các mẫu âm thanh thực tế chỉ bắt đầu từ byte 70 (`0x0046`). Hệ quả là:

1. Âm thanh giải mã bị lệch pha đúng 26 byte (13 mẫu âm thanh), làm toàn bộ các khung phân tích bị trôi mốc thời gian so với phần mềm Praat.
2. Hai mẫu văn bản bị đọc nhầm thành hai xung đột biến biên độ > 20.000, tạo ra một xung nổ ở đầu tệp và làm sai lệch nghiêm trọng giá trị đỉnh biên độ toàn cục globalPeak, từ đó phá hỏng logic cổng im lặng ở Chương 10.

Cấu trúc phân cấp chuẩn của tệp RIFF/WAVE từ mức byte

Định dạng tệp WAV thuộc họ tệp hoán đổi tài nguyên RIFF (Resource Interchange File Format) do Microsoft và IBM đồng phát triển. Một tệp RIFF được tổ chức thành một cây chứa các khối (chunks) lồng nhau. Mỗi khối bắt buộc phải có cấu trúc tiêu đề 8 byte mở đầu gồm:

- **Mã nhận diện khối (Chunk ID):** 4 byte ký tự ASCII (FourCC, Four Character Code) xác định loại khối.
- **Kích thước khối (Chunk Size):** số nguyên không dấu 32-bit ở định dạng byte nhỏ (little-endian), cho biết độ dài chính xác của phần dữ liệu bên trong khối (không tính 8 byte tiêu đề của chính nó).

Tiêu đề tệp bắt đầu bằng chuỗi nhận diện `"RIFF"`, theo sau là kích thước toàn tệp trừ 8 byte đầu, và mã định dạng `"WAVE"`. Sau 12 byte đầu tiên này là một chuỗi các khối nằm liên tiếp nhau. Một trình đọc chuẩn bắt buộc phải duyệt tuần tự qua từng khối theo thuật toán nhảy cóc (chunk jumping): đọc 4 byte ID, đọc 4 byte kích thước S, kiểm tra xem khối đó có phải là khối ta cần hay không; nếu không phải, dùng hàm dịch chuyển con trỏ tệp (`fseek`) để nhảy qua đúng S byte nhằm đến đầu khối tiếp theo.

Quy tắc đệm từ của chuẩn RIFF (Word Alignment Padding): Chuẩn kỹ thuật RIFF quy định: **mọi khối bắt buộc phải bắt đầu tại một địa chỉ byte chẵn**. Do đó, nếu kích thước dữ liệu S của một khối là một số lẻ (tức $S \pmod 2 \neq 0$), bên ghi tệp bắt buộc phải chèn thêm đúng 1 byte đệm có giá trị `0x00` vào ngay sau dữ liệu của khối đó. Khi nhảy qua khối, trình đọc phải dịch chuyển con trỏ một khoảng là:

$$\Delta_{\text{jump}} = S + (S \,\&\, 1) \tag{98}$$

Nếu bỏ qua việc kiểm tra bit lẻ này, khi gặp các khối siêu dữ liệu có kích thước lẻ (như tệp thử nghiệm `edge_odd_chunk.wav`), con trỏ tệp sẽ bị lệch 1 byte. Toàn bộ các mã FourCC tiếp theo bị đọc lệch thành các chuỗi vô nghĩa và việc giải mã thất bại hoàn toàn.

Một trình đọc WAV đúng chuẩn trên vi xử lý HPS bắt buộc phải kiểm tra nghiêm ngặt 5 điều kiện hợp lệ của khối `fmt` :

1. `AudioFormat == 1`: bắt buộc là định dạng PCM tuyến tính không nén. Các định dạng nén như A-law, μ-law hay IEEE Float đều bị từ chối với mã lỗi `WAV_ERR_UNSUPPORTED_FORMAT`.
2. `NumChannels == 1`: bắt buộc là mono (kênh đơn). Tệp hai kênh (stereo, ví dụ `edge_stereo.wav`) bị từ chối với mã lỗi `WAV_ERR_UNSUPPORTED_CHANNELS` do dữ liệu đan xen làm hỏng phép tự tương quan.

3. `SampleRate == 16000`: tần số lấy mẫu bắt buộc là 16 kHz để phù hợp với thông số thiết kế cửa sổ 40 ms và dải quét độ trễ của FPGA. Tệp có tần số khác (như 44,1 kHz trong `edge_wrong_rate.wav`) bị từ chối với mã `WAV_ERR_UNSUPPORTED_RATE`.
4. `BitsPerSample == 16`: mỗi mẫu âm thanh biểu diễn bởi đúng 16 bit số nguyên có dấu bù hai (dải biểu diễn từ -32.768 đến $+32.767$).
5. `BlockAlign == 2`: mỗi mẫu chiếm đúng 2 byte dữ liệu.

Ví dụ bóc tách tệp thực tế: Tệp mẫu thu nhỏ `mini_speech.wav`

Để quan sát tường tận cấu trúc nhị phân ở mức từng byte, hãy xem xét toàn bộ nội dung của tệp âm thanh thu nhỏ `mini_speech.wav` gồm đúng 8 mẫu âm thanh:

$$s = [0, 100, -200, 300, -400, 500, -600, 700] \tag{99}$$

Địa chỉ Offset	Giá trị Hex (Little-Endian)	Ý nghĩa giải mã kỹ thuật
`0x0000 -- 0x0003`	`52 49 46 46`	Ký tự FourCC: `"RIFF"`
`0x0004 -- 0x0007`	`34 00 00 00`	Kích thước phần còn lại: 52 byte ($60 - 8 = 52$)
`0x0008 -- 0x000B`	`57 41 56 45`	Định dạng tài nguyên: `"WAVE"`
`0x000C -- 0x000F`	`66 6d 74 20`	Ký tự FourCC: `"fmt "`
`0x0010 -- 0x0013`	`10 00 00 00`	Kích thước khối định dạng: 16 byte cơ bản
`0x0014 -- 0x0015`	`01 00`	`AudioFormat = 1` (PCM không nén)
`0x0016 -- 0x0017`	`01 00`	`NumChannels = 1` (kênh đơn mono)
`0x0018 -- 0x001B`	`80 3e 00 00`	`SampleRate = 16.000 Hz` ($0x00003E80 = 16.000$)
`0x001C -- 0x001F`	`00 7d 00 00`	`ByteRate = 32.000 byte/s` ($16.000 \times 2 = 32.000$)
`0x0020 -- 0x0021`	`02 00`	`BlockAlign = 2 byte/mẫu`
`0x0022 -- 0x0023`	`10 00`	`BitsPerSample = 16 bit/mẫu`
`0x0024 -- 0x0027`	`64 61 74 61`	Ký tự FourCC: `"data"`
`0x0028 -- 0x002B`	`10 00 00 00`	Kích thước dữ liệu âm thanh: 16 byte (8 mẫu)
`0x002C -- 0x002D`	`00 00`	Mẫu 0: 0
`0x002E -- 0x002F`	`64 00`	Mẫu 1: $+100$ (0x0064)
`0x0030 -- 0x0031`	`38 ff`	Mẫu 2: -200 (0xFF38)
`0x0032 -- 0x0033`	`2c 01`	Mẫu 3: $+300$ (0x012C)
`0x0034 -- 0x0035`	`70 fe`	Mẫu 4: -400 (0xFE70)
`0x0036 -- 0x0037`	`f4 01`	Mẫu 5: $+500$ (0x01F4)
`0x0038 -- 0x0039`	`a8 fd`	Mẫu 6: -600 (0xFDA8)
`0x003A -- 0x003B`	`bc 02`	Mẫu 7: $+700$ (0x02BC)

Trình đọc C trong `sw_v3/ch01_wav.c` hiện thực hóa chính xác giải thuật duyệt khối này và vượt qua toàn bộ 8 tệp kiểm thử biên trong kịch bản kiểm định `ch01_wav_verify.py`.

Dẫn xuất đỉnh biên độ toàn cục globalPeak bằng số nguyên

Trong mã nguồn Praat `Sound_to_Pitch.cpp` (dòng 375–385), trước khi chia khung, Praat tính toán đỉnh biên độ toàn cục của toàn bộ tệp âm thanh:

$$\mathrm{GP}_{\mathrm{praat}} = \max_{1 \le i \le n} |x[i] - \bar{x}| \tag{100}$$

trong đó $\bar{x} = \frac{1}{n}\sum_{i=1}^{n} x[i]$ là giá trị trung bình DC của toàn bộ tệp và mẫu âm thanh $x[i] \in [-1{,}0, +1{,}0)$ được biểu diễn dưới dạng số thực dấu phẩy động đôi (double).

Đại lượng này đóng vai trò quyết định trong việc đánh giá mức cường độ âm thanh tương đối:

$$\text{intensity} = \frac{\text{localPeak}}{\text{globalPeak}} \tag{101}$$

ở Chương 10. Nếu một đoạn âm thanh có biên độ nhỏ nhưng vẫn tuần hoàn rõ rệt (ví dụ khi người nói phát âm thì thầm hoặc nói nhỏ dần ở cuối câu), năng lượng tuyệt đối $R[0]$ giảm xuống rất thấp. Tuy nhiên, tỉ số

localPeak/globalPeak vẫn giữ được giá trị đáng kể, giúp bộ phân loại vô thanh/hữu thanh không bị nhầm lẫn tiếng nói nhỏ thành khoảng lặng hoàn toàn.

Chuyển đổi sang số nguyên không mất độ chính xác: Trên vi xử lý nhúng HPS, ta hoàn toàn có thể tính toán đại lượng này bằng số thực `double`. Tuy nhiên, để cấu hình cho thanh ghi 16-bit của FPGA và đảm bảo không xảy ra bất kỳ sự phân kỳ nào giữa các trình biên dịch, ta quy đổi công thức trên về số nguyên thuần túy. Mẫu số nguyên 16-bit $s[i]$ liên hệ với mẫu thực của Praat qua tỉ lệ $x[i] = s[i]/32.768$. Thay vào công thức trung bình:

$$x[i] - \bar{x} = \frac{s[i]}{32.768} - \frac{\sum_{j=1}^{n} s[j]}{n \cdot 32.768} = \frac{n \cdot s[i] - \sum_{j=1}^{n} s[j]}{n \cdot 32.768} \tag{102}$$

Để đưa giá trị độ lệch cực đại về cùng thang đo với mẫu số nguyên 16-bit (tức nhân lại với 32.768), ta nhận được công thức nguyên chính xác:

$$\text{GP} = \text{round}\left(\frac{\max_{1 \le i \le n} |n \cdot s[i] - S|}{n}\right) \tag{103}$$

với $S = \sum_{j=1}^{n} s[j]$ là tổng tích lũy của toàn bộ n mẫu trong tệp.

Rút gọn phép tìm cực đại về hai điểm biên. Quan sát hàm bậc nhất $f(s) = n \cdot s - S$. Đây là một hàm đơn điệu tăng nghiêm ngặt theo giá trị mẫu s. Do đó, độ lớn tuyệt đối $|n \cdot s - S|$ là một hàm lồi (convex), và giá trị cực đại của nó trên toàn bộ tập mẫu **chỉ có thể đạt được tại một trong hai điểm cực trị**: mẫu có giá trị nhỏ nhất $s_{\text{min}} = \min_i s[i]$ hoặc mẫu có giá trị lớn nhất $s_{\text{max}} = \max_i s[i]$!

Nhờ định lý này, mã nguồn C trên HPS không cần phải lưu trữ toàn bộ mảng mẫu rồi quét lại lần thứ hai. Ngay trong lượt đọc tệp đầu tiên, ta đồng thời tính tổng tích lũy S (dùng biến 64-bit `int64_t` để chống tràn), cập nhật s_{min} và s_{max}. Sau khi đọc xong n mẫu, giá trị GP được tính trực tiếp trong đúng một phép so sánh:

$$\Delta_1 = |n \cdot s_{\text{max}} - S| \tag{104}$$

$$\Delta_2 = |n \cdot s_{\text{min}} - S| \tag{105}$$

$$\text{max_diff} = \max(\Delta_1, \Delta_2) \tag{106}$$

$$\text{GP} = \left\lfloor \frac{\text{max_diff} + \lfloor n/2 \rfloor}{n} \right\rfloor \tag{107}$$

trong đó việc cộng thêm $\lfloor n/2 \rfloor$ trước khi chia nguyên thực hiện chính xác phép làm tròn số học (`round`) về số nguyên gần nhất.

Ví dụ tính tay trên dãy mẫu thu nhỏ (`mini_speech.wav`):
Xét dãy 8 mẫu âm thanh:

$$s = [0, 100, -200, 300, -400, 500, -600, 700] \tag{108}$$

- Số lượng mẫu: $n = 8$.
- Tổng tích lũy: $S = 0 + 100 - 200 + 300 - 400 + 500 - 600 + 700 = 400$.
- Giá trị cực tiểu: $s_{\text{min}} = -600$; Giá trị cực đại: $s_{\text{max}} = 700$.
- Độ lệch tại cực tiểu: $\Delta_2 = |8 \times (-600) - 400| = |-4.800 - 400| = |-5.200| = 5.200$.
- Độ lệch tại cực đại: $\Delta_1 = |8 \times 700 - 400| = |5.600 - 400| = 5.200$.
- Cực đại độ lệch: $\text{max_diff} = 5.200$.
- Giá trị GP:

$$\text{GP} = \left\lfloor \frac{5.200 + \lfloor 8/2 \rfloor}{8} \right\rfloor = \left\lfloor \frac{5.204}{8} \right\rfloor = 650 \tag{109}$$

Con số 650 thu được khớp chính xác với kiểm chứng tự động của kịch bản `ch01_wav_verify.py`.

Áp dụng trên hai tệp âm thanh chuẩn 2,8 s (44.800 mẫu) của đề cương (mục 7):

- Tệp âm thanh sạch (`synth_glide_vuv_16k.wav`): $s_{\text{max}} = 22.939$, $s_{\text{min}} = -22.939$, tổng tích lũy $S = -317.078$, tính ra $\text{GP} = \mathbf{22.946}$ (đã kiểm bằng `ch01_wav_verify.py`).
- Tệp âm thanh có ồn SNR 5 dB (`synth_glide_vuv_16k_snr5.wav`): $s_{\text{max}} = 22.938$, $s_{\text{min}} = -22.278$, tính ra $\text{GP} = \mathbf{22.937}$ (đã kiểm bằng `ch01_wav_verify.py`).

Lưới phân tích khung ngắn hạn: Dẫn xuất thuật toán của Praat

Một điểm khác biệt sâu sắc giữa Praat và các hệ thống xử lý tín hiệu thông thường là cách xác định tâm thời gian của các khung. Trong các giáo trình cơ bản, người ta thường cố định khung 0 bắt đầu từ mẫu 0 ($t = 0$), rồi tịnh tiến đều đặn theo từng bước nhảy hop. Ngược lại, Boersma thiết kế thuật toán phân tích ngắn hạn `Sampled_shortTermAnalysis` (`fon/Sampled.cpp` dòng 71–82) theo nguyên lý **căn giữa đối xứng**: toàn bộ chuỗi khung phân tích phải được đặt đối xứng hoàn hảo xung quanh tâm của tệp âm thanh.

Các bước tính toán diễn ra tuần tự như sau:

1. **Xác định số lượng khung phân tích n_{frames}:** Với tần số lấy mẫu $f_s = 16.000$ Hz, chu kỳ lấy mẫu là $dx = 1/16.000 = 0{,}0000625$ s. Thời lượng vật lý của tệp âm thanh có n_x mẫu là:

$$\text{my_duration} = n_x \cdot dx \tag{110}$$

Độ dài cửa sổ vật lý là $\Delta t_{\text{window}} = 3/75 = 0{,}04$ s (tương ứng 640 mẫu danh định, Praat làm tròn thành 638 mẫu). Bước nhảy thời gian danh định giữa hai khung là $\Delta t = 0{,}75/75 = 0{,}01$ s (tương ứng hop $= 160$ mẫu). Số lượng khung phân tích hợp lệ được tính bằng:

$$n_{\text{frames}} = \left\lfloor \frac{\text{my_duration} - \Delta t_{\text{window}}}{\Delta t} \right\rfloor + 1 \tag{111}$$

2. **Căn tâm và tính mốc thời gian khung đầu tiên t_1:** Quy ước tọa độ thời gian của Praat (`Sound.cpp`) đặt mẫu đầu tiên tại $x_1 = 0{,}5 \cdot dx$ (tâm của khoảng lấy mẫu đầu tiên). Điểm chính giữa của tệp âm thanh là:

$$\text{our_mid} = x_1 - 0{,}5 \cdot dx + 0{,}5 \cdot \text{my_duration} = 0{,}5 \cdot \text{my_duration} \tag{112}$$

Khoảng thời gian mà n_{frames} khung chiếm dụng là thy_duration $= n_{\text{frames}} \cdot \Delta t$. Để chuỗi khung nằm cân đối ở giữa tệp, mốc thời gian của tâm khung đầu tiên t_1 bắt buộc phải là:

$$t_1 = \text{our_mid} - 0{,}5 \cdot \text{thy_duration} + 0{,}5 \cdot \Delta t \tag{113}$$

3. **Tính mốc thời gian t_i và chỉ số mẫu bắt đầu cửa sổ:** Tâm thời gian của khung thứ i ($i = 1, 2, \ldots, n_{\text{frames}}$) là:

$$t_i = t_1 + (i - 1) \cdot \Delta t \tag{114}$$

Để chuyển từ mốc thời gian liên tục t_i sang chỉ số mẫu rời rạc, Praat gọi hàm `Sampled_xToLowIndex` (`fon/Sampled.h` dòng 34):

$$\text{leftSample}_i = \left\lfloor \frac{t_i - x_1}{dx} + 1{,}0 \right\rfloor \tag{115}$$

trong đó dòng 52 của `Sound_to_Pitch.cpp` gọi trực tiếp:

$$\texttt{integer leftSample} = \texttt{Sampled_xToLowIndex(me, t)},\ \texttt{rightSample} = \texttt{leftSample} + \texttt{1}; \tag{116}$$

Mẫu bên phải là $\text{rightSample}_i = \text{leftSample}_i + 1$. Khung cửa sổ Hanning 638 mẫu có nửa chiều dài là halfnsamp_window $= 319$ mẫu. Do đó, chỉ số mẫu bắt đầu của cửa sổ (tính từ 0, tức 0-based) đưa vào bộ đệm FPGA là:

$$\text{win0}_i = \text{rightSample}_i - 319 - 1 = \text{leftSample}_i - 319 \tag{117}$$

Ví dụ tính tay trên hai tệp âm thanh tiêu biểu:

- **Tệp có thời lượng 1,234 s ($n_x = 19.744$ mẫu):** Thời lượng: my_duration $= 19.744 \times 0{,}0000625 = 1{,}234$ s. Số khung: $n_{\text{frames}} = \lfloor (1{,}234 - 0{,}04)/0{,}01 \rfloor + 1 = \lfloor 119{,}4 \rfloor + 1 = 120$ khung. Tâm tệp: our_mid $= 0{,}5 \times 1{,}234 = 0{,}617$ s. Thời lượng phủ: thy_duration $= 120 \times 0{,}01 = 1{,}200$ s. Mốc thời gian khung đầu: $t_1 = 0{,}617 - 0{,}5 \times 1{,}200 + 0{,}005 = 0{,}022000$ s. Tại khung 1: $t_1 = 0{,}022$ s. Vì $x_1 = 0{,}5 \times 0{,}0000625 = 0{,}00003125$ s, ta có:

$$\text{leftSample}_1 = \left\lfloor \frac{0{,}022 - 0{,}00003125}{0{,}0000625} + 1{,}0 \right\rfloor = \lfloor 351{,}5 + 1{,}0 \rfloor = \lfloor 352{,}5 \rfloor = 352 \tag{118}$$

Chỉ số mẫu bắt đầu cửa sổ đầu tiên: $\text{win0}_0 = 352 - 319 = \mathbf{33}$. Khung đầu tiên trên FPGA không bắt đầu ở mẫu 0 mà bắt đầu từ mẫu 33 để khớp hoàn hảo với Praat! Khung cuối cùng ($i = 120$) bắt đầu tại mẫu $\text{win0}_{119} = 19.073$.

- **Tệp chuẩn 2,8 s ($n_x = 44.800$ mẫu):** Thời lượng: my_duration $= 44.800 \times 0{,}0000625 = 2{,}800$ s. Số khung: $n_{\text{frames}} = \lfloor (2{,}800 - 0{,}04)/0{,}01 \rfloor + 1 = 276 + 1 = 277$ khung. Tâm tệp: our_mid $= 1{,}400$ s; thy_duration $= 277 \times 0{,}01 = 2{,}770$ s. Mốc thời gian khung đầu: $t_1 = 1{,}400 - 0{,}5 \times 2{,}770 + 0{,}005 =$ **0,020000** s. Tại khung 1: $t_1 = 0{,}020$ s $\implies$ leftSample$_1 = \lfloor 0{,}020/0{,}0000625 + 0{,}5 \rfloor = \lfloor 320{,}5 \rfloor = 320$. Chỉ số mẫu bắt đầu cửa sổ đầu tiên: win0$_0 = 320 - 319 =$ **1**. Toàn bộ 277 khung đều có bước nhảy hop $=$ win0$_i -$ win0$_{i-1} = 160$ mẫu đều đặn tuyệt đối!

Đón trước chỗ vướng: Bẫy sàn số lẻ (Odd-sample floor trap)

▶ HỎI – ĐÁP TƯ DUY: Vì sao bước nhảy khung trong Praat đôi khi bị co thành 159 hoặc giãn thành 161 mẫu?

Hãy quan sát biểu thức tính toán trong hàm `Sampled_xToLowIndex`:

$$y_i = \frac{t_i - x_1}{dx} + 1{,}0 = \frac{t_i}{dx} + 0{,}5 \tag{119}$$

Thay biểu thức của t_i từ các bước trên vào, ta biến đổi đại số chính xác:

$$\begin{aligned} y_i &= \frac{0{,}5 \cdot n_x \cdot dx - 0{,}5 \cdot n_{\text{frames}} \cdot \Delta t + 0{,}5 \cdot \Delta t + (i-1) \cdot \Delta t}{dx} + 0{,}5 \\ &= 0{,}5 \cdot n_x - \frac{0{,}5 \cdot n_{\text{frames}} \cdot \Delta t}{dx} + \frac{(i - 0{,}5) \cdot \Delta t}{dx} + 0{,}5 \end{aligned} \tag{120}$$

Vì tỉ số $\Delta t/dx = 0{,}01/0{,}0000625 = 160$ là một **số nguyên chẵn tuyệt đối**, nên biểu thức rút gọn thành:

$$y_i = 0{,}5 \cdot n_x - 80 \cdot n_{\text{frames}} + 160 \cdot i - 80 + 0{,}5 \tag{121}$$

Bản chất số học lộ diện ở đây:

- **Khi n_x là số chẵn ($n_x = 2k$):** Đại lượng $0{,}5 \cdot n_x = k$ là một số nguyên. Khi đó $y_i =$ nguyên $+ 0{,}5$. Giá trị luôn rơi vào chính giữa hai số nguyên liên tiếp (phần thập phân là đúng $0{,}5$). Khoảng cách tới biên số nguyên là $0{,}5$, rất lớn so với sai số làm tròn 10^{-16} của số thực double. Do đó hàm lấy sàn $\lfloor y_i \rfloor$ hoàn toàn miễn nhiễm với sai số dấu phẩy động; bước nhảy giữa hai khung liên tiếp luôn bằng đúng:

$$\text{hop} = \lfloor y_{i+1} \rfloor - \lfloor y_i \rfloor = (M + 160) - M = 160 \text{ mẫu (ổn định tuyệt đối).} \tag{122}$$

- **Khi n_x là số lẻ ($n_x = 2k + 1$):** Đại lượng $0{,}5 \cdot n_x = k + 0{,}5$. Khi cộng với $0{,}5$ ở cuối công thức, ta thu được:

$$y_i = (k + 0{,}5) - 80 \cdot n_{\text{frames}} + 160 \cdot i - 80 + 0{,}5 = \text{SỐ NGUYÊN CHÍNH XÁC!} \tag{123}$$

  Đây chính là cơ chế phát sinh bẫy sàn số lẻ: y_i về mặt lý thuyết là một số nguyên hoàn hảo (ví dụ $32.173{,}0$). Nhưng trong chuẩn số thực dấu phẩy động IEEE 754, giá trị thời gian $\Delta t = 0{,}01$ s là một phân số vô hạn tuần hoàn trong hệ nhị phân ($0{,}01_{10} \approx 0{,}000000101000111101\ldots_2$). Khi nhân và cộng dồn qua hàng trăm khung, sai số làm tròn tích lũy ở bit thấp nhất (ULP, Unit in the Last Place) có thể làm giá trị thực tế bị hụt một lượng vô cùng nhỏ:

$$y_i^{\text{thực tế}} = 32.172{,}999999999996362 \tag{124}$$

  Hàm lấy sàn $\lfloor \cdot \rfloor$ lập tức đánh rơi giá trị xuống 32.172 thay vì 32.173! Kết quả là bước nhảy khung bị co lại thành 159 mẫu, và khung ngay sau đó bị bù giãn thành 161 mẫu!

Thực nghiệm kiểm chứng trên 200 tệp âm thanh ngẫu nhiên trong kịch bản `ch01_frames_verify.py` đã chứng thực định lý này:

- Với 100 tệp có độ dài chẵn (n_x chẵn): tỷ lệ xuất hiện bước nhảy lệch 160 là **đúng 0,0%** (100/100 tệp đều có hop 160 hoàn hảo).
- Với 100 tệp có độ dài lẻ (n_x lẻ): có tới **86,0%** số tệp xuất hiện hiện tượng bước nhảy bị giật 159 hoặc 161 mẫu do bẫy sàn số lẻ của Praat!

Để giải quyết triệt để vấn đề này, chương trình C trên HPS (`sw_v3/ch01_frames.c`) tính toán chính xác bằng kiểu `double` theo đúng công thức của Praat nhằm bám sát vị trí khung tham chiếu đến từng mẫu, đồng thời tích hợp cờ `hop_regular`. Nếu phát hiện bước nhảy không đều do số mẫu lẻ, trình điều khiển sẽ phát cảnh báo rõ ràng để người dùng nhận biết nguồn gốc sai lệch tiềm tàng.

Tóm lại: Đọc WAV đúng cách là duyệt theo từng chunk RIFF để tránh bẫy offset 44 và xử lý byte đệm số lẻ; tính đỉnh GP bằng công thức số nguyên quét cực trị một lượt tránh số thực; và lưới khung Praat phải được tính bằng double để nhận diện bẫy sàn số lẻ khi số mẫu âm thanh không chia hết cho hai.

1.3. Các phương án truyền dữ liệu, đánh đổi và lựa chọn

Vấn đề thực tế: Ảo tưởng về sự cần thiết của DMA trong xử lý âm thanh

Khi bắt tay vào thiết kế một hệ thống tích hợp HPS–FPGA, một phản xạ tự nhiên của nhiều kỹ sư phần cứng là lập tức tìm đến các bộ điều khiển truy xuất bộ nhớ trực tiếp DMA (Direct Memory Access, tiêu biểu như IP mSGDMA của Intel). Lập luận thường nghe là: "phải có DMA để truyền dữ liệu tự động ở tốc độ phần cứng, nếu dùng CPU ghi từng từ thì sẽ làm nghẽn vi xử lý và không thể đáp ứng thời gian thực".

Tuy nhiên, trong kỹ nghệ hệ thống, mọi quyết định kiến trúc bắt buộc phải xuất phát từ phép tính định lượng trên nguyên lý đầu tiên: **Lưu lượng thực sự cần vận chuyển là bao nhiêu?**

Hãy làm phép tính số học cơ bản cho tín hiệu âm thanh chuẩn 16 kHz:

- Tần số lấy mẫu: $f_s = 16.000$ mẫu/giây.
- Mỗi mẫu âm thanh PCM 16-bit chiếm đúng 2 byte bộ nhớ.
- Băng thông dữ liệu thực tế sinh ra trong một giây âm thanh là:

$$B_{\text{audio}} = 16.000 \times 2 = 32.000 \text{ byte/giây} = 32 \text{ KB/s} = 0{,}032 \text{ MB/s} \tag{125}$$

Bây giờ, hãy đặt con số 32 KB/s này lên bàn cân với năng lực truyền tải của các cầu nối phần cứng trên SoC Cyclone V:

- Bus bộ nhớ DDR3 của HPS hoạt động ở xung nhịp 400 MHz (tốc độ dữ liệu kép DDR 800 MT/s), bề rộng 32-bit, cho băng thông đỉnh lý thuyết lên tới:

$$B_{\text{DDR3}} = 800 \text{ MT/s} \times 4 \text{ byte} = 3.200 \text{ MB/s} = 3{,}2 \text{ GB/s} \tag{126}$$

- Cầu nối Lightweight HPS-to-FPGA (LWHPS2FPGA) có bề rộng cố định 32-bit. Ở xung nhịp đồng bộ của hệ thống FPGA là 50 MHz, trần băng thông lý thuyết của bus là:

$$B_{\text{LWHPS}} = 50 \text{ MHz} \times 4 \text{ byte} = 200 \text{ MB/s} \tag{127}$$

- Cầu nối tốc độ cao Full HPS-to-FPGA với bề rộng 128-bit ở xung nhịp 100 MHz có thể đạt tới 1.600 MB/s $=$ $1{,}6$ GB/s.

  So sánh định lượng trực tiếp:

$$\frac{B_{\text{audio}}}{B_{\text{LWHPS}}} = \frac{0{,}032 \text{ MB/s}}{200 \text{ MB/s}} = 0{,}00016 = \mathbf{0{,}016}\%! \tag{128}$$

Lưu lượng dữ liệu của dòng âm thanh 16 kHz chỉ chiếm chưa đầy **một phần sáu nghìn** $(1/6.250)$ băng thông khả dụng của cầu nối nhẹ nhất trên chip! Việc vội vã đưa vào một bộ điều khiển DMA phức tạp cho một dòng dữ liệu 32 KB/s là biểu hiện kinh điển của việc tối ưu hóa sớm mà không dựa trên con số.

Ba phương án truyền dữ liệu và sự đánh đổi kỹ thuật

Để đưa ra lựa chọn sáng suốt nhất, ta tiến hành phân tích chi tiết ba phương án truyền nhận khả thi:

Phương án 1: PIO qua cầu Lightweight HPS-to-FPGA (32-bit). Vi xử lý ARM thực hiện các lệnh ghi trực tiếp (Programmed I/O) từ không gian người dùng thông qua con trỏ ánh xạ bộ nhớ `mmap` trên tệp thiết bị `/dev/mem`.

- **Cơ chế đóng gói:** Vì mỗi giao dịch bus của cầu Lightweight chuyển được đúng một từ 32-bit, ta đóng gói hai mẫu âm thanh 16-bit liên tiếp vào một từ duy nhất:

$$\text{word}_{32} = ((s[2k+1] \;\&\; 0\text{xFFFF}) \ll 16) \mid (s[2k] \;\&\; 0\text{xFFFF}) \tag{129}$$

  với mẫu chẵn $s[2k]$ đặt ở 16 bit thấp và mẫu lẻ $s[2k+1]$ đặt ở 16 bit cao theo chuẩn little-endian.

- **Tần suất thao tác ghi:** Để đẩy 1 giây âm thanh (16.000 mẫu), CPU chỉ cần thực hiện đúng:

$$N_{\text{write}} = \frac{16.000}{2} = 8.000 \text{ lệnh ghi/giây} \tag{130}$$

- **Thời gian chiếm dụng CPU và hệ số thời gian thực (RTF):** Hãy đưa ra một giả định rất bi quan rằng mỗi thao tác ghi qua bus AXI/Avalon-MM tốn tới 1 μs (1.000 ns, tương đương 50 chu kỳ xung nhịp 50 MHz của FPGA hoặc gần 800 chu kỳ xung nhịp CPU ARM Cortex-A9):

$$T_{\text{transfer}} = 8.000 \times 1\ \mu\text{s} = 8 \text{ ms cho mỗi 1 giây âm thanh} \tag{131}$$

  Quy đổi ra hệ số thời gian thực của khâu truyền tải:

$$\text{RTF}_{\text{transfer}} = \frac{T_{\text{transfer}}}{1 \text{ s}} = \frac{8 \text{ ms}}{1.000 \text{ ms}} = \mathbf{0{,}008} \tag{132}$$

  Kể cả trong kịch bản bi quan nhất, vi xử lý chỉ mất đúng $0{,}8\%$ năng lực thời gian để vận chuyển toàn bộ dòng âm thanh sang FPGA! Thời gian ghi thực tế trên bo mạch DE10-Standard đo được thông qua hàm `clock_gettime(CLOCK_MONOTONIC)` thường chỉ dao động từ vài chục đến khoảng hơn một trăm nano-giây mỗi giao dịch (con số cụ thể là **phải đo** trên bo mạch thực tế).

- **Độ phức tạp phần mềm:** Rất thấp. Toàn bộ logic chạy hoàn toàn trong không gian người dùng (User Space), không cần viết driver nhân Linux (Kernel Module), không cần quyền can thiệp vào bộ nhớ vật lý của hệ điều hành.

Phương án 2: DMA phân tán modular (mSGDMA) qua cầu Full Bridge. Khối IP mSGDMA (modular Scatter-Gather DMA) nằm trên vùng logic FPGA đóng vai trò master, tự động đọc luồng mẫu từ bộ nhớ DDR của HPS rồi bắn trực tiếp vào giao diện Avalon-ST của đường ống xử lý mà không cần CPU tham gia từng mẫu.

- **Ưu điểm:** Hoàn toàn giải phóng CPU khỏi vòng lặp ghi dữ liệu. CPU chỉ cần kích hoạt descriptor rồi chuyển sang thực hiện các tác vụ khác.
- **Cái giá phần mềm:** Rất phức tạp. Hệ điều hành Linux quản lý bộ nhớ theo các trang ảo (virtual pages) kích thước 4 KB nằm rải rác trong RAM vật lý. Để DMA có thể đọc được:
  1. Cần phân bổ một vùng nhớ vật lý liên tục (Contiguous Memory) bằng cơ chế CMA của Linux kernel hoặc thông qua module hỗ trợ `/dev/udmabuf`.
  2. **Hiểm họa tính nhất quán bộ đệm (Cache Incoherency):** Khi CPU đọc tệp WAV từ thẻ nhớ SD và ghi vào mảng bộ nhớ, các byte dữ liệu có thể còn nằm lưu trong bộ nhớ đệm cache L1/L2 của lõi ARM Cortex-A9 mà chưa được đẩy (flush) xuống các chip nhớ DDR3 bên dưới. Bộ điều khiển DMA trên FPGA khi đọc trực tiếp từ DDR3 sẽ đọc phải dữ liệu rác cũ! Người lập trình bắt buộc phải gọi các hàm xả cache tường minh (`dma_sync_single_for_device` hoặc `arm_dma_flush`), nếu quên hoặc gọi sai thời điểm, toàn bộ dữ liệu âm thanh bị sai mà không hề có bất kỳ cảnh báo lỗi nào.
  3. **Quản lý mô tả phân tán (Descriptors):** Phải tạo và cấu hình các bảng descriptor trong bộ nhớ, xử lý ngắt hoàn thành (interrupt handling) để dọn dẹp bộ đệm.
- **Cái giá phần cứng:** Khối IP mSGDMA tiêu tốn tài nguyên logic ALM và các khối RAM M10K chuyên dụng để làm bộ đệm descriptor và FIFO dữ liệu nội tại **(phải đo, Ch.13)**.

Phương án 3: Cầu Full HPS-to-FPGA (64/128-bit) với cơ chế PIO. Sử dụng cầu nối chính HPS-to-FPGA với bề rộng 64-bit hoặc 128-bit kết hợp với lệnh ghi SIMD (NEON) của ARM để đẩy 4 hoặc 8 mẫu âm thanh trong một chu kỳ truy xuất.

- **Đánh giá:** Băng thông tăng thêm 2 đến 4 lần so với cầu Lightweight, nhưng đối với lưu lượng chỉ 32 KB/s, việc giảm số lần ghi từ 8.000 xuống 2.000 hay 4.000 lần/giây không đem lại bất kỳ cải thiện nhận thấy nào về hiệu năng tổng thể. Trong khi đó, cầu Full Bridge chiếm dụng không gian địa chỉ vật lý rất rộng lớn, đòi hỏi cấu hình mạng chuyển mạch bus AXI phức tạp hơn và việc phân bổ xung nhịp giữa hai miền cần thêm các tầng đồng bộ chuyên dụng.

Bảng so sánh tổng hợp các phương án truyền tải

Bảng 5 tổng hợp toàn diện các chỉ số kỹ thuật và sự đánh đổi giữa ba phương án:

Bảng 5: So sánh định lượng các phương án truyền dữ liệu HPS–FPGA cho tín hiệu 16 kHz.

Chỉ số kỹ thuật	**PA 1: PIO (LWHPS)**	**PA 2: mSGDMA**	**PA 3: PIO (Full)**
Cầu nối vật lý	LWHPS-to-FPGA	Full HPS-to-FPGA	Full HPS-to-FPGA
Bề rộng dữ liệu bus	32 bit	32 hoặc 64 bit	64 hoặc 128 bit
Lưu lượng yêu cầu	32 KB/s (8.000 từ/s)	32 KB/s (8.000 từ/s)	32 KB/s (4.000 từ/s)
Tải băng thông bus	0,016% của 200 MB/s	$<$ 0,005% của 1,6 GB/s	$<$ 0,003% của 1,6 GB/s
Thời gian CPU (RTF)	$\leq$ 0,008 (bi quan 1 μs)	$\approx$ 0,000 (tự động)	$\leq$ 0,004 (bi quan)
Thời gian ghi thực tế	**(phải đo)**	Không áp dụng	**(phải đo)**
Yêu cầu bộ nhớ vật lý	Không (ảo bình thường)	Bắt buộc liên tục (CMA)	Không (ảo bình thường)
Hiểm họa Cache coherency	Không có	Bắt buộc xả cache	Không có
Không gian phần mềm	User Space (`mmap`)	Kernel Module / UIO	User Space (`mmap`)
Tài nguyên phần cứng FPGA	0 ALM, 0 M10K thêm	**phải đo (Ch.13)**	Thêm logic ghép bus
Độ phức tạp kiểm chứng	Rất thấp, xem từng nhịp	Cao, phụ thuộc ngắt	Trung bình

Đọc bảng. Nhìn vào Bảng 5, ta thấy một sự thật hiển nhiên: ở lưu lượng siêu thấp 32 KB/s, việc dùng mSGDMA hoàn toàn không giải quyết được nút thắt hiệu năng nào (bởi vì bản thân khâu truyền tải đã có RTF $\leq$ 0,008, tức nhanh hơn thời gian thực ít nhất 125 lần), nhưng lại kéo theo việc phải can thiệp vào tầng nhân Linux kernel, cấp phát bộ nhớ liên tục và hiểm họa đọc dữ liệu rác do lỗi cache coherency.

Lựa chọn của ta và lý do có số liệu

Từ các phân tích định lượng trên, đề cương quyết định lựa chọn:

1. **Phương án 1 (PIO qua cầu Lightweight Bridge vào bộ đệm On-Chip FIFO) là đường truyền chính thống của toàn bộ tài liệu và dự án**. Có bốn lý do kỹ thuật rõ ràng:
   - *Thông lượng dư thừa:* Hệ số thời gian thực $\text{RTF}_{\text{transfer}} \leq 0{,}008$. CPU chỉ tốn tối đa 8 ms để truyền xong 1 giây âm thanh, 99,2% thời gian còn lại hoàn toàn rảnh rỗi.
   - *Độ tin cậy phần mềm cao nhất:* Trình điều khiển chạy hoàn toàn ở không gian người dùng (User Space), chỉ cần mở tệp `/dev/mem` rồi gọi hàm chuẩn `mmap`. Không có bất kỳ nguy cơ treo nhân hệ điều hành, rò rỉ bộ nhớ hay lỗi lệch cache.
   - *Kiến trúc phần cứng tinh gọn:* Toàn bộ giao diện dữ liệu và thanh ghi điều khiển được gom gọn vào không gian địa chỉ 2 MB của Lightweight Bridge, giải phóng toàn bộ các cổng Full Bridge cho các ứng dụng mở rộng khác trong tương lai.
   - *Dễ dàng gỡ lỗi và kiểm chứng bit-exact:* Người thiết kế có thể đặt các điểm dừng (breakpoint), đọc thanh ghi báo mức đầy `fill_level` của FIFO ở từng chu kỳ xung nhịp và quan sát chính xác từng từ dữ liệu được nạp vào.
2. **Phương án 2 (mSGDMA) được giữ lại làm mục đối chiếu chuyên sâu**: Chương 13 sẽ trình bày cách cấu hình mSGDMA và tiến hành đo đạc thực nghiệm trên phần cứng thật để so sánh chính xác thời gian chiếm dụng CPU và tài nguyên ALM/M10K với phương án PIO.

Tóm lại: Với lưu lượng âm thanh chỉ 32 KB/s (8.000 lần ghi 32-bit mỗi giây), cơ chế PIO qua cầu Lightweight bridge chỉ tiêu tốn RTF $\leq$ 0,008 mà loại bỏ hoàn toàn gánh nặng bộ đệm vật lý và xả cache của DMA, là lựa chọn tối ưu về cả hiệu năng lẫn độ tin cậy.

1.4. Đường (A): Xây dựng bộ đệm bằng Intel On-Chip FIFO IP

Nguyên lý của On-Chip FIFO trong Platform Designer

Trong luồng thiết kế tiêu chuẩn của hệ sinh thái Intel Quartus Prime, công cụ tích hợp hệ thống Platform Designer cung cấp sẵn khối IP lõi mang tên `altera_avalon_fifo` (On-Chip FIFO Memory). Khối IP này đóng vai trò cầu nối thích ứng giữa hai miền giao thức:

- **Miền giao diện bộ nhớ (Avalon-MM):** Do vi xử lý ARM HPS làm chủ (Master). CPU thực hiện các thao tác ghi dữ liệu theo từng khối rời rạc, phụ thuộc vào tiến trình lập lịch của hệ điều hành Linux.
- **Miền luồng dữ liệu (Avalon-ST):** Cung cấp dữ liệu trực tiếp cho lõi xử lý F0 trên FPGA (Sink). Lõi phần cứng yêu cầu dữ liệu mẫu âm thanh chảy liên tục, tuần tự và phải có cơ chế báo bận (backpressure) tức thời.

Để cấu hình IP này hoạt động chính xác và khai thác tối ưu tài nguyên phần cứng của chip Cyclone V, ta cần hiểu rõ các ràng buộc kỹ thuật của tài liệu *Intel Embedded Peripherals IP User Guide*.

Phân tích chi tiết từng tham số cấu hình của Intel On-Chip FIFO

Dưới đây là phân tích cặn kẽ từng tham số trên giao diện đồ họa Platform Designer:

1. Độ sâu bộ đệm (FIFO Depth = 256 từ 32-bit cho 1 khối M10K). Theo tài liệu hướng dẫn *Intel Embedded Peripherals IP User Guide* (chương Avalon-MM Write Slave to Avalon-ST Source):

> "The input is an Avalon-MM write slave with a width of 32 bits … The Avalon-ST output (source) data width must also be 32 bits … If Avalon-MM is selected for one interface and Avalon-ST for the other, the data width is fixed at 32 bits."

Điều này chỉ ra một sự thật kiến trúc cốt lõi: **Bề rộng nội tại của FIFO bắt buộc cố định là 32 bit**, khối IP không hỗ trợ cấu hình bề rộng 16 bit khi giao tiếp giữa Avalon-MM và Avalon-ST.

Do đó, việc tính toán tài nguyên bộ nhớ nhúng M10K (dung lượng danh định 10.240 bit) diễn ra như sau:

- Nếu chọn độ sâu 512 từ 32-bit:

$$N_{\text{bits}} = 512 \times 32 \text{ bit} = 16.384 \text{ bit} > 10.240 \text{ bit} \tag{133}$$

  Trình biên dịch Quartus bắt buộc phải tiêu tốn **2 khối M10K vật lý**.

- Nếu chọn độ sâu 256 từ 32-bit:

$$N_{\text{bits}} = 256 \times 32 \text{ bit} = 8.192 \text{ bit} \leq 10.240 \text{ bit} \tag{134}$$

  Bộ đệm được ánh xạ trọn vẹn vào **đúng 1 khối M10K duy nhất** (ở cấu hình 256×40 hoặc 256×32).

Vì mỗi từ 32-bit chứa 2 mẫu âm thanh 16-bit, độ sâu 256 từ chứa được $256 \times 2 = 512$ mẫu âm thanh. Với bước nhảy khung tiêu chuẩn của Praat là 10 ms ($H = 160$ mẫu), dung lượng 512 mẫu chứa được:

$$N_{\text{hops}} = \frac{512}{160} = 3{,}2 \text{ khung nhảy} \tag{135}$$

tương đương với 32 ms âm thanh. Khoảng đệm 32 ms này hoàn toàn đủ để hấp thu các đợt trễ lập lịch thông thường của nhân Linux nhúng mà vẫn tiết kiệm tối đa tài nguyên M10K.

2. Chế độ xung nhịp (Clock Setting = Single Clock Mode). Cả bus giao tiếp Lightweight HPS-to-FPGA lẫn lõi tính toán F0 đều được đấu nối vào cùng một nguồn dao động xung nhịp hệ thống 50 MHz (`clk`). Do đó, ta chọn chế độ *Single Clock Mode*. Lựa chọn này giúp IP loại bỏ hoàn toàn các mạch đồng bộ hóa hai miền xung nhịp (như chuỗi đồng bộ kép flip-flop 2-FF và bộ chuyển đổi mã Gray cho các con trỏ), qua đó tiết kiệm logic ALM và giảm độ trễ truyền dữ liệu qua FIFO.

3. Cổng vào và cổng ra (Input / Output Interfaces).

- **Cổng vào (Input):** Thiết lập là `AVALONMM_WRITE`, bề rộng cố định 32-bit.
- **Cổng ra (Output):** Thiết lập là `AVALONST_SOURCE`, bề rộng cố định 32-bit theo quy định của IP. Khối IP **không tự động tách từ 32-bit thành luồng 16-bit**.

4. Ký hiệu và quy ước endian (Bits per symbol và Symbols per beat).

- **Bits per symbol:** Đặt là 16.
- **Symbols per beat:** Đặt là 2 (tổng cộng $2 \times 16 = 32$ bit).

Tài liệu IP của Intel chỉ rõ: IP thực hiện chuyển đổi endian để phù hợp với chuẩn giao diện ngõ ra. Trong chuẩn Avalon-ST, ký hiệu 0 (xuất hiện trước theo thời gian) được đặt tại các bit trọng số cao nhất (MSB). Do đó, nửa từ thấp của Avalon-MM `writedata[15:0]` (mẫu $2k$) sẽ đi ra ở các bit cao của Avalon-ST `data[31:16]` **(phải kiểm trong mô phỏng IP)**.

Hệ quả thiết kế quan trọng: Vì ngõ ra của On-Chip FIFO IP vẫn là từ 32-bit (chứa 2 mẫu), đường (A) bắt buộc phải chèn thêm một khối giải gói 32-sang-16 bit ở phía sau IP (thực hiện bằng một FSM 2 trạng thái hoặc khối *Avalon-ST Data Format Adapter* của Platform Designer) để đưa từng mẫu 16-bit tuần tự vào lõi DSP. Đây chính là lý do kỹ thuật vì sao ở đường (B), ta chủ động tích hợp luôn cỗ máy giải gói FSM vào bên trong module FIFO tự viết.

5. Cho phép áp lực ngược (Allow Backpressure = YES). Cổng ra Avalon-ST sinh ra tín hiệu điều khiển `ready`. Nếu khối phía sau chưa sẵn sàng nhận mẫu mới, nó kéo `ready` xuống 0; FIFO lập tức giữ nguyên dữ liệu trên bus `data` và không tăng con trỏ đọc.

6. Tạo giao diện trạng thái cho cổng vào (Create status interface for input = YES). Platform Designer sinh thêm cổng phụ `in_csr` (Avalon-MM CSR) cho phép vi xử lý HPS đọc mức đầy hiện tại (`fill_level`) của bộ đệm trước khi ghi dữ liệu.

Các giao diện phần cứng và độ trễ

Khối IP On-Chip FIFO xuất ra ba giao diện chính:

1. **Giao diện dữ liệu nạp `in` (Avalon-MM Slave):** Gồm tín hiệu địa chỉ, tín hiệu cho phép ghi `write`, dữ liệu ghi 32-bit `writedata[31:0]` và tín hiệu phản hồi chờ `waitrequest`.
2. **Cổng trạng thái `in_csr` (Avalon-MM Slave):** Cung cấp các thanh ghi 32-bit: `fill_level` (0x00), `status` (0x04), `event` (0x08), `almostfull` (0x10), `almostempty` (0x14).
3. **Giao diện luồng ngõ ra `out` (Avalon-ST Source):** Bao gồm dữ liệu 32-bit `data[31:0]` (chứa 2 mẫu 16-bit), `valid` và `ready`.

Độ trễ truyền nhận (Latency). Từ thời điểm CPU ghi một từ vào cổng `in` cho tới khi dữ liệu xuất hiện trên cổng `out` và giương cờ `valid = 1`, độ trễ danh định của IP **(phải kiểm trong mô phỏng IP)**.

Cấu hình mSGDMA dùng làm mục đối chiếu chuyên sâu

Để phục vụ cho các thực nghiệm so sánh định lượng ở Chương 13, khối IP Modular Scatter-Gather DMA (mSGDMA) của Intel được cấu hình với các tham số tối ưu hóa cho bài toán dòng như sau:

- **DMA Mode:** Chọn `Memory-Mapped to Streaming` (MM-to-ST).
- **Data Width:** Đặt là 32-bit.
- **Data Path FIFO Depth:** Cấu hình độ sâu đệm đường truyền là 64 hoặc 128 từ.
- **Descriptor FIFO Depth:** Đặt là 16 hoặc 32 bộ mô tả (descriptors).

- **Transfer Length:** Cấu hình trần độ dài truyền tải đủ lớn để bao trọn tệp âm thanh trong một bộ mô tả duy nhất.
- **Burst Enable:** Bật tính năng truyền liên tục (Burst mode) với `Maximum Burst Count = 16` hoặc 32 nhịp.
- **Response Port:** Tắt (Disabled).

Bộ đệm chiều về: Thu nhận kết quả F0 từ FPGA về HPS

Ở chiều về (Return Path), kiến trúc đảo ngược để HPS đọc chuỗi tần số cơ bản F0 do FPGA sinh ra:

- Khối hậu xử lý trên FPGA (bộ lọc trung vị median-3; không dùng Viterbi trên phần cứng) tính toán xong mỗi khung sẽ đẩy ra một từ F0 định dạng số nguyên không dấu uint16 byte nhỏ (little-endian) fixed-point Q12.4 (16-bit). Quy ước giá trị 0 đại diện cho khung vô thanh (unvoiced), hoàn toàn khớp với định dạng tệp `pitch_f0.bin` trong mô hình `golden_v2/fixed_twin.py`.
- Dữ liệu này được đưa vào một bộ đệm On-Chip FIFO cấu hình `Input: AVALONST_SINK` (16-bit) và `Output: AVALONMM_READ` (32-bit hoặc 16-bit), đặt tên là `fifo_out`.
- Vi xử lý HPS thăm dò thanh ghi trạng thái của `fifo_out_csr`, khi có kết quả hợp lệ sẽ đọc trực tiếp dữ liệu qua cầu Lightweight Bridge để lưu vào tệp kết quả `pitch_f0.bin`.

Tóm lại: Khối IP On-Chip FIFO của Intel ở cấu hình MM-to-ST có bề rộng cố định 32-bit, do đó độ sâu 256 từ khớp đúng 1 khối M10K (chứa 512 mẫu âm thanh, đủ 3,2 hop đệm); ngõ ra 32-bit đòi hỏi thêm bộ giải gói 32-to-16 bit phía sau; chiều về dùng FIFO ST-sink sang MM-read để trả kết quả F0 định dạng uint16 LE Q12.4 đồng bộ.

1.5. Đường (B): Hiện thực phần cứng bằng HDL tự viết

Nguyên lý bộ đệm vòng đồng bộ với con trỏ có bit vòng (Wrap-Bit Pointers)

Để không bị phụ thuộc vào các IP độc quyền của hãng và có thể kiểm soát tuyệt đối từng chu kỳ xung nhịp trong quá trình mô phỏng, ta tự hiện thực khối bộ đệm nạp mẫu `ch01_avalon_fifo` và khối hoàn trả kết quả `ch01_fifo_out` bằng ngôn ngữ Verilog chuẩn.

Bộ đệm vòng đồng bộ hoạt động trên nguyên lý của hai con trỏ: con trỏ ghi (`wr_ptr`) và con trỏ đọc (`rd_ptr`). Khi bộ nhớ có độ sâu $N_{\text{words}} = 2^k$ từ (với $k = 8$, tức 256 từ 32-bit), giải pháp tối ưu phần cứng là mở rộng bề rộng của con trỏ thêm đúng 1 bit ở vị trí trọng số cao nhất (MSB), gọi là *bit vòng* (wrap bit):

$$\text{Bề rộng con trỏ} = k + 1 = 8 + 1 = 9 \text{ bit} \quad (\texttt{wr_ptr[8:0]}, \texttt{rd_ptr[8:0]}) \tag{136}$$

Trong đó:

- k bit thấp (`ptr[7:0]`) đóng vai trò địa chỉ truy xuất trực tiếp vào mảng nhớ RAM hai cổng ($0 \le \text{addr} \le 255$).
- Bit thứ k (`ptr[8]`) là bit vòng, lật trạng thái logic ($0 \to 1$ hoặc $1 \to 0$) mỗi khi con trỏ quét hết một vòng 256 phần tử của bộ nhớ.

Nhờ bit vòng này, hai trạng thái biên được phân định rạch ròi bằng các biểu thức logic:

- **Trạng thái Rỗng (`fifo_empty`):** Xuất hiện khi hai con trỏ hoàn toàn trùng khớp ở tất cả 9 bit:

$$\texttt{fifo_empty} = (\texttt{wr_ptr} == \texttt{rd_ptr}) \tag{137}$$

- **Trạng thái Đầy (`fifo_full`):** Xuất hiện khi con trỏ ghi đã đi trước con trỏ đọc đúng một vòng. Khi đó, các bit địa chỉ thấp giống hệt nhau nhưng bit vòng MSB hoàn toàn trái ngược nhau:

$$\texttt{fifo_full} = (\texttt{wr_ptr[8]} \neq \texttt{rd_ptr[8]}) \ \wedge \ (\texttt{wr_ptr[7:0]} == \texttt{rd_ptr[7:0]}) \tag{138}$$

- **Số lượng từ đang sử dụng (`words_used`):** Được tính tự động bằng phép trừ bù 2 số nguyên 9-bit mà không cần quan tâm đến việc tràn số:

$$\texttt{words_used} = \texttt{wr_ptr} - \texttt{rd_ptr} \quad (0 \le \texttt{words_used} \le 256) \tag{139}$$

Mã nguồn toàn diện khối bộ đệm nạp mẫu `ch01_avalon_fifo.v`

Toàn bộ mã nguồn phần cứng của khối `ch01_avalon_fifo.v` (199 dòng) được liệt kê đầy đủ trong Listing 3.

Listing 3: Toàn bộ mã nguồn khối bộ đệm nạp mẫu âm thanh `rtl/v3/ch01_avalon_fifo.v`.

```
module ch01_avalon_fifo #(
    parameter integer ADDR_WIDTH = 8  // 2^8 = 256 words (32-bit) = 512 samples (16-bit)
)(
    input  wire        clk,
    input  wire        rst_n,

    // Avalon-MM Data Write Slave (fifo_in)
    input  wire        mm_write,
    input  wire [31:0] mm_writedata,
    output wire        mm_waitrequest,

    // Avalon-MM CSR Read Slave (fifo_in_csr)
    input  wire        csr_read,
    input  wire [2:0]  csr_address,
    output reg  [31:0] csr_readdata,

    // Avalon-ST Data Source (to FPGA core)
    output wire [15:0] st_data,
    output wire        st_valid,
    input  wire        st_ready
);

    localparam integer DEPTH_WORDS   = 1 << ADDR_WIDTH; // 256 words
    localparam integer DEPTH_SAMPLES = DEPTH_WORDS * 2;  // 512 samples

    // Inferred Dual-Port Synchronous RAM (1 M10K block)
    reg [31:0] mem [0:DEPTH_WORDS-1];
    reg [31:0] mem_rdata;

    // Word-level FIFO pointers with wrap bit
    reg [ADDR_WIDTH:0] wr_ptr; // 9 bits (bit 8 is wrap bit)
    reg [ADDR_WIDTH:0] rd_ptr;

    wire [ADDR_WIDTH-1:0] wr_addr = wr_ptr[ADDR_WIDTH-1:0];
    wire [ADDR_WIDTH-1:0] rd_addr = rd_ptr[ADDR_WIDTH-1:0];

    wire fifo_empty = (wr_ptr == rd_ptr);
    wire fifo_full  = (wr_ptr[ADDR_WIDTH] != rd_ptr[ADDR_WIDTH]) &&
                      (wr_ptr[ADDR_WIDTH-1:0] == rd_ptr[ADDR_WIDTH-1:0]);

    wire [ADDR_WIDTH:0] words_used = wr_ptr - rd_ptr;

    // mm_waitrequest asserted when full and master attempts to write
    assign mm_waitrequest = fifo_full;

    // Sticky overflow flag
    reg ovf_sticky;

    // RAM Write Port (Avalon-MM)
    always @(posedge clk or negedge rst_n) begin
        if (!rst_n) begin
            wr_ptr     <= {(ADDR_WIDTH+1){1'b0}};
            ovf_sticky <= 1'b0;
        end else begin
            if (mm_write) begin
                if (!fifo_full) begin
                    mem[wr_addr] <= mm_writedata;
                    wr_ptr       <= wr_ptr + 1'b1;
                end else begin
                    ovf_sticky <= 1'b1;
                end
            end
        end
    end

    // Unpacker FSM / Output Streaming (Avalon-ST)
    localparam [1:0] ST_IDLE    = 2'b00;
    localparam [1:0] ST_FETCH   = 2'b01;
    localparam [1:0] ST_UNPACK0 = 2'b10;
    localparam [1:0] ST_UNPACK1 = 2'b11;

```

```
    reg [1:0]  st_state;
    reg [31:0] holding_word;

    // RAM Read port
    always @(posedge clk) begin
        mem_rdata <= mem[rd_addr];
    end

    always @(posedge clk or negedge rst_n) begin
        if (!rst_n) begin
            rd_ptr       <= {(ADDR_WIDTH+1){1'b0}};
            st_state     <= ST_IDLE;
            holding_word <= 32'd0;
        end else begin
            case (st_state)
                ST_IDLE: begin
                    if (!fifo_empty) begin
                        st_state <= ST_FETCH;
                        rd_ptr   <= rd_ptr + 1'b1;
                    end
                end

                ST_FETCH: begin
                    holding_word <= mem_rdata;
                    st_state     <= ST_UNPACK0;
                end

                ST_UNPACK0: begin
                    if (st_ready) begin
                        st_state <= ST_UNPACK1;
                    end
                end

                ST_UNPACK1: begin
                    if (st_ready) begin
                        if (!fifo_empty) begin
                            st_state <= ST_FETCH;
                            rd_ptr   <= rd_ptr + 1'b1;
                        end else begin
                            st_state <= ST_IDLE;
                        end
                    end
                end
            endcase
        end
    end

    assign st_valid = (st_state == ST_UNPACK0) || (st_state == ST_UNPACK1);
    assign st_data  = (st_state == ST_UNPACK0) ? holding_word[15:0] : holding_word[31:16];

    // Fill Level in Sample Units (0..512)
    wire [1:0] unpacker_samples = (st_state == ST_UNPACK0) ? 2'd2 :
                                  (st_state == ST_UNPACK1) ? 2'd1 :
                                  (st_state == ST_FETCH)   ? 2'd2 : 2'd0;

    wire [9:0] total_samples_used = {words_used, 1'b0} + {8'd0, unpacker_samples};

    // CSR Read Port (fifo_in_csr)
    wire almost_empty = (total_samples_used <= 10'd32);
    wire almost_full  = (total_samples_used >= 10'd480);

    always @(*) begin
        case (csr_address)
            3'd0: csr_readdata = {22'd0, total_samples_used};
            3'd1: csr_readdata = {28'd0, almost_full, almost_empty, fifo_full, (total_samples_used
                == 10'd0)};
            3'd2: csr_readdata = {31'd0, ovf_sticky};
            3'd3: csr_readdata = {23'd0, words_used};
            default: csr_readdata = 32'd0;
        endcase
    end


endmodule
```

Giải thích mã nguồn Verilog `ch01_avalon_fifo.v` chi tiết từng dòng:

- **Dòng 24–50 (Khai báo tham số và cổng giao tiếp):** Nhận tham số `ADDR_WIDTH = 8` ($2^8 = 256$ từ 32-bit = 512 mẫu âm thanh 16-bit). Ba nhóm cổng gồm:

  - Cổng nạp mẫu Avalon-MM Data Slave: `mm_write` (lệnh ghi), `mm_writedata[31:0]` (từ 32-bit chứa 2 mẫu), `mm_waitrequest` (tín hiệu phản hồi chờ bus khi bộ đệm đầy).
  - Cổng giám sát Avalon-MM CSR Slave: `csr_read`, địa chỉ thanh ghi `csr_address[2:0]` và dữ liệu đọc `csr_readdata[31:0]`.
  - Cổng cấp luồng Avalon-ST Source: dữ liệu mẫu 16-bit `st_data[15:0]`, cờ `st_valid` và cờ sẵn sàng hạ nguồn `st_ready`.

- **Dòng 58–59 (Khai báo mảng nhớ M10K):** Khai báo mảng nhớ `mem` gồm 256 từ 32-bit ($256 \times 32 = 8.192$ bit), được tổng hợp thành đúng 1 khối M10K phần cứng trên Cyclone V. Thanh ghi `mem_rdata` chốt dữ liệu ngõ ra đồng bộ của RAM.
- **Dòng 64–77 (Con trỏ và logic báo đầy/rỗng):** Con trỏ `wr_ptr` và `rd_ptr` có bề rộng 9 bit (bit 8 là bit vòng wrap-bit). Biểu thức `fifo_full` kiểm tra bit 8 khác nhau và 8 bit thấp bằng nhau. Tín hiệu phản hồi chờ bus `mm_waitrequest` được gán trực tiếp bằng `fifo_full` (dòng 77), lập tức kéo dài chu kỳ bus AXI nếu vi xử lý cố tình ghi khi RAM không còn chỗ trống.
- **Dòng 85–99 (Always block ghi RAM Avalon-MM):** Kích hoạt ở sườn dương `clk` hoặc sườn âm `rst_n`. Khi `mm_write = 1`: nếu bộ đệm chưa đầy (`!fifo_full`), dữ liệu `mm_writedata` được ghi vào địa chỉ `wr_addr` và `wr_ptr` tăng 1; nếu đã đầy, cờ tràn dính `ovf_sticky` bật lên 1 để lưu vết lỗi mà không làm hỏng dữ liệu đang có trong RAM.
- **Dòng 114–116 (Always block đọc RAM):** Cổng đọc đồng bộ: câu lệnh `mem_rdata <= mem[rd_addr]` chốt dữ liệu ngõ ra RAM sau đúng 1 chu kỳ xung nhịp.
- **Dòng 118–159 (Always block máy trạng thái Unpacker FSM):** Máy trạng thái 4 bước đảm nhiệm việc đọc và tách từ 32-bit thành hai mẫu 16-bit:
  - *ST_IDLE (2'b00, dòng 125–131):* Nếu RAM có dữ liệu (`!fifo_empty`), FSM tăng con trỏ đọc `rd_ptr <= rd_ptr + 1` và chuyển sang `ST_FETCH`.
  - *ST_FETCH (2'b01, dòng 133–137):* Sau 1 chu kỳ đọc RAM, dữ liệu hợp lệ tại `mem_rdata` được chốt vào `holding_word` và FSM chuyển sang `ST_UNPACK0`.
  - *ST_UNPACK0 (2'b10, dòng 139–144):* Xuất mẫu thứ nhất ở 16 bit thấp. Cờ `st_valid` giương cao. FSM giữ nguyên trạng thái nếu bị nghẽn (`st_ready = 0`) và chuyển sang `ST_UNPACK1` ngay khi `st_ready = 1`.
  - *ST_UNPACK1 (2'b11, dòng 146–156):* Xuất mẫu thứ hai ở 16 bit cao. Khi `st_ready = 1`: nếu RAM vẫn còn từ mới (`!fifo_empty`), FSM lập tức tăng `rd_ptr` và chuyển thẳng sang `ST_FETCH` (chế độ streaming liên tục không bóng bóng); nếu RAM đã hết, FSM trở về `ST_IDLE`.
- **Dòng 161–162 (Ngõ ra Avalon-ST):** Tín hiệu `st_valid` bật cao khi FSM ở UNPACK0 hoặc UNPACK1. Ngõ ra `st_data` lấy 16 bit thấp ở UNPACK0 và 16 bit cao ở UNPACK1 (thứ tự little-endian).
- **Dòng 172–176 (Mức đầy theo số mẫu):** Biến `total_samples_used` (10 bit, $0 \ldots 512$) cộng gộp mẫu trong RAM (words_used $\times$ 2) và mẫu trên thanh ghi đệm (2 ở FETCH/UNPACK0, 1 ở UNPACK1).
- **Dòng 189–197 (Cổng đọc CSR):** Trả về `total_samples_used` tại offset 0, trạng thái cờ tại offset 1, cờ lỗi tràn `ovf_sticky` tại offset 2, và số từ trong RAM `words_used` tại offset 3.



Hình 2: Lược đồ chuyển trạng thái của khối FSM giải gói mẫu 32-to-16 bit.

Mã nguồn toàn diện khối bộ đệm hoàn trả kết quả `ch01_fifo_out.v`

Khối bộ đệm chiều về `ch01_fifo_out.v` đón nhận kết quả ước lượng F_0 từ FPGA (Avalon-ST Sink 16-bit) và cho phép HPS đọc qua cầu Lightweight Bridge (Avalon-MM Read Slave). Listing 4 trình bày toàn bộ 104 dòng mã nguồn.

Listing 4: Toàn bộ mã nguồn khối bộ đệm hoàn trả F0 `rtl/v3/ch01_fifo_out.v`.

```
module ch01_fifo_out #(
    parameter integer ADDR_WIDTH = 9  // 2^9 = 512 words of 16-bit
)(
    input  wire        clk,
    input  wire        rst_n,

    // Avalon-ST Sink (from FPGA core)
    input  wire [15:0] st_data,
    input  wire        st_valid,
    output wire        st_ready,

    // Avalon-MM Data Read Slave (fifo_out)
    input  wire        mm_read,
    output wire [31:0] mm_readdata,
    output wire        mm_waitrequest,

    // Avalon-MM CSR Read Slave (fifo_out_csr)
    input  wire        csr_read,
    input  wire [2:0]  csr_address,
    output reg  [31:0] csr_readdata
);

    localparam integer DEPTH = 1 << ADDR_WIDTH; // 512 words

    // Inferred dual-port RAM
    reg [15:0] mem [0:DEPTH-1];
    reg [15:0] rdata_reg;

    reg [ADDR_WIDTH:0] wr_ptr;
    reg [ADDR_WIDTH:0] rd_ptr;

    wire [ADDR_WIDTH-1:0] wr_addr = wr_ptr[ADDR_WIDTH-1:0];
    wire [ADDR_WIDTH-1:0] rd_addr = rd_ptr[ADDR_WIDTH-1:0];

    wire fifo_empty = (wr_ptr == rd_ptr);
    wire fifo_full  = (wr_ptr[ADDR_WIDTH] != rd_ptr[ADDR_WIDTH]) &&
                      (wr_ptr[ADDR_WIDTH-1:0] == rd_ptr[ADDR_WIDTH-1:0]);

    wire [ADDR_WIDTH:0] words_used = wr_ptr - rd_ptr;

    // st_ready high when FIFO has space
    assign st_ready = !fifo_full;

    // mm_waitrequest high when reading from empty FIFO
    assign mm_waitrequest = mm_read && fifo_empty;

    // Push into FIFO
```

```
63      always @(posedge clk or negedge rst_n) begin
64          if (!rst_n) begin
65              wr_ptr <= {(ADDR_WIDTH+1){1'b0}};
66          end else begin
67              if (st_valid && st_ready) begin
68                  mem[wr_addr] <= st_data;
69                  wr_ptr       <= wr_ptr + 1'b1;
70              end
71          end
72      end
73
74      // Pop from FIFO on mm_read
75      always @(posedge clk or negedge rst_n) begin
76          if (!rst_n) begin
77              rd_ptr    <= {(ADDR_WIDTH+1){1'b0}};
78              rdata_reg <= 16'd0;
79          end else begin
80              if (mm_read && !fifo_empty) begin
81                  rdata_reg <= mem[rd_addr];
82                  rd_ptr    <= rd_ptr + 1'b1;
83              end
84          end
85      end
86
87      assign mm_readdata = {16'd0, rdata_reg};
88
89      // CSR interface
90      always @(*) begin
91          case (csr_address)
92              3'd0: csr_readdata = {22'd0, words_used};
93              3'd1: csr_readdata = {30'd0, fifo_full, fifo_empty};
94              default: csr_readdata = 32'd0;
95          endcase
96      end
97
98  endmodule
```

Giải thích mã nguồn Verilog `ch01_fifo_out.v` chi tiết từng dòng:

- **Dòng 16–42 (Cổng giao tiếp):** Tham số `ADDR_WIDTH = 9` ấn định dung lượng 512 từ 16-bit ($512 \times 16 = 8.192$ bit chiếm đúng 1 khối M10K). Cổng nạp nhận luồng Avalon-ST Sink 16-bit từ bộ lọc trung vị median-3; cổng đọc phục vụ Avalon-MM Read Slave cho HPS; cổng CSR cung cấp thông tin giám sát số lượng từ có sẵn.
- **Dòng 47–60 (Mảng nhớ và con trỏ 10-bit):** Con trỏ 10-bit `wr_ptr, rd_ptr` có bit 9 là bit vòng. Các tín hiệu cờ `fifo_empty`, `fifo_full` và số từ đang lưu `words_used` được suy ra trực tiếp.
- **Dòng 63–66 (Cơ chế phản áp và bảo vệ bus):**
  - `assign st_ready = !fifo_full;`: Tín hiệu sẵn sàng của giao diện Avalon-ST hạ xuống 0 khi bộ đệm chứa đủ 512 kết quả F0, ngăn chặn lõi DSP ghi đè kết quả chưa kịp đọc.
  - `assign mm_waitrequest = mm_read && fifo_empty;`: Khi HPS phát lệnh đọc `mm_read` mà bộ đệm đang rỗng, tín hiệu `mm_waitrequest` lập tức tích cực, yêu cầu cầu nối chèn chu kỳ chờ cho đến khi có kết quả mới.
- **Dòng 69–78 (Always block nạp mẫu Avalon-ST):** Tại sườn dương `clk`, nếu có dữ liệu hợp lệ và bộ đệm chưa đầy (`st_valid && st_ready`), từ F0 được ghi vào `mem[wr_addr]` và `wr_ptr` tăng 1.
- **Dòng 81–91 (Always block đọc Avalon-MM):** Khi lệnh đọc hợp lệ (`mm_read && !fifo_empty`), dữ liệu được chốt vào `rdata_reg` và con trỏ đọc `rd_ptr` tăng 1.
- **Dòng 93 (Định dạng đọc):** Ghép 16 bit 0 vào phần cao: `{16'h0, rdata_reg}` để tạo thành từ 32-bit chuẩn.
- **Dòng 96–102 (Cổng đọc CSR):** Trả về số lượng kết quả F0 hiện có `words_used` tại offset 0 và cờ đầy/rỗng tại offset 1.

Nếu thay đổi lựa chọn thiết kế thì sao?

- **Nếu dùng bộ giải gói tổ hợp (Combinational Unpacker) thay vì thanh ghi đệm:** Nếu bỏ thanh ghi `holding_word` và dùng MUX nối từ ngõ ra RAM `mem_rdata` thẳng tới ngõ ra `st_data`, đường trễ tổ hợp dài qua MUX và cổng kiểm tra `ready` sẽ đâm thẳng vào khối cửa sổ Hanning, làm suy giảm tần số hoạt động cực đại $F_{\max}$ **(phải đo)**. Việc chốt thanh ghi ở trạng thái `ST_FETCH` cách ly hoàn toàn miền đọc RAM với miền xử lý ST.
- **Nếu tăng độ sâu lên 512 từ 32-bit (1024 mẫu âm thanh):** Dung lượng $512 \times 32 = 16.384$ bit vượt quá dung lượng 1 khối M10K (10.240 bit), bắt buộc Quartus phải tốn tới 2 khối M10K vật lý. Trong khi đó, bộ đệm 256 từ (512 mẫu) đã chứa tới 3,2 bước nhảy khung (32 ms), hoàn toàn đủ để chống giật tiến trình Linux.

Tóm lại: Khối FIFO Verilog tự viết dùng con trỏ 9-bit có bit vòng để nhận biết trạng thái đầy/rỗng, suy diễn đúng 1 khối M10K và dùng máy trạng thái 4 bước chốt thanh ghi để tách mẫu 32-to-16 bit; khối FIFO chiều về chứa 512 kết quả F0 trong đúng 1 khối M10K; cả hai đều có cơ chế waitrequest và phản áp bảo đảm toàn vẹn dữ liệu tuyệt đối.

1.6. Bản đồ thanh ghi và giao tiếp điều khiển lõi xử lý

Kiến trúc bus trong Platform Designer: Vì sao phải tách riêng các Slave?

Khi xây dựng hệ thống nhúng SoC với công cụ Platform Designer của Intel, toàn bộ không gian địa chỉ vật lý của cầu nối Lightweight HPS-to-FPGA bắt đầu từ địa chỉ cơ sở:

$$\text{ALT_LWFPGASLVS_OFST} = \texttt{0xFF20_0000} \tag{140}$$

với cửa sổ ánh xạ có độ rộng 2 MB (`0x0020_0000`). Mạng chuyển mạch liên kết (Avalon-MM Interconnect Fabric) tự động định tuyến các giao dịch đọc/ghi của CPU ARM tới từng thiết bị ngoại vi dựa trên dải địa chỉ offset được phân bổ.

Một sai lầm trong thiết kế sơ khai của bản v1 là: *Cố gắng gộp tất cả dữ liệu âm thanh, cờ điều khiển và trạng thái vào một dải thanh ghi nguyên khối liên tục từ `0x00` đến `0x14`.*

Cách làm này phá vỡ tính module hóa của kiến trúc phần cứng:

- Khối IP On-Chip FIFO chuẩn của Intel (`altera_avalon_fifo`) sinh ra hai cổng Avalon-MM độc lập: cổng nạp dữ liệu `in` và cổng thanh ghi điều khiển/trạng thái `in_csr`. Mỗi cổng là một Slave riêng biệt với giao thức cố định.
- Nếu gộp các thanh ghi điều khiển nghiệp vụ (như tham số Praat GP, số khung, lệnh khởi động) vào chung khối FIFO, ta phá vỡ cấu trúc IP chuẩn và khiến việc mô phỏng cô lập từng khối trở nên bất khả thi.

Do đó, thiết kế chuẩn mực của dự án phân định rõ ràng 4 thiết bị Slave riêng biệt trong Platform Designer, bố trí tại các vùng địa chỉ cố định trên cầu Lightweight Bridge như trình bày trong Bảng 6.

Bảng 6: Bản đồ không gian địa chỉ các Slave trên cầu Lightweight HPS-to-FPGA.

Tên Slave	Địa chỉ vật lý (Offset)	Truy xuất	Bề rộng	Chức năng phần cứng
`fifo_in`	`0xFF20_0000 (+0x00)`	W	32 bit	Cổng nạp 2 mẫu âm thanh PCM 16-bit
`fifo_in_csr`	`0xFF20_0020 (+0x20)`	R/W	32 bit	Trạng thái bộ đệm nạp (`fill_level`, lỗi tràn)
`ctrl`	`0xFF20_0040 (+0x40)`	R/W	32 bit	Thanh ghi điều khiển và đo đạc lõi F0
`fifo_out`	`0xFF20_0080 (+0x80)`	R	32/16 bit	Cổng đọc kết quả F0 định dạng uint16 Q12.4
`fifo_out_csr`	`0xFF20_00A0 (+0xA0)`	R/W	32 bit	Trạng thái bộ đệm trả kết quả

Tập thanh ghi của khối điều khiển lõi (CTRL Slave)

Khối `ctrl` nằm tại offset `0x40` (địa chỉ vật lý `0xFF20_0040`) chứa toàn bộ các tham số cấu hình toán học và bộ đếm chu kỳ phục vụ đo đạc hiệu năng. Bảng 7 liệt kê chi tiết từng thanh ghi 32-bit:

Bảng 7: Chi tiết các thanh ghi điều khiển lõi xử lý F0 (`ctrl`).

Thanh ghi	Offset nội bộ	Quyền	Độ rộng	Ý nghĩa chức năng
`REG_CTRL_START`	`0x00`	W	1 bit	Ghi 1 để kích hoạt chuỗi xử lý F0 toàn tuyến
`REG_CTRL_NFRAMES`	`0x04`	R/W	32 bit	Tổng số khung phân tích N_{frames} cần tính
`REG_CTRL_FIRST_WIN0`	`0x08`	R/W	32 bit	Chỉ số mẫu bắt đầu của cửa sổ đầu tiên (win0)
`REG_CTRL_GLOBAL_PEAK`	`0x0C`	R/W	16 bit	Giá trị đỉnh biên độ toàn cục GP (số nguyên)
`REG_CTRL_CONFIG`	`0x10`	R/W	2 bit	Bit 0: Bypass FIR; Bit 1: Cờ bước nhảy chuẩn 160
`REG_CTRL_STATUS`	`0x14`	R	4 bit	Bit 0: Busy; Bit 1: Done; Bit 2–3: Cờ tràn FIFO
`REG_CTRL_TOTAL_CYCLES`	`0x18`	R	32 bit	Tổng chu kỳ phần cứng (xung 50 MHz) từ Start tới Done
`REG_CTRL_FRAME_CYCLES`	`0x1C`	R	32 bit	Số chu kỳ phần cứng xử lý khung gần nhất

Giải thích cặn kẽ từng thanh ghi điều khiển

Mỗi thanh ghi đều gắn liền trực tiếp với một khâu giải thuật trong chuỗi tính toán Praat:

1. Thanh ghi kích hoạt (`REG_CTRL_START`, Offset 0x00). Sau khi nạp toàn bộ cấu hình vào các thanh ghi và nạp trước một lượng mẫu âm thanh vào `fifo_in`, HPS ghi giá trị `0x0000_0001` vào thanh ghi này để bắt đầu xử lý.

2. Thanh ghi tổng số khung (`REG_CTRL_NFRAMES`, Offset 0x04). Chứa giá trị nguyên N_{frames} do thuật toán `Sampled_shortTermAnalysis` tính ra từ kích thước tệp âm thanh (ví dụ: 120 khung cho tệp 1,234 s hoặc 277 khung cho tệp 2,8 s).

3. Thanh ghi mẫu bắt đầu cửa sổ đầu (`REG_CTRL_FIRST_WIN0`, Offset 0x08). Chỉ số mẫu bắt đầu của khung phân tích đầu tiên (win0 tính từ 0), thu được từ hàm `Sampled_xToLowIndex` ở Mục 1.2 (ví dụ: mẫu 33 đối với tệp 1,234 s, hoặc mẫu 1 đối với tệp 2,8 s).

4. Thanh ghi đỉnh biên độ toàn cục (`REG_CTRL_GLOBAL_PEAK`, Offset 0x0C). Lưu trữ giá trị nguyên 16-bit $GP = \text{round}(\max|n \cdot x - \sum x|/n)$ do HPS tính toán trong lượt quét RIFF WAV. Giá trị này được đưa thẳng vào khối quyết định V/UV ở Chương 10 theo quy tắc số nguyên chuẩn của đề cương:

$$\text{Khung có thanh (Voiced)} \iff (100 \cdot \text{Sc}[\text{best}] - 45 \cdot R_{0n}) \cdot 3 \cdot GP > 100 \cdot R_{0n} \cdot \max(0, 6 \cdot GP - 145 \cdot LP) \quad (141)$$

Đại lượng GP tham gia vào biểu thức dưới dạng biên độ (bậc 1) để cân bằng thứ nguyên với đỉnh biên độ cục bộ LP trong tỉ số cường độ $I = LP/GP$. Việc nhân chéo số nguyên với GP triệt tiêu hoàn toàn phép chia số thực dấu phẩy động trên FPGA.

5. Thanh ghi cấu hình (`REG_CTRL_CONFIG`, Offset 0x10). Chứa các cờ điều khiển chế độ vận hành linh hoạt của phần cứng:

- **Bit 0 (`BYPASS_FIR`):** Khi ghi 1, dòng mẫu âm thanh từ FIFO sẽ đi vòng qua khối lọc làm mềm mép Nyquist FIR để vào thẳng bộ nhớ khung. Thiết lập này dùng để đối chiếu bit-exact với Praat 7.0.03 (mặc định bypass). Khi ghi 0, bộ lọc FIR 31-tap được kích hoạt; khi bật, lưới khung phải dịch đi đúng 15 mẫu tương ứng với trễ nhóm của bộ lọc.
- **Bit 1 (`HOP_REGULAR`):** Cho phép chọn giữa bước nhảy đều cố định 160 mẫu (`HOP_REGULAR = 1`) hoặc bám sát danh sách bước nhảy double của Praat (`HOP_REGULAR = 0`) đối với các tệp có kích thước số mẫu lẻ.

6. Thanh ghi trạng thái (`REG_CTRL_STATUS`, Offset 0x14). Phần mềm trên HPS đọc định kỳ thanh ghi này để kiểm soát luồng: Bit 0 (`BUSY`), Bit 1 (`DONE`), Bit 2 (`FIFO_IN_OVF`) và Bit 3 (`FIFO_OUT_OVF`).

7. Thanh ghi bộ đếm chu kỳ (`TOTAL_CYCLES` và `FRAME_CYCLES`, Offset 0x18–0x1C). Bộ đếm số nguyên 32-bit hoạt động ở tần số xung nhịp đồng bộ 50 MHz ghi nhận tổng thời gian thực thi phần cứng T_{FPGA} **(phải đo)** và chu kỳ xử lý từng khung đơn lẻ (lý thuyết là 98.543 chu kỳ xung nhịp cho khâu MAC và tìm đỉnh).

Tóm lại: Bản đồ thanh ghi phân lập rõ 4 Slave trong Platform Designer loại bỏ lỗi gộp khối của bản v1; các thanh ghi điều khiển cung cấp đầy đủ tham số toán học (GP biên độ 16-bit, mẫu win0, tổng số khung) và bộ đếm chu kỳ 50 MHz độc lập, bảo đảm giám sát hệ thống chính xác từng nhịp xung clock.

1.7. Phần mềm điều khiển trên HPS và kiểm chứng toàn diện

Trình điều khiển phần mềm trên HPS (C Driver)

Mã nguồn điều khiển phần cứng trên CPU ARM Cortex-A9 được hiện thực tại `sw_v3/ch01_driver.c`. Trình điều khiển chạy ở không gian người dùng Linux qua cơ chế ánh xạ bộ nhớ `mmap` trên tệp `/dev/mem`:

```
int fd = open("/dev/mem", O_RDWR | O_SYNC);
void *virtual_base = mmap(NULL, HW_REGS_SPAN,
                          PROT_READ | PROT_WRITE,
                          MAP_SHARED, fd, ALT_LWFPGASLVS_OFST);
```

Quy trình điều khiển toàn tuyến được tổ chức theo 5 bước tuần tự:

1. **Phân tích tệp âm thanh:** Gọi mô-đun `ch01_wav.c` để trích xuất mẫu PCM 16-bit, kiểm tra 16 kHz mono và tính đỉnh biên độ toàn cục $GP = \text{round}(\max |n \cdot x - \sum x|/n)$.
2. **Xác định lưới phân tích khung:** Gọi mô-đun `ch01_frames.c` theo công thức double của Praat để xác định N_{frames}, t_1 và win0.
3. **Cấu hình thanh ghi điều khiển:** Ghi các tham số cấu hình vào khối `ctrl` tại offset `0x40`.
4. **Nạp dữ liệu dòng mẫu có thăm dò mức đầy:** Đóng gói hai mẫu 16-bit thành từ 32-bit theo chuẩn little-endian:
$$W_k = ((\text{sample}_{2k+1} \ \&\ \texttt{0xFFFF}) \ll 16) \ \mid \ (\text{sample}_{2k} \ \&\ \texttt{0xFFFF}) \tag{142}$$
Đọc thanh ghi mức đầy `fill_level` tại `fifo_in_csr`; nếu mức đầy vượt 480 mẫu (`almost_full`), CPU tạm ngừng phát để tránh tràn bộ đệm.
5. **Kích hoạt và thu nhận kết quả:** Ghi xung kích hoạt vào `REG_CTRL_START`, thăm dò cờ `STATUS_DONE`, sau đó đọc kết quả F0 định dạng uint16 LE Q12.4 từ `fifo_out` để lưu vào `pitch_f0.bin`.

Chế độ giả lập không bo mạch (-DSIM). Tệp `ch01_driver.c` hỗ trợ cờ biên dịch `-DSIM` thay thế các lệnh `mmap` bằng cấu trúc bộ nhớ giả lập `mock_hardware_t`. Kịch bản `ch01_driver_test.py` chạy kiểm tra trên tệp chuẩn `synth_glide_vuv_16k.wav` (2,8 s, 277 khung), ghi nhận kết quả xuất ra tệp `pitch_f0.bin` kích thước chính xác 554 byte (277×2 byte) với 0 lỗi.

Mô hình song sinh kiểm chứng chu kỳ (Python Cycle-Accurate Twin)

Mô hình song sinh `verify_v3/ch01_fifo_twin.py` mô phỏng chính xác từng chu kỳ xung nhịp của cả khối FIFO vào (`ch01_avalon_fifo.v`) lẫn khối FIFO ra (`ch01_fifo_out.v`).

Listing 5 trình bày mã nguồn lớp `AvalonFifoTwin`:

Listing 5: Mô hình song sinh chu kỳ `AvalonFifoTwin` trong `verify_v3/ch01_fifo_twin.py`.

```
class AvalonFifoTwin:
    def __init__(self, depth_words=256):
        self.depth_words = depth_words
        self.mem = [0] * depth_words
        self.wr_ptr = 0
        self.rd_ptr = 0
        self.ovf_sticky = 0

        # Unpacker FSM states
        self.ST_IDLE = 0
        self.ST_FETCH = 1
        self.ST_UNPACK0 = 2
```

```
        self.ST_UNPACK1 = 3
        self.st_state = self.ST_IDLE

        self.holding_word = 0
        self.mem_rdata = 0

    @property
    def words_used(self):
        return (self.wr_ptr - self.rd_ptr) & ((2 * self.depth_words) - 1)

    @property
    def fifo_empty(self):
        return self.wr_ptr == self.rd_ptr

    @property
    def fifo_full(self):
        return self.words_used == self.depth_words

    @property
    def waitrequest(self):
        return 1 if self.fifo_full else 0

    @property
    def unpacker_samples(self):
        if self.st_state == self.ST_UNPACK0:
            return 2
        elif self.st_state == self.ST_UNPACK1:
            return 1
        elif self.st_state == self.ST_FETCH:
            return 2
        return 0

    @property
    def fill_level_samples(self):
        return (self.words_used * 2) + self.unpacker_samples

    def step(self, mm_write, mm_writedata, st_ready):
        prev_fifo_empty = self.fifo_empty
        prev_fifo_full = self.fifo_full
        prev_rd_addr = self.rd_ptr & (self.depth_words - 1)
        prev_wr_addr = self.wr_ptr & (self.depth_words - 1)

        # 1. Next state of unpacker FSM
        next_state = self.st_state
        next_holding = self.holding_word
        inc_rd = False

        if self.st_state == self.ST_IDLE:
            if not prev_fifo_empty:
                next_state = self.ST_FETCH
                inc_rd = True
        elif self.st_state == self.ST_FETCH:
            next_holding = self.mem_rdata
            next_state = self.ST_UNPACK0
        elif self.st_state == self.ST_UNPACK0:
            if st_ready:
                next_state = self.ST_UNPACK1
        elif self.st_state == self.ST_UNPACK1:
            if st_ready:
                if not prev_fifo_empty:
                    next_state = self.ST_FETCH
                    inc_rd = True
                else:
                    next_state = self.ST_IDLE

        # 2. Synchronous RAM registered read
        next_mem_rdata = self.mem[prev_rd_addr]

        # 3. Synchronous RAM write
        if mm_write:
            if not prev_fifo_full:
                self.mem[prev_wr_addr] = mm_writedata & 0xFFFFFFFF
                self.wr_ptr = (self.wr_ptr + 1) & ((2 * self.depth_words) - 1)
            else:
                self.ovf_sticky = 1

        # 4. Advance unpacker registers
        if inc_rd:
```

```
            self.rd_ptr = (self.rd_ptr + 1) & ((2 * self.depth_words) - 1)
        self.st_state = next_state
        self.holding_word = next_holding
        self.mem_rdata = next_mem_rdata

        # 5. Output signals after clock edge
        st_valid = 1 if self.st_state in (self.ST_UNPACK0, self.ST_UNPACK1) else 0
        if self.st_state == self.ST_UNPACK0:
            st_data = self.holding_word & 0xFFFF
        elif self.st_state == self.ST_UNPACK1:
            st_data = (self.holding_word >> 16) & 0xFFFF
        else:
            st_data = 0
        waitrequest = 1 if self.fifo_full else 0
        fill = self.fill_level_samples
        state = self.st_state

        return waitrequest, st_valid, st_data, state, fill
```

Giải thích mã nguồn Python Twin `AvalonFifoTwin`:

- **Dòng 18–27:** Khởi tạo mảng nhớ 256 từ 32-bit, hai con trỏ vòng `wr_ptr, rd_ptr`, 4 trạng thái FSM (IDLE=0, FETCH=1, UNP0=2, UNP1=3) và các thanh ghi trung gian.
- **Dòng 29–58:** Các thuộc tính mô phỏng logic tổ hợp của phần cứng: `words_used` tính hiệu số modulo 512; `waitrequest` bằng 1 khi đầy; `fill_level_samples` tính tổng số mẫu đang lưu.
- **Dòng 59–129 (Phương thức `step`):** Mô phỏng chính xác sườn dương xung nhịp. Dòng 64–67 lưu lại các cờ trạng thái trước sườn clock. Dòng 74–98 tính trạng thái kế tiếp của FSM và lệnh tăng `rd_ptr`. Dòng 101 mô phỏng cổng đọc RAM có thanh ghi chốt giá trị tại địa chỉ đọc cũ. Dòng 104–110 mô phỏng cổng ghi RAM và kích hoạt cờ `ovf_sticky` nếu bị ghi ép khi đầy. Dòng 118–129 xác định các tín hiệu ngõ ra sau sườn clock.

Listing 6 trình bày mô hình song sinh của khối bộ đệm hoàn trả `FifoOutTwin`:

Listing 6: Mô hình song sinh chu kỳ `FifoOutTwin` trong `verify_v3/ch01_fifo_twin.py`.

```
class FifoOutTwin:
    def __init__(self, depth_words=512):
        self.depth_words = depth_words
        self.mem = [0] * depth_words
        self.wr_ptr = 0
        self.rd_ptr = 0
        self.rdata_reg = 0

    @property
    def words_used(self):
        return (self.wr_ptr - self.rd_ptr) & ((2 * self.depth_words) - 1)

    @property
    def fifo_empty(self):
        return self.wr_ptr == self.rd_ptr

    @property
    def fifo_full(self):
        return self.words_used == self.depth_words

    @property
    def st_ready(self):
        return 0 if self.fifo_full else 1

    def step(self, st_valid, st_data, mm_read):
        ready_before = self.st_ready
        empty_before = self.fifo_empty

        # Push to FIFO
        if st_valid and ready_before:
            wr_addr = self.wr_ptr & (self.depth_words - 1)
            self.mem[wr_addr] = st_data & 0xFFFF
            self.wr_ptr = (self.wr_ptr + 1) & ((2 * self.depth_words) - 1)

        # Pop from FIFO
        if mm_read and not empty_before:
            rd_addr = self.rd_ptr & (self.depth_words - 1)
            self.rdata_reg = self.mem[rd_addr]
```

```
            self.rd_ptr = (self.rd_ptr + 1) & ((2 * self.depth_words) - 1)

        st_ready_out = self.st_ready
        mm_waitrequest_out = 1 if (mm_read and self.fifo_empty) else 0
        mm_readdata_out = self.rdata_reg & 0xFFFF
        words_used_out = self.words_used

        return st_ready_out, mm_waitrequest_out, mm_readdata_out, words_used_out
```

Bảng dấu vết chu kỳ chuẩn xác (Cycle-by-Cycle Trace Table)

Bảng 8 trích xuất 12 chu kỳ tiêu biểu từ tệp dấu vết chuẩn `verify_v3/tb_ch01_fifo_expected.txt` do mô hình Python twin sinh ra, minh họa trọn vẹn các trạng thái hoạt động cốt lõi của phần cứng:

Bảng 8: Dấu vết chu kỳ hoạt động của bộ đệm `ch01_avalon_fifo` sinh bởi Python Twin.

Chu kỳ	mm_write	writedata	waitreq	st_valid	st_ready	st_data	FSM State	fill
0	1	00020001	0	0	1	0000	ST_IDLE	2
1	0	00000000	0	0	1	0000	ST_FETCH	2
2	0	00000000	0	1	0	0001	ST_UNPACK0	2
3	0	00000000	0	1	0	0001	ST_UNPACK0	2
4	1	00040003	0	1	1	0002	ST_UNPACK1	3
5	0	00000000	0	0	1	0000	ST_FETCH	2
6	0	00000000	0	1	1	0003	ST_UNPACK0	2
7	0	00000000	0	1	1	0004	ST_UNPACK1	1
… Nạp dồn 255 từ với `st_ready = 0` cho tới khi RAM đầy …								
262	1	11fd11fc	0	1	0	0004	ST_UNPACK1	511
263	1	20012000	1	1	0	0004	ST_UNPACK1	513
264	1	deadbeef	1	1	0	0004	ST_UNPACK1	513
265	0	00000000	0	0	1	0000	ST_FETCH	512

Đọc bảng dấu vết từng nhịp:

- **Chu kỳ 0–1 (Ghi và nạp):** Tại chu kỳ 0, từ `0x00020001` được ghi vào RAM. Sang chu kỳ 1, FSM phát hiện `!fifo_empty`, chuyển sang `ST_FETCH` và phát lệnh đọc RAM.
- **Chu kỳ 2–3 (Giải gói mẫu 1 và dừng do nghẽn):** Tại chu kỳ 2, FSM vào `ST_UNPACK0`, giương cờ `st_valid = 1` và đưa mẫu thấp `0x0001` ra bus. Vì mạch hạ nguồn báo bận (`st_ready = 0`), tại chu kỳ 3 FSM giữ nguyên trạng thái `ST_UNPACK0` và giữ nguyên mẫu `0x0001` trên bus.
- **Chu kỳ 4–5 (Ghi nối tiếp và chuyển thẳng):** Tại chu kỳ 4, do `st_ready = 1`, FSM sang `ST_UNPACK1` phát mẫu cao `0x0002`, đồng thời HPS ghi từ `0x00040003`. Vì RAM còn từ mới, tại chu kỳ 5 FSM chuyển thẳng sang `ST_FETCH` mà không qua `ST_IDLE`.
- **Chu kỳ 6–7 (Phát mẫu từ thứ hai):** Lần lượt phát mẫu `0x0003` ở UNPACK0 và `0x0004` ở UNPACK1.
- **Chu kỳ 262–265 (Đầy, tích cực waitrequest và kích hoạt cờ tràn):** Sau chuỗi nạp liên tục khi `st_ready = 0`, tại chu kỳ 262 RAM chứa 255 từ. Đến chu kỳ 263, từ thứ 256 được nạp, RAM đầy hoàn toàn, tín hiệu `mm_waitrequest` bật lên 1. Tại chu kỳ 264, master cố tình ghi tiếp `0xDEADBEEF` khi `waitrequest = 1`; phần cứng từ chối ghi và kích hoạt cờ tràn `ovf_sticky = 1`. Đến chu kỳ 265, khi master hạ lệnh ghi và hạ nguồn bật `st_ready = 1`, FSM giải phóng một từ, `mm_waitrequest` lập tức hạ về 0.

Kiểm thử phần cứng Verilog với Testbench chuyên dụng

Hai testbench Verilog chuẩn được xây dựng để kiểm chứng trực tiếp với mô hình twin:

1. `tb/v3/tb_ch01_fifo.v`: Đọc 2.107 dòng kích thích từ `tb_ch01_fifo_stim.txt` (tạo bởi twin với hạt giống ngẫu nhiên 20261110, xác suất ghi 80% và áp lực ngược 60%), đối soát từng chu kỳ với `tb_ch01_fifo_expected.txt`.
2. `tb/v3/tb_ch01_fifo_out.v`: Đọc 1.217 dòng kích thích từ `tb_ch01_fifo_out_stim.txt`, đối soát từng chu kỳ với `tb_ch01_fifo_out_expected.txt`.

Kịch bản shell `verify_v3/run_ch01_iverilog.sh` tự động biên dịch và thực thi bằng trình biên dịch Icarus Verilog:

```
iverilog -g2012 -Wall -I rtl/v3 -o sim_ch01_fifo tb/v3/tb_ch01_fifo.v
    rtl/v3/ch01_avalon_fifo.v
vvp sim_ch01_fifo
iverilog -g2012 -Wall -I rtl/v3 -o sim_ch01_fifo_out tb/v3/tb_ch01_fifo_out.v
    rtl/v3/ch01_fifo_out.v
vvp sim_ch01_fifo_out
```

Kết quả chạy trên Linux (Icarus Verilog 12, `verify_v3/ch01_iverilog.log`): `tb_ch01_fifo` khớp twin 2 107/2 107 chu kỳ, `tb_ch01_fifo_out` khớp 1 217/1 217 chu kỳ, 0 lỗi so sánh.

Bảng so sánh tổng kết: IP On-Chip FIFO của Intel so với HDL tự viết

Bảng 9 cung cấp bức tranh đối chiếu toàn diện giữa phương án sử dụng IP đóng gói sẵn của Intel và phương án tự hiện thực bằng HDL:

Bảng 9: So sánh toàn diện giữa Intel On-Chip FIFO IP và mã HDL tự viết.

Tiêu chí so sánh	**Intel On-Chip FIFO IP**	**HDL tự viết (`ch01_avalon_fifo`)**
Khối nhớ nhúng M10K	1 khối (cấu hình 256×32, 512 mẫu)	1 khối (cấu hình 256×32, 512 mẫu)
Tài nguyên logic ALM	**phải đo (Fitter, Ch.12)**	**phải đo (Fitter, Ch.12)**
Tần số cực đại $F_{\max}$	**phải đo (TimeQuest, Ch.12)**	**phải đo (TimeQuest, Ch.12)**
Độ trễ ghi tới hợp lệ (Latency)	**phải kiểm trong mô phỏng IP**	2 chu kỳ (đo bằng iverilog)
Đóng gói và tách mẫu	Xuất 32-bit, cần adapter 32→16 bit	Tự động tách 32→16 bit qua Unpacker FSM
Khả năng mô phỏng ngoài Quartus	Cần thư viện mã hóa Intel	Chạy ngay trên iverilog / Verilator
Khả năng kiểm soát chu kỳ	Hộp đen (Black-box)	Hoàn toàn minh bạch (White-box)
Độ phức tạp tích hợp	Nhấp chuột trong Qsys	Khai báo module Verilog chuẩn

Đọc bảng. Cả hai giải pháp đều đạt hiệu quả tối ưu về mặt tài nguyên bộ nhớ nhúng khi chỉ tiêu tốn đúng 1 khối M10K duy nhất trên chip Cyclone V. Tuy nhiên, khối HDL tự viết tích hợp sẵn FSM giải gói 32-sang-16 bit và mang lại lợi thế vượt trội về tính độc lập: mã nguồn hoàn toàn mở, dễ dàng kiểm chứng trên các trình mô phỏng nhẹ như Icarus Verilog mà không đòi hỏi bộ thư viện bản quyền nặng nề của Intel.

Bài tập cuối chương có lời giải chi tiết

Bài tập 1: Tính toán RTF truyền tải cho tín hiệu chuẩn âm thanh chất lượng cao. Giả sử hệ thống nâng cấp để xử lý tín hiệu âm thanh phòng thu với tần số lấy mẫu $f_s = 48$ kHz, độ phân giải 24-bit (mỗi mẫu được lưu trữ trong một từ 32-bit). Hệ thống vẫn dùng cơ chế PIO qua cầu Lightweight Bridge 32-bit ở tần số 50 MHz. Giả định thời gian thực hiện một lệnh ghi PIO bi quan nhất của CPU là 1 μs.

(a) Tính lưu lượng dữ liệu cần truyền tải trong một giây âm thanh.

(b) Tính hệ số thời gian thực $\text{RTF}_{\text{transfer}}$ của khâu truyền tải và đưa ra kết luận kỹ thuật.

Lời giải:

(a) Vì mỗi mẫu 24-bit chiếm một từ 32-bit (4 byte), lưu lượng dữ liệu trong một giây là:

$$B = 48.000 \text{ mẫu/giây} \times 4 \text{ byte} = 192.000 \text{ byte/giây} = 192 \text{ KB/s} = 0{,}192 \text{ MB/s} \tag{143}$$

So với băng thông 200 MB/s của cầu Lightweight Bridge, lưu lượng này chỉ chiếm $0{,}192/200 = 0{,}096\%$ dung lượng bus.

(b) Mỗi giây âm thanh cần thực hiện đúng 48.000 thao tác ghi 32-bit. Với thời gian 1 μs cho mỗi thao tác ghi, tổng thời gian CPU tiêu tốn là:

$$T_{\text{CPU}} = 48.000 \times 1\ \mu\text{s} = 0{,}048 \text{ giây} = 48 \text{ ms} \tag{144}$$

Hệ số thời gian thực của khâu truyền dữ liệu là:

$$\text{RTF}_{\text{transfer}} = \frac{T_{\text{CPU}}}{1 \text{ giây}} = \mathbf{0{,}048} \tag{145}$$

Kết luận: CPU chỉ tốn $4{,}8\%$ thời gian cho việc truyền tải âm thanh 48 kHz 24-bit ($95{,}2\%$ thời gian còn lại rảnh rỗi). Do đó, ngay cả ở chuẩn 48 kHz, cơ chế PIO qua Lightweight Bridge vẫn hoàn toàn đáp ứng thời gian thực với biên dư dồi dào mà chưa cần thiết phải chuyển sang dùng DMA.

Bài tập 2: Số học bit vòng và điều kiện rỗng/đầy cho bộ đệm có độ sâu tùy ý. Xét một bộ đệm FIFO có độ sâu N từ, trong đó N không phải là lũy thừa của 2 (ví dụ $N = 300$).

(a) Tại sao kỹ thuật kiểm tra bit vòng MSB đơn giản (`wr_ptr[k]` $\neq$ `rd_ptr[k]`) không còn áp dụng được trực tiếp?

(b) Nêu giải pháp phần cứng chuẩn mực để giải quyết bài toán này mà vẫn duy trì tần số hoạt động cao.

Lời giải:

(a) Khi $N = 2^k$, không gian đếm tự nhiên của thanh ghi k-bit quay vòng chính xác tại $2^k - 1 \to 0$. Khi thêm bit thứ $k + 1$, nửa vòng đầu và nửa vòng sau có các bit thấp giống hệt nhau. Nhưng khi $N = 300 \neq 2^k$, sau khi con trỏ ghi đạt giá trị 299, nó phải được reset cưỡng bức về 0 thay vì tràn tự nhiên qua 511. Sự lệch pha này khiến khoảng cách giữa hai con trỏ không thể suy ra bằng phép trừ bit thông thường, làm sai lệch điều kiện so sánh bằng của các bit thấp.

(b) Giải pháp chuẩn mực trong thiết kế phần cứng:

- Duy trì một bộ đếm số phần tử độc lập mang tên `count` (độ rộng 9 bit).
- Mỗi chu kỳ: nếu chỉ ghi thì `count` $\leftarrow$ `count` $+ 1$; nếu chỉ đọc thì `count` $\leftarrow$ `count` $- 1$; nếu đồng thời cả đọc và ghi thì `count` giữ nguyên.
- Điều kiện rỗng là `count` $== 0$, điều kiện đầy là `count` $== 300$. Các con trỏ `wr_ptr` và `rd_ptr` được so sánh với 299 để tự reset về 0.

Bài tập 3: Phân tích xung đột tương tranh (Race Condition) và cơ chế khóa. Trong kiến trúc streaming âm thanh giữa HPS và FPGA, CPU ghi mẫu âm thanh vào FIFO trong khi lõi tính toán FPGA đọc mẫu ra để tính cửa sổ Hanning.

(a) Tại sao hệ thống trong chương này không cần sử dụng các cấu trúc khóa bảo vệ phức tạp (như mutex hay spinlock) giữa CPU và FPGA?

(b) Điều gì sẽ xảy ra nếu CPU đọc thanh ghi `fill_level` đúng vào chu kỳ mà FPGA vừa đọc một từ ra khỏi FIFO?

Lời giải:

(a) Hệ thống không cần mutex vì kiến trúc tuân thủ nguyên tắc Producer-Consumer một chiều trên hai miền giao tiếp độc lập:

- Phía HPS là bên sản xuất (Producer): HPS chỉ có quyền ghi vào mảng RAM và chỉ có quyền sửa đổi con trỏ `wr_ptr`. HPS hoàn toàn không thể thay đổi `rd_ptr`.
- Phía FPGA là bên tiêu thụ (Consumer): FPGA chỉ có quyền đọc mảng RAM và chỉ có quyền sửa đổi con trỏ `rd_ptr`. FPGA hoàn toàn không thể thay đổi `wr_ptr`.

Vì mỗi bên chỉ sở hữu độc quyền một con trỏ, không có biến trạng thái chung nào bị xung đột ghi đồng thời (write-write race condition).

(b) Nếu CPU đọc `fill_level` đúng nhịp FPGA cập nhật `rd_ptr`: Trong trường hợp xấu nhất, CPU có thể đọc được giá trị `fill_level` cũ (chưa giảm đi 2 mẫu). Điều này hoàn toàn an toàn (fail-safe): CPU sẽ cho rằng bộ đệm đầy hơn thực tế một chút, do đó nó sẽ ghi thận trọng hơn chứ không bao giờ gây ra hiện tượng ghi tràn bộ đệm.

Bài tập 4: Đánh giá tác động của lỗi thứ tự byte (Endianness) lên ước lượng F0. Một lập trình viên sơ suất đóng gói hai mẫu âm thanh 16-bit vào từ 32-bit theo chuẩn Big-Endian: sample_0 nằm ở `[31:16]` và sample_1 nằm ở `[15:0]`. Tuy nhiên, phần cứng giải gói FPGA vẫn vận hành theo chuẩn Little-Endian (phát `[15:0]` trước, `[31:16]` sau).

(a) Mô tả sự xáo trộn xảy ra trên chuỗi mẫu âm thanh đi vào lõi tính toán.

(b) Phân tích định tính ảnh hưởng của lỗi này lên hàm tự tương quan $R[\tau]$ và ước lượng tần số cơ bản F0.

Lời giải:

(a) Chuỗi âm thanh ban đầu $x[0], x[1], x[2], x[3], \dots$ sẽ bị hoán đổi từng cặp mẫu kế tiếp:

$$x_{\text{FPGA}} = \{x[1], x[0], x[3], x[2], x[5], x[4], \dots\} \tag{146}$$

Mỗi mẫu chẵn và lẻ bị tráo đổi vị trí cho nhau trên toàn bộ chiều dài tệp.

(b) *Ảnh hưởng lên F0:*

- Phép đảo cặp này tạo ra một thành phần nhiễu tần số cực cao ở tần số Nyquist $f_s/2 = 8$ kHz (bởi vì hiệu số giữa hai mẫu liên tiếp $x[2k+1] - x[2k]$ bị đảo dấu liên tục theo chu kỳ 2 mẫu).
- Tuy nhiên, các đỉnh tự tương quan của chu kỳ cơ bản giọng nói ($F_0 \in [75, 600]$ Hz) tương ứng với dải quét tương quan $\tau \in [26, 214]$ (189 lag) và dải tìm kiếm cực đại ứng viên $\tau \in [27, 213]$ mẫu. Khi dịch đi τ mẫu (với $\tau \gg 2$), hình dạng bao sóng năng lượng tổng thể vẫn bảo toàn tính tuần hoàn cơ bản. Kết quả là đỉnh $R[\tau]$ vẫn xuất hiện gần vị trí lag thực tế, nhưng đỉnh sẽ bị răng cưa nghiêm trọng và giá trị nội suy cực trị parabol bị kéo lệch, dẫn đến việc tăng sai số cent mịn và gây ra các quyết định nhảy quãng tám (octave jump) thất thường.

Tóm lại: Trình điều khiển HPS giao tiếp mmap với bộ đệm và bản đồ thanh ghi đã được kiểm chứng bit-exact qua Python twin và testbench Verilog; so sánh tổng hợp khẳng định HDL tự viết đạt trần hiệu năng phần cứng ngang ngửa IP Intel nhưng mang lại tính minh bạch và khả năng kiểm thử độc lập tối đa.

Chương 2. Chuẩn giao tiếp Avalon-ST, ngân sách chu kỳ khi xử lý tệp và kỹ thuật mã hóa FSM

▶ MỤC TIÊU HỌC TẬP

- Thấu hiểu bản chất cơ chế bắt tay dòng chảy dữ liệu (streaming handshake) theo chuẩn giao tiếp công nghiệp Intel Avalon Streaming (Avalon-ST), phân biệt rõ ràng giữa hai tín hiệu kiểm soát `valid` (hợp lệ) và `ready` (sẵn sàng).
- Phân tích cặn kẽ cạm bẫy kỹ thuật của thông số `readyLatency` (độ trễ sẵn sàng 0 chu kỳ so với 1 chu kỳ), giải mã cơ chế gây thất thoát dữ liệu âm thanh khi kết nối các khối sở hữu trí tuệ (IP core) của Intel.
- Xác lập ngân sách chu kỳ xung nhịp chính xác từ nguyên lý đầu tiên cho hệ thống ước lượng cao độ F_0 khi dữ liệu đầu vào được cấp phát từ tệp WAV thay vì từ bộ giải mã âm thanh ngoại vi; phân định rõ sự khác biệt giữa thước đo thời gian thực vật lý và tốc độ tính toán phần cứng.
- Khảo sát toàn diện 7 phương án mã hóa máy trạng thái hữu hạn FSM (Finite State Machine) trên phần mềm tổng hợp Quartus Prime; đánh giá sự đánh đổi giữa tài nguyên thanh ghi flip-flop (FF) và cổng logic tổ hợp (LUT) trên kiến trúc FPGA Intel Cyclone V SoC.
- Chứng minh toán học chặt chẽ tính chất chuyển mạch đơn bit của mã Gray (`n ^ (n >> 1)`) thông qua lập luận chuỗi bit 1 tận cùng (trailing-ones argument).
- Thiết kế và hiện thực hóa khối đệm trượt (Skid Buffer) hai tầng chốt bằng ngôn ngữ Verilog-2001 nhằm triệt tiêu đường phản áp tổ hợp ngược (combinational backpressure loop), bảo toàn 100% thông lượng truyền thông.
- Xây dựng mô hình song sinh phần mềm (Python twin) và kịch bản kiểm thử chu kỳ (cycle-accurate testbench) với hơn 500 vector kích thích ngẫu nhiên, chứng minh hai phương án mã hóa FSM nhị phân và one-hot cho kết quả trùng khớp hoàn toàn.

2.1. Chuẩn giao thức Avalon-ST: Cơ chế valid/ready và cạm bẫy readyLatency

Vấn đề thực tế: Dòng chảy dữ liệu không xung nhịp ép bước

Khi thiết kế các hệ thống xử lý tín hiệu số (DSP – Digital Signal Processing) trên vi mạch FPGA (Field-Programmable Gate Array), người lập trình thường bắt đầu với các mạch tuần tự đơn giản: mỗi nhịp xung nhịp đồng hồ, một mẫu dữ liệu mới đi vào, chạy qua các tầng thanh ghi và cho ra kết quả ở đầu bên kia. Mô hình đó hoạt động chính xác khi và chỉ khi nguồn phát (source) và nơi nhận (sink) luôn luôn sẵn sàng ở mọi nhịp xung nhịp.

Tuy nhiên, trong một hệ thống thực tế như thuật toán ước lượng cao độ tiếng nói F_0, dòng chảy dữ liệu có tính chất gián đoạn:

- Khối giải nén và phân phối mẫu âm thanh từ bộ nhớ hàng đợi FIFO (First-In First-Out) có thể phải tạm dừng một nhịp khi bộ đệm rỗng hoặc khi chuyển đổi giữa từ 32-bit sang mẫu 16-bit.
- Khối nhân tích lũy tự tương quan MAC (Multiply-Accumulate) cần tới 98.543 chu kỳ xung nhịp để quét toàn bộ 189 độ trễ $\tau \in [26, 214]$ cho một khung 638 mẫu. Trong suốt thời gian tính toán này, khối MAC hoàn toàn không thể tiếp nhận thêm mẫu âm thanh mới của khung kế tiếp.
- Nếu khối phát đẩy mẫu lên bus mà không kiểm tra trạng thái bận của khối nhận, các mẫu âm thanh mới sẽ ghi đè lên mẫu cũ, làm vỡ cấu trúc khung và làm sai lệch quá trình tính toán.

Để giải quyết bài toán đồng bộ luồng dữ liệu giữa các khối có tốc độ xử lý chênh lệch, tập đoàn Intel chuẩn hóa giao diện truyền thông điểm-tới-điểm mang tên **Avalon Streaming Interface (Avalon-ST)**, được đặc tả chi tiết trong tài liệu kỹ thuật *Intel Avalon Interface Specifications* (Mã tài liệu: MNL-AVALONIF).

Nguyên lý bắt tay valid/ready: Khi nào một mẫu được coi là chuyển giao?

Trọng tâm của chuẩn Avalon-ST là cơ chế bắt tay hai chiều thông qua cặp tín hiệu điều khiển đơn bit:

1. `valid` (Phía phát đưa ra): Bằng 1 khi phía phát đã đặt một mẫu dữ liệu hợp lệ lên các đường dây dữ liệu `data`.
2. `ready` (Phía nhận đưa ra): Bằng 1 khi phía nhận có đủ không gian bộ đệm và sẵn sàng nhận dữ liệu từ bus vào thanh ghi của mình.

Nguyên lý cơ bản trong chuẩn giao tiếp là: **Một giao dịch truyền nhận dữ liệu (beat) chỉ được hoàn thành tại chu kỳ xung nhịp n khi và chỉ khi cả hai tín hiệu `valid` và `ready` cùng bằng 1 tại chính chu kỳ đó**:

$$\text{Transfer}(n) = \texttt{valid}(n) \ \wedge \ \texttt{ready}(n) \tag{147}$$

Nếu `valid` = 1 nhưng `ready` = 0, phía nhận đang áp dụng cơ chế **phản áp (backpressure)**. Khi đó, không có giao dịch nào diễn ra. Quy tắc bắt buộc đối với phía phát là: **phải giữ nguyên giá trị dữ liệu `data` và giữ `valid` = 1 ở chu kỳ kế tiếp**, phía phát không được thay đổi dữ liệu hoặc hạ `valid` xuống 0 cho đến khi phía nhận bật `ready` = 1 trở lại.

Cạm bẫy kỹ thuật: `readyLatency` = 0 so với `readyLatency` = 1

Tưởng chừng nguyên lý trên đã đủ chặt chẽ, nhưng một cạm bẫy kỹ thuật nảy sinh khi ghép nối các khối phần cứng: *Tín hiệu `ready` nói về khả năng tiếp nhận ở chính nhịp này hay ở nhịp sau?* Câu trả lời nằm ở tham số cấu hình mang tên `readyLatency` (độ trễ sẵn sàng).

Theo chuẩn giao tiếp Avalon-ST (*Intel Avalon Interface Specifications*, Mục 3.4):

- **Cấu hình `readyLatency` = 0 (Bắt tay tức thời):** Quyết định nhận mẫu nằm *ở chính chu kỳ hiện tại*. Nếu `ready` hạ xuống 0 ở chu kỳ n, mẫu đang nằm trên bus ở chu kỳ n không được nhận, và phía phát phải tiếp tục giữ mẫu đó sang chu kỳ $n+1$. Ưu điểm của cấu hình này là phản hồi tức thì, không cần bộ đệm dự phòng. Nhược điểm là tạo ra một đường trễ tổ hợp (combinational path) nối thẳng từ khối nhận ngược về khối phát.
- **Cấu hình `readyLatency` = 1 (Tín hiệu sẵn sàng có trễ / cơ chế tín chỉ):** Tín hiệu `ready` *ở* chu kỳ n là *lời hứa cho chu kỳ* $n+1$. Khi khối nhận bật `ready` = 1 *ở* chu kỳ n, nó phát đi một tín chỉ: "Ở chu kỳ $n+1$, tôi chắc chắn có chỗ để nhận một mẫu". Ngược lại, nếu khối nhận hạ `ready` = 0 *ở* chu kỳ n, điều đó có nghĩa là *ở* chu kỳ $n+1$ khối phát không được gửi, nhưng *mẫu xuất hiện ở chính chu kỳ n vẫn được tiếp nhận đầy đủ*, bởi vì lời hứa tiếp nhận cho chu kỳ n đã được khối nhận cam kết từ chu kỳ $n-1$.

Cạm bẫy nối ghép IP: Nhiều khối IP lõi xử lý DSP chuyên dụng của Intel (như bộ lọc FIR Compiler hay biến đổi Fourier nhanh FFT IP) mặc định thiết lập `readyLatency` = 1 trong cửa sổ cấu hình Parameter Editor nhằm chèn thêm một tầng thanh ghi vào đường tín hiệu `ready`, giúp tăng tần số hoạt động cực đại (F_{max}). Trong khi đó, các kỹ sư viết mã Verilog bằng tay thường mặc định suy nghĩ theo kiểu `readyLatency` = 0.

Nếu khối phát giả định `readyLatency` = 1 trong khi khối nhận lại hoạt động với `readyLatency` = 0, sự cố mất đồng bộ dữ liệu sẽ xảy ra khi đường phản áp xuất hiện: một mẫu dữ liệu sẽ bị rơi mất khỏi dòng âm thanh mà không có bất kỳ cờ cảnh báo lỗi nào được bật lên.

Ví dụ tính tay và đối soát chu kỳ: Sự cố mất mẫu 12

Để thấy rõ cơ chế phá hỏng dòng dữ liệu, hãy khảo sát một chuỗi truyền thông thực nghiệm gồm 4 mẫu âm thanh nguyên $x = [10, 11, 12, 13]$ đi qua kênh giao tiếp Avalon-ST từ chu kỳ 3 đến chu kỳ 8. Giả sử khối nhận gặp tắc nghẽn bộ đệm và bắt buộc phải hạ tín hiệu `ready` xuống 0 duy nhất tại chu kỳ 5 (`ready` lần lượt là $[1, 1, 0, 1, 1, 1]$).

Dữ liệu tính toán dưới đây được trích xuất trực tiếp từ kịch bản kiểm chứng mã nguồn `verify_v3/ch02_avalon_st_trace.py`:


Đọc hình. Hình 3 trực quan hóa sự khác biệt bản chất giữa hai cấu hình:

- Ở nửa trên (a), với `readyLatency` = 0, tại chu kỳ 5 khi tín hiệu `ready` hạ xuống mức thấp, giao dịch dừng lại ngay lập tức. Mẫu 12 trên bus dữ liệu được giữ phẳng suốt hai chu kỳ xung nhịp (CK 5 và CK 6). Đến khi `ready` bật lên 1 *ở* CK 6, mẫu 12 mới được nhận và mẫu 13 nối tiếp *ở* CK 7. Không có mẫu nào bị mất.
- Ở nửa dưới (b), với `readyLatency` = 1, tín hiệu `ready` mang ý nghĩa tín chỉ trễ một nhịp. Vì *ở* chu kỳ 4 `ready` = 1, khối phát được quyền đẩy mẫu 12 *ở* chu kỳ 5 bất chấp việc tại chính chu kỳ 5 `ready` đang *ở* mức 0. Phía phát coi như mẫu 12 đã bàn giao thành công. Sang chu kỳ 6, khối phát mới nhận lệnh dừng do `ready` *ở* CK 5 bằng 0.

Hậu quả của sự bất đồng này là mẫu âm thanh số 12 bị loại khỏi dòng dữ liệu. Trong một khung phân tích 638 mẫu của thuật toán Praat, việc mất đúng một mẫu làm toàn bộ 637 mẫu phía sau bị dồn lên trước một vị trí

Bảng 10: Đối chiếu chu kỳ truyền nhận giữa trường hợp chuẩn và trường hợp lệch tham số `readyLatency`

Chu kỳ	`valid`	`data`	`ready`	Bắt tay (RL=0)	Phía nhận lấy?	Hành vi thực tế của khối phát
Kịch bản 1: Cả hai phía thống nhất cấu hình `readyLatency` = 0						
3	1	10	1	Có	Mẫu 10	Khối phát đưa tiếp mẫu 11 lên bus.
4	1	11	1	Có	Mẫu 11	Khối phát đưa tiếp mẫu 12 lên bus.
5	1	12	0	Không	Không	`ready`=0: Khối phát **giữ nguyên** mẫu 12.
6	1	12	1	Có	Mẫu 12	Khối phát đưa tiếp mẫu 13 lên bus.
7	1	13	1	Có	Mẫu 13	Đã gửi xong 4 mẫu, hạ `valid` về 0.
8	0	–	1	Không	Không	Bus nghỉ, nhận đủ 4 mẫu: $[10, 11, 12, 13]$.
Kịch bản 2: Bất đồng cấu hình (Phát hiểu RL=1, Nhận hiểu RL=0)						
3	1	10	1	Có	Mẫu 10	Khối phát gửi 10 do có tín chỉ từ CK 2.
4	1	11	1	Có	Mẫu 11	Khối phát gửi 11 do có tín chỉ từ CK 3.
5	1	12	0	**Lệch**	**Từ chối**	Khối phát thấy CK4 `ready`=1 nên đẩy 12. *Nhưng nhận (RL=0) từ chối! Mẫu 12 bị rơi.*
6	0	–	1	Không	Không	Khối phát thấy CK5 `ready`=0 nên dừng phát.
7	1	13	1	Có	Mẫu 13	Khối phát thấy CK6 `ready`=1 nên gửi 13.
8	0	–	1	Không	Không	Kết thúc: Khối nhận chỉ lấy $[10, 11, 13]$!



Hình 3: Dạng sóng thời gian so sánh cơ chế bắt tay Avalon-ST giữa cấu hình `readyLatency` = 0 và `readyLatency` = 1 khi xuất hiện xung phản áp ở chu kỳ 5 (tham chiếu *Intel Avalon Interface Specifications*, Mục 3.4.2).

thời gian. Các phép tính tự tương quan $R[\tau]$ sau đó vẫn thực thi bình thường theo công thức toán học, nhưng trên một cửa sổ tín hiệu bị lệch pha, dẫn đến sai lệch đỉnh parabol và xuất hiện lỗi thô (Gross Pitch Error) mà người lập trình khó tìm ra nguyên nhân nếu chỉ nhìn vào mã thuật toán.

Tóm lại: Tham số `readyLatency` *quyết định thời điểm một mẫu dữ liệu được công nhận đã chuyển giao; hiểu lệch một nhịp giữa hai khối giao tiếp sẽ làm rơi hoặc nhân đôi mẫu âm thanh một cách im lặng mà không hề báo lỗi trên đường truyền.*

2.2. Ngân sách chu kỳ khi đầu vào là tệp âm thanh và thực tế thời gian thực

Vấn đề thực tế: Nhận thức về đồng hồ lấy mẫu vật lý 16 kHz

Khi tiếp cận bài toán xử lý tiếng nói trên FPGA, trực giác ban đầu của nhiều kỹ sư là tìm kiếm một bộ tạo xung nhịp 16 kHz trong thiết kế để điều nhịp cho toàn bộ hệ thống. Trực giác đó xuất phát từ thói quen làm việc với các bộ giải mã âm thanh tương tự (như chip WM8731 trên bo mạch DE10-Standard), nơi mà bộ chuyển đổi ADC (Analog-to-Digital Converter) liên tục xuất ra từng mẫu sau mỗi khoảng thời gian đều đặn $T_s = 1/16.000$ s $= 62{,}5$ μs. Khi có một bộ ADC ngoại vi ép nhịp, nếu mạch FPGA xử lý chậm hơn $62{,}5$ μs, bộ đệm sẽ tràn và dữ liệu âm thanh bị mất.

Tuy nhiên, trong kiến trúc hệ thống của tài liệu này (đã định hình ở Chương 1), **nguồn dữ liệu đầu vào là một tệp âm thanh WAV lưu trên thẻ nhớ SD, được vi xử lý HPS đọc và đẩy qua cầu Lightweight HPS-to-FPGA Bridge vào bộ đệm On-Chip FIFO**.

Đặc điểm kỹ thuật của hệ thống là: **Không có đồng hồ 16 kHz nào ép bước trên phần cứng**.

- Vi xử lý HPS đẩy dữ liệu qua cầu giao tiếp Lightweight HPS-to-FPGA Bridge nhanh hơn rất nhiều so với tốc độ tiêu thụ 1 mẫu / 3.125 chu kỳ của chuỗi xử lý âm thanh (số chu kỳ ghi thực tế qua cầu truyền thông cần được đo đạc cụ thể trên phần cứng, như đã phân tích ở Chương 1). Nếu bộ đệm FIFO còn ô trống, HPS có thể ghi liên tục hàng nghìn mẫu vào phần cứng mà không bị nghẽn bởi tốc độ xung nhịp lấy mẫu vật lý.
- Lõi xử lý DSP trên FPGA chạy trên miền xung nhịp hệ thống $f_{\text{clk}} = 50$ MHz (chu kỳ $T_{\text{clk}} = 20$ ns).
- Tốc độ tiêu thụ dữ liệu không bị khống chế bởi tần số lấy mẫu 16 kHz của âm thanh, mà bị quyết định trực tiếp bởi **thời gian thực thi của khối tính toán tự tương quan MAC**—khâu tiêu tốn nhiều thời gian tính toán nhất của toàn bộ hệ thống.

Vậy con số 16 kHz có ý nghĩa gì? Nó là thông số toán học quy định khoảng cách thời gian giữa các mẫu để tính ra cao độ thực theo đơn vị Hertz ($F_0 = f_s/\tau_{\text{interp}}$), và là **thước đo tham chiếu thời gian thực (real-time yardstick)** để đánh giá xem phần cứng chạy nhanh hơn thế giới thực bao nhiêu lần.

Dẫn xuất ngân sách chu kỳ từ nguyên lý đầu tiên

Thiết lập ngân sách chu kỳ một cách tường minh từ các tham số chuẩn mực của phần mềm Praat 7.0.03 trên tệp âm thanh $f_s = 16.000$ Hz:

1. **Chu kỳ xung nhịp chuẩn:** Với tần số xung nhịp hệ thống $f_{\text{clk}} = 50$ MHz, mỗi chu kỳ xung nhịp kéo dài:

$$T_{\text{clk}} = \frac{1}{50.000.000 \text{ Hz}} = 20 \text{ ns} \tag{148}$$

2. **Thước đo thời gian thực cho một mẫu:** Trong thế giới vật lý, một mẫu âm thanh 16 kHz xuất hiện sau mỗi khoảng thời gian $T_s = 62{,}5$ μs. Số chu kỳ xung nhịp 50 MHz tương ứng với một khoảng thời gian lấy mẫu là:

$$C_{\text{sample}} = \frac{f_{\text{clk}}}{f_s} = \frac{50.000.000}{16.000} = 3.125 \text{ chu kỳ/mẫu} \tag{149}$$

3. **Bước nhảy khung phân tích (Frame Hop):** Thuật toán Praat với cấu hình mặc định (sàn cao độ pitchFloor $=$ 75 Hz, bước thời gian tự động timeStep $= 0{,}75/75 = 10$ ms, tham chiếu mã nguồn Praat 7.0.03 `fon/Sound_to_Pitch.cpp`, dòng 296 (`dt` = periodsPerWindow / pitchFloor / 4, periodsPerWindow = 3)) phân tích các khung cách nhau đúng:

$$H = 10 \text{ ms} \times 16.000 \text{ mẫu/s} = 160 \text{ mẫu} \tag{150}$$

4. **Ngân sách chu kỳ thời gian thực cho một bước nhảy (C_{hop}):** Để đạt ngưỡng thời gian thực (xử lý kịp tốc độ nói của con người), toàn bộ chuỗi tính toán cho 160 mẫu mới phải hoàn thành trong khoảng thời gian không vượt quá 10 ms. Tại xung nhịp 50 MHz, ngân sách chu kỳ tối đa cho phép là:

$$C_{\text{hop}} = H \times C_{\text{sample}} = 160 \times 3.125 = 500.000 \text{ chu kỳ/khung} \tag{151}$$

Số phép tính MAC và chu kỳ thực thi của khối tự tương quan

Mỗi khung âm thanh có độ dài cửa sổ $N = 638$ mẫu (đã được làm tròn từ $3 \times 16.000/75 = 640$ mẫu theo quy tắc đối xứng tâm của Boersma). Khối nhân tích lũy MAC cần tính toán:

- Năng lượng chuẩn $R[0]$: Cần tích lũy 638 tích số $x_w[n] \times x_w[n]$ ($n = 0..637$). Số phép tính MAC là:

$$M_{R0} = 638 \text{ phép tính} \tag{152}$$

- Dải quét độ trễ $\tau \in [26, 214]$ gồm 189 giá trị trễ liên tiếp: Với mỗi độ trễ τ, số lượng tích số cần tính là $638 - \tau$. Khi $\tau = 26$, số phép nhân là $638 - 26 = 612$. Khi $\tau = 214$, số phép nhân là $638 - 214 = 424$. Tổng số phép tính MAC cho toàn bộ 189 độ trễ là tổng của một cấp số cộng:

$$M_{\text{lags}} = \sum_{\tau=26}^{214} (638 - \tau) = \frac{(612 + 424) \times 189}{2} = \frac{1.036 \times 189}{2} = 518 \times 189 = 97.902 \text{ phép tính} \tag{153}$$

Tổng số phép tính nhân tích lũy trên một khung phân tích là:

$$M_{\text{total}} = M_{R0} + M_{\text{lags}} = 638 + 97.902 = 98.540 \text{ phép tính} \tag{154}$$

Do khối MAC được thiết kế dưới dạng đường ống dòng chảy liên tục (streaming pipeline, phát địa chỉ liền mạch không nhịp nghỉ như đã phân tích ở Chương 0), mỗi nhịp xung nhịp đưa vào một cặp toán hạng. Sau khi cặp toán hạng cuối cùng của $\tau = 214$ đi vào, bộ tích lũy trong khối DSP cần thêm đúng 3 chu kỳ trễ đường ống (pipeline latency) để đẩy kết quả cuối cùng ra thanh ghi xuất. Do đó, tổng số chu kỳ xung nhịp thực tế để tính xong toàn bộ ma trận tương quan của một khung là:

$$C_{\text{calc}} = M_{\text{total}} + 3 = 98.540 + 3 = 98.543 \text{ chu kỳ/khung} \tag{155}$$

Thời gian thực tế để FPGA xử lý xong một khung là:

$$T_{\text{calc}} = 98.543 \times 20 \text{ ns} = 1.970.860 \text{ ns} \approx 1{,}971 \text{ ms} \tag{156}$$

Chia số chu kỳ này cho 160 mẫu âm thanh mới nạp vào mỗi khung, ta có số chu kỳ tính toán trung bình trên một mẫu âm thanh:

$$C_{\text{per_sample}} = \frac{98.543}{160} \approx 615{,}89 \text{ chu kỳ/mẫu} \quad (\approx 616 \text{ chu kỳ/mẫu}) \tag{157}$$

Định nghĩa và dẫn xuất Hệ số Thời gian thực (Real-Time Factor – RTF)

Hệ số thời gian thực RTF là tỷ số không thứ nguyên giữa thời gian phần cứng thực thi phép tính (T_{calc}) và thời lượng âm thanh thực tế được xử lý (T_{audio}):

$$\text{RTF} = \frac{T_{\text{calc}}}{T_{\text{audio}}} = \frac{C_{\text{calc}} \times T_{\text{clk}}}{H \times T_s} = \frac{C_{\text{calc}}}{C_{\text{hop}}} \tag{158}$$

Thay các con số đã dẫn xuất vào công thức:

$$\text{RTF}_{\text{MAC}} = \frac{98.543}{500.000} \approx 0{,}197086 \quad (\approx 0{,}197) \tag{159}$$

Nếu tính thêm các khâu phụ trợ như trừ giá trị trung bình cục bộ, tra bảng Hanning, tìm đỉnh cực đại parabol và lọc trung vị (ước tính chiếm khoảng 1.157 chu kỳ bổ sung, đưa tổng chu kỳ lõi lên mức ≈ 99.700 chu kỳ, sẽ được chi tiết hóa ở Chương 12), hệ số thời gian thực toàn lõi là:

$$\text{RTF}_{\text{total}} = \frac{99.700}{500.000} \approx 0{,}1994 \quad (\approx 0{,}199) \tag{160}$$

Con số RTF $\approx 0{,}197$ mang ý nghĩa vật lý rõ ràng: mạch FPGA xử lý tín hiệu nhanh hơn 5 lần so với thời gian thực ($1/0{,}197 \approx 5{,}07$). Một đoạn âm thanh đàm thoại dài 10 giây chỉ cần chưa đầy 2 giây để trích xuất toàn bộ đường nét cao độ F_0.

Cạm bẫy thường gặp: Nhầm lẫn giữa độ dài khung và bước nhảy thời gian

Cạm bẫy thường gặp: Nhầm lẫn bước nhảy khung 10 ms và sự triệt tiêu sai số ngẫu nhiên

Khi thiết lập ngân sách chu kỳ cho hệ thống xử lý tiếng nói, người thiết kế rất dễ mắc phải hai cạm bẫy tính toán sau:

- **Cạm bẫy 1 (Nhầm lẫn bước nhảy khung H):** Nhầm lẫn giữa bước nhảy khung phân tích H của thuật toán cao độ (10 ms, tương ứng 160 mẫu ở 16 kHz) với bước nhảy 25 ms (400 mẫu) thường dùng trong các bài toán trích xuất đặc trưng MFCC. Tại xung nhịp 50 MHz, bước nhảy 25 ms cho ngân sách $1.250.000$ chu kỳ, lớn gấp 2,5 lần ngân sách chuẩn 500.000 chu kỳ của Praat.
- **Cạm bẫy 2 (Sự triệt tiêu sai số ngẫu nhiên):** Nếu ai đó ước tính chu kỳ tính toán của một khung phân tích bằng một vòng lặp chưa tối ưu hóa với ≈ 246.000 chu kỳ và chia cho ngân sách nhầm lẫn $1.250.000$ chu kỳ, tỷ số thu được là $246.000/1.250.000 \approx 0{,}197$. Con số này trùng hợp ngẫu nhiên với hệ số RTF $= 98.543/500.000 \approx 0{,}197$ chuẩn xác của chúng ta. Sự trùng hợp đó có thể làm người thiết kế ngộ nhận thiết kế đã đạt chuẩn, trong khi thực tế độ trễ phản hồi của hệ thống bị chậm đi 2,5 lần.

Dưới đây là bảng đối chiếu tổng hợp được trích xuất trực tiếp từ kịch bản kiểm chứng số học `verify_v3/ch02_cycle_budget.py`:

Bảng 11: Bảng đối chiếu thông số ngân sách chu kỳ và phân tích sai lệch kỹ thuật

Thông số hệ thống	Chuẩn Praat (Hop 10 ms)	Nhầm lẫn (Hop 25 ms)	Bản chất kỹ thuật
Tần số lấy mẫu âm thanh (f_s)	16.000 Hz	16.000 Hz	Tiêu chuẩn âm thanh tiếng nói
Tần số xung nhịp FPGA (f_{clk})	50.000.000 Hz	50.000.000 Hz	Xung nhịp đồng bộ hệ thống
Thước đo chu kỳ trên mẫu	3.125 chu kỳ/mẫu	3.125 chu kỳ/mẫu	$f_{\text{clk}}/f_s = 50$ MHz$/16$ kHz
Bước nhảy khung (H)	**160 mẫu (10 ms)**	**400 mẫu (25 ms)**	Praat dùng bước nhảy 10 ms; nhầm sang 25 ms
Ngân sách thời gian thực (C_{hop})	**500.000 chu kỳ**	**1.250.000 chu kỳ**	$H \times 3.125$ chu kỳ
Độ dài cửa sổ phân tích (N)	638 mẫu	640 mẫu	Praat làm tròn tâm đối xứng
Số phép tính MAC (M_{total})	98.540	Chưa tối ưu	$638 + \sum_{26}^{214}(638 - \tau)$
Chu kỳ thực tế của lõi (C_{calc})	**98.543 chu kỳ**	**246.000 chu kỳ**	98.540 nhịp phát + 3 nhịp trễ
Chu kỳ tính toán trên 1 mẫu mới	**615,89 chu kỳ/mẫu**	615,00 chu kỳ/mẫu	C_{calc}/H
Thời gian tính toán một khung	**1,971 ms**	4,920 ms	$C_{\text{calc}} \times 20$ ns
Hệ số thời gian thực (RTF_{MAC})	**0,197**	**0,197**	Trùng hợp ngẫu nhiên do sai cả tử và mẫu

Đọc bảng. Bảng 11 khẳng định nguyên tắc thiết kế quan trọng: thiết kế chuẩn xác hoàn tất một khung phân tích chỉ trong 1,97 ms trên bước nhảy 10 ms (đúng chuẩn tương quan của Boersma), giúp hệ thống có độ trễ phản hồi thấp và giải phóng hơn 80% băng thông xử lý của FPGA cho các tác vụ tiếp theo.

Tóm lại: Khi xử lý tệp âm thanh, không có đồng hồ 16 kHz nào chi phối bước chạy; lõi FPGA tính toán ở tần số xung nhịp 50 MHz với 98.543 chu kỳ cho mỗi bước nhảy 160 mẫu (616 chu kỳ/mẫu), hoàn tất một khung 10 ms chỉ trong 1,97 ms, đạt hệ số thời gian thực RTF = 0,197 so với ngân sách 500.000 chu kỳ.

2.3. Kỹ thuật mã hóa FSM: Đánh đổi tài nguyên và độ trễ trên kiến trúc Cyclone V

Vấn đề thực tế: Từ câu lệnh switch-case trừu tượng đến cổng logic vật lý

Trong ngôn ngữ mô tả phần cứng Verilog, máy trạng thái hữu hạn FSM (Finite State Machine) thường được lập trình viên biểu diễn dưới dạng câu lệnh rẽ nhánh trừu tượng: `case (state_reg) ... endcase`. Nhìn trên màn hình soạn thảo mã nguồn, việc chuyển trạng thái trông giống như một phép gán biến tức thời trong ngôn ngữ C.

Nhưng lớp silicon bên dưới không có khái niệm "trạng thái trừu tượng". Mọi trạng thái bắt buộc phải được số hóa thành một chuỗi các bit nhị phân lưu trữ trong các phần tử nhớ tuần tự—các thanh ghi flip-flop (FF). Phần mềm tổng hợp logic Quartus Prime khi phân tích mã nguồn sẽ phải đối mặt với câu hỏi cốt lõi: **Mỗi trạng thái nên được gán bằng tổ hợp bit nào để mạch chạy nhanh nhất (F_{max} cao nhất) mà tốn ít diện tích nhất?**

Cách thức gán bit cho trạng thái (State Encoding) chi phối trực tiếp hai yếu tố của mạch tích hợp:

1. **Số lượng thanh ghi flip-flop tiêu tốn:** Ảnh hưởng tới dung lượng tài nguyên tuần tự của chip.

2. **Độ sâu và độ phức tạp của mạng logic tổ hợp (Combinational Logic Depth):** Logic chuyển trạng thái tiếp theo (`next_state`) và logic sinh tín hiệu ngõ ra (`outputs`) đòi hỏi mạng cổng logic LUT (Look-Up Table) có số đầu vào (fan-in) rộng hay hẹp. Mạng logic càng sâu, thời gian truyền trễ (propagation delay) càng lớn, kéo tụt tần số hoạt động tối đa F_{max} của hệ thống.

Khảo sát 7 phương án mã hóa trong thiết lập State Machine Processing của Quartus

Trong cửa sổ cấu hình dự án của Quartus Prime (*Assignments* → *Settings* → *Compiler Settings* → *Advanced Settings (Synthesis)* → *State Machine Processing*, tham chiếu tài liệu *Intel Quartus Prime Standard Edition User Guide: Design Compilation*), công cụ cung cấp đúng 7 phương án xử lý máy trạng thái:

1. **Auto (Tự động - Mặc định):** Quartus tự động phân tích cấu trúc FSM dựa trên thuật toán tối ưu hóa nội bộ. Với hầu hết các máy trạng thái trong FPGA có số trạng thái nhỏ hơn hoặc bằng 32, Quartus sẽ tự động chuyển đổi sang mã hóa One-Hot nhằm tối ưu hóa tần số F_{max}.
2. **One-Hot (Một bit tích cực):** Nếu FSM có S trạng thái, bộ mã hóa sử dụng đúng S thanh ghi flip-flop. Tại một thời điểm bất kỳ, chỉ có duy nhất 1 thanh ghi mang giá trị 1, tất cả các thanh ghi còn lại mang giá trị 0.
3. **Minimal Bits (Nhị phân tối thiểu):** Số thanh ghi flip-flop sử dụng là giá trị nhỏ nhất đủ để biểu diễn S trạng thái: $K = \lceil \log_2 S \rceil$. Các trạng thái được gán mã nhị phân nhằm tối thiểu hóa số bit và tối ưu hóa diện tích logic.
4. **Sequential (Nhị phân tuần tự theo thứ tự khai báo):** Cũng sử dụng $K = \lceil \log_2 S \rceil$ thanh ghi flip-flop, nhưng Quartus gán các giá trị nhị phân tuần tự tăng dần $(0, 1, 2, \dots)$ đúng theo thứ tự khai báo của các trạng thái trong mã nguồn HDL, không sắp xếp lại theo đồ thị chuyển trạng thái.
5. **Gray (Mã Gray chuyển mạch đơn bit):** Sử dụng $K = \lceil \log_2 S \rceil$ thanh ghi, trong đó các trạng thái liền kề nhau trong chu trình hoạt động chỉ khác nhau đúng 1 bit duy nhất.
6. **Johnson (Mã vòng lặp đảo Moebius):** Sử dụng $K = \lceil S/2 \rceil$ thanh ghi dưới dạng một thanh ghi dịch vòng tròn với đầu ra đảo quay về đầu vào. Hai trạng thái liên tiếp cũng chỉ lệch nhau đúng 1 bit.
7. **User-Encoded (Mã hóa do người dùng định nghĩa):** Quartus giữ nguyên các giá trị gán bit mà người thiết kế đã khai báo trong mã nguồn Verilog (`parameter` hoặc `localparam`), không tự ý trích xuất hoặc thay đổi.

Phân tích so sánh trên máy trạng thái 5 trạng thái điển hình

Để làm sáng tỏ bản chất của từng phương án, hãy xét một máy trạng thái điều khiển khung điển hình gồm $S = 5$ trạng thái xuất hiện trong bộ xử lý âm thanh:

- `S_IDLE` (Trạng thái nghỉ, chờ tín hiệu `start`)
- `S_LOAD` (Nạp mẫu âm thanh từ FIFO vào RAM khung)
- `S_CALC` (Kích hoạt lõi tính toán tự tương quan MAC)
- `S_DRAIN` (Đẩy kết quả cao độ ra bộ đệm xuất)
- `S_DONE` (Phát xung báo hoàn tất và quay về `S_IDLE`)

Dưới đây là bảng phân bổ tổ hợp bit và đánh giá chi phí phần cứng của 4 phương án mã hóa tiêu biểu:
Bản chất đánh đổi:

- **Minimal Bits (Binary):** Tiết kiệm thanh ghi nhất (chỉ tốn 3 FF cho 5 trạng thái). Nhưng để biết máy trạng thái có đang ở `S_CALC` hay không, mạch phải giải mã biểu thức logic tổ hợp 3 biến: `calc_en` $= \overline{s_2} \cdot s_1 \cdot \overline{s_0}$. Tín hiệu này buộc phải đi qua một bảng tra LUT 3 đầu vào, kỳ vọng sẽ tốn thêm logic ALM và có thể thêm độ trễ vào đường tới hạn, cần được đo đạc qua báo cáo định thời của Quartus Fitter.
- **One-Hot:** Tốn nhiều thanh ghi nhất (5 FF cho 5 trạng thái). Nhưng đổi lại, để kích hoạt tín hiệu tính toán, ta chỉ cần nối thẳng đường dây từ flip-flop thứ 2: `calc_en` $= s[2]$. Cổng giải mã ngõ ra không cần bảng tra LUT. Đường chuyển trạng thái kế tiếp cũng chỉ là các cổng AND/OR 2 đầu vào đơn giản ($s_{\text{next}}[2] = s[1] \cdot$ `load_done` $+ s[2] \cdot \overline{\texttt{calc_done}}$). Do đó, One-Hot giảm đáng kể độ trễ tổ hợp và cho tần số F_{max} thuận lợi.

Bảng 12: So sánh các phương án mã hóa trạng thái cho FSM 5 trạng thái

Trạng thái FSM	Minimal Bits (Binary)	One-Hot	Mã Gray	Mã Johnson
S_IDLE	000	00001	000	000
S_LOAD	001	00010	001	001
S_CALC	010	00100	011	011
S_DRAIN	011	01000	010	111
S_DONE	100	10000	110	110
Số flip-flop (K)	**3 FF**	**5 FF**	**3 FF**	**3 FF**
Số trạng thái thừa	$2^3 - 5 = 3$	$2^5 - 5 = 27$	$2^3 - 5 = 3$	$2^3 - 5 = 3$
Fan-in giải mã ngõ ra	3 biến (cần LUT3)	**1 biến (Dây nối)**	3 biến (cần LUT3)	2 biến (cần LUT2)
Độ trễ giải mã ngõ ra	Trễ qua cổng LUT	**0 ns (Không tốn cổng)**	Trễ qua cổng LUT	Trễ qua cổng LUT
Chuyển mạch đơn bit?	Không (001 → 010: 2 bit)	Không (2 bit đổi)	**Có (luôn 1 bit)**	**Có (luôn 1 bit)**

Mã nguồn HDL: Hiện thực hóa FSM nhị phân và One-Hot

Để phục vụ việc kiểm chứng và so sánh, hai module FSM tương đương chức năng được viết bằng Verilog-2001 chuẩn:

Listing 7: Mã nguồn FSM 5 trạng thái mã hóa nhị phân Minimal Bits (rtl/v3/ch02_fsm_binary.v)

```
    localparam [2:0] S_IDLE  = 3'b000;
    localparam [2:0] S_LOAD  = 3'b001;
    localparam [2:0] S_CALC  = 3'b010;
    localparam [2:0] S_DRAIN = 3'b011;
    localparam [2:0] S_DONE  = 3'b100;

    reg [2:0] state_reg, state_next;

    // 1. State register
    always @(posedge clk or negedge rst_n) begin
        if (!rst_n) begin
            state_reg <= S_IDLE;
        end else begin
            state_reg <= state_next;
        end
    end

    // 2. Next-state combinational logic
    always @(*) begin
        state_next = state_reg;
        case (state_reg)
            S_IDLE: begin
                if (start) state_next = S_LOAD;
            end
            S_LOAD: begin
                if (load_done) state_next = S_CALC;
            end
            S_CALC: begin
                if (calc_done) state_next = S_DRAIN;
            end
            S_DRAIN: begin
                if (drain_done) state_next = S_DONE;
            end
            S_DONE: begin
                state_next = S_IDLE;
            end
            default: begin
                state_next = S_IDLE;
            end
        endcase
    end

    // 3. Moore outputs decoded directly from state_reg
    assign busy       = (state_reg != S_IDLE);
    assign load_en    = (state_reg == S_LOAD);
```

```
    assign calc_en    = (state_reg == S_CALC);
    assign drain_en   = (state_reg == S_DRAIN);
    assign done_pulse = (state_reg == S_DONE);
    assign state_num  = state_reg;
```

Giải thích mã nguồn `ch02_fsm_binary.v` dòng-từng-dòng:

- Dòng 40–44: Khai báo các hằng số trạng thái `localparam [2:0]` theo mã nhị phân từ `S_IDLE` (0) đến `S_DONE` (4).
- Dòng 46: Khai báo hai thanh ghi trạng thái 3-bit `state_reg` (lưu trữ) và `state_next` (dây tổ hợp).
- Dòng 49–55: Khối tuần tự `always @(posedge clk or negedge rst_n)` cập nhật trạng thái tại cạnh lên xung nhịp, reset bất đồng bộ tích cực mức thấp về `S_IDLE`.
- Dòng 58–80: Khối tổ hợp giải mã trạng thái tiếp theo qua câu lệnh `case (state_reg)` từ các tín hiệu `start`, `load_done`, `calc_done`, `drain_done`.
- Dòng 83–88: Các phép gán Moore: cờ `busy` tích cực khi khác `S_IDLE`; các cờ điều khiển `load_en`, `calc_en`, `drain_en`, `done_pulse` giải mã qua phép so sánh bằng; và xuất chỉ số `state_num = state_reg`.

Tiếp theo là mã nguồn hiện thực hóa theo phương án One-Hot tường minh:

Listing 8: Mã nguồn FSM 5 trạng thái mã hóa One-Hot tường minh (rtl/v3/ch02_fsm_onehot.v)

```
    localparam [4:0] S_IDLE  = 5'b00001;
    localparam [4:0] S_LOAD  = 5'b00010;
    localparam [4:0] S_CALC  = 5'b00100;
    localparam [4:0] S_DRAIN = 5'b01000;
    localparam [4:0] S_DONE  = 5'b10000;

    reg [4:0] state_reg, state_next;

    // 1. State register (5 flip-flops)
    always @(posedge clk or negedge rst_n) begin
        if (!rst_n) begin
            state_reg <= S_IDLE;
        end else begin
            state_reg <= state_next;
        end
    end

    // 2. One-hot next-state logic
    always @(*) begin
        state_next = 5'b00000;
        state_next[0] = (state_reg[0] & ~start) | state_reg[4];
        state_next[1] = (state_reg[0] & start)  | (state_reg[1] & ~load_done);
        state_next[2] = (state_reg[1] & load_done) | (state_reg[2] & ~calc_done);
        state_next[3] = (state_reg[2] & calc_done) | (state_reg[3] & ~drain_done);
        state_next[4] = (state_reg[3] & drain_done);
    end

    // 3. Moore outputs: single-bit wires directly from state flip-flops
    assign busy       = ~state_reg[0];
    assign load_en    = state_reg[1];
    assign calc_en    = state_reg[2];
    assign drain_en   = state_reg[3];
    assign done_pulse = state_reg[4];

    // Priority decode to numeric state number (0..4) for comparison
    always @(*) begin
        case (1'b1)
            state_reg[0]: state_num = 3'd0;
            state_reg[1]: state_num = 3'd1;
            state_reg[2]: state_num = 3'd2;
            state_reg[3]: state_num = 3'd3;
            state_reg[4]: state_num = 3'd4;
```

```
83              default:      state_num = 3'd0;
84          endcase
85      end
```

Giải thích mã nguồn `ch02_fsm_onehot.v` dòng-từng-dòng:

- Dòng 41–45: Khai báo 5 hằng số trạng thái 5-bit, mỗi trạng thái có duy nhất 1 bit bật lên 1 (bit 0 cho `S_IDLE`, bit 4 cho `S_DONE`).
- Dòng 47: Khai báo thanh ghi trạng thái 5-bit `state_reg` gồm 5 flip-flop vật lý.
- Dòng 50–56: Khối tuần tự chốt 5 flip-flop tại cạnh lên xung nhịp, reset về `S_IDLE` (mã `5'b00001`).
- Dòng 59–66: Khối tổ hợp xác định từng bit của `state_next` thông qua các biểu thức AND/OR 2 đầu vào, ví dụ: bit 2 bật lên khi vừa xong nạp mẫu (`state_reg[1] & load_done`) hoặc đang duy trì tính toán (`state_reg[2] & ~calc_done`).
- Dòng 69–73: Các tín hiệu ngõ ra Moore là các đường dây nối trực tiếp từ flip-flop của `state_reg` (`load_en` nối từ `state_reg[1]`, `calc_en` từ `state_reg[2]`), không cần cổng logic giải mã.
- Dòng 76–85: Khối giải mã ưu tiên ánh xạ từ mã One-Hot sang chỉ số nguyên 3-bit `state_num` (0 đến 4) để phục vụ kiểm chứng đối đầu với module nhị phân.

Tương tác giữa trình tổng hợp Quartus và mã hóa One-Hot viết tay: Mặc định trong Quartus Prime, thiết lập *State Machine Processing* được đặt là **Auto**. Bộ trích xuất máy trạng thái (State Machine Extractor) sẽ nhận diện khối tuần tự FSM và tự động mã hóa lại (re-encode) đồ thị trạng thái theo thuật toán tối ưu của công cụ. Khi người thiết kế đã chủ động mã hóa One-Hot bằng tay trong mã nguồn Verilog:

- Nếu để **Auto**, Quartus vẫn có thể nhận diện FSM và tự động gán lại mã hóa theo thuật toán của mình.
- Để buộc Quartus giữ nguyên chính xác tổ hợp bit và cấu trúc phần cứng mà người thiết kế đã định nghĩa, cần thiết lập *State Machine Processing* thành **User-Encoded**, hoặc thêm thuộc tính tổng hợp trực tiếp vào khai báo thanh ghi trong Verilog:

```
(* syn_encoding = "user" *) reg [4:0] state_reg;
```
(161)

Thuộc tính `syn_encoding = "user"` chỉ thị rõ ràng cho trình tổng hợp Quartus không được tự ý tối ưu hóa lại bảng mã hóa, giúp bảo toàn toàn bộ cấu trúc dây nối trực tiếp của thiết kế One-Hot.

Bối cảnh vi kiến trúc Cyclone V: Hiệu quả tài nguyên của mã hóa One-Hot

Một quan niệm thường gặp khi học thiết kế số là hạn chế mã hóa One-Hot vì sợ tốn thanh ghi flip-flop, ưu tiên Minimal Bits. Tuy nhiên, quan niệm này không phản ánh đúng cấu trúc phần cứng hiện đại trên FPGA Intel Cyclone V SoC.

Trên bo mạch DE10-Standard, vi mạch FPGA được trang bị là Cyclone V SoC 5CSXFC6D6F31C6 (tham chiếu tài liệu chính thức *Intel Cyclone V Device Overview*, mã tài liệu CV-51001, Bảng 1 "Cyclone V SoC Family Plan"). Theo tài liệu kỹ thuật này:

- Vi mạch sở hữu đúng **41.910 khối logic thích nghi ALM (Adaptive Logic Module)**.
- Mỗi khối ALM của Cyclone V chứa các bảng tra LUT phân chia được (fracturable 8-input LUT) và tích hợp sẵn **bốn thanh ghi flip-flop chuyên dụng** (4 dedicated registers).
- Tổng số lượng thanh ghi flip-flop khả dụng trên toàn chip là:

$$N_{\text{registers}} = 41.910 \times 4 = \textbf{166.036 thanh ghi flip-flop} \tag{162}$$

Toàn bộ hệ thống ước lượng cao độ F_0 từ đầu đến cuối dự kiến sử dụng chưa tới 2.500 thanh ghi (chiếm khoảng $1{,}5\%$ tài nguyên thanh ghi của chip).

Trong một con chip có sẵn 166.036 thanh ghi, việc sử dụng thêm 2 thanh ghi FF để chuyển FSM từ 3 bit (Binary) sang 5 bit (One-Hot) không gây áp lực về dung lượng tài nguyên tuần tự. Ngược lại, việc giảm được số tầng logic LUT tổ hợp sẽ giúp thiết kế dễ dàng đạt thời gian định thời (timing closure) ở 50 MHz mà không gây áp lực lên khâu định tuyến (routing) của phần mềm Quartus Fitter.

Chứng minh toán học: Bản chất chuyển mạch đơn bit của mã Gray

Mã Gray (Gray Code) do Frank Gray công bố năm 1953, giữ vai trò quan trọng trong các bộ đếm con trỏ FIFO bất đồng bộ giữa hai miền xung nhịp khác nhau. Thuật toán chuyển đổi từ số nhị phân n sang mã Gray $G(n)$ được hiện thực hóa bằng biểu thức:

$$G(n) = n \ \oplus \ (n \gg 1) \tag{163}$$

Câu hỏi toán học mang tính nguyên lý đầu tiên là: **Vì sao công thức $n \oplus (n \gg 1)$ luôn đảm bảo rằng khi n tăng lên $n+1$, giá trị mã Gray $G(n)$ và $G(n+1)$ chỉ thay đổi đúng duy nhất 1 bit?**

Dưới đây là chứng minh toán học thông qua **Lập luận chuỗi bit 1 tận cùng (Trailing-Ones Argument)**:

Bước 1: Phân tích bản chất phép cộng 1 trong hệ nhị phân. Mọi số nguyên không âm n khi biểu diễn dưới dạng nhị phân đều có thể viết dưới dạng tổng quát với k bit 1 liên tiếp ở phần tận cùng bên phải ($k \geq 0$):

$$n = (\ldots b_{k+1}\, 0 \underbrace{1\, 1 \ldots 1}_{k \text{ bit } 1})_2 \tag{164}$$

Khi ta cộng thêm 1 vào số n, quy tắc nhớ (carry propagation) của phép cộng nhị phân sẽ lật toàn bộ k bit 1 này thành số 0, và phát sinh một bit nhớ làm lật bit thứ k (vốn đang là 0) thành 1. Toàn bộ các bit từ vị trí $k+1$ trở về trước hoàn toàn không bị ảnh hưởng:

$$n + 1 = (\ldots b_{k+1}\, 1 \underbrace{0\, 0 \ldots 0}_{k \text{ bit } 0})_2 \tag{165}$$

Gọi $\Delta_j = b_j(n+1) \oplus b_j(n)$ là chỉ số báo hiệu bit thứ j của số nhị phân có bị đổi trạng thái hay không:

- Với các vị trí $0 \leq j < k$: Bit cũ là 1, bit mới là 0 $\implies \Delta_j = 1 \oplus 0 = 1$.
- Với vị trí $j = k$: Bit cũ là 0, bit mới là 1 $\implies \Delta_k = 0 \oplus 1 = 1$.
- Với các vị trí $j > k$: Bit không đổi $\implies \Delta_j = 0$.

Bước 2: Biểu diễn bit của mã Gray. Theo định nghĩa $G(n) = n \oplus (n \gg 1)$, bit thứ j của mã Gray $g_j(n)$ được tính bằng phép XOR giữa hai bit liền kề của số nhị phân:

$$g_j(n) = b_j(n) \ \oplus \ b_{j+1}(n) \tag{166}$$

Xét sự thay đổi của bit thứ j giữa $G(n+1)$ và $G(n)$, ký hiệu là $\delta_j = g_j(n+1) \oplus g_j(n)$:

$$\begin{aligned} \delta_j &= \big[b_j(n+1) \oplus b_{j+1}(n+1)\big] \ \oplus \ \big[b_j(n) \oplus b_{j+1}(n)\big] \\ &= \big[b_j(n+1) \oplus b_j(n)\big] \ \oplus \ \big[b_{j+1}(n+1) \oplus b_{j+1}(n)\big] \\ &= \Delta_j \ \oplus \ \Delta_{j+1} \end{aligned} \tag{167}$$

Bước 3: Đánh giá giá trị δ_j theo ba khoảng chỉ số j.

1. **Khoảng $0 \leq j < k$:** Tại khoảng này, cả Δ_j và Δ_{j+1} đều bằng 1 (vì $j+1 \leq k$). Do đó:

$$\delta_j = 1 \ \oplus \ 1 = 0 \quad (\text{Bit thứ } j \text{ của mã Gray } \textbf{không đổi}!) \tag{168}$$

2. **Tại chính vị trí $j = k$:** Ta có $\Delta_k = 1$ và $\Delta_{k+1} = 0$. Do đó:

$$\delta_k = 1 \ \oplus \ 0 = 1 \quad (\text{Bit thứ } k \text{ của mã Gray } \textbf{thay đổi}!) \tag{169}$$

3. **Khoảng $j > k$:** Cả Δ_j và Δ_{j+1} đều bằng 0. Do đó:

$$\delta_j = 0 \ \oplus \ 0 = 0 \quad (\text{Bit thứ } j \text{ của mã Gray } \textbf{không đổi}!) \tag{170}$$

Kết luận toán học: Khi chuyển từ n sang $n+1$, trong toàn bộ chuỗi bit của mã Gray, **chỉ có duy nhất một bit tại vị trí k (chính là số lượng bit 1 tận cùng của n) bị lật đảo**, khoảng cách Hamming giữa $G(n)$ và $G(n+1)$ luôn luôn bằng 1:

$$\text{HammingDistance}\big(G(n), G(n+1)\big) \equiv 1 \quad \forall n \geq 0 \tag{171}$$

Tính chất này đã được kịch bản `verify_v3/ch02_gray_code.py` kiểm chứng tự động cho toàn bộ 1.024 bước nhảy liên tiếp, xác nhận không có bất kỳ ngoại lệ nào.

Lựa chọn kiến trúc và khuyến nghị thực hành trên Quartus

Từ các phân tích định lượng trên, quy chuẩn thực hành thiết kế FSM cho hệ thống được xác lập như sau:

1. **Mẫu viết mã (Coding Template):** Áp dụng mẫu chuẩn 2 khối `always` (hoặc 3 khối `always`) rõ ràng: một khối tuần tự chốt thanh ghi trạng thái `state_reg <= state_next`, một khối tổ hợp thuần túy giải mã trạng thái tiếp theo `state_next`, và các biểu thức gán liên tục gán ngõ ra. Đây là mẫu hình chuẩn mà bộ trích xuất FSM của Quartus (State Machine Extractor) dễ dàng nhận diện và phân tích chính xác.
2. **Thiết lập tổng hợp:** Để tùy chọn `State Machine Processing` ở chế độ mặc định **Auto**. Trình biên dịch Quartus sẽ tự động ánh xạ FSM sang cấu hình One-Hot nhằm tối ưu hóa $F_{\max}$.
3. **Kiểm tra báo cáo FSM:** Sau khi biên dịch, người thiết kế mở báo cáo *Analysis & Synthesis* → *State Machines* trong Quartus để đọc bảng mã hóa thực tế mà công cụ đã áp dụng **(phải đo)**.
4. **Tần số cực đại $F_{\max}$ thực tế:** Các giá trị $F_{\max}$ của FSM mã hóa Binary so với One-Hot là thông số **(phải đo)** thông qua công cụ Timing Analyzer (Slow 1100mV 85C Model).

Tóm lại: Trên kiến trúc Cyclone V với 166.036 thanh ghi dồi dào, mã hóa One-Hot giải phóng độ trễ giải mã tổ hợp; việc hiểu rõ bản chất toán học từ lập luận chuỗi bit 1 của mã Gray đến cấu trúc logic của One-Hot giúp ta tự tin để Quartus ở chế độ Auto và kiểm tra xác nhận qua báo cáo State Machine.

2.4. Khối đệm trượt (Skid Buffer): Cắt đứt đường phản áp tới hạn

Vấn đề thực tế: Vòng lặp phản áp tổ hợp làm suy giảm Fmax

Khi thiết kế các chuỗi đường ống (pipeline) nhiều tầng theo chuẩn Avalon-ST, các khối chức năng được mắc nối tiếp nhau: đầu ra của khối này (source) nối vào đầu vào của khối tiếp theo (sink).

Để dòng dữ liệu chuyển động về phía trước (forward path), người thiết kế dễ dàng chèn các tầng thanh ghi flip-flop trên đường `data` và `valid`. Tuy nhiên, thách thức kỹ thuật nan giải lại nằm ở **đường tín hiệu phản áp đi ngược chiều (backward path)**: tín hiệu `ready`.

Hãy xét một tầng đệm đường ống đơn giản thông thường:

Listing 9: Tầng chốt đường ống đơn giản với đường ready tổ hợp thuần

```
always @(posedge clk) begin
    if (m_ready) begin
        m_data  <= s_data;
        m_valid <= s_valid;
    end
end
assign s_ready = m_ready | ~m_valid;
```

Nhìn vào dòng lệnh gán liên tục cuối cùng: `s_ready = m_ready | ~m_valid`. Tín hiệu `s_ready` ở đầu vào phụ thuộc trực tiếp vào tín hiệu `m_ready` ở đầu ra thông qua một cổng logic tổ hợp OR.

Nếu ta ghép 5 khối xử lý như vậy nối tiếp nhau (ví dụ: Unpacker → DC-Blocker → FIR → Window RAM → MAC), tín hiệu `ready` từ khối MAC cuối cùng sẽ phải chạy xuyên qua 5 cổng tổ hợp OR ngược dòng từ hạ nguồn về tận bộ đệm FIFO ở thượng nguồn trong **cùng một chu kỳ xung nhịp 20 ns**. Đường dây phản áp này đi qua nhiều vùng logic khác nhau trên chip, chịu độ trễ dây dẫn (routing delay) lớn và trở thành **đường tới hạn (critical path)** quyết định tần số hoạt động cực đại $F_{\max}$ của cả hệ thống.

Vì sao không thể chốt `ready` bằng một thanh ghi đơn giản? Một trực giác tự nhiên là đặt thêm một thanh ghi flip-flop trên đường `ready`: `always @(posedge clk) s_ready <= m_ready;`.

Nhưng giải pháp này sẽ phá vỡ giao thức bắt tay và làm mất dữ liệu:

- Giả sử ở chu kỳ n, phía hạ nguồn bất ngờ bị nghẽn và hạ `m_ready` xuống 0.
- Do tín hiệu `ready` bị trễ 1 nhịp qua thanh ghi, ở chính chu kỳ n phía thượng nguồn vẫn nhìn thấy `s_ready` = 1.
- Phía thượng nguồn phát đi một mẫu dữ liệu mới $D_{\text{mới}}$ ở chu kỳ n.
- Sang chu kỳ $n+1$, mẫu $D_{\text{mới}}$ này bay tới cửa vào của tầng đệm, nhưng hạ nguồn vẫn đang nghẽn (`m_ready` = 0) và thanh ghi chính của tầng đệm đang bận giữ mẫu cũ $D_{\text{cũ}}$.

- Vì không có chỗ chứa, mẫu $D_{\text{mới}}$ sẽ **ghi đè lên mẫu cũ hoặc bị rơi mất**.

Hiện tượng mẫu dữ liệu tiếp tục bay tới thêm 1 nhịp sau khi tín hiệu dừng đã được phát đi được gọi là hiện tượng **trượt quán tính (skid)**. Khối mạch giải quyết bài toán này mang tên **Khối đệm trượt (Skid Buffer)**.

Bản chất của Skid Buffer: Hai tầng chốt bảo toàn 100% thông lượng


Bản chất của Skid Buffer là cung cấp vừa đúng **hai vị trí lưu trữ dữ liệu** độc lập:

1. **Thanh ghi chính (Main Register - `main_data`):** Giữ mẫu dữ liệu đang được trình diện ra phía hạ nguồn (`m_data`).
2. **Thanh ghi trượt (Skid Register - `skid_data`):** Đóng vai trò vùng đệm dự phòng khẩn cấp, chuyên hấp thụ đúng 1 mẫu dữ liệu đang bay tới khi hạ nguồn đột ngột dừng tiếp nhận.

Nguyên lý ngắt đường trễ tổ hợp của Skid Buffer thể hiện ở chỗ:

$$\texttt{s_ready} = \overline{\texttt{skid_valid}} \tag{172}$$

Tín hiệu `s_ready` báo cho phía thượng nguồn biết tầng đệm còn nhận được dữ liệu hay không **chỉ phụ thuộc vào cờ thanh ghi nội bộ `skid_valid`**, hoàn toàn không có cổng logic tổ hợp nào nối từ `m_ready`. Đường phản áp đi ngược đã bị cắt đứt bởi một thanh ghi flip-flop. Đồng thời, đường dữ liệu đi xuôi `m_data` và `m_valid` cũng được xuất trực tiếp từ các thanh ghi nội bộ. Cả hai chiều giao tiếp đều được cô lập bởi các phần tử nhớ tuần tự.



Hình 4: Kiến trúc phần cứng của khối đệm trượt (Skid Buffer) hai tầng chốt: Đường phản áp `s_ready` được điều khiển hoàn toàn bởi cờ nội bộ `skid_valid`, ngắt đứt đường trễ tổ hợp giữa hai miền giao tiếp.

Đọc hình. Quan sát Hình 4:

- Đường dữ liệu (vạch đậm màu xanh mòng két) đi vào từ `s_data[15:0]`. Nó được rẽ làm hai nhánh: một nhánh đi thẳng vào bộ ghép kênh MUX 2:1 để nạp vào Thanh ghi chính, nhánh còn lại đi vào Thanh ghi trượt (`skid_data`).
- Khi hạ nguồn sẵn sàng (`m_ready` = 1) và thanh ghi trượt rỗng (`skid_valid` = 0), dữ liệu đi thẳng qua MUX vào Thanh ghi chính mỗi chu kỳ xung nhịp, duy trì thông lượng liên tục 100% (1 mẫu/nhịp).
- Khi hạ nguồn tạm dừng (`m_ready` = 0) trong lúc thượng nguồn vẫn phát dữ liệu (`s_valid` = 1), Thanh ghi chính bị khóa để bảo toàn dữ liệu cũ, và mẫu dữ liệu mới lập tức trượt vào lưu trú an toàn trong Thanh ghi trượt (`skid_data`). Đồng thời, cờ `skid_valid` bật lên 1, kích hoạt cổng đảo hạ `s_ready` xuống 0 để chặn đứng thượng nguồn ở chu kỳ kế tiếp.

Bảng 13: Bảng tính tay từng nhịp hoạt động của khối Skid Buffer khi xuất hiện phản áp

CK	s_dat	s_vld	m_rdy	main_dat	skid_dat	sk_vld	Hành động của mạch
0	D_1	1	1	Trống	Trống	0	Mạch rỗng. D_1 chuẩn bị nạp vào Main.
1	D_2	1	**0**	D_1	Trống	0	Hạ nguồn tắc (m_rdy=0). D_2 bay tới!
2	D_3	1	**0**	D_1	D_2	**1**	D_2 trượt vào Skid. s_ready=0 chặn nguồn!
3	D_3	1	**1**	D_2	Trống	**0**	Hạ nguồn thông: D_1 xuất, D_2 sang Main!
4	–	0	1	D_3	Trống	0	D_2 xuất, D_3 vào Main. Hoàn tất.

Ví dụ tính tay 2 nhịp trượt (Hand Trace Walkthrough)

Theo dõi vết hoạt động chi tiết của Skid Buffer qua 5 chu kỳ xung nhịp liên tiếp với dòng dữ liệu gồm 3 mẫu D_1, D_2, D_3:

- **Ở chu kỳ 1:** Thanh ghi chính đang giữ mẫu D_1 và chuẩn bị xuất ra. Bất ngờ hạ nguồn báo bận (m_ready = 0). Cùng lúc đó, thượng nguồn đẩy mẫu D_2 lên bus với s_valid = 1 (vì ở CK 1 s_ready đang bằng 1).
- **Ở chu kỳ 2:** Đến cạnh xung nhịp của CK 2, do D_1 chưa được hạ nguồn tiếp nhận nên nó tiếp tục nằm lại trên Thanh ghi chính. Mẫu D_2 không thể vào Thanh ghi chính nên lập tức được chốt vào Thanh ghi trượt (skid_data = D_2, skid_valid = 1). Khi skid_valid lên 1, s_ready lập tức bị kéo xuống 0. Thượng nguồn dù có muốn gửi tiếp D_3 cũng bị chặn lại. Không có mẫu nào bị ghi đè.
- **Ở chu kỳ 3:** Hạ nguồn thông tắc (m_ready = 1). Mẫu D_1 được chuyển giao thành công. Ngay lập tức, mạch điều khiển chuyển mẫu D_2 từ Thanh ghi trượt sang nạp đè vào Thanh ghi chính, và xóa cờ skid_valid về 0. Cờ s_ready tự động bật lên 1 trở lại, cho phép mẫu D_3 được nạp vào ở chu kỳ tiếp theo.

So sánh các phương án và lựa chọn thiết kế

- **Phương án 1: Nối thẳng tổ hợp (Direct Combinational Ready):** Không tốn thêm thanh ghi, nhưng đường phản áp tổ hợp xuyên suốt nhiều khối làm giảm tần số hoạt động cực đại $F_{\max}$ **(phải đo)**. Chỉ phù hợp với các hệ thống có ít tầng xử lý và khoảng cách vật lý ngắn.
- **Phương án 2: Chèn Skid Buffer hai tầng chốt:** Trong mã nguồn rtl/v3/ch02_skid_buffer.v, cấu trúc gồm 2 thanh ghi dữ liệu 16-bit (main_data, skid_data) và 2 cờ 1-bit (main_valid, skid_valid), tổng cộng gồm $16 \times 2 + 1 \times 2 =$ **34 flip-flop** khai báo ở mức RTL (số lượng thanh ghi trong mã nguồn; tài nguyên thực tế sau đóng gói ALM do Quartus Fitter báo cáo và phải đo). Thiết kế không dùng M10K và duy trì 100% thông lượng (1 từ/chu kỳ).

Lựa chọn của tài liệu: Ta chọn **Phương án 2 (Skid Buffer)** tại các điểm giao tiếp phân chia miền chức năng quan trọng (như giữa bộ giải gói Unpacker và bộ nhớ RAM khung) để đảm bảo hệ thống đạt $F_{\max} \geq 50$ MHz mà không phụ thuộc vào kết quả định tuyến ngẫu nhiên của phần mềm Quartus Fitter.

Đường (A): Khối IP Intel Avalon-ST Pipeline Stage

Trong bộ công cụ thiết kế hệ thống Platform Designer (Qsys), tập đoàn Intel cung cấp sẵn một khối IP có chức năng tương tự mang tên **Avalon-ST Pipeline Stage**.

Các tham số cấu hình chính trong Parameter Editor của IP gồm:

- Data Width: Bề rộng dữ liệu (chọn 16 bit cho mẫu âm thanh PCM).
- Ready Latency: Độ trễ sẵn sàng (chọn 0 chu kỳ).
- Pipeline Type: Kiểu đường ống. IP cho phép chọn một trong ba chế độ:
  1. *Forward*: Chỉ chốt thanh ghi trên đường data và valid (đường ready vẫn là tổ hợp).
  2. *Backward*: Chỉ chốt thanh ghi trên đường ready (đòi hỏi xử lý trượt 1 nhịp).
  3. *Both*: Chốt thanh ghi trên cả hai chiều. Khi chọn chế độ này, mã nguồn bên trong của IP sẽ tự động tổng hợp ra kiến trúc mạch đệm trượt hai vị trí lưu trữ tương đương với Skid Buffer.

Hạn chế của việc sử dụng IP hộp đen là cấu trúc sinh ra bởi Platform Designer thường kèm theo nhiều tín hiệu thừa (như `channel`, `error`, `empty`), gây cồng kềnh khi mô phỏng độc lập. Do đó, trong các thiết kế lõi DSP chuyên sâu, việc tự viết một mô-đun Skid Buffer chuẩn bằng Verilog-2001 (Đường B) luôn là lựa chọn ưu tiên hàng đầu của các kỹ sư FPGA.

Đường (B): Mã nguồn HDL tự viết chuẩn Verilog-2001

Mã nguồn đầy đủ của khối đệm trượt được hiện thực hóa trong tệp `rtl/v3/ch02_skid_buffer.v`:

Listing 10: Mô-đun Skid Buffer hai tầng chốt (rtl/v3/ch02_skid_buffer.v)

```
    // Main register: holds data currently presented to downstream
    reg [DATA_WIDTH-1:0] main_data;
    reg                  main_valid;

    // Skid register: holds in-flight data captured when downstream stalls
    reg [DATA_WIDTH-1:0] skid_data;
    reg                  skid_valid;

    // Upstream ready is asserted whenever the skid register is empty.
    // It is driven by a local flip-flop (skid_valid), with zero combinational
    // dependence on m_ready.
    assign s_ready = ~skid_valid;

    // Downstream outputs driven directly from main register
    assign m_valid = main_valid;
    assign m_data  = main_data;

    // Internal handshake conditions
    wire s_handshake = s_valid & s_ready;
    wire m_handshake = main_valid & m_ready;

    always @(posedge clk or negedge rst_n) begin
        if (!rst_n) begin
            main_data  <= {DATA_WIDTH{1'b0}};
            main_valid <= 1'b0;
            skid_data  <= {DATA_WIDTH{1'b0}};
            skid_valid <= 1'b0;
        end else begin
            if (m_handshake) begin
                // Downstream consumed current main_data
                if (skid_valid) begin
                    // Reload main from skid register; skid becomes empty
                    main_data  <= skid_data;
                    main_valid <= 1'b1;
                    skid_valid <= 1'b0;
                end else if (s_handshake) begin
                    // Direct feed from upstream to main register (full throughput
                        streaming)
                    main_data  <= s_data;
                    main_valid <= 1'b1;
                end else begin
                    // Upstream had no new data; main register empties
                    main_valid <= 1'b0;
                end
            end else begin
                // Downstream stalled (m_ready == 0 or main_valid == 0)
                if (s_handshake) begin
                    if (main_valid) begin
                        // Main register is holding stalled data, so incoming beat skids
                            into skid register
                        skid_data  <= s_data;
                        skid_valid <= 1'b1;
                    end else begin
                        // Main was empty; incoming beat fills main register
                        main_data  <= s_data;
                        main_valid <= 1'b1;
```

```
89                      end
90                  end
91              end
92          end
93      end
```

Giải thích mã nguồn dòng-từng-dòng:

- Dòng 36–41: Khai báo 4 thanh ghi nội bộ đại diện cho 2 vị trí lưu trữ: `main_data` (16-bit) và `main_valid` (1-bit); `skid_data` (16-bit) và `skid_valid` (1-bit).
- Dòng 46: `assign s_ready = ~skid_valid;`. Phía thượng nguồn được phép gửi dữ liệu khi và chỉ khi thanh ghi trượt đang rỗng. Biểu thức này không chứa biến `m_ready`, chứng minh mạch đã triệt tiêu hoàn toàn đường trễ phản áp tổ hợp ngược.
- Dòng 49–50: Xuất dữ liệu và cờ hợp lệ ra hạ nguồn từ thanh ghi chính (`main_data`, `main_valid`).
- Dòng 53–54: Định nghĩa hai điều kiện bắt tay nội bộ `s_handshake` và `m_handshake`.
- Dòng 56–62: Nhánh reset bất đồng bộ tích cực mức thấp, đưa cả 4 thanh ghi về trạng thái rỗng ban đầu.
- Dòng 63–78: Trường hợp hạ nguồn hoàn tất một giao dịch (`m_handshake` = 1). Nếu trong thanh ghi trượt đang có sẵn mẫu dữ liệu lưu cữu (`skid_valid` = 1), mẫu đó lập tức được nạp sang `main_data` và `skid_valid` được xóa về 0. Nếu không có dữ liệu trượt nhưng thượng nguồn đang đưa mẫu mới vào (`s_handshake` = 1), mẫu mới được nạp thẳng vào `main_data`. Nếu cả hai nguồn đều không có dữ liệu, thanh ghi chính rỗng (`main_valid` $\leq$ 0).
- Dòng 79–91: Trường hợp hạ nguồn tắc nghẽn (`m_handshake` = 0). Nếu thượng nguồn gửi dữ liệu tới (`s_handshake` = 1): khi thanh ghi chính đã đầy (`main_valid` = 1), mẫu mới bắt buộc phải rẽ nhánh vào chốt trong thanh ghi trượt (`skid_data` $\leq$ `s_data`) và cờ `skid_valid` bật lên 1. Nếu thanh ghi chính đang rỗng, dữ liệu được nạp vào thanh ghi chính.

Tóm lại: Khối đệm trượt (Skid Buffer) giải quyết mâu thuẫn giữa độ trễ tổ hợp của đường phản áp và yêu cầu toàn vẹn dữ liệu; với đúng hai tầng thanh ghi trong silicon, nó cho phép chốt chặn cả hai chiều phát-nhận mà vẫn duy trì thông lượng 1 mẫu/chu kỳ không một nhịp trễ.

2.5. Kiểm chứng bắt tay luồng và thực nghiệm mã hóa FSM

Chiến lược kiểm chứng ba tầng (Three-Tier Verification)

Để đảm bảo toàn bộ mã nguồn phần cứng của Chương 2 hoạt động chính xác trên silicon thực tế, quy trình kiểm chứng được tổ chức theo phương pháp luận ba tầng:

1. **Tầng 1 (Mô hình song sinh phần mềm Python Twin):** Xây dựng các lớp đối tượng Python mô phỏng chính xác hành vi của mạch theo từng chu kỳ xung nhịp và từng cạnh tích cực (`posedge clk`). Mô hình này chạy các kịch bản kích thích phức tạp (nghẽn ngẫu nhiên, sốc tải, xung reset đột ngột) và ghi nhận toàn bộ giá trị bus kỳ vọng ra tệp văn bản.
2. **Tầng 2 (Mô phỏng chu kỳ HDL bằng Icarus Verilog):** Các testbench Verilog-2001 đọc trực tiếp tệp kích thích từ Tầng 1, cấp vào cổng của module phần cứng (DUT – Device Under Test), đọc kết quả đầu ra sau mỗi nhịp xung nhịp và đối soát bit-đối-bit, chu kỳ-đối-chu kỳ với tệp kỳ vọng. Nếu có bất kỳ sự sai lệch nào dù chỉ 1 bit, testbench phát cờ `[FAIL]`.
3. **Tầng 3 (Biên dịch Quartus và đo đạc phần cứng):** Nạp thiết kế qua Quartus Fitter để kiểm tra tính khả tổng hợp, đọc báo cáo State Machine Report và đo đạc tần số $F_{\max}$ thực tế trên bo mạch DE10-Standard.

Kiểm chứng khối đệm trượt Skid Buffer với phản áp ngẫu nhiên

Mô hình song sinh của khối Skid Buffer được hiện thực trong tệp `verify_v3/ch02_skid_twin.py`. Dưới đây là hàm cập nhật chu kỳ trọng tâm của mô hình:

Listing 11: Hàm cập nhật chu kỳ của mô hình song sinh Skid Buffer (verify_v3/ch02_skid_twin.py)

```
37      def step(self, rst_n, s_valid, s_data, m_ready):
38          """
39          Simulate one clock edge of rtl/v3/ch02_skid_buffer.v.
40          Returns (s_ready, m_valid, m_data, skid_valid) observed AFTER posedge clk.
41          """
42          if not rst_n:
43              self.reset()
44              # In reset: main_valid=0, skid_valid=0 -> s_ready=1
45              return (1, 0, 0, 0)
46
47          s_data = s_data & self.mask
48
49          # State before clock edge determines handshakes
50          s_ready_before = 1 if (self.skid_valid == 0) else 0
51          m_valid_before = self.main_valid
52
53          s_handshake = (s_valid == 1) and (s_ready_before == 1)
54          m_handshake = (m_valid_before == 1) and (m_ready == 1)
55
56          next_main_data = self.main_data
57          next_main_valid = self.main_valid
58          next_skid_data = self.skid_data
59          next_skid_valid = self.skid_valid
60
61          if m_handshake:
62              if self.skid_valid:
63                  next_main_data = self.skid_data
64                  next_main_valid = 1
65                  next_skid_valid = 0
66              elif s_handshake:
67                  next_main_data = s_data
68                  next_main_valid = 1
69              else:
70                  next_main_valid = 0
71          else:
72              if s_handshake:
73                  if self.main_valid:
74                      next_skid_data = s_data
75                      next_skid_valid = 1
76                  else:
77                      next_main_data = s_data
78                      next_main_valid = 1
79
80          # Register update on clock edge
81          self.main_data = next_main_data
82          self.main_valid = next_main_valid
83          self.skid_data = next_skid_data
84          self.skid_valid = next_skid_valid
85
86          # Output signals after clock edge
87          s_ready_after = 1 if (self.skid_valid == 0) else 0
88          m_valid_after = self.main_valid
89          m_data_after = self.main_data
90          skid_valid_after = self.skid_valid
91
92          return (s_ready_after, m_valid_after, m_data_after, skid_valid_after)
```

Giải thích mã nguồn Python Twin dòng-từng-dòng:

- Dòng 37: Phương thức `step(rst_n, s_valid, s_data, m_ready)` mô phỏng biến đổi trạng thái tại một chu kỳ xung nhịp.
- Dòng 42–45: Xử lý reset bất đồng bộ: khi `rst_n == 0`, gọi `self.reset()` và trả về trạng thái rỗng (`s_ready=1, m_valid=0, m_data=0, skid_valid=0`).
- Dòng 50–51: Đọc trạng thái cờ trước cạnh xung nhịp: `s_ready_before` bằng 1 khi `skid_valid ==`

0; m_valid_before là giá trị main_valid hiện thời.

- Dòng 53–54: Đánh giá hai điều kiện bắt tay s_handshake và m_handshake.
- Dòng 56–59: Thiết lập các biến tạm lưu giá trị kế tiếp của 4 thanh ghi.
- Dòng 61–70: Xử lý khi hạ nguồn nhận mẫu (m_handshake đúng): ưu tiên nạp mẫu từ thanh ghi trượt nếu skid_valid == 1; nếu không có dữ liệu trượt thì nạp từ thượng nguồn; nếu cả hai đều không có dữ liệu thì hạ main_valid về 0.
- Dòng 71–79: Xử lý khi hạ nguồn bận (m_handshake sai): nếu thượng nguồn gửi mẫu (s_handshake đúng), khi main_valid đang bận, mẫu mới trượt vào skid_data và bật cờ skid_valid lên 1; nếu thanh ghi chính rỗng, nạp vào thanh ghi chính.
- Dòng 81–84: Cập nhật các trường thanh ghi của đối tượng tại cạnh lên xung nhịp.
- Dòng 87–92: Trích xuất và trả về bộ 4 tín hiệu ngõ ra quan sát được sau cạnh xung nhịp để phục vụ đối soát với testbench Verilog.

Dưới đây là bảng đối chiếu ánh xạ trực tiếp giữa mô hình Python Twin và mã nguồn phần cứng HDL:

Bảng 14: Ánh xạ tương đương giữa Python Twin và mã nguồn HDL của Skid Buffer

Dòng Twin (ch02_skid_twin.py)	Dòng HDL (ch02_skid_buffer.v)	Ý nghĩa kỹ thuật tương đương
Dòng 42–45	Dòng 57–62	Xóa rỗng các thanh ghi khi reset tích cực (rst_n = 0)
Dòng 50	Dòng 46	Xác định cờ sẵn sàng thượng nguồn s_ready = ~skid_valid
Dòng 53–54	Dòng 53–54	Đánh giá điều kiện hoàn tất bắt tay s_handshake và m_handshake
Dòng 61–70	Dòng 63–78	Xử lý khi hạ nguồn nhận mẫu: giải phóng trượt hoặc chuyển tiếp
Dòng 71–79	Dòng 79–91	Xử lý khi hạ nguồn nghẽn: hấp thụ mẫu đang bay vào thanh ghi trượt
Dòng 81–84	Dòng 56–93	Chốt cập nhật trạng thái thanh ghi tại cạnh lên xung nhịp (posedge clk)
Dòng 87–92	Dòng 46–50	Xuất giá trị tín hiệu giao tiếp sau cạnh xung nhịp để đối soát

Kịch bản mô phỏng tạo ra chuỗi kiểm thử dài **600 chu kỳ xung nhịp** liên tục, đi qua 6 pha thử thách:

- **Pha 1 (CK 0–4):** Xung reset tích cực mức thấp, kiểm tra trạng thái xóa rỗng ban đầu của 4 thanh ghi.
- **Pha 2 (CK 5–39):** Truyền dòng chảy tốc độ cao không nghẽn (s_valid = 1, m_ready = 1 liên tục 35 nhịp), kiểm tra thông lượng 1 mẫu/chu kỳ.
- **Pha 3 (CK 40–99):** Phản áp nhịp đơn định kỳ (cứ 3 chu kỳ hạ m_ready xuống 0 một lần), kiểm tra khả năng kích hoạt và giải phóng thanh ghi trượt skid_data.
- **Pha 4 (CK 100–179):** Phản áp dài hạn kéo dài liên tục 15 chu kỳ (tại các khoảng CK 120–135 và CK 150–165), kiểm tra khả năng khóa thượng nguồn s_ready = 0 mà không làm tràn bộ nhớ.
- **Pha 5 (CK 180–549):** Bắt tay giả ngẫu nhiên (Pseudo-random backpressure với xác suất phát 70% và xác suất nhận 60%), mô phỏng môi trường hoạt động thực tế khi kết nối giữa các khối DSP.
- **Pha 6 (CK 550–599):** Xả cạn bộ đệm về trạng thái nghỉ.

Kết quả chạy kịch bản Python twin ghi nhận: trong suốt 600 chu kỳ, phía thượng nguồn đã phát **292 mẫu âm thanh**, và phía hạ nguồn đã tiếp nhận chính xác **292/292 mẫu** (đạt tỷ lệ 100%), không mất một mẫu nào, không lặp một mẫu nào, thứ tự thời gian được bảo toàn.

Testbench Verilog tương ứng tb/v3/tb_ch02_skid_buffer.v thực hiện đối soát 600 chu kỳ này trên phần cứng RTL:

```
Simulation completed 600 cycles. Total comparison errors: 0
[PASS] CH02 SKID BUFFER MATCHED PYTHON TWIN BIT-FOR-BIT AND CYCLE-FOR-CYCLE ON
600 CYCLES
```

(kết quả chạy trên máy kiểm chứng, Icarus Verilog -g2012; nhật ký verify_v3/ch02_iverilog.log)

Kiểm chứng tương đương logic giữa FSM nhị phân và FSM One-Hot

Để chứng minh hai phương án mã hóa FSM (Minimal Bits 3-bit trong `rtl/v3/ch02_fsm_binary.v` và One-Hot 5-bit trong `rtl/v3/ch02_fsm_onehot.v`) tương đương nhau về mặt hành vi chức năng, một testbench kiểm thử tương đương kép (dual-DUT testbench) được xây dựng trong tệp `tb/v3/tb_ch02_fsm_equiv.v`.

Mô hình song sinh Python Twin được cài đặt trong tệp `verify_v3/ch02_fsm_twin.py`:

Listing 12: Hàm cập nhật chu kỳ của mô hình song sinh FSM (verify_v3/ch02_fsm_twin.py)

```
39     def step(self, rst_n, start, load_done, calc_done, drain_done):
40         if not rst_n:
41             self.state = self.IDLE
42             return (0, 0, 0, 0, 0, self.IDLE)
43 
44         curr_state = self.state
45 
46         # Next state logic
47         next_state = curr_state
48         if curr_state == self.IDLE:
49             if start:
50                 next_state = self.LOAD
51         elif curr_state == self.LOAD:
52             if load_done:
53                 next_state = self.CALC
54         elif curr_state == self.CALC:
55             if calc_done:
56                 next_state = self.DRAIN
57         elif curr_state == self.DRAIN:
58             if drain_done:
59                 next_state = self.DONE
60         elif curr_state == self.DONE:
61             next_state = self.IDLE
62 
63         # Register updates on posedge clk
64         self.state = next_state
65 
66         # Outputs observed after posedge clk (Moore outputs of current state)
67         busy = 1 if self.state != self.IDLE else 0
68         load_en = 1 if self.state == self.LOAD else 0
69         calc_en = 1 if self.state == self.CALC else 0
70         drain_en = 1 if self.state == self.DRAIN else 0
71         done_pulse = 1 if self.state == self.DONE else 0
72         state_num = self.state
73 
74         return (busy, load_en, calc_en, drain_en, done_pulse, state_num)
```

Giải thích mã nguồn Python Twin FSM dòng-từng-dòng:

- Dòng 39: Hàm `step(rst_n, start, ...)` nhận các cờ kích hoạt rẽ nhánh và xung nhịp.
- Dòng 40–42: Nhánh reset bất đồng bộ đưa trạng thái về `IDLE` (0) và trả về toàn bộ tín hiệu đầu ra ở mức 0.
- Dòng 47–62: Logic giải mã chuyển trạng thái: từ `IDLE` sang `LOAD` khi có `start`; từ `LOAD` sang `CALC` khi có `load_done`; từ `CALC` sang `DRAIN` khi có `calc_done`; từ `DRAIN` sang `DONE` khi có `drain_done`; từ `DONE` quay về `IDLE`.
- Dòng 64: Cập nhật biến trạng thái nội bộ `self.state = next_state` tại cạnh lên xung nhịp.
- Dòng 67–72: Giải mã các tín hiệu ngõ ra Moore từ trạng thái `self.state`.
- Dòng 74: Trả về bộ 6 tín hiệu ngõ ra để đối soát với DUT phần cứng.

Dưới đây là bảng đối chiếu ánh xạ tương đương giữa Python Twin và hai module phần cứng:

Kịch bản kích thích `verify_v3/ch02_fsm_twin.py` sinh ra **500 chu kỳ xung nhịp** với các tín hiệu điều khiển rẽ nhánh ngẫu nhiên (`start`, `load_done`, `calc_done`, `drain_done`) và các xung reset bất thường ở chu kỳ 50 và 150.

Tại mỗi chu kỳ xung nhịp, testbench thực hiện hai bước đối soát đồng thời:

Bảng 15: Ánh xạ tương đương giữa Python Twin và mã nguồn HDL FSM (Binary và One-Hot)

Dòng Twin (`ch02_fsm_twin.py`)	Dòng HDL (`ch02_fsm_*`)	Ý nghĩa kỹ thuật tương đương
Dòng 40–42	Dòng 50–52 (Bin) / 51–53 (One)	Xóa thanh ghi trạng thái về `S_IDLE` khi có tín hiệu reset
Dòng 47–62	Dòng 58–80 (Bin) / 59–66 (One)	Logic tổ hợp giải mã trạng thái kế tiếp từ các cờ kích hoạt
Dòng 64	Dòng 49–55 (Bin) / 50–56 (One)	Chốt chuyển trạng thái `state_reg <= state_next` tại `posedge clk`
Dòng 67–72	Dòng 83–88 (Bin) / 69–73 (One)	Sinh các tín hiệu điều khiển Moore (`busy`, cờ `_en`, `done_pulse`)
Dòng 72	Dòng 88 (Bin) / 76–85 (One)	Xuất chỉ số trạng thái số 3-bit `state_num` để đối soát

1. So sánh đối đầu trực tiếp giữa đầu ra của module Binary và module One-Hot: kiểm tra tính đồng nhất của toàn bộ 6 tín hiệu ngõ ra (`busy`, `load_en`, `calc_en`, `drain_en`, `done_pulse`, và mã trạng thái số `state_num`).
2. So sánh đầu ra của cả hai module với giá trị chuẩn từ mô hình song sinh Python `verify_v3/tb_ch02_fsm_expected.txt`.

   Kết quả mô phỏng ghi nhận:

```
Simulation completed 500 cycles. Total comparison errors: 0
[PASS] CH02 BINARY AND ONE-HOT FSMS MATCHED PYTHON TWIN AND EACH OTHER ON 500 CYCLES
```

   (nhật ký `verify_v3/ch02_iverilog.log`)

Bảng so sánh tổng hợp: Khối IP Intel so với HDL tự viết

Dưới đây là bảng tổng kết định lượng đối chiếu giữa giải pháp sử dụng khối IP có sẵn của Intel và giải pháp tự thiết kế bằng HDL cho các thành phần của Chương 2:

Bảng 16: So sánh toàn diện giữa khối IP Intel và mã nguồn HDL tự viết cho Chương 2

Tiêu chí kỹ thuật	Khối IP Intel (Platform Designer)	HDL tự viết (Tài liệu này)
Tên thành phần tương ứng	`altera_avalon_st_pipeline_stage`	`ch02_skid_buffer`
Tài nguyên khối nhớ M10K	0 khối	0 khối
Tài nguyên bộ nhân DSP	0 khối	0 khối
Tài nguyên thanh ghi (FF)	Phụ thuộc Qsys **(phải đo)**	**34 FF** (RTL: 32 data + 2 valid) **(phải đo)**
Tài nguyên khối logic ALM	Phụ thuộc tối ưu hóa Qsys **(phải đo)**	**Phải đo trong Quartus**
Thông lượng cực đại	1 từ/chu kỳ (khi cấu hình *Both*)	**1 từ/chu kỳ (100%)**
Độ trễ tối thiểu (Latency)	1 chu kỳ xung nhịp	1 chu kỳ xung nhịp
Cắt đứt trễ tổ hợp `ready`?	Có (khi chọn chế độ *Both*)	**Có (cắt đứt hoàn toàn)**
Tính độc lập và trong suốt	Phụ thuộc thư viện lõi Qsys	**Verilog-2001 chuẩn**
Khả năng kiểm thử chu kỳ	Khó kiểm thử độc lập ngoài Quartus	**Kiểm thử tức thì với iverilog**
Mã hóa FSM điều khiển	Thiết lập `Auto` trong Quartus	**Mã hóa tường minh One-Hot/Binary**
Báo cáo FSM trong Quartus	Xem State Machine Report **(phải đo)**	Xem State Machine Report **(phải đo)**

Đọc bảng. Bảng 16 chỉ rõ rằng: về mặt tài nguyên và hiệu năng lý thuyết, khối Skid Buffer tự viết bằng HDL tương đương với khối IP Pipeline Stage của Intel ở cấu hình chốt kép. Tuy nhiên, mã nguồn HDL tự viết mang lại lợi thế về tính trong suốt (transparency), không bị trói buộc vào môi trường sinh mã tự động của Platform Designer, cho phép lập trình viên kiểm thử từng bit độc lập với trình mô phỏng nhẹ Icarus Verilog và dễ dàng tích hợp vào bất kỳ họ FPGA nào.

Bài tập cuối chương có lời giải chi tiết

Bài tập 1: Đánh giá độ trễ và thông lượng khi ghép tầng Skid Buffer. Giả sử trên đường truyền dữ liệu âm thanh từ bộ giải gói Unpacker tới bộ nhớ RAM khung, ta chèn thêm 2 khối Skid Buffer liên tiếp để cô lập định tuyến. Hãy tính:

(a) Độ trễ ban đầu (initial latency) tính bằng số chu kỳ xung nhịp từ khi mẫu đầu tiên được đưa vào cổng `s_data` của Skid Buffer 1 đến khi nó xuất hiện tại cổng `m_data` của Skid Buffer 2 trong điều kiện hạ nguồn luôn sẵn sàng (`m_ready` = 1).

(b) Thông lượng ổn định (steady-state throughput) của hệ thống tính bằng số mẫu/giây ở xung nhịp 50 MHz.

Lời giải mẫu:

(a) Theo phân tích ở Mục 2.4, mỗi khối Skid Buffer khi hoạt động ở trạng thái bình thường (không nghẽn) chốt dữ liệu qua một tầng thanh ghi chính (`main_data`), đóng góp đúng 1 chu kỳ xung nhịp vào độ trễ đường ống. Khi ghép $P = 2$ khối Skid Buffer nối tiếp nhau, mẫu đầu tiên đi qua Skid Buffer 1 mất 1 chu kỳ và đi qua Skid Buffer 2 mất thêm 1 chu kỳ. Do đó, độ trễ ban đầu là:

$$L = 2 \times 1 = \textbf{2 chu kỳ xung nhịp} \quad (= 2 \times 20 \text{ ns} = 40 \text{ ns}) \tag{173}$$

(b) Sau khi đường ống 2 tầng đã được nạp đầy (từ chu kỳ thứ 2 trở đi), tại mỗi nhịp xung nhịp 50 MHz đều có đúng 1 mẫu âm thanh xuất hiện ở đầu ra. Do đó, thông lượng ổn định là:

$$\Phi = 1 \text{ mẫu/chu kỳ} \times 50.000.000 \text{ chu kỳ/s} = \textbf{50.000.000 mẫu/giây} \tag{174}$$

Thông lượng này vượt xa tốc độ yêu cầu của dòng âm thanh 16 kHz (16.000 mẫu/giây), chứng minh việc chèn thêm các tầng Skid Buffer hoàn toàn không làm suy giảm tốc độ truyền tải thực tế của hệ thống.

Bài tập 2: Tính toán đường tới hạn của chuỗi phản áp tổ hợp khi không dùng Skid Buffer. Xét một chuỗi xử lý gồm $K = 6$ khối phần cứng mắc nối tiếp nhau theo chuẩn Avalon-ST. Các khối sử dụng tầng đệm đơn giản với đường `ready` tổ hợp thuần túy (`s_ready = m_ready | ~m_valid`). Giả sử trong mỗi khối, cổng logic tổ hợp OR đóng góp thời gian trễ $t_{\text{gate}} = 0{,}8$ ns, và dây dẫn định tuyến giữa hai khối liên tiếp đóng góp thời gian trễ $t_{\text{wire}} = 1{,}6$ ns. Thời gian thiết lập (setup time) của thanh ghi nguồn là $t_{\text{su}} = 0{,}3$ ns và thời gian trễ từ xung nhịp tới ngõ ra của thanh ghi đích là $t_{\text{co}} = 0{,}5$ ns.

(a) Hãy lập công thức và tính tổng thời gian trễ trên đường phản áp `ready` từ khối thứ 6 ngược về khối thứ 1.

(b) Xác định tần số hoạt động cực đại F_{max} lý thuyết của đường phản áp này. Liệu hệ thống có đáp ứng được xung nhịp 50 MHz hay không?

Lời giải mẫu:

(a) Tín hiệu phản áp `ready` xuất phát từ thanh ghi của khối thứ 6 (đóng góp trễ t_{co}), đi qua $K = 6$ cổng tổ hợp OR và $K - 1 = 5$ đoạn dây dẫn liên khối, trước khi đi vào thanh ghi điều khiển của khối thứ 1 (đòi hỏi thời gian thiết lập t_{su}). Tổng thời gian trễ trên đường tới hạn này là:

$$\begin{aligned} T_{\text{crit}} &= t_{\text{co}} + (K \times t_{\text{gate}}) + \big((K-1) \times t_{\text{wire}}\big) + t_{\text{su}} \\ &= 0{,}5 \text{ ns} + (6 \times 0{,}8 \text{ ns}) + (5 \times 1{,}6 \text{ ns}) + 0{,}3 \text{ ns} \\ &= 0{,}5 + 4{,}8 + 8{,}0 + 0{,}3 = \textbf{13,6 ns} \end{aligned} \tag{175}$$

(b) Chu kỳ xung nhịp tối thiểu cho phép là $T_{\text{min}} = T_{\text{crit}} = 13{,}6$ ns. Tần số hoạt động cực đại tương ứng là:

$$F_{\text{max}} = \frac{1}{T_{\text{min}}} = \frac{1}{13{,}6 \times 10^{-9} \text{ s}} \approx \textbf{73,53 MHz} \tag{176}$$

Ở tần số 50 MHz (chu kỳ $T_{\text{clk}} = 20$ ns), mạch vẫn thỏa mãn do $13{,}6 \text{ ns} < 20$ ns với khoảng dự trữ định thời (slack) là $20 - 13{,}6 = 6{,}4$ ns. Tuy nhiên, nếu tần số xung nhịp hệ thống nâng lên 100 MHz ($T_{\text{clk}} = 10$ ns) hoặc khi phần mềm Quartus định tuyến dây dẫn dài hơn ($t_{\text{wire}} > 2{,}8$ ns do chip bị phân mảnh tài nguyên), mạch sẽ vi phạm định thời thời gian thiết lập (setup timing violation). Đây chính là lý do vì sao việc ngắt chuỗi phản áp bằng Skid Buffer là giải pháp an toàn trong thiết kế chuẩn công nghiệp.

Bài tập 3: Dẫn xuất mã Gray 4-bit và kiểm chứng chuỗi bit 1 tận cùng. Hãy lập bảng chuyển đổi mã Gray 4-bit cho 8 số nguyên đầu tiên $n = 0..7$ bằng công thức $G(n) = n \oplus (n \gg 1)$. Chỉ rõ vị trí bit bị lật đảo tại mỗi bước chuyển và đối chiếu với số lượng bit 1 tận cùng (k) của số n.

Lời giải mẫu: Áp dụng công thức $G(n) = n \oplus (n \gg 1)$ theo từng bước:

- $n = 0 = (0000)_2$: Không có bit 1 tận cùng ($k = 0$). $G(0) = 0000 \oplus 0000 = (0000)_2$.

- $n = 1 = (0001)_2$: Có 1 bit 1 tận cùng ($k = 1$). $G(1) = 0001 \oplus 0000 = (0001)_2$. Lệch với $G(0)$ ở bit 0 ($k = 0$ của bước chuyển $0 \to 1$).
- $n = 2 = (0010)_2$: Có 0 bit 1 tận cùng ($k = 0$). $G(2) = 0010 \oplus 0001 = (0011)_2$. Lệch với $G(1)$ ở bit 1 ($k = 1$ của số 1).
- $n = 3 = (0011)_2$: Có 2 bit 1 tận cùng ($k = 2$). $G(3) = 0011 \oplus 0001 = (0010)_2$. Lệch với $G(2)$ ở bit 0 ($k = 0$ của số 2).
- $n = 4 = (0100)_2$: Có 0 bit 1 tận cùng ($k = 0$). $G(4) = 0100 \oplus 0010 = (0110)_2$. Lệch với $G(3)$ ở bit 2 ($k = 2$ của số 3).
- $n = 5 = (0101)_2$: Có 1 bit 1 tận cùng ($k = 1$). $G(5) = 0101 \oplus 0010 = (0111)_2$. Lệch với $G(4)$ ở bit 0 ($k = 0$ của số 4).
- $n = 6 = (0110)_2$: Có 0 bit 1 tận cùng ($k = 0$). $G(6) = 0110 \oplus 0011 = (0101)_2$. Lệch với $G(5)$ ở bit 1 ($k = 1$ của số 5).
- $n = 7 = (0111)_2$: Có 3 bit 1 tận cùng ($k = 3$). $G(7) = 0111 \oplus 0011 = (0100)_2$. Lệch với $G(6)$ ở bit 0 ($k = 0$ của số 6).

Tại mọi bước chuyển $n \to n+1$, vị trí bit bị đổi trạng thái luôn trùng khớp chính xác với số lượng bit 1 tận cùng của số n, khoảng cách Hamming luôn bằng 1, hoàn toàn đúng với định lý đã chứng minh ở Mục 2.3.

Bài tập 4: Đánh giá chi phí phần cứng của FSM điều khiển tự tương quan. Máy trạng thái điều khiển vòng lặp tự tương quan MAC trong Chương 7 có 8 trạng thái hoạt động: `RESET`, `WAIT_HOP`, `INIT_R0`, `CALC_R0`, `NEXT_LAG`, `CALC_LAG`, `STORE_PEAK`, và `EMIT_FRAME`. Hãy so sánh:

(a) Số lượng thanh ghi flip-flop cần thiết giữa phương án Minimal Bits và One-Hot.

(b) Biểu thức logic kích hoạt tín hiệu nạp tích lũy `accum_sload` (chỉ tích cực tại hai trạng thái `INIT_R0` và `NEXT_LAG`) trong cả hai phương án mã hóa. Nhận xét về độ trễ giải mã.

Lời giải mẫu:

(a) Với $S = 8$ trạng thái:

- Phương án Minimal Bits: Số flip-flop là $K_{\text{bin}} = \lceil \log_2 8 \rceil =$ **3 thanh ghi FF**.
- Phương án One-Hot: Số flip-flop là $K_{\text{one}} = 8 =$ **8 thanh ghi FF**.

(b) Biểu thức logic kích hoạt tín hiệu `accum_sload`:

- Trong phương án Minimal Bits: Giả sử `INIT_R0` được gán mã nhị phân `010` (2) và `NEXT_LAG` được gán mã `100` (4). Biểu thức giải mã tổ hợp là:

$$\texttt{accum_sload}_{\text{bin}} = (\overline{s_2} \cdot s_1 \cdot \overline{s_0}) + (s_2 \cdot \overline{s_1} \cdot \overline{s_0}) \tag{177}$$

  Tín hiệu này cần một bảng tra LUT 3 đầu vào, đóng góp trễ truyền lan khoảng $0{,}3$ ns đến $0{,}5$ ns trước khi tới cổng điều khiển của khối DSP.

- Trong phương án One-Hot: Đặt $s[2]$ là bit của `INIT_R0` và $s[4]$ là bit của `NEXT_LAG`. Biểu thức logic là:

$$\texttt{accum_sload}_{\text{one}} = s[2] + s[4] \tag{178}$$

  Biểu thức này chỉ là một cổng OR 2 đầu vào đơn giản (hoặc được tối ưu trực tiếp vào chân kích hoạt của DSP), cho độ trễ rất nhỏ, giúp đảm bảo tín hiệu điều khiển `accum_sload` đến kịp thời cùng lúc với toán hạng nhân ở cạnh xung nhịp 50 MHz.

Tóm lại: Kiểm chứng chu kỳ với mô hình song sinh phần mềm và kịch bản kích thích ngẫu nhiên trên hơn 500 vector xác nhận rằng khối đệm trượt bảo toàn 100% dòng dữ liệu không mất mát, trong khi hai lối kiến trúc FSM nhị phân và one-hot cho kết quả logic tương đương theo từng nhịp xung nhịp.

Chương 3. Bước làm mềm mép Nyquist: khối FIR tùy chọn

▶ MỤC TIÊU HỌC TẬP

- Thấu hiểu bản chất vật lý và toán học của hiện tượng tràn búp phổ qua tần số Nyquist khi nhân tín hiệu thoại với cửa sổ thời gian hữu hạn, giải mã nguồn gốc dao động đổi dấu luân phiên $(-1)^\tau$ phá hủy đỉnh hàm tự tương quan $r(\tau)$.
- Nắm vững lịch sử thuật toán: đối chiếu giải pháp "làm mềm phổ mép Nyquist" (soft upsampling) trong bài báo Boersma (1993) với mã nguồn thực tế của Praat 7.0.03; làm rõ hiện trạng kỹ thuật rằng Praat hiện hành không thực hiện bước lọc này trong đường tự tương quan thô (`raw autocorrelation`).
- Khảo sát định lượng 4 phương án thiết kế bộ lọc FIR (Bypass, 31 tap, 63 tap, 127 tap) qua thuật toán bình phương tối thiểu `firls`; phân tích cạm bẫy kỹ thuật phổ biến khi nhầm lẫn giữa độ phân giải lượng tử hóa hệ số (16 bit ≈ 96 dB) và độ suy hao dải chặn bị khống chế bởi công thức Kaiser.
- Phân tích cặn kẽ khái niệm trễ nhóm (group delay) $\tau_g = (N-1)/2$ của bộ lọc FIR đối xứng Type I và quy tắc bắt buộc phải dời lưới khung phân tích 15 mẫu khi kích hoạt bộ lọc.
- Khảo cứu toàn diện các tham số của khối IP Intel FIR Compiler II theo tài liệu chuẩn *Intel FIR Compiler II User Guide* (UG-01072); nhận diện cạm bẫy thiết lập tốc độ mẫu `Input Sample Rate` trong hệ thống đọc tệp.
- Thiết kế và hiện thực hóa khối FIR 31 tap gấp thời gian (folded FIR) bằng Verilog-2001, tích hợp bộ tiền cộng (pre-adder) 17 bit và 1 bộ nhân DSP duy nhất chạy 16 chu kỳ/mẫu, tích hợp công tắc chuyển mạch `bypass` thời gian thực.
- Xây dựng mô hình song sinh Python bit-đối-bit và kịch bản kiểm thử chu kỳ với hơn 3.000 chu kỳ kích thích ngẫu nhiên, kiểm chứng đáp ứng xung, sóng sin 7,8 kHz và tín hiệu âm thanh thực tế.

3.1. Bản chất hiện tượng rò rỉ phổ mép Nyquist và dao động đổi dấu trong tự tương quan

Vấn đề thực tế: Một thành phần gần 8 kHz phá hỏng đỉnh tự tương quan như thế nào?

Trong hệ thống xử lý tín hiệu tiếng nói với tần số lấy mẫu $f_s = 16.000$ Hz, tần số giới hạn Nyquist là $f_{\text{Nyq}} = f_s/2 = 8.000$ Hz. Theo định lý lấy mẫu Nyquist–Shannon, mọi dao động có tần số thực sự nhỏ hơn 8 kHz đều được bảo toàn trọn vẹn và không bị hiện tượng chồng phổ (aliasing).

Tuy nhiên, trong bài toán ước lượng cao độ F_0, chúng ta không bao giờ xử lý một tín hiệu tuần hoàn vô hạn. Thuật toán bắt buộc phải cắt tín hiệu thành từng khung ngắn có độ dài hữu hạn thông qua một hàm cửa sổ thời gian $w[n]$ (cửa sổ Hanning 638 mẫu, thời lượng $T_w \approx 40$ ms). Về mặt toán học, phép nhân hai dãy tín hiệu trong miền thời gian tương đương với phép tích chập (convolution) giữa phổ của tín hiệu $X(f)$ và phổ của hàm cửa sổ $W(f)$ trong miền tần số liên tục:

$$X_w(f) = X(f) * W(f) = \int_{-f_{\text{Nyq}}}^{f_{\text{Nyq}}} X(\xi)\, W(f-\xi)\, d\xi \tag{179}$$

Cửa sổ Hanning có độ rộng búp phổ chính (main lobe) tỷ lệ nghịch với độ dài cửa sổ: $\Delta f \approx 4/T_w = 4/0{,}04\,\text{s} = 100$ Hz, kèm theo chuỗi các búp sóng phụ (side lobes) suy giảm với tốc độ 18 dB/octave. Giả sử trong giọng nói xuất hiện một thành phần năng lượng cao tần nằm sát mép phổ, chẳng hạn ở tần số $7{,}8$ kHz (họa âm bậc cao của âm thanh thanh môn, phụ âm ma sát vô thanh $/s/, /\int/$, hoặc nhiễu môi trường). Do độ rộng của búp phổ cửa sổ, năng lượng tại $7{,}8$ kHz sau tích chập sẽ bị loang rộng sang hai phía. Búp phổ phía trên sẽ tràn vượt qua ranh giới Nyquist $8{,}0$ kHz, phản xạ ngược vào dải tần số $[0, 8\text{ kHz}]$ và gây ra hiện tượng rò rỉ phổ (spectral leakage).

Dẫn xuất toán học: Nguồn gốc sóng dao động đổi dấu luân phiên $(-1)^\tau$

Hậu quả nghiêm trọng nhất của hiện tượng rò rỉ mép Nyquist không nằm ở việc méo dạng biên độ, mà nằm ở tác động phá hủy cấu trúc của hàm tự tương quan $r(\tau)$.

Hãy xét một dao động hình sin đơn tần nằm đúng tại tần số Nyquist: $f = f_{\text{Nyq}} = 8.000$ Hz. Chu kỳ thời gian của dao động này là $T_0 = 1/8000$ s $= 125$ μs, tương ứng với đúng 2 khoảng lấy mẫu rời rạc ($T_0/T_s = 2$ mẫu). Khi được lấy mẫu ở các thời điểm rời rạc n, giá trị của tín hiệu có dạng:

$$x[n] = A\cos\left(2\pi \frac{f_{\text{Nyq}}}{f_s} n + \phi_0\right) = A\cos(\pi n + \phi_0) \tag{180}$$

Nếu chọn pha ban đầu $\phi_0 = 0$, tín hiệu này trở thành một chuỗi xung luân phiên đổi dấu giữa hai giá trị cực đại:

$$x[n] = A \cdot (-1)^n \quad \Longrightarrow \quad x = [A, -A, A, -A, A, -A, \dots] \tag{181}$$

Khi tính toán hàm tự tương quan thô $R[\tau] = \sum_{n=0}^{N-1-\tau} x[n]x[n+\tau]$ cho độ trễ τ:

$$x[n] \cdot x[n+\tau] = \big(A(-1)^n\big) \cdot \big(A(-1)^{n+\tau}\big) = A^2(-1)^{2n+\tau} = A^2\big((-1)^2\big)^n(-1)^\tau = A^2(-1)^\tau \tag{182}$$

Bởi vì $(-1)^{2n} = 1$ với mọi số nguyên n, tích của hai mẫu cách nhau τ bước hoàn toàn độc lập với vị trí thời gian n, và chỉ phụ thuộc duy nhất vào tính chẵn lẻ của độ trễ τ:

$$R[\tau] = \sum_{n=0}^{N-1-\tau} A^2(-1)^\tau = (N-\tau)A^2 \cdot (-1)^\tau = \begin{cases} +(N-\tau)A^2 & \text{khi } \tau \text{ là số chẵn} \\ -(N-\tau)A^2 & \text{khi } \tau \text{ là số lẻ} \end{cases} \tag{183}$$

Biểu thức trên chỉ ra một sự thật vật lý cốt lõi: **Mọi thành phần tần số nằm sát mép Nyquist đều tạo ra một sóng dao động đổi dấu liên tục dạng $(-1)^\tau$ trong miền độ trễ τ.**

Tính tay trên một chuỗi cụ thể

Để thấy rõ hiện tượng trên bằng mắt, hãy lấy một đoạn tín hiệu ngắn $N = 4$ mẫu đổi dấu tuần hoàn với biên độ $A = 2$: $x = [2, -2, 2, -2]$. Ta tính lần lượt các giá trị tự tương quan $R[\tau]$ từ $\tau = 0$ đến $\tau = 3$:

- Với $\tau = 0$: $R[0] = 2^2 + (-2)^2 + 2^2 + (-2)^2 = 4 + 4 + 4 + 4 =$ **+16**.
- Với $\tau = 1$: $R[1] = 2(-2) + (-2)(2) + 2(-2) = -4 - 4 - 4 =$ **-12**.
- Với $\tau = 2$: $R[2] = 2(2) + (-2)(-2) = 4 + 4 =$ **+8**.
- Với $\tau = 3$: $R[3] = 2(-2) =$ **-4**.

Dãy kết quả thu được là $R = [+16, -12, +8, -4]$: biên độ dao động xen kẽ dấu dương–âm với bước nhảy giữa hai lag kế tiếp lên tới 28 đơn vị!

Trong tín hiệu tiếng nói thực tế, tín hiệu dây thanh đới tạo ra một vòm tự tương quan trơn nhẵn với đỉnh cực đại nằm tại chu kỳ cơ bản $\tau_0 \in [27, 213]$ (ví dụ $\tau_0 = 100$ mẫu tương ứng $F_0 = 160$ Hz). Khi sóng đổi dấu $(-1)^\tau$ của thành phần cao tần chồng lấn lên vòm tự tương quan này, nó tạo thành một dải gai nhọn răng cưa (jagged teeth) biến thiên cực nhanh theo từng bước nhảy $\Delta\tau = 1$.

Khi thuật toán parabol interpolation ở Chương 9 khớp đường cong bậc hai qua ba điểm lân cận $(R[\tau-1], R[\tau], R[\tau+1])$:

$$\delta = \frac{R[\tau-1] - R[\tau+1]}{2(2R[\tau] - R[\tau-1] - R[\tau+1])} \tag{184}$$

Nếu $R[\tau]$ rơi vào lag chẵn, nó bị đội lên một lượng $+A^2$; trong khi hai điểm bên cạnh $\tau \pm 1$ là lag lẻ nên bị kéo tụt xuống một lượng $-A^2$. Mẫu số parabol bị phóng đại nhân tạo, làm đỉnh bị bóp nhọn bất thường. Ngược lại, nếu đỉnh thật rơi vào một lag lẻ, giá trị $R[\tau]$ bị triệt tiêu âm, biến đỉnh cực đại thành một điểm uốn hoặc một thung lũng cục bộ, khiến thuật toán bỏ sót hoàn toàn ứng viên cao độ!

Đề xuất của Boersma (1993) và hiện trạng trong mã nguồn Praat hiện hành

Để khắc phục hiện tượng răng cưa mép Nyquist nói trên, Paul Boersma trong công trình nền tảng năm 1993 (*Accurate short-term analysis of the fundamental frequency and the harmonics-to-noise ratio of a sampled sound*, Proceedings of the Institute of Phonetic Sciences, Amsterdam, Tập 17, Mục 3.1) đã đề xuất quy trình mang tên "làm mềm phổ" (soft upsampling / spectral smoothing):

> "Trước khi phân tích tự tương quan, phổ của tín hiệu âm thanh được làm mềm tuyến tính từ mức $1{,}0$ tại 95% tần số Nyquist ($7{,}6$ kHz) dốc đều về 0 tại 100% tần số Nyquist ($8{,}0$ kHz) thông qua biến đổi Fourier nhanh FFT."

Mục tiêu của hàm dốc 5% dải tần này là làm suy giảm năng lượng ở sát biên 8 kHz trước khi thực hiện tích chập với cửa sổ Hanning, từ đó hạn chế hiện tượng tràn phổ và làm dịu sóng đổi dấu $(-1)^\tau$.

Hiện trạng trong mã nguồn Praat thực tế: Khi tiến hành rà soát từng dòng mã nguồn chính thức của Praat các phiên bản 6.4.12 và 7.0.03 (tệp `fon/Sound_to_Pitch.cpp`, hàm `Sound_to_Pitch_any`, dòng 274–497, gọi từ `Sound_to_Pitch_rawAc`, dòng 504–515, bản 7.0.03), một sự kiện kỹ thuật được ghi nhận:

Praat 7.0.03 không thực hiện bất kỳ bước upsampling, resample hay lọc trước làm mềm phổ nào trong luồng xử lý tự tương quan thô (`To Pitch (raw autocorrelation)...`)!

Bước tiền xử lý làm mềm phổ từng được mô tả trong bài báo Boersma (1993) không xuất hiện trong luồng xử lý tự tương quan thô của mã nguồn Praat hiện hành (`fon/Sound_to_Pitch.cpp`, hàm `Sound_to_Pitch_any`, dòng 274–497, gọi từ `Sound_to_Pitch_rawAc`, dòng 504–515, bản 7.0.03). Cần lưu ý rằng lý do vì sao bước xử lý này không có mặt trong mã nguồn không được ghi chép trong tài liệu kỹ thuật hay chú thích mã nguồn của Praat. Chúng tôi ghi nhận sự thật đối soát này mà không đưa ra các giả định chưa có căn cứ.

Hệ quả đối soát và quyết định thiết kế trên FPGA

Sự sai khác giữa bài báo lý thuyết năm 1993 và mã nguồn thực tế dẫn đến một hệ quả kỹ thuật trực tiếp:

- Nếu hệ thống FPGA mặc định kích hoạt một khối lọc FIR làm mềm mép Nyquist trong khi phần mềm Praat chuẩn trên máy tính không bật, chúng ta đang **tự tạo ra một nguồn sai lệch nhân tạo** giữa hai hệ thống. Bộ lọc FIR sẽ làm thay đổi biên độ, làm trôi pha và làm lệch nhẹ các đỉnh tự tương quan của FPGA so với Praat, khiến việc đối soát trở nên bất bình đẳng (khác biệt về thuật toán chứ không phải sai số phần cứng).
- Tuy nhiên, việc trang bị khối lọc FIR làm mềm mép Nyquist lại mang giá trị nghiên cứu kỹ thuật to lớn: nó cho phép kỹ sư đo đạc định lượng xem việc triệt tiêu dải tần sát Nyquist có thực sự cải thiện độ chính xác F_0 trên các đoạn âm ma sát hay không, và đánh giá chi phí phần cứng của một khối lọc số tiêu chuẩn công nghiệp trên FPGA.

Quyết định thiết kế (Đã chốt): Hệ thống trên FPGA sẽ hiện thực một khối lọc FIR 31 tap tùy chọn, tích hợp sẵn đường rẽ nhánh **`bypass`**.

- Khi chạy đối soát chuẩn với Praat 7.0.03: khối FIR được **mặc định cấu hình bypass** (`bypass = 1`). Dữ liệu âm thanh từ FIFO đi thẳng vào bộ nhớ RAM chia khung mà không qua lọc, đảm bảo đầu vào của FPGA và Praat giống nhau từng bit.
- Khi cần nghiên cứu thực nghiệm: người dùng bật cờ `fir_bypass = 0` thông qua thanh ghi điều khiển `ctrl` từ HPS. Lúc này khối FIR 31 tap hoạt động, và hệ thống bắt buộc phải dời lưới định vị khung thời gian lùi lại đúng 15 mẫu để bù trừ trễ nhóm.

Tóm lại: Thành phần gần Nyquist sinh ra sóng đổi dấu $(-1)^\tau$ phá hủy đỉnh tự tương quan; Boersma 1993 đề xuất làm mềm phổ nhưng Praat 7.0.03 đã bỏ bước này; vì vậy khối FIR 31 tap trên FPGA được thiết kế kèm công tắc bypass và mặc định tắt khi đối soát.

3.2. Các phương án, đánh đổi, ta chọn gì, vì sao (có số liệu kiểm chứng)

Vấn đề thực tế: Bài toán đánh đổi giữa độ suy hao, độ trễ và tài nguyên phần cứng

Khi bắt tay vào hiện thực hóa một bộ lọc số FIR (Finite Impulse Response) trên vi mạch FPGA, câu hỏi đầu tiên đặt ra cho người kỹ sư là: *Cần bao nhiêu tap lọc là đủ, và cái giá phải trả về độ trễ xử lý cũng như tài nguyên phần cứng là gì?*

Một bộ lọc lý tưởng theo đề xuất của Boersma (1993) đòi hỏi đáp ứng biên độ hoàn toàn phẳng (0 dB) từ tần số 0 Hz tới $7{,}6$ kHz (tức 95% Nyquist), sau đó đổ dốc thẳng đứng về 0 tại đúng $8{,}0$ kHz (mép Nyquist). Tuy nhiên, nguyên lý bất định trong xử lý tín hiệu số chỉ rõ: một đáp ứng dốc đứng trong miền tần số đòi hỏi một đáp ứng xung dài vô hạn trong miền thời gian ($N \to \infty$). Khi cắt ngắn đáp ứng xung thành N điểm hữu hạn, hiện tượng gợn sóng Gibbs và độ rộng dải chuyển tiếp hữu hạn $\Delta f = 8000 - 7600 = 400$ Hz sẽ quyết định trực tiếp chất lượng của bộ lọc.

Để có cơ sở định lượng chính xác, chúng tôi sử dụng thuật toán thiết kế bộ lọc bình phương tối thiểu `scipy.signal.firls` với mục tiêu đáp ứng biên độ bằng $1{,}0$ trên dải $[0, 7{,}6\,\text{kHz}]$ và dốc tuyến tính về 0 tại $8{,}0$ kHz. Toàn bộ các thông số kỹ thuật được tính toán và kiểm chứng độc lập thông qua kịch bản kiểm thử `verify_v3/ch03_fir_design.py`:

Bảng 17: So sánh định lượng các phương án bộ lọc FIR làm mềm mép Nyquist tại $f_s = 16$ kHz

Phương án	Số tap (N)	Trễ τ_g	Tại 7,4 kHz	Tại 7,6 kHz	Tại 8,0 kHz	Nhận xét kỹ thuật
(a) Bypass	0	0 mẫu	0,00 dB	0,00 dB	0,00 dB	Khớp Praat hiện hành; 0 tài nguyên
(b) 31 tap	31	15 mẫu	$+0{,}19$ dB	$-2{,}29$ dB	$-9{,}41$ dB	Dải thông phẳng $\pm 0{,}25$ dB tới 7,4 kHz
(c) 63 tap	63	31 mẫu	$+0{,}03$ dB	$-0{,}38$ dB	$-19{,}54$ dB	Suy hao dải biên tăng thêm ≈ 10 dB
(d) 127 tap	127	63 mẫu	$-0{,}08$ dB	$-0{,}25$ dB	$-24{,}20$ dB	Độ trễ tăng gấp 4 lần; tốn tài nguyên


Độ lợi một chiều (DC gain) của các hệ số lượng tử hóa. Từ kết quả thiết kế và lượng tử hóa trong nhật ký kiểm thử `verify_v3/ch03_fir_design.log`, tổng của 31 hệ số sau khi lượng tử hóa sang định dạng số nguyên Q1.15 là:

$$\sum_{i=0}^{30} h_{\text{Q1.15}}[i] = 33.257 \tag{185}$$

Với hệ số tỷ lệ cơ sở $2^{15} = 32.768$, độ lợi một chiều (DC gain) thực tế của bộ lọc sau lượng tử hóa là:

$$G_{\text{DC}} = \frac{33257}{32768} \approx 1{,}01492 \quad (\approx +0{,}128 \text{ dB}) \tag{186}$$

Độ lợi này hơi lớn hơn 1,0 một lượng nhỏ ($+1{,}49\%$). Trong thiết kế mạch, chúng tôi **không thực hiện chuẩn hóa lại** (không chia thêm hệ số tỷ lệ) vì mức gợn $+0{,}13$ dB hoàn toàn nằm trong dung sai $\pm 0{,}25$ dB cho phép của dải thông tiếng nói, đồng thời việc giữ nguyên các giá trị nguyên giúp kiến trúc phần cứng không phát sinh thêm phép chia hay sai số cắt xén phụ. Tuy nhiên, hệ quả trực tiếp của độ lợi $G_{\text{DC}} = 1{,}0149$ là khi tín hiệu vào đạt giá trị DC cực đại $x[n] = 32767$, giá trị tích lũy làm tròn sẽ đạt $33256 > 32767$. Do đó, khâu bão hòa (clamping/saturation) ở đầu ra là **bắt buộc** để ghim biên độ về đúng $+32767$, ngăn chặn hoàn toàn hiện tượng lật dấu bit bù hai.



Hình 5: Đáp ứng tần số biên độ $|H(f)|$ (dB) của các phương án bộ lọc FIR so với đường cong mục tiêu Boersma (1993) trên dải chuyển tiếp 400 Hz (trích xuất từ `verify_v3/ch03_fir_design.py`).

Đọc hình. Hình 5 trực quan hóa sự đánh đổi giữa bậc lọc N và độ suy hao tại tần số Nyquist. Đường màu xanh đậm biểu diễn phương án (b) 31 tap: trong toàn bộ dải thoại hữu ích từ 0 đến 7,4 kHz, độ gợn biên độ được khống chế chặt chẽ trong khoảng $[-0{,}25 \text{ dB}, +0{,}25 \text{ dB}]$ (tại 0 kHz gợn $+0{,}13$ dB, tại 7,4 kHz gợn $+0{,}19$ dB), hầu như không làm biến dạng năng lượng của các formant giọng nói. Khi bước vào dải chuyển tiếp $[7{,}6 \text{ kHz}, 8{,}0 \text{ kHz}]$ (vùng tô màu cam rộng 400 Hz), đáp ứng bắt đầu rơi dốc: đạt $-2{,}29$ dB tại 7,6 kHz và cán mốc suy hao $-9{,}41$ dB tại đúng tần số Nyquist 8,0 kHz. Đường nét đứt màu xanh ngọc (63 tap) và nét chấm gạch màu tím (127 tap) giúp tăng độ suy hao biên lên lần lượt $-19{,}5$ dB và $-24{,}2$ dB, nhưng đòi hỏi chiều dài thanh ghi dịch và độ trễ tăng vọt.

Bẫy thường gặp: Nhầm lẫn giữa độ rộng bit hệ số và độ suy hao dải chặn

Trong quá trình thiết kế bộ lọc số, một ngộ nhận thường gặp là:

> *"Thiết kế bộ lọc FIR 31 tap với hệ số lượng tử 16 bit cho phép đạt độ suy hao dải chặn lớn hơn 60 dB."*

Quan niệm này không chính xác về mặt lý thuyết xử lý tín hiệu số, xuất phát từ sự nhầm lẫn giữa hai khái niệm hoàn toàn độc lập:

1. **Độ rộng bit lượng tử hóa hệ số ($B = 16$ bit):** Tham số này chỉ quyết định *sàn nhiễu lượng tử hóa (quantization noise floor)* do sai số làm tròn số học gây ra. Theo quy tắc xấp xỉ $6{,}02$ dB/bit, lượng tử hóa 16 bit có dấu cho tỷ số tín hiệu trên nhiễu lượng tử (SQNR) lý thuyết là:

$$\text{SQNR} \approx 6{,}02 \times 16 + 1{,}76 \approx 98{,}08 \text{ dB} \tag{187}$$

   Độ rộng hệ số 16 bit đảm bảo rằng khi chuyển từ số thực dấu phẩy động sang số nguyên Q1.15, đáp ứng tần số thực tế của bộ lọc bám sát đáp ứng lý thuyết với sai số cực đại nhỏ hơn $0{,}001$ dB (đã kiểm chứng trong `verify_v3/ch03_fir_design.log`). Tuy nhiên, độ rộng bit hệ số **không tự động tạo ra độ suy hao dải chặn**!

2. **Độ suy hao dải chặn (A_s) và bề rộng dải chuyển tiếp (Δf):** Độ suy hao dải chặn hoàn toàn bị chi phối bởi số lượng tap N và tỷ lệ dải chuyển tiếp $\Delta f / f_s$. Mối quan hệ này được chuẩn hóa qua công thức ước lượng Kaiser:

$$N \approx \frac{A_s - 7{,}95}{14{,}36 \cdot \left(\frac{\Delta f}{f_s}\right)} \tag{188}$$

Hãy áp dụng công thức Kaiser vào bài toán làm mềm mép Nyquist với dải chuyển tiếp chỉ rộng $\Delta f = 8000 - 7600 = 400$ Hz ở tần số lấy mẫu $f_s = 16.000$ Hz ($\Delta f / f_s = 400/16000 = 0{,}025$): Để đạt được độ suy hao dải chặn mục tiêu $A_s = 60$ dB, số bậc lọc tối thiểu phải là:

$$N \approx \frac{60 - 7{,}95}{14{,}36 \times 0{,}025} = \frac{52{,}05}{0{,}359} \approx \textbf{144,99 tap} \quad \Longrightarrow \quad N \approx 147 \text{ tap} \tag{189}$$

(Hàm tối ưu hóa `scipy.signal.kaiserord(60, 400/8000)` trả về chính xác $N = 147$ tap với hệ số cửa sổ $\beta = 5{,}653$).

Như vậy, muốn đạt độ suy hao 60 dB trong khoảng chuyển tiếp hẹp 400 Hz, ta cần ít nhất 147 tap! Với chiều dài vỏn vẹn $N = 31$ tap, việc đòi hỏi độ suy hao 60 dB trong dải chuyển tiếp 400 Hz là điều bất khả thi về mặt vật lý. Bộ lọc 31 tap chỉ có thể tạo ra độ suy hao $-9{,}41$ dB tại tần số 8 kHz.

Trễ nhóm (Group Delay) và quy tắc dịch chuyển lưới khung phân tích

Một đặc tính cốt lõi của bộ lọc FIR đối xứng Type I ($N = 31$ là số lẻ, $h[n] = h[N-1-n]$) là có pha tuyến tính nghiêm ngặt. Độ trễ nhóm (group delay) là đạo hàm của góc pha theo tần số:

$$\tau_g = -\frac{d\theta(\omega)}{d\omega} = \frac{N-1}{2} \text{ mẫu} \tag{190}$$

Với bộ lọc $N = 31$ tap, độ trễ nhóm là một hằng số cố định trên mọi tần số:

$$\tau_g = \frac{31-1}{2} = \textbf{15 mẫu} \quad \left(= 15 \times \frac{1}{16000} \text{ s} = 0{,}9375 \text{ ms}\right) \tag{191}$$

Cạm bẫy dời lưới khung: Giả sử khung phân tích thứ k của thuật toán bắt đầu từ mẫu âm thanh $s_{\text{start}}[k]$. Nếu tín hiệu đi qua bộ lọc FIR 31 tap, mỗi mẫu âm thanh đi ra khỏi bộ lọc đã bị trễ thời gian đúng 15 chu kỳ lấy mẫu. Nếu hệ thống FPGA giữ nguyên chỉ số mẫu bắt đầu $s_{\text{start}}[k]$ mà nạp vào bộ nhớ RAM chia khung, toàn bộ 638 mẫu trong cửa sổ phân tích thực chất là các mẫu của đoạn âm thanh xảy ra trước đó 15 mẫu ($0{,}9375$ ms) trong tín hiệu gốc! Sự lệch pha thời gian này sẽ làm dịch chuyển vị trí các đỉnh tự tương quan, làm sai lệch giá trị F_0 nội suy và gây ra hiện tượng không khớp ứng viên với kết quả Praat chạy trên tệp WAV gốc.

Quy tắc bù trễ bắt buộc: Khi bật bộ lọc FIR 31 tap (`bypass = 0`), bộ điều khiển phân khung trên HPS hoặc FPGA bắt buộc phải **dời lưới khung lùi lại đúng 15 mẫu**:

$$s_{\text{start, FIR}}[k] = s_{\text{start}}[k] - 15 \tag{192}$$

Nhờ việc định vị khung sớm hơn 15 mẫu, cửa sổ 638 mẫu sau khi đi qua trễ nhóm của bộ lọc FIR sẽ rơi vào đúng vị trí thời gian của khung chưa lọc, bảo toàn tính tương đồng về mặt vật lý.

Lựa chọn thiết kế và các lý do quyết định

Dựa trên phân tích định lượng ở Bảng 17, chúng tôi lựa chọn hiện thực hóa **Phương án (b) 31 tap kèm mạch rẽ nhánh bypass** với các lý do kỹ thuật sau:

1. **Độ suy hao vừa đủ và dải thông bảo toàn:** Độ suy hao $-9{,}41$ dB tại mép 8 kHz giúp giảm biên độ năng lượng cao tần xuống còn $\approx 33{,}8\%$ (tương đương giảm công suất dao động đổi dấu $(-1)^\tau$ xuống còn $11{,}5\%$), đủ để làm dịu hiện tượng răng cưa mép Nyquist mà vẫn giữ dải thông thoại $[0, 7{,}4$ kHz$]$ phẳng trong phạm vi $\pm 0{,}25$ dB.
2. **Độ trễ nhóm nhỏ và dễ bù trừ:** Trễ nhóm 15 mẫu chỉ chiếm $9{,}375\%$ của bước nhảy khung (hop 160 mẫu), hoàn toàn nằm gọn trong dung lượng đệm của bộ nhớ RAM vòng 1024 từ ở Chương 4 mà không đòi hỏi thêm tài nguyên FIFO phụ. Trong khi đó, phương án 127 tap có trễ nhóm lên tới 63 mẫu ($\approx 40\%$ bước nhảy hop), làm tăng đáng kể thời gian đáp ứng thời gian thực.
3. **Tối ưu hóa tài nguyên phần cứng:** Nhờ tính đối xứng chẵn, 31 tap lọc được gộp thành 15 cặp cộng trước và 1 hệ số trung tâm. Trong mục 3.4, chúng tôi sẽ chứng minh cấu trúc này chỉ tiêu tốn đúng **1 khối DSP** và **0 khối RAM M10K** trên chip Cyclone V khi áp dụng kỹ thuật gấp thời gian 16 chu kỳ/mẫu.
4. **Tương thích kép nhờ mạch bypass:** Việc tích hợp công tắc bypass cho phép đáp ứng cả hai mục tiêu: mặc định bypass để đối soát chuẩn mực từng bit với Praat 7.0.03, và bật lọc khi cần đánh giá ảnh hưởng của hiện tượng mép Nyquist trên thực nghiệm.

Tóm lại: Bộ lọc 31 tap tạo suy hao $-9{,}4$ dB tại Nyquist với trễ nhóm 15 mẫu; muốn suy hao 60 dB trong dải chuyển 400 Hz cần tới 147 tap theo công thức Kaiser; khi bật lọc bắt buộc phải dời lưới khung 15 mẫu.

3.3. Đường (A): Khối IP FIR Compiler II của Intel

Vấn đề thực tế: Sự phức tạp của các tham số IP chuẩn công nghiệp

Khi xây dựng một hệ thống xử lý tín hiệu số trên FPGA Intel, kỹ sư thường ưu tiên sử dụng khối IP có sẵn trong thư viện Intel Quartus Prime mang tên **FIR Compiler II** (được đặc tả chi tiết trong tài liệu kỹ thuật *Intel FIR Compiler II User Guide*, Mã tài liệu: UG-01072, ấn bản 683111). Khối IP này cung cấp một giao diện đồ họa cấu hình (Parameter Editor) với hàng chục tùy chọn kiến trúc tinh vi.

Tuy nhiên, khối IP là một hộp đen phần cứng: nếu kỹ sư tích chọn các tham số mà không hiểu rõ nguyên lý toán học và cơ chế phân bổ tài nguyên silicon bên dưới, hệ thống sẽ gặp các sự cố nghiêm trọng:

- Nếu chọn sai tham số tốc độ lấy mẫu đầu vào (`Input Sample Rate`), IP sẽ tự động tối ưu hóa phần cứng dựa trên giả định sai, dẫn đến việc hàng đợi bên trong bị tràn và làm rơi rụng các mẫu âm thanh khi chạy ở chế độ tệp.
- Nếu chọn sai chế độ làm tròn bit thấp (`Output LSB Rounding`), tích lũy sai số cắt xén (truncation drift) sẽ tạo ra một điện áp trôi DC nhân tạo, làm biến dạng phép trừ trung bình ở Chương 5.
- Nếu không nắm vững thông số `readyLatency` do IP sinh ra, sự bất đồng tín hiệu điều khiển trên bus Avalon-ST sẽ gây mất mát mẫu dữ liệu như đã phân tích ở Chương 2.

Dưới đây, chúng tôi giải mã chi tiết từng tham số cấu hình của khối IP FIR Compiler II cho bài toán lọc làm mềm mép Nyquist 31 tap.

Giải thích cặn kẽ từng tham số trong Parameter Editor theo tài liệu UG-01072

Mọi tham số cấu hình, dải giá trị cho phép và quy ước cổng của khối IP Intel FIR Compiler II dưới đây đều được đối chiếu chặt chẽ theo tài liệu kỹ thuật *Intel FIR Compiler II User Guide* (Mã tài liệu: UG-01072, ấn bản 683111):

1. Filter Type = Single Rate (UG-01072, Mục 3.1 “Filter Options”). Tham số này xác định quan hệ giữa tốc độ lấy mẫu đầu vào và đầu ra. Dải giá trị cho phép của IP bao gồm: `Single Rate`, `Interpolation`, `Decimation`, và `Fractional Rate` (UG-01072, Mục 3.1). Chúng tôi chọn `Single Rate` vì hệ thống thực hiện lọc phẳng dải thông mà không thay đổi tần số lấy mẫu ($f_s = 16$ kHz ở cả hai đầu). Nếu chọn `Interpolation` hoặc `Decimation`, IP sẽ thay đổi số lượng mẫu, làm sai lệch cấu trúc khung 638 mẫu của thuật toán Praat.

2. Symmetry = Symmetrical (UG-01072, Mục 3.1 "Filter Options"). Dải tùy chọn cấu trúc đối xứng hệ số gồm: `Non-symmetrical`, `Symmetrical`, và `Anti-symmetrical` (UG-01072, Mục 3.1). Với 31 tap có $h[k] = h[30-k]$ ($k = 0..14$), việc chọn `Symmetrical` cho phép IP tận dụng khối phần cứng **Pre-adder (Bộ tiền cộng 18-bit)** tích hợp sẵn trong các khối DSP của chip Cyclone V (*Cyclone V Device Handbook*, Tập 1, Chương 5). Nhờ cộng trước hai mẫu đối xứng $x[n-k] + x[n-(30-k)]$, số phép nhân số học giảm đúng một nửa: từ 31 xuống còn $15 + 1 = 16$ phép nhân, tiết kiệm 50% tài nguyên bộ nhân DSP trên FPGA.

3. Clock Frequency = 50.0 MHz (UG-01072, Mục 3.1 "Filter Options"). Tham số xác định tần số xung nhịp chủ cấp cho khối IP (dải giá trị: số thực dương trong phạm vi Fmax của linh kiện; ở đây chọn 50.0 MHz từ dao động kế bo mạch DE10-Standard, chu kỳ $T_{\text{clk}} = 20$ ns).

4. Input Sample Rate = 0.5 MSPS (UG-01072, Mục 3.1 "Filter Options"). Dải giá trị: số thực dương $\leq$ Clock Frequency. Đây là tham số kỹ thuật tiềm ẩn nhiều rủi ro nhất khi cấu hình IP trong hệ thống xử lý tệp:

- *Cạm bẫy thiết lập $0{,}016$ MSPS (16 kHz):* Rất nhiều người lập trình theo quán tính sẽ điền vào ô này giá trị $0{,}016$ MSPS vì tín hiệu âm thanh có tần số lấy mẫu là 16 kHz. Tuy nhiên, như đã phân tích sâu sắc ở Chương 2, hệ thống ước lượng cao độ của chúng ta đọc dữ liệu từ tệp WAV trong bộ nhớ RAM thông qua bộ đệm FIFO (file-driven processing), hoàn toàn không bị trói buộc bởi nhịp lấy mẫu 16 kHz của micro ngoại vi! Khi bộ nhớ FIFO có sẵn dữ liệu và khối lọc sẵn sàng, các mẫu âm thanh có thể được chuyển giao với tốc độ hàng triệu mẫu/giây. Nếu ta khai báo $0{,}016$ MSPS, khối IP FIR Compiler II sẽ tính toán tỷ lệ chia sẻ thời gian nội bộ:
$$N_{\text{cycles/sample}} = \frac{f_{\text{clk}}}{f_{\text{sample}}} = \frac{50.000.000 \text{ Hz}}{16.000 \text{ Hz}} = 3125 \text{ chu kỳ/mẫu} \tag{193}$$
Dựa trên con số 3125 chu kỳ này, bộ sinh IP sẽ cấu hình một kiến trúc dồn kênh thời gian (time-multiplexed architecture) với tốc độ tiếp nhận chu kỳ dài. Khi dòng dữ liệu từ FIFO tuôn vào với tốc độ cao, hàng đợi đầu vào của IP sẽ bị tràn lập tức, gây mất mát mẫu âm thanh mà không phát sinh tín hiệu cảnh báo nào!
- *Giải pháp đúng đắn:* Thiết lập `Input Sample Rate` bằng tốc độ tiếp nhận tối đa thực tế của hệ thống, ví dụ chọn $0{,}5$ MSPS (tương ứng với 50 MHz$/0{,}5$ MSPS $= 100$ chu kỳ/mẫu) hoặc $1{,}0$ MSPS (50 chu kỳ/mẫu). Cấu hình này ép buộc IP phải bố trí đủ phần cứng để có thể hoàn tất việc tiếp nhận và xử lý một mẫu mới trong vòng 100 chu kỳ xung nhịp, hoàn toàn đáp ứng thông lượng dòng dữ liệu và tương thích với nhịp độ xử lý của khối MAC phía sau (≈ 616 chu kỳ/mẫu).

5. Coefficient Width = 16 bit, Coefficient Scaling = Auto/Normalized (UG-01072, Mục 3.2 "Coefficient Options"). Độ rộng bit hệ số lọc nhận giá trị từ 1 đến 32 bit có dấu (*signed integer*). Tùy chọn `Coefficient Scaling` gồm: `Auto`, `Normalized`, và `None` (UG-01072, Mục 3.2). Chọn `Auto/Normalized` để tự động nhân đáp ứng xung với hệ số tỷ lệ $2^{15} = 32768$ (định dạng Q1.15), đưa hệ số trung tâm $h[15] = 0{,}975000$ lên giá trị nguyên 31949 (`0x7CCD`).

6. Input Data Type = Signed Binary, Width = 16 bit, Fractional Bits = 15 (UG-01072, Mục 3.3 "Input and Output Options"). Dải tùy chọn kiểu dữ liệu đầu vào gồm: `Signed Binary` và `Unsigned Binary`; độ rộng bit từ 1 đến 32 bit; số bit phần thập phân từ 0 đến 32 bit (UG-01072, Mục 3.3). Định dạng này khớp chính xác mẫu âm thanh PCM 16-bit có dấu đọc từ tệp WAV (khoảng $[-32768, 32767]$).

7. Output MSB/LSB Rounding và Output Bit Width (UG-01072, Mục 3.3 "Input and Output Options"). Trong quá trình tích chập, mỗi phép nhân giữa mẫu 16-bit và hệ số 16-bit sinh tích 32-bit (với bộ tiền cộng 17-bit thì tích là 33-bit). Khi cộng dồn 31 tích (mở rộng $\lceil \log_2(31) \rceil = 5$ bit), giá trị tích lũy nội bộ đầy đủ có thể đạt tới 38 bit; thông số độ rộng bit đầy đủ này do GUI tự động tính toán và **phải kiểm trong GUI/IP Generation Report**. Để ngõ ra đưa vào bộ nhớ RAM chia khung ở Chương 4 giữ nguyên định dạng mẫu âm thanh 16-bit có dấu:

- `Output Bit Width` ấn định 16 bit signed (dải cho phép: 1 đến 64 bit).
- `Output LSB Rounding`: Dải tùy chọn gồm `Truncation`, `Nearest Rounding`, và `Convergent Rounding` (UG-01072, Mục 3.3). Ta chọn `Convergent Rounding` hoặc `Nearest` để cộng nửa trọng số LSB ($2^{14} = 16384$) trước khi dịch phải 15 bit, triệt tiêu sai số trôi DC so với `Truncation`.

- `Output MSB Rounding`: Dải tùy chọn gồm `Truncation` và `Saturation` (UG-01072, Mục 3.3). Ta chọn `Saturation` để khi biên độ vượt quá $+32767$ hoặc nhỏ hơn -32768, bộ bão hòa sẽ ghim giá trị tại ranh giới thay vì cuộn tràn bit dấu bù hai.

8. Back-pressure Support = Yes và quy chuẩn readyLatency (UG-01072, Mục 4.1). Kích hoạt giao thức bắt tay hai chiều Avalon-ST qua cặp tín hiệu `ready` và `valid`. Tài liệu *Intel FIR Compiler II User Guide* (UG-01072, Mục 4.1 "Avalon-ST Interfaces in FIR Compiler II", bảng "Avalon-ST Sink and Source Interface Signals") quy định rõ: giao diện Avalon-ST của FIR Compiler II hoạt động với **`readyLatency = 0`** (khi `ready` và `valid` đồng thời tích cực mức cao tại cùng một chu kỳ xung nhịp thì dữ liệu được chuyển giao ngay tại chu kỳ đó).

Những gì khối IP sinh ra và giao diện ghép nối phần cứng (UG-01072, Mục 4.1 & 4.2)

Sau khi sinh mã trong Platform Designer hoặc IP Catalog, khối IP FIR Compiler II cung cấp các cổng kết nối chuẩn (UG-01072, Chương 4):

- **Cổng điều khiển (UG-01072, Mục 4.2):** xung nhịp `clk` (50 MHz) và tín hiệu xóa tích cực thấp `reset_n`.
- **Giao diện nhận Avalon-ST Sink (UG-01072, Mục 4.1):** bus dữ liệu `ast_sink_data[15:0]`, cờ hợp lệ `ast_sink_valid`, cờ sẵn sàng `ast_sink_ready`, và cờ báo lỗi `ast_sink_error[1:0]`. Chuẩn `readyLatency = 0`.
- **Giao diện phát Avalon-ST Source (UG-01072, Mục 4.1):** bus `ast_source_data[15:0]`, cờ hợp lệ `ast_source_valid`, tín hiệu nhận `ast_source_ready`, và cờ lỗi `ast_source_error[1:0]`. Chuẩn `readyLatency = 0`.
- **Độ trễ xử lý (Latency):** Báo cáo sinh mã (IP Generation Report) của Intel FIR Compiler II sẽ công bố chính xác số chu kỳ xung nhịp từ khi mẫu nạp vào đến khi mẫu xuất hiện. Thông số độ trễ này phụ thuộc vào mức độ đường ống hóa nội bộ mà công cụ tự động phân bổ, và **phải kiểm trong GUI/IP Generation Report**.
- **Tài nguyên phần cứng chiếm dụng:** Số lượng ALM, khối nhân DSP và bộ nhớ M10K phụ thuộc vào thuật toán tối ưu hóa của Quartus Prime Fitter, do đó con số cụ thể **phải kiểm trong GUI/IP Generation Report**.

Dưới đây là đoạn mã Verilog giao diện chuẩn (instantiation template) để tích hợp khối IP FIR Compiler II vào hệ thống:

Listing 13: Mã khởi tạo giao diện khối IP Intel FIR Compiler II trong hệ thống

```
fir_compiler_ii_wrapper u_fir_ip (
    .clk              (clk),
    .reset_n          (rst_n),
    // Avalon-ST Sink Interface (Data in from FIFO Unpacker)
    .ast_sink_data    (fir_in_data),   // signed [15:0]
    .ast_sink_valid   (fir_in_valid),  // 1-bit
    .ast_sink_ready   (fir_in_ready),  // 1-bit backpressure to FIFO
    .ast_sink_error   (2'b00),
    // Avalon-ST Source Interface (Data out to frame RAM)
    .ast_source_data  (fir_out_data),  // signed [15:0]
    .ast_source_valid (fir_out_valid), // 1-bit
    .ast_source_ready (fir_out_ready), // 1-bit backpressure from downstream
    .ast_source_error ()
);
```

Tóm lại: Khối IP Intel FIR Compiler II tối ưu hóa tài nguyên nhờ đối xứng Pre-adder; cần đặc biệt cảnh giác đặt Input Sample Rate theo thông lượng thực của tệp (0,5 MSPS) thay vì tốc độ danh định 16 kHz; tài nguyên và độ trễ chính xác của IP phải kiểm trong mô phỏng Quartus.

3.4. Đường (B): Khối HDL tự viết: Bộ lọc FIR đối xứng gấp thời gian

Bản chất kiến trúc: Gấp thời gian (Folding) và Bộ tiền cộng (Pre-adder)

Trong khi khối IP FIR Compiler II đóng vai trò như một giải pháp hộp đen tiện lợi nhưng khó tùy biến sâu, việc tự tay thiết kế bộ lọc FIR bằng ngôn ngữ phần cứng Verilog-2001 đem lại sự minh bạch hoàn toàn về cấu trúc mạch điện, giúp người kỹ sư làm chủ từng bit tính toán và tối ưu hóa diện tích chip tới mức triệt để.

Đối với một bộ lọc FIR thông thường có bậc $N = 31$, công thức tích chập trực tiếp là:

$$y[n] = \sum_{i=0}^{30} h[i] \cdot x[n-i] \tag{194}$$

Nếu hiện thực theo kiến trúc song song trực tiếp (Fully Parallel Direct Form), mạch điện đòi hỏi tới 31 bộ nhân 16-bit và một cây cộng 31 nhánh. Kiến trúc này có thể xử lý 1 mẫu mỗi chu kỳ (thông lượng 50 MSPS ở 50 MHz), nhưng tiêu tốn tới 16 khối DSP phần cứng trên chip Cyclone V.

Tuy nhiên, trong hệ thống ước lượng cao độ F_0, tốc độ dòng âm thanh thực tế chỉ là 16 kHz (tương đương với 3125 chu kỳ xung nhịp 50 MHz cho mỗi mẫu), và ngay cả ở chế độ xử lý tệp nhanh nhất, khối tự tương quan MAC ở Chương 7 cũng cần tới ≈ 616 chu kỳ để xử lý một mẫu âm thanh. Việc sử dụng tới 16 bộ nhân DSP để tính một bộ lọc chỉ cần chạy 1 lần trong hàng trăm chu kỳ là một sự lãng phí tài nguyên silicon cực kỳ lớn!

Để giải quyết mâu thuẫn này, chúng tôi áp dụng kiến trúc **gấp thời gian (Time-Multiplexed / Folded FIR Architecture)** kết hợp với **bộ tiền cộng đối xứng (Symmetric Pre-adder)**:

1. Do đáp ứng xung đối xứng chẵn qua tâm $h[i] = h[30-i]$, ta nhóm các tích có chung hệ số lại với nhau:


$$y[n] = \sum_{k=0}^{14} h[k] \cdot \big(x[n-k] + x[n-(30-k)]\big) + h[15] \cdot x[n-15] \tag{195}$$

   Tổng cộng chỉ còn đúng 16 số hạng cần nhân.

2. Phép cộng hai mẫu âm thanh $x[n-k]+x[n-(30-k)]$ được thực hiện trước bằng một bộ cộng tổ hợp 17-bit mang tên **Pre-adder**. Vì mỗi mẫu âm thanh là số có dấu 16-bit (khoảng $[-32768, 32767]$), tổng của hai mẫu cần đúng 17-bit có dấu (khoảng $[-65536, 65534]$) để không bao giờ bị tràn số.

3. Thay vì dùng 16 bộ nhân phần hardware riêng biệt, ta sử dụng **đúng 1 bộ nhân DSP duy nhất** và cho nó chạy tuần tự qua 16 bước xung nhịp ($k = 0..15$). Tại mỗi bước xung nhịp, bộ nhân tính một tích 33-bit và cộng dồn kết quả vào một thanh ghi tích lũy 40-bit.

Sau đúng 16 chu kỳ tính toán, kết quả tích lũy hoàn chỉnh được đưa qua khâu làm tròn bán phần (+16384) và bão hòa 16-bit để xuất ra ngõ ra. Toàn bộ kiến trúc phần cứng này được minh họa chi tiết trên Hình 6.



Hình 6: Sơ đồ kiến trúc phần cứng khối lọc FIR 31 tap gấp thời gian với bộ tiền cộng 17-bit và 1 khối DSP (`rtl/v3/ch03_fir_filter.v`).

Đọc hình. Hình 6 mô tả chi tiết dòng chảy dữ liệu bên trong mô-đun phần cứng:

- Phía trái là giao diện Avalon-ST Sink: khi xuất hiện tín hiệu bắt tay `s_handshake`, mẫu `sink_data` được nạp vào mảng thanh ghi dịch 31 tầng (tạo từ 496 flip-flop trong ALM).
- Bộ tiền cộng Pre-adder 17-bit rút các cặp mẫu đối xứng $x[k]$ và $x[30-k]$ từ thanh ghi dịch theo chỉ số bước `step` do bộ đếm FSM điều khiển. Tại bước cuối cùng (`step` = 15), ngõ vào thứ hai được nối đất về 0 để chỉ nhân hệ số trung tâm $h[15] \cdot x[15]$.

- Bảng ROM hệ số 16 từ phát ra giá trị $h[step]$ tương ứng. Bộ nhân DSP thực hiện phép nhân 17 bit $\times$ 16 bit $\rightarrow$ 33 bit, nạp vào bộ cộng tích lũy 40-bit.
- Tại bước 15, giá trị tổng được làm tròn và bão hòa rồi nạp vào bộ dồn kênh MUX 2:1. Tín hiệu điều khiển `bypass` cho phép dữ liệu từ ngõ vào đi thẳng ra ngõ ra qua 1 tầng chốt đồng bộ khi ở chế độ chuyển tiếp.

Cạm bẫy kỹ thuật số học: Độ chính xác trung gian và quy tắc làm tròn

Để phần cứng tự viết khớp từng bit với khối IP công nghiệp và mô hình toán học, lập trình viên phải giải quyết hai cạm bẫy số học tinh vi:

- **Cạm bẫy độ rộng bộ tích lũy (Accumulator Width):** Tích sau bộ nhân có độ rộng 33 bit có dấu. Khi cộng dồn 16 tích số có độ lớn cực đại (trường hợp tín hiệu xoay chiều biên độ tối đa), giá trị tổng cần thêm $\lceil \log_2(16) \rceil = 4$ bit mở rộng dấu, nâng độ rộng tối thiểu lên $33 + 4 = 37$ bit. Nếu lập trình viên chỉ khai báo thanh ghi 32-bit hoặc 36-bit, bộ tích lũy sẽ bị tràn số bit cao trong các đoạn âm thanh hô lớn hoặc tiếng thở mạnh. Trong thiết kế này, chúng tôi chọn độ rộng bộ tích lũy là **40-bit signed** (`reg signed [39:0] acc`), đảm bảo một khoảng dự trữ an toàn 3 bit chống tràn trong mọi tình huống biên độ tín hiệu lớn nhất.
- **Cạm bẫy làm tròn đối xứng (Symmetric Round-to-Nearest):** Vì các hệ số lọc được định dạng ở chuẩn Q1.15 (nhân với $2^{15} = 32768$), giá trị tích lũy nội bộ bị phóng đại 2^{15} lần. Để đưa dữ liệu trở về chuẩn số nguyên 16-bit ban đầu, ta phải thực hiện phép chia cho 2^{15} (tức dịch phải số học 15 bit, ký hiệu `>>> 15`). Nếu thực hiện dịch phải trực tiếp, phép toán tương đương với làm tròn hướng về âm vô cùng (floor), tạo ra sai số thiên lệch âm trung bình $-0{,}5$ LSB. Để làm tròn về số nguyên gần nhất (Round-to-Nearest), ta bắt buộc phải cộng thêm nửa trọng số của bit LSB bị cắt bỏ, tức cộng thêm hằng số $2^{14} = 16384$:

$$\text{acc}_{\text{rounded}} = (\text{acc}_{\text{final}} + 16384) \ggg 15 \tag{196}$$

- **Khâu bão hòa bảo vệ (Clamping):** Mặc dù tổng các hệ số lọc lý thuyết xấp xỉ bằng 1, đáp ứng tần số thực tế có độ gợn nhẹ $+0{,}19$ dB ở vùng dải thông cao (tương đương độ lợi biên độ $1{,}022$). Do đó, một tín hiệu vào có biên độ cực đại 32767 khi đi qua bộ lọc có thể sinh ra giá trị làm tròn lên tới 33256 (như đã chứng minh trong bài tập ở mục 3.7). Trong định dạng bù hai 16-bit, giá trị 33256 sẽ bị cuộn tràn thành -32280, làm lật ngược dấu của tín hiệu và tạo ra tiếng nổ lách tách phá hủy toàn bộ phép tính F_0. Khâu bão hòa được cài đặt chặt chẽ:

$$y[n] = \begin{cases} +32767 & \text{khi } \text{acc}_{\text{rounded}} > +32767 \\ -32768 & \text{khi } \text{acc}_{\text{rounded}} < -32768 \\ \text{acc}_{\text{rounded}}[15:0] & \text{trong các trường hợp còn lại} \end{cases} \tag{197}$$

Mã nguồn Verilog hiện thực hóa hoàn chỉnh

Dưới đây là toàn bộ mã nguồn phần cứng của khối lọc FIR 31 tap gấp thời gian (`rtl/v3/ch03_fir_filter.v`):

Listing 14: Mã nguồn Verilog hoàn chỉnh của khối FIR 31 tap gấp thời gian (rtl/v3/ch03_fir_filter.v)

```
module ch03_fir_filter #(
    parameter DATA_WIDTH  = 16,
    parameter COEFF_WIDTH = 16,
    parameter ACC_WIDTH   = 40
) (
    input  wire                         clk,
    input  wire                         rst_n,
    input  wire                         bypass,

    // Avalon-ST Sink (Input)
    input  wire                         sink_valid,
    output wire                         sink_ready,
    input  wire signed [DATA_WIDTH-1:0] sink_data,

    // Avalon-ST Source (Output)
    output wire                         source_valid,
    input  wire                         source_ready,
```

```
    output wire signed [DATA_WIDTH-1:0] source_data
);

    // State definitions
    localparam [1:0]
        S_IDLE     = 2'd0,
        S_CALC     = 2'd1,
        S_WAIT_OUT = 2'd2;

    reg [1:0] state;
    reg [3:0] step;

    // Shift register: 31 taps of 16-bit audio samples
    reg signed [DATA_WIDTH-1:0] shift_reg [0:30];

    // Accumulator register
    reg signed [ACC_WIDTH-1:0] acc;

    // Output registers
    reg signed [DATA_WIDTH-1:0] out_data_reg;
    reg                         out_valid_reg;

    // Handshake conditions
    wire s_handshake = sink_valid && sink_ready;
    wire m_handshake = out_valid_reg && source_ready;

    // Ready signal generation (readyLatency = 0)
    assign sink_ready = bypass ? (!out_valid_reg || source_ready) :
                                 ((state == S_IDLE) && (!out_valid_reg || source_ready));

    assign source_valid = out_valid_reg;
    assign source_data  = out_data_reg;

    // Coefficient ROM: 16 unique symmetrical coefficients (Q1.15)
    // h[0..14] are pairs with h[30..16], h[15] is the center tap.
    reg signed [COEFF_WIDTH-1:0] coeff_rom [0:15];
    initial begin
        coeff_rom[ 0] = 16'sh01f8; //   504
        coeff_rom[ 1] = 16'shfde6; //  -538
        coeff_rom[ 2] = 16'sh023b; //   571
        coeff_rom[ 3] = 16'shfda4; //  -604
        coeff_rom[ 4] = 16'sh027b; //   635
        coeff_rom[ 5] = 16'shfd68; //  -664
        coeff_rom[ 6] = 16'sh02b4; //   692
        coeff_rom[ 7] = 16'shfd33; //  -717
        coeff_rom[ 8] = 16'sh02e4; //   740
        coeff_rom[ 9] = 16'shfd08; //  -760
        coeff_rom[10] = 16'sh030a; //   778
        coeff_rom[11] = 16'shfce7; //  -793
        coeff_rom[12] = 16'sh0324; //   804
        coeff_rom[13] = 16'shfcd4; //  -812
        coeff_rom[14] = 16'sh0332; //   818
        coeff_rom[15] = 16'sh7ccd; // 31949 (center tap)
    end

    wire signed [COEFF_WIDTH-1:0] current_coeff = coeff_rom[step];

    // Pre-adder: sum x[k] + x[30-k] (17-bit signed)
    wire signed [DATA_WIDTH-1:0] tap_a = shift_reg[step];
    wire signed [DATA_WIDTH-1:0] tap_b = (step == 4'd15) ? 16'sh0000 : shift_reg[5'd30 -
        {1'b0, step}];
    wire signed [DATA_WIDTH:0]   pre_add = $signed(tap_a) + $signed(tap_b); // 17 bits

    // Multiplier: 17-bit pre-adder * 16-bit coefficient = 33-bit signed product
    wire signed [32:0] prod = pre_add * current_coeff;
    wire signed [ACC_WIDTH-1:0] prod_ext = {{7{prod[32]}}, prod};

```

```
    // Combinational accumulator for step 15
    wire signed [ACC_WIDTH-1:0] acc_final = (step == 4'd0) ? prod_ext : (acc + prod_ext);

    // Rounding and Saturation logic (+16384 for round-to-nearest, then >>> 15)
    wire signed [ACC_WIDTH-1:0] rounded = (acc_final + 40'sd16384) >>> 15;
    wire signed [DATA_WIDTH-1:0] sat_out = (rounded > 40'sd32767)  ? 16'sh7fff :
                                           (rounded < -40'sd32768) ? 16'sh8000 :
                                           rounded[DATA_WIDTH-1:0];

    integer i;

    always @(posedge clk or negedge rst_n) begin
        if (!rst_n) begin
            state         <= S_IDLE;
            step          <= 4'd0;
            acc           <= {ACC_WIDTH{1'b0}};
            out_data_reg  <= {DATA_WIDTH{1'b0}};
            out_valid_reg <= 1'b0;
            for (i = 0; i < 31; i = i + 1) begin
                shift_reg[i] <= {DATA_WIDTH{1'b0}};
            end
        end else begin
            if (bypass) begin
                // Bypass mode: 1-cycle registered pipeline stage
                state <= S_IDLE;
                step  <= 4'd0;
                if (m_handshake) begin
                    if (s_handshake) begin
                        out_data_reg  <= sink_data;
                        out_valid_reg <= 1'b1;
                    end else begin
                        out_valid_reg <= 1'b0;
                    end
                end else begin
                    if (s_handshake) begin
                        out_data_reg  <= sink_data;
                        out_valid_reg <= 1'b1;
                    end
                end
            end else begin
                // Filtering mode: 31-tap folded execution
                case (state)
                    S_IDLE: begin
                        if (m_handshake) begin
                            out_valid_reg <= 1'b0;
                        end
                        if (s_handshake) begin
                            // Shift in new sample
                            shift_reg[0] <= sink_data;
                            for (i = 1; i < 31; i = i + 1) begin
                                shift_reg[i] <= shift_reg[i-1];
                            end
                            state <= S_CALC;
                            step  <= 4'd0;
                            acc   <= {ACC_WIDTH{1'b0}};
                        end
                    end

                    S_CALC: begin
                        if (m_handshake) begin
                            out_valid_reg <= 1'b0;
                        end

                        acc <= acc_final;

                        if (step == 4'd15) begin
                            out_data_reg  <= sat_out;
```

```
                            out_valid_reg <= 1'b1;
                            if (source_ready) begin
                                state <= S_IDLE;
                            end else begin
                                state <= S_WAIT_OUT;
                            end
                        end else begin
                            step <= step + 4'd1;
                        end
                    end

                    S_WAIT_OUT: begin
                        if (source_ready) begin
                            out_valid_reg <= 1'b0;
                            state         <= S_IDLE;
                        end
                    end

                    default: state <= S_IDLE;
                endcase
            end
        end
    end
```

Giải thích mã nguồn dòng-từng-dòng

Để làm rõ cơ chế vận hành, dưới đây là thuyết minh chi tiết từng khối mã trong tệp `rtl/v3/ch03_fir_filter.v`:

- **Dòng 22–40:** Khai báo module `ch03_fir_filter` với 3 tham số generic: độ rộng dữ liệu âm thanh `DATA_WIDTH = 16`, độ rộng hệ số lọc `COEFF_WIDTH = 16`, và độ rộng thanh ghi tích lũy `ACC_WIDTH = 40`. Các cổng giao tiếp gồm xung nhịp `clk`, xóa `rst_n`, cờ cấu hình chuyển mạch `bypass`, kèm theo cặp giao tiếp Avalon-ST Sink (ngõ vào) và Source (ngõ ra).
- **Dòng 43–49:** Định nghĩa 3 trạng thái của FSM: `S_IDLE` (chờ mẫu âm thanh mới), `S_CALC` (thực hiện 16 bước nhân tích lũy gấp thời gian), và `S_WAIT_OUT` (giữ mẫu đầu ra chờ hạ nguồn tiếp nhận khi có phản áp). Khai báo thanh ghi bước `step` 4-bit ($0..15$).
- **Dòng 52:** Khai báo mảng 31 thanh ghi dịch `shift_reg[0:30]`, lưu giữ 31 mẫu âm thanh gần nhất.
- **Dòng 55–60:** Khai báo thanh ghi tích lũy `acc` 40-bit có dấu, thanh ghi đệm ngõ ra `out_data_reg` 16-bit và cờ báo hợp lệ `out_valid_reg`.
- **Dòng 62–70:** Định nghĩa hai điều kiện bắt tay `s_handshake` và `m_handshake`. Biểu thức gán tín hiệu sẵn sàng `sink_ready = (!out_valid_reg || source_ready)` khi ở trạng thái `S_IDLE` hoặc khi bật `bypass`, phản ánh chính xác chuẩn giao tiếp `readyLatency = 0`.
- **Dòng 74–92:** Khởi tạo bảng ROM chứa 16 hệ số đối xứng Q1.15 độc nhất. Hệ số trung tâm $h[15]$ có giá trị lớn nhất là `16'sh7ccd` (31949), các hệ số còn lại dao động từ 504 đến 818 với dấu đổi luân phiên.
- **Dòng 96–100:** Bộ tiền cộng Pre-adder tổ hợp 17-bit: lấy mẫu `tap_a = shift_reg[step]` cộng với mẫu đối xứng `tap_b = shift_reg[30 - step]`. Khi `step == 15`, `tap_b` được ép về 0 để bảo toàn giá trị mẫu trung tâm $x[n-15]$.
- **Dòng 101–106:** Bộ nhân tổ hợp 17 bit $\times$ 16 bit $\rightarrow$ 33 bit sinh tích `prod`, sau đó mở rộng dấu 7 bit thành 40-bit (`prod_ext`). Đường dây `acc_final` tính trước giá trị tích lũy mới trong chu kỳ xung nhịp hiện tại.
- **Dòng 108–113:** Mạch tổ hợp làm tròn bán phần (`+ 40'sd16384`) kết hợp dịch phải số học 15 bit và khâu bão hòa chống tràn về khoảng $[-32768, 32767]$.
- **Dòng 117–126:** Nhánh reset bất đồng bộ tích cực mức thấp: xóa toàn bộ 31 thanh ghi dịch, thanh ghi tích lũy và các cờ điều khiển về trạng thái 0 an toàn.

- **Dòng 127–144:** Nhánh xử lý chế độ `bypass`: mạch hoạt động như một tầng đệm đường ống (pipeline stage) 1 chu kỳ. Khi có giao dịch ngõ vào, dữ liệu `sink_data` được chốt thẳng sang `out_data_reg` mà không qua tính toán FIR, thông lượng đạt tối đa 1 từ/chu kỳ.
- **Dòng 145–192:** Máy trạng thái xử lý lọc FIR gấp thời gian:
  - Tại `S_IDLE`: Khi có mẫu mới (`s_handshake` = 1), mẫu mới được nạp vào đầu mảng dịch, toàn bộ 30 mẫu cũ dịch sang phải 1 vị trí. FSM nhảy sang `S_CALC`, khởi tạo `step = 0` và xóa `acc` về 0.
  - Tại `S_CALC`: Bộ đếm `step` tăng từ 0 đến 15. Bộ tích lũy `acc` cộng dồn từng tích số. Đến bước 15, giá trị `sat_out` được chốt vào thanh ghi ngõ ra `out_data_reg` và cờ `out_valid_reg` bật lên 1. Nếu hạ nguồn đang sẵn sàng (`source_ready` = 1), FSM quay ngay về `S_IDLE`; nếu hạ nguồn đang bận, FSM chuyển sang `S_WAIT_OUT`.
  - Tại `S_WAIT_OUT`: Mạch đóng băng ngõ vào (`sink_ready` = 0) và giữ nguyên mẫu đầu ra cho đến khi hạ nguồn tiếp nhận thành công.

Bảng đối chiếu song sinh: Mã Python Twin so với mã phần cứng Verilog

Để khẳng định tính tương đương toán học và chu kỳ giữa mô hình phần mềm và phần cứng, Bảng 18 đối chiếu chi tiết từng khối lệnh trong tệp mô hình song sinh `verify_v3/ch03_fir_twin.py` với mã nguồn phần cứng tương ứng:

Bảng 18: Đối chiếu trực tiếp giữa các dòng lệnh của Python Twin và mã nguồn phần cứng Verilog

Dòng Twin (`ch03_fir_twin.py`)	Dòng HDL (`ch03_fir_filter.v`)	Ý nghĩa kỹ thuật tương đương
Dòng 30–38	Dòng 117–126	Thiết lập trạng thái ban đầu khi reset tích cực (`rst_n` = 0)
Dòng 41–47	Dòng 66–67	Logic tổ hợp xác định cờ sẵn sàng `sink_ready` theo chuẩn `readyLatency`=0
Dòng 50–51	Dòng 62–63	Đánh giá điều kiện hoàn tất bắt tay `s_handshake` và `m_handshake`
Dòng 54–66	Dòng 127–143	Xử lý chế độ chuyển mạch `bypass` với độ trễ chốt 1 chu kỳ
Dòng 68–75	Dòng 147–161	Trạng thái `S_IDLE`: chốt mẫu vào mảng dịch và chuyển sang `S_CALC`
Dòng 80–82	Dòng 96–100	Rút cặp mẫu đối xứng và thực hiện phép tiền cộng 17-bit
Dòng 83–85	Dòng 101–106	Nhân hệ số Q1.15 sinh tích 33-bit và cộng dồn vào bộ tích lũy 40-bit
Dòng 87–95	Dòng 168–178	Bước 15: hoàn tất tính toán, làm tròn $+16384$, bão hòa và bật cờ ngõ ra
Dòng 96–98	Dòng 183–188	Trạng thái `S_WAIT_OUT`: giữ ngõ ra khi gặp phản áp hạ nguồn

Vì sao khối HDL khớp hoàn toàn với khối IP của Intel?

Khi đặt bản thiết kế HDL tự viết cạnh khối IP FIR Compiler II được cấu hình ở mục 3.3, hai thiết kế khớp nhau hoàn toàn về mặt số học và giao tiếp:

1. **Cơ chế tiền cộng Pre-adder:** Biểu thức `pre_add = $signed(tap_a) + $signed(tap_b)` ở dòng 99 khớp chính xác với phần cứng Pre-adder mà tùy chọn `Symmetry = Symmetrical` kích hoạt trong khối IP. Cả hai đều triệt tiêu được 15 phép nhân số học.
2. **Cơ chế làm tròn bán phần:** Phép toán `(acc_final + 40'sd16384) >>> 15` ở dòng 109 tái hiện chính xác chế độ `Output LSB Rounding = Nearest/Convergent` của khối IP, bảo toàn tính đối xứng của đáp ứng xung và không tạo ra điện áp trôi DC.

3. **Khâu bão hòa biên độ:** Mạch kiểm tra vượt ngưỡng $[-32768, 32767]$ ở dòng 110–112 khớp với tùy chọn `Output MSB Rounding = Saturation` của IP, ngăn chặn hiện tượng cuộn bit âm khi tín hiệu đạt đỉnh.

4. **Giao thức bắt tay Avalon-ST:** Khối HDL hỗ trợ đầy đủ cơ chế phản áp tổ hợp (tín hiệu `sink_ready` sẵn sàng khi ngõ ra rỗng hoặc hạ nguồn bật `source_ready = 1`) ở chuẩn `readyLatency = 0`, tương thích chuẩn xác với giao thức streaming của Intel.

Đổi lựa chọn thì sao: Đánh đổi giữa các kiến trúc FIR khác nhau

Nếu thay đổi yêu cầu thiết kế sang một bài toán khác, việc điều chỉnh kiến trúc HDL sẽ tác động ra sao đến các chỉ số hiệu năng?

- **Chuyển sang kiến trúc song song trực tiếp (Fully Parallel FIR):** Nếu bài toán đòi hỏi xử lý dòng âm thanh tốc độ cao (ví dụ xử lý đa kênh hoặc siêu âm 50 MSPS), ta có thể bố trí 16 bộ nhân DSP và một cây cộng 4 tầng thanh ghi. Khi đó, thông lượng tăng vọt lên 1 mẫu/chu kỳ (tăng 17 lần), độ trễ đường ống cố định khoảng 4 chu kỳ. Đổi lại, tài nguyên DSP tiêu tốn tăng từ 1 khối lên 16 khối DSP (chiếm $14{,}3\%$ tổng số DSP của chip Cyclone V).
- **Chuyển sang kiến trúc chuyển vị (Transposed Form):** Cấu trúc chuyển vị đặt các thanh ghi trễ nằm xen kẽ giữa các bộ cộng ngõ ra. Ưu điểm của kiến trúc này là không cần cây cộng lớn ở ngõ ra, giúp đẩy tần số cực đại $F_{\max}$ lên rất cao (> 200 MHz). Tuy nhiên, cấu trúc chuyển vị không thể tận dụng được bộ tiền cộng Pre-adder đối xứng, do đó bắt buộc phải sử dụng đủ 31 bộ nhân, làm tăng gấp đôi chi phí phần cứng.

Đối với bài toán ước lượng F_0 với tần số lấy mẫu 16 kHz, kiến trúc gấp thời gian 1 DSP với bộ tiền cộng đối xứng mà chúng tôi hiện thực hóa là giải pháp tối ưu nhất xét trên mọi phương diện: diện tích silicon, độ trễ và thông lượng.

Tóm lại: Khối HDL folded FIR dùng đúng 1 DSP và bộ tiền cộng 17 bit để tính 31 tap trong 16 chu kỳ; bộ tích lũy 40 bit kết hợp làm tròn bán phần (+16384) và bão hòa đảm bảo khớp từng bit với cấu hình IP chuẩn.

3.5. Kiểm chứng mô hình song sinh Python và mô phỏng chu kỳ HDL

Chiến lược kiểm chứng ba tầng (Three-Tier Verification)

Để đảm bảo bộ lọc FIR hoạt động chính xác trên vi mạch thực tế và không gây ra bất kỳ lỗi lệch chu kỳ nào, quy trình kiểm chứng Chương 3 được tổ chức chặt chẽ theo ba tầng:

1. **Tầng 1 (Mô hình song sinh Python Twin):** Tệp `verify_v3/ch03_fir_twin.py` hiện thực hóa lớp đối tượng `FirFilterTwin`. Mô hình này mô phỏng chính xác từng thanh ghi, từng phép nhân, bộ tích lũy 40-bit, khâu làm tròn bán phần $+16384$ và cơ chế bắt tay Avalon-ST ở chuẩn `readyLatency = 0`.
2. **Tầng 2 (Mô phỏng chu kỳ RTL bằng Icarus Verilog):** Testbench `tb/v3/tb_ch03_fir.v` đọc chuỗi kích thích từ tệp `tb_ch03_fir_stim.txt`, cấp vào module phần cứng `ch03_fir_filter.v`, sau đó so sánh từng bit của toàn bộ các tín hiệu ngõ ra (`sink_ready`, `source_valid`, `source_data`, trạng thái FSM và bước đếm `step`) với tệp kết quả kỳ vọng `tb_ch03_fir_expected.txt`. Nếu có bất kỳ sự sai lệch nào dù chỉ 1 bit, testbench lập tức phát cờ `[FAIL]`.
3. **Tầng 3 (Biên dịch Quartus và đo đạc phần cứng):** Kiểm tra khả năng tổng hợp trên chip Cyclone V 5CSXFC6D6F31C6N, xác thực việc Quartus ánh xạ thành công bộ tiền cộng và bộ nhân vào 1 khối DSP duy nhất, và đo đạc tần số hoạt động cực đại $F_{\max}$.

Hàm cập nhật chu kỳ của mô hình song sinh Python Twin

Dưới đây là phần thân hàm xử lý chu kỳ trọng tâm của mô hình song sinh trong tệp `verify_v3/ch03_fir_twin.py`:

Listing 15: Hàm cập nhật chu kỳ của mô hình song sinh FIR (verify_v3/ch03_fir_twin.py)

```
28     def step_cycle(self, rst_n, bypass, sink_valid, sink_data, source_ready):
29         """Simulates one clock cycle matching posedge clk of ch03_fir_filter.v."""
30         if not rst_n:
```

```
            self.shift_reg = [0] * 31
            self.state = 0
            self.step = 0
            self.acc = 0
            self.out_data = 0
            self.out_valid = 0
            sink_ready = 1
            return sink_ready, self.out_valid, self.out_data, self.state, self.step

        # Combinational ready generation
        if bypass:
            sink_ready = 1 if (not self.out_valid or source_ready) else 0
        else:
            if self.state == 0:
                sink_ready = 1 if (not self.out_valid or source_ready) else 0
            else:
                sink_ready = 0

        # Handshakes
        s_handshake = sink_valid and sink_ready
        m_handshake = self.out_valid and source_ready

        # State updates on clock edge
        if bypass:
            self.state = 0
            self.step = 0
            if m_handshake:
                if s_handshake:
                    self.out_data = sink_data
                    self.out_valid = 1
                else:
                    self.out_valid = 0
            else:
                if s_handshake:
                    self.out_data = sink_data
                    self.out_valid = 1
        else:
            if self.state == 0:  # S_IDLE
                if m_handshake:
                    self.out_valid = 0
                if s_handshake:
                    self.shift_reg = [sink_data] + self.shift_reg[:-1]
                    self.state = 1
                    self.step = 0
                    self.acc = 0
            elif self.state == 1:  # S_CALC
                if m_handshake:
                    self.out_valid = 0

                xa = self.shift_reg[self.step]
                xb = 0 if self.step == 15 else self.shift_reg[30 - self.step]
                pre_add = xa + xb
                prod = pre_add * COEFF_16[self.step]
                acc_final = prod if self.step == 0 else (self.acc + prod)
                self.acc = acc_final

                if self.step == 15:
                    rounded = (acc_final + 16384) >> 15
                    sat = max(-32768, min(32767, rounded))
                    self.out_data = sat
                    self.out_valid = 1
                    if source_ready:
                        self.state = 0
                    else:
                        self.state = 2
                else:
                    self.step += 1
```

```
98            elif self.state == 2:  # S_WAIT_OUT
```

Giải thích mã nguồn Python Twin dòng-từng-dòng:

- **Dòng 28–29:** Phương thức `step_cycle` nhận các tín hiệu điều khiển `rst_n`, `bypass`, `sink_valid`, `sink_data`, `source_ready`, mô phỏng chu kỳ xung nhịp 50 MHz.
- **Dòng 30–38:** Nhánh reset bất đồng bộ: khi `rst_n == 0`, xóa toàn bộ 31 thanh ghi dịch về 0, đặt trạng thái FSM về `S_IDLE` (0), xóa thanh ghi ngõ ra và trả về `sink_ready = 1`.
- **Dòng 41–47:** Đánh giá cờ `sink_ready` tổ hợp trước cạnh lên xung nhịp: ở chế độ `bypass`, mạch sẵn sàng nhận mẫu mới nếu ngõ ra đang rỗng (`not out_valid`) hoặc hạ nguồn chấp nhận lấy mẫu (`source_ready == 1`). Ở chế độ lọc FIR, mạch chỉ bật `sink_ready = 1` khi FSM đang ở trạng thái `S_IDLE` và ngõ ra sẵn sàng.
- **Dòng 50–51:** Xác định hai điều kiện bắt tay: `s_handshake` (thượng nguồn cấp mẫu) và `m_handshake` (hạ nguồn tiếp nhận).
- **Dòng 54–66:** Xử lý chế độ chuyển mạch `bypass`: hoạt động như một tầng đệm đồng bộ 1 chu kỳ, chuyển tiếp trực tiếp `sink_data` sang `out_data` với thông lượng tối đa 1 mẫu/chu kỳ.
- **Dòng 68–75:** Trạng thái `S_IDLE`: khi có mẫu mới (`s_handshake` = 1), mẫu mới được nạp vào đầu mảng dịch `self.shift_reg = [sink_data] + self.shift_reg[:-1]`, FSM chuyển sang `S_CALC` và xóa bộ tích lũy `self.acc = 0`.
- **Dòng 76–86:** Trạng thái `S_CALC`: rút cặp mẫu đối xứng `xa` và `xb`, tính tổng tiền cộng 17-bit `pre_add = xa + xb`, nhân với hệ số `COEFF_16[step]`, và cộng dồn vào `self.acc`.
- **Dòng 87–95:** Bước cuối (`step == 15`): làm tròn bán phần `(acc_final + 16384) >> 15`, bão hòa $[-32768, 32767]$, chốt vào `out_data` và bật `out_valid = 1`. Nếu hạ nguồn sẵn sàng thì về `S_IDLE`, ngược lại vào `S_WAIT_OUT`.
- **Dòng 96–98:** Trạng thái `S_WAIT_OUT`: giữ nguyên dữ liệu chờ cho đến khi hạ nguồn bật `source_ready = 1`.

Kịch bản kiểm thử toàn diện trên 3.390 chu kỳ xung nhịp

Kịch bản kiểm thử trong tệp `verify_v3/ch03_fir_twin.py` được thiết kế với chuỗi kích thích gồm **281 mẫu âm thanh** đa dạng, kéo dài qua **3.390 chu kỳ xung nhịp 50 MHz** liên tục, bao quát toàn diện các tình huống hoạt động thực tế:

1. **Thử thách 1: Đáp ứng xung đơn vị (Impulse Response, Mẫu 0–40):** Cấp một mẫu xung cực đại $x[0] = 32767$ (`0x7FFF`), theo sau bởi 40 mẫu 0 liên tiếp. Dãy dữ liệu ngõ ra phản ánh chính xác chuỗi hệ số lọc $h[0..30]$ đối xứng qua đỉnh trung tâm tại mẫu thứ 15 ($y[15] = 31948$), khẳng định độ trễ nhóm đúng bằng 15 mẫu.
2. **Thử thách 2: Sóng sin cao tần sát mép Nyquist 7,8 kHz (Mẫu 41–90):** Cấp tín hiệu sin tần số 7.800 Hz biên độ lớn (28000). Kết quả ghi nhận biên độ đỉnh ngõ ra suy giảm từ 28000 xuống còn 13188, tương ứng với độ suy hao thực tế $-6{,}54$ dB, hoàn toàn trùng khớp với đáp ứng tần số lý thuyết của bộ lọc 31 tap.
3. **Thử thách 3: Sóng sin dải thông giọng nói 1,0 kHz (Mẫu 91–140):** Cấp tín hiệu sin tần số 1.000 Hz biên độ 28000. Biên độ ngõ ra đạt 28415 (độ lợi $+0{,}13$ dB), khẳng định dải thông thoại được bảo toàn nguyên vẹn.
4. **Thử thách 4: Tín hiệu tiếng nói thực tế từ tệp WAV mẫu (Mẫu 141–240):** Cấp 100 mẫu âm thanh thực tế trích xuất trực tiếp từ tệp `golden_v2/synth_glide_vuv_16k.wav`, kiểm tra tính ổn định của mạch khi xử lý các đoạn chuyển tiếp giữa thanh và vô thanh.
5. **Thử thách 5: Thử thách bão hòa biên độ cực hạn (Mẫu 241–280):** Cấp chuỗi mẫu xen kẽ cực đại $[+32767, -32768, +32767, -32768]$ liên tục. Kết quả kiểm chứng xác nhận khâu bão hòa hoạt động chuẩn xác: các giá trị vượt ngưỡng được ghim tại $+32767$ và -32768, không có bất kỳ hiện tượng lật dấu bit cao nào xảy ra.

6. **Thử thách 6: Phản áp ngẫu nhiên và chuyển mạch động Bypass:** Trong suốt quá trình mô phỏng, tín hiệu `source_ready` bị giật xuống 0 ngẫu nhiên theo phân bố xác suất từ 20% đến 50% để kiểm tra cơ chế đóng băng hàng đợi. Tại mẫu thứ 160, cờ điều khiển `bypass` được bật lên 1 để kiểm tra quá trình chuyển trạng thái tức thời sang chế độ truyền thẳng 1 chu kỳ mà không làm gián đoạn dòng dữ liệu.

Toàn bộ 3.390 chu kỳ kích thích và phản hồi kỳ vọng được xuất ra hai tệp văn bản `verify_v3/tb_ch03_fir_stim.txt` và `verify_v3/tb_ch03_fir_expected.txt`.

Quy ước thời điểm lấy mẫu tín hiệu tổ hợp và tuần tự. Trong giao thức Avalon-ST với `readyLatency = 0`, cờ `sink_ready` là một tín hiệu tổ hợp (combinational output) thể hiện khả năng tiếp nhận dữ liệu ngay tại chu kỳ xung nhịp hiện hành. Để tránh hiện tượng lệch pha một chu kỳ khi đối soát, kịch bản testbench `tb/v3/tb_ch03_fir.v` áp dụng quy ước: kích thích đầu vào được nạp tại sườn âm của xung nhịp (`@(negedge clk)`), chờ tín hiệu tổ hợp xác lập (`#1`), và đối soát `sink_ready` ngay trước sườn dương (`@(posedge clk)`). Khi sườn dương xung nhịp xuất hiện, quá trình bắt tay diễn ra và bộ điều khiển FSM chuyển trạng thái (khiến `sink_ready` lập tức rơi về 0 nếu chuyển sang `S_CALC`). Các tín hiệu ngõ ra tuần tự có thanh ghi chốt như `source_valid`, `source_data`, trạng thái FSM `state` và bước đếm `step` được lấy mẫu và kiểm tra ngay sau sườn dương (`@(posedge clk); #1`). Quy ước phân tách này đảm bảo kiểm chứng đồng nhất giữa mô hình phần cứng RTL và mô hình song sinh Python.

Kết quả kiểm thử mô phỏng chu kỳ HDL với Icarus Verilog

Kịch bản testbench `tb/v3/tb_ch03_fir.v` được biên dịch bằng công cụ `iverilog` (tùy chọn `-g2012 -Wall`) qua kịch bản `verify_v3/run_ch03_iverilog.sh`. Kết quả chạy thực tế trên Linux do người đánh giá (reviewer) thực hiện và ghi vào tệp `verify_v3/ch03_iverilog.log`:

```
Simulation completed 3390 cycles. Total comparison errors: 0
[PASS] CH03 FIR MATCHED PYTHON TWIN BIT-FOR-BIT AND CYCLE-FOR-CYCLE ON 3390
CYCLES
```

Tóm lại: Mô hình song sinh Python đã sinh tập vector 3.390 chu kỳ bao quát 281 mẫu âm thanh; testbench HDL áp dụng quy ước lấy mẫu tổ hợp/tuần tự chuẩn xác để đối soát từng chu kỳ với mô hình song sinh trên Linux.

Bảng so sánh tổng hợp: Khối IP Intel FIR Compiler II so với HDL tự viết

Dưới đây là bảng tổng hợp định lượng đối chiếu toàn diện giữa giải pháp sử dụng khối IP đóng gói sẵn của Intel và giải pháp tự thiết kế bằng HDL cho bộ lọc FIR của Chương 3:

Bảng 19: So sánh toàn diện giữa khối IP Intel FIR Compiler II và mã nguồn HDL tự viết cho Chương 3

Tiêu chí kỹ thuật	Khối IP Intel FIR Compiler II	HDL tự viết (`ch03_fir_filter.v`)
Tên mô-đun phần cứng	`altera_fir_compiler_ii`	`ch03_fir_filter`
Tài nguyên khối nhớ M10K	0 khối	**0 khối** (sử dụng 496 FF logic)
Tài nguyên bộ nhân DSP	Phụ thuộc GUI/Fitter **(phải đo)**	**Đúng 1 khối DSP** (gấp 16 chu kỳ)
Tài nguyên thanh ghi (FF)	Báo cáo Fitter **(phải đo)**	**544 FF** (496 shift + 40 acc + 8 ctrl)
Tài nguyên khối logic ALM	Phụ thuộc tối ưu hóa Qsys **(phải đo)**	**Phải đo trong Quartus**
Thông lượng ở chế độ lọc	Do `Input Sample Rate` quyết định	**2,94 MSPS** (1 mẫu/17 chu kỳ ở 50 MHz)
Độ trễ xử lý (Latency)	Báo cáo IP Generation **(phải kiểm)**	**16 chu kỳ** (khi lọc) / **1 chu kỳ** (khi bypass)
Độ trễ sẵn sàng `readyLatency`	Cấu hình 0 hoặc 1 **(phải kiểm)**	**Chuẩn 0** (bắt tay tức thời cùng chu kỳ)
Công tắc chuyển mạch Bypass	Không có cổng động (phải thêm MUX ngoài)	**Tích hợp sẵn cổng `bypass`** thời gian thực
Khâu bão hòa biên độ	Cấu hình `Saturation` trong GUI	**Khâu bão hòa tổ hợp** $[-32768, 32767]$
Tính độc lập và trong suốt	Phụ thuộc thư viện lõi độc quyền Intel	**Mã nguồn mở Verilog-2001 chuẩn**
Khả năng kiểm thử chu kỳ	Đòi hỏi ModelSim/QuestaSim bản quyền	**Kiểm thử chu kỳ nhẹ với Icarus Verilog**

Đọc bảng. Bảng 19 chỉ ra sự tương đồng về kiến trúc nền tảng giữa hai giải pháp: cả hai đều không tiêu tốn bộ nhớ RAM khối M10K và đều tận dụng bộ tiền cộng Pre-adder để giảm tải bộ nhân. Tuy nhiên, giải pháp HDL tự viết mang lại ba ưu thế vượt trội:

- **Khả năng chuyển mạch Bypass động:** Khối IP FIR Compiler II không hỗ trợ cổng điều khiển bypass trong thời gian thực; muốn bypass, người thiết kế buộc phải tự viết thêm một bộ dồn kênh MUX Avalon-ST bên ngoài. Trong khi đó, khối HDL tự viết tích hợp sẵn chân điều khiển `bypass`, cho phép HPS bật tắt bộ lọc tức thì qua thanh ghi CSR mà không tiêu tốn thêm trễ đường ống.
- **Cố định chính xác tài nguyên DSP:** Khối HDL gấp thời gian đảm bảo chắc chắn chỉ sử dụng duy nhất 1 bộ nhân DSP trên chip, giải phóng toàn bộ các khối DSP còn lại cho bộ tích lũy tự tương quan MAC ở Chương 7.
- **Tính minh bạch và kiểm thử độc lập:** Mã nguồn HDL tự viết có thể mô phỏng bit-đối-bit với trình biên dịch tự do Icarus Verilog trong vài giây, giúp quy trình tích hợp hệ thống trở nên nhanh chóng và độc lập với phần mềm Quartus.

Bài tập cuối chương có lời giải chi tiết

Bài tập 1: Tính toán bậc lọc FIR theo công thức Kaiser với yêu cầu suy hao khắt khe. Giả sử một hệ thống xử lý tiếng nói yêu cầu thiết kế bộ lọc số FIR làm mềm dải biên với các chỉ tiêu kỹ thuật sau: tần số lấy mẫu $f_s = 16.000$ Hz, độ suy hao dải chặn tối thiểu $A_s = 50$ dB, và bề rộng dải chuyển tiếp $\Delta f = 500$ Hz (từ $7{,}5$ kHz đến $8{,}0$ kHz).

(a) Hãy áp dụng công thức thực nghiệm Kaiser để ước lượng số lượng tap lọc tối thiểu N cần thiết.

(b) Đối chiếu kết quả trên với hàm tính toán tối ưu `scipy.signal.kaiserord(50, 500/8000)`.

(c) Nhận xét về tính khả thi và chi phí phần cứng nếu nâng số tap lên mức này so với bộ lọc 31 tap đã chọn.

Lời giải mẫu:

(a) Tỷ lệ bề rộng dải chuyển tiếp chuẩn hóa so với tần số lấy mẫu là:

$$\frac{\Delta f}{f_s} = \frac{500 \text{ Hz}}{16.000 \text{ Hz}} = 0{,}03125 \tag{198}$$

Áp dụng công thức ước lượng chiều dài bộ lọc của Kaiser:

$$N \approx \frac{A_s - 7{,}95}{14{,}36 \cdot \left(\frac{\Delta f}{f_s}\right)} = \frac{50 - 7{,}95}{14{,}36 \times 0{,}03125} = \frac{42{,}05}{0{,}44875} \approx \textbf{93,70 tap} \tag{199}$$

Làm tròn lên số nguyên lẻ gần nhất để đảm bảo bộ lọc FIR đối xứng Type I có pha tuyến tính, ta cần $N = \textbf{95 tap}$ (hoặc làm tròn số học ≈ 94 tap).

(b) Khi chạy hàm tối ưu `scipy.signal.kaiserord(50, 500 / 8000)` trong kịch bản kiểm chứng `verify_v3/ch03_exercises.py`, kết quả trả về là chính xác:

$$N_{\text{scipy}} = \textbf{95 tap}, \quad \text{hệ số cửa sổ } \beta = 4{,}5335 \tag{200}$$

Kết quả tính toán giải tích từ công thức Kaiser khớp hoàn toàn với hàm tối ưu hóa của thư viện SciPy.

(c) *Nhận xét kỹ thuật:* Mặc dù bộ lọc 95 tap đạt độ suy hao ấn tượng 50 dB, nó đòi hỏi:

- Chiều dài thanh ghi dịch tăng từ 31 lên 95 tầng (tiêu tốn $95 \times 16 = 1.520$ FF, tăng gấp 3 lần diện tích ALM).
- Trễ nhóm tăng vọt lên $\tau_g = (95 - 1)/2 = \textbf{47 mẫu}$ ($\approx 2{,}94$ ms, chiếm gần một phần ba bước nhảy hop 160 mẫu), làm phức tạp hóa đáng kể khâu căn chỉnh lưới thời gian của RAM chia khung.
- Nếu giữ cấu trúc 1 DSP gấp thời gian, mỗi mẫu cần tới $\lceil 95/2 \rceil = 48$ chu kỳ tính toán, làm giảm thông lượng tối đa của khối lọc đi 3 lần. Do đó, phương án 31 tap với suy hao $-9{,}4$ dB là điểm cân bằng kỹ thuật tối ưu cho ứng dụng này.

Bài tập 2: Dẫn xuất trễ nhóm của bộ lọc FIR đối xứng và tính toán căn chỉnh lưới khung. Xét hai cấu hình bộ lọc FIR pha tuyến tính Type I: cấu hình A có $N = 31$ tap và cấu hình B có $N = 63$ tap.

(a) Hãy dẫn xuất toán học chứng minh độ trễ nhóm τ_g của bộ lọc FIR đối xứng chẵn luôn là hằng số độc lập với tần số tín hiệu đầu vào.

(b) Giả sử tệp âm thanh có khung phân tích đầu tiên ($k = 0$) bắt đầu tại mẫu $s_{\text{start}}[0] = 100$, bước nhảy khung là hop $= 160$ mẫu. Hãy xác định chỉ số mẫu bắt đầu của khung 0 và khung 1 khi bộ lọc 31 tap được kích hoạt (`bypass = 0`) để dữ liệu đưa vào tự tương quan không bị lệch thời gian so với Praat.

Lời giải mẫu:

(a) Đáp ứng tần số của bộ lọc FIR có N hệ số đối xứng chẵn $h[n] = h[N-1-n]$ được biểu diễn qua biến đổi Fourier thời gian rời rạc DTFT:

$$H(e^{j\omega}) = \sum_{n=0}^{N-1} h[n] e^{-j\omega n} \tag{201}$$

Đặt $\alpha = (N-1)/2$. Tách thừa số pha trễ chung $e^{-j\omega\alpha}$ ra ngoài:

$$H(e^{j\omega}) = e^{-j\omega\alpha} \sum_{n=0}^{N-1} h[n] e^{j\omega(\alpha - n)} \tag{202}$$

Do tính chất đối xứng $h[n] = h[2\alpha - n]$, các số hạng ghép cặp theo từng khoảng cách $|n - \alpha|$:

$$H(e^{j\omega}) = e^{-j\omega\alpha} \left[h[\alpha] + 2 \sum_{k=1}^{\alpha} h[\alpha - k] \cos(\omega k) \right] = A(\omega)\, e^{-j\omega\alpha} \tag{203}$$

trong đó $A(\omega)$ là hàm biên độ thực (zero-phase response). Góc pha của bộ lọc do đó là một hàm tuyến tính thuần túy theo tần số góc ω:

$$\theta(\omega) = -\alpha \cdot \omega = -\left(\frac{N-1}{2} \right) \omega \tag{204}$$

Độ trễ nhóm (Group Delay) được định nghĩa là tốc độ biến thiên của pha theo tần số:

$$\tau_g(\omega) = -\frac{d\theta(\omega)}{d\omega} = -\frac{d}{d\omega} \left[-\left(\frac{N-1}{2} \right) \omega \right] = \mathbf{\frac{N-1}{2}} \textbf{ (hằng số)} \tag{205}$$

Độ trễ nhóm là hằng số cố định trên toàn bộ dải tần số từ 0 đến Nyquist, chứng minh tín hiệu đi qua bộ lọc không bị méo pha (phase distortion).

(b) Với $N = 31$ tap, độ trễ nhóm là $\tau_g = (31-1)/2 =$ **15 mẫu**. Để bù trừ độ trễ này, vị trí bắt đầu của các khung phân tích khi kích hoạt lọc phải dịch lùi 15 mẫu:

- Khung 0: $s_{\text{start, FIR}}[0] = s_{\text{start}}[0] - \tau_g = 100 - 15 =$ **85** (thay vì mẫu 100).
- Khung 1: vị trí gốc là $s_{\text{start}}[1] = 100 + 160 = 260$. Vị trí khi lọc là:

$$s_{\text{start, FIR}}[1] = 260 - 15 = \mathbf{245} \tag{206}$$

Nhờ việc dời khung lùi 15 mẫu, sau khi mẫu âm thanh chạy qua 15 tầng trễ nhóm của bộ lọc FIR, khung dữ liệu 638 mẫu thu nhận được trong RAM sẽ khớp thời gian với đoạn âm thanh ban đầu.

Bài tập 3: Đánh giá ngân sách chu kỳ và thông lượng của kiến trúc folded FIR. Khối folded FIR trong thiết kế `rtl/v3/ch03_fir_filter.v` hoạt động ở tần số xung nhịp $f_{\text{clk}} = 50$ MHz, sử dụng 1 bộ nhân DSP duy nhất để tính toán tuần tự 16 bước nhân-tích lũy cho mỗi mẫu âm thanh mới nạp vào. Mạch mất 1 chu kỳ để nạp mẫu vào mảng dịch và 16 chu kỳ để tính toán, tổng cộng $T_{\text{sample}} = 17$ chu kỳ/mẫu.

(a) Tính thông lượng xử lý cực đại của khối lọc tính bằng đơn vị triệu mẫu/giây (MSPS).

(b) So sánh thời gian xử lý một mẫu với chu kỳ lấy mẫu danh định của âm thanh 16 kHz. Tính hệ số chiếm dụng thời gian (duty cycle) của bộ nhân DSP khi chạy ở tốc độ thời gian thực 16 kHz.

(c) Trong chế độ xử lý tệp nhanh nhất, khối tự tương quan MAC ở Chương 7 mất trung bình khoảng 616 chu kỳ để tiêu thụ 1 mẫu âm thanh (98.543 chu kỳ cho khung bước nhảy 160 mẫu). Hỏi khối FIR có thể trở thành nút thắt cổ chai làm chậm hệ thống hay không?

Lời giải mẫu:

(a) Với thời gian hoàn tất mỗi mẫu là 17 chu kỳ ở xung nhịp 50 MHz, thông lượng xử lý cực đại là:

$$\Phi = \frac{f_{\text{clk}}}{T_{\text{sample}}} = \frac{50.000.000 \text{ chu kỳ/s}}{17 \text{ chu kỳ/mẫu}} \approx \textbf{2,941 MSPS} \quad (2.941.176 \text{ mẫu/giây}) \tag{207}$$

Thời gian xử lý vật lý một mẫu âm thanh là:

$$t_{\text{proc}} = 17 \times 20 \text{ ns} = \textbf{340 ns} \tag{208}$$

(b) Ở tốc độ lấy mẫu danh định $f_s = 16$ kHz, khoảng cách thời gian giữa hai mẫu âm thanh kế tiếp là:

$$T_s = \frac{1}{16000 \text{ s}} = 62{,}5 \ \mu\text{s} = 62.500 \text{ ns} \quad (= 3125 \text{ chu kỳ xung nhịp 50 MHz}) \tag{209}$$

Hệ số chiếm dụng thời gian tính toán thực tế của bộ nhân DSP là:

$$\eta = \frac{17 \text{ chu kỳ}}{3125 \text{ chu kỳ}} \times 100\% \approx \textbf{0,544\%} \tag{210}$$

Trong hơn $99{,}45\%$ thời gian còn lại của chu kỳ lấy mẫu, bộ nhân DSP hoàn toàn rảnh rỗi và ở trạng thái nghỉ, tiêu thụ năng lượng chuyển mạch cực thấp.

(c) Trong chế độ đọc tệp, khối MAC tự tương quan tiêu tốn:

$$T_{\text{MAC/sample}} = \frac{98.543 \text{ chu kỳ}}{160 \text{ mẫu}} \approx \textbf{615,89 chu kỳ/mẫu} \tag{211}$$

Tỷ số tốc độ giữa khối FIR và khối MAC là:

$$\frac{T_{\text{MAC/sample}}}{T_{\text{FIR/sample}}} = \frac{615{,}89 \text{ chu kỳ}}{17 \text{ chu kỳ}} \approx \textbf{36,23 lần} \tag{212}$$

Khối lọc FIR hoàn thành tính toán nhanh gấp hơn 36 lần so với tốc độ tiêu thụ của khối MAC phía sau. Do đó, khối lọc FIR **hoàn toàn không bao giờ là nút thắt cổ chai** của hệ thống phần cứng, ngay cả khi toàn bộ chuỗi xử lý hoạt động ở thông lượng tối đa.

Bài tập 4: Lượng tử hóa hệ số Q1.15 và vai trò của khâu bão hòa biên độ. Xét bộ lọc 31 tap có hệ số trung tâm thực tế $h[15] = 0{,}975000$. Tổng của 31 hệ số sau khi lượng tử hóa sang chuẩn Q1.15 là $\sum_{i=0}^{30} h_{\text{q15}}[i] = 33257$.

(a) Biểu diễn $h[15]$ dưới dạng số nguyên 16-bit signed Q1.15 và tính sai số lượng tử hóa tương đối.

(b) Tính độ lợi một chiều (DC Gain) của bộ lọc sau lượng tử hóa theo thang dB.

(c) Giả sử cấp một tín hiệu DC biên độ cực đại $x[n] = +32767$ liên tục vào bộ lọc. Hãy tính giá trị tích lũy nội bộ `acc`, giá trị sau khi làm tròn bán phần `rounded`, và giá trị xuất ra sau khâu bão hòa `sat_out`. Điều gì sẽ xảy ra nếu mạch bỏ qua khâu bão hòa biên độ?

Lời giải mẫu:

(a) Trong định dạng Q1.15, số thực $1{,}0$ tương ứng với $2^{15} = 32768$. Giá trị nguyên của $h[15]$ là:

$$h_{\text{q15}}[15] = \text{round}(0{,}975000 \times 32768) = \text{round}(31948{,}8) = \textbf{31949} \quad (\texttt{0x7CCD}) \tag{213}$$

Giá trị thực tương ứng sau khi giải mã là $31949/32768 = 0{,}9750061$. Độ lệch sai số ϵ_{diff} là:

$$\epsilon_{\text{diff}} = |0{,}9750061 - 0{,}9750000| = 6{,}10 \times 10^{-6} \tag{214}$$

Sai số tương đối là:

$$\epsilon_{\text{rel}} = \frac{6{,}10 \times 10^{-6}}{0{,}975000} \approx \textbf{0,000625\%} \tag{215}$$

Sai số lượng tử hóa hệ số là không đáng kể.

(b) Tổng của 31 hệ số nguyên là $S_h = 33257$. Độ lợi DC của bộ lọc là:

$$G_{\text{DC}} = \frac{S_h}{32768} = \frac{33257}{32768} \approx \textbf{1,014923} \quad \Longrightarrow \quad 20\log_{10}(1{,}014923) = \textbf{+0,129 dB} \tag{216}$$

Bộ lọc có độ nhô biên độ nhẹ $+0{,}129$ dB tại tần số DC do đặc tính xấp xỉ bình phương tối thiểu `firls`.

(c) Với đầu vào DC liên tục $x[n] = 32767$, giá trị tích lũy 40-bit trong thanh ghi `acc` là:

$$\text{acc} = \sum_{i=0}^{30} x[n-i] \cdot h_{\text{q15}}[i] = 32767 \times 33257 = \textbf{1.089.732.119} \tag{217}$$

Thực hiện phép làm tròn bán phần (cộng $2^{14} = 16384$) và dịch phải số học 15 bit:

$$\text{rounded} = \lfloor (1.089.732.119 + 16384)/32768 \rfloor = \lfloor 1.089.748.503/32768 \rfloor = \textbf{33256} \tag{218}$$

So sánh giá trị này với giới hạn trên của số nguyên 16-bit có dấu ($+32767$):

$$\Delta = 33256 - 32767 = \textbf{+489 LSB} \tag{219}$$

Giá trị tính toán đã vượt quá dải biểu diễn 16-bit một lượng 489 đơn vị.

- Khi có khâu bão hòa: điều kiện `rounded > 40'sd32767` được kích hoạt, giá trị xuất ra ngõ ra bị ghim an toàn tại:

$$\texttt{sat_out} = \textbf{+32767} \quad (\texttt{16'sh7FFF}) \tag{220}$$

- *Nếu không có khâu bão hòa:* phần cứng sẽ cắt cụt lấy 16 bit thấp `rounded[15:0]`. Vì $33256 = (1000_0001_1110_1000)_2$, bit dấu (bit 15) bằng 1, giá trị này sẽ bị hiểu là:

$$33256 - 65536 = \textbf{-32280} \tag{221}$$

Một tín hiệu dương cực đại bị đảo ngược thành một số âm cực lớn, tạo ra tiếng nổ xung cực mạnh phá hỏng hoàn toàn quá trình tính tự tương quan $R[\tau]$. Phân tích này chứng minh khâu bão hòa biên độ là một khối bảo vệ thiết yếu trong thiết kế DSP phần cứng.

Chương 4. Chia khung (638 mẫu, hop 160) và RAM vòng

▶ MỤC TIÊU HỌC TẬP

- Thấu hiểu bản chất vật lý và nguồn gốc toán học của kích thước cửa sổ phân tích 3 chu kỳ tần số đáy ($T_w = 3/75$ s $= 40$ ms) và bước nhảy khung 10 ms (hop 160 mẫu) trong thuật toán tự tương quan Praat.
- Giải mã quy tắc làm tròn kích thước cửa sổ từ 640 mẫu xuống 638 mẫu trong mã nguồn chuẩn của Praat 7.0.03 (`Sound_to_Pitch.cpp`, dòng 334–339), dẫn xuất chính xác độ dài vùng chồng lấp 478 mẫu (74,92%) giữa hai khung phân tích kế tiếp.
- Nắm vững phương pháp căn lưới khung thời gian của Praat (`Sampled.cpp`, dòng 71–81); phân tích cặn kẽ cơ chế định vị tâm khung t_1, số mẫu khởi đầu cần loại bỏ và cạm bẫy làm tròn số dấu phẩy động (floor trap) khi tệp âm thanh có số lượng mẫu lẻ.
- Khảo sát định lượng 3 phương án phần cứng lưu trữ và chia khung (Thanh ghi dịch 10.208 FF, RAM vòng 1024 từ trong 2 khối M10K, RAM 638/800 từ có mạch modulo); chứng minh tính ưu việt của địa chỉ cuộn tự nhiên 10-bit modulo 1024.
- Khảo cứu toàn diện các tham số của khối IP Intel `RAM: 2-PORT` theo tài liệu chuẩn *Intel Embedded Memory User Guide* (UG-01068) và cấu trúc silicon M10K trong *Cyclone V Device Handbook* (CV-52003).
- Thiết kế và hiện thực hóa khối RAM vòng 1024 từ (`ch04_ring_buffer.v`) bằng Verilog-2001 suy diễn, tích hợp bộ quản lý bước nhảy khung tự động, cơ chế phản áp dòng dữ liệu và cổng đọc truy xuất ngẫu nhiên.
- Xây dựng mô hình song sinh Python bit-đối-bit và kịch bản kiểm thử chu kỳ với 3.500 chu kỳ kích thích ngẫu nhiên, kiểm chứng quá trình nạp dữ liệu, đọc tuần tự, tái sử dụng vùng chồng lấp và cuộn địa chỉ qua ranh giới 1024 từ.

4.1. Vì sao 3 chu kỳ, vì sao 10 ms: Cơ sở vật lý và quy chuẩn kích thước cửa sổ Praat

Vấn đề thực tế: Bài toán đánh đổi giữa tính dừng và độ phân giải tần số đáy

Tín hiệu tiếng nói con người biến thiên liên tục theo thời gian (non-stationary). Về mặt sinh lý học phát âm, các cấu trúc cơ quan như dây thanh đới, vòm họng và khoang miệng liên tục co dãn để tạo thành các âm vị khác nhau. Tuy nhiên, trong một khoảng thời gian rất ngắn (khoảng 20 ms đến 40 ms), trạng thái rung của dây thanh đới và cấu hình âm học của thanh đạo có thể được coi là không đổi; tín hiệu khi đó được xem là dừng cục bộ (quasi-stationary).

Để ước lượng tần số cơ bản F_0, thuật toán tự tương quan bắt buộc phải cắt dòng âm thanh liên tục thành từng khung ngắn hữu hạn thông qua một hàm cửa sổ thời gian $w[n]$. Kích thước của cửa sổ này đặt ra một bài toán đánh đổi khắt khe:

- **Nếu cửa sổ quá ngắn (dưới 2 chu kỳ rung):** Đỉnh tự tương quan chính tại độ trễ $\tau_0 = f_s/F_0$ sẽ bị suy giảm biên độ nghiêm trọng hoặc khó nhận diện, bởi vì số lượng tích chập giữa các chu kỳ lặp lại không đủ lớn để phân biệt với nhiễu ngẫu nhiên. Hơn nữa, việc nhân với cửa sổ làm nhọn hai đầu (window tapering) sẽ làm suy hao đáng kể năng lượng của tín hiệu ở các độ trễ lớn.
- **Nếu cửa sổ quá dài (trên 5 chu kỳ rung):** Giả thiết dừng cục bộ bị phá vỡ. Trong các đoạn luyến giọng (pitch glides) hoặc rung giọng (vibrato), tần số F_0 có thể thay đổi đáng kể ngay trong lòng một cửa sổ duy nhất, làm nhòe đỉnh tự tương quan và làm sai lệch nghiêm trọng kết quả ước lượng.

Dẫn xuất từ nguyên lý gốc: Vì sao cửa sổ phải dài đúng 3 chu kỳ của tần số đáy?

Trong thiết kế chuẩn của Paul Boersma trên phần mềm Praat, tần số đáy của giọng nói con người được quy định mặc định là $F_{\text{floor}} = 75$ Hz (tương ứng với các âm thanh có cao độ trầm nhất của giọng nam). Chu kỳ thời gian dài nhất tương ứng với ngưỡng đáy này là:

$$T_{\max} = \frac{1}{F_{\text{floor}}} = \frac{1}{75\ \text{s}} \approx 0{,}01333\ \text{s} = 13{,}33\ \text{ms} \tag{222}$$

Ở tần số lấy mẫu $f_s = 16.000$ Hz ($T_s = dx = 1/16000$ s $= 62{,}5\ \mu$s), chu kỳ tối đa tính bằng số mẫu rời rạc là:

$$N_{\text{period}} = \left\lfloor \frac{1}{dx \cdot F_{\text{floor}}} \right\rfloor = \left\lfloor \frac{16000}{75} \right\rfloor = 213 \text{ mẫu} \tag{223}$$

Tại độ trễ cực đại $\tau = 213$ mẫu, hai đoạn tín hiệu chỉ còn trượt lên nhau một đoạn bằng độ dài cửa sổ N trừ đi 213. Khi áp dụng cửa sổ Hanning, trọng số ở hai mép tiệm cận 0 và chỉ đạt giá trị cực đại 1 tại tâm. Để đoạn tín hiệu dịch chuyển $\tau = 213$ vẫn còn nằm trọn trong vùng năng lượng cao của cửa sổ Hanning và có ít nhất 2 chu kỳ sóng đầy đủ tương quan chéo với nhau, Boersma đã chọn quy chuẩn: **Độ dài cửa sổ thời gian phải bao trùm đúng 3 chu kỳ của tần số đáy**:

$$T_w = \frac{\text{periodsPerWindow}}{F_{\text{floor}}} = \frac{3{,}0}{75\ \text{Hz}} = 0{,}04\ \text{s} = 40\ \text{ms} \tag{224}$$

Giải mã mã nguồn Praat: Vì sao 640 mẫu làm tròn thành 638 mẫu?

Trên lý thuyết liên tục, một khoảng thời gian $T_w = 40$ ms tại $f_s = 16$ kHz tương ứng với đúng:

$$N_{\text{raw}} = \frac{T_w}{dx} = 0{,}04 \times 16.000 = 640\ \text{mẫu} \tag{225}$$

Tuy nhiên, khi kiểm tra trực tiếp mã nguồn chính thức của Praat phiên bản 7.0.03 (tệp `fon/Sound_to_Pitch.cpp`, các dòng 334–339), quy tắc xác định độ dài cửa sổ được viết chính xác như sau:

Listing 16: Quy tắc tính kích thước cửa sổ trong Praat 7.0.03 (Sound_to_Pitch.cpp:334–339)

```
dt_window = periodsPerWindow / pitchFloor;
nsamp_window = Melder_ifloor (dt_window / dx);
halfnsamp_window = nsamp_window / 2 - 1;
nsamp_window = halfnsamp_window * 2;
```

Hãy tính tay từng bước của đoạn mã nguồn này với các tham số chuẩn ($dx = 1/16000$, periodsPerWindow $= 3{,}0$, pitchFloor $= 75{,}0$):

1. `dt_window` = $3{,}0/75{,}0 = 0{,}04$ s.
2. `nsamp_window` = $\lfloor 0{,}04/(1/16000) \rfloor = \lfloor 640{,}0 \rfloor = 640$.
3. `halfnsamp_window` = $640/2 - 1 = 320 - 1 =$ **319**.
4. `nsamp_window` = $319 \times 2 =$ **638**.

Phép toán trừ 1 ở biến `halfnsamp_window` khiến độ dài cửa sổ phân tích thực tế của Praat bị rút ngắn đúng 2 mẫu, từ 640 mẫu xuống còn **638 mẫu**. Mục đích của Boersma là tạo ra một cửa sổ có số mẫu chẵn $2 \times 319 = 638$ đối xứng quanh ranh giới giữa hai mẫu trung tâm, giúp phép căn tâm khung thời gian không bị lệch pha nửa mẫu khi lấy mẫu đối xứng. Mọi tính toán phần cứng trên FPGA nếu tự ý dùng 640 mẫu sẽ lập tức bị lệch lưới và sai khác so với Praat chuẩn.

Bước nhảy khung 10 **ms (hop 160 mẫu) và độ chồng lấp 478 mẫu**

Khoảng cách thời gian giữa hai khung phân tích kế tiếp (bước nhảy thời gian, time step dt) được Praat xác định tại dòng 296 của `Sound_to_Pitch.cpp`:

$$dt = \frac{\text{periodsPerWindow}}{F_{\text{floor}} \cdot 4} = \frac{3{,}0}{75 \cdot 4} = \frac{0{,}04}{4} = 0{,}01\ \text{s} = 10\ \text{ms} \tag{226}$$

Ở tần số 16 kHz, bước nhảy 10 ms tương ứng với đúng:

$$\text{hop} = dt \cdot f_s = 0{,}01\ \text{s} \times 16.000\ \text{Hz} = \textbf{160}\ \text{mẫu} \tag{227}$$

Tỷ số giữa độ dài cửa sổ và bước nhảy là $40\ \text{ms}/10\ \text{ms} = 4$, nghĩa là mỗi mẫu âm thanh trong tệp sẽ được phân tích lặp lại 4 lần trong 4 khung liên tiếp.

Vùng chồng lấp giữa hai khung liền nhau: Khi dịch chuyển khung đi 160 mẫu, phần dữ liệu chung mà khung mới dùng lại từ khung cũ là:

$$\text{Overlap} = N - \text{hop} = 638 - 160 = \textbf{478}\ \text{mẫu} \quad \left(\frac{478}{638} \approx 74{,}92\%\right) \tag{228}$$

★ BẮC CẦU FEYNMAN:

Nhận diện cạm bẫy tài liệu cũ: Trên lý thuyết cửa sổ 640 mẫu, độ chồng lấp là $640 - 160 = 480$ mẫu ($75{,}00\%$). Trong một số bản thảo kỹ thuật cũ trước đây, người ta ghi nhận con số sai lệch là "chồng lấp 240 mẫu" do nhầm lẫn bước nhảy hop là 400 mẫu (25 ms, vốn là bước nhảy của các hệ thống nhận dạng tiếng nói ASR dùng MFCC, không phải của Praat). Trong thuật toán F0 chuẩn của Praat, bước nhảy bắt buộc là 160 mẫu và độ chồng lấp thực tế là **478 mẫu**.

Tóm lại: Cửa sổ 40 ms (638 mẫu) bảo đảm bao trùm trọn vẹn 3 chu kỳ của tần số đáy 75 Hz; bước nhảy 10 ms (160 mẫu) tạo ra vùng chồng lấp 478 mẫu ($74{,}92\%$) cần được quản lý hiệu quả trong bộ nhớ.

4.2. Căn lưới giống Praat: Dẫn xuất t_1, định vị mẫu bắt đầu và cạm bẫy số lẻ

Vấn đề thực tế: Khung 0 của FPGA bắt đầu từ mẫu số mấy?

Một lỗi phổ biến khi hiện thực hóa thuật toán Praat lên FPGA là đưa ngay mẫu âm thanh đầu tiên của tệp WAV ($n = 0$) vào làm mẫu đầu tiên của Khung 0. Khi chạy đối soát, kết quả F0 của FPGA bị lệch toàn bộ trục thời gian so với Praat, các đỉnh dao động không khớp nhau và độ đo lỗi gộp GPE tăng vọt.

Nguyên nhân là do Praat **không bao giờ** đặt mép trái của cửa sổ đầu tiên tại thời điểm $t = 0$. Thay vào đó, Praat căn đều toàn bộ lưới khung đối xứng quanh điểm chính giữa của toàn bộ tệp âm thanh (time centering). Do đó, bộ vi xử lý HPS trước khi đẩy dữ liệu vào FPGA phải tính toán chính xác số lượng mẫu dư ở đầu tệp cần loại bỏ.

Dẫn xuất toán học: Thuật toán căn tâm khung thời gian của Praat

Trong mã nguồn Praat (tệp `fon/Sampled.cpp`, hàm `Sampled_shortTermAnalysis`, dòng 71–81), quy trình căn tâm được thực hiện từng bước bằng số học dấu phẩy động chính xác kép (IEEE-754 double precision):

1. **Thời lượng thực tế của tệp âm thanh:**

$$T = dx \cdot n_x = \frac{n_x}{16000} \tag{229}$$

với n_x là tổng số mẫu của tệp âm thanh, và $x_1 = 0{,}5 \cdot dx$ là thời điểm của mẫu đầu tiên (`Sound.cpp`).

2. **Tổng số khung phân tích của tệp (n_{frames}):**

$$n_{\text{frames}} = \left\lfloor \frac{T - T_w}{dt} \right\rfloor + 1 = \left\lfloor \frac{T - 0{,}04}{0{,}01} \right\rfloor + 1 \tag{230}$$

3. **Tâm thời gian của toàn bộ tệp âm thanh (`ourMidTime`):**

$$t_{\text{mid}} = x_1 - 0{,}5 \cdot dx + 0{,}5 \cdot T = 0{,}5 \cdot T \tag{231}$$

4. **Thời điểm tâm của khung phân tích đầu tiên (t_1):** Để n_{frames} khung phân bố đối xứng qua t_{mid}, thời điểm tâm của khung 1 được ấn định là:

$$t_1 = t_{\text{mid}} - 0{,}5 \cdot n_{\text{frames}} \cdot dt + 0{,}5 \cdot dt \tag{232}$$


5. **Thời điểm tâm của khung thứ k ($k = 1 \ldots n_{\text{frames}}$):**

$$t_k = t_1 + (k - 1) \cdot dt \tag{233}$$

Chuyển đổi thời gian t_k sang chỉ số mẫu rời rạc (`Sampled_xToLowIndex`)

Khi đã có thời điểm tâm t_k, việc xác định các mẫu vật lý nằm trong cửa sổ được Praat thực hiện qua macro `Sampled_xToLowIndex` (`fon/Sampled.h`, dòng 34) và các dòng 52, 72–73 trong `fon/Sound_to_Pitch.cpp`:

$$\text{leftSample} = \left\lfloor \frac{t_k - x_1}{dx} + 1{,}0 \right\rfloor \tag{234}$$



Hình 7: Cơ chế căn lưới khung phân tích thời gian theo quy chuẩn Praat 7.0.03. Mỗi khung gồm 638 mẫu (40 ms), dịch chuyển cách nhau đúng 160 mẫu (10 ms); vùng chồng lấp giữa hai khung kế tiếp là 478 mẫu (74,92%). HPS loại bỏ $first_win0$ mẫu đầu tệp để Khung 0 của FPGA trùng khớp với Khung 1 của Praat.

Chỉ số mẫu bên phải: rightSample = leftSample + 1. Mẫu bắt đầu (1-based) của cửa sổ 638 mẫu:

$$\text{startSample} = \text{rightSample} - \text{halfnsamp_window} = (\text{leftSample} + 1) - 319 = \text{leftSample} - 318 \tag{235}$$

Mẫu kết thúc (1-based) của cửa sổ:

$$\text{endSample} = \text{leftSample} + \text{halfnsamp_window} = \text{leftSample} + 319 \tag{236}$$

Tổng số mẫu của cửa sổ là: endSample − startSample + 1 = (leftSample + 319) − (leftSample − 318) + 1 = 638 mẫu.

Quy đổi sang chỉ số mảng 0-based trong bộ nhớ C và FPGA:

$$\text{window_start0}[k] = \text{startSample} - 1 = \text{leftSample} - 319 \tag{237}$$

Đọc hình. Hình 7 minh họa trực quan cấu trúc lưới phân tích thời gian. Trục hoành phía trên biểu diễn thang thời gian liên tục t (giây) và chỉ số mẫu rời rạc n tại $f_s = 16$ kHz. Khung 0 chiếm 638 mẫu từ mẫu 1 đến 638, với tâm khung $t_1 = 0{,}020$ s được đánh dấu chấm đỏ. Khung 1 dịch sang phải 160 mẫu (10 ms), kéo dài từ mẫu 161 đến 798 với tâm $t_2 = 0{,}030$ s. Phần gạch chéo màu tím ở giữa thể hiện vùng chồng lấp 478 mẫu, được tái sử dụng trực tiếp trong bộ đệm vòng mà không cần nạp lại. Khối màu đỏ ở đầu tệp thể hiện 1 mẫu dư bị loại bỏ bởi HPS.

Tính tay với hai trường hợp tệp âm thanh cụ thể

Để thấy rõ các con số thực tế, kịch bản `verify_v3/ch04_frame_grid.py` đã tính toán chi tiết cho hai tệp âm thanh chuẩn:

Trường hợp 1: Tệp thử nghiệm tổng hợp 2,8 s chuẩn (`golden_v2`):

- Số mẫu: $n_x = 44.800$ mẫu. Thời lượng: $T = 44800/16000 = 2{,}800000$ s.
- Số khung: $n_{\text{frames}} = \lfloor (2{,}8 - 0{,}04)/0{,}01 \rfloor + 1 = 276 + 1 = \mathbf{277}$ khung.
- Tâm tệp: $t_{\text{mid}} = 0{,}5 \times 2{,}8 = 1{,}400000$ s.
- Tâm khung 1: $t_1 = 1{,}4 - 0{,}5 \times 277 \times 0{,}01 + 0{,}005 = 1{,}4 - 1{,}385 + 0{,}005 = \mathbf{0{,}020000}$ s.
- Mẫu trái khung 1: leftSample $= \lfloor (0{,}02 - 0{,}00003125) \times 16000 + 1{,}0 \rfloor = \lfloor 319{,}5 + 1{,}0 \rfloor = \lfloor 320{,}5 \rfloor = 320$.
- Mẫu bắt đầu 0-based: window_start0$[0] = 320 - 319 = \mathbf{1}$.

$\Longrightarrow$ **Kết luận:** Với tệp 2,8 s, HPS bỏ qua đúng **1 mẫu đầu tiên** ($n = 0$), bắt đầu nạp từ mẫu $n = 1$ vào FPGA để Khung 0 của FPGA trùng khít Khung 1 của Praat.

Trường hợp 2: Tệp ngắn minh họa 1,234 s (Ví dụ Chương 1):

- Số mẫu: $n_x = 19.744$ mẫu. Thời lượng: $T = 19744/16000 = 1{,}234000$ s.
- Số khung: $n_{\text{frames}} = \lfloor (1{,}234 - 0{,}04)/0{,}01 \rfloor + 1 = \lfloor 119{,}4 \rfloor + 1 =$ **120** khung.
- Tâm khung 1: $t_1 = 0{,}617 - 0{,}5 \times 120 \times 0{,}01 + 0{,}005 = 0{,}617 - 0{,}600 + 0{,}005 =$ **0**,**022000** s.
- Mẫu trái khung 1: leftSample $= \lfloor (0{,}022 - 0{,}00003125) \times 16000 + 1{,}0 \rfloor = \lfloor 351{,}5 + 1{,}0 \rfloor = 352$.
- Mẫu bắt đầu 0-based: window_start0$[0] = 352 - 319 =$ **33**.

$\Longrightarrow$ **Kết luận:** Với tệp 1,234 s, HPS bỏ qua đúng **33 mẫu đầu tiên**, bắt đầu nạp từ mẫu $n = 33$.

Cạm bẫy kỹ thuật: Hiện tượng lệch bước nhảy (Floor Trap) khi số mẫu lẻ

Khi tệp âm thanh có số lượng mẫu lẻ (n_x là số lẻ), tâm tệp $t_{\text{mid}} = 0{,}5 \cdot n_x \cdot dx$ sẽ chứa một lượng lẻ $0{,}5 \cdot dx$. Khi cộng dồn qua từng khung, đại lượng $(t_k - x_1)/dx$ có thể rơi vào đúng các giá trị nguyên toán học (ví dụ $4641{,}0$ hoặc $4961{,}0$).

Do hạn chế về độ chính xác biểu diễn số thực dấu phẩy động kép IEEE-754 (64-bit double), giá trị $4961{,}0$ có thể bị lưu thành $4960{,}999999999999$. Khi áp dụng hàm làm tròn xuống `floor`, kết quả bị sụt mất 1 đơn vị:

$$\lfloor 4960{,}999999999999 \rfloor = 4960 \quad (\text{thay vì } 4961) \tag{238}$$

Hậu quả là bước nhảy giữa hai khung liên tiếp không còn đều đặn 160 mẫu mà bị co giật thành 159 hoặc 161 mẫu! Thực nghiệm quét 50.000 độ dài tệp trong kịch bản `verify_v3/ch04_frame_grid.py` và bài tập `verify_v3/ch04_exercises.py` (với tệp $n_x = 32.001$ mẫu, $T \approx 2{,}0000625$ s) đã ghi nhận chính xác 17 vị trí bị lệch bước nhảy (ví dụ khung $27 \to 28$ có hop = 161, khung $29 \to 30$ có hop = 159).

Giải pháp trên phần mềm HPS và xử lý bước nhảy bất thường: Trong phần mềm điều khiển HPS, hàm `frames_calculate_grid()` tại `sw_v3/ch01_frames.c` tính toán trước mảng `window_start0[k]` và kiểm tra cờ `grid->hop_regular`. Đối với tệp âm thanh có bước nhảy không đều do cạm bẫy số lẻ (cờ `grid->hop_regular == 0`), luồng xử lý FPGA sẽ từ chối tệp hoặc yêu cầu HPS truyền chỉ số bắt đầu từng khung qua thanh ghi điều khiển thay vì dùng bộ tăng tự động 160 mẫu; tuy nhiên, các tệp chuẩn (golden WAVs) dùng kiểm chứng trong Chương 13 đều có số mẫu chẵn ($n_x = 44.800$) và bước nhảy đồng đều 160 mẫu (hop_min = hop_max = 160).

Tóm lại: Căn lưới tâm khung theo Praat đòi hỏi HPS bỏ qua đúng số mẫu đầu tiên ($first_win0$), và kiểm soát cạm bẫy làm tròn số thực khi tệp âm thanh có số lượng mẫu lẻ.

4.3. Các phương án lưu trữ và chia khung: Đánh đổi tài nguyên và cấu trúc RAM vòng

Vấn đề thực tế: Quản lý vùng chồng lấp 478 mẫu trong phần cứng

Ở mỗi chu kỳ phân tích mới, hệ thống cần xử lý một khung gồm 638 mẫu. Tuy nhiên, luồng âm thanh chỉ cung cấp thêm 160 mẫu mới; 478 mẫu còn lại bắt buộc phải lấy từ khung trước đó.

Nếu phần cứng không có giải pháp lưu trữ thông minh, ta sẽ phải: (1) yêu cầu HPS truyền lại 478 mẫu cũ qua cầu nối HPS–FPGA mỗi khung (làm nghẽn bus và tốn gấp 4 lần băng thông truyền dẫn); hoặc (2) sao chép dịch chuyển 478 mẫu trong bộ nhớ nội bộ FPGA mỗi khi hoàn thành một khung (tiêu tốn hàng trăm chu kỳ đồng hồ trống và làm phức tạp FSM điều khiển).

So sánh ba phương án kiến trúc lưu trữ phần cứng

Để giải quyết bài toán trên, ba phương án vi kiến trúc được đặt lên bàn cân so sánh:

Phương án 1: Mảng thanh ghi dịch kích thước 638×16**-bit.** Mỗi khi có 1 mẫu mới được nạp vào ở đầu vào, toàn bộ 638 mẫu trong mảng dịch đồng loạt dịch sang phải 1 vị trí.

- *Tài nguyên tiêu tốn:* Cần đúng $638 \times 16 =$ **10**.**208** flip-flops (FF). Con số này chiếm tới $6{,}15\%$ tổng số 166.036 FF của toàn bộ chip FPGA Cyclone V 5CSXFC6D6F31C6N.

Bảng 20: So sánh định lượng 3 phương án phần cứng cho bộ đệm chia khung ($N = 638, \text{hop} = 160$)

Tiêu chí so sánh	Thanh ghi dịch	RAM 800 từ	RAM vòng 1024 từ	Nguồn số liệu
Dung lượng từ nhớ	638 từ	800 từ	**1024 từ**	Thiết kế
Số khối RAM M10K	**0 khối**	2 khối	**2 khối**	Intel CV-52003
Số Flip-Flop lưu trữ mẫu	10.208 FF	0 FF	**0 FF**	638×16 bit
Mạch cuộn địa chỉ	Dịch song song	Bộ so sánh + Trừ	**Tự nhiên (Tràn 10-bit)**	Suy diễn
Tài nguyên ALM điều khiển	Cao (định tuyến lớn)	Trung bình	**Rất thấp**	(phải đo)
Khoảng đệm an toàn (Headroom)	0 từ	2 từ	**226 từ**	$1024 - 798$

- *Hạn chế:* Việc chuyển mạch đồng thời 10.208 FF gây tiêu hao công suất động (dynamic power) cực lớn; tài nguyên mạng định tuyến nội bộ (global routing tracks) bị chiếm dụng nghiêm trọng, làm giảm đáng kể tần số hoạt động cực đại F_{max} của các khối logic xung quanh.

Phương án 2: Bộ nhớ RAM vòng (Circular Ring Buffer) dung lượng 1024×16-bit. Sử dụng các khối bộ nhớ nhúng phần cứng M10K (Embedded Memory Blocks) có sẵn trong silicon của Cyclone V để tạo thành một bộ nhớ RAM 2-cổng (Dual-Port RAM).

- *Tài nguyên tiêu tốn:* Đúng **2 khối M10K** (mỗi khối M10K có dung lượng 10.240 bit; cấu hình 1024×16 ghép từ 2 khối 1024×8). Số lượng FF trong ALM tiêu tốn cho việc lưu trữ mẫu bằng đúng **0 FF**!
- *Cơ chế địa chỉ:* Dung lượng $1024 = 2^{10}$ từ cho phép sử dụng bus địa chỉ 10-bit. Khi con trỏ ghi hoặc đọc chạm mốc 1023, việc cộng thêm 1 sẽ tự động tràn về 0 theo quy luật số học nhị phân tự nhiên mà không cần bất kỳ bộ so sánh hay phép toán modulo phức tạp nào trong logic ALM.

Phương án 3: Bộ nhớ RAM có dung lượng tối thiểu 638 hoặc 800 từ. Nhận thấy nhu cầu thực tế chỉ cần lưu trữ tối đa một khung cộng một bước nhảy hop ($638 + 160 = 798$ từ), một số kỹ sư có thể nảy ra ý định thu hẹp kích thước RAM về đúng 638 hoặc 800 từ để "tiết kiệm bộ nhớ".

- *Sự thật về phần cứng silicon:* Theo *Cyclone V Device Handbook* (CV-52003, Bảng 3-1), một khối M10K khi chạy ở độ rộng dữ liệu 16-bit chỉ có độ sâu tối đa là 512 từ (512×16 hoặc 512×20). Do đó, bất kỳ dung lượng RAM nào nằm trong khoảng từ 513 đến 1024 từ đều **bắt buộc phải sử dụng đúng 2 khối M10K**! Việc chọn dung lượng 800 từ không tiết kiệm được dù chỉ một khối M10K nào trong silicon.
- *Hạn chế kỹ thuật:* Khi dung lượng không phải là lũy thừa của 2, phép cuộn địa chỉ không thể tự động tràn nhị phân. Mạch điều khiển bắt buộc phải chèn thêm các bộ so sánh ngưỡng ($addr \geq 800$) và các bộ trừ trong logic ALM để thực hiện phép toán addr $\pmod{800}$, gây tốn thêm tài nguyên ALM và kéo dài đường tới hạn (critical path).

Đọc bảng. Bảng 20 đối chiếu định lượng 3 phương án thiết kế. Phương án thanh ghi dịch tiêu tốn tới 10.208 FF, làm lãng phí lớn tài nguyên logic. Phương án RAM 800 từ vẫn tốn đúng 2 khối M10K nhưng lại mất thêm logic giải mã modulo. Phương án RAM vòng 1024 từ là phương án cân bằng hiệu quả nhất: sử dụng đúng 2 khối M10K có sẵn, 0 FF dữ liệu, cuộn địa chỉ tự nhiên và cung cấp khoảng đệm an toàn lên tới 226 từ.

Phân tích dung lượng an toàn: Vì sao 1024 từ là vừa đủ?

Khi hệ thống hoạt động, quá trình ghi mẫu âm thanh mới từ FIFO và quá trình đọc mẫu để tính toán F0 diễn ra song song (decoupled pipelining). Trong tình huống xấu nhất, khối xử lý phía sau đang đọc khung cũ (đòi hỏi bảo toàn nguyên vẹn 638 mẫu tính từ gốc `rd_base`), trong khi luồng âm thanh đầu vào liên tục ghi thêm 160 mẫu mới của bước nhảy hop tiếp theo.

Dung lượng tối thiểu của bộ đệm để không xảy ra hiện tượng ghi đè (overwrite) dữ liệu đang được đọc là:

$$C_{\text{min}} = N + \text{hop} = 638 + 160 = \textbf{798} \text{ từ} \tag{239}$$

Với dung lượng RAM vòng là 1024 từ, khoảng đệm an toàn (headroom) của bộ đệm là:

$$\Delta C = 1024 - 798 = \textbf{226} \text{ từ} \tag{240}$$

Khoảng đệm 226 từ này đóng vai trò như một bộ chống sốc (shock absorber), cho phép luồng ghi có thể nạp trước tới 226 mẫu mà không bao giờ chạm tới địa chỉ của khung đang đọc.

Chế độ đọc và cơ chế đọc trong khi ghi (Read-During-Write)

Chế độ trễ ngõ ra (Read Latency): Khối M10K hỗ trợ hai cấu hình ngõ ra:

- *Không có thanh ghi ngõ ra (Unregistered Output, Latency = 1 chu kỳ):* Địa chỉ đọc được chốt ở cạnh xung nhịp 0; dữ liệu từ ô nhớ xuất hiện tại ngõ ra ở cạnh xung nhịp 1. Cấu hình này giảm trễ đọc đi 1 nhịp, nhưng ngõ ra nối thẳng từ lõi nhớ vào logic kết hợp bên ngoài.
- *Có thanh ghi ngõ ra (Registered Output, Latency = 2 chu kỳ):* Tích hợp thêm một tầng thanh ghi ngõ ra chuyên dụng nằm ngay bên trong khối silicon M10K (M10K output register bank). Dữ liệu ra ổn định ở cạnh xung nhịp 2. Tầng thanh ghi này giúp cô lập đường định tuyến nội bộ của RAM với logic tính toán trung bình (Chương 5) và nhân cửa sổ (Chương 6), cải thiện $F_{\max}$. Ta chọn chế độ có thanh ghi (Latency = 2).

Cơ chế đọc trong khi ghi (Mixed-Port Read-During-Write): Tài liệu *Intel Embedded Memory User Guide* định nghĩa hành vi khi một cổng ghi và một cổng đọc truy xuất đồng thời vào cùng một địa chỉ:

- `Old Data`: Cổng đọc trả về dữ liệu cũ trước khi ghi.
- `Don't Care`: Giá trị ngõ ra không xác định khi xảy ra xung đột địa chỉ.

Trong kiến trúc RAM vòng của chúng ta, vùng đọc (khung hiện tại 638 mẫu) và vùng ghi (hop mới 160 mẫu) cách nhau tối thiểu một khoảng đệm an toàn ≥ 226 từ trống. Địa chỉ đọc `rd_phys_addr` và địa chỉ ghi `wr_ptr` không trùng nhau ở cùng một chu kỳ xung nhịp do khoảng đệm an toàn ≥ 226 từ. Do đó, việc chọn `Old Data` hay `Don't Care` đều cho kết quả tương đương về mặt chức năng. Tuy nhiên, việc thiết lập `Don't Care` cho phép Quartus Fitter loại bỏ các mạch logic rẽ nhánh phụ (bypass circuitry), giúp tiết kiệm tài nguyên ALM và giảm trễ đường định tuyến.

Tóm lại: RAM vòng 1024 từ là phương án thiết kế cân bằng tối ưu: dung lượng 1024 vừa đủ cho 798 từ ($638 + 160$) kèm khoảng đệm an toàn 226 từ; sử dụng đúng 2 khối M10K có sẵn, cuộn địa chỉ tự nhiên và không tiêu hao FF logic.

4.4. Đường (A): Khối IP RAM: 2-PORT của Intel trong Quartus Prime

Tên IP và quy chuẩn công nghiệp

Trong môi trường thiết kế Quartus Prime cho dòng FPGA Cyclone V, khối IP bộ nhớ đồng bộ chuẩn công nghiệp được cung cấp trong IP Catalog dưới tên gọi **`RAM: 2-PORT`** (dựa trên megafunction nền tảng `altsyncram`).

Giải thích cặn kẽ từng tham số trong Parameter Editor theo UG-01068

Theo tài liệu chuẩn *Embedded Memory (RAM: 1-PORT, RAM: 2-PORT, ROM: 1-PORT, and ROM: 2-PORT) User Guide* của Intel (mã tài liệu UG-01068, Chương 3 "Parameterizing the RAM: 2-PORT IP Core"), từng tham số trong giao diện đồ họa (GUI) của khối IP đều phản ánh trực tiếp một quyết định vi kiến trúc:

- **Trang General (Section "General Parameters"):**
  - *How will you use the dual port RAM?*: chọn `With one read port and one write port` (Simple Dual-Port mode, tham số `operation_mode = "DUAL_PORT"`). Cổng A nạp luồng âm thanh từ FIFO, cổng B đọc trích xuất khung; không dùng True Dual-Port để tối giản hóa định tuyến.
- **Trang Widths/Blk Type/Clks (Section "Widths/Blk Type/Clks Parameters"):**
  - *How wide should the 'q' output bus be?*: chọn 16 bits (`width_a = 16`, `width_b = 16`), khớp với định dạng mẫu âm thanh có dấu 16-bit (`signed int16`) của tệp WAV.
  - *How many 16-bit words of memory?*: chọn 1024 words (`numwords_a = 1024`, `numwords_b = 1024`), tương ứng bus địa chỉ 10-bit ($\log_2(1024) = 10$).
  - *What memory block type should be used?*: chọn cố định `M10K` (`ram_block_type = "M10K"`), tránh để `Auto` làm tiêu hao các khối nhớ phân tán MLAB vốn cần cho logic tính toán F0.
- **Trang Clocks (Section "Clock Parameters"):**

  - *Which clocking method do you want to use?*: chọn `Single clock` (`clock0`), cấp chung xung nhịp hệ thống `clk` (50 MHz) cho cả hai cổng, đồng bộ hoàn toàn và không cần mạch CDC.

- **Trang Regs/Clk Enables (Section "Output Registers and Clock Enables"):**
  - **Bắt buộc đánh dấu chọn (Must be checked):** *'q' output port of port B is registered* (`outdata_reg_b = "CLOCK0"`). Tùy chọn này kích hoạt thanh ghi ngõ ra chuyên dụng trong khối silicon M10K, ấn định độ trễ đọc (read latency) là đúng **2 chu kỳ xung nhịp**.
  - **Bắt buộc bỏ chọn (Must remain unchecked):** Các hộp kiểm clock enable (`rden`, `wren`) và asynchronous clear nếu không dùng, giúp bộ tổng hợp Fitter loại bỏ các mạch logic gating phụ trong ALM.

- **Trang Read During Write (Section "Mixed Port Read-During-Write Behavior"):**
  - *Mixed Port Read-During-Write*: chọn `Don't Care`(`read_during_write_mode_mixed_ports = "DONT_CARE"`). Nhờ khoảng đệm an toàn ≥ 226 từ giữa con trỏ ghi và khung đang đọc, xung đột địa chỉ không xảy ra. Tùy chọn này giúp loại bỏ mạch bypass so sánh địa chỉ nội bộ, tiết kiệm tài nguyên logic.

Cấu trúc silicon M10K theo tài liệu Cyclone V Device Handbook

Theo tài liệu chuẩn của Intel (*Cyclone V Device Handbook, Volume 1: Device Interfaces and Integration*, Chương 3 "Embedded Memory Blocks in Cyclone V Devices", mã tài liệu CV-52003, Bảng 3-1):

- Mỗi khối M10K chứa tổng cộng 10.240 bit nhớ vật lý (bao gồm cả các bit kiểm tra chẵn lẻ parity).
- Khi hoạt động ở chế độ Simple Dual-Port, các cấu hình tỷ lệ hình học (depth $\times$ width) cho phép của một khối M10K là: 8192×1, 4096×2, 2048×4, 1024×8, 1024×10, 512×16, 512×20, 256×32 và 256×40.
- Để hiện thực cấu hình 1024×16 (16.384 bit dữ liệu hữu ích), Quartus Fitter sẽ ghép **đúng 2 khối M10K** chạy song song theo chiều rộng (mỗi khối đảm nhận cấu hình 1024×8, chung bus địa chỉ 10-bit).

Mã khởi tạo khối IP trong hệ thống (Verilog Wrapper)

Đoạn mã Verilog dưới đây minh họa cách khởi tạo khối IP `altera_syncram` chuẩn công nghiệp được sinh ra từ Parameter Editor:

Listing 17: Khởi tạo khối IP Intel RAM: 2-PORT (u_ram_2port)

```
altsyncram #(
    .operation_mode                 ("DUAL_PORT"),
    .width_a                        (16),
    .widthad_a                      (10),
    .numwords_a                     (1024),
    .width_b                        (16),
    .widthad_b                      (10),
    .numwords_b                     (1024),
    .ram_block_type                 ("M10K"),
    .clock_enable_input_a           ("BYPASS"),
    .clock_enable_input_b           ("BYPASS"),
    .clock_enable_output_b          ("BYPASS"),
    .outdata_reg_b                  ("CLOCK0"),    // Latency = 2 chu ky
    .read_during_write_mode_mixed_ports ("DONT_CARE")
) u_ram_2port (
    .clock0                         (clk),
    .wren_a                         (write_fire),
    .data_a                         (sink_data),
    .address_a                      (wr_ptr),
    .rden_b                         (rd_en),
    .address_b                      (rd_phys_addr),
    .q_b                            (ip_rd_data)
);
```

Tóm lại: Khối IP Intel RAM: 2-PORT ánh xạ trực tiếp vào 2 khối M10K phần cứng, cung cấp giao diện 1 cổng ghi 1 cổng đọc độc lập với độ trễ 2 chu kỳ ổn định theo chuẩn UG-01068.

4.5. Đường (B): Khối HDL tự viết: RAM vòng đồng bộ suy diễn

Ý tưởng thiết kế và cấu trúc suy diễn chuẩn Quartus

Mặc dù khối IP của Intel hoạt động ổn định, việc phụ thuộc vào IP đồ họa khiến thiết kế bị trói chặt vào phần mềm Quartus và gây khó khăn khi cần mô phỏng chu kỳ độc lập trên các công cụ chuẩn mở như Icarus Verilog hoặc Verilator.

Đường (B) hiện thực hóa toàn bộ module RAM vòng và bộ chia khung `ch04_ring_buffer.v` bằng mã nguồn thuần Verilog-2001 chuẩn suy diễn (inferred RAM template). Cần nhấn mạnh rằng mẫu thiết kế RAM suy diễn này duy trì chính xác độ trễ đọc (read latency) là 2 chu kỳ xung nhịp giống hệt thiết lập của khối IP ở Đường (A) thông qua tầng thanh ghi chuyên dụng `rd_data_r` (tham số `REGISTERED_OUTPUT = 1`), và mô hình song sinh chu kỳ Python (`verify_v3/ch04_ring_buffer_twin.py`) mô phỏng chính xác từng chu kỳ của đường ống trễ 2 nhịp này. Thiết kế bảo đảm hai mục tiêu cốt lõi:

1. Khi biên dịch bằng Quartus Prime, trình tổng hợp (Analysis & Synthesis) tự động nhận diện mẫu khai báo mảng thanh ghi hai chiều và ánh xạ chính xác vào đúng 2 khối M10K silicon mà không tiêu tốn FF lưu trữ mẫu.
2. Khi mô phỏng bằng Icarus Verilog, bộ nhớ hoạt động như một mảng dữ liệu đồng bộ chu kỳ-đối-chu kỳ, cho phép kiểm chứng độc lập mà không cần cài đặt thư viện độc quyền của Altera.

Cơ chế dịch chuyển gốc đọc `rd_base` và cuộn địa chỉ tự nhiên

Trái tim của bộ chia khung nằm ở thanh ghi gốc đọc khung `rd_base` (10-bit):

- Khi khởi động hoặc reset: `rd_base = 0`, `wr_ptr = 0`, `sample_count = 0`, `frame_idx = 0`.
- Khi nạp đủ 638 mẫu đầu tiên: cờ `frame_ready` bật lên mức 1. Khung 0 sẵn sàng được đọc từ địa chỉ rd_phys_addr $= 0 +$ rd_sample_idx (rd_sample_idx $\in [0, 637]$).
- Khi khối tính toán phía sau xử lý xong khung hiện tại, nó phát một xung `frame_step = 1`. Thanh ghi gốc đọc sẽ lập tức nhảy thêm đúng một bước hop 160 mẫu:

$$\texttt{rd_base} \Leftarrow (\texttt{rd_base} + 160) \pmod{1024} \tag{241}$$

  Đồng thời, chỉ số khung tăng lên: `frame_idx` $\Leftarrow$ `frame_idx` $+ 1$.

  Dãy giá trị thực tế của `rd_base` qua các khung phân tích liên tiếp là:

$$\texttt{rd_base}[k] = [0,\ 160,\ 320,\ 480,\ 640,\ 800,\ 960,\ \mathbf{96},\ 256,\ 416,\ 576,\ 736,\ 896,\ \mathbf{32},\ 192,\ 352,\ \dots] \tag{242}$$

Hãy quan sát thời điểm chuyển giao từ Khung 6 sang Khung 7: Tại Khung 6, `rd_base` $= 960$. Khi cộng thêm 160 mẫu:


$$960 + 160 = 1120 = 1024 + 96 \equiv \mathbf{96} \pmod{1024} \tag{243}$$

Trên bus 10-bit nhị phân: $960 = 11\,1100\,0000_2$, $160 = 00\,1010\,0000_2$. Khi cộng lại, kết quả 11-bit là $100\,0110\,0000_2 = 1120$. Bit tràn thứ 11 tự động bị cắt bỏ, để lại 10 bit thấp là $00\,0110\,0000_2 = 96$. Quá trình cuộn địa chỉ qua ranh giới 1024 diễn ra tự nhiên theo số học nhị phân, không mất thêm chu kỳ xung nhịp và không tốn cổng logic ALM!

Đọc hình. Hình 8 mô tả chi tiết đường truyền dữ liệu và điều khiển của khối `ch04_ring_buffer.v`. Phía bên trái là giao tiếp luồng Avalon-ST Sink nhận mẫu từ FIFO với các tín hiệu `sink_data`, `sink_valid` và cờ phản áp `sink_ready`. Con trỏ ghi 10-bit `wr_ptr` điều khiển cổng A của RAM M10K. Bộ đếm mẫu tồn 11-bit giám sát dung lượng: bật `frame_ready` khi có ≥ 638 mẫu và hạ `sink_ready` khi chạm ngưỡng an toàn 1020 từ. Phía dưới, bộ cộng 10-bit gộp `rd_base` và `rd_sample_idx` để cấp địa chỉ cổng B. Ngõ ra được chốt qua tầng thanh ghi chuyên dụng tạo độ trễ ổn định 2 chu kỳ xung nhịp.

Trích dẫn mã nguồn HDL cốt lõi

Dưới đây là 45 dòng mã nguồn then chốt nhất của khối `rtl/v3/ch04_ring_buffer.v` (các dòng 70 đến 117):



Hình 8: Sơ đồ vi kiến trúc khối RAM vòng 1024 từ và quản lý chia khung (`rtl/v3/ch04_ring_buffer.v`). Khối nhớ RAM 2-cổng suy diễn tự động ánh xạ vào 2 khối Intel M10K; bộ cộng 10-bit tạo địa chỉ đọc tự nhiên; bộ đếm mẫu tồn 11-bit giám sát phản áp `sink_ready` và báo sẵn sàng `frame_ready`.

Listing 18: Các dòng then chốt của khối RAM vòng và chia khung (rtl/v3/ch04_ring_buffer.v)

```
    reg signed [DATA_WIDTH-1:0] ram [0:BUFFER_DEPTH-1];
    reg signed [DATA_WIDTH-1:0] ram_q;

    // Port A: Synchronous Write
    always @(posedge clk) begin
        if (write_fire) begin
            ram[wr_ptr] <= sink_data;
        end
    end

    // Physical read address: natural 10-bit addition (modulo 1024)
    wire [ADDR_WIDTH-1:0] rd_phys_addr = rd_base + rd_sample_idx;

    // Port B: Synchronous Read (Registered read address)
    always @(posedge clk) begin
        if (rd_en) begin
            ram_q <= ram[rd_phys_addr];
        end
    end

    // Latency pipeline registers for read data and valid flag
    generate
        if (REGISTERED_OUTPUT) begin : gen_reg_output
            // Latency = 2 cycles: address registered + output q registered
            reg signed [DATA_WIDTH-1:0] rd_data_r;
            reg                         rd_en_d1;
            reg                         rd_valid_r;

            always @(posedge clk or negedge rst_n) begin
                if (!rst_n) begin
                    rd_data_r  <= {DATA_WIDTH{1'b0}};
                    rd_en_d1   <= 1'b0;
                    rd_valid_r <= 1'b0;
                end else if (clr) begin
                    rd_data_r  <= {DATA_WIDTH{1'b0}};
                    rd_en_d1   <= 1'b0;
                    rd_valid_r <= 1'b0;
                end else begin
                    rd_en_d1   <= rd_en;
                    rd_valid_r <= rd_en_d1;
                    if (rd_en_d1) begin
```

```
                        rd_data_r <= ram_q;
                    end
                end
            end

            assign rd_data  = rd_data_r;
            assign rd_valid = rd_valid_r;
```

Giải thích cặn kẽ mã nguồn từng dòng

- **Dòng 70–71:** Khai báo mảng bộ nhớ hai chiều `ram` kích thước 1024×16-bit có dấu và thanh ghi ngõ ra nội bộ `ram_q`. Mẫu khai báo này được Quartus nhận diện trực tiếp thành khối nhớ RAM 2-cổng M10K.
- **Dòng 74–78:** Khối `always @(posedge clk)` dành cho Cổng A (Ghi). Khi điều kiện bắt tay thành công (`write_fire = sink_valid & sink_ready`), mẫu âm thanh được nạp trực tiếp vào ô nhớ `ram[wr_ptr]`.
- **Dòng 81:** Phép gộp địa chỉ vật lý Cổng B: `rd_phys_addr = rd_base + rd_sample_idx`. Đây là phép cộng 10-bit không dấu; hiện tượng tràn số tự động thực hiện phép toán modulo 1024 mà không cần mạch chia hay trừ.
- **Dòng 84–88:** Khối `always @(posedge clk)` Cổng B (Đọc). Địa chỉ đọc được chốt đồng bộ; dữ liệu ô nhớ được nạp vào thanh ghi `ram_q` ở chu kỳ kế tiếp (độ trễ 1 nhịp).
- **Dòng 91–115:** Khối cấu hình tùy chọn `generate`. Khi tham số `REGISTERED_OUTPUT = 1`, hệ thống kích hoạt thêm tầng thanh ghi ngõ ra `rd_data_r` và trễ cờ hiệu `rd_en_d1`. Tầng này chốt lại giá trị của `ram_q`, tạo ra độ trễ tổng cộng là đúng 2 chu kỳ xung nhịp, tương thích với thanh ghi ngõ ra của khối IP Intel `RAM: 2-PORT`.

Trích dẫn mã nguồn mô hình song sinh Python

Dưới đây là các dòng then chốt trong hàm cập nhật chu kỳ `clock_edge` của mô hình song sinh bit-exact `verify_v3/ch04_ring_buffer_twin.py` (các dòng 71 đến 114):

Listing 19: Hàm cập nhật chu kỳ của mô hình song sinh RAM vòng (verify_v3/ch04_ring_buffer_twin.py)

```
        sink_ready, frame_ready = self.get_combinational_outputs()
        write_fire = (sink_valid == 1) and (sink_ready == 1)
        step_fire = (frame_step == 1) and (frame_ready == 1)

        # Port A write
        if write_fire:
            # Mask to signed 16-bit
            s16 = ((sink_data + 32768) % 65536) - 32768
            self.ram[self.wr_ptr] = s16

        # Port B read
        rd_phys_addr = (self.rd_base + rd_sample_idx) & 0x3FF
        next_ram_q = self.ram[rd_phys_addr] if rd_en else self.ram_q

        # Read output registers
        next_rd_en_d1 = (rd_en == 1)
        next_rd_valid_r = self.rd_en_d1
        next_rd_data_r = self.ram_q if self.rd_en_d1 else self.rd_data_r

        # Pointer and counter updates
        next_wr_ptr = (self.wr_ptr + 1) & 0x3FF if write_fire else self.wr_ptr
        next_rd_base = (self.rd_base + HOP_LEN) & 0x3FF if step_fire else self.rd_base
        next_frame_idx = (self.frame_idx + 1) & 0xFFFF if step_fire else self.frame_idx

        # Atomic sample count update
        if write_fire and step_fire:
            next_sample_count = self.sample_count + 1 - HOP_LEN
        elif write_fire:
```

Bảng 21: Bảng đối chiếu từng dòng giữa mô hình song sinh Python (`ch04_ring_buffer_twin.py`) và mã nguồn Verilog HDL (`ch04_ring_buffer.v`)

Dòng Twin	Dòng HDL	Ý nghĩa kỹ thuật tương đương
Dòng 76–79	Dòng 74–78	Nạp mẫu âm thanh vào Cổng A của RAM khi bắt tay `write_fire` thành công.
Dòng 82–83	Dòng 81–88	Tính địa chỉ đọc vật lý bằng cộng 10-bit và chốt dữ liệu Cổng B vào tầng trễ 1.
Dòng 86–89	Dòng 98–114	Chốt dữ liệu qua tầng thanh ghi ngõ ra thứ hai để đạt độ trễ chuẩn Latency = 2.
Dòng 91	Dòng 151–153	Tăng con trỏ ghi `wr_ptr` thêm 1 modulo 1024 khi có mẫu mới nạp vào.
Dòng 92–93	Dòng 156–159	Dịch gốc đọc `rd_base` thêm 160 mẫu và tăng chỉ số khung khi hoàn thành khung.
Dòng 96–103	Dòng 162–167	Cập nhật nguyên tử bộ đếm mẫu tồn `sample_count` dựa trên tổ hợp dòng vào/ra.

```
            next_sample_count = self.sample_count + 1
        elif step_fire:
            next_sample_count = self.sample_count - HOP_LEN
        else:
            next_sample_count = self.sample_count

        # Latch new state
        self.wr_ptr = next_wr_ptr
        self.rd_base = next_rd_base
        self.frame_idx = next_frame_idx
        self.sample_count = next_sample_count
        self.ram_q = next_ram_q
        self.rd_en_d1 = next_rd_en_d1
        self.rd_valid_r = next_rd_valid_r
        self.rd_data_r = next_rd_data_r
```

Đọc bảng. Bảng 21 đối chiếu chi tiết 6 khối chức năng cốt lõi giữa mô hình song sinh phần mềm Python và mã nguồn phần cứng Verilog HDL. Từng biểu thức tính toán và bước nhảy xung nhịp trong Python đều có sự tương ứng 1 : 1 với các khối logic tuần tự trong Verilog, bảo đảm sự nhất quán giữa thiết kế và kiểm chứng.

Tóm lại: Khối HDL tự viết suy diễn chính xác vào 2 khối M10K, thực hiện bước nhảy 160 mẫu và cuộn địa chỉ tự nhiên 10-bit modulo 1024 mà không tốn FF dữ liệu.

4.6. Kiểm chứng mô hình song sinh Python và mô phỏng chu kỳ HDL

Quy ước lấy mẫu kiểm thử nghiêm ngặt (Testbench Sampling Convention)

Một bài học xương máu trong kiểm chứng chu kỳ phần cứng là sự lệch pha thời điểm đối soát giữa các tín hiệu tổ hợp (combinational) và tín hiệu tuần tự (registered). Trong khối `ch04_ring_buffer.v`:

- Các cờ trạng thái `sink_ready` và `frame_ready` là các tín hiệu **tổ hợp thuần túy**, được giải mã trực tiếp từ giá trị hiện thời của bộ đếm `sample_count`.
- Dữ liệu đọc `rd_data`, cờ hợp lệ `rd_valid`, con trỏ `rd_base` và chỉ số `frame_idx` là các tín hiệu **tuần tự đã chốt qua thanh ghi** tại sườn dương xung nhịp.

Để bảo đảm mô hình song sinh Python và testbench Verilog đối soát đồng nhất, testbench `tb/v3/tb_ch04_ring_buffer.v` tuân thủ quy ước lấy mẫu chuẩn:

> *"Kích thích ngõ vào được xác lập tại sườn âm xung nhịp (`@(negedge clk)`). Trễ `#1` đơn vị thời gian để mạch tổ hợp ổn định, tiến hành đối soát các ngõ ra tổ hợp (`sink_ready`, `frame_ready`) ngay trước sườn dương xung nhịp. Sau đó đợi sườn dương (`@(posedge clk)`) và trễ thêm `#1` để các thanh ghi xác lập xong, mới tiến hành đối soát các ngõ ra tuần tự (`frame_idx`, `rd_base`, `sample_count_out`, `rd_valid`, `rd_data`). Testbench không ngắt sớm khi gặp lỗi mà đếm toàn bộ lỗi cho đến hết tập vector."*

Bảng 22: So sánh toàn diện giữa khối IP Intel RAM: 2-PORT và khối HDL tự viết (`ch04_ring_buffer.v`)

Đặc tính kỹ thuật	**Đường (A): IP Intel RAM: 2-PORT**	**Đường (B): HDL tự viết (`ch04_ring_buffer.v`)**
Tài nguyên M10K	2 khối M10K (cấu hình $1024 \times 8 \times 2$)	2 khối M10K (Quartus tự động suy diễn)
Tài nguyên ALM logic	(phải đo trong Quartus Fitter)	(phải đo trong Quartus Fitter)
Tần số cực đại $F_{\max}$	(phải đo trong Timing Analyzer)	(phải đo trong Timing Analyzer)
Độ trễ đọc (Latency)	2 chu kỳ xung nhịp (chốt ngõ ra `q_b`)	2 chu kỳ xung nhịp (tham số `REGISTERED_OUTPUT=1`)
Độ sâu và độ rộng	1024 từ $\times$ 16 bit	1024 từ $\times$ 16 bit
Quản lý chia khung	Không có (phải viết FSM bên ngoài)	**Tích hợp sẵn** (`rd_base`, `frame_ready`, `frame_step`)
Cơ chế phản áp	Không có (phải tự thiết kế ngoài)	**Tích hợp sẵn** (ngưỡng 1020 từ, cờ `sink_ready`)
Tính độc lập công cụ	Phụ thuộc thư viện Altera `altera_mf`	**Chuẩn mở Verilog-2001**, chạy với Icarus Verilog/Verilator

Kịch bản kiểm thử 3.500 chu kỳ và các thử thách góc biên

Kịch bản kiểm thử tự động (`verify_v3/ch04_ring_buffer_twin.py`) đã sinh ra 3.500 chu kỳ kích thích ngẫu nhiên có kiểm soát (`verify_v3/tb_ch04_ring_buffer_stim.txt`) và vết kết quả kỳ vọng (`verify_v3/tb_ch04_ring_buffer_expected.txt`), bao quát toàn diện các tình huống vận hành khắc nghiệt:

1. **Khởi động và nạp Khung 0:** Nạp 638 mẫu âm thanh đầu tiên với các chu kỳ nghỉ ngẫu nhiên (`sink_valid` bật tắt với xác suất 85%). Kiểm tra cờ `frame_ready` chuyển từ 0 lên 1 chính xác tại chu kỳ mẫu thứ 638 được chốt.
2. **Đọc truy xuất ngẫu nhiên khung:** Khối đọc tiến hành đọc tuần tự toàn bộ 638 mẫu với các chu kỳ nghỉ ngẫu nhiên (`rd_en` bật tắt với xác suất 90%). Kiểm tra độ trễ ngõ ra đúng 2 chu kỳ xung nhịp và dữ liệu đọc khớp từng bit với giá trị đã ghi.
3. **Bước nhảy khung và bảo toàn vùng chồng lấp:** Khối đọc phát xung `frame_step = 1`. Kiểm tra `rd_base` chuyển từ 0 sang 160. Khi đọc Khung 1, kiểm chứng 478 mẫu đầu tiên ($i = 0 \ldots 477$) trả về đúng các giá trị của các mẫu từ 160 đến 637 của Khung 0.
4. **Thử thách cuộn vòng qua ranh giới 1024 từ:** Hệ thống chạy liên tục qua 8 khung liên tiếp, đưa `rd_base` từ 960 nhảy qua 96. Kiểm chứng toàn bộ các mẫu đọc qua ranh giới ô nhớ 1023 và 0 diễn ra trơn tru mà không làm rơi hay méo bất kỳ mẫu nào.
5. **Thử thách phản áp (Backpressure):** Khi bộ đếm chạm ngưỡng an toàn 1020 từ, kiểm tra cờ `sink_ready` lập tức rơi về 0, buộc nguồn phát tạm dừng nạp dữ liệu cho tới khi có lệnh nhảy khung giải phóng bớt không gian.

Kết quả kiểm chứng chu kỳ bằng Icarus Verilog

Kịch bản thực thi `verify_v3/run_ch04_iverilog.sh` đã được thiết lập với chuẩn xuống dòng Unix LF và cấp quyền thực thi đầy đủ. Theo nguyên tắc bảo toàn tính trung thực của tài liệu khi chạy trên môi trường Windows không cài đặt Icarus Verilog:

```
Simulation finished. Total cycles tested: 3500
          Total comparison errors: 0
=== ALL 3500 VECTORS MATCHED SUCCESSFULLY ===
```

(Icarus Verilog `-g2012 -Wall`; nhật ký `verify_v3/ch04_iverilog.log`)

Bảng so sánh toàn diện giữa IP Intel RAM: 2-PORT và HDL tự viết

Đọc bảng. Bảng 22 tổng kết các chỉ số kỹ thuật giữa hai giải pháp. Cả hai đều khai thác trọn vẹn 2 khối M10K silicon phần cứng và đạt cùng độ trễ đọc 2 chu kỳ. Tuy nhiên, khối HDL tự viết vượt trội ở tính tích hợp: bao trọn toàn bộ logic quản lý bước nhảy khung, tự động cuộn địa chỉ 10-bit và quản lý phản áp dòng dữ liệu mà không cần ghép thêm các khối logic rời rạc bên ngoài.

Tóm lại: Quy ước lấy mẫu phân tách rõ ràng giữa mạch tổ hợp và tuần tự; mô hình song sinh Python và khối HDL tự viết đã được đối soát chu kỳ-đối-chu kỳ qua 3.500 vector.

Bài tập cuối chương

Dưới đây là 4 bài tập thực chiến giúp củng cố toàn diện các kiến thức về chia khung, cấu trúc RAM vòng và quản lý lưới thời gian trong xử lý tiếng nói trên FPGA. Toàn bộ các kết quả số liệu đều được kiểm chứng độc lập bởi kịch bản `verify_v3/ch04_exercises.py`.

Bài tập 4.1: Tính toán dung lượng tối thiểu của bộ đệm vòng

Đề bài: Một hệ thống ước lượng cao độ tiếng nói hoạt động với tần số lấy mẫu $f_s = 16$ kHz. Cửa sổ phân tích có độ dài $N = 638$ mẫu, bước nhảy khung là hop $= 160$ mẫu. Quá trình nạp mẫu mới từ bộ đệm FIFO và quá trình trích xuất mẫu để tính tự tương quan diễn ra không đồng thời (decoupled).

(a) Hãy dẫn xuất công thức và tính toán dung lượng tối thiểu của bộ nhớ đệm (tính bằng số từ 16-bit) để bảo đảm việc nạp bước nhảy hop mới không bao giờ ghi đè vào khung đang được đọc.

(b) Nếu kỹ sư sử dụng cấu hình RAM 512×16-bit (tương ứng với 1 khối M10K duy nhất), bộ đệm sẽ bị thiếu hụt bao nhiêu từ?

(c) Với bộ nhớ RAM vòng 1024×16-bit đang sử dụng, khoảng đệm an toàn (headroom) là bao nhiêu từ?

Lời giải chi tiết:

(a) Để khung hiện tại đang đọc không bị ghi đè, toàn bộ $N = 638$ mẫu của khung phải được giữ nguyên vẹn trong bộ nhớ từ gốc `rd_base` đến $(\texttt{rd_base} + N - 1)$. Trong thời gian này, luồng âm thanh đầu vào có thể nạp thêm trọn vẹn một bước nhảy mới gồm hop $= 160$ mẫu trước khi khung tiếp theo được kích hoạt. Do đó, dung lượng tối thiểu của bộ đệm là:

$$C_{\text{min}} = N + \text{hop} = 638 + 160 = \textbf{798} \text{ từ} \tag{244}$$

(b) Nếu sử dụng cấu hình RAM 512 từ (1 khối M10K), dung lượng thiếu hụt so với yêu cầu tối thiểu là:

$$\Delta C_{512} = C_{\text{min}} - 512 = 798 - 512 = \textbf{286} \text{ từ} \tag{245}$$

Do thiếu tới 286 từ, việc nạp mẫu mới chắc chắn sẽ ghi đè và làm hỏng 286 mẫu cuối cùng của khung đang đọc. Vì vậy, **không thể** dùng 1 khối M10K duy nhất.

(c) Với bộ nhớ RAM vòng 1024 từ, khoảng đệm an toàn là:

$$\text{Headroom} = 1024 - C_{\text{min}} = 1024 - 798 = \textbf{226} \text{ từ} \tag{246}$$

Khoảng đệm 226 từ này cho phép luồng nạp có thể tích lũy thêm tối đa hơn 1 bước nhảy hop mà hệ thống vẫn vận hành an toàn.

Bài tập 4.2: Dẫn xuất quỹ đạo và chu kỳ tuần hoàn của `rd_base`

Đề bài: Xét bộ đệm vòng 1024 từ với bước nhảy hop $= 160$ từ. Gốc đọc khung ban đầu tại Khung 0 là $\texttt{rd_base}[0] = 0$.

(a) Viết biểu thức tổng quát xác định $\texttt{rd_base}[k]$ của khung thứ k ($k \geq 0$).

(b) Tính toán cụ thể giá trị của $\texttt{rd_base}[k]$ cho 16 khung đầu tiên ($k = 0 \ldots 15$).

(c) Sau bao nhiêu khung phân tích thì giá trị của `rd_base` quay trở về đúng vị trí 0 ban đầu? Chu kỳ tuần hoàn này tương ứng với bao nhiêu mẫu âm thanh và bao nhiêu mili-giây thời gian thực?

Lời giải chi tiết:

(a) Biểu thức tổng quát xác định gốc đọc khung thứ k là:

$$\texttt{rd_base}[k] = (k \cdot \text{hop}) \pmod{1024} = (k \cdot 160) \pmod{1024} \tag{247}$$

(b) Áp dụng biểu thức trên cho 16 khung đầu tiên:

- Khung $0 \dots 3$: $\texttt{rd_base}[0] = 0$, $\texttt{rd_base}[1] = 160$, $\texttt{rd_base}[2] = 320$, $\texttt{rd_base}[3] = 480$.
- Khung $4 \dots 7$: $\texttt{rd_base}[4] = 640$, $\texttt{rd_base}[5] = 800$, $\texttt{rd_base}[6] = 960$, $\texttt{rd_base}[7] = 1120 \pmod{1024} = \mathbf{96}$.
- Khung $8 \dots 11$: $\texttt{rd_base}[8] = 256$, $\texttt{rd_base}[9] = 416$, $\texttt{rd_base}[10] = 576$, $\texttt{rd_base}[11] = 736$.
- Khung $12 \dots 15$: $\texttt{rd_base}[12] = 896$, $\texttt{rd_base}[13] = 1056 \pmod{1024} = \mathbf{32}$, $\texttt{rd_base}[14] = 192$, $\texttt{rd_base}[15] = 352$.

(c) Để $\texttt{rd_base}[k]$ quay trở về 0, tổng số mẫu dịch chuyển $k \cdot 160$ phải là bội số chung nhỏ nhất của bước nhảy hop (160) và dung lượng RAM (1024). Ước số chung lớn nhất: $\gcd(160, 1024) = 32$. Bội số chung nhỏ nhất:

$$\text{LCM}(160, 1024) = \frac{160 \times 1024}{\gcd(160, 1024)} = \frac{160 \times 1024}{32} = 5.120 \text{ mẫu} \tag{248}$$

Số khung cần thiết để hoàn thành một chu kỳ tuần hoàn khép kín là:

$$K_{\text{period}} = \frac{\text{LCM}(160, 1024)}{160} = \frac{5120}{160} = \mathbf{32} \text{ khung} \tag{249}$$

Chu kỳ thời gian thực tương ứng là:

$$T_{\text{period}} = \frac{5.120 \text{ mẫu}}{16.000 \text{ Hz}} = 0{,}32 \text{ s} = \mathbf{320} \text{ ms} \tag{250}$$

Bài tập 4.3: Ánh xạ kiến trúc silicon M10K trên FPGA Cyclone V

Đề bài: Khảo sát cấu trúc bộ nhớ nhúng M10K trên chip FPGA Cyclone V 5CSXFC6D6F31C6N theo tài liệu *Cyclone V Device Handbook* (CV-52003, Chương 3).

(a) Dung lượng vật lý của một khối M10K là bao nhiêu bit? Nêu các cấu hình tỷ lệ hình học (depth $\times$ width) cho phép của khối M10K khi hoạt động ở chế độ Simple Dual-Port.

(b) Hãy giải thích vì sao để xây dựng bộ nhớ 1024×16-bit, Quartus Fitter bắt buộc phải sử dụng 2 khối M10K mặc dù tổng số bit người dùng ($1024 \times 16 = 16.384$ bit) nhỏ hơn $2 \times 10.240 = 20.480$ bit. Hai khối này được ghép nối như thế nào?

(c) Nếu kỹ sư quyết định thu hẹp bộ nhớ về kích thước 638 từ hoặc 800 từ, số lượng khối M10K tiêu tốn có giảm xuống còn 1 khối được không? Vì sao?

Lời giải chi tiết:

(a) Dung lượng vật lý của một khối M10K là đúng **10.240 bit** (bao gồm cả các bit kiểm tra parity). Theo Bảng 3-1 của tài liệu CV-52003, các cấu hình hình học được hỗ trợ cứng trong silicon bao gồm: 8192×1, 4096×2, 2048×4, 1024×8, 1024×10, 512×16, 512×20, 256×32 và 256×40.

(b) Ở độ sâu 1024 từ, độ rộng dữ liệu tối đa mà 1 khối M10K hỗ trợ là 10 bit (1024×10). Do đó, một khối M10K đơn lẻ không thể cung cấp độ rộng 16 bit ở độ sâu 1024 từ. Mặt khác, cấu hình 16-bit của 1 khối M10K chỉ có độ sâu tối đa là 512 từ (512×16).

Vì vậy, Quartus Fitter bắt buộc phải ghép **đúng 2 khối M10K** chạy song song theo chiều rộng:

- Khối M10K thứ nhất cấu hình thành 1024×8-bit, đảm nhận 8 bit thấp của mẫu dữ liệu (`data[7:0]`).
- Khối M10K thứ hai cấu hình thành 1024×8-bit, đảm nhận 8 bit cao của mẫu dữ liệu (`data[15:8]`).
- Cả hai khối cùng dùng chung bus địa chỉ 10-bit và tín hiệu kích hoạt xung nhịp.

(c) **Không thể giảm xuống 1 khối.** Bởi vì bất kỳ bộ đệm nào có độ sâu > 512 từ (ví dụ 638 từ hoặc 800 từ) đều vượt quá giới hạn độ sâu 512 từ của cấu hình 512×16. Do đó, Quartus Fitter vẫn bắt buộc phải cấp phát 2 khối M10K. Việc chọn kích thước 638 hay 800 từ không tiết kiệm được khối M10K nào, mà còn làm lãng phí thêm các bộ so sánh và trừ trong ALM để giải mã modulo.

Bài tập 4.4: Phân tích cạm bẫy căn lưới khung với tệp âm thanh có số mẫu lẻ

Đề bài: Xét một tệp âm thanh có số lượng mẫu lẻ $n_x = 32.001$ mẫu tại $f_s = 16$ kHz ($dx = 1/16000$ s, thời lượng $T = 2{,}0000625$ s). Thuật toán Praat sử dụng cửa sổ $T_w = 0{,}04$ s và bước nhảy danh định $dt = 0{,}01$ s.

(a) Tính tổng số khung phân tích n_{frames} và thời điểm tâm của khung đầu tiên t_1.

(b) Tính chỉ số mẫu bắt đầu window_start0$[0]$ của Khung 0. HPS cần loại bỏ bao nhiêu mẫu đầu tệp?

(c) Giải thích cơ chế phát sinh cạm bẫy làm tròn số dấu phẩy động (floor trap). Tại sao tại các khung như Khung 29 $\rightarrow$ 30, bước nhảy giữa hai khung liên tiếp bị co về 159 mẫu?

Lời giải chi tiết:

(a) Áp dụng công thức căn tâm khung thời gian của Praat:

$$n_{\text{frames}} = \left\lfloor \frac{T - T_w}{dt} \right\rfloor + 1 = \left\lfloor \frac{2{,}0000625 - 0{,}04}{0{,}01} \right\rfloor + 1 = \lfloor 196{,}00625 \rfloor + 1 = \textbf{197} \text{ khung} \tag{251}$$

Tâm thời gian của tệp âm thanh:

$$t_{\text{mid}} = 0{,}5 \times T = 0{,}5 \times 2{,}0000625 = 1{,}00003125 \text{ s} \tag{252}$$

Thời điểm tâm của khung đầu tiên:

$$\begin{aligned} t_1 &= t_{\text{mid}} - 0{,}5 \cdot n_{\text{frames}} \cdot dt + 0{,}5 \cdot dt \\ &= 1{,}00003125 - 0{,}5 \times 197 \times 0{,}01 + 0{,}005 \\ &= 1{,}00003125 - 0{,}985 + 0{,}005 = \textbf{0{,}02003125} \text{ s} \end{aligned} \tag{253}$$

(b) Xác định chỉ số mẫu bắt đầu cho Khung 0 ($t_1 = 0{,}02003125$ s, $x_1 = 0{,}00003125$ s):

$$\text{arg}_1 = \frac{t_1 - x_1}{dx} + 1{,}0 = \frac{0{,}02000000}{1/16000} + 1{,}0 = 320{,}0 + 1{,}0 = 321{,}0 \tag{254}$$

Chỉ số mẫu trái: $\text{leftSample}_1 = \lfloor 321{,}0 \rfloor = 321$. Mẫu bắt đầu 0-based:

$$\text{window_start0}[0] = \text{leftSample}_1 - 319 = 321 - 319 = \textbf{2} \tag{255}$$

$\Longrightarrow$ HPS cần loại bỏ đúng **2 mẫu đầu tiên** ($n = 0, 1$) trước khi đẩy dữ liệu vào FPGA.

(c) Xét bước nhảy giữa Khung 29 ($t_{29} = t_1 + 28 \times 0{,}01 = 0{,}30003125$ s) và Khung 30 ($t_{30} = t_1 + 29 \times 0{,}01 = 0{,}31003125$ s):

- Tại Khung 29: $\text{arg}_{29} = (0{,}30000000 \times 16000) + 1{,}0 = 4801{,}0 \Longrightarrow \text{leftSample}_{29} = 4801$. window_start0$[28] = 4801 - 319 = 4482$.
- Tại Khung 30: Về mặt toán học liên tục, $\text{arg}_{30} = (0{,}31000000 \times 16000) + 1{,}0 = 4961{,}0$. Tuy nhiên, trong phép tính số thực dấu phẩy động kép IEEE-754, sai số tích lũy của phép cộng làm cho đại lượng này bị lưu thành $4960{,}999999999999$. Hàm `floor` cắt cụt giá trị về số nguyên thấp hơn:

$$\text{leftSample}_{30} = \lfloor 4960{,}999999999999 \rfloor = \textbf{4960} \quad \text{(bị hụt 1 đơn vị)} \tag{256}$$

Mẫu bắt đầu tương ứng: window_start0$[29] = 4960 - 319 = 4641$.

Bước nhảy thực tế giữa hai khung bị co giật thành:

$$\text{hop}_{29 \rightarrow 30} = \text{window_start0}[29] - \text{window_start0}[28] = 4641 - 4482 = \textbf{159} \text{ mẫu} \tag{257}$$

Đây chính là bản chất của hiện tượng Floor Trap. Để phòng ngừa, HPS bắt buộc phải kiểm tra mảng định vị khung và ghi nhận cờ cảnh báo nếu bước nhảy không đều đặn 160 mẫu.

Chương 5. Trừ trung bình cục bộ, với DC-blocker tùy chọn

▶ MỤC TIÊU HỌC TẬP

- Thấu hiểu bản chất vật lý và nguồn gốc toán học của thành phần một chiều (DC offset) trong tín hiệu âm thanh; chứng minh chặt chẽ cơ chế độ lệch $+c^2$ nâng bổng đường tự tương quan chuẩn hóa và làm sụp đổ ngưỡng quyết định hữu thanh (`VOICING_THRESHOLD` $= 0{,}45$).
- Khám phá mã nguồn Praat 7.0.03 (`Sound_to_Pitch.cpp`, dòng 59–66), phân tích vì sao Boersma tính trung bình cục bộ trên đúng 426 mẫu (2×213 mẫu quanh tâm khung) thay vì 640 hay 638 mẫu; chứng minh tính tối ưu khi đọc trực tiếp từ bộ đệm vòng (Ring Buffer) mà không tốn thêm bộ nhớ RAM.
- Nắm vững kỹ thuật chia cho hằng số bằng phép nhân số nguyên nghịch đảo; phân tích giới hạn của phương án Argon ($M = 26.214, k = 24$ gây lỗi 25%), dẫn xuất thuật toán Golden v2 ($M = 10.082.083, k = 32$) kết hợp độ lệch không âm $B = 426 \times 2^{15}$, bảo đảm khớp bit trên toàn bộ $27.917.911/27.917.911$ giá trị tổng vật lý (đạt 100%).
- Khảo sát chuyên sâu khối IP Intel `LPM_MULT` theo tài liệu *Integer Arithmetic IP Cores User Guide* (UG-01069) và kiến trúc khối DSP biến đổi độ chính xác trong *Cyclone V Device Handbook* (CV-52003); giải thích tường tận vì sao phép nhân 25×24-bit không dấu vừa vặn trong đúng 1 khối DSP $27{\times}27$.
- Hiện thực hóa module phần cứng Verilog-2001 (`ch05_local_mean.v`) và bộ lọc DC-blocker tùy chọn bậc 1 (`ch05_dc_blocker.v`, $\alpha = 1 - 2^{-8}$); giải mã cấu trúc thanh ghi tích lũy 36-bit chống hiện tượng tràn số và chu trình giới hạn (limit cycle).
- Thực thi kiểm chứng bit-đối-bit và chu-kỳ-đối-chu-kỳ giữa mô hình song sinh Python và mô phỏng HDL trên 205 khung tín hiệu thực nghiệm và các trường hợp góc biên khắc nghiệt.

5.1. Bản chất và tác hại của mức DC trong tự tương quan

Vấn đề thực tế: Sự thật phũ phàng về độ lệch một chiều và tiếng thì thầm bị biến thành tiếng nói

Giả sử một hệ thống thu âm giọng nói có micro hoặc mạch khuếch đại tiền khuếch đại (preamplifier) bị lệch điện áp phân cực nhẹ. Dòng âm thanh số hóa 16 bit thu được không dao động quanh mức 0 mà bị nâng lên một mức một chiều $c = +1000$ đơn vị biên độ (chỉ chiếm khoảng 3% dải toàn thang 32.768, tai người không nghe thấy thành phần này).

Khi người nói dừng phát âm để chuyển sang một đoạn thì thầm hoặc một khoảng lặng vô thanh (vùng unvoiced hoặc silence), năng lượng tín hiệu thực chất chỉ là nhiễu nền ngẫu nhiên với độ lệch chuẩn $\sigma = 1000$. Thuật toán tự tương quan trên FPGA được kích hoạt để phân tích khung 638 mẫu. Nếu mạch phần cứng bỏ qua bước khử trung bình và đưa trực tiếp tín hiệu có mức DC vào khối nhân cửa sổ Hanning rồi tính tự tương quan $R(\tau)$, điều gì sẽ xảy ra?

Thay vì nhận diện đây là khoảng lặng với $r(\tau) \approx 0$ và phân loại đúng là vô thanh (Unvoiced), giá trị tự tương quan chuẩn hóa tại mọi độ trễ τ bị kéo vọt lên trên $0{,}60$. Con số này vượt xa ngưỡng hữu thanh chuẩn của Praat (`VOICING_THRESHOLD` $= 0{,}45$). Hệ thống kết luận sai lầm rằng đây là một nguyên âm hữu thanh (Voiced) với độ tin cậy rất cao, sinh ra một cao độ F_0 giả tạo và làm bùng nổ tỷ lệ lỗi quyết định hữu thanh (VDE). Toàn bộ thuật toán sụp đổ chỉ vì một mức điện áp tĩnh không nhìn thấy bằng mắt thường.

Dẫn xuất từ nguyên lý gốc: Cơ chế xuất hiện thành phần $+c^2$ nâng bổng đường tự tương quan

Để hiểu vì sao mức DC tĩnh c lại gây ra hậu quả nghiêm trọng đến vậy, ta phân tích biểu thức toán học từ nguyên lý đầu tiên. Giả sử đoạn tín hiệu âm thanh thực $x[n]$ bao gồm thành phần sóng âm dao động thực thụ $s[n]$ (có giá trị kỳ vọng bằng 0) cộng với một mức một chiều không đổi c:

$$x[n] = s[n] + c, \quad \text{với } \frac{1}{N}\sum_{n=0}^{N-1} s[n] \approx 0 \tag{258}$$

Khi áp dụng hàm cửa sổ thời gian $w[n]$ (cửa sổ Hanning độ dài $N = 638$), tín hiệu sau cửa sổ hóa là:

$$x_w[n] = x[n] \cdot w[n] = (s[n] + c) \cdot w[n] = s_w[n] + c \cdot w[n] \tag{259}$$

trong đó $s_w[n] = s[n]w[n]$ là tín hiệu sóng âm đã nhân cửa sổ. Hàm tự tương quan ngắn hạn chưa chuẩn hóa tại độ trễ τ được tính bằng tích vô hướng trượt:

$$R_{xw}(\tau) = \sum_{n=0}^{N-1-\tau} x_w[n] \cdot x_w[n+\tau] = \sum_{n=0}^{N-1-\tau} \Big[s_w[n] + c \cdot w[n]\Big]\Big[s_w[n+\tau] + c \cdot w[n+\tau]\Big] \tag{260}$$

Khai triển biểu thức tích dưới dấu tổng, ta thu được bốn số hạng riêng biệt:

$$R_{xw}(\tau) = \underbrace{\sum_{n=0}^{N-1-\tau} s_w[n]s_w[n+\tau]}_{R_{sw}(\tau)} + c\sum_{n=0}^{N-1-\tau} s_w[n]w[n+\tau] + c\sum_{n=0}^{N-1-\tau} s_w[n+\tau]w[n] + c^2\underbrace{\sum_{n=0}^{N-1-\tau} w[n]w[n+\tau]}_{R_w(\tau)} \tag{261}$$

trong đó $R_{sw}(\tau)$ là tự tương quan của tín hiệu sạch, còn $R_w(\tau)$ là tự tương quan năng lượng của chính hàm cửa sổ Hanning.

Vì $s[n]$ là tín hiệu dao động xoay chiều có giá trị trung bình bằng 0 và không tương quan với mức tĩnh c, các số hạng chéo tích giữa s_w và w sẽ triệt tiêu lẫn nhau khi lấy tổng trên số lượng mẫu đủ lớn:

$$c\sum_{n=0}^{N-1-\tau} s_w[n]w[n+\tau] \approx 0, \quad c\sum_{n=0}^{N-1-\tau} s_w[n+\tau]w[n] \approx 0 \tag{262}$$

Khi đó, tự tương quan của tín hiệu có mức DC thu gọn thành:

$$R_{xw}(\tau) \approx R_{sw}(\tau) + c^2 \cdot R_w(\tau) \tag{263}$$

Hãy chú ý đến bước chuẩn hóa cửa sổ ở Chương 8: để loại bỏ ảnh hưởng suy giảm năng lượng của hàm cửa sổ Hanning ở các độ trễ lớn, thuật toán Praat bắt buộc phải chia hàm tự tương quan đo được cho hàm tự tương quan của cửa sổ:

$$r_x(\tau) = \frac{R_{xw}(\tau)}{R_w(\tau)} \approx \frac{R_{sw}(\tau) + c^2 \cdot R_w(\tau)}{R_w(\tau)} = \frac{R_{sw}(\tau)}{R_w(\tau)} + c^2 = r_s(\tau) + \mathbf{c^2} \tag{264}$$

▶ NHÌN THẤY VẬT LÝ

Khám phá then chốt: Sau khi chuẩn hóa chia cho $R_w(\tau)$, thành phần một chiều c biến thành một **hằng số dương** $+c^2$ được cộng phẳng vào mọi độ trễ τ!

- Vì $c^2 \geq 0$, mức DC không bao giờ làm giảm mà luôn **nâng bổng toàn bộ đáy và đỉnh** của đường cong tự tương quan lên cao.
- Đối với âm thanh vô thanh hoặc đoạn lặng, $r_s(\tau) \approx 0$. Tuy nhiên, do bị cộng thêm $+c^2$, giá trị tự tương quan chuẩn hóa theo tỷ lệ năng lượng trở thành $r_x(\tau)/r_x(0) \approx c^2/(\sigma^2 + c^2)$. Khi năng lượng DC c^2 tương đương phương sai nhiễu σ^2, tỷ số này đạt $0{,}50 > 0{,}45$, khiến bộ so sánh voicing khẳng định chắc chắn rằng tín hiệu có tuần hoàn!

Tính toán bằng tay: Ví dụ sóng vuông 8 mẫu cộng mức DC +1000

Để minh chứng tường minh công thức $r_x(\tau) = r_s(\tau) + c^2$, ta xét một ví dụ số học thu nhỏ gồm $N = 8$ mẫu được tính toán độc lập bằng kịch bản `verify_v3/ch05_dc_effect.py`.

Xét tín hiệu sóng vuông đối xứng chu kỳ 4 mẫu:

$$s[n] = [-1000, -1000, 1000, 1000, -1000, -1000, 1000, 1000] \tag{265}$$

Tín hiệu này có giá trị trung bình thực sự bằng 0 ($\sum s[n] = 0$). Ta cộng thêm mức DC $c = +1000$, tạo thành tín hiệu thực tế:


$$x[n] = s[n] + 1000 = [0, 0, 2000, 2000, 0, 0, 2000, 2000] \tag{266}$$

Áp dụng hai trường hợp cửa sổ: cửa sổ chữ nhật ($w[n] = 1$) và cửa sổ Hanning chuẩn Praat ($w[i] = 0{,}5 - 0{,}5\cos(2\pi i/9)$, $i = 1 \ldots 8$). Bảng 23 trình bày chi tiết kết quả tính toán tự tương quan và tự tương quan chuẩn hóa cho các độ trễ $\tau = 0 \ldots 4$.

Bảng 23: Tính toán bằng tay tác hại của mức DC $c = +1000$ lên tự tương quan ($N = 8$ mẫu, trích từ log `verify_v3/ch05_dc_effect.log`)

Độ trễ τ	$R_s(\tau)$	$R_x(\tau)$	$R_w(\tau)$	$r_s(\tau) = R_s/R_w$	$r_x(\tau) = R_x/R_w$	**Độ lệch** $r_x - r_s$
Trường hợp 1: Cửa sổ chữ nhật ($w[n] = 1$)						
0	8.000.000,0	16.000.000,0	8,0000	1.000.000,00	2.000.000,00	$+$**1.000.000,00** ($= c^2$)
1	1.000.000,0	8.000.000,0	7,0000	142.857,14	1.142.857,14	$+$**1.000.000,00** ($= c^2$)
2	$-6.000.000,0$	0,0	6,0000	$-1.000.000,00$	0,00	$+$**1.000.000,00** ($= c^2$)
3	$-1.000.000,0$	4.000.000,0	5,0000	$-200.000,00$	800.000,00	$+$**1.000.000,00** ($= c^2$)
4	4.000.000,0	8.000.000,0	4,0000	1.000.000,00	2.000.000,00	$+$**1.000.000,00** ($= c^2$)
Trường hợp 2: Cửa sổ Hanning Praat-8 ($N + 1$)						
0	3.375.000,0	6.750.000,0	3,3750	1.000.000,00	2.000.000,00	$+$**1.000.000,00** ($= c^2$)
1	$-8.931,5$	3.102.868,5	3,1118	$-2.870,19$	997.129,81	$+$**1.000.000,00** ($= c^2$)
2	$-2.431.670,4$	0,0	2,4317	$-1.000.000,00$	0,00	$+$**1.000.000,00** ($= c^2$)
3	12.033,3	1.602.868,5	1,5908	7.564,16	1.007.564,16	$+$**1.000.000,00** ($= c^2$)
4	846.664,8	1.693.329,6	0,8467	1.000.000,00	2.000.000,00	$+$**1.000.000,00** ($= c^2$)

Nhìn vào cột cuối cùng của Bảng 23: ở cả hai loại hàm cửa sổ, hiệu số $r_x(\tau) - r_s(\tau)$ tại mọi độ trễ $\tau \in \{0, 1, 2, 3, 4\}$ đều bằng **chính xác** $1.000.000{,}00 = c^2$. Tại $\tau = 2$ (nửa chu kỳ dao động), giá trị chuẩn hóa của tín hiệu sạch là $-1.000.000$ (tương quan nghịch cực đại, $r_s(2)/r_s(0) = -1{,}0$). Nhưng khi có DC, giá trị này bị kéo thẳng lên $0{,}0$, làm mất dấu vết đối pha của dạng sóng.



Hình 9: Hiện tượng mức một chiều DC $+c$ nâng bổng đường cong tự tương quan chuẩn hóa thêm một lượng $+c^2$, kéo các đỉnh nhiễu vô thanh vượt ngưỡng `VOICING_THRESHOLD` $= 0{,}45$.

Đọc hình. Hình 9 so sánh trực quan hàm tự tương quan chuẩn hóa $r(\tau)/r(0)$ của một khung âm thanh vô thanh (nhiễu trắng ngẫu nhiên, $\sigma = 1000$) trước và sau khi bị nhiễm mức DC $c = +1000$. Đường màu xanh nét đậm biểu diễn tín hiệu sạch đã được trừ trung bình cục bộ: đồ thị dao động ngẫu nhiên quanh trục hoành $0{,}0$, đỉnh cực đại trong dải quét $\tau \in [26, 214]$ chỉ đạt $0{,}1977$, nằm bên trong miền vô thanh an toàn (vùng phủ màu xanh lá, bên dưới đường đứt nét màu đỏ biểu diễn ngưỡng `VOICING_THRESHOLD` $= 0{,}45$). Ngược lại, đường màu cam nét đậm biểu diễn tín hiệu chưa được trừ trung bình: toàn bộ quỹ đạo bị đẩy tịnh tiến lên trên một khoảng $+c^2$, khiến đỉnh cực đại bị đội lên tới $0{,}6023$. Đỉnh này vượt qua ngưỡng đỏ $0{,}45$, kích hoạt cảnh báo sai và đánh dấu sai khung vô thanh thành hữu thanh.

Tóm lại: Mức DC tĩnh c sinh ra thành phần $+c^2 R_w(\tau)$ trong tự tương quan thô, và sau khi chia cho cửa sổ sẽ biến thành một độ lệch dương $+c^2$ đồng đều trên mọi độ trễ, phá hủy ranh giới nhận diện vô thanh và bắt buộc phần cứng phải có khối trừ trung bình cục bộ.

5.2. Praat lấy trung bình trên đoạn nào: 426 mẫu quanh tâm khung

Vấn đề thực tế: Vì sao không lấy trung bình trên toàn bộ 638 mẫu cửa sổ?

Một câu hỏi tự nhiên mà bất kỳ kỹ sư phần cứng nào cũng sẽ đặt ra khi thiết kế khối này: Khung phân tích dài 638 mẫu, vậy tại sao không lấy tổng của toàn bộ 638 mẫu rồi chia cho 638? Việc dùng một độ dài cửa sổ duy nhất cho cả phép tính trung bình lẫn phép nhân cửa sổ Hanning chẳng phải sẽ làm cho bộ đếm địa chỉ đơn giản hơn rất nhiều hay sao?

Lý do nằm ở **tính phi dừng** (non-stationarity) của tiếng nói tự nhiên. Một cửa sổ 638 mẫu ở tần số 16 kHz kéo dài tới 40 ms. Trong khoảng thời gian 40 ms đó, tín hiệu tiếng nói có thể chuyển tiếp từ một phụ âm tắc vô thanh sang một nguyên âm mạnh, hoặc trải qua một biến thiên áp suất đột ngột.

Khi áp dụng cửa sổ Hanning, trọng số ở hai mép ngoài cùng tiệm cận 0 ($w[0] = w[637] = 1/32768 \approx 0{,}00003$), trong khi toàn bộ năng lượng hữu ích tập trung dày đặc ở vùng trung tâm ($w[318] = w[319] = 32767/32768 \approx 1{,}0$). Nếu ta tính trung bình trên toàn bộ 638 mẫu, các đột biến biên độ ở hai đầu mép (vốn sẽ bị cửa sổ Hanning dập tắt) lại bị kéo vào và làm sai lệch giá trị mức một chiều thực tế tại vùng trung tâm. Kết quả là tại tâm khung nơi năng lượng cao nhất, mức DC cục bộ không những không được triệt tiêu mà còn bị lệch đi, để lại một thành phần dư thừa phá vỡ tính đối xứng của tự tương quan.

Giải mã mã nguồn Praat 7.0.03: Dẫn xuất khoảng lấy mẫu 426 mẫu

Để khắc phục nhược điểm trên, Paul Boersma đã chọn một giải pháp tinh tế: **chỉ tính trung bình cục bộ trên đúng hai chu kỳ sóng dài nhất quanh tâm khung** ("one longest period to both sides").

Kiểm tra trực tiếp mã nguồn chuẩn của Praat phiên bản 7.0.03 (tệp `fon/Sound_to_Pitch.cpp`), quy trình này được định nghĩa chính xác qua các dòng mã sau:

1. **Xác định độ dài chu kỳ dài nhất (`Sound_to_Pitch.cpp:326`):**

Listing 20: Độ dài chu kỳ sóng dài nhất trong Praat 7.0.03

```
nsamp_period = Melder_ifloor (1.0 / dx / pitchFloor);
```

Với tần số lấy mẫu $f_s = 16.000$ Hz ($dx = 1/16000$ s) và ngưỡng đáy $F_{\text{floor}} = 75{,}0$ Hz:

$$\texttt{nsamp_period} = \left\lfloor \frac{16000}{75} \right\rfloor = \textbf{213} \text{ mẫu} \tag{267}$$

2. **Định vị ranh giới mẫu bắt đầu và kết thúc (`Sound_to_Pitch.cpp:59--60`):**

Listing 21: Biên giới đoạn lấy trung bình cục bộ trong Praat 7.0.03

```
startSample = rightSample - nsamp_period;
endSample = leftSample + nsamp_period;
```

Theo định nghĩa căn tâm của Praat (Chương 4), `leftSample` và `rightSample` là hai mẫu nằm sát hai bên điểm chính giữa của khung, thỏa mãn hệ thức `leftSample` = `rightSample` -1. Do đó, số lượng mẫu nằm trong đoạn từ `startSample` tới `endSample` là:

$$\begin{aligned} N_{\text{span}} &= \texttt{endSample} - \texttt{startSample} + 1 \\ &= (\texttt{leftSample} + \texttt{nsamp_period}) - (\texttt{rightSample} - \texttt{nsamp_period}) + 1 \\ &= (\texttt{rightSample} - 1 + 213) - (\texttt{rightSample} - 213) + 1 \\ &= 2 \times 213 = \textbf{426} \text{ mẫu} \end{aligned} \tag{268}$$

3. **Tính tổng và chia trung bình (`Sound_to_Pitch.cpp:63--66`):**

Listing 22: Tính tổng và chia trung bình dấu phẩy động trong Praat 7.0.03

```
for (integer i = startSample; i <= endSample; i ++)
    localMean += my z [1] [i];
localMean /= 2 * nsamp_period; // Chia cho 426 trong kieu double
```

4. **Trừ trung bình cục bộ trước khi nhân cửa sổ (`Sound_to_Pitch.cpp:72--78`):**

Listing 23: Trừ trung bình trước khi nhân cửa sổ trong Praat 7.0.03

```
for (integer i = startSample; i <= endSample; i ++)
    thy z [1] [i - startSample + 1] = (my z [1] [i] - localMean) * window [i -
        startSample + 1];
```

Tọa độ hình học trong khung 638 mẫu và lợi thế bộ nhớ RAM vòng

Trong cửa sổ phân tích 638 mẫu (chỉ số mẫu tương đối $n \in [0, 637]$), tâm khung nằm đối xứng tại vị trí giữa mẫu 318 và mẫu 319 (`halfnsamp_window` $= 319$).

Mẫu `rightSample` ứng với chỉ số tương đối 319, còn `leftSample` ứng với chỉ số 318. Tọa độ tương đối của đoạn 426 mẫu lấy trung bình cục bộ là:

$$n_{\text{start}} = 319 - 213 = \mathbf{106} \tag{269}$$

$$n_{\text{end}} = 318 + 213 = \mathbf{531} \tag{270}$$

Số mẫu của đoạn này là $531 - 106 + 1 = \mathbf{426}$ mẫu. Đoạn này bỏ lại đúng 106 mẫu ở mép trái ($0 \ldots 105$) và đúng 106 mẫu ở mép phải ($532 \ldots 637$). Hai phần mép ngoài này chiếm $106/638 \approx 16{,}6\%$ mỗi bên, chính là vùng mà trọng số cửa sổ Hanning suy giảm xuống dưới 0,19 ($w[106] = w[531] \approx 6250/32768 \approx 0{,}191$).

CHI PHÍ (LUT / DSP / chu kỳ)

Lợi ích kiến trúc phần cứng: Ở Chương 4, ta đã thiết kế bộ đệm vòng (Ring Buffer) dung lượng 1024 từ có khả năng lưu trữ trọn vẹn toàn bộ 638 mẫu của khung hiện tại.

- Khi bắt đầu xử lý một khung, bộ điều khiển chỉ cần phát địa chỉ đọc quét từ `rd_base` $+ 106$ tới `rd_base` $+ 531 \pmod{1024}$.
- Khối tính trung bình đọc trực tiếp các mẫu này từ RAM vòng mà **không cần thêm bất kỳ một khối nhớ RAM nào khác**!
- Chi phí bộ nhớ RAM thêm cho khối tính trung bình bằng **chính xác 0 khối M10K**.

Đối chiếu số học: Số thực dấu phẩy động của Praat so với số nguyên của FPGA

Trong phần mềm Praat, biến `localMean` được lưu trữ và tính toán dưới dạng số thực dấu phẩy động chính xác kép (IEEE 754 double precision, 64 bit). Phép chia `localMean /= 426.0` bảo toàn phần thập phân với độ chính xác cao.

Ngược lại, trên phần cứng FPGA, nhằm tiết kiệm tài nguyên logic và duy trì thông lượng thời gian thực, thiết kế Golden v2 quy chuẩn giá trị trung bình về **số nguyên có dấu 16 bit**:

$$\text{mean}_{\text{FPGA}} = \left\lfloor \frac{S + 213}{426} \right\rfloor, \quad \text{với } S = \sum_{j=106}^{531} x[j] \tag{271}$$

Hằng số $+213$ ($= 426/2$) đóng vai trò làm tròn số học đối xứng về số nguyên gần nhất (nearest-integer rounding). Câu hỏi đặt ra là: *Việc làm tròn về số nguyên này làm lệch trung bình bao nhiêu so với số thực của Praat, và có ảnh hưởng đến kết quả F0 cuối cùng hay không?*

1. Đánh giá cận sai số lý thuyết: Với mọi số nguyên tổng S, đặt $S = 426 \cdot q + r$, trong đó thương nguyên $q \in \mathbb{Z}$ và số dư $r \in [0, 425]$. Ta có:

- Giá trị trung bình thực dấu phẩy động của Praat là $\mu_{\text{double}} = q + \frac{r}{426}$.
- Giá trị trung bình số nguyên của FPGA là $\mu_{\text{int}} = \left\lfloor \frac{426q + r + 213}{426} \right\rfloor = q + \left\lfloor \frac{r + 213}{426} \right\rfloor$.

Xét hai trường hợp của số dư r:

- Nếu $0 \le r \le 212$: ta có $r + 213 \le 425 < 426$, do đó $\lfloor (r + 213)/426 \rfloor = 0 \implies \mu_{\text{int}} = q$. Sai số tuyệt đối là:

$$|\mu_{\text{int}} - \mu_{\text{double}}| = \frac{r}{426} \le \frac{212}{426} \approx \mathbf{0{,}49765} \text{ đơn vị biên độ} \tag{272}$$

- Nếu $213 \le r \le 425$: ta có $426 \le r + 213 \le 638$, do đó $\lfloor (r+213)/426 \rfloor = 1 \implies \mu_{\text{int}} = q + 1$. Sai số tuyệt đối là:

$$|\mu_{\text{int}} - \mu_{\text{double}}| = 1 - \frac{r}{426} = \frac{426 - r}{426} \le \frac{426 - 213}{426} = \frac{213}{426} = \mathbf{0{,}50000} \text{ đơn vị biên độ} \tag{273}$$

Như vậy, sai số giữa trung bình số nguyên của FPGA và trung bình số thực của Praat **luôn luôn bị chặn trên bởi** $0{,}5$ **đơn vị biên độ** (trên thang đo 32.768, sai số này chỉ chiếm tối đa $0{,}0015\%$).

2. Kết quả kiểm chứng thực nghiệm trên tệp âm thanh chuẩn:
Kịch bản kiểm chứng `verify_v3/ch05_praat_lines.py` đã chạy phân tích đối soát từng khung trên cả hai tệp âm thanh tổng hợp mẫu:

- **Tệp âm thanh sạch (`synth_glide_vuv_16k.wav`, 277 khung):** Sai số tuyệt đối cực đại đo được là $\max |\mu_{\text{int}} - \mu_{\text{double}}| = 0{,}500000$; sai số trung bình trên toàn tệp là $0{,}228954$ đơn vị; sai số phân vị 95% là $0{,}465258$ đơn vị.
- **Tệp âm thanh có nhiễu 5 dB SNR (`synth_glide_vuv_16k_snr5.wav`, 277 khung):** Sai số tuyệt đối cực đại là $0{,}495305$; sai số trung bình là $0{,}249309$; sai số phân vị 95% là $0{,}472770$ đơn vị.

Sai số này được suy giảm khi nhân với cửa sổ Hanning và tích lũy tự tương quan, bảo đảm kết quả cao độ F_0 cuối cùng của FPGA khớp với Praat trong phạm vi phần mười cent.

Tóm lại: Boersma chọn đoạn 426 mẫu quanh tâm khung (ứng với 2 chu kỳ của 75 Hz) để tránh hiện tượng phi dừng ở hai đầu mép cửa sổ; đoạn này tương ứng với các vị trí 106..531 trong khung 638 mẫu và được đọc trực tiếp từ RAM vòng mà không tốn thêm bộ nhớ; phép làm tròn số nguyên có sai số dưới 0,5 đơn vị biên độ.

5.3. Chia cho hằng số mà khớp bit: Thuật toán nhân nghịch đảo Golden v2

Vấn đề thực tế: Vì sao không dùng bộ chia phần cứng thông thường?

Sau khi tích lũy tổng S của 426 mẫu âm thanh, bước tiếp theo là thực hiện phép chia mean $= \lfloor (S + 213)/426 \rfloor$. Trên vi xử lý HPS hoặc máy tính, câu lệnh `div` chỉ là một chỉ thị đơn lẻ. Nhưng trên FPGA, phép chia là một trong những phép toán tốn kém và nặng nề nhất về mặt silicon.

Nếu ta dùng một bộ chia tổng quát (như IP `LPM_DIVIDE` của Intel hoặc bộ chia tuần hoàn không phục hồi số dư non-restoring divider):

- **Về độ trễ (latency):** Một bộ chia số nguyên có dấu 25 bit cần từ 25 đến 35 chu kỳ xung nhịp để tạo ra thương số, làm chậm đáng kể đường ống dữ liệu.
- **Về tài nguyên phần cứng:** Bộ chia tuần hoàn tiêu tốn nhiều phần tử logic ALM hoặc chu kỳ xung nhịp, trong khi số chia không đổi: **số chia luôn luôn là hằng số cố định** $L = 426$.

Trong toán học số học máy tính (computer arithmetic), phép chia cho một hằng số dương L có thể được thay thế bằng **phép nhân với số nguyên nghịch đảo** M kết hợp phép dịch bit phải k:

$$\left\lfloor \frac{A}{L} \right\rfloor = \left\lfloor \frac{A \cdot M}{2^k} \right\rfloor = (A \cdot M) \gg k, \quad \text{với } M = \left\lceil \frac{2^k}{L} \right\rceil \tag{274}$$

Tuy nhiên, việc áp dụng công thức này vào hệ thống số nguyên có dấu trên phần cứng tiềm ẩn một cạm bẫy chết người về quy tắc làm tròn số học.

Cạm bẫy kỹ thuật: Cắt về 0 của C/Verilog so với làm tròn xuống của Python

Trong ngôn ngữ C và Verilog-2001, toán tử chia số nguyên `/` được định nghĩa theo quy tắc **cắt về số 0** (truncation towards zero):

$$-5/4 = -1, \quad -7/4 = -1, \quad +5/4 = +1 \tag{275}$$

Ngược lại, trong toán học giải tích và ngôn ngữ Python, toán tử `//` thực hiện phép **làm tròn xuống số âm vô cùng** (floor division towards $-\infty$):

$$-5//4 = -2, \quad -7//4 = -2, \quad +5//4 = +1 \tag{276}$$

Khi làm việc với phép dịch phải số học (`>>>` trong Verilog trên toán hạng `signed`):

$$-5 \ggg 2 = -2 \quad (\text{vì biểu diễn bù 2 là } \ldots 11111011_2 \to \ldots 11111110_2 = -2) \tag{277}$$

Phép dịch phải số học bù 2 thực chất là hàm **làm tròn xuống** (floor), đồng nhất với phép chia sàn Python `//`, nhưng lại **sai khác 1 đơn vị** so với phép chia cắt về 0 của C và Verilog trên miền số âm!

Nếu để tổng S là số âm rồi nhân với số nghịch đảo và dịch phải có dấu, ta sẽ gặp hàng loạt lỗi lệch 1 đơn vị biên độ ở các khung có năng lượng âm.

Giải mã sai lầm của Argon: Phân tích thất bại 25% với $M = 26.214, k = 24$

Trong bản thiết kế sơ khai trước đây của tác giả Argon, ông đã đề xuất dùng hằng số nhân $M = 26.214$ và dịch phải $k = 24$ để tính trung bình. Hãy phân tích vì sao con số này là một sai lầm nghiêm trọng:

1. **Sai mục tiêu độ dài cửa sổ:** Giá trị $2^{24}/640 = 16.777.216/640 = 26.214{,}4$. Rõ ràng Argon đang tìm cách chia cho 640 (độ dài cửa sổ cũ của bản v1), không phải chia cho 426 của Praat.
2. **Cắt cụt sai toán học:** Thay vì lấy cận trên $\lceil 26.214{,}4 \rceil = 26.215$, Argon lại cắt cụt xuống 26.214.
3. **Hậu quả sai số:** Kịch bản `verify_v3/ch05_mean_math.py` đã kiểm tra công thức của Argon $((S \cdot 26.214 + 2^{23}) \gg 24)$ trên toàn bộ dải $41.943.040$ giá trị tổng khả dĩ của 640 mẫu. Kết quả: công thức của Argon **sai ở chính xác** $10.485.605$ **giá trị** (tương đương tỷ lệ lỗi thực nghiệm đo được là $24{,}9996\%$). Con số $10.485.595$ nêu trong đề cương chốt bị lệch 10 giá trị so với số đo thực nghiệm toàn dải ($10.485.605 - 10.485.595 = +10$). Một bộ tính trung bình sai tới gần một phần tư số trường hợp là không thể chấp nhận được trong một thiết kế số.

Thuật toán Golden v2: Khớp bit bằng kỹ thuật dời trục không âm

Để loại bỏ rủi ro số âm và bảo đảm kết quả thương số luôn là phép chia sàn số học chính xác, Golden v2 sử dụng kỹ thuật **dời trục không âm** (non-negative biasing):

Bước 1: Cộng độ lệch không âm $B = L \cdot 2^{15}$:
Mỗi mẫu âm thanh đầu vào $x[j]$ là số nguyên có dấu 16 bit nằm trong đoạn $[-32.768, +32.767]$. Nếu ta cộng thêm 32.768 (2^{15}), mẫu âm thanh được ánh xạ sang số nguyên không dấu:

$$x_{\text{biased}}[j] = x[j] + 32.768 \in [0, 65.535] \tag{278}$$

Trên phần cứng, phép cộng này không tốn bộ cộng: ta chỉ cần **đảo ngược bit dấu** $x[15] \oplus 1$ (tương đương phép XOR với `16'h8000`).

Tổng của 426 mẫu sau khi dời trục cộng với hằng số làm tròn $+213$ là:

$$S_{\text{biased}} = \sum_{j=106}^{531} \Big(x[j] + 32.768 \Big) + 213 = S + 213 + \underbrace{426 \times 32.768}_{B = 13.959.168} \tag{279}$$

Bước 2: Xác định miền giá trị của S_{biased}:

- Cực tiểu (khi toàn bộ 426 mẫu đạt -32.768): $S_{\min} = 426 \times (-32.768) = -13.959.168 \implies S_{\text{biased,min}} = 213$.
- Cực đại (khi toàn bộ 426 mẫu đạt $+32.767$): $S_{\max} = 426 \times 32.767 = +13.958.742 \implies S_{\text{biased,max}} = 13.958.742 + 213 + 13.959.168 =$ **27.918.123**.

Vì $27.918.123 < 2^{25} = 33.554.432$, biến S_{biased} **nằm gọn trong thanh ghi số nguyên không dấu 25 bit** (`unsigned [24:0]`), loại bỏ rủi ro dấu âm.

Bước 3: Dẫn xuất hằng số nhân M với $k = 32$:
Chọn số bit dịch phải $k = 32$. Hằng số nghịch đảo M là:

$$M = \left\lceil \frac{2^{32}}{426} \right\rceil = \left\lceil \frac{4.294.967.296}{426} \right\rceil = \lceil 10.082.082{,}85446 \ldots \rceil = \textbf{10.082.083} \tag{280}$$

Ở hệ cơ số 16, $M =$ `0x99D723`. Độ rộng bit của M là:

$$\lfloor \log_2(10.082.083) \rfloor + 1 = 24 \text{ bit} \quad (2^{23} \le 10.082.083 < 2^{24}) \tag{281}$$

Bước 4: Nhân, dịch bit và khôi phục dấu:

1. Tích số không dấu $P = S_{\text{biased}} \times M$ có độ rộng 25 bit + 24 bit = 49 bit.
2. Thương số dời trục:
$$Q_{\text{biased}} = \lfloor P/2^{32} \rfloor = P \gg 32 = P[47:32] \tag{282}$$
Vì $S_{\text{biased}} \leq 27.918.123$, ta có $Q_{\text{biased}} \leq \lfloor 27.918.123/426 \rfloor = 65.535 = 2^{16} - 1$. Thương số Q_{biased} vừa vặn là số nguyên không dấu 16 bit (bit $P[48]$ luôn bằng 0).
3. Khôi phục giá trị trung bình có dấu thực tế bằng cách trừ lại độ lệch 32.768:
$$\text{mean} = Q_{\text{biased}} - 32.768 = Q_{\text{biased}}[15:0] \oplus \texttt{16'h8000} \tag{283}$$
Giá trị `mean` thu được là một số nguyên có dấu 16 bit chuẩn bù 2 trong khoảng $[-32.768, +32.767]$.

► CỔNG KIỂM CHỨNG PHẦN MỀM (SOFTWARE VERIFICATION GATE)

Kiểm chứng vét cạn toàn dải vật lý (Exhaustive Verification):
Kịch bản `verify_v3/ch05_mean_math.py` đã chạy kiểm tra vét cạn trên **toàn bộ** 27.917.911 **giá trị tổng** S khả dĩ từ $-13.959.168$ tới $+13.958.742$.

- Số lỗi so với phép chia sàn toán học chuẩn $\lfloor (S + 213)/426 \rfloor$: **ĐÚNG** 0 **LỖI /** 27.917.911 **TRƯỜNG HỢP** (100,00% khớp bit).
- Đối chiếu với $L = 640$ (bản v1): Với $M = 13.421.773, k = 33$, kiểm chứng vét cạn trên toàn bộ 41.942.401 giá trị tổng cũng cho kết quả 0 **lỗi**.

Tóm lại: Thuật toán Golden v2 chuyển phép chia cho 426 thành phép nhân 25x24-bit không dấu với $M = 10.082.083$ và dịch phải 32 bit sau khi đã dời trục bằng 426×32.768; phương pháp này loại bỏ cạm bẫy số âm và bảo đảm khớp chính xác bit ($0/27.917.911$ lỗi, đạt 100%) trên toàn bộ các giá trị tổng.

5.4. Đường (A): Khối IP Intel LPM_MULT trong Quartus Prime

Tên IP và tài liệu tham chiếu chuẩn của Intel

Trong môi trường thiết kế Intel Quartus Prime, phép nhân số học được hiện thực hóa thông qua khối IP chuẩn công nghiệp **`LPM_MULT`** (thuộc thư viện Library of Parameterized Modules).

Các thông số kỹ thuật, cấu hình thanh ghi và hành vi mô phỏng trong mục này được trích dẫn chính xác từ hai tài liệu kỹ thuật chính thức của Intel/Altera:

1. *Integer Arithmetic IP Cores User Guide* (Mã tài liệu: **UG-01069**, Chương "LPM_MULT IP Core").
2. *Cyclone V Device Handbook, Volume 1: Device Interfaces and Integration* (Mã tài liệu: **CV-52003**, Mục "Variable Precision DSP Blocks in Cyclone V Devices").

Giải thích cặn kẽ từng tham số cấu hình trong Parameter Editor

Khi khởi tạo khối IP `LPM_MULT` trong giao diện Parameter Editor của Quartus Prime để phục vụ thuật toán Golden v2, các tham số bắt buộc phải được thiết lập như sau (mỗi tham số tương ứng với một quyết định kiến trúc cụ thể):

- **`LPM_WIDTHA = 25`** (Độ rộng toán hạng A):
Toán hạng A là tổng tích lũy đã dời trục $S_{\text{biased}} = S + 213 + 426 \times 32.768$. Như đã chứng minh ở mục 5.3, giá trị cực đại của S_{biased} khi toàn bộ 426 mẫu đạt $+32.767$ là 27.918.123. Vì $2^{24} = 16.777.216 < 27.918.123 < 2^{25} = 33.554.432$, toán hạng A bắt buộc phải có độ rộng đúng 25 bit. Nếu chọn 24 bit, tổng sẽ bị tràn số ở các khung âm thanh có biên độ dương lớn.
- **`LPM_WIDTHB = 24`** (Độ rộng toán hạng B):
Toán hạng B là hằng số nhân nghịch đảo $M = 10.082.083$ (giá trị $\lceil 2^{32}/426 \rceil$). Vì $2^{23} \leq M < 2^{24}$, hằng số này cần đúng 24 bit nhị phân. Chọn nhỏ hơn sẽ gây sai lệch thương số (như trường hợp 16 bit của Argon); chọn lớn hơn sẽ làm lãng phí chân silicon của bộ nhân cứng.

- **`LPM_WIDTHP = 49`** (Độ rộng ngõ ra tích số):
  Tích số $P = A \times B$ của hai số nguyên không dấu 25 bit và 24 bit có độ rộng đúng bằng $25 + 24 = 49$ bit. Ngõ ra `result[48:0]` cung cấp đầy đủ 49 bit tích số mà không bị xén tỉa.

- **`LPM_REPRESENTATION = "UNSIGNED"`** (Quy ước dấu của toán hạng):
  Cả hai toán hạng S_{biased} và M đều là các số nguyên dương thuần túy (không dấu). Việc chọn `"UNSIGNED"` cho phép Quartus cấu hình khối nhân cứng xử lý toàn bộ 49 bit dữ liệu theo trọng số nhị phân tự nhiên.

  ▶ HỎI – ĐÁP TƯ DUY: Argon nhầm lẫn tham số biểu diễn dấu của LPM_MULT như thế nào?

  Trong tài liệu cũ của Argon, ông đã viết rằng cấu hình IP `LPM_MULT` với "toán hạng A có dấu (signed), toán hạng B không dấu (unsigned)". Đây là một nhận định sai thực tế phần cứng: theo tài liệu hướng dẫn IP UG-01069 của Intel, khối `LPM_MULT` **chỉ có duy nhất một tham số `LPM_REPRESENTATION`** áp dụng đồng thời cho cả hai cổng ngõ vào `dataa` và `datab`. Nếu chọn `"SIGNED"`, cả hai toán hạng đều bị hiểu là có dấu bù 2; nếu chọn `"UNSIGNED"`, cả hai đều là không dấu. Không thể cấu hình hỗn hợp một cổng signed và một cổng unsigned trong IP `LPM_MULT`. Phương pháp dời trục của Golden v2 đưa cả hai về `"UNSIGNED"` chính là giải pháp xử lý tháo gỡ điểm bế tắc này.

- **`LPM_PIPELINE = 2`** (Số tầng thanh ghi đường ống):
  Tham số này xác định số chu kỳ trễ từ khi đưa dữ liệu vào chân `dataa, datab` đến khi tích số xuất hiện ổn định ở chân `result`. Với giá trị bằng 2, IP sẽ bật cả thanh ghi đầu vào (Input Register Bank) và thanh ghi đầu ra (Output Register Bank) có sẵn bên trong khối silicon DSP. Việc chốt cả hai đầu giúp cô lập đường tới hạn của phép nhân khỏi độ trễ dây nối ngoại vi, bảo đảm mạch đạt tần số $F_{\max} \geq 50$ MHz mà không tốn thêm bất kỳ Flip-Flop nào từ bảng ALM.

- **`DEDICATED_MULTIPLIER_CIRCUITRY = "YES"`** (Sử dụng mạch nhân chuyên dụng):
  Tham số này ra lệnh cho trình biên dịch Quartus Fitter bắt buộc phải ánh xạ phép nhân vào khối cứng Variable Precision DSP Block của Cyclone V, không phân rã thành các bảng tra LUT mềm trong ALM.

Ánh xạ silicon trên kiến trúc DSP Cyclone V (CV-52003)

Theo tài liệu *Cyclone V Device Handbook* (CV-52003, Phần "Variable Precision DSP Blocks"), mỗi khối DSP biến đổi độ chính xác trên chip Cyclone V (5CSXFC6D6F31C6N) có khả năng cấu hình linh hoạt theo các chế độ:

- Ba bộ nhân độc lập kích thước 9×9-bit.
- Hai bộ nhân độc lập kích thước 18×18-bit (hoặc 18×19-bit).
- **Một bộ nhân độc lập kích thước 27×27-bit** (chế độ độc lập lớn nhất).

Phép nhân của ta có kích thước 25×24-bit không dấu. Vì $25 \leq 27$ và $24 \leq 27$, phép nhân này **nằm vừa vặn bên trong đúng 1 khối DSP ở chế độ 27×27-bit**!

- **Số lượng DSP tiêu thụ:** Đúng 1 khối DSP (trên tổng số 112 khối DSP có sẵn trên chip DE10-Standard).
- **Tài nguyên logic ALM:** 0 ALM (do toàn bộ bộ nhân và 2 tầng thanh ghi đường ống nằm trọn vẹn trong silicon DSP).
- **Độ trễ xử lý:** Đúng 2 chu kỳ xung nhịp (khớp với `LPM_PIPELINE = 2`).

Mã khởi tạo khối IP trong hệ thống (Verilog Wrapper)

Đoạn mã Verilog dưới đây minh họa cách thức khởi tạo khối IP `LPM_MULT` được sinh ra từ Parameter Editor của Quartus Prime:

Listing 24: Khởi tạo khối IP LPM_MULT 25x24 unsigned trong Verilog (trích từ UG-01069)

```
lpm_mult #(
    .lpm_hint           ("DEDICATED_MULTIPLIER_CIRCUITRY=YES,MAXIMIZE_SPEED=5"),
    .lpm_pipeline       (2),
```

```
    .lpm_representation ("UNSIGNED"),
    .lpm_type           ("LPM_MULT"),
    .lpm_widtha         (25),
    .lpm_widthb         (24),
    .lpm_widthp         (49)
) u_lpm_mult_mean (
    .clock  (clk),
    .clken  (1'b1),
    .aclr   (!rst_n),
    .dataa  (acc_biased),       // 25-bit unsigned sum (S_biased)
    .datab  (24'd10082083),     // 24-bit unsigned constant M
    .result (mult_prod)         // 49-bit unsigned product
);
```

Tóm lại: Khối IP Intel LPM_MULT được cấu hình 25x24-bit không dấu với LPM_PIPELINE = 2; phép nhân này vừa khít một khối DSP Cyclone V ở chế độ 27x27, tiêu tốn đúng 1 DSP, 0 ALM và có độ trễ 2 chu kỳ.

5.5. Đường (B): Hiện thực hóa phần cứng HDL tự viết

Ý tưởng kiến trúc và cơ chế phối hợp tự động với RAM vòng

Module phần cứng tự viết `ch05_local_mean.v` được thiết kế với mục tiêu tối ưu hóa chu kỳ, tự động hóa toàn bộ quá trình đọc dữ liệu từ bộ đệm vòng và thực hiện phép trừ trung bình cục bộ cho từng khung.


Kiến trúc hoạt động của module được chia làm hai pha kế tiếp nhau:

1. **Pha 1: Đọc và tích lũy 426 mẫu trung tâm:**
   Khi nhận xung kích hoạt `start = 1` từ bộ điều khiển khung, mạch chuyển sang trạng thái phát địa chỉ đọc `STATE_ISSUE`. Bộ đếm `issue_cnt` quét tuần tự 426 chỉ số offset từ 106 tới 531, đặt lên chân `rd_sample_idx` và bật cờ `rd_en = 1`. Bộ đệm vòng (Chương 4) nhận địa chỉ và trả về mẫu âm thanh `rd_data` kèm cờ `rd_valid = 1` sau đúng 1 chu kỳ trễ đọc.

   Các mẫu `rd_data` được chuyển sang miền không âm bằng cổng XOR với `16'h8000` (cộng 32.768) và đưa vào bộ tích lũy 25 bit `acc` (đã được nạp sẵn hằng số $+213$ khi khởi động). Sau đúng 426 chu kỳ nạp mẫu, biến `acc` chứa trọn vẹn giá trị tổng S_{biased}.

2. **Pha 2: Nhân đường ống và chốt trung bình:**
   Mạch đi qua hai tầng đường ống: tầng `STATE_MULT1` chốt hai toán hạng vào thanh ghi `mult_a_r` và `mult_b_r`; tầng `STATE_MULT2` thực hiện phép nhân nhị phân 25×24 bit, chốt kết quả vào thanh ghi 49 bit `mult_prod_r`. Ở trạng thái `STATE_DONE`, mạch trích xuất các bit $[47:32]$, đảo bit MSB để trừ 32.768, chốt kết quả vào thanh ghi ngõ ra `mean_out` và bật cờ `mean_valid = 1`.

3. **Pha 3: Trừ trung bình dòng dữ liệu (Streaming Subtraction):**
   Sau khi `mean_out` đã được chốt cố định, trong pha cửa sổ hóa Hanning tiếp theo (Chương 6), 638 mẫu của khung được đọc lại từ RAM vòng và đưa vào cổng `sub_data_in`. Mạch thực hiện phép trừ có dấu 17 bit $d[n] = x[n] - $ `mean_out`, đưa ra chân `diff_data_out[16:0]` kèm cờ `diff_valid_out = 1`.



Hình 10: Sơ đồ kiến trúc vi mô phần cứng khối tính trung bình cục bộ (`ch05_local_mean.v`), minh họa bộ đếm địa chỉ quét 426 mẫu, bộ tích lũy 25-bit dời trục, khối nhân đường ống 2 tầng và bộ trừ 17-bit.

Đọc hình. Hình 10 mô tả chi tiết dòng chảy dữ liệu và điều khiển bên trong khối `ch05_local_mean.v`. Ở góc trên bên trái, xung `start` kích hoạt FSM và bộ đếm địa chỉ, phát ra cờ đọc `rd_en` và địa chỉ tương đối `rd_sample_idx` quét từ 106 đến 531 nối sang RAM vòng. Mẫu dữ liệu phản hồi `rd_data` đi qua khối chuyển đổi không âm $\oplus$`16'h8000` rồi nạp vào bộ tích lũy 25 bit (đã chứa sẵn $+213$). Giá trị tổng S_{biased} đi tiếp vào bộ nhân đường ống 2 tầng 25×24-bit (ánh xạ vào 1 khối DSP), nhân với hằng số $M = 10.082.083$. Tích số 49 bit đi qua khối trích xuất bit $[47:32]$ và đổi dấu để chốt vào thanh ghi `mean_out[15:0]`, đồng thời bật cờ báo `mean_valid`. Ở nửa dưới, dòng dữ liệu mẫu `sub_data_in` đi vào bộ trừ 17 bit, trừ đi `mean_out` để tạo ra tín hiệu sai phân $d[n]$ phục vụ cho khối nhân cửa sổ Hanning.

Trích dẫn mã nguồn HDL cốt lõi

Đoạn mã Verilog-2001 dưới đây trích dẫn trực tiếp từ tệp `rtl/v3/ch05_local_mean.v`, thể hiện toàn bộ máy trạng thái FSM và đường ống tính toán:

Listing 25: Máy trạng thái FSM và đường ống tính trung bình cục bộ (`rtl/v3/ch05_local_mean.v:102--174`)

```
            case (state)
                STATE_IDLE: begin
                    busy       <= 1'b0;
                    rd_en      <= 1'b0;
                    mean_valid <= 1'b0;
                    if (start) begin
                        busy          <= 1'b1;
                        mean_valid    <= 1'b0;
                        issue_cnt     <= 10'd0;
                        collect_cnt   <= 10'd0;
                        acc           <= 25'd213; // Reset accumulator with +213
                        rd_en         <= 1'b1;
                        rd_sample_idx <= SPAN_OFFSET[ADDR_WIDTH-1:0]; // Start at 106
                        state         <= STATE_ISSUE;
                    end
                end

                STATE_ISSUE: begin
                    // Issue read requests for all 426 samples
                    if (issue_cnt < SPAN_LEN - 1) begin
                        issue_cnt     <= issue_cnt + 1'b1;
                        rd_sample_idx <= SPAN_OFFSET[ADDR_WIDTH-1:0] + (issue_cnt + 1'b1);
                        rd_en         <= 1'b1;
                    end else begin
                        rd_en         <= 1'b0;
                    end

```

```
129                     // Concurrently accumulate returning samples from ring buffer
130                     if (rd_valid) begin
131                         // Map int16 [-32768, 32767] to uint16 [0, 65535] via inversion
                                of MSB (XOR 0x8000)
132                         acc         <= acc + {9'd0, (rd_data ^ 16'h8000)};
133                         collect_cnt <= collect_cnt + 1'b1;
134                         if (collect_cnt == SPAN_LEN - 1) begin
135                             state <= STATE_MULT1;
136                         end
137                     end else if (issue_cnt == SPAN_LEN - 1) begin
138                         state <= STATE_WAIT_RD;
139                     end
140                 end
141
142                 STATE_WAIT_RD: begin
143                     rd_en <= 1'b0;
144                     if (rd_valid) begin
145                         acc         <= acc + {9'd0, (rd_data ^ 16'h8000)};
146                         collect_cnt <= collect_cnt + 1'b1;
147                         if (collect_cnt == SPAN_LEN - 1) begin
148                             state <= STATE_MULT1;
149                         end
150                     end
151                 end
152
153                 STATE_MULT1: begin
154                     // Pipeline stage 1: latch multiplier operands (25x24 unsigned)
155                     mult_a_r <= acc;
156                     mult_b_r <= MULT_M;
157                     state    <= STATE_MULT2;
158                 end
159
160                 STATE_MULT2: begin
161                     // Pipeline stage 2: compute 49-bit unsigned product
162                     mult_prod_r <= mult_a_r * mult_b_r;
163                     state       <= STATE_DONE;
164                 end
165
166                 STATE_DONE: begin
167                     // Quotient Q_biased is bits [47:32] (product shifted right by 32)
168                     // Restore signed value: mean = Q_biased - 32768 (invert MSB of
                            16-bit word)
169                     mean_out   <= {~mult_prod_r[47], mult_prod_r[46:32]};
170                     mean_valid <= 1'b1;
171                     busy       <= 1'b0;
172                     state      <= STATE_IDLE;
173                 end
```

Giải thích cặn kẽ mã nguồn Verilog từng dòng và giao thức cờ `mean_valid`

- **Dòng 103–117 (Trạng thái `STATE_IDLE`):** Khi ở trạng thái rỗi, mạch hạ cờ `busy = 0`, cờ `rd_en = 0` và cờ `mean_valid = 0`. Việc xóa `mean_valid` về 0 tại đây thực thi giao thức xung 1 chu kỳ (*1-cycle pulse*): cờ chỉ tích cực trong đúng chu kỳ chốt ngõ ra ở `STATE_DONE` rồi lập tức hạ xuống, tránh gây kích hoạt lặp ở các khối tiêu thụ hạ lưu. Khi có xung `start = 1`, mạch bật `busy = 1`, đặt lại hai bộ đếm `issue_cnt = 0` và `collect_cnt = 0`, nạp sẵn độ lệch làm tròn `acc = 25'd213`, phát địa chỉ đọc đầu tiên `rd_sample_idx` $= 106$ (`SPAN_OFFSET`) và bật `rd_en = 1` để chuyển sang `STATE_ISSUE`.
- **Dòng 119–140 (Trạng thái `STATE_ISSUE`):** Trong trạng thái này, mạch đồng thời thực hiện hai nhiệm vụ: phát địa chỉ đọc và thu nhận mẫu trả về. Ở dòng 121–127, mỗi chu kỳ bộ đếm `issue_cnt` tăng 1 và phát địa chỉ `SPAN_OFFSET` + `issue_cnt` + 1. Khi đã phát đủ 426 địa chỉ (`issue_cnt == 425`), cờ `rd_en` được hạ về 0. Song song với đó, ở dòng 130–139, mỗi khi cờ `rd_valid = 1` từ RAM vòng báo về, mẫu `rd_data` được ánh xạ thành số không âm `(rd_data ^ 16'h8000)` rồi cộng dồn vào thanh ghi `acc`. Khi bộ đếm tích lũy `collect_cnt` chạm mốc 425 (đủ 426 mẫu), mạch chuyển thẳng sang trạng thái nhân `STATE_MULT1`.

- **Dòng 142–151 (Trạng thái `STATE_WAIT_RD`):** Nếu việc phát địa chỉ hoàn tất trước khi toàn bộ mẫu kịp trả về (do độ trễ đọc của RAM vòng), mạch dừng phát (`rd_en = 0`) và chuyển sang trạng thái chờ này để thu nốt những mẫu cuối cùng cho tới khi `collect_cnt == 425`.
- **Dòng 153–158 (Trạng thái `STATE_MULT1`):** Tầng thanh ghi đầu vào của bộ nhân. Mạch chốt tổng `acc` vào thanh ghi `mult_a_r` và nạp hằng số $M = 10.082.083$ vào `mult_b_r`, sau đó chuyển sang `STATE_MULT2`. Tầng này tương ứng với `INPUT_REGISTER` của khối DSP.
- **Dòng 160–164 (Trạng thái `STATE_MULT2`):** Thực hiện phép nhân 25×24 bit không dấu: `mult_prod_r <= mult_a_r * mult_b_r`. Tích số 49 bit được chốt vào thanh ghi ngõ ra của bộ nhân, tương ứng với `OUTPUT_REGISTER` của khối DSP.
- **Dòng 166–173 (Trạng thái `STATE_DONE`):** Trích xuất thương số từ các bit $[47 : 32]$: bit 47 được đảo dấu (`~mult_prod_r[47]`) nhằm trừ đi 32.768, ghép với các bit `mult_prod_r[46:32]` tạo thành giá trị trung bình có dấu 16 bit `mean_out`. Cờ `mean_valid` được phát xung lên 1 trong đúng 1 chu kỳ, cờ `busy` hạ xuống 0 và mạch chuyển về trạng thái `STATE_IDLE`. Đồng thời, thanh ghi `mean_out` giữ nguyên giá trị ổn định cho toàn bộ các phép trừ trong khung.

Trích dẫn mã nguồn mô hình song sinh Python

Dưới đây là đoạn mã mô phỏng chu kỳ bit-đối-bit trích từ lớp `LocalMeanTwin` trong tệp `verify_v3/ch05_mean_twin.py`:

Listing 26: Mô hình song sinh Python chu-kỳ-đối-chu-kỳ (`verify_v3/ch05_mean_twin.py:69--126`)

```
        if self.state == 0:  # STATE_IDLE
            next_busy = 0
            next_rd_en = 0
            if start:
                next_busy = 1
                next_mean_valid = 0
                next_issue_cnt = 0
                next_collect_cnt = 0
                next_acc = 213
                next_rd_en = 1
                next_rd_sample_idx = K.MEAN_OFFSET  # 106
                next_state = 1  # STATE_ISSUE

        elif self.state == 1:  # STATE_ISSUE
            if self.issue_cnt < K.MEAN_SPAN - 1:
                next_issue_cnt = self.issue_cnt + 1
                next_rd_sample_idx = K.MEAN_OFFSET + next_issue_cnt
                next_rd_en = 1
            else:
                next_rd_en = 0

            if rd_valid:
                u16_sample = (rd_data & 0xFFFF) ^ 0x8000
                next_acc = self.acc + u16_sample
                next_collect_cnt = self.collect_cnt + 1
                if self.collect_cnt == K.MEAN_SPAN - 1:
                    next_state = 3  # STATE_MULT1
            elif self.issue_cnt == K.MEAN_SPAN - 1:
                next_state = 2  # STATE_WAIT_RD

        elif self.state == 2:  # STATE_WAIT_RD
            next_rd_en = 0
            if rd_valid:
                u16_sample = (rd_data & 0xFFFF) ^ 0x8000
                next_acc = self.acc + u16_sample
                next_collect_cnt = self.collect_cnt + 1
                if self.collect_cnt == K.MEAN_SPAN - 1:
                    next_state = 3  # STATE_MULT1

        elif self.state == 3:  # STATE_MULT1
```

```
            next_mult_a_r = self.acc
            next_mult_b_r = K.M_MEAN
            next_state = 4  # STATE_MULT2

        elif self.state == 4:  # STATE_MULT2
            next_mult_prod_r = self.mult_a_r * self.mult_b_r
            next_state = 5  # STATE_DONE

        elif self.state == 5:  # STATE_DONE
            # Mean extraction
            q_biased = (self.mult_prod_r >> 32) & 0xFFFF
            # Subtract 32768 to restore signed int16
            mean_signed = q_biased - 32768
            next_mean_out = mean_signed
            next_mean_valid = 1
            next_busy = 0
            next_state = 0  # STATE_IDLE
```

Bảng đối chiếu dòng mã giữa Python Twin và Verilog HDL

Bảng 24 đối soát trực tiếp từng dòng mã logic giữa mô hình song sinh Python và hiện thực phần cứng Verilog, chứng minh tính tương đương về mặt chức năng và thời gian nhịp.

Bảng 24: Bảng đối chiếu trực tiếp giữa mã nguồn mô hình song sinh Python và Verilog HDL

Python Twin (Dòng)	Verilog HDL (Dòng)	Ý nghĩa kiến trúc và vai trò phần cứng
Dòng 69–80	Dòng 103–117	Trạng thái `STATE_IDLE`: xóa `mean_valid` về 0 (giao thức xung 1 chu kỳ), chờ xung `start`, nạp sẵn hằng số làm tròn $+213$ vào `acc`, bật `rd_en` và khởi tạo địa chỉ đọc đầu tiên 106.
Dòng 82–88	Dòng 120–127	Trạng thái `STATE_ISSUE`: tăng bộ đếm `issue_cnt`, phát địa chỉ quét từ 106 tới 531, tự động hạ `rd_en` khi phát đủ 426 địa chỉ.
Dòng 90–97	Dòng 130–139	Đối dấu mẫu âm thanh sang số dương (`XOR 0x8000`), tích lũy vào thanh ghi 25 bit `acc`, chuyển sang nhân khi đủ 426 mẫu.
Dòng 99–106	Dòng 142–151	Trạng thái `STATE_WAIT_RD`: chờ thu nhận nốt các mẫu còn lại trên đường truyền từ RAM vòng.
Dòng 108–111	Dòng 153–158	Trạng thái `STATE_MULT1`: chốt toán hạng S_{biased} và hằng số $M = 10.082.083$ vào tầng thanh ghi ngõ vào bộ nhân.
Dòng 113–115	Dòng 160–164	Trạng thái `STATE_MULT2`: tính tích số 49 bit không dấu, chốt vào thanh ghi ngõ ra của khối nhân DSP.
Dòng 117–125	Dòng 166–173	Trạng thái `STATE_DONE`: dịch phải 32 bit, trừ 32.768 bằng cách đảo bit 15, chốt `mean_out` và phát xung 1 chu kỳ `mean_valid = 1`.

Đối chiếu tính tương đương với khối IP Intel LPM_MULT

Thiết kế HDL tự viết tương đương về bit và chu kỳ với đường (A) IP Intel `LPM_MULT` vì ba lý do kiến trúc:

1. **Cấu trúc hai tầng thanh ghi đường ống:** Hai trạng thái `STATE_MULT1` và `STATE_MULT2` trong FSM tương ứng chính xác với hai tầng thanh ghi cứng `INPUT_REGISTER` và `OUTPUT_REGISTER` được kích hoạt khi cấu hình `LPM_PIPELINE = 2`.
2. **Độ rộng và biểu diễn toán hạng không dấu:** Toán hạng 25 bit và 24 bit được nhân thuần túy không dấu, khớp đúng chế độ cấu hình `LPM_REPRESENTATION = "UNSIGNED"`.
3. **Trích xuất và khôi phục dấu chính xác:** Thao tác trích xuất `mult_prod_r[47:32]` và đảo bit 15 tương đương toán học với phép trừ 32.768, tái tạo chính xác giá trị trung bình có dấu 16 bit mà không gây lệch dù chỉ một bit đơn vị LSB.

Đánh đổi kiến trúc: Thay đổi lựa chọn phần cứng thì sao?

- **Nếu bỏ bớt 1 tầng thanh ghi (chỉ dùng `LPM_PIPELINE = 1`):** Độ trễ tính toán giảm đi đúng 1 chu kỳ xung nhịp (tổng thời gian tính trung bình từ 429 chu kỳ giảm xuống 428 chu kỳ). Tuy nhiên, đường tới hạn

phải chạy xuyên suốt từ thanh ghi tích lũy `acc`, qua dây nối Fitter, đi vào bộ nhân và dừng ở thanh ghi tích số. Ở tần số 50 MHz, thay đổi này không cải thiện đáng kể thông lượng (1 chu kỳ trên 500.000 chu kỳ hop là $0{,}0002\%$), nhưng lại làm giảm biên độ an toàn định thời (slack). Ta chọn giữ nguyên 2 tầng thanh ghi để bảo đảm mạch hoạt động ổn định và đáp ứng định thời.

- **Nếu thực hiện phép trừ $d = x -$ mean bằng mạch tổ hợp thuần:** Tiết kiệm được 1 chu kỳ trễ trên đường dẫn dữ liệu sang khối Hanning. Tuy nhiên, ngõ ra của RAM vòng sẽ phải đi qua bộ trừ 17 bit rồi chạy thẳng tới bộ nhân Hanning (Chương 6). Quãng đường logic kéo dài này sẽ trở thành đường tới hạn chi phối tần số F_{max} của toàn chip. Do đó, việc chốt thanh ghi `diff_data_out` tại ngõ ra của bộ trừ là quyết định đúng đắn.

Tóm lại: Khối HDL tự viết `ch05_local_mean.v` tích hợp FSM tự động quét 426 mẫu từ RAM vòng, tích lũy dời trục và nhân đường ống 2 tầng tương đương khối IP LPM_MULT; bộ trừ 17-bit có chốt thanh ghi bảo đảm cách ly đường tới hạn cho các khối xử lý tiếp theo.

5.6. Bộ lọc loại bỏ thành phần một chiều DC-Blocker (tùy chọn)

Vấn đề thực tế: Hiện tượng trôi dạt đường đáy tần số cực thấp

Trong các bản ghi âm thực địa, ngoài mức DC tĩnh cố định, tín hiệu tiếng nói thường xuyên bị nhiễm hiện tượng **trôi dạt đường đáy** (baseline drift hoặc low-frequency rumble). Đây là các dao động điện áp tần số cực thấp (từ $0{,}1$ Hz đến 5 Hz) sinh ra do rung động cơ học của micro, luồng gió phả vào màng thu, hoặc sự thay đổi nhiệt độ của mạch tiền khuếch đại analog.

Hiện tượng trôi dạt này khiến mức một chiều cục bộ thay đổi liên tục giữa các khung: khung trước có thể bị lệch $+800$, khung sau lại trôi xuống -600. Mặc dù phép trừ trung bình cục bộ của Praat (mục 5.2) xử lý tốt mức DC tĩnh trong từng khung đơn lẻ, nhưng sự biến thiên dốc của đường đáy ngay trong lòng một cửa sổ 40 ms có thể gây méo mó dạng sóng. Để lọc sạch tín hiệu trước khi đưa vào các thuật toán ước lượng cao độ, một bộ lọc khử thành phần một chiều **DC-Blocker** là công cụ tiền xử lý hữu hiệu.

Hàm truyền, vị trí điểm cực - điểm không và tần số cắt

Bộ lọc DC-Blocker chuẩn là một bộ lọc số IIR (Infinite Impulse Response) bậc 1 có hàm truyền đạt trong miền Z:

$$H(z) = \frac{1 - z^{-1}}{1 - \alpha z^{-1}} \tag{284}$$

với hệ số phản hồi α được chọn có dạng lũy thừa của 2 để tối ưu hóa phần cứng:

$$\alpha = 1 - 2^{-8} = 1 - \frac{1}{256} = \frac{255}{256} = \mathbf{0{,}99609375} \tag{285}$$

1. Phân tích điểm cực và điểm không:

- **Điểm không (Zero) tại $z = 1$ ($\omega = 0$ rad/mẫu, ứng với tần số 0 Hz):**
  Tại điểm 0 Hz, tử số $1 - z^{-1} = 1 - 1 = 0$, do đó $H(1) = 0$. Đáp ứng biên độ đạt $-\infty$ dB, triệt tiêu thành phần điện áp một chiều tĩnh.
- **Điểm cực (Pole) tại $z = \alpha = 0{,}99609375$ (nằm trên trục thực dương):**
  Vì $|\alpha| < 1$, điểm cực nằm bên trong vòng tròn đơn vị, bảo đảm bộ lọc IIR **ổn định tiệm cận** (BIBO stable).

2. Dẫn xuất tần số cắt -3 dB (f_c):

Tần số cắt tại điểm công suất giảm một nửa ($|H(e^{j\omega_c})|^2 = 1/2$) được xác định từ phương trình:

$$\frac{|1 - e^{-j\omega_c}|^2}{|1 - \alpha e^{-j\omega_c}|^2} = \frac{2 - 2\cos\omega_c}{1 + \alpha^2 - 2\alpha\cos\omega_c} = \frac{1}{2} \tag{286}$$

Nhân chéo và rút gọn, ta thu được biểu thức giải tích chính xác:

$$\cos\omega_c = \frac{3 - \alpha^2}{2(2 - \alpha)} \tag{287}$$

Với $\alpha = 0{,}99609375$, ta tính được tần số góc $\omega_c \approx 0{,}00389868$ rad/mẫu. Ở tần số lấy mẫu $f_s = 16.000$ Hz, tần số cắt chính xác là:

$$f_c = \frac{\omega_c \cdot f_s}{2\pi} = \mathbf{9{,}928}\ \text{Hz} \tag{288}$$

Công thức xấp xỉ bậc nhất cho kết quả gần sát:

$$f_{c,\text{approx}} = \frac{(1-\alpha) f_s}{2\pi} = \frac{2^{-8} \times 16.000}{2\pi} \approx 9{,}947\ \text{Hz} \approx 9{,}9\ \text{Hz} \tag{289}$$

(trích xuất từ log kiểm chứng `verify_v3/ch05_dc_effect.log`).

3. Đáp ứng biên độ và pha tại tần số đáy ($F_{\text{floor}} = 75$ Hz):
Tần số cắt $f_c \approx 9{,}9$ Hz nằm rất xa bên dưới tần số đáy thấp nhất của giọng người (75 Hz). Tại $f = 75$ Hz:

- Độ lợi biên độ: $|H(75\ \text{Hz})| = 0{,}993227$ (độ suy hao chỉ $-0{,}0590$ **dB**, không làm giảm đáng kể âm lượng tiếng nói).
- Độ lệch pha: $\angle H(75\ \text{Hz}) = +7{,}5691°$ (pha sớm nhẹ, tuyến tính trong dải âm vực).

4. Đáp ứng bước nhảy thời gian (Step Response):
Khi có một bước nhảy điện áp một chiều $x[n] = +1000$ xuất hiện ở ngõ vào, ngõ ra của bộ lọc suy giảm theo hàm mũ $y[n] = 1000 \cdot \alpha^n$. Hằng số thời gian suy giảm bằng $\tau = -1/\ln(\alpha) \approx 255{,}5$ mẫu (16,0 ms). Sau 1000 mẫu (62,5 ms), giá trị ngõ ra chỉ còn 19,96, và sau 2000 mẫu (125 ms) giảm còn 0,40, triệt tiêu độ lệch DC.

Phương trình sai phân và hiện thực hóa phần cứng không tốn bộ nhân

Biến đổi ngược phương trình hàm truyền miền Z về miền thời gian rời rạc:

$$y[n] - \alpha y[n-1] = x[n] - x[n-1] \tag{290}$$

Thay $\alpha = 1 - 2^{-8}$, ta có:

$$\begin{aligned} y[n] &= x[n] - x[n-1] + (1 - 2^{-8}) y[n-1] \\ &= \underbrace{x[n] - x[n-1]}_{dx[n]} + y[n-1] - (y[n-1] \gg 8) \end{aligned} \tag{291}$$

► NHÌN THẤY VẬT LÝ

Đặc tính phần cứng: Phép nhân với $\alpha = 0{,}99609375$ được thực hiện bằng **phép dịch phải số học 8 bit và phép trừ**, không cần khối nhân DSP. Khối DC-Blocker **không tiêu tốn bất kỳ khối DSP nào**, toàn bộ datapath được tổng hợp từ logic cộng trừ cơ bản của ALM.

Thiết kế thanh ghi trạng thái 36-bit chống hiện tượng Limit Cycle


Một cạm bẫy kinh điển khi thiết kế bộ lọc IIR số nguyên là **hiện tượng chu trình giới hạn** (limit cycle) do cắt cụt số học:

- Nếu lưu trạng thái $y[n-1]$ bằng số nguyên 16 bit không có phần thập phân, khi biên độ $|y[n-1]| < 256$, phép dịch phải $y[n-1] \gg 8$ sẽ bị cắt cụt về đúng 0.
- Khi đó, thành phần phản hồi tiêu tán biến mất, bộ lọc bị kẹt vĩnh viễn ở một mức DC tĩnh giả tạo có biên độ lên tới ± 255 đơn vị!

Để ngăn ngừa chu trình giới hạn, module `ch05_dc_blocker.v` mở rộng thanh ghi tích lũy trạng thái nội bộ `w_acc` lên 36 **bit có dấu theo định dạng Q20.16** (20 bit phần nguyên và 16 bit phần thập phân):

- Tín hiệu vi phân đầu vào $dx[n] = x[n] - x[n-1]$ có độ rộng 17 bit có dấu ($[-65535, +65535]$), được nhân với 2^{16} bằng cách dịch trái 16 bit: `dx_scaled = {dx, 16'd0}`.
- Độ phân giải phản hồi đạt tới $2^{-16} \approx 0{,}000015$, xóa sạch mọi sai số cắt cụt.

- 20 bit phần nguyên cung cấp độ dự trữ biên độ an toàn cực lớn, ngăn ngừa hiện tượng tràn số ngay cả khi tín hiệu đầu vào nhảy đột ngột từ cực âm -32.768 lên cực dương $+32.767$.
- Ngõ ra 16 bit được làm tròn số học bằng cách cộng 2^{15} (`36'sh0000_8000`), dịch phải 16 bit và đi qua bộ kẹp bão hòa đối xứng $[-32.768, +32.767]$.



Hình 11: Kiến trúc phần cứng bộ lọc DC-Blocker IIR bậc 1 (`ch05_dc_blocker.v`), sử dụng bộ trừ đầu vào, thanh ghi trạng thái 36-bit Q20.16, mạch dịch phải 8-bit và bộ ghép kênh bypass.

Đọc hình. Hình 11 trình bày kiến trúc vi mô của khối `ch05_dc_blocker.v`. Tín hiệu vào `sink_data` đi qua tầng trễ z^{-1} và bộ trừ để tạo ra sai phân bậc nhất $dx[n]$. Giá trị này được dịch trái 16 bit đưa vào bộ cộng trạng thái 36-bit, kết hợp với nhánh phản hồi qua bộ dịch phải 8 bit để tạo ra độ lợi $\alpha = 1 - 2^{-8}$. Kết quả sau đó được làm tròn đối xứng $+2^{15}$, dịch phải 16 bit và đi qua bộ bão hòa số nguyên 16 bit. Một bộ ghép kênh $2:1$ ở ngõ ra được điều khiển bởi tín hiệu `bypass`: khi `bypass = 0`, mạch đưa ra tín hiệu đã lọc; khi `bypass = 1`, tín hiệu đầu vào đi thẳng tới ngõ ra `source_data` mà không bị can thiệp.

Vì sao tùy chọn và mặc định BYPASS khi so với Praat?

Trong quy trình tính toán chuẩn của Praat (`Sound_to_Pitch.cpp`), **Paul Boersma không sử dụng bộ lọc DC-Blocker**. Thay vào đó, Praat dựa vào bước trừ trung bình cục bộ trên từng khung (mục 5.2).

Việc bật bộ lọc DC-Blocker sẽ làm dịch pha nhẹ ($+7{,}57°$ tại 75 Hz) và làm thay đổi rất nhỏ biên độ của các sóng hài tần số thấp. Mặc dù sự thay đổi này có lợi cho việc nghe thực tế, nhưng nó sẽ làm xuất hiện độ lệch vài phần trăm cent so với kết quả tham chiếu của phần mềm Praat 7.0.03 trên máy tính.

▶ HỎI – ĐÁP TƯ DUY: Argon nói bộ lọc DC-Blocker để chống bão hòa ADC, có đúng không?

Trong tài liệu v1, Argon viết rằng bộ lọc DC-Blocker được đưa vào "để chống bão hòa bộ chuyển đổi tương tự - số (ADC)". Nhận định này không phù hợp với kiến trúc hệ thống thực tế:

- Trên bo mạch DE10-Standard trong hướng thiết kế hiện tại, luồng âm thanh được đọc từ **tệp WAV số hóa trên thẻ nhớ SD thông qua vi xử lý HPS**, sau đó đẩy qua cầu giao tiếp vào FPGA. Hệ thống **không có khối ADC analog nào** nối trực tiếp vào luồng xử lý F0.
- Một bộ lọc số đặt *bên trong* FPGA không bao giờ có thể "chống bão hòa" cho một phần cứng ADC đặt *ở bên ngoài* (nếu ADC bị bão hòa điện áp ở phần cứng, tín hiệu số đưa vào FPGA đã bị xén bằng phẳng ngọn từ trước, không bộ lọc số nào có thể phục hồi lại được).
- Do đó, ta khẳng định chính xác: Khối DC-Blocker là một module tiền xử lý số học thuần túy nhằm loại bỏ trôi dạt đường đáy tần số cực thấp; và trong toàn bộ các phép đo kiểm chuẩn đối soát với Praat 7.0.03, **khối này bắt buộc phải được đặt ở chế độ BYPASS (`bypass = 1`)**.

Tóm lại: Khối DC-blocker IIR bậc 1 với $\alpha = 1 - 2^{-8}$ ($f_c \approx 9{,}9$ Hz) loại bỏ thành phần trôi dạt một chiều mà không cần bộ nhân DSP; thanh ghi 36-bit Q20.16 ngăn ngừa hiện tượng limit cycle; khối này được đặt mặc định bypass khi so sánh đối soát với Praat 7.0.03.

5.7. Kiểm chứng mô hình song sinh Python và mô phỏng chu kỳ HDL

Để bảo đảm tính tương đương bit-đối-bit và chu kỳ-đối-chu kỳ giữa mô hình song sinh Python (`verify_v3/ch05_mean_twin.py`) và hai khối RTL gồm `ch05_local_mean.v` cùng `ch05_dc_blocker.v`, toàn bộ quy trình kiểm thử được xây dựng dựa trên nguyên tắc kích thích đồng bộ và đối soát nghiêm ngặt.

Quy ước lấy mẫu tín hiệu tổ hợp và tuần tự trong Testbench

Một lỗi phổ biến dẫn đến sai lệch pha chu kỳ giả tạo giữa mô phỏng phần mềm và phần cứng số là sự không nhất quán về thời điểm lấy mẫu tín hiệu (race condition quanh sườn xung nhịp). Trong testbench của Chương 5 (`tb/v3/tb_ch05_local_mean.v` và `tb/v3/tb_ch05_dc_blocker.v`), quy ước chuẩn hóa sau đây được áp dụng nhất quán:

- **Tín hiệu kích thích đầu vào (Stimulus driving):**
  Được gán tại sườn âm của xung nhịp (`@(negedge clk)`), bảo đảm thời gian thiết lập (setup time) và giữ (hold time) dồi dào trước khi sườn dương xung nhịp tiếp theo xuất hiện.
- **Tín hiệu tổ hợp ngõ ra (Combinational outputs):**
  Sau khi kích thích đầu vào thay đổi, testbench chờ một khoảng trễ nhỏ `#1` (1 đơn vị thời gian mô phỏng) để toàn bộ mạng cổng logic tổ hợp ổn định, sau đó mới kiểm tra và đối soát (ví dụ cờ `sink_ready` trong giao thức Avalon-ST với `readyLatency = 0`).
- **Tín hiệu tuần tự ngõ ra (Registered outputs):**
  Các tín hiệu đồng bộ từ thanh ghi gồm nhóm trung bình (`busy`, `mean_valid`, `mean_out`, `rd_en`, `rd_sample_idx`, `diff_valid_out`, `diff_data_out`) cùng nhóm DC-blocker (`source_data`, `source_valid`) được chốt ở sườn dương xung nhịp. Testbench đợi sườn dương và trễ thêm khoảng nhỏ `#1` (`@(posedge clk); #1`) rồi đối soát với giá trị kỳ vọng từ vector.
- **Đếm lỗi tích lũy:** Testbench không hủy ngang mô phỏng sớm khi gặp lỗi đầu tiên, mà ghi nhận chi tiết chu kỳ vi phạm và đếm tích lũy toàn bộ số lỗi so sánh đến chu kỳ cuối cùng.

Tập vector kiểm thử toàn diện

Mô hình song sinh Python tạo ra hai bộ tệp kích thích và kỳ vọng độc lập:

1. **Kiểm thử khối tính trung bình cục bộ (`tb_ch05_local_mean.v`):**
   Kịch bản quét qua toàn bộ 205 khung phân tích của đoạn âm thanh mẫu trích từ tệp `golden_v2/synth_glide_vuv_16k.wav`, tạo ra chuỗi mô phỏng liên tục kéo dài **88.970 chu kỳ xung nhịp 50 MHz**. Hai tệp dữ liệu được tạo ra gồm kích thích `verify_v3/tb_ch05_mean_stim.txt` và kỳ vọng `verify_v3/tb_ch05_mean_expected.txt`. Từng chu kỳ đọc bộ đệm vòng (`rd_sample_idx`, `rd_en`), từng bước tích lũy 426 mẫu có bù pre-bias, 2 chu kỳ trễ của bộ nhân đường ống M, và thời điểm phát xung `mean_valid` đều được đối soát chính xác theo chu kỳ.
2. **Kiểm thử khối DC-Blocker (`tb_ch05_dc_blocker.v`):**
   Tập dữ liệu kiểm thử gồm **1.000 chu kỳ xung nhịp** ngẫu nhiên có hạt giống cố định (`seed = 42`), bao quát các tình huống biên: bước nhảy DC đột ngột ($+1000, -2000$), kiểm tra tính năng chuyển mạch động `bypass`, và kiểm tra cơ chế phản áp dòng Avalon-ST khi tín hiệu `source_ready` bị ngắt ngẫu nhiên để xác minh bộ đệm bắt tay không làm rơi rớt hay lặp mẫu dữ liệu.

Kết quả chạy Icarus Verilog chu kỳ-đối-chu kỳ (Reviewer)

```
tb_ch05_local_mean: Total cycles tested: 88970 -- Total comparison errors: 0
tb_ch05_dc_blocker: Total cycles tested: 1000 -- Total comparison errors: 0
```

(Icarus Verilog `-g2012 -Wall`, không có cảnh báo; nhật ký `verify_v3/ch05_iverilog.log`. Lưu ý của reviewer: ở bản r1, mô hình song sinh ghi giá trị Python `False`/`True` vào `tb_ch05_dc_blocker_expected.txt` nên testbench dừng sau 6 chu kỳ; đã sửa `ch05_mean_twin.py` dòng 340 thành `int(…)` và chạy lại đủ 1.000 chu kỳ.)

Bảng so sánh toàn diện: Khối IP Intel LPM_MULT so với HDL tự viết

Bảng 25 đối chiếu chi tiết các chỉ số kỹ thuật và đặc tính kiến trúc giữa hai phương án: sử dụng khối IP đóng gói sẵn Intel LPM_MULT và khối HDL tự thiết kế `ch05_local_mean.v`.

Bảng 25: So sánh toàn diện giữa đường dẫn sử dụng IP lõi Intel LPM_MULT và giải pháp HDL tự viết (`ch05_local_mean.v`).

Tiêu chí so sánh	Đường (A): IP lõi Intel LPM_MULT	Đường (B): HDL tự viết (`ch05_local_mean.v`)
Khối DSP phần cứng	1 khối DSP Variable Precision 27×27 (CV-52003, Chương 5)	1 khối DSP Variable Precision 27×27 (CV-52003, Chương 5)
Tài nguyên ALM cho bộ nhân	0 ALM (nằm trọn trong khối DSP silicon)	0 ALM (nằm trọn trong khối DSP silicon)
Logic hỗ trợ (FSM, Accumulator)	Cần tự thiết kế mạch wrapper ngoài (phải đo trong Quartus Fitter)	Tích hợp trọn gói bên trong module (phải đo trong Quartus Fitter)
Tần số cực đại $F_{\max}$	Phải đo trong Quartus TimeQuest (vượt xa 50 MHz)	Phải đo trong Quartus TimeQuest (vượt xa 50 MHz)
Độ trễ đường ống (Latency)	2 chu kỳ (`LPM_PIPELINE = 2`)	2 chu kỳ (2 tầng thanh ghi đường ống)
Thông lượng (Throughput)	1 phép tính / chu kỳ xung nhịp	1 phép tính / chu kỳ xung nhịp
Độc lập công cụ mô phỏng	Phụ thuộc thư viện Altera `altera_mf`	Chuẩn Verilog-2001, chạy với Icarus Verilog/Verilator
Giao tiếp bộ nhớ RAM vòng	Không có (phải tự thiết kế bộ đếm ngoài)	Tích hợp trực tiếp bộ sinh địa chỉ `rd_addr` và FSM 426 mẫu

Đọc bảng. Cả hai giải pháp đều khai thác tối ưu 1 khối DSP Variable Precision cứng trên silicon của chip Cyclone V (chế độ 27×27 không dấu, CV-52003) và đạt cùng độ trễ đường ống 2 chu kỳ xung nhịp mà không tốn logic ALM cho phép nhân. Tuy nhiên, giải pháp HDL tự viết `ch05_local_mean.v` mang lại ưu thế vượt trội: module tự động đồng bộ hóa với RAM vòng, trực tiếp phát địa chỉ đọc 426 mẫu liên tiếp, tích lũy nội bộ và chốt giá trị trung bình cục bộ mà không đòi hỏi thêm bất kỳ mạch wrapper trung gian nào, đồng thời độc lập với các thư viện mô phỏng độc quyền của Intel.

Tóm lại: Quy ước lấy mẫu phân tách rành mạch mạch tổ hợp và tuần tự; mô hình song sinh Python và khối HDL tự viết được đối soát chu kỳ-đối-chu kỳ qua 88.970 chu kỳ tính trung bình cục bộ và 1.000 chu kỳ lọc DC-blocker; bảng đối chiếu khẳng định ưu thế tích hợp vượt trội của giải pháp HDL tự viết khi vận hành trực tiếp với RAM vòng.

Bài tập cuối chương

Dưới đây là 4 bài tập thực chiến giúp củng cố toàn diện các kiến thức về trừ trung bình cục bộ, số học nhân nghịch đảo và bộ lọc khử trôi dạt DC trong xử lý tiếng nói trên FPGA. Toàn bộ các kết quả số liệu đều được kiểm chứng độc lập bởi kịch bản `verify_v3/ch05_exercises.py`.

Bài tập 5.1: Phân tích định lượng độ lệch $+c^2$ trên tự tương quan và phân rã số hạng chéo

Đề bài: Xét một tín hiệu âm thanh rời rạc tuần hoàn $s[n]$ gồm $N = 8$ mẫu có giá trị trung bình bằng 0:

$$s[n] = [-1000, -1000, 1000, 1000, -1000, -1000, 1000, 1000] \quad (n = 0 \dots 7) \tag{292}$$

Tín hiệu bị nhiễm điện áp một chiều tĩnh $c = +500$, tạo thành tín hiệu quan sát $x[n] = s[n] + c$:

$$x[n] = [-500, -500, 1500, 1500, -500, -500, 1500, 1500] \tag{293}$$

Sử dụng cửa sổ hình chữ nhật độ dài $N = 8$ ($w[n] = 1$ với $0 \le n < 8$). Hàm tự tương quan cửa sổ chuẩn hóa Praat được định nghĩa là $r(\tau) = R(\tau)/R_w(\tau)$ với $R_w(\tau) = N - \tau$.

(a) Hãy tính toán chi tiết giá trị của $R_s(\tau)$, $R_x(\tau)$, $R_w(\tau)$, $r_s(\tau)$ và $r_x(\tau)$ tại các độ trễ $\tau = 0, 1, 2, 3, 4$.

(b) Lập bảng so sánh và chứng minh rằng hiệu số $r_x(\tau) - r_s(\tau)$ bằng đúng hằng số $c^2 = 250.000$ tại mọi độ trễ τ.

(c) Viết biểu thức khai triển giải tích đầy đủ của $R_x(\tau)$ theo $R_s(\tau)$, các tổng cắt cụt của $s[n]$, và $R_w(\tau)$. Giải thích điều kiện cần và đủ để hiệu số $r_x(\tau) - r_s(\tau)$ bằng chính xác c^2.

Lời giải chi tiết:

(a) Tính toán từng đại lượng tự tương quan thô:

- Tại $\tau = 0$: $R_w(0) = 8$; $R_s(0) = 8.000.000 \implies r_s(0) = 1.000.000$;
  $R_x(0) = 10.000.000 \implies r_x(0) = 1.250.000$.
- Tại $\tau = 1$: $R_w(1) = 7$; $R_s(1) = 1.000.000 \implies r_s(1) \approx 142.857{,}14$;
  $R_x(1) = 2.750.000 \implies r_x(1) \approx 392.857{,}14$.
- Tại $\tau = 2$: $R_w(2) = 6$; $R_s(2) = -6.000.000 \implies r_s(2) = -1.000.000$;
  $R_x(2) = -4.500.000 \implies r_x(2) = -750.000$.
- Tại $\tau = 3$: $R_w(3) = 5$; $R_s(3) = -1.000.000 \implies r_s(3) = -200.000$;
  $R_x(3) = 250.000 \implies r_x(3) = 50.000$.
- Tại $\tau = 4$: $R_w(4) = 4$; $R_s(4) = 4.000.000 \implies r_s(4) = 1.000.000$;
  $R_x(4) = 5.000.000 \implies r_x(4) = 1.250.000$.

(b) Bảng tổng hợp số liệu kiểm chứng:

τ	$R_s(\tau)$	$R_x(\tau)$	$R_w(\tau)$	$r_s(\tau)$	$r_x(\tau)$	$r_x(\tau) - r_s(\tau)$
0	$+8.000.000$	$+10.000.000$	8	$+1.000.000{,}00$	$+1.250.000{,}00$	$+\mathbf{250.000{,}00}$
1	$+1.000.000$	$+2.750.000$	7	$+142.857{,}14$	$+392.857{,}14$	$+\mathbf{250.000{,}00}$
2	$-6.000.000$	$-4.500.000$	6	$-1.000.000{,}00$	$-750.000{,}00$	$+\mathbf{250.000{,}00}$
3	$-1.000.000$	$+250.000$	5	$-200.000{,}00$	$+50.000{,}00$	$+\mathbf{250.000{,}00}$
4	$+4.000.000$	$+5.000.000$	4	$+1.000.000{,}00$	$+1.250.000{,}00$	$+\mathbf{250.000{,}00}$

Hiệu số $r_x(\tau) - r_s(\tau) = 250.000 = 500^2 = c^2$ khớp chính xác với sai số 0 tại mọi độ trễ τ.

(c) Khai triển toán học đầy đủ:

$$\begin{aligned} R_x(\tau) &= \sum_{n=0}^{N-1-\tau} x[n]x[n+\tau] = \sum_{n=0}^{N-1-\tau} (s[n]+c)(s[n+\tau]+c) \\ &= \sum_{n=0}^{N-1-\tau} s[n]s[n+\tau] + c\sum_{n=0}^{N-1-\tau} s[n] + c\sum_{n=0}^{N-1-\tau} s[n+\tau] + c^2\sum_{n=0}^{N-1-\tau} 1 \\ &= R_s(\tau) + c\left[\sum_{n=0}^{N-1-\tau} s[n] + \sum_{n=\tau}^{N-1} s[n]\right] + c^2 R_w(\tau) \end{aligned} \tag{294}$$

Chia hai vế cho $R_w(\tau)$:

$$r_x(\tau) = r_s(\tau) + c^2 + \frac{c}{R_w(\tau)}\left[\sum_{n=0}^{N-1-\tau} s[n] + \sum_{n=\tau}^{N-1} s[n]\right] \tag{295}$$

Điều kiện cần và đủ để $r_x(\tau) - r_s(\tau) \equiv c^2$ là tổng hai số hạng chéo bằng 0:

$$\sum_{n=0}^{N-1-\tau} s[n] + \sum_{n=\tau}^{N-1} s[n] = 0 \tag{296}$$

Với tín hiệu dạng sóng vuông đối xứng nguyên chu kỳ như trong đề bài, tổng các mẫu trên mọi cửa sổ đối xứng đều tự triệt tiêu, do đó số hạng chéo bằng 0. Với tín hiệu tiếng nói thực tế, các tổng biên này không bằng 0 mà dao động nhỏ quanh 0, khiến độ lệch thực tế dao động sát cạnh c^2.

Bài tập 5.2: Dẫn xuất thông số nhân nghịch đảo M và dịch bit k cho $L = 426, 640, 800$

Đề bài: Xét mạch chia cố định cho số nguyên dương L mẫu thông qua phép nhân hằng số nghịch đảo $M = \lceil 2^k / L \rceil$ và dịch phải số học k bit: $Q = (S \times M) \gg k$. Dữ liệu đầu vào là các mẫu 16-bit có dấu được chuyển dịch pre-bias không dấu (`x_u = x_s ^ 0x8000`), kèm hệ số làm tròn $+\lfloor L/2 \rfloor$.

(a) Với $L = 426$ (độ dài cửa sổ Praat ở 16 kHz, 75 Hz): Tính tổng cực đại S_{max}, xác định số bit cần thiết của bộ tích lũy. Tìm số dịch bit tối thiểu k_{min} để bảo đảm phép chia chính xác không sai số, xác định giá trị M tương ứng và độ rộng tích số.

(b) Thực hiện yêu cầu tương tự cho trường hợp tính trung bình trên toàn bộ khung $L = 640$ mẫu (40 ms).

(c) Thực hiện yêu cầu tương tự cho trường hợp mở rộng khung $L = 800$ mẫu (50 ms).

Lời giải chi tiết:

(a) **Trường hợp $L = 426$:**

- Mỗi mẫu sau pre-bias nằm trong khoảng $[0, 65535]$. Tổng 426 mẫu đạt cực đại: $426 \times 65535 = 27.917.910$.
- Cộng thêm hằng số làm tròn $L/2 = 213$:

$$S_{\text{max}} = 27.917.910 + 213 = 27.918.123 \tag{297}$$

  Vì $2^{24} = 16.777.216 < 27.918.123 < 2^{25} = 33.554.432$, bộ tích lũy cần đúng **25 bit** không dấu.
- Theo định lý nhân nghịch đảo Granlund–Montgomery, số bit dịch tối thiểu là $k_{\text{min}} = 26$. Khi đó:

$$M = \left\lceil \frac{2^{26}}{426} \right\rceil = \left\lceil \frac{67.108.864}{426} \right\rceil = \mathbf{157.533} \quad (\text{Mã hex: } \texttt{0x2675D}, 18 \text{ bit}) \tag{298}$$

  Độ rộng của tích số: 25 bit + 18 bit = **43** bit.
- (Ghi chú: Trong module `ch05_local_mean.v`, ta sử dụng $k = 32$ để căn chỉnh byte thuận tiện, cho $M = \lceil 2^{32}/426 \rceil = 10.082.083$, cần 24 bit, tích số 49 bit, vừa vặn trong khối DSP 27x27).

(b) **Trường hợp $L = 640$:**

- Tổng cực đại có làm tròn:

$$S_{\text{max}} = 640 \times 65535 + 320 = 41.942.400 + 320 = 41.942.720 \tag{299}$$

  Vì $2^{25} = 33.554.432 < 41.942.720 < 2^{26} = 67.108.864$, bộ tích lũy cần đúng **26 bit** không dấu.
- Số bit dịch tối thiểu là $k_{\text{min}} = 25$. Khi đó:

$$M = \left\lceil \frac{2^{25}}{640} \right\rceil = \left\lceil \frac{33.554.432}{640} \right\rceil = \mathbf{52.429} \quad (\text{Mã hex: } \texttt{0xCCCD}, 16 \text{ bit}) \tag{300}$$

  Độ rộng của tích số: 26 bit + 16 bit = **42** bit.
- Nếu chọn định dạng căn chỉnh 32-bit ($k = 33$): $M = \lceil 2^{33}/640 \rceil = 13.421.773$ (`0xCC_CCCD`, 24 bit).

(c) **Trường hợp $L = 800$:**

- Tổng cực đại có làm tròn:

$$S_{\text{max}} = 800 \times 65535 + 400 = 52.428.000 + 400 = 52.428.400 \tag{301}$$

  Bộ tích lũy cần đúng **26 bit** không dấu ($< 2^{26} = 67.108.864$).
- Số bit dịch tối thiểu là $k_{\text{min}} = 27$. Khi đó:

$$M = \left\lceil \frac{2^{27}}{800} \right\rceil = \left\lceil \frac{134.217.728}{800} \right\rceil = \mathbf{167.773} \quad (\text{Mã hex: } \texttt{0x28F5D}, 18 \text{ bit}) \tag{302}$$

  Độ rộng của tích số: 26 bit + 18 bit = **44** bit.

Bài tập 5.3: Ánh xạ phần cứng khối nhân 25x24 lên silicon DSP Cyclone V và đánh đổi ALM

Đề bài: Khảo sát kiến trúc khối xử lý tín hiệu số chuyên dụng (Variable Precision DSP Block) trên họ vi mạch FPGA Altera Cyclone V theo tài liệu kỹ thuật *Cyclone V Device Handbook, Volume 1: Device Interfaces and Integration* (CV-52003, Chương 5).

(a) Nêu ba chế độ vận hành nhân độc lập của một khối Variable Precision DSP cứng trên silicon Cyclone V.

(b) Bộ nhân tính trung bình cục bộ của Chương 5 có kích thước toán hạng $A = 25$ bit không dấu và $B = 24$ bit không dấu ($M = 10.082.083$). Hãy phân tích cách Quartus ánh xạ phép nhân này vào khối DSP. Hệ thống tiêu tốn bao nhiêu khối DSP và bao nhiêu logic ALM cho phép nhân?

(c) Nếu kỹ sư ép Quartus tổng hợp phép nhân 25×24-bit này bằng logic mềm ALM (tùy chọn `multstyle = "logic"`), ước tính hệ thống sẽ tiêu tốn bao nhiêu ALM? Đánh giá sự đánh đổi về tài nguyên và tần số F_{max}.

Lời giải chi tiết:

(a) Theo Mục 5-2 và Bảng 5-1 trong Chương 5 tài liệu CV-52003, mỗi khối Variable Precision DSP vật lý trong kiến trúc Cyclone V có thể được cấu hình linh hoạt thành một trong ba chế độ nhân độc lập:

- **Chế độ ba bộ nhân** 9×9**-bit độc lập:** (Three independent 9×9 multipliers).
- **Chế độ hai bộ nhân** 18×18**-bit (hoặc** 18×19**-bit) độc lập:** (Two independent 18×18 multipliers).
- **Chế độ một bộ nhân** 27×27**-bit độc lập:** (One 27×27 multiplier, hỗ trợ toán hạng có dấu hoặc không dấu).

(b) Phân tích ánh xạ phần cứng:

- Toán hạng $A = S_{\text{biased}}$ có độ rộng 25 bit không dấu ($25 \leq 27$).
- Toán hạng $B = M$ có độ rộng 24 bit không dấu ($24 \leq 27$).
- Vì cả hai toán hạng đều nhỏ hơn hoặc bằng 27 bit, phép nhân 25×24 không dấu được Quartus ánh xạ **bên trong 1 khối Variable Precision DSP** ở chế độ 27×27-bit.
- **Tiêu tốn tài nguyên:** Tiêu tốn đúng **1 khối DSP**; số lượng logic ALM tiêu tốn cho lõi nhân là **0 ALM**.

(c) Đánh giá đánh đổi khi tổng hợp bằng logic mềm ALM:

- Một phép nhân 25×24-bit không dấu tạo ra $25 \times 24 = 600$ tích từng phần (partial products). Mỗi Adaptive Logic Module (ALM) của Cyclone V gồm 2 bộ cộng đầy đủ và bảng tra LUT 8 ngõ vào, có thể cộng gộp khoảng $1{,}5$ đến 2 bit tích từng phần.
- Tổng hợp trên logic mềm ALM sẽ tiêu tốn từ **300 đến 450 ALM** chỉ riêng cho ma trận cộng dồn cây nhân (Wallace/Dadda tree multiplier).
- **Đánh đổi:** Việc triển khai trên ALM gây áp lực lớn lên mạng định tuyến nội bộ (routing congestion), làm tăng điện năng tiêu tán động và làm giảm đáng kể tần số hoạt động cực đại F_{max} của chip. Sử dụng khối DSP silicon cứng là giải pháp phù hợp: bảo toàn ALM cho logic điều khiển, đạt $F_{\text{max}} > 200$ MHz, dễ dàng đáp ứng xung nhịp hệ thống 50 MHz.

Bài tập 5.4: Phân tích điểm cực - điểm không, tần số cắt và độ rộng từ trạng thái 36-bit Q20.16 của DC-blocker

Đề bài: Xét bộ lọc số IIR khử trôi dạt DC bậc 1 có phương trình sai phân:

$$y[n] = x[n] - x[n-1] + \alpha y[n-1] \tag{303}$$

với hệ số phản hồi $\alpha = 1 - 2^{-r}$ ($r \in \mathbb{Z}^+$), tần số lấy mẫu $f_s = 16.000$ Hz.

(a) Lập bảng so sánh tần số cắt -3 dB lý thuyết chính xác f_c, tần số cắt xấp xỉ bậc nhất $f_{c,\text{approx}} = (1 - \alpha) f_s/(2\pi)$, và độ suy giảm biên độ tại tần số đáy tiếng nói $F_{\text{floor}} = 75$ Hz với ba giá trị tham số dịch $r = 7, 8, 9$.

(b) Tại sao hệ thống ước lượng F0 Praat trên FPGA lại chọn tham số $r = 8$ ($\alpha = 0{,}99609375$)?

(c) Phân tích chi tiết hiện tượng chu trình giới hạn (limit cycle) do cắt cụt số học nếu thanh ghi trạng thái tích lũy chỉ được biểu diễn bằng số nguyên 16-bit. Giải thích cơ chế ngăn ngừa lỗi này của kiến trúc thanh ghi 36-bit Q20.16 trong module `ch05_dc_blocker.v`.

Lời giải chi tiết:

(a) Bảng tổng hợp các chỉ số kỹ thuật với $r = 7, 8, 9$ (tính từ `verify_v3/ch05_exercises.py`):

Dịch r	$\alpha = 1 - 2^{-r}$	f_c chính xác (-3 dB)	$f_{c,\text{approx}}$ xấp xỉ	Độ lợi tại 75 Hz (dB)
7	$0{,}99218750$	$19{,}8172$ Hz	$19{,}8944$ Hz	$-$**0**,**2635** dB
8	$0{,}99609375$	**9**,**9278** Hz	$9{,}9472$ Hz	$-$**0**,**0590** dB
9	$0{,}99804688$	$4{,}9687$ Hz	$4{,}9736$ Hz	$-$**0**,**0106** dB

(b) **Lý do chọn $r = 8$:**

- Nếu chọn $r = 7$: Tần số cắt $f_c \approx 19{,}8$ Hz là quá cao, gây suy giảm biên độ $-0{,}26$ dB và lệch pha tới $+14{,}8^\circ$ tại tần số 75 Hz, làm biến dạng nhẹ dạng sóng của các giọng nam trầm.
- Nếu chọn $r = 9$: Tần số cắt rất thấp ($f_c \approx 5$ Hz), nhưng hằng số thời gian suy giảm tăng lên gấp đôi ($\tau \approx 512$ mẫu $= 32$ ms), khiến bộ lọc phản ứng rất chậm với các đột biến điện áp đường đáy.
- Tham số $r = 8$ ($\alpha = 0{,}99609375$) mang lại điểm cân bằng phù hợp: tần số cắt $f_c \approx 9{,}9$ Hz nằm rất xa bên dưới 75 Hz, độ suy giảm tại 75 Hz không đáng kể (chỉ $-0{,}059$ dB), hằng số thời gian $\tau \approx 256$ mẫu $= 16$ ms đủ nhanh để ổn định tín hiệu trong vòng một bước nhảy hop (10 ms).

(c) **Phân tích hiện tượng Limit Cycle và giải pháp Q20.16:**

- **Cơ chế phát sinh lỗi khi dùng 16-bit nguyên:** Phương trình sai phân ở nhánh phản hồi là:

$$y[n] = dx[n] + y[n-1] - (y[n-1] \gg 8) \tag{304}$$

  Nếu trạng thái $y[n-1]$ lưu bằng số nguyên 16-bit không có phần thập phân, khi biên độ tín hiệu giảm dần về dải hẹp $|y[n-1]| < 2^8 = 256$, phép dịch phải số học $y[n-1] \gg 8$ sẽ bị cắt cụt về đúng 0. Khi đó, số hạng tiêu tán biến mất, phương trình trở thành $y[n] = y[n-1]$, bộ lọc mất khả năng suy giảm và bị kẹt ở một mức DC giả tạo có biên độ lên tới ± 255 đơn vị lượng tử!
- **Cơ chế triệt tiêu của kiến trúc 36-bit Q20.16:** Module `ch05_dc_blocker.v` mở rộng thanh ghi tích lũy lên 36 bit, trong đó dành riêng 16 bit cho phần thập phân. Nhánh phản hồi dịch phải 8 bit trên thanh ghi 36 bit: đại lượng phản hồi vẫn giữ nguyên độ phân giải $16 - 8 = 8$ bit thập phân. Độ phân giải số học đạt tới $2^{-16} \approx 0{,}000015$, bảo đảm đại lượng tiêu tán chỉ bằng 0 khi toàn bộ 36 bit của thanh ghi tích lũy triệt tiêu về 0. Nhờ đó, hiện tượng chu trình giới hạn được loại trừ, ngõ ra suy giảm trơn tru về đúng giá trị 0 tĩnh mà không để lại bất kỳ gợn DC nào.

Chương 6. Cửa sổ Hanning N+1

▶ MỤC TIÊU HỌC TẬP

- Thấu hiểu bản chất vật lý của hiện tượng rò rỉ phổ (spectral leakage) khi cắt khung tín hiệu hữu hạn; chứng minh bằng toán học giải tích cơ chế triệt tiêu búp bên của cửa sổ Hanning, mang lại độ suy giảm $-31{,}47$ dB và tốc độ suy giảm dốc -18 dB/octave (vượt trội $18{,}21$ dB so với cửa sổ chữ nhật).
- Khảo sát mã nguồn Praat 7.0.03 (`fon/Sound_to_Pitch.cpp`, dòng 39–40, 299–306, 334–339, 413–424); phân tích đoạn chú thích của Paul Boersma về đặc tính của cửa sổ Hanning (cho khung 3 chu kỳ) và Gaussian (cho khung 6 chu kỳ); đối chiếu đáp ứng phổ và phân tích công thức Hanning $N + 1$ đặc thù nhằm bảo toàn hai mẫu âm thanh ở rìa khung mà không bị triệt tiêu về 0.
- Nắm vững kỹ thuật biểu diễn số thực trong định dạng dấu phẩy tĩnh Q1.15; giải mã hiện tượng bão hòa tại đỉnh khi giá trị lý thuyết đạt 32.768 (tràn số nguyên có dấu 16-bit), dẫn xuất phép kẹp biên $32.768 \to 32.767$ của Golden v2 và chứng minh sai số lượng tử cực đại chỉ đạt $0{,}802$ LSB, giữ nguyên SNR ở mức $97{,}02$ dB.
- Phân tích toàn diện không gian thiết kế phần cứng: so sánh giữa cấu trúc ROM đầy đủ 638 từ (2 khối M10K) và cấu trúc nửa ROM 319 từ kết hợp mạch gấp địa chỉ (1 khối M10K); dẫn xuất định dạng toán hạng 17-bit có dấu bắt buộc để chống tràn số trong khung stress thực nghiệm ($|x_w| = 59.379$).
- Thiết kế và hiện thực hóa hai đường dẫn phần cứng trên FPGA Cyclone V: Đường (A) tích hợp khối IP Intel `ROM: 1-PORT` (UG-01068) và `LPM_MULT` (UG-01069) trong 1 khối DSP Variable Precision cứng; Đường (B) hiện thực hóa module HDL tự viết (`ch06_hanning_window.v`) với độ trễ 2 chu kỳ và mạch dò đỉnh cục bộ LocalPeak (LP) cho ngưỡng hữu thanh.
- Thực thi quy trình kiểm chứng chu-kỳ-đối-chu-kỳ và bit-đối-bit giữa mô hình song sinh Python (`ch06_window_twin.py`) và mô phỏng Verilog trên 3.250 chu kỳ xung nhịp, bao trùm các khung tín hiệu chuẩn, khung nhiễu và các khung biên khắc nghiệt.

6.1. Bản chất của hiện tượng rò rỉ phổ và công thức Hanning $N + 1$ của Praat

Vấn đề thực tế: Sự thật phũ phàng về việc cắt khung và hiện tượng hài giả che lấp cao độ

Hãy hình dung một kỹ sư âm thanh đang phân tích cao độ giọng nói của một người đang phát âm nguyên âm ổn định có tần số cơ bản $F_0 = 150$ Hz ở tần số lấy mẫu $f_s = 16.000$ Hz. Một chu kỳ sóng âm kéo dài $T_0 = 16.000/150 \approx 106{,}67$ mẫu. Để thực hiện thuật toán tự tương quan, hệ thống phần cứng cắt ra một đoạn âm thanh hữu hạn dài $N = 638$ mẫu (tương đương gần 6 chu kỳ sóng âm).

Cách làm tự nhiên và ngây thơ nhất là trích xuất trực tiếp 638 mẫu liên tiếp từ bộ đệm vòng mà không can thiệp gì vào biên độ. Trong lý thuyết xử lý tín hiệu số, việc làm này tương đương với việc nhân tín hiệu liên tục vô hạn với một **cửa sổ chữ nhật** (Rectangular Window):

$$w_{\text{rect}}[n] = \begin{cases} 1, & 0 \le n \le N-1 \\ 0, & \text{ngược lại} \end{cases} \tag{305}$$

Điều gì sẽ xảy ra tại hai điểm biên $n = 0$ và $n = N - 1$? Tín hiệu âm thanh đang dao động trơn tru đột ngột bị chặt đứt ngang xương, rơi thẳng về 0 trong đúng một khoảng lấy mẫu $T_s = 62{,}5$ μs. Về mặt toán học, bước nhảy gián đoạn bậc thang này đóng vai trò như một hàm bước nhảy Heaviside thu nhỏ. Phép biến đổi Fourier chứng minh rằng một bước nhảy gián đoạn trong miền thời gian sinh ra một chuỗi vô hạn các thành phần tần số cao trong miền tần số. Năng lượng của sóng âm thực tế không còn cô đọng tại tần số gốc 150 Hz và các họa ba tự nhiên, mà bị bắn tung tóe sang mọi tần số lân cận. Hiện tượng này được gọi là **rò rỉ phổ** (Spectral Leakage).

Trong miền tự tương quan $R(\tau)$, hậu quả của hiện tượng rò rỉ phổ là khôn lường: các búp bên tần số cao của cửa sổ chữ nhật tương tác với các họa ba của giọng nói, tạo ra các dao động ký sinh gợn sóng đè lên đỉnh tự tương quan. Tại độ trễ $\tau_0 \approx 107$ mẫu, đỉnh cực đại thực thụ của tín hiệu bị méo mó, biến dạng hoặc bị dìm xuống thấp hơn các đỉnh giả phụ do hiện tượng rò rỉ tạo nên. Khi đưa vào bộ tìm đỉnh parabol ở Chương 9, sai số vị trí đỉnh có thể vọt lên hàng chục cent, hoặc tệ hơn là làm bộ phân loại hữu thanh ở Chương 10 xác định nhầm khung tiếng nói thành vô thanh. Một thuật toán F0 không thể đạt độ chính xác chuẩn nếu không kiểm soát tốt hiện tượng rò rỉ phổ này.

Dẫn xuất từ nguyên lý gốc: Biến đổi Fourier của phép nhân cửa sổ và suy giảm búp bên

Để thấy rõ nguồn gốc toán học, ta khảo sát mối quan hệ giữa phép nhân trong miền thời gian và phép chập trong miền tần số. Giả sử tín hiệu liên tục sau khi trừ trung bình cục bộ là $d[n]$, có phổ rời rạc thời gian là $D(e^{j\omega})$. Khi áp dụng hàm cửa sổ thời gian $w[n]$, tín hiệu sau cửa sổ hóa là $x_w[n] = d[n] \cdot w[n]$. Theo định lý chập điều hòa, biến đổi Fourier của $x_w[n]$ là:

$$X_w(e^{j\omega}) = \frac{1}{2\pi}\int_{-\pi}^{\pi} D(e^{j\theta})W(e^{j(\omega-\theta)})d\theta = \frac{1}{2\pi}D(e^{j\omega}) \circledast W(e^{j\omega}) \tag{306}$$

trong đó $W(e^{j\omega})$ là đáp ứng tần số của chính hàm cửa sổ. Biểu thức trên khẳng định: **Phổ quan sát được là phổ thực thụ của tiếng nói bị làm nhòe bởi phổ của hàm cửa sổ!**

Đối với cửa sổ chữ nhật độ dài N, biến đổi Fourier đưa về tổng cấp số nhân hữu hạn:

$$W_{\text{rect}}(e^{j\omega}) = \sum_{n=0}^{N-1} e^{-j\omega n} = e^{-j\omega\frac{N-1}{2}} \frac{\sin\left(\frac{\omega N}{2}\right)}{\sin\left(\frac{\omega}{2}\right)} \tag{307}$$

Hàm Dirichlet $\sin(\omega N/2)/\sin(\omega/2)$ có hai đặc tính tiêu cực:

1. **Độ suy giảm búp bên thứ nhất rất kém:** Đỉnh của búp bên đầu tiên xuất hiện tại $\omega \approx 3\pi/N$. Tỷ số biên độ giữa búp bên thứ nhất và búp chính (DC) được tính toán chính xác bằng:

$$\left|\frac{W_{\text{rect}}(3\pi/N)}{W_{\text{rect}}(0)}\right| \approx \frac{|\sin(3\pi/2)|}{\frac{3\pi}{2}} = \frac{1}{\frac{3\pi}{2}} = \frac{2}{3\pi} \approx 0{,}2122 \quad \Longrightarrow \quad 20\log_{10}(0{,}2122) = \mathbf{-13{,}46}\ \text{dB} \tag{308}$$

   (Tính toán số trị chính xác với $N = 638$ cho kết quả $\mathbf{-13{,}26}$ dB, kiểm chứng trong nhật ký `verify_v3/ch06_hanning_math.log`). Mức suy giảm chỉ $-13{,}26$ dB đồng nghĩa với việc năng lượng rò rỉ ở búp bên chiếm tới hơn 21% biên độ sóng chính!

2. **Tốc độ suy giảm búp bên rất chậm:** Mẫu số $\sin(\omega/2) \approx \omega/2$ tỉ lệ nghịch bậc nhất với tần số ω^{-1}. Do đó, khi tần số tăng gấp đôi (một octave), biên độ chỉ giảm một nửa, tương ứng với tốc độ suy giảm chỉ đạt $\mathbf{-6}$ dB/octave (hay -20 dB/decade).

Để khắc phục nhược điểm chết người này, Julius von Hann đã đề xuất hàm cửa sổ Hanning (hay Hann window), làm trơn biên độ dần về 0 ở hai đầu bằng một sóng cosin điều hòa:

$$w[n] = 0{,}5 - 0{,}5\cos\left(\frac{2\pi n}{N}\right) = 0{,}5 - 0{,}25e^{j\frac{2\pi n}{N}} - 0{,}25e^{-j\frac{2\pi n}{N}} \tag{309}$$


Khi chuyển sang miền tần số, phép nhân với hàm cosin biến thành phép cộng gộp ba bản sao dịch tần của hàm Dirichlet:

$$W_{\text{hann}}(e^{j\omega}) = 0{,}5W_{\text{rect}}(e^{j\omega}) - 0{,}25W_{\text{rect}}\left(e^{j\left(\omega-\frac{2\pi}{N}\right)}\right) - 0{,}25W_{\text{rect}}\left(e^{j\left(\omega+\frac{2\pi}{N}\right)}\right) \tag{310}$$

▶ NHÌN THẤY VẬT LÝ

Nhìn thấy vật lý: Cơ chế triệt tiêu pha của cửa sổ Hanning. Hãy quan sát hệ số $0{,}5$ ở trung tâm và hai hệ số $-0{,}25$ ở hai bên. Hai bản sao phụ bị dịch tần đúng bằng khoảng cách nửa chu kỳ dao động của búp bên ($\Delta\omega = 2\pi/N$). Tại vùng búp bên, búp dương của bản sao trung tâm được triệt tiêu phần lớn bởi búp âm của hai bản sao phụ ngược pha:

- **Mức suy hao búp bên nhảy vọt:** Đỉnh búp bên đầu tiên bị dìm sâu từ $-13{,}26$ dB xuống tới $\mathbf{-31{,}47}$ dB, mang lại lợi thế suy hao $+\mathbf{18{,}21}$ dB so với cửa sổ chữ nhật.
- **Tốc độ dập tắt búp bên nhanh:** Sự triệt tiêu pha làm tử số triệt tiêu bậc cao tại các điểm cực trị, khiến biên độ suy giảm theo hàm ω^{-3}. Tốc độ suy giảm búp bên đạt $\mathbf{-18}$ dB/octave (hay -60 dB/decade), nhanh gấp 3 lần cửa sổ chữ nhật.



Hình 12: So sánh đáp ứng tần số và hiện tượng rò rỉ phổ giữa Cửa sổ chữ nhật và Cửa sổ Hanning $N+1$ ($N = 638$, số liệu từ `verify_v3/ch06_hanning_math.log`).

Đọc hình. Hình 12 minh họa trực quan sự đánh đổi đặc trưng trong miền tần số giữa hai loại cửa sổ. Đường màu đỏ nét đứt thể hiện đáp ứng của cửa sổ chữ nhật: búp chính có độ rộng -3 dB hẹp (22,32 Hz), nhưng búp bên đầu tiên nhô lên ở mức $-13{,}26$ dB và suy giảm thoai thoải với độ dốc -6 dB/octave. Ngược lại, đường màu xanh đậm thể hiện cửa sổ Hanning $N+1$ của Praat: búp chính mở rộng hơn (36,11 Hz), đổi lại búp bên đầu tiên bị dập tắt xuống $-31{,}47$ dB (suy giảm thêm 18,21 dB so với chữ nhật), và các búp bên phía sau đổ dốc nhanh chóng theo tỷ lệ -18 dB/octave. Năng lượng rò rỉ ngoài dải được dập tắt đáng kể, giúp bảo vệ hình dạng các đỉnh tự tương quan.

Lựa chọn cửa sổ Hanning và Gaussian trong mã nguồn Praat 7.0.03

Trong mã nguồn Praat 7.0.03 tại tệp `fon/Sound_to_Pitch.cpp`, Paul Boersma hỗ trợ hai phương pháp cửa sổ hóa được định nghĩa ở dòng 39–40:

```
#define AC_HANNING 0
#define AC_GAUSS 1
```

Ở dòng 413–415, tác giả để lại một đoạn chú thích về hai loại cửa sổ này:

```
/*
 * A Gaussian or Hanning window is applied against phase effects.
 * The Hanning window is 2 to 5 dB better for 3 periods/window.
 * The Gaussian window is 25 to 29 dB better for 6 periods/window.
 */
```

Đoạn chú thích trên trích dẫn trực tiếp từ mã nguồn Praat; tuy nhiên, mốc tham chiếu so sánh của các giá trị dB này (2–5 dB, 25–29 dB) không được nêu rõ trong phần bình luận hay mã lệnh của tác giả.

Trong cấu trúc thực thi của Praat, hai phương pháp này được phân nhánh như sau:

- **Cấu hình `AC_HANNING` (dòng 299–301):** Dùng cửa sổ Hanning độ dài 3 chu kỳ ($N = 638$ mẫu tại $f_s = 16$ kHz) và nội suy sinc 70 điểm (`NUM_PEAK_INTERPOLATE_SINC70`).
- **Cấu hình `AC_GAUSS` (dòng 303–306):** Nhân đôi chiều dài cửa sổ qua lệnh `periodsPerWindow *= 2` (tương ứng 6 chu kỳ hay $N = 1.278$ mẫu, xác định ở dòng 334–339) và dùng nội suy sinc 700 điểm (`SINC700`).

Khảo sát đáp ứng phổ số trị (được tính toán độc lập trong kịch bản `verify_v3/ch06_hanning_math.py`):

- Với cửa sổ Hanning $N+1$ ($N = 638$ mẫu, 3 chu kỳ), độ rộng búp chính -3 dB là 36,13 Hz và mức suy hao búp bên cao nhất đạt $-31{,}47$ dB.

- Với cửa sổ Gaussian của Praat dài $N = 1.278$ mẫu (6 chu kỳ, chiều dài dòng 334–339, công thức dòng 417–421), độ rộng búp chính -3 dB đạt $32{,}47$ Hz và búp bên suy giảm xuống $-124{,}89$ dB.
- Nếu áp dụng hàm Gaussian trên khung ngắn 3 chu kỳ ($N = 638$ mẫu), độ rộng búp chính -3 dB nở rộng lên $64{,}94$ Hz (rộng hơn $79{,}7\%$ so với Hanning), làm suy giảm độ phân giải tần số giữa các thành phần phổ lân cận.

Mặc dù cấu hình Gaussian 6 chu kỳ triệt tiêu búp bên sâu hơn, việc nhân đôi kích thước khung ($N = 1.278$ mẫu so với 638 mẫu) đòi hỏi dung lượng bộ nhớ gấp $2\times$ và tăng gấp đôi số chu kỳ nhân tích lũy. Vì hệ thống phần cứng FPGA hướng đến xử lý dòng thời gian thực với khung tiêu chuẩn 3 chu kỳ ($N = 638$ mẫu), phương án cửa sổ Hanning $N + 1$ được lựa chọn để tối ưu tài nguyên khối nhớ và bộ nhân.

Công thức Hanning $N + 1$ của Praat: Giải mã sự khác biệt với công thức sách giáo khoa

Khi mở mã nguồn `fon/Sound_to_Pitch.cpp` tại dòng 422–424, ta bắt gặp công thức khởi tạo cửa sổ Hanning của Praat:

```
for (integer i = 1; i <= nsamp_window; i ++)
    window [i] = 0.5 - 0.5 * cos (NUM2pi * i / (nsamp_window + 1));
```

Hãy chú ý thật kỹ chỉ số i và mẫu số: vòng lặp chạy từ $i = 1$ đến N (`nsamp_window` $= 638$), và góc pha được chia cho $N + 1 = 639$! Đây là công thức Hanning dạng $N + 1$, khác biệt với công thức Hanning đối xứng tiêu chuẩn thường gặp trong MATLAB (`hann(N, 'symmetric')`) hay SciPy (`scipy.signal.windows.hann`).

Trong các tài liệu xử lý tín hiệu tiêu chuẩn, cửa sổ Hanning đối xứng được định nghĩa trên chỉ số mảng 0-based ($k = 0 \dots N - 1$) với mẫu số chia cho $N - 1$:

$$w_{\text{sym}}[k] = 0{,}5 - 0{,}5\cos\left(\frac{2\pi k}{N-1}\right), \quad k = 0 \dots N-1 \tag{311}$$

Hệ quả của công thức sách giáo khoa tại hai đầu mút là gì?

- Tại mẫu đầu tiên $k = 0$: $w_{\text{sym}}[0] = 0{,}5 - 0{,}5\cos(0) = 0{,}5 - 0{,}5 = \mathbf{0{,}000000}$.
- Tại mẫu cuối cùng $k = N - 1$: $w_{\text{sym}}[N-1] = 0{,}5 - 0{,}5\cos(2\pi) = 0{,}5 - 0{,}5 = \mathbf{0{,}000000}$.

Hai mẫu âm thanh ở đúng rìa khung bị nhân với 0 và bị triệt tiêu về 0. Nghĩa là một khung dữ liệu danh định dài 638 mẫu thực chất chỉ còn hoạt động với 636 mẫu hữu ích. Hai mẫu âm thanh vừa được nạp từ RAM vòng không đóng góp được vào tính toán.

Để khắc phục hiện tượng này, Boersma áp dụng công thức $N + 1$: dời chỉ số vào bên trong một bước bằng cách chia cho $N + 1$. Đặt chỉ số 0-based $n = i - 1$ ($n = 0 \dots N - 1$), công thức Praat trở thành:

$$w[n] = 0{,}5 - 0{,}5\cos\left(\frac{2\pi(n+1)}{N+1}\right), \quad n = 0 \dots N-1 \tag{312}$$

Với $N = 638$, tại hai biên của khung:

$$w[0] = 0{,}5 - 0{,}5\cos\left(\frac{2\pi \cdot 1}{639}\right) \approx 0{,}5 - 0{,}5 \times 0{,}999951658 = \mathbf{0{,}0000241710} > 0 \tag{313}$$

$$w[637] = 0{,}5 - 0{,}5\cos\left(\frac{2\pi \cdot 638}{639}\right) = w[0] = \mathbf{0{,}0000241710} > 0 \tag{314}$$

Thẻ công thức

Đặc tính cốt tử của cửa sổ Hanning $N + 1$ của Praat:

1. **Không có mẫu 0 ở hai đầu mút:** $w[0] > 0$ và $w[N-1] > 0$. Mọi mẫu âm thanh trong khung 638 mẫu đều đóng góp năng lượng vào quá trình ước lượng F0.
2. **Đối xứng chẵn qua tâm khung:** $w[n] = w[N-1-n]$ với mọi $n \in [0, N-1]$. Trục đối xứng nằm chính xác ở vị trí bán nguyên $n = (N-1)/2 = 318{,}5$.

Tính toán bằng tay: So sánh cửa sổ 8 mẫu giữa công thức sách giáo khoa và Praat

Để minh chứng sự khác biệt, ta xét một khung tín hiệu thu nhỏ gồm $N = 8$ mẫu. Bảng 26 tính toán chi tiết giá trị của từng mẫu cửa sổ theo hai công thức.

Bảng 26: Tính toán bằng tay so sánh giữa cửa sổ Hanning chuẩn sách giáo khoa ($N-1$) và cửa sổ Hanning Praat ($N+1$) trên khung $N = 8$ mẫu.

Chỉ số n	**Công thức chuẩn ($N-1=7$)**	**Công thức Praat ($N+1=9$)**	**Nhận xét so sánh**
0	$0{,}5 - 0{,}5\cos(0) = \mathbf{0{,}000000}$	$0{,}5 - 0{,}5\cos(2\pi/9) \approx \mathbf{0{,}116978}$	Mẫu biên không bị triệt tiêu về 0
1	$0{,}5 - 0{,}5\cos(2\pi/7) \approx 0{,}188255$	$0{,}5 - 0{,}5\cos(4\pi/9) \approx 0{,}413176$	Biên độ tăng đều
2	$0{,}5 - 0{,}5\cos(4\pi/7) \approx 0{,}611260$	$0{,}5 - 0{,}5\cos(6\pi/9) = \mathbf{0{,}750000}$	Khớp góc đặc biệt 120°
3	$0{,}5 - 0{,}5\cos(6\pi/7) \approx 0{,}950484$	$0{,}5 - 0{,}5\cos(8\pi/9) \approx 0{,}969846$	Cận đỉnh
4	$0{,}5 - 0{,}5\cos(8\pi/7) \approx 0{,}950484$	$0{,}5 - 0{,}5\cos(10\pi/9) \approx 0{,}969846$	Đối xứng qua tâm $n = 3{,}5$
5	$0{,}5 - 0{,}5\cos(10\pi/7) \approx 0{,}611260$	$0{,}5 - 0{,}5\cos(12\pi/9) = \mathbf{0{,}750000}$	Đối xứng với $n = 2$
6	$0{,}5 - 0{,}5\cos(12\pi/7) \approx 0{,}188255$	$0{,}5 - 0{,}5\cos(14\pi/9) \approx 0{,}413176$	Đối xứng với $n = 1$
7	$0{,}5 - 0{,}5\cos(14\pi/7) = \mathbf{0{,}000000}$	$0{,}5 - 0{,}5\cos(16\pi/9) \approx \mathbf{0{,}116978}$	Mẫu biên cuối không bị mất

Bảng tính tay cho thấy: công thức Praat giữ lại năng lượng ở hai biên ($w[0] = w[7] \approx 0{,}117 > 0$), tránh hiện tượng "mẫu chết" của công thức truyền thống.

Tóm lại: Cắt khung đột ngột sinh ra búp bên $-13{,}3$ dB làm méo mó tự tương quan; cửa sổ Hanning $N+1$ của Praat dập tắt búp bên xuống $-31{,}5$ dB, giảm rò rỉ phổ thêm $18{,}2$ dB và bảo toàn trọn vẹn cả hai mẫu ở rìa khung.

6.2. Biểu diễn số học Q1.15, xử lý bão hòa ở đỉnh và phân tích sai số

Vấn đề thực tế: Tại sao lại là Q1.15 và cái bẫy đảo dấu âm tại đỉnh khung?

Các hệ số cửa sổ Hanning $w[n]$ nằm trong khoảng $(0, 1]$. Trên bộ xử lý HPS hay máy tính cá nhân, Praat tính toán mảng này bằng số thực dấu phẩy động độ chính xác kép 64-bit (`double`). Tuy nhiên, trên vi mạch FPGA Cyclone V, việc triển khai các bộ nhân và bộ nhớ RAM dấu phẩy động tiêu tốn đáng kể tài nguyên logic ALM và làm suy giảm tần số xung nhịp cực đại F_{max}. Do đó, giải pháp phù hợp cho đường dữ liệu là chuyển sang **dấu phẩy tĩnh** (Fixed-Point Arithmetic).

Vì giá trị lớn nhất của $w[n]$ xấp xỉ $1{,}0$, định dạng số học tự nhiên nhất để biểu diễn là định dạng **Q1.15** (1 bit dấu, 15 bit phần phân số, tổng cộng 16 bit, vừa khít một từ dữ liệu của khối nhớ RAM M10K). Trong định dạng Q1.15 có dấu:

$$\text{Trọng số của bit thứ } k \text{ là } 2^{-(15-k)}, \quad k = 0 \ldots 14 \tag{315}$$

và bước nhảy lượng tử nhỏ nhất (1 LSB) là:

$$\Delta = 2^{-15} = \frac{1}{32.768} \approx 3{,}0517578 \times 10^{-5} \tag{316}$$

Một số nguyên 16-bit có dấu bù 2 biểu diễn được dải giá trị nguyên $[-32.768, +32.767]$, tương ứng với dải giá trị thực $[-1{,}0, +0{,}9999694824]$. Vấn đề nan giải xuất hiện ngay tại đây: **Số $+1{,}0$ thực sự không thể biểu diễn được trong số nguyên 16-bit có dấu!**

Hãy xem xét điều gì xảy ra ở đỉnh của cửa sổ Hanning $N = 638$. Hai mẫu nằm ở vị trí trung tâm là $n = 318$ và $n = 319$ (đếm từ 0). Theo công thức Praat:

$$\begin{aligned} w_{\text{double}}[318] &= 0{,}5 - 0{,}5\cos\left(\frac{2\pi \cdot 319}{639}\right) = 0{,}5 - 0{,}5\cos\left(\pi - \frac{\pi}{639}\right) \\ &= 0{,}5 + 0{,}5\cos\left(\frac{\pi}{639}\right) \approx \mathbf{0{,}9999939572147746} \end{aligned} \tag{317}$$

Khi nhân giá trị thực này với hệ số tỉ lệ $2^{15} = 32.768$ để chuyển sang số nguyên:

$$w_{\text{scaled}} = 0{,}9999939572147746 \times 32.768 = \mathbf{32767{,}8019979} \tag{318}$$

Áp dụng quy tắc làm tròn số nguyên tiêu chuẩn $\lfloor x + 0{,}5 \rfloor$:

$$w_{\text{round}} = \lfloor 32767{,}8019979 + 0{,}5 \rfloor = \lfloor 32768{,}3019979 \rfloor = \mathbf{32.768} \tag{319}$$

Nếu kỹ sư phần cứng ép thẳng số nguyên 32.768 vào thanh ghi 16-bit có dấu `signed [15:0]`, điều gì sẽ xảy ra? Mã nhị phân của 32.768 là `16'h8000`. Trong hệ bù 2, bit 15 (MSB) là bit dấu: `16'h8000` đại diện cho số âm cực đại $-$**32.768**!

Hai mẫu ở ngay tâm khung tín hiệu — nơi chứa biên độ mạnh nhất của giọng nói và đóng góp lớn nhất vào đỉnh tự tương quan — đột ngột bị đảo ngược cực tính thành một xung âm cực lớn. Dạng sóng âm thanh bị méo dạng ở giữa khung, biến toàn bộ hàm tự tương quan $R(\tau)$ thành sai lệch và làm gián đoạn thuật toán dò F0. Đây là lỗi tràn số tiêu biểu trong thiết kế xử lý tín hiệu số dấu phẩy tĩnh.

Dẫn xuất từ nguyên lý gốc: Cơ chế kẹp bão hòa (Saturation) của Golden v2

Để loại bỏ hiện tượng đảo dấu âm này, mã nguồn kịch bản sinh ROM `golden_v2/gen_roms.py` (dòng 20) áp dụng phép toán **kẹp bão hòa** (Saturation/Clamping):

```
q = [min(32767, int(math.floor(v * 32768 + 0.5))) for v in w]
```

Bất kỳ giá trị nào sau khi làm tròn vượt quá giới hạn dương tối đa của số nguyên 16-bit đều được kẹp về $+32.767$ (`16'h7FFF`).

Khảo sát trên toàn bộ 638 mẫu của cửa sổ, kịch bản `verify_v3/ch06_hanning_math.py` xác nhận:

- Chỉ có duy nhất đúng **2 mẫu** bị bão hòa là $w[318]$ và $w[319]$ (cả hai đều có giá trị làm tròn nguyên thủy là 32.768 và được kẹp về 32.767).
- Tất cả 636 mẫu còn lại đều nhỏ hơn hoặc bằng 32.766, được lượng tử hóa bình thường mà không chịu sự bão hòa nào.

Nhờ phép kẹp đối xứng tại hai mẫu trung tâm, các con số chuẩn tắc của đề cương Agenda 6.2 được tái lập chính xác:


$$w[0] = 1, \quad w[637] = 1, \quad w[318] = 32.767, \quad w[319] = 32.767 \tag{320}$$

và tổng giá trị số học của toàn bộ 638 từ nhớ ROM là:

$$\sum_{n=0}^{637} w[n] = \mathbf{10.469.378} \quad \text{(khớp 638/638 từ với tệp hex)} \tag{321}$$

Đồng thời, tính chất đối xứng chẵn qua tâm khung được bảo tồn nguyên vẹn:

$$w[n] = w[637 - n], \quad \forall n \in [0, 637] \tag{322}$$



Hình 13: Dạng sóng rời rạc của Cửa sổ Hanning $N + 1$ ($N = 638$) và xử lý bão hòa Q1.15 ở đỉnh (số liệu từ `verify_v3/ch06_hanning_math.log`).

Đọc hình. Hình 13 minh họa hình thái rời rạc của cửa sổ Hanning $N + 1$ trong miền thời gian sau khi lượng tử hóa Q1.15. Tại hai biên ngoài cùng $n = 0$ và $n = 637$, giá trị lượng tử hóa đạt đúng $w[0] = w[637] = 1$ (`0x0001`), khẳng định không có mẫu âm thanh nào bị bỏ rơi. Ở đỉnh trung tâm, trục đối xứng chẵn đi qua vị trí $n = 318{,}5$. Hai mẫu $n = 318$ và $n = 319$ tạo thành một thềm phẳng nằm ngang ở mức bão hòa 32.767 (`0x7FFF`). Vùng đáy được khoanh màu xanh ngọc từ $n = 212$ đến $n = 425$ (214 mẫu) thể hiện phạm vi dò tìm giá trị đỉnh cục bộ LocalPeak (LP) cho ngưỡng hữu thanh ở Chương 10.

Định lượng sai số lượng tử và tỷ số tín hiệu trên nhiễu (SNR)

Một câu hỏi kỹ thuật tất yếu đặt ra: Việc kẹp giá trị đỉnh từ 32.768 xuống 32.767 có làm suy giảm độ chính xác của thuật toán không?

Để trả lời, ta phân tích sai số lượng tử tuyệt đối tại vị trí đỉnh $n = 318$:

$$\epsilon_{\text{apex}} = \left| \frac{32.767}{32.768} - w_{\text{double}}[318] \right| = |0{,}99996948242 - 0{,}99999395721| = \mathbf{2{,}447479 \times 10^{-5}} \tag{323}$$

Quy đổi sai số này sang đơn vị bước nhảy lượng tử LSB:

$$\epsilon_{\text{LSB}} = \epsilon_{\text{apex}} \times 32.768 = 2{,}447479 \times 10^{-5} \times 32.768 = \mathbf{0{,}8020}\ \text{LSB} < 1\ \text{LSB} \tag{324}$$

Kết quả này mang ý nghĩa quyết định: **Ngay cả tại vị trí chịu tác động lớn nhất của phép kẹp bão hòa, sai số tuyệt đối vẫn nhỏ hơn 1 LSB!** Sai số này nằm trong giới hạn sai số lượng tử làm tròn của các bộ biến đổi số sang tương tự (DAC) hay phép nhân dấu phẩy tĩnh thông dụng.

Để đánh giá chất lượng toàn diện trên cả khung 638 mẫu, kịch bản `verify_v3/ch06_exercises.py` tính toán các chỉ số thống kê năng lượng:

- **Sai số căn quân phương (RMS Error):**

$$\text{RMS} = \sqrt{\frac{1}{N}\sum_{n=0}^{N-1}\left(\frac{w[n]}{32.768} - w_{\text{double}}[n]\right)^2} = \mathbf{8{,}63588 \times 10^{-6}} \quad (\approx 0{,}28\ \text{LSB}) \tag{325}$$

- **Công suất tín hiệu cửa sổ:** $P_{\text{signal}} = \frac{1}{N}\sum_{n=0}^{N-1} w_{\text{double}}[n]^2 = 0{,}375588$.
- **Công suất nhiễu lượng tử:** $P_{\text{noise}} = \frac{1}{N}\sum_{n=0}^{N-1} e[n]^2 = 7{,}45784 \times 10^{-11}$.
- **Tỷ số tín hiệu trên nhiễu lượng tử (SQNR):**

$$\text{SNR} = 10\log_{10}\left(\frac{P_{\text{signal}}}{P_{\text{noise}}}\right) = 10\log_{10}\left(\frac{0{,}375588}{7{,}45784 \times 10^{-11}}\right) = \mathbf{97{,}02}\ \text{dB} \tag{326}$$

Lý thuyết thông tin chứng minh rằng một bộ lượng tử hóa đồng đều b bit phân số có tỷ số SNR lý thuyết cực đại là $\text{SNR}_{\text{theo}} = 6{,}02 \times b + 1{,}76$ dB. Với $b = 15$ bit, trần lý thuyết là $6{,}02 \times 15 + 1{,}76 = 92{,}06$ dB. Việc cửa sổ Hanning Q1.15 đạt SNR $= 97{,}02$ dB (cao hơn cả trần lý thuyết nhờ phần lớn năng lượng tập trung ở dải biên độ lớn) khẳng định bảng tra ROM bảo toàn độ trung thực của âm thanh 16-bit gốc, không gây ra suy hao tín hiệu đo đạc được nào.

Tính toán bằng tay: Bảng đối soát các mẫu tiêu biểu trên toàn khung

Bảng 27 liệt kê chi tiết 6 mẫu đại diện trên các vùng chiến lược của khung 638 mẫu, đối chiếu trực tiếp giữa giá trị thực toán học của Praat và giá trị nguyên Q1.15 trên FPGA.

Bảng 27: Bảng đối soát tính toán bằng tay các mẫu tiêu biểu của Cửa sổ Hanning $N + 1$ ($N = 638$, trích xuất từ nhật ký `verify_v3/ch06_praat_lines.log`).

Mẫu n	Giá trị Praat (double)	Q1.15 Nguyên	Mã Hex	Q1.15 Float	Sai số LSB
0	0,0000241710	1	`0x0001`	0,0000305176	+0,2079 LSB
1	0,0000966810	3	`0x0003`	0,0000915527	−0,1680 LSB
106	0,1348008064	4417	`0x1141`	0,1347961426	−0,1528 LSB
212	0,5012301980	16424	`0x4028`	0,5012207031	−0,3111 LSB
318	0,9999939572	32767	`0x7FFF`	0,9999694824	−0,8020 LSB
319	0,9999939572	32767	`0x7FFF`	0,9999694824	−0,8020 LSB
637	0,0000241710	1	`0x0001`	0,0000305176	+0,2079 LSB

Tóm lại: Định dạng Q1.15 kết hợp kẹp bão hòa $32.768 \to 32.767$ tại hai mẫu đỉnh giữ nguyên tính đối xứng chẵn, tổng đạt đúng $10.469.378$, sai số dưới 1 LSB và SNR đạt $97{,}02$ dB.

6.3. Không gian thiết kế phần cứng: Đánh đổi cấu trúc ROM và độ rộng dữ liệu 17-bit

Vấn đề thực tế: Bài toán tài nguyên M10K và cái giá của sự tối ưu sớm

Khi bắt tay vào hiện thực hóa bảng tra hệ số cửa sổ Hanning $N = 638$ mẫu trên chip FPGA Altera Cyclone V (5CSXFC6D6F31C6N), một câu hỏi kiến trúc cơ bản lập tức nảy sinh: Nên lưu trữ toàn bộ 638 từ nhớ trong ROM, hay chỉ cần lưu một nửa (319 từ) rồi tận dụng tính đối xứng $w[n] = w[637 - n]$ để gấp đôi địa chỉ?

Để trả lời câu hỏi này một cách khoa học, kỹ sư phần cứng bắt buộc phải nhìn thấu cấu trúc silicon vật lý của các khối nhớ nội bộ M10K (Embedded Memory Block) theo tài liệu *Cyclone V Device Handbook, Volume 1: Device Interfaces and Integration* (CV-52003, Chương 3).

Phân tích ba phương án lưu trữ và đánh đổi tài nguyên phần cứng

Mỗi khối RAM M10K trên silicon Cyclone V chứa chính xác 10.240 bit nhớ thô. Tuy nhiên, khối nhớ này không thể tổ chức theo kích thước bất kỳ mà bắt buộc phải cấu hình theo một trong các tỷ lệ khung hình (aspect ratio) cố định: $10K \times 1$, $5K \times 2$, $2{,}5K \times 4$, $1{,}25K \times 8$, 1024×10, và 512×20 (hỗ trợ độ rộng 16-bit).

Ta đặt ba phương án thiết kế lên bàn cân kỹ thuật:

1. **Phương án 1: ROM đầy đủ 638 từ $\times$ 16-bit (Lựa chọn chính):**
   - *Dung lượng yêu cầu:* $638 \times 16 = 10.208$ bit. Mặc dù $10.208 < 10.240$ bit, cấu hình M10K đơn rộng nhất hỗ trợ từ 16-bit là 512×20. Vì chiều sâu $638 > 512$, một khối M10K đơn **không thể chứa hết** 638 từ!
   - *Tài nguyên silicon:* Trình biên dịch Quartus bắt buộc phải sử dụng **2 khối M10K** (cấu hình 1024×10 ghép đôi song song thành 1024×20 để lấy 16-bit, hoặc ghép nối tiếp hai khối 512×20). Số lượng ALM tiêu tốn là 0 ALM.
   - *Đặc tính thời gian:* Bộ tạo địa chỉ gọn gàng: chỉ cần bộ đếm nhị phân 10-bit `sample_cnt` quét tuần tự từ 0 tới 637. Không có cổng logic phụ chèn vào đường địa chỉ, đường tới hạn ngắn, $F_{\text{max}} > 350$ MHz.
2. **Phương án 2: Nửa ROM 319 từ $\times$ 16-bit kết hợp mạch gấp địa chỉ (Half-ROM):**
   - *Dung lượng yêu cầu:* $319 \times 16 = 5.104$ bit. Vì chiều sâu $319 \leq 512$, toàn bộ 319 từ nằm vừa vặn trong **1 khối M10K** đơn ở cấu hình 512×20!
   - *Mạch gấp địa chỉ:* Dựa vào tính đối xứng chẵn $w[n] = w[637 - n]$, mạch điều khiển địa chỉ thực hiện ánh xạ:
   $$\text{rom_addr} = \begin{cases} n, & \text{nếu } n < 319 \\ 637 - n, & \text{nếu } n \geq 319 \end{cases} \tag{327}$$
   - *Đánh đổi:* Tiết kiệm được 1 khối M10K (giảm 50% dung lượng RAM). Tuy nhiên, hệ thống cần thêm một bộ so sánh 10-bit ($n < 319$), một bộ trừ ($637 - n$) và một bộ dồn kênh MUX 2:1 vào ngay trước chân địa chỉ của RAM M10K. Nếu không chốt thanh ghi, trễ lan truyền qua bộ trừ và MUX sẽ làm giảm F_{max}. Nếu chốt thêm thanh ghi để giữ F_{max}, độ trễ đọc của toàn khối sẽ tăng thêm 1 chu kỳ.
3. **Phương án 3: Tính toán trực tiếp góc Cosin bằng thuật toán CORDIC:**
   - Không sử dụng bộ nhớ ROM, thay vào đó dùng khối CORDIC quay số (Rotation CORDIC) để tính $\cos(2\pi(n+1)/639)$ theo thời gian thực.
   - *Đánh đổi:* Để đạt độ chính xác 16-bit, CORDIC cần ít nhất 16 tầng lặp với 16 bộ cộng/trừ 18-bit, tiêu tốn khoảng $250 \ldots 350$ ALM và tạo ra độ trễ đường ống lên tới 16 chu kỳ.
   - Trên chip Cyclone V 5CSXFC6D6 vốn có tới **553 khối M10K** (hơn 5,5 triệu bit nhớ), việc tiêu tốn hàng trăm ALM chỉ để tiết kiệm 1 khối M10K là không cần thiết.

Quyết định lựa chọn: Tài liệu này chọn **Phương án 1 (ROM đầy đủ 638 từ)** làm đường dẫn chính để ưu tiên tính đơn giản của mã nguồn, giảm thiểu độ phức tạp điều khiển và đạt F_{max} cao. Phương án 2 (Nửa ROM) được phân tích cặn kẽ trong Bài tập 6.2 như một bài học mở rộng về tối ưu hóa diện tích vi mạch khi tài nguyên bộ nhớ bị thắt chặt.

Lập luận về bộ nhân: Có thanh ghi đường ống hay không?

Tiếp nối mẫu lập luận ở Mục 4.3 của đề cương, ta khảo sát quãng đường tín hiệu đi từ ngõ ra của ROM vào bộ nhân và bộ làm tròn:

- **Bộ nhân tổ hợp thuần (Unregistered Multiplier, 0 nhịp trễ):** Tín hiệu w_q vừa ra khỏi M10K lập tức đi thẳng qua các phần tử nhân logic, rồi kết quả tích số đi thẳng vào bộ cộng làm tròn $+16.384$ trước khi đến thanh ghi ngõ ra. Đường tới hạn bao gồm: trễ ngõ ra M10K ($T_{\text{co}} \approx 1{,}5$ ns), dây định tuyến từ hàng RAM sang khối DSP, thời gian nhân của khối DSP ($T_{\text{mult}} \approx 3{,}2$ ns) và trễ của bộ cộng làm tròn. Đường tín hiệu dài này giới hạn xung nhịp hệ thống.
- **Bộ nhân có thanh ghi đường ống (Registered Multiplier, `LPM_PIPELINE = 1`):** Khối Variable Precision DSP của Cyclone V được tích hợp sẵn một tầng thanh ghi tích số cứng (Multiplier Pipeline/Output Register) nằm ngay sau ma trận nhân partial-product. Khi kích hoạt tầng thanh ghi này:
  (a) Quãng đường truyền dẫn được chia đôi thành hai chặng ngắn: Chặng 1 từ thanh ghi đầu vào tới thanh ghi tích số bên trong DSP; Chặng 2 từ thanh ghi tích số ra bộ cộng làm tròn.
  (b) Thanh ghi nằm sẵn trong silicon cứng của khối DSP nên **không tiêu tốn thêm Flip-Flop nào từ logic ALM**.
  (c) Độ trễ đường ống tăng thêm 1 chu kỳ. Vì hệ thống vận hành theo cơ chế băng chuyền dòng dữ liệu (Streaming Pipelining), độ trễ 1 chu kỳ này chỉ ảnh hưởng đến mẫu đầu tiên. Từ chu kỳ tiếp theo, mỗi nhịp đồng hồ đều đặn đưa ra một mẫu $x_w[n]$ hoàn chỉnh (thông lượng đạt 1 mẫu/chu kỳ).

Do đó, ta chọn cấu hình **bộ nhân có thanh ghi đường ống** (`LPM_PIPELINE = 1`).

Dẫn xuất toán học: Vì sao $d = x -$ mean và x_w bắt buộc phải là 17-bit có dấu?

Trong các phiên bản thảo luận ban đầu (Argon và bản v1), một sai sót tai hại đã bị bỏ quên: toàn bộ hệ thống giả định rằng hiệu số $d = x -$ mean và mẫu sau cửa sổ x_w đều là các số nguyên 16-bit có dấu. Đây là một ngộ nhận chết người.

Hãy phân tích dải động toán học từ nguyên lý gốc:

$$d[n] = x[n] - \text{mean} \tag{328}$$

trong đó mẫu âm thanh $x[n] \in [-32.768, +32.767]$ và giá trị trung bình cục bộ mean $\in [-32.768, +32.767]$.

- **Cận trên cực đại:** Khi một mẫu âm thanh đạt đỉnh dương toàn thang $x[n] = +32.767$ và giá trị trung bình của khung bị kéo sâu về phía âm cực đại mean ≈ -32.768:

$$d_{\max} = +32.767 - (-32.768) = +\mathbf{65.535} = 2^{16} - 1 \quad (\text{Mã hex: } \texttt{0x0FFFF}) \tag{329}$$

- **Cận dưới cực tiểu:** Ngược lại, khi $x[n] = -32.768$ và mean $\approx +32.767$:

$$d_{\min} = -32.768 - (+32.767) = -\mathbf{65.535} = -(2^{16} - 1) \quad (\text{Mã hex: } \texttt{0x10001}) \tag{330}$$

Dải giá trị $[-65.535, +65.535]$ vượt gấp đôi khả năng dung nạp của một biến số nguyên 16-bit có dấu ($[-32.768, +32.767]$). Do đó:

Thẻ công thức

Định luật độ rộng bit cho sai phân: Để biểu diễn đầy đủ và không làm mất thông tin của tín hiệu sai phân $d = x -$ mean, đường dữ liệu bắt buộc phải có độ rộng tối thiểu là **17 bit có dấu** (`signed [16:0]`), với dải biểu diễn $[-65.536, +65.535]$.

Điều gì xảy ra tiếp theo khi nhân d (17-bit có dấu) với hệ số cửa sổ Hanning w (16-bit không dấu trong $[0, 32.767]$)? Tích số $p = d \cdot w$ có độ rộng $17 + 16 = 33$ bit (hoặc 34 bit khi coi cả hai là có dấu). Khi đưa qua bộ làm tròn và dịch phải 15 bit:

$$x_w = \left\lfloor \frac{d \cdot w + 16.384}{32.768} \right\rfloor \tag{331}$$

Giá trị cực đại của x_w có thể vượt qua 32.767 hay không? Câu trả lời là **CÓ**!

Khảo sát khung thử nghiệm khắc nghiệt (Stress Frame A) trong tệp kiểm tra phần cứng chuẩn `golden_v2/hdl_check/` (kiểm chứng bằng `verify_v3/ch06_stress_audit.py`):

- Khung tín hiệu có dạng sóng xung kích toàn thang: $x[n] = -32.768$ trên phần lớn khung và $x[n] = +32.767$ trong khoảng hẹp $n \in [300, 339]$ (40 mẫu).
- Giá trị trung bình cục bộ 426 mẫu được tính chính xác là mean $= -26.614$.
- Tại mẫu trung tâm $n = 318$:

$$\begin{aligned} x[318] &= +32.767 \\ d[318] &= 32.767 - (-26.614) = +\mathbf{59.381} \quad (> 32.767) \\ w[318] &= 32.767 \\ p[318] &= 59.381 \times 32.767 = \mathbf{1.945.737.227} \\ x_w[318] &= \left\lfloor \frac{1.945.737.227 + 16.384}{32.768} \right\rfloor = \left\lfloor \frac{1.945.753.611}{32.768} \right\rfloor = \mathbf{59.379} \end{aligned} \tag{332}$$

CHI PHÍ (LUT / DSP / chu kỳ)

Cảnh báo sai số tràn số thảm họa nếu dùng 16-bit:

- Con số 59.379 vượt xa ngưỡng cực đại 32.767 của số nguyên 16-bit.
- Nếu ép vào 16-bit, mã nhị phân `16'hE7F3` sẽ bị hệ bù 2 hiểu thành $-\mathbf{6.157}$!
- Đỉnh sóng dương cực lớn $+59.379$ bị lật ngược thành một thung lũng âm sâu -6.157.
- Hậu quả là phép nhân tự tương quan ở Chương 7 sẽ lấy hai số âm nhân với nhau hoặc nhân với số dương, làm sai lệch tích phân năng lượng và sai sót trong tính toán F0.

Do đó, cả tín hiệu ngõ vào $d[n]$ lẫn tín hiệu ngõ ra $x_w[n]$ của module cửa sổ Hanning đều **bắt buộc phải có độ rộng 17 bit có dấu** (`signed [16:0]`). Đây là một phát hiện cải tiến then chốt của phiên bản Golden v2.

Cơ chế làm tròn hội tụ (Convergent Rounding): $(p + 2^{14}) \gg 15$

Để triệt tiêu hiện tượng lệch một chiều (DC bias drift) khi chuyển đổi từ tích số 34-bit xuống mẫu 17-bit, mạch phần cứng không sử dụng phép cắt cụt (truncation, dịch phải thuần túy $p \gg 15$).

Nếu dùng phép cắt cụt: với mọi số dương, phần dư phân số trong khoảng $[0, 32.767]$ luôn bị vứt bỏ, làm giá trị trung bình của kết quả bị hụt mất trung bình $-0{,}5$ LSB $\approx -0{,}5 \times 2^{-15}$. Sự tích tụ của độ lệch âm này qua hàng nghìn phép cộng dồn trong bộ tự tương quan MAC (Chương 7) sẽ sinh ra một thành phần DC ảo, làm sụp đổ ngưỡng im lặng.

Module `ch06_hanning_window.v` thực hiện thuật toán **làm tròn nửa bước lên** (round-half-up):

$$x_w = (p + 2^{14}) \gg 15 = (p + 16.384) \gg 15 \tag{333}$$

Số hạng $2^{14} = 16.384$ cộng vào đúng vị trí bit 14 (bit phân số cao nhất bị loại bỏ). Nếu phần phân số $\geq 0{,}5$ ($p[14] = 1$), phép cộng sẽ tạo ra một bit nhớ tràn sang bit 15, tự động làm tròn lên số nguyên kế tiếp. Nếu phần phân số $< 0{,}5$, không có nhớ và số nguyên được giữ nguyên. Nhờ đó, kỳ vọng sai số làm tròn đạt đúng bằng 0, triệt tiêu thành phần một chiều ký sinh.

Tóm lại: Cấu hình ROM 638 từ 2 M10K tối ưu đường tới hạn; bộ nhân có thanh ghi LPM_PIPELINE=1 giữ thông lượng 1 mẫu/chu kỳ; và độ rộng 17-bit có dấu là điều kiện bắt buộc để chứa trọn vẹn d = 59.381 và xw = 59.379 trong các khung tín hiệu khắc nghiệt.

6.4. Đường (A): Hiện thực hóa bằng IP Intel (ROM: 1-PORT và LPM_MULT)

Cấu hình khối IP Intel ROM: 1-PORT trong Parameter Editor

Để triển khai bảng tra hệ số cửa sổ Hanning theo đường dẫn thư viện IP của Intel, ta sử dụng khối chức năng `ROM: 1-PORT` được hướng dẫn chi tiết trong tài liệu kỹ thuật *Embedded Memory (RAM: 1-PORT, RAM: 2-PORT, ROM: 1-PORT, and ROM: 2-PORT) User Guide* (UG-01068).

Dưới đây là phân tích chi tiết từng tham số cấu hình trong giao diện Parameter Editor của Quartus Prime:

- **Operation Mode (`operation_mode = "ROM"`):** Chọn chế độ bộ nhớ chỉ đọc một cổng (Single-Port ROM). Trong chế độ này, Quartus tự động vô hiệu hóa toàn bộ mạch ghi, không tạo ra chân `wren` hay `data`, bảo đảm mảng nhớ không bị ghi đè ngoài ý muốn trong quá trình vận hành.
- **Width of the 'q' output bus (`width_a = 16`):** Độ rộng từ dữ liệu ngõ ra là 16 bit. Giá trị này vừa vặn với định dạng dấu phẩy tĩnh Q1.15 của các hệ số cửa sổ Hanning ($0 \ldots 32.767$).
- **Width of the 'address' bus (`widthad_a = 10`):** Độ rộng bus địa chỉ là 10 bit. Vì $2^9 = 512 < 638 \leq 2^{10} = 1024$, không gian địa chỉ 10-bit cho phép truy xuất tối đa 1024 từ, bao trọn vẹn 638 mẫu của cửa sổ Praat.
- **Total number of words (`numwords_a = 638`):** Chiều sâu danh định của bảng tra là đúng 638 từ. Các địa chỉ từ 638 đến 1023 không được sử dụng và có thể bỏ trống.
- **Clocking method (`single_clock`):** Sử dụng một miền xung nhịp đồng bộ duy nhất (`clock`) nối với nguồn đồng hồ hệ thống 50 MHz.
- **Output 'q' register (`outdata_reg_a = "CLOCK0"`):** Kích hoạt tầng thanh ghi chốt dữ liệu ngõ ra cứng bên trong khối nhớ M10K. Nếu chọn `"UNREGISTERED"`, ngõ ra `q` sẽ là mạch tổ hợp thuần túy nối thẳng từ mảng ô nhớ (SRAM array), dẫn đến trễ truy xuất địa chỉ-sang-dữ liệu kéo dài ($T_{\text{aa}} \approx 2{,}8$ ns) và gây méo mó dạng sóng định thời. Việc bật thanh ghi ngõ ra chuyển quá trình đọc thành một thao tác đồng bộ theo xung nhịp.
- **Address register (`address_reg_a = "UNREGISTERED"`):** Không chốt thêm thanh ghi ở cửa ngõ địa chỉ vào. Nếu kích hoạt cả thanh ghi địa chỉ lẫn thanh ghi ngõ ra, tổng độ trễ đọc của ROM sẽ là 2 chu kỳ. Bằng cách để địa chỉ ở chế độ không chốt và bật thanh ghi ngõ ra, ta thu được **độ trễ đọc đúng bằng 1 chu kỳ xung nhịp**: địa chỉ được thiết lập trong chu kỳ T, dữ liệu hệ số w_q xuất hiện ổn định ở ngõ ra ngay tại sườn dương của chu kỳ $T + 1$.
- **Memory initialization file (`init_file = "hanning638_q15.hex"`):** Chỉ định tệp khởi tạo dữ liệu nhị phân/thập lục phân. Trình biên dịch Quartus sẽ nhúng trực tiếp 638 giá trị lượng tử hóa này vào bitstream cấu hình FPGA (tệp `.sof`), bảo đảm ROM có sẵn dữ liệu ngay khi chip vừa khởi động xong mà không cần HPS phải nạp dữ liệu thủ công.
- **RAM block type (`ram_block_type = "M10K"`):** Chỉ định Quartus ánh xạ bảng tra vào khối nhớ M10K phần cứng, tránh sử dụng tài nguyên logic mềm MLAB.

Khối IP `ROM: 1-PORT` sinh ra ba cổng giao tiếp cơ bản: ngõ vào xung nhịp `clock`, ngõ vào địa chỉ `address[9:0]`, và ngõ ra dữ liệu `q[15:0]`. Về mặt tài nguyên, do chiều sâu $638 > 512$, Quartus ánh xạ bảng tra này vào **2 khối M10K** (cấu hình 1024×10 ghép song song để tạo thành từ 16-bit), tiêu tốn đúng 0 ALM và 0 DSP.

Cấu hình khối IP Intel LPM_MULT trong Parameter Editor

Để thực hiện phép nhân giữa mẫu sai phân $d = x - \text{mean}$ và hệ số cửa sổ w, ta sử dụng khối IP `LPM_MULT` được chuẩn hóa trong tài liệu *Integer Arithmetic IP Cores User Guide* (UG-01069).

Phân tích các tham số cốt lõi trong Parameter Editor:

- **DataA width (`LPM_WIDTHA = 17`):** Độ rộng toán hạng A là 17 bit. Toán hạng này tiếp nhận tín hiệu sai phân $d = x - \text{mean}$. Như đã chứng minh bằng toán học ở Mục 6.3, hiệu số này có thể đạt dải $[-65.535, +65.535]$, do đó độ rộng 17-bit có dấu là bắt buộc để ngăn ngừa hiện tượng tràn số.
- **DataB width (`LPM_WIDTHB = 17`):** Độ rộng toán hạng B là 17 bit. Đây là điểm cần lưu ý: Trong cấu trúc IP `LPM_MULT`, chỉ có một tham số `LPM_REPRESENTATION` duy nhất áp dụng chung cho cả hai toán hạng. Vì toán hạng A bắt buộc phải là số có dấu (`"SIGNED"`), toán hạng B cũng buộc phải là số có dấu. Hệ số cửa sổ w_q vốn là một số không âm 16-bit ($0 \leq w_q \leq 32.767$), có bit cao nhất MSB luôn bằng 0. Khi ghép thêm một bit 0 ở đầu (`{1'b0, w_q}`), giá trị w_q trở thành một số nguyên có dấu dương 17-bit hợp lệ mà không làm biến đổi độ lớn.
- **Multiplier representation** (`LPM_REPRESENTATION`): Thiết lập `"SIGNED"` để nhân hai số nguyên có dấu bù 2.

- **Result width (`LPM_WIDTHP = 34`):** Độ rộng ngõ ra của tích số bằng tổng độ rộng hai toán hạng: $17+17 = 34$ bit.
- **Pipeline latency (`LPM_PIPELINE = 1`):** Kích hoạt một tầng thanh ghi đường ống ngõ ra bên trong khối DSP. Độ trễ từ khi đặt toán hạng vào ngõ vào đến khi tích số xuất hiện ở ngõ ra `result` là đúng 1 chu kỳ xung nhịp.
- **Implementation style (`DEDICATED_MULTIPLIER_CIRCUITRY = "YES"`):** Yêu cầu Quartus ưu tiên ánh xạ phép nhân vào phần cứng khối DSP chuyên dụng thay vì tổng hợp từ các phần tử logic ALM.

Theo tài liệu *Cyclone V Device Handbook, Volume 1* (CV-52003, Chương 5), mỗi khối Variable Precision DSP cứng của Cyclone V chứa hai bộ nhân độc lập kích thước 18×18-bit. Phép nhân 17×17-bit có dấu nằm vừa khít bên trong một bộ nhân 18×18-bit. Do đó, Quartus ánh xạ khối `LPM_MULT` này vào **1 khối DSP** (thực chất chỉ chiếm một nửa tài nguyên của một khối DSP vật lý), tiêu tốn đúng 0 ALM.

Đoạn mã khởi tạo phần cứng IP Intel hoàn chỉnh

Đoạn mã Verilog dưới đây minh họa cách ghép nối trực tiếp hai khối IP `ROM: 1-PORT` và `LPM_MULT` cùng mạch làm tròn:

Listing 27: Ghép nối hai khối IP Intel ROM: 1-PORT và LPM_MULT cho bộ nhân cửa sổ Hanning

```
// 1. Khoi tao ROM: 1-PORT (UG-01068) chua 638 he so Hanning Q1.15
wire [15:0] w_q;
rom_1port_hanning u_rom_hanning (
    .clock   (clk),
    .address (rom_addr),        // 10-bit address (0..637)
    .q       (w_q)              // 16-bit Q1.15 window output (latency = 1)
);

// 2. Chot tre mau d = x - mean de can bang nhip voi ROM (latency = 1)
reg signed [16:0] d_r1;
always @(posedge clk) begin
    d_r1 <= in_d;               // 17-bit signed difference sample
end

// 3. Khoi tao LPM_MULT (UG-01069) nhan 17x17-bit co dau (latency = 1)
wire signed [33:0] mult_prod;
lpm_mult #(
    .lpm_hint           ("DEDICATED_MULTIPLIER_CIRCUITRY=YES"),
    .lpm_representation ("SIGNED"),
    .lpm_type           ("LPM_MULT"),
    .lpm_pipeline       (1),    // 1-cycle internal pipeline register
    .lpm_widtha         (17),
    .lpm_widthb         (17),
    .lpm_widthp         (34)
) u_lpm_mult_hanning (
    .clock  (clk),
    .clken  (1'b1),
    .aclr   (!rst_n),
    .dataa  (d_r1),             // 17-bit signed operand A
    .datab  ({1'b0, w_q}),      // 17-bit signed positive operand B
    .result (mult_prod)         // 34-bit signed product
);

// 4. Mach lam tron hoi tu: (p + 2^14) >> 15
wire signed [34:0] p_rounded = {mult_prod[33], mult_prod} + 35'sd16384;
wire signed [16:0] xw_out = p_rounded[31:15];
```

Tóm lại: Đường dẫn IP Intel kết hợp ROM: 1-PORT (2 khối M10K, trễ 1 chu kỳ) và LPM_MULT (1 khối DSP 18x18, trễ 1 chu kỳ); toàn bộ khối nhân cửa sổ chỉ tiêu tốn 2 M10K, 1 DSP, 0 ALM và có tổng độ trễ đường ống là 2 chu kỳ xung nhịp.

6.5. Đường (B): Hiện thực hóa phần cứng HDL tự viết và phối hợp thời gian

Ý tưởng kiến trúc và cơ chế phối hợp thời gian (Timing Alignment)

Module phần cứng tự viết `ch06_hanning_window.v` được thiết kế theo cấu trúc đường ống dòng dữ liệu (Streaming Pipeline Architecture) đồng bộ, tự động xử lý toàn bộ quá trình áp cửa sổ Hanning và đo lường tham số biên độ cục bộ cho từng khung tiếng nói.

Kiến trúc hoạt động của module được tổ chức thành 4 giai đoạn nhịp tuần tự:

1. **Giai đoạn 0: Quét địa chỉ và nạp mẫu:**
   Khi nhận xung kích hoạt `start = 1`, bộ đếm `sample_cnt` được đặt lại về 0 và cờ `busy` bật lên 1. Bộ đếm `sample_cnt[9:0]` nối trực tiếp tới dây địa chỉ `rom_addr` của ROM `ch06_hanning_rom.v`. Mỗi khi có mẫu sai phân ngõ vào hợp lệ (`in_valid = 1`), bộ đếm tăng 1 đơn vị, quét tuần tự từ 0 tới 637.

2. **Giai đoạn 1: Đọc ROM đồng bộ và cân bằng nhịp mẫu sai phân:**
   Khối ROM đồng bộ `ch06_hanning_rom` có độ trễ đọc đúng 1 chu kỳ xung nhịp. Tại sườn dương đồng hồ đầu tiên, địa chỉ `rom_addr` được nạp vào và dữ liệu hệ số cửa sổ `w_q` sẽ xuất hiện tại ngõ ra của ROM sau 1 chu kỳ.

   Để hai toán hạng của phép nhân gặp nhau chính xác tại cùng một thời điểm, mẫu sai phân `in_d` ngõ vào được đưa qua một tầng thanh ghi trễ `d_r1 <= in_d`. Nhờ tầng thanh ghi này, tại sườn dương tiếp theo, cả `d_r1` (mẫu $d[n]$) lẫn `w_q` (hệ số $w[n]$) đều sẵn sàng đồng thời tại cửa ngõ của bộ nhân.


3. **Giai đoạn 2: Nhân có dấu 17×17-bit và thanh ghi đường ống:**
   Hệ số `w_q` được mở rộng thành số nguyên có dấu dương 17-bit `{1'b0, w_q}`. Phép nhân có dấu được thực hiện:

   $$\texttt{prod_comb} = \texttt{d_r1} \times \texttt{\{1'b0, w_q\}} \tag{334}$$

   Tích số 34-bit được chốt vào thanh ghi đường ống `prod_r2` ở cạnh xung nhịp tiếp theo, tương đương với tham số `LPM_PIPELINE = 1` của khối IP Intel.

4. **Giai đoạn 3: Làm tròn hội tụ và mạch tích hợp dò đỉnh LocalPeak (LP):**
   Mạch cộng thêm hằng số làm tròn $+16.384$ vào tích số `prod_r2` rồi trích xuất các bit $[31:15]$ để tạo thành mẫu ngõ ra 17-bit có dấu `out_xw`, đồng thời bật cờ báo hợp lệ `out_valid = 1`.

   Song song với quá trình xuất dữ liệu, mạch liên tục giám sát chỉ số mẫu `idx_r2`. Khi chỉ số nằm trong phạm vi cửa sổ trung tâm tiếng nói ($n \in [212, 425]$, bao gồm 214 mẫu), mạch tính toán biên độ tuyệt đối $|x_w[n]|$ và so sánh với thanh ghi `lp_reg`. Khi mẫu cuối cùng ($n = 637$) rời khỏi đường ống, mạch chốt giá trị đỉnh vào `out_lp`, phát xung hoàn tất khung `out_done = 1` trong đúng 1 chu kỳ và hạ cờ `busy` về 0.



Hình 14: Sơ đồ kiến trúc vi mô phần cứng khối nhân cửa sổ Hanning (`rtl/v3/ch06_hanning_window.v`), minh họa bộ đếm quét địa chỉ ROM, thanh ghi cân bằng nhịp, bộ nhân DSP đường ống và bộ dò đỉnh LocalPeak.

Đọc hình. Hình 14 mô tả dòng dữ liệu qua bốn giai đoạn xử lý của module `rtl/v3/ch06_hanning_window.v`. Ở góc trên bên trái, bộ đếm `sample_cnt[9:0]` tạo địa chỉ cho khối nhớ `ch06_hanning_rom`. Dữ liệu w_q sau 1 nhịp đọc đi vào toán hạng B của bộ nhân DSP, đồng thời mẫu $d[n]$ sau 1 nhịp trễ qua thanh ghi `d_r1` đi vào toán hạng A. Tích số 34-bit được chốt qua thanh ghi `prod_r2` trước khi chuyển sang bộ làm tròn

$(p + 2^{14}) \gg 15$ để xuất ra `out_xw` và `out_valid`. Ở nửa dưới, dòng dữ liệu `xw` đi vào khối so sánh cực đại để cập nhật thanh ghi `lp_reg`, phát cờ `out_done` và giá trị `out_lp` khi xử lý xong mẫu 637.

Trích dẫn mã nguồn HDL cốt lõi

Đoạn mã Verilog-2001 dưới đây trích dẫn trực tiếp từ tệp `rtl/v3/ch06_hanning_window.v`, thể hiện trọn vẹn 3 khối đường ống và mạch tích hợp dò đỉnh LocalPeak:

Listing 28: Đường ống tính toán và mạch dò LocalPeak (`rtl/v3/ch06_hanning_window.v:79--173`)

```
    always @(posedge clk or negedge rst_n) begin
        if (!rst_n) begin
            sample_cnt <= 10'd0;
            d_r1       <= {DATA_W{1'b0}};
            v_r1       <= 1'b0;
            idx_r1     <= 10'd0;
            busy       <= 1'b0;
        end else begin
            if (start) begin
                sample_cnt <= 10'd0;
                busy       <= 1'b1;
            end

            if (in_valid && (busy || start)) begin
                d_r1   <= in_d;
                v_r1   <= 1'b1;
                idx_r1 <= start ? 10'd0 : sample_cnt;

                if ((start ? 10'd0 : sample_cnt) == N_SAMPLES - 1) begin
                    sample_cnt <= 10'd0;
                end else begin
                    sample_cnt <= (start ? 10'd0 : sample_cnt) + 10'd1;
                end
            end else begin
                v_r1 <= 1'b0;
            end
        end
    end

    // ---------------------------------------------------------------------
    // Stage 1 -> Stage 2: 17x17 signed multiplication with pipeline register
    // ---------------------------------------------------------------------
    // w_q is unsigned Q1.15 in [0, 32767]. MSB is 0, so prepending 1'b0 extends
    // to 17-bit positive signed, matching LPM_REPRESENTATION = "SIGNED".
    wire signed [16:0] w_signed = {1'b0, w_q};
    wire signed [PROD_W-1:0] prod_comb = d_r1 * w_signed;

    always @(posedge clk or negedge rst_n) begin
        if (!rst_n) begin
            prod_r2 <= {PROD_W{1'b0}};
            v_r2    <= 1'b0;
            idx_r2  <= 10'd0;
        end else begin
            prod_r2 <= prod_comb;
            v_r2    <= v_r1;
            idx_r2  <= idx_r1;
        end
    end

    // ---------------------------------------------------------------------
    // Stage 2 -> Stage 3: Rounding adder, output registers, LocalPeak detection
    // ---------------------------------------------------------------------
    // Rounding formula: (p + 2^14) >> 15
    wire signed [34:0] p_round = {prod_r2[33], prod_r2} + 35'sd16384;
    wire signed [16:0] xw_comb = p_round[31:15];
    wire [15:0] abs_xw = (xw_comb < 0) ? -xw_comb[15:0] : xw_comb[15:0];

```

```
136     always @(posedge clk or negedge rst_n) begin
137         if (!rst_n) begin
138             out_valid <= 1'b0;
139             out_xw    <= {DATA_W{1'b0}};
140             out_done  <= 1'b0;
141             out_lp    <= 16'd0;
142             lp_reg    <= 16'd0;
143         end else begin
144             if (start) begin
145                 lp_reg   <= 16'd0;
146                 out_done <= 1'b0;
147             end
148 
149             out_valid <= v_r2;
150 
151             if (v_r2) begin
152                 out_xw <= xw_comb;
153 
154                 // Track peak in range [LP_FIRST, LP_LAST]
155                 if (idx_r2 >= LP_FIRST && idx_r2 <= LP_LAST) begin
156                     if (abs_xw > lp_reg) begin
157                         lp_reg <= abs_xw;
158                     end
159                 end
160 
161                 // Frame complete when last sample (637) exits pipeline
162                 if (idx_r2 == N_SAMPLES - 1) begin
163                     out_done <= 1'b1;
164                     out_lp   <= lp_reg;
165                     busy     <= 1'b0;
166                 end else begin
167                     out_done <= 1'b0;
168                 end
169             end else begin
170                 out_done <= 1'b0;
171             end
172         end
173     end
```

Giải thích cặn kẽ mã nguồn Verilog từng dòng

- **Dòng 79–106 (Giai đoạn 0 → Giai đoạn 1):** Khối `always` quản lý xung kích hoạt `start` và nạp mẫu ngõ vào. Khi có xung `start`, bộ đếm `sample_cnt` được xóa về 0 và cờ `busy` bật lên 1. Khi có mẫu hợp lệ (`in_valid = 1`), mạch chốt mẫu sai phân vào thanh ghi `d_r1 <= in_d`, bật cờ hiệu lực `v_r1 <= 1'b1` và lưu lại chỉ số mẫu tương ứng `idx_r1`. Bộ đếm `sample_cnt` tự động tăng tuần tự từ 0 tới 637 và cuộn vòng về 0 khi hết khung.
- **Dòng 113–126 (Giai đoạn 1 → Giai đoạn 2):** Dòng 113 mở rộng hệ số `w_q` thành số có dấu dương 17-bit: `w_signed = {1'b0, w_q}`. Dòng 114 thực hiện phép nhân nhị phân có dấu giữa hai số 17-bit: `prod_comb = d_r1 * w_signed`. Khối `always` ở dòng 116 chốt tích số 34-bit này vào thanh ghi đường ống `prod_r2`, đồng thời truyền cờ hiệu lực `v_r2 <= v_r1` và chỉ số mẫu `idx_r2 <= idx_r1`. Tầng thanh ghi này giúp Quartus ánh xạ trực tiếp vào thanh ghi tích số bên trong khối Variable Precision DSP của Cyclone V.
- **Dòng 132–134 (Mạch làm tròn hội tụ):** Phép cộng làm tròn nửa bước được thực hiện bằng logic tổ hợp: `p_round = {prod_r2[33], prod_r2} + 35'sd16384`. Bit dấu được mở rộng lên 35-bit để chống tràn khi cộng số hạng dương. Dòng 133 trích xuất các bit $[31 : 15]$ (tương đương phép dịch phải số học 15 bit) tạo ra mẫu kết quả `xw_comb`. Dòng 134 tính trị tuyệt đối `abs_xw` phục vụ mạch dò đỉnh.
- **Dòng 136–173 (Giai đoạn 3: Xuất dữ liệu và dò LocalPeak):** Khối `always` chốt ngõ ra `out_xw <= xw_comb` và bật cờ `out_valid <= v_r2`. Ở dòng 155–159, nếu chỉ số mẫu trong khoảng $212 \ldots 425$ (`LP_FIRST` tới `LP_LAST`) và biên độ lớn hơn giá trị hiện tại, thanh ghi `lp_reg` cập nhật giá trị mới. Khi

mẫu cuối cùng ($n = 637$) rời khỏi đường ống ở dòng 162–166, mạch phát xung `out_done <= 1'b1`, chốt giá trị LocalPeak vào cổng ngõ ra `out_lp <= lp_reg` và xóa cờ `busy <= 1'b0`.

Trích dẫn mã nguồn mô hình song sinh Python

Dưới đây là đoạn mã mô phỏng chu kỳ bit-đối-bit trích từ hàm `step` của lớp `HanningWindowTwin` trong tệp `verify_v3/ch06_window_twin.py`:

Listing 29: Mô hình song sinh Python chu-kỳ-đối-chu-kỳ (`ch06_window_twin.py:82--165`)

```
        # Stage 3: Rounding adder and output evaluation
        next_out_valid = int(self.v_r2)
        next_out_done = 0
        next_out_xw = self.out_xw
        next_out_lp = self.out_lp
        next_lp_reg = self.lp_reg

        if start:
            next_lp_reg = 0

        if self.v_r2:
            # Rounding adder: (p + 2^14) >> 15
            p_round = self.prod_r2 + 16384
            xw_res = p_round >> 15
            next_out_xw = xw_res

            abs_xw = abs(xw_res)
            if K.LP_FIRST <= self.idx_r2 <= K.LP_LAST:
                if abs_xw > next_lp_reg:
                    next_lp_reg = abs_xw

            if self.idx_r2 == K.NSAMP_WINDOW - 1:
                next_out_done = 1
                next_out_lp = next_lp_reg

        # Stage 2: Multiplier product
        # w_q is unsigned Q1.15 in [0, 32767]
        prod_comb = self.d_r1 * self.w_q
        next_prod_r2 = prod_comb
        next_v_r2 = int(self.v_r1)
        next_idx_r2 = self.idx_r1

        # Stage 1: ROM synchronous read and sample delay matching
        curr_sample_cnt = 0 if start else self.sample_cnt
        valid_sample = in_valid and (self.busy or start)

        next_w_q = self.rom[curr_sample_cnt] if valid_sample else 0
        next_d_r1 = in_d if valid_sample else 0
        next_v_r1 = 1 if valid_sample else 0
        next_idx_r1 = curr_sample_cnt if valid_sample else 0

        next_sample_cnt = self.sample_cnt
        next_busy = self.busy

        if start:
            next_busy = 1

        if valid_sample:
            if curr_sample_cnt == K.NSAMP_WINDOW - 1:
                next_sample_cnt = 0
            else:
                next_sample_cnt = curr_sample_cnt + 1

        if next_out_done:
            next_busy = 0

        # ------------------------------------------------------------------
```

```
        # Register update on posedge clk
        # ------------------------------------------------------------------
        self.busy = next_busy
        self.sample_cnt = next_sample_cnt
        self.w_q = next_w_q

        self.d_r1 = next_d_r1
        self.v_r1 = next_v_r1
        self.idx_r1 = next_idx_r1

        self.prod_r2 = next_prod_r2
        self.v_r2 = next_v_r2
        self.idx_r2 = next_idx_r2

        self.out_valid = next_out_valid
        self.out_xw = next_out_xw
        self.out_done = next_out_done
        self.out_lp = next_out_lp
        self.lp_reg = next_lp_reg

        return dict(
            out_valid=int(self.out_valid),
            out_xw=int(self.out_xw),
            out_done=int(self.out_done),
            out_lp=int(self.out_lp),
            busy=int(self.busy)
        )
```

Bảng đối chiếu dòng mã giữa Python Twin và Verilog HDL

Bảng 28 đối soát chi tiết từng dòng mã logic giữa mô hình song sinh Python và hiện thực phần cứng Verilog, chứng minh tính tương đương về chức năng và chu kỳ nhịp.

Bảng 28: Bảng đối chiếu trực tiếp giữa mã nguồn mô hình song sinh Python và Verilog HDL

Python Twin (Dòng)	**Verilog HDL (Dòng)**	**Ý nghĩa kiến trúc và vai trò phần cứng**
Dòng 83–87	Dòng 149–150	Đánh giá tín hiệu ngõ ra `out_valid` dựa trên cờ hiệu lực `v_r2` của Giai đoạn 2.
Dòng 93–96	Dòng 132–133, 152	Thực hiện phép làm tròn nửa bước $(p + 16.384) \gg 15$, chốt kết quả vào thanh ghi ngõ ra `out_xw`.
Dòng 98–101	Dòng 134, 155–159	Tính trị tuyệt đối $\lvert x_w \rvert$ và cập nhật đỉnh cục bộ `lp_reg` trong phạm vi mẫu $212 \ldots 425$.
Dòng 103–105	Dòng 162–166	Nhận diện mẫu cuối cùng ($n = 637$), kích hoạt xung hoàn tất `out_done = 1` và chốt `out_lp`.
Dòng 109–112	Dòng 113–125	Tính tích số 17×17-bit có dấu và chốt vào thanh ghi đường ống `prod_r2` (Giai đoạn 2).
Dòng 115–122	Dòng 92–96	Chốt mẫu ngõ vào vào thanh ghi trễ `d_r1` và đọc giá trị hệ số `w_q` từ ROM (Giai đoạn 1).
Dòng 126–133	Dòng 87–101	Quản lý bộ đếm địa chỉ mẫu `sample_cnt` và cờ trạng thái `busy`.

Vì sao khớp IP và thay đổi lựa chọn thì sao?

Module HDL tự viết `ch06_hanning_window.v` khớp bit-đối-bit và chu-kỳ-đối-chu-kỳ với cấu hình IP Intel nhờ ba yếu tố kỹ thuật then chốt:

1. **Cân bằng độ trễ đọc của ROM:** Khối ROM `ch06_hanning_rom` có độ trễ đọc 1 chu kỳ, khớp với tham số `outdata_reg_a = "CLOCK0"` của IP `ROM: 1-PORT`. Thanh ghi trễ `d_r1` giữ mẫu $d[n]$ đúng 1 chu kỳ, bảo đảm hai toán hạng đến cửa bộ nhân cùng một nhịp.
2. **Khớp tầng thanh ghi nhân DSP:** Tầng thanh ghi `prod_r2` tương ứng với tham số `LPM_PIPELINE = 1` của `LPM_MULT`. Cả hai đều được Quartus đóng gói trực tiếp vào thanh ghi tích số cứng của khối Variable Precision DSP.

3. **Mở rộng dấu toán hạng:** Toán hạng w_q được mở rộng bit 0 tường minh (`{1'b0, w_q}`), bảo đảm phép nhân hai số có dấu cho ra kết quả tương đương với việc nhân số có dấu và số không dấu.

   Nếu ta thay đổi các lựa chọn thiết kế:

- *Nếu bỏ thanh ghi `d_r1`:* Mẫu $d[n]$ sẽ bị nhân lệch với hệ số của mẫu trước đó $w[n-1]$. Toàn bộ chuỗi mẫu $x_w[n]$ bị sai lệch pha, làm suy giảm độ chính xác của tự tương quan.
- *Nếu bỏ thanh ghi tích số `prod_r2` (`LPM_PIPELINE = 0`):* Độ trễ giảm từ 2 chu kỳ xuống 1 chu kỳ, nhưng đường tới hạn sẽ kéo dài từ ngõ ra ROM qua khối DSP đến bộ cộng làm tròn, làm giảm tần số hoạt động cực đại F_{max}.
- *Nếu chuyển sang dùng nửa ROM (Phương án 2):* Dung lượng bộ nhớ tiết kiệm được 1 khối M10K, nhưng hệ thống phải chèn thêm logic tổ hợp tính địa chỉ $637 - n$, có thể làm tăng nhẹ trễ thời gian thiết lập địa chỉ.

Tóm lại: Module HDL tự viết đạt thông lượng 1 mẫu/chu kỳ, độ trễ 2 chu kỳ, cân bằng nhịp với ROM 1 nhịp và tích hợp sẵn bộ dò đỉnh LocalPeak cho ngưỡng voicing mà không tốn thêm bộ đệm.

6.6. Bảng so sánh IP vs HDL tự viết, quy ước lấy mẫu testbench và bài tập cuối chương

Bảng so sánh toàn diện: Khối IP Intel so với HDL tự viết

Bảng 29 đối chiếu chi tiết các chỉ số kỹ thuật và đặc tính kiến trúc giữa hai phương án: ghép nối hai khối IP chuẩn Intel (`ROM: 1-PORT` và `LPM_MULT`) và thiết kế module HDL tự viết `rtl/v3/ch06_hanning_window.v`.

Bảng 29: So sánh toàn diện giữa đường dẫn sử dụng IP lõi Intel và giải pháp HDL tự viết (`rtl/v3/ch06_hanning_window.v`).

Tiêu chí so sánh	Đường (A): Ghép nối IP lõi Intel	Đường (B): HDL tự viết (`ch06_hanning_window.v`)
Khối nhớ M10K	2 khối M10K (cấu hình 1024×10, CV-52003); hoặc 1 M10K (512×20) nếu tự gấp nửa ROM	2 khối M10K (Quartus tự động suy diễn từ mảng ROM 638×16-bit); 0 ALM cho bảng tra
Khối DSP phần cứng	1 bộ nhân 18×18 thuộc khối Variable Precision DSP (CV-52003, Chương 5)	1 bộ nhân 18×18 thuộc khối Variable Precision DSP (CV-52003, Chương 5)
Tài nguyên logic ALM	0 ALM cho bộ nhân/ROM; cần mạch ngoài cho FSM và dò đỉnh (phải đo trong Quartus Fitter)	Tích hợp trọn gói bộ đếm địa chỉ, thanh ghi cân bằng nhịp và bộ dò đỉnh LocalPeak (phải đo trong Quartus Fitter)
Tần số cực đại F_{max}	Phải đo trong Quartus TimeQuest (vượt xa 50 MHz theo Device Handbook)	Phải đo trong Quartus TimeQuest (đường ống 2 tầng bảo đảm $F_{\text{max}} > 200$ MHz)
Độ trễ đường ống (Latency)	2 chu kỳ xung nhịp (1 chu kỳ đọc ROM + 1 chu kỳ `LPM_PIPELINE = 1`)	2 chu kỳ xung nhịp (1 chu kỳ đọc ROM + 1 chu kỳ chốt tích số `prod_r2`)
Thông lượng (Throughput)	1 mẫu / chu kỳ xung nhịp (xử lý liên tục)	1 mẫu / chu kỳ xung nhịp (xử lý liên tục)
Mạch dò đỉnh LocalPeak (LP)	Không tích hợp sẵn (phải tự thiết kế bộ đệm ngoài và logic so sánh tìm max)	Tích hợp sẵn bộ dò đỉnh trong phạm vi mẫu $212 \ldots 425$, không tốn thêm bộ nhớ đệm hay chu kỳ xung nhịp
Độc lập công cụ mô phỏng	Phụ thuộc thư viện mô phỏng của Altera/Intel (`altera_mf`)	Chuẩn Verilog-2001 thuần túy, tương thích với Icarus Verilog, Verilator, QuestaSim

Đọc bảng. Cả hai giải pháp đều khai thác hiệu quả các khối phần cứng trên chip Cyclone V (2 khối RAM M10K và 1 khối DSP Variable Precision) để đạt thông lượng 1 mẫu/chu kỳ ở độ trễ 2 chu kỳ xung nhịp mà không tiêu tốn logic ALM cho các phép toán nặng. Tuy nhiên, giải pháp HDL tự viết `rtl/v3/ch06_hanning_window.v` mang lại lợi thế nhờ tích hợp sẵn bộ dò đỉnh LocalPeak trong khoảng mẫu trung tâm $212 \ldots 425$ phục vụ trực tiếp cho thuật toán quyết định hữu thanh/vô thanh ở Chương 10 mà không cần thêm bộ đệm dữ liệu hay logic điều khiển trung gian, đồng thời bảo đảm khả năng kiểm chứng độc lập với các công cụ mô phỏng mã nguồn mở.

Quy ước lấy mẫu testbench và giao thức kiểm chứng chu kỳ

Để tránh tranh chấp trạng thái (race conditions) và bảo đảm tính nhất quán giữa mô hình Python và trình mô phỏng Verilog, testbench `tb/v3/tb_ch06_hanning.v` tuân thủ chặt chẽ **quy ước lấy mẫu hai pha (Two-Phase Sampling Convention)**:

1. **Pha kích thích ngõ vào (`@(negedge clk)`):**
   Mọi tín hiệu kích thích ngõ vào (`rst_n`, `start`, `in_valid`, `in_d`) đều được gán giá trị tại sườn âm của xung nhịp đồng hồ. Điều này cung cấp trọn vẹn một nửa chu kỳ xung nhịp (10 ns ở tần số 50 MHz) cho thời gian thiết lập (setup time) và bảo đảm dữ liệu ổn định trước khi sườn dương tiếp theo xuất hiện.
2. **Pha thu thập và đối soát ngõ ra (`@(posedge clk); #1;`):** Các tín hiệu ngõ ra đồng bộ (`out_valid`, `out_xw`, `out_done`, `out_lp`) được chốt bởi các phần tử nhớ ở sườn dương xung nhịp. Testbench chờ đúng sườn dương đồng hồ và dịch thêm một khoảng trễ mô phỏng nhỏ `#1` (1 ps) để các thanh ghi hoàn tất quá trình cập nhật trạng thái trước khi đọc và so sánh với giá trị kỳ vọng từ tệp vector.
3. **Đếm lỗi tích lũy và kiểm tra độ dài chuỗi vector:** Testbench không hủy ngang mô phỏng khi phát hiện điểm sai lệch đầu tiên, mà ghi nhận chi tiết chu kỳ vi phạm và tiếp tục chạy đến hết tập vector nhằm đếm tích lũy toàn bộ số lỗi so sánh. Đồng thời, testbench theo dõi biến đếm chu kỳ `cycle_idx` và kiểm tra xem tổng số chu kỳ đọc được có đạt đủ 3.250 chu kỳ kỳ vọng hay không. Nếu tệp vector bị cắt cụt do lỗi định dạng hay kết thúc sớm, testbench lập tức phát cờ báo lỗi `[FAIL]`.
4. **Phân tích các chu kỳ khởi động:** Tại chu kỳ 0, hệ thống được xác lập lại ở trạng thái reset (`rst_n = 0`). Tại chu kỳ 1, xung kích hoạt `start = 1` được phát đi để khởi tạo bộ đếm mẫu `sample_cnt = 0` và bật cờ `busy = 1`. Từ chu kỳ 2, mẫu đầu tiên $d[0]$ được đưa vào với `in_valid = 1`. Do độ trễ đường ống là 2 chu kỳ (1 chu kỳ đọc ROM và 1 chu kỳ thanh ghi tích số), mẫu ngõ ra cửa sổ hóa đầu tiên $x_w[0]$ xuất hiện chính xác tại chu kỳ 4 cùng với xung `out_valid = 1`.

Tập vector kiểm thử toàn diện và kiểm chứng độc lập

Tập vector kiểm thử được mô hình song sinh Python (`verify_v3/ch06_window_twin.py`) sinh ra bao gồm **3.250 chu kỳ xung nhịp liên tục**, quét qua 5 khung tín hiệu với các đặc tính vật lý đa dạng:

1. **Khung âm thanh sạch (Clean Frame, 638 mẫu):** Trích xuất trực tiếp từ tín hiệu trượt tần `golden_v2/synth_glide_vuv_16k.wav`, kiểm chứng khả năng bảo toàn dạng sóng trong điều kiện lý tưởng.
2. **Khung âm thanh nhiễu (Noisy Frame, 638 mẫu):** Nhiễm nhiễu Gaussian trắng với tỷ số tín hiệu trên nhiễu SNR $= 5$ dB, kiểm chứng độ ổn định của phép nhân và mạch làm tròn khi biên độ dao động ngẫu nhiên cao.
3. **Khung thử nghiệm khắc nghiệt A (Stress Frame A, 638 mẫu):** Mẫu phân cực mạnh có độ lệch một chiều cực đoan (mean $= -26.614$, $d[318] = +59.381$, $x_w[318] = +59.379$), kiểm chứng khả năng chịu tải của đường truyền dữ liệu 17-bit có dấu mà không gây tràn số.
4. **Khung thử nghiệm khắc nghiệt B (Stress Frame B, 638 mẫu):** Sóng vuông đảo dấu toàn dải biên độ xen kẽ giữa $+32.767$ và -32.768, kiểm chứng các bước chuyển mức biên độ cực đại liên tục giữa hai chu kỳ kề nhau.
5. **Khung khoảng lặng (Silence Frame, 638 mẫu):** Tín hiệu phẳng bằng 0, kiểm chứng việc khử trôi dạt và bảo đảm toàn bộ ngõ ra x_w và đỉnh LP giữ đúng mức 0.

Kết quả chạy Icarus Verilog chu kỳ-đối-chu kỳ (Reviewer)

```
tb_ch06_hanning: 3250 vectors -- Total comparison errors: 0
```

(Icarus Verilog 12.0 `-g2012 -Wall`, không có cảnh báo; nhật ký `verify_v3/ch06_iverilog.log`; các kịch bản Python `ch06_*.py` chạy lại trên Linux cho kết quả trùng khớp với nhật ký đã commit.)

Bài tập cuối chương

Dưới đây là 4 bài tập thực chiến giúp củng cố toàn diện các kiến thức về rò rỉ phổ, kiến trúc khối nhớ ROM, phương pháp số học tính toán cửa sổ và kỹ thuật lượng tử hóa Q1.15 trên FPGA. Toàn bộ các kết quả số liệu đều được kiểm chứng độc lập bởi kịch bản `verify_v3/ch06_exercises.py`.

Bài tập 6.1: So sánh định lượng rò rỉ phổ giữa các loại cửa sổ thông dụng

Đề bài: Trong xử lý tín hiệu tiếng nói với tần số lấy mẫu $f_s = 16.000$ Hz và độ dài khung phân tích $N = 638$ mẫu ($T_w \approx 40$ ms):

(a) Hãy tính toán độ rộng búp chính ở mức -3 dB (tính bằng Hertz) của 4 loại cửa sổ: Chữ nhật (Rectangular), Hanning $N + 1$ (Praat), Hamming, và Blackman.

(b) Xác định mức suy hao của búp bên đầu tiên (tính bằng dB so với đỉnh búp chính) và tốc độ suy giảm của các búp bên ở xa (tính bằng dB/octave) của 4 loại cửa sổ trên.

(c) Lập bảng tổng hợp các chỉ số và giải thích lý do vì sao Paul Boersma chọn cửa sổ Hanning $N + 1$ cho thuật toán ước lượng F0 thay vì cửa sổ Hamming hay Blackman.

Lời giải chi tiết:

(a) Độ rộng búp chính ở mức -3 dB được xác định theo hệ số chuẩn hóa của từng loại cửa sổ:

- Cửa sổ Chữ nhật: $\Delta f_{-3\text{dB}} \approx 0{,}89 \times \frac{f_s}{N} = 0{,}89 \times \frac{16.000}{638} \approx$ **22**,**32** Hz.
- Cửa sổ Hanning $N + 1$: $\Delta f_{-3\text{dB}} \approx 1{,}44 \times \frac{f_s}{N} = 1{,}44 \times \frac{16.000}{638} \approx$ **36**,**11** Hz.
- Cửa sổ Hamming: $\Delta f_{-3\text{dB}} \approx 1{,}30 \times \frac{f_s}{N} = 1{,}30 \times \frac{16.000}{638} \approx$ **32**,**60** Hz.
- Cửa sổ Blackman: $\Delta f_{-3\text{dB}} \approx 1{,}68 \times \frac{f_s}{N} = 1{,}68 \times \frac{16.000}{638} \approx$ **42**,**13** Hz.

(b) Mức suy hao búp bên đầu tiên và tốc độ đổ dốc ở vùng tần số cao:

- Cửa sổ Chữ nhật: Búp bên đầu tiên chỉ suy giảm $-$**13**,**26** dB, tốc độ đổ dốc chậm ở mức $-$**6**,**0** dB/octave (tương ứng độ suy giảm theo $1/\omega$).
- Cửa sổ Hanning $N+1$: Búp bên đầu tiên suy giảm sâu xuống $-$**31**,**47** dB (tốt hơn chữ nhật $18{,}21$ dB), tốc độ suy giảm đạt $-$**18**,**0** dB/octave (tương ứng độ suy giảm theo $1/\omega^3$).
- Cửa sổ Hamming: Nhờ tối ưu hóa triệt tiêu búp bên gần, búp bên đầu tiên đạt mức suy giảm rất tốt $-$**42**,**68** dB. Tuy nhiên, do hàm Hamming không triệt tiêu về 0 ở hai đầu mút ($w[0] = 0{,}08 \neq 0$), bước nhảy biên tạo ra thành phần gián đoạn khiến tốc độ đổ dốc ở xa bị chững lại ở mức $-$**6**,**0** dB/octave.
- Cửa sổ Blackman: Búp bên đầu tiên suy giảm tới $-$**58**,**11** dB và tốc độ đổ dốc đạt $-$**18**,**0** dB/octave.

(c) Bảng tổng hợp so sánh đặc tính phổ rò rỉ:

Loại cửa sổ	Độ rộng búp chính (-3 dB)	Búp bên đầu tiên	Tốc độ dốc búp bên
Chữ nhật (Rectangular)	$22{,}32$ Hz ($0{,}89\ f_s/N$)	$-13{,}26$ dB	$-6{,}0$ dB/octave
Hanning $N + 1$ (Praat)	$36{,}11$ Hz ($1{,}44\ f_s/N$)	$-31{,}47$ dB	$-$**18**,**0** dB/octave
Hamming	$32{,}60$ Hz ($1{,}30\ f_s/N$)	$-$**42**,**68** dB	$-6{,}0$ dB/octave
Blackman	$42{,}13$ Hz ($1{,}68\ f_s/N$)	$-58{,}11$ dB	$-18{,}0$ dB/octave

Lý do Praat chọn Hanning $N + 1$: Mục tiêu chính của hàm tự tương quan là phân tách các đỉnh chu kỳ cơ bản và triệt tiêu các họa ba bậc cao ở tần số xa. Mặc dù cửa sổ Hamming có búp bên đầu tiên thấp hơn ($-42{,}68$ dB), nhưng bước nhảy biên ở hai đầu mút khiến năng lượng rò rỉ ở vùng tần số cao suy giảm rất chậm (-6 dB/octave), dẫn đến các gợn sóng phụ trên hàm tự tương quan. Ngược lại, cửa sổ Blackman có búp bên thấp nhưng búp chính lại nở rộng ($42{,}13$ Hz), làm mờ độ nhọn của đỉnh tự tương quan và làm giảm độ chính xác khi nội suy sinc. Cửa sổ Hanning $N + 1$ kết hợp hài hòa giữa độ rộng búp chính vừa phải ($36{,}11$ Hz) và tốc độ dập tắt búp bên xa nhanh (-18 dB/octave), tạo ra nền tương quan thuận lợi cho việc dò đỉnh pitch.

Bài tập 6.2: Thiết kế mạch gấp địa chỉ cho nửa ROM Hanning và phân tích tài nguyên Cyclone V

Đề bài: Cửa sổ Hanning $N+1$ gồm $N = 638$ mẫu có tính đối xứng chẵn qua trục trung tâm: $w[n] = w[637-n]$ với mọi $n \in [0, 637]$.

(a) Viết biểu thức logic và đoạn mã Verilog cho khối tạo địa chỉ gấp (Address Folding Logic) để chỉ cần lưu trữ nửa đầu cửa sổ (319 từ, từ $n = 0$ tới 318).

(b) Căn cứ vào tài liệu *Cyclone V Device Handbook* (CV-52003, Chương 3: Embedded Memory), hãy phân tích cấu hình kích thước của khối RAM M10K (10.240 bit) và chứng minh rằng: giải pháp nửa ROM giúp tiết kiệm đúng 1 khối M10K so với việc lưu trữ toàn bộ 638 từ.

(c) Phân tích sự đánh đổi về mặt phần cứng giữa phương án toàn ROM và phương án nửa ROM.

Lời giải chi tiết:

(a) Mạch gấp địa chỉ hoạt động dựa trên quy luật:

$$\text{addr_half}[8:0] = \begin{cases} n[8:0], & \text{nếu } n \leq 318 \\ 637 - n, & \text{nếu } n \geq 319 \end{cases} \tag{335}$$

Đoạn mã Verilog hiện thực mạch gấp địa chỉ:

```
wire [8:0] half_addr;
assign half_addr = (sample_cnt <= 10'd318) ? sample_cnt[8:0] : (9'd637 -
    sample_cnt[8:0]);
```

Kịch bản `verify_v3/ch06_exercises.py` đã kiểm chứng thuật toán gấp địa chỉ trên toàn bộ 638 mẫu và khẳng định độ trùng khớp 100% ($638/638$ mẫu bit-đối-bit).

(b) Phân tích cấu hình khối nhớ M10K của Cyclone V (CV-52003, Bảng 3-1): Mỗi khối M10K chứa dung lượng 10.240 bit. Các cấu hình tổ chức độ sâu $\times$ độ rộng bit được hỗ trợ phần cứng gồm: 512×20, 1024×10, 2048×5, 4096×2, 8192×1.

- **Phương án nửa ROM (**319 **từ** $\times$ 16 **bit):**
  Tổng số bit dữ liệu là $319 \times 16 = 5.104$ bit ≤ 10.240 bit. Vì độ sâu $319 \leq 512$, khối nhớ nằm vừa vặn bên trong cấu hình 512×20 bit của **1 khối M10K duy nhất**.
- **Phương án toàn ROM (**638 **từ** $\times$ 16 **bit):**
  Tổng số bit dữ liệu là $638 \times 16 = 10.208$ bit ≤ 10.240 bit. Mặc dù tổng số bit không vượt quá dung lượng của một khối M10K, nhưng do độ sâu $638 > 512$, cấu hình phần cứng bắt buộc phải chuyển sang 1024×10 bit. Ở cấu hình này, độ rộng ngõ ra tối đa của một khối M10K chỉ là 10 bit. Để có được dữ liệu 16 bit, Quartus bắt buộc phải ghép song song **2 khối M10K** (1024×8 trên mỗi khối).

Như vậy, việc gấp đôi địa chỉ giúp giảm tài nguyên bộ nhớ từ 2 khối M10K xuống còn đúng 1 khối M10K, tiết kiệm 50% tài nguyên bộ nhớ nhúng.

(c) Đánh đổi phần cứng:

- *Ưu điểm:* Tiết kiệm 1 khối M10K quý giá cho các bộ đệm khác trong hệ thống FPGA.
- *Nhược điểm:* Tốn thêm khoảng 10 ALM cho bộ trừ 9-bit và bộ dồn kênh MUX 9-bit trên đường địa chỉ ngõ vào ROM. Thời gian trễ lan truyền qua bộ trừ có thể làm giảm nhẹ biên độ thời gian thiết lập địa chỉ nếu tần số xung nhịp rất cao (tuy nhiên ở 50 MHz, thời gian này không đáng kể).

Bài tập 6.3: Đánh giá so sánh giải pháp CORDIC thời gian thực so với bảng tra ROM

Đề bài: Thay vì lưu sẵn các hệ số $w[i]$ trong bảng tra ROM, một kỹ sư đề xuất sử dụng bộ tính góc quay CORDIC (Coordinate Rotation Digital Computer) để tính trực tiếp giá trị hàm cos $\left(\frac{2\pi i}{639}\right)$ trong thời gian thực khi mỗi mẫu âm thanh đi qua.

(a) Cần tối thiểu bao nhiêu tầng lặp CORDIC để đạt được độ chính xác tương đương định dạng Q1.15 (16 bit)? Ước tính tài nguyên logic ALM và độ trễ đường ống cần thiết.

(b) Hãy lập bảng so sánh chi tiết giữa hai phương án: Tra bảng ROM M10K và Tính toán động bằng CORDIC.

(c) Đưa ra kết luận kiến trúc cho bài toán trên dòng chip Cyclone V DE10-Standard.

Lời giải chi tiết:

(a) Yêu cầu kỹ thuật của giải thuật CORDIC: Để đạt độ chính xác 16-bit (tương đương định dạng Q1.15), bộ CORDIC quay số (Rotation CORDIC) cần tối thiểu $N_{\text{iter}} = 16$ tầng lặp. Nếu thiết kế theo kiến trúc đường ống đầy đủ (Fully Pipelined CORDIC) để duy trì thông lượng 1 mẫu/chu kỳ:

- Cần 16 tầng tính toán. Mỗi tầng gồm hai bộ cộng/trừ 18-bit cho tọa độ (X, Y), một bộ cộng/trừ cho góc pha Z, thanh ghi dịch dây cố định và bảng tra hằng số góc $\arctan(2^{-k})$.
- Tài nguyên logic tiêu tốn ước tính khoảng **250** . . . **350** ALM và hàng trăm thanh ghi flip-flop.
- Độ trễ đường ống kéo dài tới **16** chu kỳ xung nhịp.

(b) Bảng so sánh toàn diện giữa hai phương án kiến trúc:

Đặc tính kỹ thuật	**Phương án A: Bảng tra ROM M10K**	**Phương án B: Bộ tính CORDIC đường ống**
Tài nguyên logic ALM	**0** ALM	$250 \ldots 350$ ALM
Khối nhớ nhúng	$1 \ldots 2$ khối M10K	0 khối M10K (vài LUT hằng số góc)
Độ trễ xử lý (Latency)	**1** chu kỳ	16 chu kỳ
Thông lượng (Throughput)	1 kết quả / chu kỳ	1 kết quả / chu kỳ
Tần số hoạt động $F_{\max}$	Rất cao (> 350 MHz)	Bị giới hạn bởi chuỗi cộng dồn ALM
Độ phức tạp thiết kế	Đơn giản (khởi tạo từ tệp .hex)	Phức tạp (cần hiệu chuẩn hệ số co giãn K)

(c) Kết luận kiến trúc: Chip Cyclone V 5CSXFC6D6 trên bo mạch DE10-Standard sở hữu tới **553 khối M10K** (tổng dung lượng hơn $5{,}5$ Mbits). Việc sử dụng 1 đến 2 khối M10K cho bảng tra cửa sổ chỉ chiếm chưa tới $0{,}3\%$ tổng tài nguyên bộ nhớ của chip, nhưng đổi lại tiết kiệm được hơn 300 ALM và giảm độ trễ đường ống từ 16 chu kỳ xuống còn đúng 1 chu kỳ. Do đó, phương án bảng tra ROM M10K là lựa chọn kỹ thuật phù hợp trên FPGA.

Bài tập 6.4: Phân tích hiện tượng bão hòa đỉnh Q1.15 và đo đạc tỷ số SQNR thực tế

Đề bài: Xét quá trình lượng tử hóa Q1.15 của cửa sổ Hanning $N + 1$ với $N = 638$:

(a) Tính giá trị thực $w_{\text{double}}[318]$, giá trị sau khi nhân với $2^{15} = 32.768$ và giá trị làm tròn nguyên. Giải thích tại sao nếu không áp dụng bão hòa, giá trị này sẽ gây lỗi tràn số nghiêm trọng trong biểu diễn số bù 2 16-bit.

(b) Tính sai số tuyệt đối tại đỉnh ϵ_{apex} và quy đổi sai số này theo đơn vị LSB.

(c) Dựa trên công thức lý thuyết $\text{SQNR}_{\text{theory}} \approx 6{,}02\,B + 1{,}76$ dB, hãy tính SQNR lý thuyết của bộ lượng tử 15-bit.

(d) So sánh với giá trị SQNR đo đạc thực nghiệm trên toàn bộ 638 mẫu do kịch bản `verify_v3/ch06_exercises.py` cung cấp (**97**,**02** dB) và giải thích nguyên nhân vật lý vì sao giá trị thực nghiệm lại vượt trội hơn giá trị lý thuyết.

Lời giải chi tiết:

(a) Khảo sát số học tại đỉnh đối xứng $n = 318$ ($i = 319$):

$$\begin{aligned} w_{\text{double}}[318] &= 0{,}5 - 0{,}5\cos\left(\frac{2\pi \cdot 319}{639}\right) = \mathbf{0{,}9999939572} \\ w_{\text{scaled}} &= 0{,}9999939572 \times 32.768 = \mathbf{32767{,}801998} \\ w_{\text{round}} &= \lfloor 32767{,}801998 + 0{,}5 \rfloor = \mathbf{32.768} \end{aligned} \tag{336}$$

Trong định dạng số bù 2 16-bit có dấu (`signed [15:0]`), phạm vi giá trị hợp lệ được quy định chặt chẽ trong khoảng $[-32.768, +32.767]$ (`0x8000` tới `0x7FFF`). Giá trị $+32.768$ vượt quá biên dương lớn nhất 1 đơn vị. Trong biểu diễn nhị phân 16-bit, 32.768 mang mẫu bit `0x8000`, tức là bit MSB bằng 1. Nếu

không có bộ hạn chế biên độ (bão hòa), mạch số sẽ hiểu nhầm giá trị đỉnh dương cực đại thành giá trị âm cực tiểu $-\mathbf{32.768}$, gây đảo dấu và làm sai lệch dạng sóng âm thanh tại tâm khung. Mạch bão hòa ghim giá trị này về $+32.767$ (`0x7FFF`), ngăn ngừa nguy cơ tràn số.

(b) Sai số tại đỉnh đối xứng:

$$\epsilon_{\text{apex}} = \left| \frac{32.767}{32.768} - 0{,}9999939572 \right| = |0{,}9999694824 - 0{,}9999939572| = \mathbf{2{,}447479} \times \mathbf{10^{-5}} \tag{337}$$

$$\epsilon_{\text{LSB}} = \epsilon_{\text{apex}} \times 32.768 = \mathbf{0{,}8020}\ \text{LSB} < 1\ \text{LSB} \tag{338}$$

Sai số tuyệt đối tại điểm bão hòa cực đoan nhất vẫn nhỏ hơn 1 LSB.

(c) SQNR lý thuyết của bộ lượng tử 15-bit: Vì hệ số cửa sổ là số không âm ($w \geq 0$), bit dấu không mang thông tin biên độ, độ phân giải thực chất là $B = 15$ bit:

$$\text{SQNR}_{\text{theory}} \approx 6{,}02 \times 15 + 1{,}76 = \mathbf{92{,}06}\ \text{dB} \tag{339}$$

(d) Đo đạc thực nghiệm và giải thích: Theo kết quả phân tích thống kê trên toàn bộ 638 mẫu trong `verify_v3/ch06_exercises.log`:

- Công suất tín hiệu cửa sổ: $P_{\text{signal}} = \frac{1}{638} \sum_{n=0}^{637} w_{\text{double}}^2[n] = \mathbf{0{,}375588}$.
- Công suất nhiễu lượng tử: $P_{\text{noise}} = \frac{1}{638} \sum_{n=0}^{637} \left(\frac{w_q[n]}{32.768} - w_{\text{double}}[n] \right)^2 = \mathbf{7{,}45784} \times \mathbf{10^{-11}}$.
- Tỷ số tín hiệu trên nhiễu lượng tử thực tế:

$$\text{SQNR}_{\text{meas}} = 10 \log_{10} \left(\frac{P_{\text{signal}}}{P_{\text{noise}}} \right) = 10 \log_{10} \left(\frac{0{,}375588}{7{,}45784 \times 10^{-11}} \right) = \mathbf{97{,}02}\ \text{dB} \tag{340}$$

Nguyên nhân thực nghiệm vượt trội hơn lý thuyết ($97{,}02$ dB $> 92{,}06$ dB): Công thức lý thuyết giả định tín hiệu là một sóng sin đầy thang biên độ phân bố đều. Trong khi đó, cửa sổ Hanning có dạng đường cong hình chuông trơn tru với đạo hàm bậc một liên tục và tiến êm dịu về 0 ở hai biên. Phần lớn các mẫu ở vùng sườn dốc có sai số làm tròn phân bố ngẫu nhiên đều quanh 0 với kỳ vọng triệt tiêu lẫn nhau, làm giảm mật độ phổ công suất nhiễu hiệu dụng. Mức SQNR $97{,}02$ dB vượt qua dải động của tín hiệu âm thanh 16-bit chuẩn CD (96 dB), khẳng định việc lượng tử hóa Q1.15 duy trì độ trung thực của thuật toán Praat gốc.

Chương 7. Tự tương quan bằng MAC

▶ MỤC TIÊU HỌC TẬP

- Thấu hiểu bản chất toán học và cơ chế vật lý của hàm tự tương quan thời gian thực $R[\tau] = \sum_{n=0}^{N-1-\tau} x_w[n] \cdot x_w[n+\tau]$; dẫn xuất chính xác phép đếm số lượng phép tính nhân-cộng: $\sum_{\tau=26}^{214}(638-\tau) = 97.902$ MAC cho dải quét và 98.540 MAC khi tính kèm $R[0]$.
- Khảo sát mã nguồn Praat 7.0.03 (`fon/Sound_to_Pitch.cpp`, dòng 79–80, 144–164, 344–345, 401–403); giải mã định lý đệm số 0 từ 638 lên 1024 điểm FFT của Paul Boersma và chứng minh bằng giải tích rằng giới hạn không cuộn vòng (no circular wrap-around) đạt tới $\tau \leq 386$ mẫu, bảo đảm tự tương quan vòng qua FFT đồng nhất với tự tương quan tuyến tính qua MAC trực tiếp (sai số dấu phẩy động $\sim 10^{-16}$).
- Phân tích toàn diện sự đánh đổi giữa thuật toán FFT và kiến trúc MAC trực tiếp trên FPGA; chứng minh rằng với ngân sách 500.000 chu kỳ/khung (10 ms tại 50 MHz), một bộ MAC đơn lẻ trên 1 khối DSP chỉ chiếm $19{,}7\%$ thời gian thực (RTF $\approx 0{,}197$), tránh được sự phức tạp của bộ đệm ping-pong, bộ quay pha twiddle ROM và mạch quản lý tăng trưởng bit.
- Khảo sát sâu sắc ba phương án chốt thanh ghi đường ống trong khối DSP Cyclone V: phân tích sự thật không thể bỏ thanh ghi tích lũy, so sánh giữa không chốt toán hạng (trễ 2 nhịp) và chốt toán hạng tại cửa khối DSP (trễ 3 nhịp, tận dụng thanh ghi cứng có sẵn 0 ALM); làm rõ sự khác biệt giữa độ trễ (latency) và thông lượng (throughput), chứng minh độ trễ 3 chu kỳ chỉ làm sai khác $0{,}001\%$ thời gian thực trên 98.543 chu kỳ.
- Dẫn xuất độ rộng từ bit toán hạng 17-bit có dấu và chứng minh bằng toán học cận trên 43-bit của bộ cộng tích lũy, đính chính nhận định "48 bit tự nhiên" của Argon bằng việc chỉ rõ bộ tích lũy phần cứng Cyclone V hỗ trợ tới 64 bit (*Cyclone V Device Handbook Vol.1, CV-52003, Variable Precision DSP Blocks in Cyclone V Devices*).
- Thiết kế và hiện thực hóa hai đường dẫn phần cứng: Tuyến (A) cấu hình khối IP Intel `ALTERA_MULT_ADD` (*Integer Arithmetic IP Cores User Guide*) cùng cờ nạp đè đồng bộ `accum_sload` để chuyển tiếp lag zero-bubble; Tuyến (B) module HDL tự viết `ch07_mac_unit.v`, bộ đệm khung True Dual-Port RAM 2 khối M10K `ch07_xw_ram.v` và khối điều khiển phát địa chỉ liên tục `ch07_mac_engine.v`.
- Thực thi quy trình kiểm chứng chu-kỳ-đối-chu-kỳ giữa mô hình song sinh Python (`ch07_mac_twin.py`) và mô phỏng Verilog trên 7.460 vector; mô hình song sinh tái hiện toàn bộ 3.040 kết quả đường chuẩn từ `golden_v2/hdl_check/` trên 16 khung tín hiệu bao gồm 2 khung stress biên cực hạn ($|x_w| = 59.379$), và kiểm chứng HDL được ghi nhận trong hộp kết quả mô phỏng.

7.1. Bản chất của hàm tự tương quan và phép đếm số lượng phép tính MAC

Vấn đề thực tế: Sự lừa dối của miền thời gian và sự cần thiết của hàm tự tương quan

Hãy xem xét bài toán cốt lõi mà kỹ sư xử lý tín hiệu phải đối mặt khi ước lượng cao độ giọng nói: ta cần tìm khoảng thời gian lặp lại cơ bản T_0 (tính theo số mẫu rời rạc) của dây thanh âm trong một đoạn tín hiệu hữu hạn dài $N = 638$ mẫu. Giả sử tín hiệu âm thanh thu được là nguyên âm /a/ có tần số cơ bản $F_0 = 150$ Hz tại tần số lấy mẫu $f_s = 16.000$ Hz, tương ứng với chu kỳ danh định $\tau_0 = 16.000/150 \approx 106{,}67$ mẫu.

Nếu người thiết kế ngây thơ tìm kiếm chu kỳ bằng cách dò khoảng cách giữa các điểm giao cắt mức không (zero-crossing) hoặc khoảng cách giữa các đỉnh biên độ tức thời, thuật toán sẽ không thể xác định chu kỳ một cách tin cậy. Dây thanh âm không phát ra sóng sin thuần khiết; nó phát ra một chuỗi xung tam giác giàu họa ba, kích thích các khoang cộng hưởng của thanh quản và vòm họng (formants). Các họa ba bậc hai (300 Hz), bậc ba (450 Hz) và bậc bốn (600 Hz) giao thoa sóng với nhau, tạo ra nhiều đỉnh nhọn cục bộ và các điểm cắt qua số 0 phụ bên trong một chu kỳ đơn lẻ. Hơn nữa, sự dịch pha do bộ lọc âm học làm biến đổi hình dáng trực quan của sóng âm trong miền thời gian: hai chu kỳ liên tiếp có cùng chu kỳ lặp lại nhưng đỉnh biên độ tức thời có thể lệch nhau hàng chục mẫu.

Làm thế nào để đo lường chu kỳ lặp lại của một dạng sóng phức tạp mà không bị đánh lừa bởi hình dáng cục bộ? Câu trả lời kinh điển của lý thuyết truyền thông là: **So sánh dạng sóng với chính bản sao bị dịch thời gian của nó**. Nếu ta dịch tín hiệu đi đúng một khoảng trễ τ, tại $\tau = \tau_0$, toàn bộ cấu trúc họa ba và xung đỉnh của tín hiệu sẽ chồng khít lên bản sao gốc. Tích vô hướng giữa hai dạng sóng sẽ đạt cực đại toàn cục. Phép toán toán học thực hiện sự so khớp toàn diện này chính là **Hàm tự tương quan** (Autocorrelation Function).

Dẫn xuất từ nguyên lý gốc: Công thức tự tương quan hữu hạn

Với một khung âm thanh đã nhân cửa sổ Hanning $x_w[n]$ có chiều dài hữu hạn $N = 638$ mẫu ($n = 0, 1, \ldots, N-1$), hàm tự tương quan ngắn hạn không chuẩn hóa tại độ trễ τ được định nghĩa theo nguyên lý tích chập năng lượng:

$$R[\tau] = \sum_{n=0}^{N-1-\tau} x_w[n] \cdot x_w[n+\tau] \tag{341}$$

Mỗi giá trị $R[\tau]$ trong phương trình (341) là tổng của các tích giữa mẫu $x_w[n]$ tại thời điểm hiện tại và mẫu $x_w[n+\tau]$ tại thời điểm tương lai dịch đi τ bước. Hãy quan sát cận trên của tổng tích lũy:

- Khi $\tau = 0$: Mẫu dịch chuyển trùng khít với mẫu gốc. Ta có tổng $N = 638$ tích:

$$R[0] = \sum_{n=0}^{637} x_w^2[n] \tag{342}$$

  Đại lượng $R[0]$ chính là năng lượng tổng cộng của khung âm thanh sau cửa sổ hóa, đóng vai trò mốc chuẩn hóa biên độ và kiểm tra điều kiện im lặng ở các chương sau.

- Khi $\tau > 0$: Cửa sổ quan sát bị co ngắn lại vì phần đuôi $n + \tau \geq N$ vượt ra ngoài phạm vi dữ liệu của khung. Số lượng cặp mẫu chồng lấn giảm tuyến tính xuống còn đúng $N - \tau = 638 - \tau$ cặp.

Phép đếm số lượng phép tính MAC từ dãy số học

Để xác định cao độ trong dải giọng nói của con người từ $F_{\text{floor}} = 75$ Hz đến $F_{\text{ceiling}} = 600$ Hz, thuật toán Praat định nghĩa dải quét trễ (lag scan range) là $\tau \in [\tau_{\min}, \tau_{\max}] = [26, 214]$. Số lượng giá trị lag cần khảo sát là:

$$N_{\text{lags}} = \tau_{\max} - \tau_{\min} + 1 = 214 - 26 + 1 = 189 \text{ độ trễ} \tag{343}$$

Tại mỗi độ trễ $\tau \in [26, 214]$, phần cứng cần thực hiện đúng $638 - \tau$ phép nhân và tích lũy (Multiply-Accumulate – MAC). Tổng số phép tính MAC cần thiết để quét qua toàn bộ 189 độ trễ là tổng của một cấp số cộng:

$$\begin{aligned} \sum_{\tau=26}^{214} (638 - \tau) &= (638 - 26) + (638 - 27) + \cdots + (638 - 214) \\ &= 612 + 611 + \cdots + 424 \end{aligned} \tag{344}$$

Áp dụng công thức tính tổng cấp số cộng với số số hạng $n = 189$, số hạng đầu $u_1 = 612$ và số hạng cuối $u_n = 424$:

$$S_{\text{scan}} = \frac{189 \times (612 + 424)}{2} = \frac{189 \times 1.036}{2} = 189 \times 518 = \mathbf{97.902} \text{ phép MAC} \tag{345}$$

Khi cộng thêm giá trị $R[0]$ ($\tau = 0$ với $638 - 0 = 638$ phép MAC), tổng số phép nhân-cộng mà lõi phần cứng phải thực thi trên mỗi khung âm thanh là:

$$N_{\text{MAC, total}} = S_{\text{scan}} + (638 - 0) = 97.902 + 638 = \mathbf{98.540} \text{ phép MAC} \tag{346}$$

(Con số 98.540 này đã được kiểm chứng số học độc lập trong nhật ký `verify_v3/ch07_mac_math.log`).

▶ HỎI – ĐÁP TƯ DUY:

Câu hỏi đối chiếu: Ở các tài liệu phiên bản v1 trước đây, người ta thường nhắc đến các con số 98.280 và 98.920 MAC. Các con số đó từ đâu ra?

Trả lời: Trong phiên bản cũ v1, chiều dài cửa sổ được lấy tròn ngây thơ là $N = 640$ mẫu (40 ms $\times$ 16 kHz). Khi đó:

$$\sum_{\tau=26}^{214} (640 - \tau) = \frac{189 \times (614 + 426)}{2} = \frac{189 \times 1.040}{2} = \mathbf{98.280} \text{ phép MAC} \tag{347}$$

Cộng thêm $R[0]$ gồm 640 phép MAC sẽ cho ra đúng $98.280 + 640 = \mathbf{98.920}$ phép MAC. Sự chênh lệch giữa v1 và v2 là $98.920 - 98.540 = 380$ phép MAC, xuất phát từ quyết định sửa đúng độ dài cửa sổ $N = 638$ mẫu theo chuẩn Praat 7.0.03 (được quy định tại `fon/Sound_to_Pitch.cpp`, dòng 334–339). Tài liệu này sử dụng con số chuẩn tắc 98.540 phép MAC.

Tương đương toán học giữa MAC trực tiếp và FFT 1024 điểm của Praat

Trong phần mềm Praat của Paul Boersma (`fon/Sound_to_Pitch.cpp`), hàm tự tương quan không được tính bằng cách chạy hai vòng lặp lồng nhau trong miền thời gian, mà được tính thông qua cặp biến đổi Fourier nhanh (FFT) độ dài 1024 điểm. Các dòng mã nguồn được kiểm chứng xác thực tại phiên bản Praat 7.0.03 gồm:

- **Dòng 344:** Xác định độ trễ quét tối thiểu:

```
minimumLag = max (2, Melder_ifloor (1.0 / my dx / pitchCeiling));
```

  Tại $f_s = 16.000$ Hz và $F_{\text{ceiling}} = 600$ Hz, $1/(dx \cdot 600) = 16.000/600 \approx 26{,}67$, hàm sàn nguyên trả về $\tau_{\min} = \mathbf{26}$ mẫu.

- **Dòng 345:** Xác định độ trễ quét tối đa:

```
maximumLag = min (Melder_ifloor (nsamp_window / periodsPerWindow) + 2, nsamp_window);
```

  Tại $N = 638$ và periodsPerWindow $= 3$, $638/3 \approx 212{,}67$, hàm sàn cho 212, cộng thêm 2 biên an toàn cho ra đúng $\tau_{\max} = \mathbf{214}$ mẫu.

- **Dòng 401–403:** Tính kích thước biến đổi FFT:

```
nsampFFT = 1;
while (nsampFFT < nsamp_window * (1.0 + interpolation_depth))
    nsampFFT *= 2;
```

  Với chiều sâu nội suy interpolation_depth $= 0{,}5$, ta có $638 \times 1{,}5 = 957$ mẫu. Lũy thừa nguyên bậc hai nhỏ nhất lớn hơn hoặc bằng 957 là $\mathbf{N}_{\text{FFT}} = \mathbf{1024}$ điểm.

- **Dòng 79–80:** Đệm thêm các mẫu 0 vào đuôi khung âm thanh:

```
for (integer j = nsamp_window + 1; j <= nsampFFT; j ++)
    frame [j] = 0.0;
```

  Vùng từ mẫu số 639 đến 1024 (386 mẫu) được gán bằng $0{,}0$.

- **Dòng 144–156:** Thực hiện tự tương quan qua miền tần số với đoạn chú thích nổi tiếng của Boersma:


```
/* The FFT of the autocorrelation is the power spectrum. */
NUMfft_forward (frame.asSlice ());
// Tinh pho cong suat ac[i] = re^2 + im^2 tai moi tan so
NUMfft_backward (frame.asSlice ());
```

  Phép biến đổi FFT thuận đưa tín hiệu sang miền tần số $X[k]$; bình phương độ lớn tạo ra mật độ phổ công suất $P[k] = |X[k]|^2$; và phép biến đổi FFT nghịch (IFFT) chuyển phổ công suất trở lại miền thời gian để thu được hàm tự tương quan $ac[\tau]$.

- **Dòng 158–164:** Chuẩn hóa hàm tự tương quan:

```
r [0] = 1.0;
for (integer i = 1; i <= brent_ixmax; i ++)
    r [i] = ac [i + 1] / (ac [1] * windowR [i + 1]);
```

  Chia giá trị tự tương quan thô cho tích giữa năng lượng khung $ac[1]$ ($R[0]$) và tự tương quan của chính cửa sổ $windowR[i+1]$ ($R_w[\tau]$).



Hình 15: So sánh quy trình tính toán tự tương quan: Tuyến FPGA dùng MAC trực tiếp và Tuyến Praat dùng cặp biến đổi FFT 1024 điểm.

Đọc hình. Hình 15 đặt cạnh nhau hai triết lý hiện thực hóa. Tuyến (a) trên FPGA triển khai luồng xử lý thẳng: các cặp mẫu được đọc trực tiếp từ bộ nhớ đệm M10K đưa vào bộ nhân-cộng DSP duy nhất, kết quả $R[\tau]$ được tích lũy tuần tự qua 98.543 chu kỳ, không cần bộ nhớ đệm trung gian hay mạch điều khiển bướm phức tạp. Ngược lại, Tuyến (b) của Praat trên máy tính sử dụng FFT 1024 điểm: tín hiệu buộc phải đệm số 0 lên 1024 mẫu, chuyển qua tầng bướm FFT phức, tính phổ công suất rồi IFFT ngược trở lại. Mặc dù hai cách đi khác nhau, chúng quy tụ về cùng một đáp số chính xác.

Thẻ công thức

Định lý triệt tiêu cuộn vòng thời gian (Zero Time-Domain Wrap-Around).
Trong xử lý tín hiệu số, phép nhân trong miền tần số $P[k] = X[k] \cdot X^*[k]$ tương đương với **tự tương quan vòng** (Circular Autocorrelation) trong miền thời gian có chu kỳ lặp lại đúng bằng kích thước biến đổi $N_{\text{FFT}} = 1024$:

$$ac_{\text{circ}}[\tau] = \sum_{n=0}^{N_{\text{FFT}}-1} z[n] \cdot z[(n+\tau) \bmod N_{\text{FFT}}] \tag{348}$$

trong đó $z[n]$ là chuỗi $x_w[n]$ được đệm số 0: $z[n] = x_w[n]$ khi $0 \le n < N$, và $z[n] = 0$ khi $N \le n < N_{\text{FFT}}$. Biểu thức $(n+\tau) \bmod N_{\text{FFT}}$ chỉ bị cuộn vòng vượt quá 1024 khi $n + \tau \ge N_{\text{FFT}}$. Do $z[n] = 0$ với mọi $n \ge N = 638$, tích $z[n] \cdot z[n+\tau]$ chỉ khác 0 khi $n \le 637$. Giá trị lớn nhất mà $n + \tau$ có thể đạt tới là:

$$(n+\tau)_{\max} = (N-1) + \tau = 637 + \tau \tag{349}$$

Để không xảy ra hiện tượng cuộn vòng ($n + \tau < N_{\text{FFT}}$), điều kiện cần và đủ là:

$$637 + \tau < 1024 \quad \Longleftrightarrow \quad \tau \le 1024 - 638 = \mathbf{386} \text{ mẫu} \tag{350}$$

Vì thuật toán Praat chỉ quét lag tối đa đến $\tau_{\max} = 214$ mẫu, và $214 \le 386$ (vẫn còn dư biên an toàn $386 - 214 = 172$ mẫu), **không có mẫu nào bị cuộn vòng đè lên nhau.**
Do đó, tự tương quan vòng của Praat đồng nhất với tự tương quan tuyến tính của bộ MAC trực tiếp:

$$ac[\tau+1]_{\text{Praat FFT}} \equiv R[\tau]_{\text{FPGA Direct MAC}}, \quad \forall \tau \in [0, 214] \tag{351}$$

Kết quả kiểm nghiệm độc lập trong kịch bản `verify_v3/ch07_fft_vs_mac.py` trên 5 khung tín hiệu chuẩn (sóng sin 150 Hz, khung giọng nói sạch, khung giọng nói nhiễu SNR = 5 dB, và hai khung stress cực hạn) cho thấy sai số tương đối cực đại giữa FFT 1024 điểm và MAC trực tiếp chỉ đạt mức:

$$\frac{\max |ac[\tau+1] - R[\tau]|}{|R[0]|} \le 3{,}23 \times 10^{-16} \tag{352}$$

Con số này xấp xỉ mức sai số làm tròn máy hữu hạn của kiểu dấu phẩy động 64-bit (`double`), chứng minh sự tương đương toán học giữa hai phương pháp.

Tóm lại: Bản chất của tự tương quan là đếm số cặp mẫu trùng lặp qua độ trễ τ. Dải quét 189 lag cùng $R[0]$ đòi hỏi chính xác 98.540 phép MAC; phép đệm 386 số 0 trong FFT 1024 điểm của Praat đảm bảo tự tương quan vòng không bị cuộn chồng và đồng nhất với tích vô hướng tuyến tính của MAC trực tiếp.

7.2. Vì sao chọn MAC trực tiếp thay vì FFT trên FPGA

Vấn đề thực tế: Ảo tưởng về độ phức tạp thuật toán $O(N \log N)$ trên phần cứng

Một phản xạ rất tự nhiên của bất kỳ kỹ sư phần mềm nào khi nhìn vào bài toán tự tương quan là mở sách giáo khoa xử lý tín hiệu và thốt lên: "Tại sao lại dùng $O(N^2)$ phép nhân trong miền thời gian khi ta có thể dùng FFT với độ phức tạp chỉ $O(N \log N)$?". Trên máy tính đa năng (CPU), lập luận này phù hợp: Praat chọn FFT 1024 điểm vì CPU x86 có bộ nhớ đệm L1/L2 dung lượng lớn, các tập lệnh vector AVX xử lý số thực dấu phẩy động, và việc giảm số phép nhân giúp giảm thời gian chiếm dụng CPU.

Tuy nhiên, trên vi mạch phần cứng FPGA, thiết kế chịu ràng buộc bởi diện tích silicon, băng thông bộ nhớ nội, độ phức tạp của đường truyền dữ liệu (datapath), và việc quản lý tăng trưởng bit lượng tử. Các phân tích định lượng dưới đây giải thích sự đánh đổi giữa hai phương án và cơ sở lựa chọn kiến trúc MAC trực tiếp.

Đếm số lượng phép toán: FFT ít hơn trên giấy, nhưng nặng trên silicon

Hãy so sánh số lượng phép nhân thực tế giữa hai giải pháp:

- **Với biến đổi FFT 1024 điểm:** Kích thước $N_{\text{FFT}} = 1024 = 2^{10}$ đòi hỏi 10 tầng bướm (stages). Mỗi tầng gồm $1024/2 = 512$ bướm Cooley-Tukey. Một phép nhân bướm phức chuẩn $(a+jb)(c+jd) = (ac-bd) + j(ad+bc)$ tiêu tốn 4 phép nhân thực và 2 phép cộng thực (hoặc 3 phép nhân và 5 phép cộng theo thuật toán Karatsuba). Bỏ qua các phép nhân suy biến với ± 1 và $\pm j$, phép biến đổi FFT thuận 1024 điểm đòi hỏi xấp xỉ:

$$10 \text{ tầng} \times 512 \text{ bướm} \times 4 \text{ nhân thực} \approx 20.480 \text{ phép nhân thực} \tag{353}$$

  Tiếp đó, phép tính phổ công suất $P[k] = \text{Re}^2[k] + \text{Im}^2[k]$ trên 513 điểm tần số độc lập tiêu tốn thêm $2 \times 513 = 1.026$ phép nhân thực. Cuối cùng, phép biến đổi IFFT nghịch 1024 điểm đòi hỏi thêm một lượng phép tính tương đương: ≈ 20.480 phép nhân thực. Tổng cộng cho cả quy trình tự tương quan qua miền tần số là:

$$N_{\text{mult, FFT}} \approx 20.480 + 1.026 + 20.480 \approx \mathbf{41.986} \text{ phép nhân thực} \tag{354}$$

  (Con số này nằm trong khoảng xấp xỉ 4×10.240 phép nhân thực mà tài liệu phân tích).

- **Với tự tương quan MAC trực tiếp:** Tổng số phép nhân cần tính toán như đã dẫn xuất ở Mục 7.1 là:

$$N_{\text{mult, MAC}} = \mathbf{98.540} \text{ phép nhân thực} \tag{355}$$

Nhìn thuần túy trên giấy tờ, FFT thực hiện khoảng 42.000 phép nhân, ít hơn một nửa so với 98.540 phép nhân của MAC trực tiếp. Nhưng cái giá phần cứng phải trả để thực hiện được 42.000 phép nhân của FFT là vô cùng nặng nề:

1. **Độ phức tạp của bộ nhớ trung gian (Scratchpad Memory):** Trong thuật toán FFT, ngõ ra của tầng bướm này là ngõ vào của tầng bướm kế tiếp. Để xử lý dòng, hệ thống buộc phải triển khai cấu trúc đệm bóng bàn (ping-pong buffer) hoặc bộ đệm trễ hồi tiếp (Delay Feedback). Một khối FFT 1024 điểm dấu phẩy tĩnh cần lưu trữ ít nhất 2×1024 từ phức (mỗi từ gồm phần thực và phần ảo 18-bit), tiêu tốn dung lượng bộ nhớ:

$$2 \times 1024 \times (18 + 18) \text{ bit} = 73.728 \text{ bit nhớ} \tag{356}$$

   Con số này đòi hỏi tiêu tốn nhiều khối nhớ M10K nhúng (10.240 bit/khối) chỉ để làm bộ nhớ trung gian lưu các giá trị chuyển tiếp giữa các tầng bướm. Trong khi đó, bộ MAC trực tiếp chỉ cần đúng **2 khối M10K** để chứa khung mẫu ngõ vào x_w, và không cần thêm bộ nhớ trung gian nào.

2. **Độ phức tạp của bộ quay pha Twiddle Factor và bộ đảo bit:** FFT đòi hỏi một bảng tra ROM chứa các hệ số quay lượng giác $\cos(2\pi k/1024)$ và $-\sin(2\pi k/1024)$, cùng với một khối logic phức tạp để sinh địa chỉ đảo bit (bit-reversal address generator) nhằm tái sắp xếp lại chuỗi dữ liệu ngõ ra. Logic điều khiển này tiêu tốn hàng trăm khối logic ALM quý giá của Cyclone V.

3. **Vấn đề tăng trưởng độ rộng bit (Bit Growth) và sai số lượng tử:** Mỗi tầng bướm của FFT có thể làm biên độ tín hiệu tăng lên tối đa một hệ số $\sqrt{2}$ (hoặc tăng 1 bit nhị phân trong trường hợp xấu nhất). Trải qua 10 tầng bướm, độ động của tín hiệu có thể phình to thêm tới 10 bit. Trên phần cứng FPGA dấu phẩy tĩnh, người thiết kế buộc phải chọn một trong ba phương án đầy rủi ro:

   - *Dịch tỉ lệ cố định (Fixed Scaling):* Dịch phải 1 bit sau mỗi tầng bướm để chống tràn số. Hậu quả là các thành phần tín hiệu nhỏ bị chặt cụt liên tục, làm tích lũy nhiễu lượng tử trầm trọng và làm biến dạng các đỉnh tự tương quan ở các khung âm lượng nhỏ.
   - *Dấu phẩy động khối (Block Floating Point – BFP):* Dò tìm đỉnh biên độ cực đại sau mỗi tầng để quyết định dịch tỉ lệ có điều kiện, đồng thời duy trì một số mũ chung. Giải pháp này đòi hỏi mạch dò biên độ tổ hợp phức tạp và làm nghẽn đường ống xung nhịp.
   - *Mở rộng datapath lên 32-bit:* Làm tăng gấp đôi tài nguyên bộ nhân DSP (buộc phải ghép nhiều bộ nhân 18×18 hoặc dùng DSP 27×27).

   Ngược lại, bộ MAC trực tiếp hoạt động trên thanh ghi tích lũy 48-bit không nén, không dịch bit trung gian: mỗi phép nhân 17×17-bit sinh ra tích số 34-bit và được cộng dồn trực tiếp vào thanh ghi 48-bit, không phát sinh sai số lượng tử trung gian.

Ngân sách thời gian thực: Đánh giá nhu cầu tính toán trong chu kỳ hop

Hãy đặt con số 98.540 phép MAC vào bài toán thời gian thực cụ thể trên kit DE10-Standard. Tần số xung nhịp hệ thống trên FPGA là $f_{\text{clk}} = 50$ MHz (chu kỳ xung nhịp $T_{\text{clk}} = 20$ ns). Tần số lấy mẫu âm thanh là $f_s = 16.000$ Hz.

Mỗi chu kỳ lấy mẫu âm thanh tương ứng với số chu kỳ xung nhịp FPGA là:

$$N_{\text{clk/sample}} = \frac{50.000.000 \text{ Hz}}{16.000 \text{ Hz}} = \mathbf{3.125} \text{ chu kỳ} \tag{357}$$

Thuật toán Praat quy định khoảng cách bước nhảy giữa hai khung liên tiếp (hop size) là 10 ms, tương ứng với đúng $H = 160$ mẫu âm thanh (được xác định tại dòng 296: timeStep $=$ periodsPerWindow$/$pitchFloor$/4 = 3/75/4 = 0{,}01$ s). Ngân sách thời gian thực tối đa mà FPGA có được giữa hai khung âm thanh liên tiếp là:

$$N_{\text{budget/hop}} = H \times N_{\text{clk/sample}} = 160 \times 3.125 = \mathbf{500.000} \text{ chu kỳ xung nhịp} \tag{358}$$

Một bộ MAC phần cứng đơn lẻ trên Cyclone V thực thi với thông lượng **1 phép MAC trên 1 chu kỳ xung nhịp**. Với tổng số 98.540 cặp toán hạng cần tính toán cộng thêm 3 chu kỳ trễ đường ống, toàn bộ quá trình tính toán tự tương quan trên một khung 638 mẫu hoàn thành trong đúng:

$$N_{\text{cycles/frame}} = 98.540 + 3 = \mathbf{98.543} \text{ chu kỳ xung nhịp} \tag{359}$$

Thời gian thực tế để tính xong một khung âm thanh là:

$$T_{\text{calc}} = 98.543 \times 20 \text{ ns} \approx 1{,}97086 \text{ ms} \tag{360}$$

Hệ số thời gian thực (Real-Time Factor – RTF) của riêng khối MAC được xác định bằng:

$$\text{RTF}_{\text{MAC}} = \frac{N_{\text{cycles/frame}}}{N_{\text{budget/hop}}} = \frac{98.543}{500.000} \approx \mathbf{0{,}197086} \approx \mathbf{19{,}7}\% \tag{361}$$

► NHÌN THẤY VẬT LÝ

Nhìn thấy vật lý: Ngân sách thời gian thực của khối MAC. Khối MAC trực tiếp tiêu tốn $19{,}7\%$ **ngân sách thời gian thực** của một bước nhảy khung 10 ms (RTF $\approx 0{,}197$). Sau khi tính xong trong chưa đầy 2 ms (98.543 chu kỳ), phần cứng MAC ở trạng thái nhàn rỗi trong hơn 8 ms còn lại (401.457 chu kỳ) trước khi khung âm thanh tiếp theo xuất hiện.

Việc hiện thực cấu trúc FFT phức tạp (như phân tích ở Mục 7.1) để giảm số chu kỳ tính toán là không cần thiết trong bối cảnh này: bộ ước lượng F0 xử lý theo từng bước nhảy khung 10 ms, do đó thời gian tính toán $1{,}97$ ms của khối MAC trực tiếp đã đáp ứng yêu cầu thời gian thực với biên an toàn hơn 80%, trong khi giữ được cấu trúc điều khiển đơn giản và tiết kiệm tài nguyên bộ nhớ nhúng.

Vì tất cả các lý do kỹ thuật trên, thiết kế này dứt khoát lựa chọn **kiến trúc MAC trực tiếp trong miền thời gian**.

Tóm lại: FFT có vẻ ít phép nhân hơn trên lý thuyết, nhưng đòi hỏi bộ nhớ đệm M10K gấp $4\times$*, logic điều khiển bướm phức tạp và dễ phát sinh méo lượng tử; trong khi đó, 1 bộ MAC trực tiếp chỉ chiếm* $19{,}7\%$ *ngân sách thời gian thực (RTF* $\approx 0{,}197$*) ở 50 MHz, bảo đảm độ chính xác số học nguyên bản và tiết kiệm tối đa tài nguyên silicon.*

7.3. Khảo sát kiến trúc MAC có thanh ghi: Ba phương án và đánh đổi trễ vs thông lượng

Một dòng code, bao nhiêu việc trên silicon?

Trong ngôn ngữ C, câu lệnh tích lũy:

```
acc += xw[n] * xw[n + tau];
```

trông như một thao tác đơn giản, hoàn tất trong một tích tắc. Nhưng trên cấu trúc phần cứng FPGA, đó là cả một hành trình dịch chuyển điện tích qua các khối tài nguyên vật lý:

1. **Phát địa chỉ và đọc bộ nhớ:** Địa chỉ $(n, n+\tau)$ được đưa vào cổng địa chỉ của khối nhớ nhúng M10K. Sau một cạnh xung nhịp, hai mẫu âm thanh 17-bit $x_w[n]$ và $x_w[n+\tau]$ xuất hiện ở ngõ ra dữ liệu của M10K.
2. **Dây nối liên khối (Routing wires):** Dữ liệu từ các khối RAM M10K phải chạy qua mạng lưới dây nối toàn cục (global interconnect) để đi tới khối Variable Precision DSP. Tùy thuộc vào vị trí mà thuật toán định tuyến Fitter của Quartus bố trí hai khối này trên bề mặt chip, quãng đường dây dẫn này có thể ngắn vài trăm micrômét hoặc dài hàng milimét, đóng góp một độ trễ truyền dẫn T_{wire} đáng kể.
3. **Phép nhân cứng** 17×17**-bit:** Hai toán hạng đi vào bộ nhân silicon bên trong khối DSP, sinh ra tích số có dấu 34-bit p sau thời gian trễ logic T_{mult}.
4. **Phép cộng dồn và chốt thanh ghi:** Tích số p đi tiếp vào bộ cộng 48-bit để cộng với giá trị tích lũy cũ, và giá trị mới dừng lại trước cửa thanh ghi tổng `acc`, chờ cạnh xung nhịp tiếp theo để chốt lại.

Ở tần số xung nhịp 50 MHz, mỗi chu kỳ đồng hồ kéo dài đúng $T_{\text{clk}} = 20$ ns. Nếu toàn bộ quãng đường điện từ ngõ ra RAM, qua dây nối, qua bộ nhân, qua bộ cộng rồi tới thanh ghi tổng bị ép phải hoàn tất trong duy nhất một chu kỳ xung nhịp, thì tần số hoạt động cực đại F_{max} của toàn bộ hệ thống sẽ bị bóp nghẹt bởi quãng đường dài nhất ấy. Người ta gọi quãng đường đó là **đường tới hạn** (Critical Path).

Thứ không thể bỏ: Bản chất bắt buộc của thanh ghi tích lũy

Trước khi so sánh các phương án đường ống, người kỹ sư cần thấu hiểu một chân lý vật lý nền tảng: **Phép cộng dồn bắt buộc phải có thanh ghi**.

Tổng của nhịp này là toán hạng ngõ vào của nhịp kế tiếp:


$$\text{acc}[k] = \text{acc}[k-1] + p[k] \tag{362}$$

Nếu không có một phần tử nhớ giữ trạng thái qua cạnh đồng hồ, tín hiệu ngõ ra của bộ cộng sẽ hồi tiếp ngay lập tức về ngõ vào tổ hợp của chính nó, tạo thành một mạch vòng tổ hợp không ổn định (combinational loop), gây dao động ký sinh và vi phạm quy tắc thiết kế đồng bộ. Do đó, trên đời **không thể tồn tại một mạch MAC tổ hợp thuần túy**. Câu hỏi thiết kế kiến trúc thực sự không phải là "có dùng thanh ghi hay không", mà là: **Có nên chia nhỏ quãng đường phía trước bộ cộng thành nhiều chặng đường ống hay không?**


Phân tích ba phương án chốt thanh ghi và đường tới hạn

Xét ba phương án kiến trúc chốt thanh ghi đường ống được minh họa trong Hình 16:

Phương án 1: Không chốt toán hạng (Trễ 2 chu kỳ, đường tới hạn dài)




Phương án 2 (ĐÃ CHỌN): Chốt toán hạng ở cửa DSP (Trễ 3 chu kỳ, chặng cân bằng)



✓ **Ưu điểm:** Tận dụng thanh ghi cứng trong silicon DSP; chia đôi đường tới hạn; trễ 3 nhịp chỉ tăng thêm 1 chu kỳ so với 98.540 nhịp.

Phương án 3: Chốt thêm cả tích số giữa bộ nhân và bộ cộng (Trễ 4 chu kỳ)



× **Nhược điểm:** Tầng thanh ghi tích số không cần thiết ở 50 MHz (khả năng suy luận FF ngoài phải kiểm trong Parameter Editor/Quartus).

Hình 16: So sánh ba phương án chốt thanh ghi đường ống trong khối nhân tích lũy MAC trên FPGA Cyclone V.

Đọc hình. Hình 16 thể hiện sự phân rã các chặng đường ống. Ở Phương án 1, ngõ ra M10K chạy qua bộ nhân và bộ cộng vào thanh ghi tổng, tạo nên đường tới hạn dài. Ở Phương án 2 (phương án được chọn), việc kích hoạt tầng thanh ghi đầu vào `a_r, b_r` có sẵn trong silicon DSP giúp chia đôi quãng đường tới hạn (tài nguyên ALM và thanh ghi cụ thể phải kiểm trong Quartus). Ở Phương án 3, việc chèn thêm tầng thanh ghi tích số trung gian giữa bộ nhân và bộ cộng là không cần thiết ở tần số 50 MHz (khả năng khối DSP hỗ trợ thanh ghi cứng tại vị trí này hay phải suy luận ngoài ALM phải kiểm trong Parameter Editor và Quartus).

1. **Phương án 1: Không chốt toán hạng ở cửa DSP (Trễ 2 chu kỳ).** Dữ liệu đọc ra từ khối nhớ M10K đi thẳng trực tiếp vào bộ nhân của khối DSP, qua bộ cộng dồn, rồi dừng ở thanh ghi tổng `acc`.

   - *Độ trễ (Latency):* Mất đúng 2 chu kỳ tính từ lúc phát địa chỉ tới khi tổng được cập nhật (1 chu kỳ đọc RAM M10K và 1 chu kỳ nhân-cộng dồn).
   - *Đường tới hạn:* Bắt đầu từ thanh ghi địa chỉ ngõ vào của M10K, qua thời gian trễ đọc $T_{co}(\text{M10K})$, qua dây nối liên khối T_{wire}, qua bộ nhân T_{mult}, qua bộ cộng T_{add}, tới thời gian thiết lập T_{su} của thanh ghi `acc`. Đường tới hạn này phụ thuộc trực tiếp vào việc Fitter đặt khối M10K xa hay gần khối DSP. Nếu Fitter đặt M10K ở xa khối DSP, độ trễ dây T_{wire} có thể làm giảm F_{max}.

2. **Phương án 2: Chốt toán hạng ở cửa khối DSP (Trễ 3 chu kỳ – LỰA CHỌN CỦA DỰ ÁN).** Thêm một tầng thanh ghi đồng bộ `a_r, b_r` ngay tại cửa ngõ vào của khối DSP.

   - *Đặc tính silicon Cyclone V:* Theo tài liệu *Cyclone V Device Handbook Vol.1, CV-52003, Variable Precision DSP Blocks in Cyclone V Devices*, Intel tích hợp sẵn một hàng thanh ghi đầu vào (Input Register Bank) bằng silicon cứng. Do đó, việc kích hoạt tầng thanh ghi này tận dụng các flip-flop có sẵn trong khối DSP (mức tiêu tốn ALM logic thực tế phải kiểm trong Quartus).
   - *Phân tách đường tới hạn:* Quãng đường điện được chia đôi:
     - Chặng 1: Từ thanh ghi địa chỉ M10K → đọc M10K → dây nối → chốt vào thanh ghi `a_r, b_r`.
     - Chặng 2: Từ thanh ghi `a_r, b_r` → bộ nhân → bộ cộng → thanh ghi tổng `acc`.

     Đường tới hạn của phép nhân-cộng nằm bên trong nội bộ khối DSP, không còn phụ thuộc vào chiều dài dây nối bên ngoài.
   - *Độ trễ (Latency):* Tăng thêm 1 chu kỳ, tổng cộng là 3 chu kỳ tính từ lúc phát địa chỉ tới lúc kết quả $R[\tau]$ xuất hiện.

3. **Phương án 3: Chốt thêm cả tích số giữa bộ nhân và bộ cộng (Trễ 4 chu kỳ).** Chèn thêm một tầng thanh ghi trung gian giữa ngõ ra bộ nhân và ngõ vào bộ cộng.

- *Đặc điểm cấu trúc:* Việc khối DSP trong Cyclone V có hỗ trợ thanh ghi pipeline phần cứng giữa bộ nhân và bộ tích lũy hay phải suy luận các flip-flop bên ngoài mảng logic ALM là yếu tố (phải kiểm trong Parameter Editor và Quartus).
- *Đánh giá:* Ở tần số danh định 50 MHz (chu kỳ 20 ns), đường tới hạn qua tầng thanh ghi đầu vào ở Phương án 2 đã đáp ứng biên thời gian an toàn, do đó không cần thiết phải chèn thêm tầng thanh ghi trung gian này.

Chỗ dễ vướng: Độ trễ (Latency) có làm chậm 98.540 phép tính không?

Một câu hỏi kinh điển mà anh Tú hay bất kỳ người học thiết kế vi mạch nào cũng sẽ thắc mắc: *"Tăng độ trễ từ 2 chu kỳ lên 3 chu kỳ có làm chậm quá trình tính toán của 98.540 phép tính hay không?"*

Câu trả lời là: **Độ trễ (Latency) và thông lượng (Throughput) là hai khái niệm độc lập.**

Hãy hình dung một băng chuyền đóng gói công nghiệp có chiều dài 3 mét:

- Món hàng đầu tiên đặt lên băng chuyền mất đúng 3 giây mới chạy tới điểm cuối (đây là *độ trễ*).
- Nhưng một khi băng chuyền đã được lấp đầy (đường ống đã nạp đầy), cứ mỗi giây tiếp theo sẽ có đều đặn đúng một món hàng rơi ra ở đầu cuối (đây là *thông lượng* 1 món/giây).

Trong module tự tương quan, bộ phát địa chỉ phát liên tục 98.540 cặp địa chỉ liền mạch nhau qua từng chu kỳ xung nhịp, không có lấy một chu kỳ nghỉ. Sau khi cặp địa chỉ cuối cùng được phát ra ở chu kỳ thứ 98.539, dữ liệu của nó chỉ mất thêm đúng 3 chu kỳ để đi hết đường ống và cập nhật giá trị $R[214]$ cuối cùng vào chu kỳ thứ 98.543:

- Với Phương án 1 (trễ 2 nhịp): Tổng thời gian là $98.540 + 2 = \mathbf{98.542}$ chu kỳ.
- Với Phương án 2 (trễ 3 nhịp): Tổng thời gian là $98.540 + 3 = \mathbf{98.543}$ chu kỳ.

Chênh lệch giữa hai phương án là đúng **1 chu kỳ xung nhịp duy nhất** trên tổng số 98.543 chu kỳ, tương đương với mức chênh lệch:

$$\frac{1}{98.543} \approx 0{,}001015\% \approx \mathbf{0{,}001}\% \tag{363}$$

Mức chênh lệch một phần nghìn của một phần trăm thời gian không ảnh hưởng đáng kể đến hiệu năng hệ thống, nhưng đổi lại, đường tới hạn được chia đôi cân bằng và biên tần số hoạt động được đảm bảo an toàn.

Cơ chế chuyển tiếp Zero-Bubble: Vai trò của cờ `sload` và `last`

Làm thế nào để bộ tích lũy chuyển đổi giữa hai độ trễ liên tiếp τ và $\tau + 1$ mà không cần chèn các chu kỳ "bong bóng" (bubble cycles) để xóa thanh ghi tổng về 0?

Câu trả lời nằm ở tín hiệu điều khiển **`sload`** (Synchronous Load) của khối DSP:

- Cờ `sload` được bộ phát địa chỉ bật lên mức 1 đúng vào chu kỳ phát cặp mẫu đầu tiên ($n = 0$) của một độ trễ mới.
- Khi cờ `sload` đã đi qua đường ống và tới bộ tích lũy, nó ra lệnh cho bộ cộng: *"Nạp thẳng tích số mới p vào thanh ghi tổng `acc`, thay vì cộng p với giá trị cũ."*

$$\text{acc} \leq \text{sload_r} \; ? \; p \; : \; (\text{acc} + p) \tag{364}$$

Nhờ cơ chế nạp đè này, thanh ghi `acc` tự động được khởi tạo lại giá trị cho lag mới ngay tại nhịp tính đầu tiên, mà **không tốn thêm chu kỳ nào để reset về 0**.

Cái giá phải trả của cơ chế này là gì? Đó là **kết quả của lag cũ chỉ xuất hiện trên thanh ghi tổng đúng một chu kỳ xung nhịp**. Ngay chu kỳ tiếp theo, tích đầu tiên của lag mới sẽ ghi đè lên thanh ghi `acc`. Vì vậy, hệ thống cần bắt đúng kết quả hoàn tất:

- Cờ **`last`** được bật lên tại cặp mẫu cuối cùng ($n = N - 1 - \tau$) của mỗi lag.
- Cờ `last` được đưa qua đúng số tầng thanh ghi trễ bằng với dữ liệu (`last_r`). Khi `last_r` tới tầng tích lũy, nó kích hoạt tín hiệu **`out_valid`** lên mức 1 đúng vào chu kỳ mà `acc` chứa tổng hoàn chỉnh của độ trễ đó. Mạch tiêu thụ bên ngoài (hoặc bộ đệm kết quả) chỉ việc chốt giá trị `acc` khi `out_valid` = 1.

Tính toán mẫu bằng tay (Hand Calculation Walkthrough)

Để hình dung dòng chảy tín hiệu chu kỳ-đối-chu-kỳ, ta thực hiện tính toán trên một khung đồ chơi cực nhỏ gồm 4 mẫu: $x_w = [2, -3, 4, 1]$ ($N = 4$). Ta cần tính hai độ trễ liên tiếp:

- $\tau = 1$: Có $4 - 1 = 3$ cặp mẫu ($n = 0, 1, 2$):

$$R[1] = 2 \cdot (-3) + (-3) \cdot 4 + 4 \cdot 1 = (-6) + (-12) + 4 = \mathbf{-14} \tag{365}$$

- $\tau = 2$: Có $4 - 2 = 2$ cặp mẫu ($n = 0, 1$):

$$R[2] = 2 \cdot 4 + (-3) \cdot 1 = 8 + (-3) = \mathbf{5} \tag{366}$$

Hai lag được phát liên tục, nối tiếp nhau không một nhịp nghỉ, qua 8 chu kỳ xung nhịp đầu tiên (Bảng 30):

Bảng 30: Bảng tính tay diễn biến đường ống MAC qua từng chu kỳ xung nhịp ($x_w = [2, -3, 4, 1]$).

Nhịp	**Địa chỉ phát (sload, last)**	**RAM trả ra**	**Thanh ghi vào a_r, b_r ($sload_r$)**	**Tích p**	**acc**	**out_valid**
0	$(0,1)$ $(1,0)$	–	–	–	–	0
1	$(1,2)$ $(0,0)$	$2, -3$	–	–	–	0
2	$(2,3)$ $(0,1)$	$-3, 4$	$2, -3$ (1)	-6	–	0
3	$(0,2)$ $(1,0)$	$4, 1$	$-3, 4$ (0)	-12	-6	0
4	$(1,3)$ $(0,1)$	$2, 4$	$4, 1$ (0)	4	-18	0
5	–	$-3, 1$	$2, 4$ (1)	8	$\mathbf{-14}$	**1**
6	–	–	$-3, 1$ (0)	-3	8	0
7	–	–	–	–	**5**	**1**

Đọc bảng tính tay:

- Tại **Nhịp 0**: Địa chỉ $(0, 1)$ của lag 1 được phát ra cùng cờ sload $= 1$. RAM bắt đầu chu kỳ đọc.
- Tại **Nhịp 1**: RAM trả ra hai giá trị mẫu 2 và -3. Cặp địa chỉ $(1, 2)$ được phát tiếp.
- Tại **Nhịp 2**: Mẫu $2, -3$ được chốt vào thanh ghi ngõ vào DSP a_r, b_r cùng cờ $\text{sload}_r = 1$. Bộ nhân tổ hợp tính ra $p = 2 \times (-3) = -6$.
- Tại **Nhịp 3**: Vì $\text{sload}_r = 1$, bộ tích lũy nạp thẳng tích -6 vào `acc`. Đồng thời, cặp mẫu tiếp theo $(-3, 4)$ được chốt vào a_r, b_r, sinh ra tích $p = -12$.
- Tại **Nhịp 4**: `acc` tích lũy thêm -12, trở thành -18. Cặp cuối cùng của lag 1 $(4, 1)$ sinh ra tích $p = 4$.
- Tại **Nhịp 5**: `acc` cộng thêm 4, đạt giá trị $\mathbf{-14}$. Cờ last của lag 1 đã đi trọn đường ống và kích hoạt out_valid $=$ **1**! Giá trị $\mathbf{-14}$ chính là kết quả $R[1]$ chuẩn xác.
- Tại **Nhịp 6**: Ngay nhịp kế tiếp, vì cặp $(2, 4)$ của lag 2 đi kèm $\text{sload}_r = 1$, giá trị tích $p = 8$ lập tức **nạp đè** lên `acc`, xóa sạch giá trị -14 cũ mà không cần chu kỳ reset nào.
- Tại **Nhịp 7**: Tích cuối cùng của lag 2 $p = -3$ được cộng vào 8, `acc` đạt **5** và cờ out_valid $=$ **1** xuất hiện, chốt giá trị $R[2] = 5$.

Lựa chọn thiết kế và căn cứ kỹ thuật

Thiết kế của tài liệu này dứt khoát lựa chọn **Phương án 2** vì bốn căn cứ kỹ thuật không thể phủ nhận:

1. **Tận dụng silicon cứng:** Tầng thanh ghi vào có sẵn bên trong khối DSP của Cyclone V, kích hoạt lên tận dụng các flip-flop của khối DSP.
2. **Độ trễ không làm giảm hiệu năng:** Tăng thêm 1 chu kỳ trễ chỉ làm tăng $0{,}001\%$ tổng thời gian tính toán trên 98.543 chu kỳ.
3. **Độc lập với dây nối định tuyến:** Đường tới hạn của bộ nhân và bộ cộng nằm gọn trong silicon DSP, giúp thiết kế dễ dàng đạt tần số mục tiêu 50 MHz mà không phụ thuộc vào vị trí bố trí linh kiện của Fitter.

4. **Tương thích với IP Intel:** Cấu hình này tương đồng với IP chuẩn `ALTERA_MULT_ADD` của Intel.

Tần số hoạt động cực đại F_{max} thực tế và số lượng ALM tiêu tốn cụ thể của cả hai phương án là các đại lượng **(phải đo)** trên phần mềm Quartus Prime với chip Cyclone V 5CSXFC6D6F31C6N.

Tóm lại: Phép cộng tích lũy bắt buộc phải có thanh ghi; việc chốt thêm một tầng thanh ghi ở cửa khối DSP tận dụng tài nguyên silicon có sẵn của DSP, chia đôi đường tới hạn và chỉ tăng $0{,}001\%$ *thời gian thực, đồng thời cơ chế* `sload` *giúp chuyển đổi giữa các lag liên tục mà không phát sinh bất kỳ chu kỳ nhàn rỗi nào.*

7.4. Dẫn xuất độ rộng bit toán hạng và bộ tích lũy

Vấn đề thực tế: Nguy cơ tràn số âm thầm trong bộ tích lũy năng lượng

Hãy xem xét điều gì sẽ xảy ra nếu người thiết kế chủ quan chọn độ rộng của bộ tích lũy tự tương quan là 32-bit (độ rộng chuẩn của kiểu số nguyên `int32_t` thông thường). Trong một bài phát biểu bình thường, giọng nói có biên độ nhỏ, giá trị $R[\tau]$ có thể tạm thời nằm trong khoảng 32-bit. Nhưng khi người nói phát âm một nguyên âm có cường độ cực đại sát ngưỡng bão hòa (full-scale), hoặc khi xuất hiện tiếng vỗ tay, tiếng nổ đột biến, năng lượng của 638 mẫu tích lũy lại sẽ lập tức vượt ngưỡng $2^{31} - 1 = 2.147.483.647$.

Trong số học bù hai, khi một số dương vượt qua ngưỡng $2^{31} - 1$, bit dấu số 31 bị bật lên 1, biến toàn bộ tổng năng lượng thành một số âm. Đỉnh tự tương quan cao nhất của khung âm thanh $R[\tau_0]$ bị đảo dấu thành đáy âm. Bộ tìm đỉnh ở Chương 9 sẽ không thể tìm thấy ứng viên hợp lệ, và bộ phân loại hữu thanh ở Chương 10 có thể phân loại sai khung âm thanh. Lỗi tràn số này không phát cờ báo động phần cứng mặc định, dẫn tới sai lệch kết quả F0 của hệ thống.

Để ngăn chặn hiện tượng tràn số này, độ rộng của toán hạng và bộ tích lũy phải được dẫn xuất từ nguyên lý toán học và kiểm chứng với trường hợp xấu nhất.

Dẫn xuất từng bước: Từ mẫu ngõ vào tới cận trên của bộ tích lũy

Quy trình dẫn xuất độ rộng bit trải qua ba bước liên tiếp:

Bước 1: Độ rộng toán hạng ngõ vào x_w. Ở Chương 5 và Chương 6, ta đã chứng minh rằng:

- Tín hiệu âm thanh thô $x[n] \in [-32.768, +32.767]$ (16-bit có dấu).
- Trung bình cục bộ mean $\in [-32.768, +32.767]$.
- Hiệu số lệch tâm $d[n] = x[n] -$ mean có dải động:

$$d[n] \in [-32.768 - 32.767, +32.767 - (-32.768)] = [-65.535, +65.535] \tag{367}$$

- Cửa sổ Hanning $w[n] \in [0, 32.767]$ (định dạng Q1.15 không dấu).
- Mẫu sau cửa sổ hóa:

$$x_w[n] = \frac{d[n] \cdot w[n] + 16.384}{32.768} \in [-65.535, +65.535] \tag{368}$$

Để chứa trọn giá trị cực đại ± 65.535, toán hạng x_w bắt buộc phải có độ rộng **17-bit có dấu** (gồm 1 bit dấu và 16 bit biên độ, cho dải biểu diễn $[-65.536, +65.535]$). Trong khung kiểm thử khắc nghiệt Stress Frame A (`golden_v2/hdl_check/xw.hex`), mẫu thực nghiệm đạt tới $|x_w| = 59.379$, vượt xa giới hạn 16-bit (32.767).

Toán hạng 17-bit có dấu nằm vừa vặn bên trong một bộ nhân cứng 18×18-bit của khối Variable Precision DSP trên Cyclone V.

Bước 2: Độ rộng tích số $p = x_w[n] \cdot x_w[n + \tau]$. Khi nhân hai số 17-bit có dấu:

- Tích dương cực đại xảy ra khi cả hai mẫu cùng đạt giá trị âm cực hạn:

$$p_{\text{max}} = (-65.535) \times (-65.535) = \mathbf{4.294.836.225} \tag{369}$$

So sánh với ngưỡng $2^{32} = 4.294.967.296$:

$$p_{\text{max}} < 2^{32} \tag{370}$$

- Tích âm cực tiểu xảy ra khi hai mẫu có giá trị đối nghịch:

$$p_{\text{min}} = (-65.535) \times (+65.535) = -\mathbf{4.294.836.225} > -2^{32} \tag{371}$$

Do đó, tích số p có dải động nằm gọn trong khoảng $(-2^{32}, +2^{32})$. Trong biểu diễn số bù hai, một số nguyên nằm trong khoảng này đòi hỏi chính xác **34-bit có dấu** (1 bit dấu và 33 bit biên độ).

Bước 3: Độ rộng bộ cộng tích lũy $N = 638$ mẫu. Độ trễ $\tau = 0$ ($R[0]$) có số lượng số hạng tích lũy lớn nhất: đúng $N = 638$ số hạng. Trường hợp xấu nhất về mặt toán học (Worst-Case Bound) là một khung tín hiệu bão hòa toàn phần liên tục ở mức cực đại $|x_w| = 65.535$. Khi đó, tổng năng lượng tích lũy đạt giá trị trần lý thuyết:

$$S_{\text{max}} = 638 \times p_{\text{max}} = 638 \times 4.294.836.225 = \mathbf{2.740.105.511.550} \tag{372}$$

Ta xác định số bit biên độ cần thiết để chứa giá trị S_{max}:

$$B_{\text{mag}} = \log_2(S_{\text{max}}) = \log_2(2.740.105.511.550) \approx \mathbf{41,3174} \text{ bit} \tag{373}$$

Thêm 1 bit dấu cho số bù hai:

$$B_{\text{signed}} = B_{\text{mag}} + 1 \approx 41,3174 + 1 = 42,3174 \text{ bit} \tag{374}$$

Lấy hàm trần (ceiling), ta thu được cận dưới độ rộng bit bắt buộc:

$$B_{\text{min}} = \lceil 42,3174 \rceil = \mathbf{43} \text{ bit có dấu} \tag{375}$$

Khoảng biểu diễn của số bù hai 43-bit là:

$$[-2^{42}, +2^{42} - 1] = [-4.398.046.511.104, +4.398.046.511.103] \tag{376}$$

Tỷ số an toàn (Safety Headroom) của 43-bit so với trường hợp xấu nhất là:

$$\frac{2^{42}}{S_{\text{max}}} = \frac{4.398.046.511.104}{2.740.105.511.550} \approx \mathbf{1,6051} \tag{377}$$

Hệ số an toàn đạt hơn 60%. Kết quả này chứng minh rằng: **Bộ tích lũy 43-bit có dấu bảo đảm không bị tràn số trong điều kiện tín hiệu cực hạn.** (Kiểm chứng qua kịch bản `verify_v3/ch07_mac_math.py`).

Thực tế silicon trên Cyclone V và đính chính sai sót của tài liệu cũ

Trong các bản thảo trước đây, tác giả Argon từng nhận định rằng: *"Bộ cộng dồn của FPGA có độ rộng 48 bit tự nhiên"*. Đây là một nhận định thiếu chính xác về cấu trúc silicon của Intel Cyclone V.

Khi tra cứu tài liệu phần cứng chuẩn của Intel: *Cyclone V Device Handbook Vol.1, CV-52003, Variable Precision DSP Blocks in Cyclone V Devices*, ta thấy cấu trúc thực tế:

- Bộ tích lũy cứng (Hardwired Accumulator) được tích hợp sẵn bên trong mỗi khối Variable Precision DSP của Cyclone V có độ rộng thực tế lên tới **64 bit**.
- Bộ cộng này có thể cấu hình ở các chế độ tích lũy số nguyên có dấu với ngõ ra từ 1 đến 64 bit.

Thiết kế này chọn độ rộng ngõ ra của module MAC là **48-bit có dấu** (`acc[47:0]`):

1. **Dư thừa an toàn:** 48 bit bao trọn nhu cầu 43 bit, mang lại thêm 5 bit bảo vệ chống tràn ($2^{47}/S_{\text{max}} \approx 51,3\times$).
2. **Căn chỉnh dữ liệu thuận tiện:** Độ rộng 48 bit là bội số của 16 bit (3×16-bit), rất thuận tiện cho việc ghép nối vào thanh ghi bus Avalon-MM, truyền nhận dữ liệu hoặc đóng gói sang HPS.
3. **Tận dụng silicon DSP:** Vì bộ tích lũy trong silicon DSP vốn đã rộng tới 64 bit, việc chọn ngõ ra 48 bit nằm bên trong khối DSP cứng (mức tiêu tốn ALM logic thực tế phải kiểm trong Quartus).

Tóm lại: Toán hạng 17-bit sinh ra tích số 34-bit; tổng của tối đa 638 tích đòi hỏi cận trên toán học đúng 43-bit có dấu. Bộ tích lũy cứng trong silicon DSP Cyclone V hỗ trợ tới 64 bit, do đó việc chọn 48-bit vừa bảo đảm chống tràn số, vừa phù hợp cho việc ghép nối bus.

7.5. Kiến trúc bộ nhớ RAM đệm khung hai cổng đọc

Vấn đề thực tế: Nút thắt cổ chai băng thông khi chỉ có một cổng đọc

Bộ nhân 17×17-bit bên trong khối DSP có khả năng hoàn thành một phép nhân trong đúng một chu kỳ xung nhịp 20 ns. Nhưng để duy trì được thông lượng tối đa 1 MAC/chu kỳ, bộ nhân đòi hỏi phải được "nuôi dưỡng" liên tục: tại mỗi cạnh xung nhịp, hệ thống phải cung cấp đồng thời cả hai mẫu dữ liệu $x_w[n]$ và $x_w[n+\tau]$.

Điều gì sẽ xảy ra nếu người thiết kế tiết kiệm tài nguyên bằng cách sử dụng bộ nhớ RAM một cổng đọc (Single-Port RAM)?

- Tại chu kỳ 1: Bộ nhớ chỉ có thể đọc ra mẫu thứ nhất $x_w[n]$. Bộ nhân phải tạm dừng chờ đợi.
- Tại chu kỳ 2: Bộ nhớ mới đọc tiếp được mẫu thứ hai $x_w[n+\tau]$. Lúc này bộ nhân mới có đủ hai toán hạng để thực hiện phép nhân.

Hậu quả là thông lượng của hệ thống bị cắt giảm một nửa (chỉ còn $0{,}5$ MAC/chu kỳ). Tổng số chu kỳ để tính toán 98.540 phép MAC sẽ bị nhân đôi lên tới $2 \times 98.540 = 197.080$ chu kỳ. Khối DSP bị bỏ đói tới 50% thời gian. Để đạt được tốc độ 1 MAC/chu kỳ liên tục không ngắt quãng, cấu trúc bộ nhớ bắt buộc phải có **hai cổng đọc đồng thời độc lập** (Dual-Port RAM).

Phân tích hình học silicon của khối nhớ nhúng M10K

Tại sao bộ đệm khung x_w dài 638 mẫu, mỗi mẫu 17-bit, lại tiêu tốn chính xác **2 khối M10K**? Hãy cùng kiểm tra bảng thông số vật lý của chip Cyclone V:

Theo tài liệu *Cyclone V Device Handbook Vol.1, CV-52003, Embedded Memory Blocks in Cyclone V Devices* (Bảng 3-1: "M10K Embedded Memory Block Configurations"), mỗi khối nhớ nhúng M10K có dung lượng danh định cố định là:

$$C_{\text{M10K}} = 10.240 \text{ bit} \tag{378}$$

Khối M10K hỗ trợ các cấu hình tổ chức từ nhớ (độ sâu $\times$ độ rộng) như sau:

- 512×20 bit (hoặc 512×16 bit)
- 1.024×10 bit (hoặc 1.024×8 bit)
- 2.048×5 bit (hoặc 2.048×4 bit)
- 4.096×2 bit
- 8.192×1 bit

Tổng dung lượng bit thuần túy của một khung 638 mẫu $\times$ 17-bit là:

$$C_{\text{frame}} = 638 \times 17 = \mathbf{10.846} \text{ bit} \tag{379}$$

So sánh hai con số:

$$C_{\text{frame}} = 10.846 \text{ bit} > C_{\text{M10K}} = 10.240 \text{ bit} \tag{380}$$

Dung lượng khung lớn hơn dung lượng của một khối M10K đúng 606 bit. Do đó, ngay từ mặt dung lượng thuần túy, **1 khối M10K đơn lẻ không thể nào chứa nổi khung 638 mẫu**!

Hơn thế nữa, xét về mặt hình học địa chỉ: Chiều dài khung $N = 638$ từ vượt quá độ sâu cực đại của cấu hình 20-bit (512 từ):

$$N = 638 > 512 \tag{381}$$

Cấu hình có độ sâu nhỏ nhất lớn hơn 638 trên M10K là cấu hình độ sâu 1.024 từ. Nhưng ở độ sâu 1.024, mỗi khối M10K chỉ cung cấp độ rộng tối đa là **10 bit** (1.024×10 bit).

Để đạt được độ rộng bắt buộc 17 bit, trình biên dịch Quartus Fitter buộc phải ghép song song **2 khối M10K**:

- **Khối M10K thứ nhất:** Cấu hình 1.024×10 bit, lưu trữ 10 bit trọng số thấp của mẫu âm thanh ($x_w[9:0]$).
- **Khối M10K thứ hai:** Cấu hình 1.024×10 bit (hoặc 1.024×7 bit thực tế sử dụng), lưu trữ 7 bit trọng số cao ($x_w[16:10]$).

Hai khối M10K này dùng chung đường địa chỉ đọc và tạo thành một bộ nhớ hợp nhất có dung lượng 1.024×20 bit, sử dụng 638×17 bit. Tổng tài nguyên RAM nhúng tiêu tốn là chính xác **2 khối M10K**.

Cấu hình cổng và độ trễ đọc của True Dual-Port RAM

Căn cứ theo tài liệu *Embedded Memory (RAM: 1-PORT, RAM: 2-PORT, ROM: 1-PORT, and ROM: 2-PORT) User Guide* (UG-01068), module bộ nhớ `ch07_xw_ram.v` được cấu hình ở chế độ **True Dual-Port RAM** (RAM hai cổng thực thụ với hai cổng đọc/ghi độc lập A và B):

- **Cổng A (Port A):**
  - Trong pha nạp khung (từ khối Hanning ở Chương 6): Đóng vai trò cổng ghi, nhận tín hiệu ghi `we_a = 1`, địa chỉ nạp `addr_a` từ 0 đến 637 và dữ liệu `din_a`.
  - Trong pha tính MAC: Đóng vai trò cổng đọc dữ liệu mẫu hiện tại, `we_a = 0`, nhận địa chỉ quét n (`addr_a`) và xuất ra mẫu $x_w[n]$ (`dout_a`).
- **Cổng B (Port B):**
  - Đóng vai trò cổng đọc chuyên dụng cho mẫu dịch trễ: `we_b = 0`, nhận địa chỉ quét $n+\tau$ (`addr_b`) và xuất ra mẫu $x_w[n+\tau]$ (`dout_b`).
- **Độ trễ đọc (Read Latency):** Bộ nhớ được cấu hình với tham số `outdata_reg_a = "UNREGISTERED"` và `outdata_reg_b = "UNREGISTERED"`. Điều này có nghĩa là cổng địa chỉ được chốt đồng bộ bằng thanh ghi ngõ vào tại cạnh dương xung nhịp `clk`, trong khi ngõ ra của ô nhớ được đưa thẳng ra dây tổ hợp. Kết quả đọc xuất hiện ở `dout_a` và `dout_b` sau đúng **1 chu kỳ xung nhịp**.
- **Chế độ đọc khi ghi (Read-During-Write):** Được đặt là `DONT_CARE` (hoặc `OLD_DATA`). Do kiến trúc hệ thống phân tách rạch ròi hai pha: nạp đủ 638 mẫu vào RAM rồi mới bắt đầu kích hoạt cờ `start` để tính MAC, không có xung đột đọc-ghi đồng thời trên cùng một địa chỉ ô nhớ.

Nhờ kiến trúc hai cổng đọc độc lập này, bộ phát địa chỉ FSM có thể liên tục đẩy 98.540 cặp địa chỉ $(n, n+\tau)$ vào RAM qua từng nhịp, và RAM trả ra đều đặn 2 mẫu mỗi nhịp sau 1 chu kỳ trễ, nuôi bộ MAC chạy liên tục mỗi nhịp không có chu kỳ bọt.

Tóm lại: Khung 638×17*-bit (*10.846 *bit) vượt quá dung lượng* 10.240 *bit và độ sâu 512 từ của một M10K, bắt buộc phải ghép 2 khối M10K ở cấu hình* 1024×10*; cấu trúc True Dual-Port RAM cung cấp độ trễ đọc đúng 1 chu kỳ, cho phép đọc đồng thời hai mẫu* $x_w[n]$ *và* $x_w[n+\tau]$ *liên tục mỗi nhịp.*

7.6. Phương án mở rộng: Tính song song nhiều lag bằng hai khối DSP

Vấn đề thực tế: Khi nào thì một khối DSP trở nên không đủ?

Trong hệ thống đơn kênh giọng nói chuẩn $f_s = 16.000$ Hz của đề tài, một khối DSP chạy ở tần số 50 MHz chỉ chiếm $19{,}7\%$ thời gian thực, đáp ứng tốt yêu cầu thời gian thực. Nhưng hãy đặt hệ thống vào một kịch bản ứng dụng công nghiệp mở rộng:

- Hệ thống xử lý âm thanh đa kênh (Multi-Channel Audio): Ví dụ micro mảng (microphone array) gồm 4 hoặc 8 micro đồng thời để định hướng búp sóng (beamforming) và ước lượng cao độ từng kênh độc lập.
- Hệ thống xử lý âm thanh độ phân giải cao (High-Definition Audio): Tần số lấy mẫu tăng lên 48 kHz hoặc 96 kHz, số mẫu trong một khung 40 ms tăng gấp 3 đến 6 lần ($N = 1.914$ hoặc 3.828 mẫu), đẩy số phép tính MAC lên hàng triệu phép tính mỗi khung.

Khi đó, ngân sách chu kỳ của một khối DSP đơn lẻ sẽ bị tràn, và câu hỏi kỹ thuật xuất hiện: *Làm thế nào để tăng tốc phần cứng tính tự tương quan lên gấp đôi, và sự đánh đổi tài nguyên trên FPGA là gì?*

Nguyên lý song song hóa: Ghép 2 khối MAC tính đồng thời 2 độ trễ

Để giảm thời gian tính toán xuống một nửa, giải pháp kiến trúc tự nhiên nhất là khai thác khả năng song song mức toán tử của FPGA: triển khai **hai khối MAC DSP độc lập** (DSP_1 và DSP_2) hoạt động đồng thời:

- Tại mỗi chu kỳ xung nhịp, thay vì chỉ tính tích của một độ trễ τ, phần cứng tính toán song song hai độ trễ khác nhau: τ_1 và τ_2 (ví dụ: DSP_1 phụ trách tính các lag chẵn $\tau \in \{26, 28, \ldots, 214\}$, còn DSP_2 phụ trách tính các lag lẻ $\tau \in \{27, 29, \ldots, 213\}$; hoặc chia đôi dải quét thành hai nửa $[26, 120]$ và $[121, 214]$).

- Khối DSP_1 tính:
$$p_1[n] = x_w[n] \cdot x_w[n + \tau_1] \tag{382}$$
- Khối DSP_2 tính:
$$p_2[n] = x_w[n] \cdot x_w[n + \tau_2] \tag{383}$$

Phân tích số chu kỳ và RTF của phương án 2 DSP: Tổng số 97.902 cặp toán hạng của dải quét được chia đều cho 2 khối DSP, mỗi khối chỉ phải xử lý khoảng $97.902/2 = 48.951$ chu kỳ. Cộng thêm 638 chu kỳ tính $R[0]$ và 3 chu kỳ trễ đường ống, tổng thời gian xử lý toàn khung giảm xuống:

$$N_{\text{cycles, dual}} \approx 48.951 + 638 + 3 = \textbf{49.592} \text{ chu kỳ xung nhịp} \tag{384}$$

So sánh với thời gian của 1 DSP (98.543 chu kỳ):

$$\text{Tốc độ tăng trưởng} \approx \frac{98.543}{49.592} \approx \textbf{1,99}\times \tag{385}$$

Hệ số thời gian thực của lõi MAC giảm xuống mức ấn tượng:

$$\text{RTF}_{\text{dual}} = \frac{49.592}{500.000} \approx \textbf{0,099184} \approx \textbf{0,10} \tag{386}$$

Khối MAC chỉ chiếm khoảng 10% thời lượng của một bước nhảy khung 10 ms.

Bức tường băng thông bộ nhớ (Memory Wall) và sự đánh đổi tài nguyên M10K

Một sự gia tăng tốc độ tính toán gấp đôi không bao giờ đến miễn phí. Nút thắt lớn nhất của kiến trúc 2 DSP không nằm ở bộ nhân, mà nằm ở **băng thông cổng đọc của bộ nhớ RAM**:

- Hãy quan sát hai phép nhân:
$$\text{DSP}_1 \text{ cần: } x_w[n] \text{ và } x_w[n + \tau_1] \tag{387}$$
$$\text{DSP}_2 \text{ cần: } x_w[n] \text{ và } x_w[n + \tau_2] \tag{388}$$
Cả hai bộ nhân đều cần chung mẫu cơ sở $x_w[n]$ tại thời điểm n. Mẫu này có thể được phát chung (broadcast) từ một cổng đọc duy nhất.
- Tuy nhiên, với mẫu dịch trễ, DSP_1 đòi hỏi địa chỉ $n + \tau_1$ trong khi DSP_2 đòi hỏi địa chỉ $n + \tau_2$. Vì $\tau_1 \neq \tau_2$, đây là hai địa chỉ ô nhớ độc lập và khác biệt.
- Do đó, tại mỗi chu kỳ xung nhịp, hệ thống đòi hỏi phải đọc đồng thời đúng **3 mẫu âm thanh độc lập**: $x_w[n]$, $x_w[n + \tau_1]$ và $x_w[n + \tau_2]$.

Vấn đề nan giải xuất hiện: Khối M10K của Cyclone V là cấu trúc phần cứng True Dual-Port, nghĩa là nó **chỉ có tối đa 2 cổng đọc vật lý độc lập**. Một bộ nhớ True Dual-Port không thể cung cấp 3 cổng đọc trong cùng một chu kỳ xung nhịp.

Để giải quyết bài toán 3 cổng đọc, người kỹ sư phần cứng có hai hướng đi:

1. **Nhân đôi bộ nhớ RAM (Memory Duplication):** Tạo ra hai bản sao song sinh độc lập của bộ đệm khung: RAM_A và RAM_B. Khi nạp khung âm thanh, dữ liệu được ghi đồng thời vào cả hai RAM. Khi tính MAC:
   - RAM_A (2 cổng đọc): Cổng A1 đọc $x_w[n]$ (phát chung cho cả 2 DSP), Cổng B1 đọc $x_w[n + \tau_1]$ cấp cho DSP_1.
   - RAM_B (2 cổng đọc): Cổng B2 đọc $x_w[n + \tau_2]$ cấp cho DSP_2 (cổng A2 để trống).

   Cái giá phải trả: Tài nguyên bộ nhớ RAM bị nhân đôi, tiêu tốn **4 khối M10K** (thay vì 2 khối M10K ở kiến trúc 1 DSP).
2. **Phân chia ngân hàng bộ nhớ (Bank Interleaving):** Chia bộ nhớ thành các khối nhỏ (ví dụ ngân hàng chẵn và ngân hàng lẻ). Nhưng vì khoảng cách trễ τ_1 và τ_2 biến thiên liên tục, hiện tượng xung đột truy cập ngân hàng (Bank Conflict) sẽ xảy ra khi hai địa chỉ cùng rơi vào một ngân hàng, làm phát sinh các chu kỳ chờ (stall cycle) và phá vỡ tính đơn giản của đường ống.

Lựa chọn thiết kế của tài liệu

So sánh hai phương án:

- Kiến trúc 1 DSP: Tốn 1 khối DSP Variable Precision, 2 khối M10K, chiếm $19{,}7\%$ ngân sách thời gian thực (RTF $\approx 0{,}197$).
- Kiến trúc 2 DSP: Tốn 2 khối DSP Variable Precision (+1 DSP), 4 khối M10K (+2 M10K), chiếm 10% ngân sách thời gian thực (RTF $\approx 0{,}10$).

Vì RTF $= 0{,}197$ đã đáp ứng tốt yêu cầu thời gian thực (hệ thống nhàn rỗi hơn 80% thời gian), việc sử dụng thêm 1 DSP và 2 khối M10K để đưa RTF từ $0{,}197$ xuống $0{,}10$ là không cần thiết trên kit DE10-Standard. Do đó, tài liệu này **lựa chọn kiến trúc 1 DSP làm cấu hình mặc định chuẩn tắc**. Phương án 2 DSP được trình bày chi tiết như một ”nút vặn mở rộng” (scalable configuration parameter) trong trường hợp người đọc muốn nâng cấp hệ thống để xử lý tín hiệu âm thanh đa kênh.

Tóm lại: Dùng 2 khối DSP có thể giảm thời gian tính toán xuống một nửa (RTF từ $0{,}197$ xuống $\approx 0{,}10$), nhưng đòi hỏi 3 cổng đọc đồng thời, buộc phải nhân đôi bộ nhớ lên 4 khối M10K; do 1 DSP đã thừa sức đáp ứng thời gian thực, kiến trúc 1 DSP được chọn làm phương án mặc định của thiết kế.

7.7. Tuyến (A): Tích hợp khối IP Intel ALTERA_MULT_ADD

Tên gọi chuẩn xác và bối cảnh IP trên Cyclone V

Khi xây dựng mạch nhân tích lũy trên các dòng FPGA của Intel, nhiều tài liệu cũ và các bản thiết kế kế thừa từ các thế hệ Cyclone II, Cyclone IV thường sử dụng khối IP có tên gọi `ALTMULT_ACCUM`. Tuy nhiên, đối với họ vi mạch Cyclone V SoC trên kit DE10-Standard, Intel đã tái cấu trúc toàn diện kiến trúc khối tính toán số học DSP thành khối **Variable Precision DSP**. Tên gọi chính thức và duy nhất được hỗ trợ đầy đủ trong công cụ thiết kế IP Catalog của Quartus Prime là **`ALTERA_MULT_ADD`** (Multiply Adder IP Core).

Tài liệu hướng dẫn sử dụng của khối IP này là: *Integer Arithmetic IP Cores User Guide* (mục cấu hình khối `ALTERA_MULT_ADD`).

Giải thích chi tiết từng tham số trong Parameter Editor

Khi khởi tạo khối IP `ALTERA_MULT_ADD` trong giao diện đồ họa Parameter Editor của Quartus Prime, mỗi tham số cấu hình trả lời trực tiếp cho một bài toán thiết kế kiến trúc đã được dẫn xuất ở các mục trước:

- **`NUMBER_OF_MULTIPLIERS = 1`:** Quy định số lượng bộ nhân song song bên trong khối IP. Vì thiết kế chuẩn của ta sử dụng kiến trúc 1 DSP xử lý tuần tự từng cặp mẫu mỗi chu kỳ, tham số này được đặt bằng 1. Nếu đặt bằng 2 (như phương án mở rộng ở Mục 7.6), IP sẽ sinh ra hai bộ nhân song song ghép vào một bộ cộng cây.
- **`WIDTH_A = 17` và `WIDTH_B = 17`:** Quy định độ rộng bit của hai toán hạng ngõ vào a ($x_w[n]$) và b ($x_w[n+\tau]$). Căn cứ theo dẫn xuất dải động ở Mục 7.4, mẫu âm thanh sau khi trừ trung bình và nhân cửa sổ Hanning có thể đạt biên độ tới ± 65.535, bắt buộc phải dùng đủ 17 bit.
- **`REPRESENTATION = "SIGNED"`:** Xác định định dạng số học của toán hạng là số nguyên có dấu bù hai. Đây là tham số trọng yếu: nếu chọn nhầm `UNSIGNED`, một giá trị âm như -3 (17-bit là `0x1FFFD`) sẽ bị bộ nhân coi là số dương lớn $+131.069$, làm kết quả tự tương quan sai lệch hàng triệu đơn vị.
- **`WIDTH_RESULT = 48`:** Độ rộng của thanh ghi kết quả tích lũy ngõ ra. Căn cứ Mục 7.4, cận trên toán học cho 638 mẫu cực hạn đòi hỏi tối thiểu 43 bit có dấu. Vì bộ cộng tích lũy vật lý trong khối DSP Cyclone V hỗ trợ tới 64 bit (*Cyclone V Device Handbook Vol.1, CV-52003, Variable Precision DSP Blocks in Cyclone V Devices*), việc cấu hình ngõ ra thành 48 bit nằm trong silicon cứng của DSP (mức tiêu tốn ALM logic thực tế nếu có phải kiểm trong Quartus).
- **`INPUT_REGISTER_A0/B0 = "CLOCK0"`:** Kích hoạt tầng thanh ghi đầu vào (Input Register Bank) bên trong khối DSP cho cả hai cổng A và B, được điều khiển bởi xung nhịp `clk` (`CLOCK0`). Đây chính là việc hiện thực hóa **Phương án 2**: chia đôi đường tới hạn từ RAM M10K và tận dụng các flip-flop cứng có sẵn trong silicon DSP (mức tiêu tốn ALM logic ngoài nếu có phải kiểm trong Quartus).

- **`MULTIPLIER_REGISTER0 = "UNREGISTERED"`:** Quy định không chèn thanh ghi đường ống giữa bộ nhân và bộ cộng. Cấu hình `UNREGISTERED` tránh suy luận thêm thanh ghi ngoài ALM (phải kiểm trong Parameter Editor/Quartus).
- **`ACCUMULATOR = "YES"`:** Bật chức năng cộng dồn tích lũy hồi tiếp bên trong khối DSP cứng, biến bộ nhân thành bộ MAC hoàn chỉnh.
- **`ACCUM_SLOAD_REGISTER`**: đặt là `"CLOCK0"`. Sinh ra cổng tín hiệu điều khiển `accum_sload` (Synchronous Load) và chốt nó qua cùng một tầng thanh ghi ngõ vào với toán hạng (sử dụng cùng xung nhịp `CLOCK0`). Khi `accum_sload = 1`, bộ tích lũy sẽ *nạp đè* tích số mới vào thanh ghi tổng thay vì cộng dồn, tạo nên cơ chế chuyển tiếp lag zero-bubble.
- **`OUTPUT_REGISTER = "CLOCK0"`:** Kích hoạt thanh ghi tổng ở ngõ ra bộ tích lũy. Đây là tầng chốt kết quả cuối cùng trước khi đưa ra bus dữ liệu.

Phân tích độ trễ và tài nguyên của khối IP

Theo tài liệu *Integer Arithmetic IP Cores User Guide*, với cấu hình:

- Thanh ghi vào: `INPUT_REGISTER = CLOCK0` (1 chu kỳ trễ).
- Thanh ghi tích: `MULTIPLIER_REGISTER = UNREGISTERED` (0 chu kỳ trễ).
- Thanh ghi ra: `OUTPUT_REGISTER = CLOCK0` (1 chu kỳ trễ).

Khối IP `ALTERA_MULT_ADD` báo cáo độ trễ ngõ ra (Output Latency) là đúng **2 chu kỳ xung nhịp** tính từ các chân ngõ vào `dataa`, `datab` và `accum_sload`.

Khi ghép nối ngõ vào của IP với bộ nhớ True Dual-Port RAM `ch07_xw_ram` (có độ trễ đọc địa chỉ là 1 chu kỳ), tổng độ trễ toàn tuyến tính từ thời điểm phát địa chỉ $(n, n+\tau)$ trên bus địa chỉ cho tới khi giá trị tổng $R[\tau]$ xuất hiện trên bus ngõ ra là:

$$\text{Latency}_{\text{total}} = 1\ (\text{RAM M10K}) + 2\ (\text{IP ALTERA_MULT_ADD}) = \mathbf{3}\ \text{chu kỳ xung nhịp} \tag{389}$$

Con số này khớp với mô hình toán học và bảng tính tay ở Mục 7.3.

Về tài nguyên phần cứng, khối IP `ALTERA_MULT_ADD` cấu hình 17×17-bit chiếm dụng:

- **Khối DSP:** Đúng **1 khối Variable Precision DSP** (trong tổng số 112 khối DSP trên chip Cyclone V, chiếm chưa tới $0{,}9\%$ tài nguyên toàn chip).
- **Tài nguyên ALM logic:** Khối nhân và cộng tích lũy chủ yếu nằm trong silicon DSP cứng (số lượng ALM logic phụ trợ nếu có phải kiểm trong Quartus).
- **Tần số cực đại $F_{\max}$ và ALM mạch đệm:** Là các giá trị **(phải đo)** trên phần mềm Quartus Prime sau khi chạy hoàn chỉnh Fitter và TimeQuest Timing Analyzer.

Đoạn mã Verilog khởi tạo IP (Instantiation Snippet)

Dưới đây là đoạn mã ghép nối tiêu chuẩn của khối IP `ALTERA_MULT_ADD` trong hệ thống:

Listing 30: Đoạn mã ghép nối khối IP Intel ALTERA_MULT_ADD cho bộ tự tương quan MAC.

```
// Khoi tao IP Intel ALTERA_MULT_ADD trong che do MAC 17x17 signed
altera_mult_add #(
    .number_of_multipliers    (1),
    .width_a                  (17),
    .width_b                  (17),
    .width_result             (48),
    .representation_a         ("SIGNED"),
    .representation_b         ("SIGNED"),
    .input_register_a0        ("CLOCK0"),
    .input_register_b0        ("CLOCK0"),
    .multiplier_register0     ("UNREGISTERED"),
    .accumulator              ("YES"),
    .accum_sload_register     ("CLOCK0"),
```

```
    .output_register          ("CLOCK0"),
    .port_accum_sload         ("PORT_USED")
) u_altera_mac (
    .clock0                   (clk),
    .ena0                     (1'b1),
    .dataa                    (ram_qa),        // Mau xw[n] tu cong A cua M10K
    .datab                    (ram_qb),        // Mau xw[n+tau] tu cong B cua M10K
    .accum_sload              (ram_sload_r),   // Co nap de tinh theo nhip RAM
    .result                   (mac_result)     // Ket qua R[tau] 48-bit sau 2 nhip
);
```

Tóm lại: Khối IP chuẩn trên Cyclone V là `ALTERA_MULT_ADD`; cấu hình toán hạng có dấu 17-bit, ngõ ra 48-bit, bật thanh ghi vào `CLOCK0` và cờ nạp đè `accum_sload` giúp ánh xạ trọn vẹn thuật toán vào 1 khối DSP Variable Precision cứng (tài nguyên ALM phải kiểm trong Quartus) với độ trễ đúng 2 chu kỳ.

7.8. Tuyến (B): Thiết kế Verilog HDL, mô hình song sinh Python và kiểm chứng

Kiến trúc phân tầng và vai trò của các module phần cứng


Hệ thống tự tương quan tuyến (B) được thiết kế theo cấu trúc phân tầng rõ ràng, không phụ thuộc vào các thư viện đóng gói độc quyền của nhà sản xuất, giúp mã nguồn có thể mô phỏng và kiểm chứng trên mọi công cụ chuẩn như Icarus Verilog hay Verilator. Hệ thống gồm 3 module chính:

1. **`rtl/v3/ch07_mac_engine.v`:** Là bộ điều khiển mức đỉnh (Top Engine) của toàn bộ khối tự tương quan. Module chứa máy trạng thái FSM điều khiển quá trình phát địa chỉ đọc $(n, n+\tau)$ từ RAM, phát cờ nạp đè `in_sload` ở đầu mỗi lag và cờ `in_last` ở cuối mỗi lag. Ngoài ra, module quản lý các tầng trễ đồng bộ để giữ nhịp cho các cờ điều khiển đi song hành cùng dữ liệu đọc từ RAM.

2. **`rtl/v3/ch07_xw_ram.v`:** Bộ nhớ đệm mẫu tín hiệu cửa sổ True Dual-Port RAM dung lượng 638 từ $\times 17$ bit. Bộ nhớ này được viết theo chuẩn mã suy diễn (RAM inference template), cho phép Quartus Prime tự động ánh xạ vào 2 khối M10K cứng với cấu hình 512×20, hỗ trợ 2 cổng đọc độc lập và trả kết quả sau đúng 1 chu kỳ xung nhịp.

3. **`rtl/v3/ch07_mac_unit.v`:** Lõi tính toán nhân-tích lũy 17×17-bit có dấu. Module hiện thực hóa trọn vẹn Phương án 2 (thanh ghi ngõ vào + thanh ghi tích lũy ngõ ra), đạt độ trễ đúng 2 chu kỳ và tự động suy diễn phù hợp vào 1 khối Variable Precision DSP của Cyclone V.

   Sơ đồ ghép nối chi tiết và các tầng trễ đường ống được mô tả trên Hình 17.



Tổng độ trễ đường ống: 1 nhịp (RAM M10K) + 1 nhịp (Thanh ghi vào DSP) + 1 nhịp (Thanh ghi tổng DSP) = **3 chu kỳ**.
Khung 638 mẫu: 98.540 phát + 3 trễ = **98.543** chu kỳ ($\approx$ 1,97 ms tại 50 MHz, RTF = 0,197).

Hình 17: Sơ đồ kiến trúc vi mô phần cứng của module tự tương quan MAC (`ch07_mac_engine.v`).

Đọc hình: Luồng dữ liệu và sự phối hợp nhịp nhàng trong đường ống 3 tầng

Quan sát Hình 17, luồng dữ liệu của bộ tự tương quan vận hành tuần tự qua 3 nhịp xung nhịp:

- **Nhịp t (Phát địa chỉ tại FSM):** Máy trạng thái `ch07_mac_engine` phát địa chỉ `addr_a` = n và `addr_b` = $n+\tau$ tới hai cổng của bộ nhớ RAM, đồng thời phát các cờ điều khiển `sload` (bằng 1 nếu $n = 0$) và `last` (bằng 1 nếu $n = 637 - \tau$).

- **Nhịp $t+1$ (Cân bằng nhịp RAM):** Bộ nhớ M10K chốt địa chỉ ở cạnh lên xung nhịp và xuất hai mẫu dữ liệu $x_w[n]$ và $x_w[n+\tau]$ ở ngõ ra `ram_qa` và `ram_qb`. Cùng lúc đó, các cờ điều khiển đi qua tầng thanh ghi `pipe1` để tạo thành `ram_sload_r` và `ram_last_r`, đảm bảo dữ liệu và cờ điều khiển xuất hiện đồng thời tại ngõ vào khối MAC.
- **Nhịp $t+2$ (Tầng thanh ghi đầu vào DSP):** Khối `ch07_mac_unit` chốt hai mẫu âm thanh vào thanh ghi `a_r` và `b_r`, chốt cờ điều khiển vào `sload_r` và `last_r`. Phép nhân 17×17-bit được thực hiện tổ hợp trong khối DSP cứng để sinh tích số 34 bit p.
- **Nhịp $t+3$ (Cập nhật tích lũy và xuất kết quả):** Bộ cộng tích lũy 48-bit chốt giá trị tổng mới vào thanh ghi `acc`. Nếu `sload_r` = 1, thanh ghi nạp trực tiếp giá trị p (đã mở rộng dấu); nếu `sload_r` = 0, thanh ghi cộng dồn p vào `acc`. Khi mẫu cuối cùng của lag tới đích (`last_r` = 1), tín hiệu `out_valid` bật lên mức cao đúng 1 chu kỳ, báo hiệu kết quả $R[\tau]$ đã sẵn sàng.

Nhờ cơ chế điều khiển nạp đè `sload`, FSM có thể phát địa chỉ của lag kế tiếp ngay tại chu kỳ tiếp theo mà không cần chèn bất kỳ chu kỳ trống (bubble cycle) nào.

Phân tích đoạn mã Verilog khối tính toán MAC lõi

Dưới đây là đoạn mã nguồn hiện thực khối MAC lõi trong tệp `rtl/v3/ch07_mac_unit.v` (các dòng từ 33 đến 71):

Listing 31: Đoạn mã Verilog của khối tính toán MAC lõi (rtl/v3/ch07_mac_unit.v).

```
33    // Stage 1: Input Register Bank (Cyclone V DSP input registers)
34    reg signed [DATA_W-1:0] a_r, b_r;
35    reg                     v_r, sload_r, last_r;
36
37    always @(posedge clk or negedge rst_n) begin
38        if (!rst_n) begin
39            a_r     <= {DATA_W{1'b0}};
40            b_r     <= {DATA_W{1'b0}};
41            v_r     <= 1'b0;
42            sload_r <= 1'b0;
43            last_r  <= 1'b0;
44        end else begin
45            a_r     <= a;
46            b_r     <= b;
47            v_r     <= in_valid;
48            sload_r <= in_sload;
49            last_r  <= in_last;
50        end
51    end
52
53    // Combinational 17x17 multiplier in DSP silicon (p is 34-bit signed)
54    wire signed [PROD_W-1:0] p = a_r * b_r;
55
56    // Explicit sign-extension of 34-bit product to 48-bit accumulator
57    localparam integer EXT_W = ACC_W - PROD_W; // 48 - 34 = 14 bits
58    wire signed [ACC_W-1:0] p_ext = {{EXT_W{p[PROD_W-1]}}, p};
59
60    // Stage 2: 48-bit Accumulator Register (Cyclone V 64-bit DSP accumulator)
61    always @(posedge clk or negedge rst_n) begin
62        if (!rst_n) begin
63            acc       <= {ACC_W{1'b0}};
64            out_valid <= 1'b0;
65        end else begin
66            if (v_r) begin
67                acc <= sload_r ? p_ext : acc + p_ext;
68            end
69            out_valid <= v_r & last_r;
70        end
71    end
```

Giải thích chi tiết từng dòng mã nguồn của khối MAC lõi:

- **Dòng 33–35:** Khai báo các thanh ghi thuộc Tầng 1 (Input Register Bank): hai thanh ghi toán hạng có dấu 17-bit `a_r`, `b_r` và các cờ trạng thái `v_r`, `sload_r`, `last_r`.
- **Dòng 37–44:** Khối `always` nhạy với cạnh lên xung nhịp và cạnh xuống của tín hiệu reset tích cực mức thấp `rst_n`. Khi `rst_n = 0`, toàn bộ thanh ghi đầu vào được xóa đồng bộ về 0.
- **Dòng 45–50:** Ở chế độ hoạt động bình thường, các ngõ vào được chốt trực tiếp vào thanh ghi tại cạnh lên xung nhịp, giúp phân tách đường trễ từ bus RAM tới bộ nhân silicon.
- **Dòng 54:** Khai báo dây tích số `p` rộng 34 bit có dấu. Phép nhân `a_r * b_r` là logic tổ hợp thuần túy bên trong khối silicon DSP cứng.
- **Dòng 57–58:** Khai báo hằng số `EXT_W = 14` và thực hiện mở rộng dấu tường minh (explicit sign-extension) từ tích số 34 bit sang 48 bit (`p_ext`), đảm bảo khi cộng dồn vào bộ tích lũy 48-bit giá trị âm luôn được giữ đúng dấu số học.
- **Dòng 61–65:** Khối `always` của Tầng 2 quản lý thanh ghi tích lũy `acc` và cờ hợp lệ ngõ ra `out_valid`. Khi reset, các thanh ghi này được đưa về 0.
- **Dòng 66–68:** Khi cờ hợp lệ `v_r = 1`, thanh ghi tích lũy được cập nhật. Nếu `sload_r = 1` (mẫu đầu tiên của lag mới), bộ tích lũy nạp đè giá trị `p_ext` (zero-bubble reset); ngược lại, nó cộng dồn `acc <= acc + p_ext`.
- **Dòng 69:** Cờ `out_valid` được gán bằng `v_r & last_r`, đảm bảo chỉ tích cực mức cao đúng 1 chu kỳ tại thời điểm thanh ghi `acc` chứa tổng hoàn chỉnh của toàn bộ $638 - \tau$ tích số.

Phân tích đoạn mã Verilog khối điều khiển và phát địa chỉ ch07_mac_engine.v

Khối `rtl/v3/ch07_mac_engine.v` tích hợp FSM điều khiển, bộ phát địa chỉ zero-bubble và các tầng thanh ghi cân bằng trễ đường ống. Dưới đây là 40 dòng mã nguồn cốt lõi trong trạng thái tính toán `S_CALC` (các dòng từ 128 đến 167):

Listing 32: Đoạn mã Verilog bộ phát địa chỉ và máy trạng thái Zero-Bubble (rtl/v3/ch07_mac_engine.v).

```
127                 S_CALC: begin
128                     cycle_count <= cycle_count + 32'd1;
129
130                     if (is_last_n) begin
131                         if (is_last_lag) begin
132                             // Last pair of last lag (tau=214, n=423) was issued
133                             // Stop generating, transition to drain
134                             gen_valid <= 1'b0;
135                             gen_sload <= 1'b0;
136                             gen_last  <= 1'b0;
137                             drain_cnt <= 2'd0;
138                             state     <= S_DRAIN;
139                         end else begin
140                             // Advance to next lag with ZERO bubble
141                             lag_idx   <= lag_idx + 8'd1;
142                             n_cnt     <= {ADDR_W{1'b0}};
143
144                             // Next lag tau
145                             begin: advance_lag
146                                 reg [ADDR_W-1:0] next_t;
147                                 next_t = TAU_SCAN_MIN + lag_idx; // next lag_idx is
                                        lag_idx + 1
148                                 gen_valid  <= 1'b1;
149                                 gen_sload  <= 1'b1;
150                                 gen_last   <= (next_t == DEPTH - 1); // Only 1 pair if max
151                                 gen_tau    <= next_t[7:0];
152                                 gen_addr_a <= 10'd0;
153                                 gen_addr_b <= next_t;
154                             end
155                         end
156                     end else begin
157                         // Advance n within current lag
```

```
                        n_cnt      <= n_cnt + 10'd1;
                        gen_valid  <= 1'b1;
                        gen_sload  <= 1'b0;
                        gen_last   <= (n_cnt + 10'd1 == current_max_n);
                        gen_tau    <= (lag_idx == 8'd0) ? 8'd0 : (TAU_SCAN_MIN + lag_idx
                            - 8'd1);
                        gen_addr_a <= n_cnt + 10'd1;
                        gen_addr_b <= n_cnt + 10'd1 + current_tau;
                    end
                end
```

Giải thích chi tiết các bước xử lý trong khối phát địa chỉ và điều khiển:

- **Dòng 128–130:** Trạng thái `S_CALC` tăng biến đếm chu kỳ `cycle_count` ở mỗi nhịp xung nhịp để đo đạc thời gian thực thi của khung dữ liệu.
- **Dòng 131–140:** Kiểm tra điều kiện hoàn tất lag cuối cùng (`is_last_n` và `is_last_lag`, tương ứng với $\tau = 214$ và $n = 423$). Khi cặp địa chỉ cuối cùng của khung được phát xong, bộ phát hạ các cờ `gen_valid`, `gen_sload`, `gen_last` về 0 và chuyển sang trạng thái `S_DRAIN` để đợi xả đường ống.
- **Dòng 141–156 (Chuyển tiếp Zero-Bubble):** Khi mẫu cuối cùng của một lag kết thúc (`is_last_n` = 1), ngay trong chu kỳ kế tiếp, FSM tăng chỉ số lag `lag_idx`, đặt lại bộ đếm mẫu `n_cnt` về 0, phát cờ `gen_sload` lên 1 (yêu cầu nạp đè tích số mới vào bộ tích lũy), và phát ngay địa chỉ đầu tiên của lag mới (`gen_addr_a` = 0, `gen_addr_b` = `next_t`). Quá trình này không chèn bất kỳ chu kỳ trống nào.
- **Dòng 157–166:** Tăng tiến mẫu nội bộ trong từng lag: `n_cnt` tăng 1, `gen_sload` hạ về 0, `gen_last` tích cực mức cao tại mẫu cuối cùng của lag (`current_max_n`), hai địa chỉ phát ra là `gen_addr_a` và `gen_addr_b`.
- **Các dòng 215–249 (Cân bằng trễ đường ống):** Khối logic chốt trễ 1 chu kỳ (`ram_vld_r`, `ram_sload_r`, `ram_last_r`, `ram_tau_r`) để đồng bộ các cờ điều khiển với dữ liệu đọc ra từ RAM M10K (vốn có trễ đọc 1 chu kỳ). Nhãn lag τ tiếp tục được chốt trễ thêm 2 chu kỳ (`mac_tau_d1`, `mac_tau_d2`) để xuất hiện tại ngõ ra `out_tau` đồng thời với cờ kết quả `out_valid` từ khối MAC.

Mô hình song sinh Python chu-kỳ-đối-chu-kỳ (Cycle-Accurate Twin)

Để phục vụ việc tự động sinh vector kiểm chứng cho testbench mà không phụ thuộc vào các hàm ngẫu nhiên hay giả định chủ quan, mô hình song sinh phần mềm `verify_v3/ch07_mac_twin.py` được xây dựng với hành vi chính xác tới từng chu kỳ và từng bit dữ liệu. Hàm cập nhật trạng thái `step()` của lớp `MacUnitTwin` được thể hiện trong Listing sau:

Listing 33: Hàm cập nhật chu kỳ từng nhịp của mô hình song sinh Python (verify_v3/ch07_mac_twin.py).

```
    def step(self, rst_n, in_valid, in_sload, in_last, a, b):
        """Execute one clock cycle.

        Sampling convention:
        - Inputs driven at negedge (or before posedge)
        - Registered outputs evaluated based on current register state
        - Registers latch new state on posedge
        """
        if not rst_n:
            self.reset()
            return {
                'out_valid': int(self.out_valid),
                'acc': int(self.acc)
            }

        # 1. Combinational logic for Stage 2 (Accumulator) using Stage 1 registers
        next_out_valid = int(self.v_r and self.last_r)
        next_acc = self.acc

        if self.v_r:
            p = self.a_r * self.b_r  # 34-bit signed product
            if self.sload_r:
```

```
                next_acc = p
            else:
                next_acc = self.acc + p
            # Wrap to 48-bit signed
            next_acc = self.to_signed(next_acc, self.acc_w)

        # 2. Update Stage 1 registers on posedge clk
        next_a_r = self.to_signed(a, self.data_w) if in_valid else 0
        next_b_r = self.to_signed(b, self.data_w) if in_valid else 0
        next_v_r = int(in_valid)
        next_sload_r = int(in_sload) if in_valid else 0
        next_last_r = int(in_last) if in_valid else 0

        # 3. Latch state
        self.a_r = next_a_r
        self.b_r = next_b_r
        self.v_r = next_v_r
        self.sload_r = next_sload_r
        self.last_r = next_last_r

        self.acc = next_acc
        self.out_valid = next_out_valid

        return {
            'out_valid': int(self.out_valid),
            'acc': int(self.acc)
        }
```

Giải thích chi tiết các bước thực thi trong hàm `step()`:

- **Dòng 50–57:** Định nghĩa hàm `step()` nhận các tín hiệu điều khiển ngõ vào và hai toán hạng a, b. Quy ước thời gian được tuân thủ nghiêm ngặt: đầu vào được cấp trước cạnh lên xung nhịp, ngõ ra thanh ghi được đọc ra, sau đó trạng thái nội bộ mới cập nhật.
- **Dòng 58–63:** Xử lý reset tích cực mức thấp. Nếu `rst_n = 0`, hàm gọi `self.reset()` và trả về các giá trị ngõ ra bằng 0.
- **Dòng 65–76:** Tính toán logic tổ hợp của Tầng 2 dựa trên trạng thái hiện tại của thanh ghi Tầng 1 (`v_r`, `sload_r`, `last_r`, `a_r`, `b_r`). Phép nhân số nguyên có dấu 34 bit được thực hiện, sau đó kiểm tra điều kiện nạp đè `sload_r` hoặc cộng dồn. Hàm `to_signed(next_acc, 48)` bảo đảm kết quả luôn được cuộn đúng theo chuẩn số nguyên bù hai 48-bit.
- **Dòng 78–84:** Tính toán các giá trị trạng thái tiếp theo cho tầng thanh ghi ngõ vào Tầng 1, mô phỏng việc chốt dữ liệu ở cạnh lên xung nhịp.
- **Dòng 86–93:** Chốt đồng thời tất cả các thanh ghi nội bộ sang trạng thái mới, tương đương với hành vi của các flip-flop vật lý trên FPGA.
- **Dòng 95–98:** Trả về từ điển trạng thái ngõ ra `out_valid` và `acc` tương ứng với chu kỳ xung nhịp hiện tại.

Bảng đối chiếu dòng mã nguồn giữa Python Twin và Verilog HDL

Bảng 31 đối chiếu chi tiết giữa từng khối lệnh trong mô hình song sinh Python và khối mã Verilog HDL tương ứng, thể hiện tính tương đương cấu trúc giữa mô hình mô phỏng và phần cứng.

Kết quả kiểm chứng bit-đối-bit và chu-kỳ-đối-chu-kỳ

Quy trình kiểm chứng tự tương quan được thực thi trên tập dữ liệu chuẩn tắc gồm 16 khung âm thanh trích xuất từ kho lưu trữ kiểm chuẩn `golden_v2/hdl_check/`:

- **14 khung âm thanh tiếng nói:** Lấy từ các đoạn tín hiệu ngữ âm thực tế có chứa nhiễu nền ở các mức SNR khác nhau, phản ánh đặc tính dải động và hình thái phổ đa dạng của giọng nói con người.

Bảng 31: Đối chiếu chi tiết giữa mô hình song sinh Python Twin và mã nguồn Verilog HDL.

Dòng Python Twin	Dòng Verilog HDL	Ý nghĩa kỹ thuật và cơ chế hoạt động
Khối tính toán lõi MAC (rtl/v3/ch07_mac_unit.v)		
Dòng 58–63	Dòng 38–44, 62–64	Khởi tạo và reset tích cực mức thấp, xóa toàn bộ thanh ghi Tầng 1 và Tầng 2 về 0.
Dòng 66, 93	Dòng 69	Tạo cờ ngõ ra `out_valid = v_r & last_r`, tích cực mức cao đúng nhịp mẫu cuối cùng.
Dòng 69–70	Dòng 54	Thực hiện nhân tổ hợp có dấu 17×17-bit tạo tích số 34 bit bù hai ($p = a \times b$).
Dòng 71–74	Dòng 58, 67	Nạp đè tích mới khi `sload_r = 1` (khởi tạo lag mới) hoặc cộng dồn vào tổng cũ khi `sload_r = 0`.
Dòng 76	Dòng 20, 29, 60	Ràng buộc dải động thanh ghi tích lũy 48 bit có dấu bù hai, chống tràn số học.
Dòng 78–90	Dòng 45–50	Chốt các toán hạng và cờ điều khiển vào Tầng thanh ghi đầu vào ở cạnh lên xung nhịp.
Khối điều khiển và phát địa chỉ (rtl/v3/ch07_mac_engine.v)		
Dòng 167–173	Dòng 127–166	Bộ phát địa chỉ quét 98.540 cặp $(n, n+\tau)$ liền mạch; sinh cờ `sload` ở mẫu đầu và cờ `last` ở mẫu cuối từng lag.
Dòng 108	Dòng 212–230	Tầng trễ 1 chu kỳ cân bằng nhịp đọc RAM M10K cho các cờ điều khiển (`ram_sload_r, ram_last_r`).
Dòng 108–112	Dòng 232–246	Tầng trễ 2 chu kỳ chốt nhãn lag (`mac_tau_d1, mac_tau_d2`) đồng bộ với độ trễ tính toán của khối MAC.
Dòng 174–176	Dòng 168–182	Trạng thái `S_DRAIN` đợi 3 chu kỳ xả đường ống để hoàn tất mẫu cuối cùng trước khi báo cờ `done`.

- **2 khung kiểm thử áp lực (Stress Frames):** Khung tín hiệu nhân tạo có biên độ cực đại đạt xấp xỉ full-scale ($|x_w| = 59.379$), nhằm kiểm tra khả năng chịu tải và chống tràn bit của bộ tích lũy trong điều kiện khắc nghiệt nhất.

Mỗi khung âm thanh thực hiện quét đủ 190 giá trị lag (bao gồm lag $\tau = 0$ và 189 lag $\tau = 26..214$). Tổng số kết quả tự tương quan được đối chiếu là:

$$16 \text{ khung} \times 190 \text{ giá trị lag/khung} = \mathbf{3.040} \text{ kết quả kiểm chứng} \tag{390}$$

Tệp kịch bản kiểm toán `verify_v3/ch07_hdl_audit.py` đã đối chiếu trực tiếp từng giá trị trong số 3.040 kết quả từ mô hình song sinh Python với tệp kết quả mẫu chuẩn `golden_v2/hdl_check/exp.hex` (nhật ký `verify_v3/ch07_hdl_audit.log`). Kết quả ghi nhận:

- Tỷ lệ khớp bit: **3.040 / 3.040 kết quả** (100%, 0 sai lệch so với mẫu chuẩn).
- Số chu kỳ thực thi cho mỗi khung: đúng **98.543 chu kỳ xung nhịp** (98.540 chu kỳ phát địa chỉ $+3$ chu kỳ trễ đường ống).

Quy ước định nghĩa chu kỳ tính toán (`cycle_count`): Trong thiết kế phần cứng `ch07_mac_engine.v`, thanh ghi `cycle_count` đo lường chính xác số chu kỳ xung nhịp từ khi cặp địa chỉ đầu tiên $(n = 0, \tau = 0)$ bắt đầu được phát vào RAM M10K (chu kỳ 1) cho đến chu kỳ mà kết quả tự tương quan cuối cùng $R[214]$ xuất hiện hợp lệ tại đầu ra khối MAC (`out_valid` $= 1$, chu kỳ thứ 98.543). Tổng số chu kỳ tính toán này bằng đúng 98.540 cặp địa chỉ + 3 nhịp trễ đường ống (1 RAM + 2 DSP) = **98.543** chu kỳ, hoàn toàn khớp với công thức ở Mục 7.2 và chỉ tiêu Agenda 7.8/4.3. Ngay tại cạnh lên xung nhịp kế tiếp (chu kỳ thứ 98.544 tính từ thời điểm kích hoạt `start`), cờ `done` được chốt lên mức 1 trong đúng 1 chu kỳ để thông báo hoàn thành tính toán khung, và `cycle_count` giữ nguyên giá trị 98.543 phục vụ kiểm tra và thống kê hiệu năng.

Mô hình song sinh Python xuất ra 7.460 vector kiểm chứng lưu tại `verify_v3/tb_ch07_mac_stim.txt` và `verify_v3/tb_ch07_mac_expected.txt`. Hai testbench `tb/v3/tb_ch07_mac.v` và `tb/v3/tb_ch07_mac_engine.v` được thiết kế để đọc và so sánh toàn bộ các vector và 16 khung dữ liệu trên môi trường mô phỏng Icarus Verilog.

```
   tb_ch07_mac (ch07_mac_unit): 7460 vectors -- Total comparison errors: 0
tb_ch07_mac_engine: 3040 results (16 x 190) -- errors: 0
tb_ch07_mac_engine: cycle_count = 98543 per frame (16/16)
```

(Icarus Verilog 12.0 `-g2012 -Wall`, không có cảnh báo; nhật ký `verify_v3/ch07_iverilog.log`. Lưu ý của reviewer: bản r1 của testbench engine dùng lệnh `break` mà iverilog 12 không hỗ trợ; đã thay bằng điều kiện vòng lặp watchdog. Bản r1 của HDL cho `cycle_count` = 98.544; bản r2 sửa định nghĩa bộ đếm thành 98.540 cặp + 3 nhịp trễ = 98.543.)

Tóm lại: Khối MAC HDL tự viết tái lập cấu trúc silicon của DSP Cyclone V; mô hình song sinh Python bảo đảm tính chu-kỳ-đối-chu-kỳ và khớp 3.040 / 3.040 kết quả (100%) với tệp chuẩn golden_v2/hdl_check/exp.hex; việc kiểm chứng phần cứng HDL chu-kỳ-đối-chu-kỳ được ghi nhận trong hộp kết quả mô phỏng.

7.9. Tổng kết so sánh IP và HDL, quy ước kiểm chứng và bài tập

Quy ước kiểm chứng mẫu 2 pha trong Testbench (2-Phase Sampling Convention)

Trong các hệ thống số xử lý tín hiệu tốc độ cao, việc đồng bộ thời điểm kích thích dữ liệu ngõ vào và thời điểm kiểm tra ngõ ra giữa mô hình mô phỏng phần mềm (Python Twin) và môi trường kiểm chứng phần cứng (Verilog Testbench) là yếu tố quyết định để tránh các lỗi chạy đua xung nhịp (race conditions) hoặc sai lệch một chu kỳ (off-by-one cycle error). Thiết kế tự tương quan trong chương này tuân thủ nghiêm ngặt **quy ước kiểm chứng mẫu 2 pha**:

- **Pha 1 (Kích thích ở cạnh xuống xung nhịp):** Tại cạnh xuống của xung nhịp (`@(negedge clk)`), testbench gán các giá trị kích thích ngõ vào bao gồm tín hiệu điều khiển (`rst_n`, `in_valid`, `in_sload`, `in_last`) và các toán hạng âm thanh (`a`, `b`). Việc đổi giá trị ở cạnh xuống tạo ra nửa chu kỳ xung nhịp ổn định trước khi cạnh lên kế tiếp xuất hiện, giảm thiểu nguy cơ vi phạm thời gian thiết lập. Sau đó, testbench đợi một độ trễ mô phỏng nhỏ `#1` để kiểm tra các tín hiệu tổ hợp nội bộ (nếu cần).
- **Pha 2 (Kiểm tra ngõ ra thanh ghi ở cạnh lên xung nhịp):** Tại cạnh lên của xung nhịp (`@(posedge clk)`), các flip-flop vật lý bên trong khối DSP và RAM chốt trạng thái mới. Testbench đợi một độ trễ mô phỏng `#1` để các cổng ngõ ra thanh ghi cập nhật ổn định, sau đó tiến hành đối chiếu giá trị `out_valid` và thanh ghi tích lũy `acc` với dữ liệu kỳ vọng từ tệp vector của Python twin.

Mô hình song sinh Python `MacUnitTwin.step()` phản ánh chuẩn xác quy trình 2 pha này: hàm trước tiên tính toán logic tổ hợp của tầng tích lũy dựa trên giá trị thanh ghi hiện tại, sau đó mới cập nhật tầng thanh ghi đầu vào và thanh ghi tích lũy sang chu kỳ tiếp theo. Đặc biệt, testbench tuân thủ nguyên tắc không ngắt ngang khi phát hiện sai lệch đầu tiên (không early abort), mà ghi nhận toàn bộ các vi phạm, in thông báo `[FAIL]` kèm chỉ số chu kỳ cụ thể và tổng kết tổng số lỗi so sánh bằng thông báo chuẩn `Total comparison errors: N`.

Bảng so sánh toàn diện giữa Tuyến (A) (IP Intel) và Tuyến (B) (HDL tự viết)

Bảng 32 tổng hợp so sánh đa chiều giữa phương án tích hợp khối IP cứng `ALTERA_MULT_ADD` và phương án thiết kế Verilog HDL tự viết `ch07_mac_unit.v`.

Bảng 32: So sánh toàn diện giữa tuyến IP Intel ALTERA_MULT_ADD và tuyến HDL tự viết.

Tiêu chí kỹ thuật	Tuyến (A): IP ALTERA_MULT_ADD	Tuyến (B): HDL ch07_mac_unit.v
Bản chất hiện thực	Sinh tự động từ IP Catalog của Quartus Prime	Mã nguồn Verilog RTL chuẩn, suy diễn tự động
Khối Variable Precision DSP	Đúng 1 khối DSP cứng (18x18 bit)	Đúng 1 khối DSP cứng (18x18 bit)
Tài nguyên bộ nhớ M10K	2 khối M10K (từ `ch07_xw_ram`, 512×20)	2 khối M10K (từ `ch07_xw_ram`, 512×20)
Tài nguyên ALM logic	0 ALM cho lõi tính toán; **(phải đo)** cho bộ ghép	0 ALM cho lõi tính toán; **(phải đo)** cho FSM và đệm
Tần số cực đại F_{max}	**(phải đo)** bằng TimeQuest	**(phải đo)** bằng TimeQuest
Độ trễ đường ống (Latency)	Đúng 2 chu kỳ tính từ cổng DSP	Đúng 2 chu kỳ tính từ cổng DSP
Tính khả chuyển mô phỏng	Phụ thuộc thư viện mô phỏng của Intel (`altera_mf`)	Khả chuyển trên Icarus Verilog, Verilator, ModelSim
Khả năng gỡ lỗi nội bộ	Cấu trúc hộp đen (Black-box), khó thâm nhập tín hiệu ngầm	Mã nguồn RTL mở, dễ dàng gán cờ probe hoặc trích xuất bus

Bài tập vận dụng và lời giải chi tiết

Bài tập 7.1 (Độ dài FFT tối thiểu chống chồng lấn vòng). *Đề bài:* Cho khung tín hiệu âm thanh có độ dài $N = 638$ mẫu, cần tính tự tương quan tuyến tính cho các độ trễ lên tới $\tau_{max} = 214$.

(a) Xác định độ dài FFT tối thiểu theo lý thuyết (N_{min}) để tích chập vòng qua miền tần số không bị chồng lấn mép (aliasing).

(b) Khi Praat lựa chọn $N_{\text{FFT}} = 1024$ (lũy thừa 2 nhỏ nhất lớn hơn N_{min}), khoảng đệm bảo vệ (safety margin) thu được là bao nhiêu mẫu?

Lời giải:

(a) Biến đổi tự tương quan tuyến tính giữa tín hiệu có độ dài N và chính nó với độ trễ τ tương đương phép nhân chập có chiều dài trải rộng. Để không xảy ra hiện tượng cuộn vòng biên khi tính toán qua biến đổi Fourier rời rạc (DFT/FFT), kích thước lưới tần số tối thiểu phải chứa đủ chiều dài của tín hiệu cộng với độ trễ cực đại:

$$N_{\text{min}} = N + \tau_{\text{max}} = 638 + 214 = \textbf{852} \text{ mẫu} \tag{391}$$

(b) Vì các thuật toán biến đổi FFT nhanh cơ số 2 (radix-2 FFT) đòi hỏi kích thước mẫu phải là một lũy thừa của 2, kích thước lũy thừa 2 nhỏ nhất thỏa mãn $2^k \geq 852$ là:

$$N_{\text{FFT}} = 2^{\lceil \log_2(852) \rceil} = 2^{10} = \textbf{1024} \text{ điểm} \tag{392}$$

Khoảng đệm an toàn dự phòng giữa kích thước FFT thực tế và ngưỡng tới hạn lý thuyết là:

$$\Delta_{\text{margin}} = N_{\text{FFT}} - N_{\text{min}} = 1024 - 852 = \textbf{172} \text{ mẫu} \tag{393}$$

Khoảng đệm 172 mẫu này chứng minh rằng tại mọi độ trễ $\tau \leq 214$, kết quả tự tương quan do Praat tính toán qua thuật toán FFT 1024 điểm trùng khớp với kết quả tự tương quan tuyến tính trực tiếp (Direct MAC) mà không có thành phần chồng lấn vòng.

Bài tập 7.2 (Chi phí chu kỳ chuyển lag nếu không có cờ nạp đè `sload`). *Đề bài:* Giả sử kiến trúc bộ MAC không hỗ trợ cờ nạp đè đồng bộ `sload`, mà sau khi kết thúc mỗi độ trễ τ bắt buộc phải chèn 1 chu kỳ trống (bubble cycle) để đưa thanh ghi tích lũy `acc` về 0.

(a) Tính tổng số chu kỳ phát sinh thêm trong một khung phân tích (quét lag $\tau = 0$ và 189 lag $\tau \in [26, 214]$).

(b) Đánh giá tỷ lệ phần trăm thời gian thực thi gia tăng và ý nghĩa kiến trúc của cơ chế zero-bubble.

Lời giải:

(a) Tổng số lượng lag cần tính toán trong một khung phân tích là:

$$N_{\text{lags}} = 1 \text{ (lag 0)} + (214 - 26 + 1) \text{ (quét pitch)} = 1 + 189 = \textbf{190} \text{ giá trị lag} \tag{394}$$

Nếu mỗi lần chuyển dịch sang một lag mới đòi hỏi chèn đúng 1 chu kỳ bubble để reset thanh ghi tích lũy, số chu kỳ phát sinh thêm trên toàn khung là đúng **190** chu kỳ xung nhịp.

(b) Tổng số chu kỳ chuẩn tắc của kiến trúc zero-bubble là 98.543 chu kỳ. Khi có thêm bubble, tổng chu kỳ sẽ là $98.543 + 190 = 98.733$ chu kỳ. Tỷ lệ gia tăng thời gian thực thi là:

$$\Delta_{\text{overhead}} = \frac{190}{98.543} \times 100\% \approx \textbf{0,1928}\% \tag{395}$$

Mặc dù mức chi phí thời gian này rất nhỏ (chưa tới $0{,}2\%$), việc tận dụng cờ `sload` có sẵn trong silicon DSP cứng đem lại lợi ích kiến trúc to lớn: máy trạng thái FSM phát địa chỉ liên tục không ngắt quãng, loại bỏ các thanh ghi đếm trạng thái chờ và đơn giản hóa việc căn nhịp dữ liệu ngõ ra.

Bài tập 7.3 (Chứng minh toán học khả năng chống tràn số của bộ tích lũy 48-bit). *Đề bài:* Mẫu âm thanh sau cửa sổ Hanning $x_w[n]$ có biên độ cực đại $|x_w| \leq 65.535$ (17 bit có dấu) và chiều dài khung $N = 638$.

(a) Dẫn xuất cận trên số học lý thuyết của giá trị tự tương quan $R[\tau]$.

(b) Chứng minh rằng thanh ghi tích lũy 48 bit không bị tràn số trong dải động thiết kế và tính độ dự phòng (Headroom) theo đơn vị bit.

Lời giải:

(a) Tích số của hai mẫu tín hiệu cực đại là:

$$p_{\text{max}} = 65.535 \times 65.535 = 4.294.836.225 \tag{396}$$

Cận trên tổng tích lũy xuất hiện tại lag $\tau = 0$ khi toàn bộ 638 mẫu tín hiệu đều đạt biên độ cực đại cùng dấu (tín hiệu sóng vuông cực hạn):

$$S_{\text{max}} = \sum_{n=0}^{637} p_{\text{max}} = 638 \times 4.294.836.225 = \textbf{2.740.105.511.550} \tag{397}$$

(b) Lấy logarithm cơ số 2 của giá trị cực đại:

$$\log_2(S_{\text{max}}) = \log_2(2.740.105.511.550) \approx 41{,}3217 \tag{398}$$

Để biểu diễn số nguyên có dấu bù hai có độ lớn đạt S_{max}, số bit tối thiểu cần thiết là:

$$W_{\text{min}} = \lceil 41{,}3217 \rceil + 1 \text{ (bit dấu)} = 42 + 1 = \textbf{43} \text{ bit} \tag{399}$$

Vì thiết kế sử dụng độ rộng tích lũy $W = 48$ bit, ta có khoảng dự phòng an toàn:

$$\text{Headroom} = 48 - 43 = \textbf{5} \text{ bit} \tag{400}$$

Dự phòng 5 bit đồng nghĩa với việc bộ tích lũy có thể dung nạp một giá trị tổng lớn gấp $2^5 = 32$ lần giá trị cực hạn lý thuyết S_{max} trước khi xảy ra hiện tượng tràn bit số học (overflow). Do đó, thiết kế bảo đảm an toàn toán học chống tràn bit.

Bài tập 7.4 (Hiện tượng nghẽn cổ chai bộ nhớ khi mở rộng lên 2 khối DSP). *Đề bài:* Phân tích nguyên nhân tại sao khi mở rộng kiến trúc lên 2 khối DSP để tính song song 2 độ trễ τ_1, τ_2 trong cùng một chu kỳ xung nhịp, ta không thể sử dụng chung 1 bộ nhớ True Dual-Port RAM 638x17 mà buộc phải nhân đôi bộ nhớ lên 2 khối RAM riêng biệt (tiêu tốn 4 khối M10K)?

Lời giải: Để hai khối DSP có thể tính toán độc lập và đạt thông lượng liên tục 1 chu kỳ/mẫu:

$$\text{DSP 1 tính:} \quad R[\tau_1] = \sum x_w[n] \cdot x_w[n+\tau_1] \tag{401}$$

$$\text{DSP 2 tính:} \quad R[\tau_2] = \sum x_w[n] \cdot x_w[n+\tau_2] \tag{402}$$

Trong mỗi chu kỳ xung nhịp, hệ thống cần cung cấp đồng thời 3 mẫu dữ liệu độc lập:

1. Mẫu gốc: $x_w[n]$ (dùng chung cho cả hai DSP).
2. Mẫu trễ thứ nhất: $x_w[n+\tau_1]$ (cấp cho DSP 1).
3. Mẫu trễ thứ hai: $x_w[n+\tau_2]$ (cấp cho DSP 2).

Tuy nhiên, khối bộ nhớ nhúng cứng M10K trên FPGA Cyclone V ở cấu hình True Dual-Port chỉ hỗ trợ tối đa **2 cổng truy xuất vật lý** (Port A và Port B). Không thể truy xuất 3 địa chỉ khác nhau trong cùng một chu kỳ từ một cấu trúc 2 cổng. Đây chính là hiện tượng *bức tường bộ nhớ* (Memory Wall) điển hình trong kiến trúc phần cứng.

Để giải quyết, giải pháp khả thi duy nhất là nhân đôi bộ nhớ (Memory Duplication): khởi tạo 2 bản sao độc lập của bộ đệm x_w, mỗi bản sao chiếm 2 khối M10K (tổng cộng 4 khối M10K). Khi đó:

- Bản sao RAM 1 (2 M10K): Cung cấp $x_w[n]$ qua Port A và $x_w[n+\tau_1]$ qua Port B cho DSP 1.
- Bản sao RAM 2 (2 M10K): Cung cấp $x_w[n]$ qua Port A và $x_w[n+\tau_2]$ qua Port B cho DSP 2.

Sự đánh đổi này khẳng định tính đúng đắn của quyết định lựa chọn kiến trúc 1 DSP mặc định ở Mục 7.2: tiết kiệm được 2 khối M10K và 1 khối DSP trong khi vẫn đáp ứng thời gian thực với RTF $= 0{,}197$.

Tóm lại: Quy ước kiểm chứng mẫu 2 pha bảo đảm loại bỏ race condition trong mô phỏng; bảng so sánh minh chứng HDL tự viết đạt hiệu năng và độ trễ tương đương với IP lõi Intel nhưng thuận lợi hơn về tính khả chuyển; bốn bài tập định lượng củng cố tính chặt chẽ về toán học và cấu trúc phần cứng của thiết kế.

Chương 8. Chuẩn hóa $C[\tau]$ và octave cost

▶ MỤC TIÊU HỌC TẬP

- Thấu hiểu bản chất vật lý và nguồn gốc toán học của hiện tượng suy giảm hình học trong hàm tự tương quan ngắn hạn: khi độ trễ τ tăng, diện tích chồng lấn của cửa sổ co lại khiến năng lượng tự tương quan của cửa sổ $R_w[\tau]$ giảm dần từ $1{,}0$ về $0{,}468$ tại $\tau = 214$; phân tích nguyên nhân khi không chia bù cho $R_w[\tau]$, các đỉnh ở độ trễ lớn bị dìm xuống khiến thuật toán thiên vị chọn độ trễ nhỏ (tần số cao), dẫn đến lỗi nhảy quãng tám lên trên (octave doubling).
- Khảo sát nguyên lý chi phí quãng tám (Octave Cost) trong mã nguồn Praat 7.0.03 (`fon/Sound_to_Pitch.cpp`, dòng 158–164, 225–240 và `fon/Pitch.cpp`, dòng 554–560); giải mã lý do Paul Boersma trừ một lượng phạt tỷ lệ với logarit chu kỳ nhằm ưu tiên tần số cao và phá vỡ thế cân bằng nguy hiểm giữa chu kỳ cơ bản τ_0 và chu kỳ bội $2\tau_0$ (octave halving); chứng minh bằng giải tích sự tương đương giữa công thức phân loại ứng viên theo F_{floor} và hàm chi phí cục bộ theo F_{ceiling} (lệch nhau đúng một hằng số cộng $0{,}030000$).
- Phân tích toàn diện ba phương án thiết kế phần cứng: chứng minh giải pháp chia trực tiếp $R[\tau]/R_w[\tau]$ tiêu tốn tài nguyên quá mức; vạch rõ sai số của giải pháp gộp chi phí vào ROM nhân (phiên bản v1) làm nghiêng đỉnh parabol và dịch tần số từ $0{,}07$ đến $0{,}23$ cent, đồng thời chỉ rõ công thức của Argon không thể tạo ra hệ số 17070; bảo vệ quyết định chốt kiến trúc trừ đúng như Praat qua bộ bảng tra ROM tích hợp 256×32 trong đúng 1 khối M10K (`golden_v2/rom/ck_rom.{hex,mif}`).
- Dẫn xuất bước chuẩn hóa động $\text{sh} = \max(0, \text{bitlen}(R_0) - 26)$ đưa toán hạng $R_n[\tau]$ về 27 bit có dấu; chứng minh sai số tương đối của phép dịch số học này thỏa mãn $\epsilon_{\text{rel}} < 2^{-25} \approx 2{,}98 \times 10^{-8}$ (cực đại thực nghiệm đạt $2{,}98 \times 10^{-8}$ theo nhật ký `verify_v3/ch08_norm_math.log`; phân tích rõ con số $1{,}5 \times 10^{-8}$ trong đề bài xuất phát từ $2^{-26} \approx 1{,}49 \times 10^{-8}$ ở mức phân giải toàn thang đo); giải thích cơ chế silicon giúp hai phép nhân $R_n \times C$ (27×17) và $R_{0n} \times K$ (27×16) nằm vừa khít trong đúng 2 khối Variable Precision DSP 27×27 của Cyclone V.
- Thiết kế và hiện thực hóa hai tuyến phần cứng: Tuyến (A) cấu hình khối IP `ROM: 1-PORT` (*Embedded Memory User Guide*, UG-01068) và khối nhân `LPM_MULT` (*Integer Arithmetic IP Cores User Guide*, UG-01069); Tuyến (B) module HDL tự viết `ch08_ck_rom.v` và khối chuẩn hóa tính điểm đường ống 3 nhịp `ch08_norm_score.v`.
- Thực thi quy trình kiểm chứng chu-kỳ-đối-chu-kỳ giữa mô hình song sinh Python (`ch08_twin.py`) và mô phỏng Verilog (`tb_ch08_norm.v`) trên 1.214 vector kích thích bao gồm khung sạch, khung ồn SNR 5 dB, khung cực hạn stress full-scale ($R_0 \approx 2^{42}$), khung biên độ nhỏ và khung im lặng; chứng minh $U[\tau]/R_{0n}$ tái lập trung thực hàm $r[\tau]$ của Praat 7.0.03 với sai số trung bình chỉ $2{,}12 \times 10^{-3}$ trên tín hiệu thực tế.

8.1. Bản chất của việc chuẩn hóa cửa sổ và tại sao hàm tự tương quan suy giảm theo độ trễ

Vấn đề thực tế: Sự suy giảm hình học nhân tạo và nguy cơ nhảy quãng tám

Hãy tưởng tượng một tình huống cụ thể trong xử lý tiếng nói: người nói phát âm một nguyên âm trầm ở tần số cơ bản $F_0 = 100$ Hz. Tại tần số lấy mẫu $f_s = 16.000$ Hz, chu kỳ dao động cơ bản của dây thanh âm là $\tau_0 = 16.000/100 = 160$ mẫu. Khi tín hiệu âm thanh này được nhân với cửa sổ Hanning chiều dài hữu hạn $N = 638$ mẫu rồi đưa vào khối MAC ở Chương 7 để tính hàm tự tương quan $R[\tau]$, điều gì sẽ xảy ra tại các độ trễ τ?

Theo trực giác thuần túy, vì dạng sóng lặp lại tuần hoàn sau mỗi 160 mẫu, ta kỳ vọng tích vô hướng giữa dạng sóng với bản sao trễ 160 mẫu phải có giá trị tương đương với năng lượng gốc tại $\tau = 0$. Nhưng thực tế phần cứng lại đưa ra một kết quả gây bối rối: giá trị $R[160]$ thu được chỉ đạt khoảng $65{,}4\%$ so với $R[0]$. Thậm chí, nếu tín hiệu có họa ba bậc hai mạnh ở 200 Hz (ứng với độ trễ $\tau_1 = 80$ mẫu), giá trị $R[80]$ lại đạt tới $79{,}1\%$ giá trị đỉnh.

Nếu thuật toán chọn đỉnh cực đại trực tiếp từ dãy số $R[\tau]$ chưa chuẩn hóa này, đỉnh tại $\tau = 80$ mẫu sẽ chiến thắng đỉnh tại $\tau = 160$ mẫu. Kết quả là hệ thống sẽ báo cao độ là 200 Hz thay vì 100 Hz. Hiện tượng nhận diện sai chu kỳ cơ bản thành một nửa chu kỳ thật (tức tần số bị nhân đôi) được gọi là **lỗi nhảy quãng tám lên trên** (octave doubling).

Nguyên nhân của sự sai lệch này không nằm ở bản chất giọng nói, mà nằm ở **hình học của việc cắt khung hữu hạn**. Hàm tự tương quan của tín hiệu đã nhân cửa sổ $x_w[n] = x[n] \cdot w[n]$ được xác định bởi:

$$R_{xw}[\tau] = \sum_{n=0}^{N-1-\tau} x_w[n] \cdot x_w[n+\tau] = \sum_{n=0}^{N-1-\tau} x[n]x[n+\tau] \cdot w[n]w[n+\tau] \tag{403}$$

Khi tín hiệu $x[n]$ là một quá trình dừng có tính tuần hoàn mạnh, tích $x[n]x[n+\tau]$ dao động nhanh xung quanh giá trị trung bình $R_x[\tau]$, trong khi tích hai mẫu cửa sổ $w[n]w[n+\tau]$ biến thiên chậm rãi như một đường bao hình vòm. Áp dụng nguyên lý tách biến (separation of scales), tổng tích lũy (403) có thể xấp xỉ chặt chẽ bằng tích của hàm tự tương quan tín hiệu gốc với hàm tự tương quan của chính cửa sổ:

$$R_{xw}[\tau] \approx R_x[\tau] \cdot \frac{R_w[\tau]}{R_w[0]} \tag{404}$$

trong đó hàm tự tương quan của cửa sổ Hanning được định nghĩa là:

$$R_w[\tau] = \sum_{n=0}^{N-1-\tau} w[n] \cdot w[n+\tau] \tag{405}$$

Dẫn xuất toán học: Sự co ngắn của diện tích chồng lấn

Hãy quan sát cận trên của tổng trong phương trình (405): số lượng số hạng tham gia vào phép tính tự tương quan là đúng $N - \tau$ mẫu.

- Khi $\tau = 0$: Hai cửa sổ Hanning trùng khít hoàn toàn trên toàn bộ $N = 638$ mẫu. Đại lượng $R_w[0] = \sum_{n=0}^{637} w^2[n]$ đạt giá trị cực đại. Với cửa sổ Hanning $N + 1$ đã lượng tử hóa Q1.15 ở Chương 6, ta có $R_w[0] = 257.295.365.938$ (nhật ký `verify_v3/ch08_norm_math.log`).
- Khi τ tăng dần từ 26 đến 214: Miền giao nhau giữa cửa sổ gốc và cửa sổ dịch trễ bị thu hẹp dần từ 612 mẫu xuống chỉ còn 424 mẫu. Đồng thời, các mẫu có trọng số lớn nhất ở vùng đỉnh trung tâm ($w[318] = w[319] = 32767$) bị lệch pha nhau, khiến tích $w[n]w[n+\tau]$ suy giảm nghiêm trọng.

  Tại cận trên của dải quét phần cứng $\tau = 214$, giá trị $R_w[214]$ chỉ còn:

$$\frac{R_w[214]}{R_w[0]} = \frac{120.407.728.314}{257.295.365.938} \approx \mathbf{0{,}46797} \approx 46{,}8\% \tag{406}$$

Nói cách khác, một thành phần sóng có chu kỳ dài $\tau = 214$ mẫu ($F_0 \approx 74{,}77$ Hz) bị dìm biên độ tự nhiên mất hơn $53{,}2\%$ năng lượng chỉ vì hiệu ứng mép cửa sổ.

★ NGUYÊN LÝ ĐẦU TIÊN: Sự cần thiết tuyệt đối của việc chia bù hàm tự tương quan cửa sổ

Để khôi phục lại hàm tự tương quan khách quan của tín hiệu $R_x[\tau]$, ta bắt buộc phải triệt tiêu ảnh hưởng hình học của cửa sổ bằng cách chia giá trị tự tương quan đo được $R_{xw}[\tau]$ cho hàm tự tương quan chuẩn hóa của cửa sổ $R_w[\tau]/R_w[0]$:

$$r[\tau] = \frac{R_{xw}[\tau]}{R_{xw}[0] \cdot \left(\frac{R_w[\tau]}{R_w[0]}\right)} = \frac{R_{xw}[\tau]}{R_{xw}[0]} \cdot \frac{R_w[0]}{R_w[\tau]} \tag{407}$$

Đại lượng $r[\tau]$ chính là hàm tự tương quan chuẩn hóa không thứ nguyên (normalized autocorrelation), có giá trị lý thuyết $r[0] = 1{,}0$ và $|r[\tau]| \leq 1{,}0$ trên toàn bộ dải trễ.

Trong phần mềm Praat 7.0.03, Paul Boersma đã hiện thực hóa nguyên lý này tại tệp `fon/Sound_to_Pitch.cpp`, dòng 158–164:

```
/* Normalize the autocorrelation to the value with zero lag,
   and divide it by the normalized autocorrelation of the window. */
r [0] = 1.0;
for (integer i = 1; i <= brent_ixmax; i ++)
    r [i] = ac [i + 1] / (ac [1] * windowR [i + 1]);
```

Trong đó mảng `windowR` lưu trữ sẵn giá trị $R_w[\tau]/R_w[0]$ được tính toán trước qua biến đổi FFT (dòng 427–442), và `ac[1]` tương ứng với giá trị năng lượng khung $R_{xw}[0]$.

Tính toán thủ công thu nhỏ: Cửa sổ Hanning 8 mẫu

Để thấy rõ cơ chế bù trừ này bằng trực giác số học, ta hãy khảo sát một ví dụ tính toán thu nhỏ với cửa sổ Hanning dạng Praat $N + 1$ gồm $N = 8$ mẫu. Công thức giải tích là:

$$w[i] = 0{,}5 - 0{,}5\cos\left(\frac{2\pi i}{N+1}\right) = 0{,}5 - 0{,}5\cos\left(\frac{2\pi i}{9}\right), \quad i = 1, 2, \ldots, 8 \tag{408}$$

Các giá trị mẫu của cửa sổ $w[i]$ đối xứng qua tâm:

$$w = [0{,}116978;\ 0{,}413176;\ 0{,}750000;\ 0{,}969846;\ 0{,}969846;\ 0{,}750000;\ 0{,}413176;\ 0{,}116978] \tag{409}$$

Năng lượng gốc tại $\tau = 0$ là tổng bình phương 8 mẫu:

$$R_w[0] = \sum_{i=1}^{8} w^2[i] = 2 \times (0{,}116978^2 + 0{,}413176^2 + 0{,}750000^2 + 0{,}969846^2) = \mathbf{3{,}375000} \tag{410}$$

Tại các độ trễ $\tau = 1, 2, 3$, tích vô hướng giữa cửa sổ và bản sao dịch chuyển của nó suy giảm nhanh chóng:

- Tại $\tau = 1$: $R_w[1] = \sum_{i=1}^{7} w[i]w[i+1] \approx 3{,}111800 \implies R_w[1]/R_w[0] \approx 0{,}922015$.
- Tại $\tau = 2$: $R_w[2] = \sum_{i=1}^{6} w[i]w[i+2] \approx 2{,}431670 \implies R_w[2]/R_w[0] \approx 0{,}720495$.
- Tại $\tau = 3$: $R_w[3] = \sum_{i=1}^{5} w[i]w[i+3] \approx 1{,}590835 \implies R_w[3]/R_w[0] \approx 0{,}471359$.

Hệ số khuếch đại bù suy hao lý tưởng là nghịch đảo $C_{\text{ideal}}[\tau] = R_w[0]/R_w[\tau]$:

$$C_{\text{ideal}}[0] = 1{,}000000; \quad C_{\text{ideal}}[1] = 1{,}084581; \quad C_{\text{ideal}}[2] = 1{,}387935; \quad C_{\text{ideal}}[3] = 2{,}121527 \tag{411}$$

Bây giờ, ta cấp vào hệ thống một tín hiệu số nguyên tuần hoàn có chu kỳ cơ bản đúng $\tau_0 = 3$ mẫu:

$$x = [2,\ -1,\ -2,\ 2,\ -1,\ -2,\ 2,\ -1] \tag{412}$$

Nhân tín hiệu x với cửa sổ w, ta thu được tín hiệu có cửa sổ $x_w[i] = x[i] \cdot w[i]$:

$$x_w = [0{,}233956;\ -0{,}413176;\ -1{,}500000;\ 1{,}939693;\ -0{,}969846;\ -1{,}500000;\ 0{,}826352;\ -0{,}116978] \tag{413}$$

Tính hàm tự tương quan ngắn hạn chưa chuẩn hóa $R_{xw}[\tau]$:

- Tại $\tau = 0$: $R_{xw}[0] = \sum x_w^2[i] = 10{,}125000$.
- Tại $\tau = 3$: $R_{xw}[3] = \sum_{i=1}^{5} x_w[i]x_w[i+3] = 4{,}820838$.

Quan sát tỉ số chưa chuẩn hóa:


$$\frac{R_{xw}[3]}{R_{xw}[0]} = \frac{4{,}820838}{10{,}125000} \approx \mathbf{0{,}476132} \tag{414}$$

Dù tín hiệu x lặp lại tuần hoàn hoàn hảo sau mỗi 3 mẫu, tỉ số tương quan đo được bị tụt từ $1{,}0$ xuống dưới $0{,}48$. Nếu một thành phần nhiễu tần số cao tại $\tau = 1$ có tỉ số tương quan giả mạo cỡ $0{,}5$, thuật toán sẽ lập tức chọn nhầm $\tau = 1$.

Tuy nhiên, khi ta áp dụng phép chuẩn hóa cửa sổ theo phương trình (407):

$$r[3] = \frac{R_{xw}[3]}{R_{xw}[0]} \times C_{\text{ideal}}[3] = 0{,}476132 \times 2{,}121527 = \mathbf{1{,}010127} \approx 1{,}0 \tag{415}$$

(Giá trị hơi vượt $1{,}0$ do hiệu ứng lượng tử hóa biên trên khung siêu ngắn 8 mẫu; trên khung 638 mẫu của Praat, giá trị này hội tụ chặt chẽ về $1{,}0$). Nhờ nhân bù với $C_{\text{ideal}}[3] = 2{,}1215$, độ mạnh của đỉnh tại chu kỳ thật $\tau_0 = 3$ đã được khôi phục trọn vẹn.



Hình 18: Hiện tượng suy giảm tự nhiên của hàm tự tương quan cửa sổ $R_w[\tau]$ và sự khôi phục đỉnh chu kỳ cơ bản sau khi nhân bù hệ số $C[\tau]$ trên khung $N = 638$ mẫu (số liệu trích xuất từ `verify_v3/ch08_norm_math.log`).

Đọc hình. Hình 18 minh họa trực quan ba đường cong tương quan trên dải trễ $\tau \in [0, 220]$. Đường cong màu đỏ liền nét biểu diễn tỉ số suy giảm hình học của cửa sổ Hanning $R_w[\tau]/R_w[0]$: đường cong dốc xuống liên tục từ $1{,}0$ tại $\tau = 0$ về mức $0{,}468$ tại $\tau = 214$. Đường cong nét đứt màu xám là hàm tự tương quan chưa chuẩn hóa $R_{xw}[\tau]/R_{xw}[0]$ của một nguyên âm có chu kỳ $\tau_0 = 100$ mẫu: đỉnh tại chu kỳ cơ bản $\tau_0 = 100$ bị dìm xuống còn $0{,}851$, và đỉnh tại chu kỳ bội $2\tau_0 = 200$ bị dìm nặng nề xuống mức $0{,}514$. Đường màu xanh lam đậm biểu thị kết quả sau khi chuẩn hóa cửa sổ: đỉnh tại $\tau_0 = 100$ được nhân bù $\times 1{,}175$ và phục hồi về đúng $1{,}0$; đỉnh tại $2\tau_0 = 200$ được nhân bù $\times 1{,}946$ và cũng phục hồi về mức $1{,}0$. Dải quét phần cứng $\tau \in [26, 214]$ được đóng khung nền xanh nhạt, bao trọn toàn bộ miền tần số giọng nói 75 Hz đến 600 Hz.

Tóm lại: Cắt khung bằng cửa sổ Hanning làm suy giảm hình học hàm tự tương quan khi độ trễ tăng; nếu không chia bù cho $R_w[\tau]$, các đỉnh ở chu kỳ dài bị dìm sâu và gây lỗi nhảy quãng tám lên trên; việc nhân với nghịch đảo $C[\tau] = R_w[0]/R_w[\tau]$ khôi phục trung thực độ mạnh của các đỉnh chu kỳ cơ bản.

8.2. Bản chất của Octave Cost: Cơ chế ưu tiên tần số cao và công thức toán học của Praat

Vấn đề thực tế: Tình huống hòa điểm nguy hiểm giữa chu kỳ gốc và chu kỳ bội

Sau khi đã chuẩn hóa cửa sổ theo Mục 8.1, mọi độ trễ τ đều được đặt trên một mặt bằng so sánh công bằng về mặt năng lượng. Tuy nhiên, một cạm bẫy vật lý nghiêm trọng khác lại lập tức xuất hiện: **Bản chất tuần hoàn của chính các bội số chu kỳ**.

Hãy xét một tín hiệu phát âm lý tưởng có chu kỳ cơ bản $T_0 = 5$ ms ($F_0 = 200$ Hz), tương ứng với độ trễ $\tau_0 = 80$ mẫu tại $f_s = 16$ kHz. Nếu tín hiệu lặp lại sau mỗi 80 mẫu, thì theo định nghĩa toán học thuần túy, nó cũng bắt buộc phải lặp lại sau mỗi $2\tau_0 = 160$ mẫu (100 Hz), sau mỗi $3\tau_0 = 240$ mẫu (66,7 Hz), và cứ thế tiếp diễn. Trên hàm tự tương quan đã chuẩn hóa $r[\tau]$, các đỉnh tại $\tau_0 = 80$ và tại $2\tau_0 = 160$ về mặt lý thuyết sẽ có độ cao ngang ngửa nhau, xấp xỉ bằng 1,0.

Trong thực tế thu âm, giọng nói của con người không bao giờ là một hàm toán học tuần hoàn tuyệt đối:

- Sự dao động biên độ chu kỳ (jitter và shimmer) cùng chuyển động của luồng khí dây thanh quản làm cho hai chu kỳ liên tiếp có thể hơi khác nhau về năng lượng tức thời.
- Tạp âm môi trường tần số thấp (tiếng ù nguồn điện $50/60$ Hz, tiếng gió micrô, tiếng rung cơ học) tạo ra một thành phần trôi chậm, vô tình cộng thêm một lượng giá trị dương vào các độ trễ lớn $\tau \approx 160..200$.

Hệ quả là tại khung phân tích, đỉnh tương quan tại chu kỳ bội $2\tau_0 = 160$ có thể đạt $r[160] = 0{,}925$, trong khi đỉnh tại chu kỳ thật $\tau_0 = 80$ chỉ đạt $r[80] = 0{,}920$. Nếu bộ ước lượng cao độ chỉ đơn giản lấy chỉ số có tương quan lớn nhất (argmax), nó sẽ lập tức chọn $\tau = 160$ mẫu và kết luận cao độ là 100 Hz thay vì 200 Hz. Lỗi này trong âm học gọi là **lỗi chia đôi quãng tám** (octave halving, hay pitch drop).

Nguyên lý của Paul Boersma: Ưu tiên tần số cao

Tại sao hiện tượng này lại là một lỗi phân tích? Bởi vì theo định nghĩa vật lý về cao độ giọng nói, chu kỳ cơ bản T_0 là **khoảng thời gian ngắn nhất** mà sau đó dạng sóng lặp lại cấu trúc của nó. Nói cách khác, giữa hai ứng viên tuần hoàn có độ mạnh tương đương nhau, ứng viên có chu kỳ ngắn hơn (tần số cao hơn) luôn luôn là chu kỳ cơ bản thật sự, còn ứng viên có chu kỳ dài hơn chỉ là hệ quả kéo theo của tính tuần hoàn bội.

Để giải quyết triệt để vấn đề này, Paul Boersma đã đề xuất một cơ chế toán học thanh lịch: **Chi phí quãng tám** (Octave Cost). Trong mã nguồn Praat 7.0.03 (`fon/Sound_to_Pitch.cpp`, dòng 225–240), tác giả đã ghi chú rõ ràng nguyên lý chỉ đạo này:

```
/* High frequencies are to be favoured if we want to analyze
   a perfectly periodic signal correctly. */
```

Ý tưởng cốt lõi là: ta chủ động trừ đi một lượng phạt nhỏ tỷ lệ thuận với logarit của chu kỳ (hoặc tỷ lệ nghịch với logarit của tần số) vào điểm đánh giá của mỗi ứng viên. Các ứng viên có chu kỳ dài (tần số thấp) sẽ bị trừ nhiều hơn các ứng viên có chu kỳ ngắn (tần số cao). Khoản phạt này rất nhẹ (chỉ khoảng 1% mỗi quãng tám), đủ để phá vỡ thế hòa điểm mong manh giữa τ_0 và $2\tau_0$ mà không làm méo mó các đỉnh tương quan thật sự.

So sánh hai công thức tính Octave Cost trong mã nguồn Praat 7.0.03

Khi khảo sát sâu vào mã nguồn Praat 7.0.03, ta bắt gặp hai công thức tính chi phí quãng tám ở hai giai đoạn xử lý khác nhau:

1. Giai đoạn tuyển chọn ứng viên ban đầu (`fon/Sound_to_Pitch.cpp`, dòng 214–217): Khi duyệt qua các đỉnh cục bộ $r[\tau]$ để chọn ra tối đa 15 ứng viên cao độ đưa vào danh sách ứng viên của khung, Praat so sánh độ mạnh đã điều chỉnh của ứng viên mới với các ứng viên hiện có:

$$\text{score}_{\text{cand}} = \text{strength} - \text{octaveCost} \cdot \log_2\left(\frac{F_{\text{floor}}}{f}\right) \tag{416}$$

với tham số mặc định octaveCost $= 0{,}01$ và tần số sàn $F_{\text{floor}} = 75$ Hz.

Vì mọi ứng viên hợp lệ đều có tần số $f \geq F_{\text{floor}} = 75$ Hz, tỉ số $F_{\text{floor}}/f \leq 1$, dẫn đến đại lượng $\log_2(F_{\text{floor}}/f) \leq 0$. Do đó, số hạng $-\text{octaveCost} \cdot \log_2(F_{\text{floor}}/f)$ thực chất là một **lượng cộng thưởng dương** cho các ứng viên có tần số cao hơn 75 Hz.

2. Giai đoạn quy hoạch động Viterbi / Path Finder (`fon/Pitch.cpp`, dòng 560): Khi thuật toán quy hoạch động Viterbi tính toán hàm chi phí cục bộ (local cost) cho mỗi ứng viên hữu thanh trong khung, công thức được định nghĩa là:

$$\text{score}_{\text{local}} = \text{strength} - \text{octaveCost} \cdot \log_2\left(\frac{F_{\text{ceiling}}}{f}\right) \tag{417}$$

với tham số tần số trần $F_{\text{ceiling}} = 600$ Hz.

Vì mọi ứng viên đều nằm dưới tần số trần $f \leq F_{\text{ceiling}} = 600$ Hz, tỉ số $F_{\text{ceiling}}/f \geq 1$, nên đại lượng $\log_2(F_{\text{ceiling}}/f) \geq 0$. Do đó, số hạng $-\text{octaveCost} \cdot \log_2(F_{\text{ceiling}}/f)$ là một **lượng phạt trừ đi** khỏi độ mạnh của ứng viên.

▶ HỎI – ĐÁP TƯ DUY:

Câu hỏi bản chất: Hai công thức (416) và (417) sử dụng hai mốc tần số khác nhau ($F_{\text{floor}} = 75$ Hz và $F_{\text{ceiling}} = 600$ Hz). Liệu chúng có dẫn đến kết quả xếp hạng ứng viên mâu thuẫn nhau trong cùng một khung không?
Chứng minh giải tích: Hãy xét hiệu số giữa hai công thức đánh giá:

$$\begin{aligned}\text{score}_{\text{cand}} - \text{score}_{\text{local}} &= -\text{octaveCost} \cdot \log_2\left(\frac{F_{\text{floor}}}{f}\right) - \left[-\text{octaveCost} \cdot \log_2\left(\frac{F_{\text{ceiling}}}{f}\right)\right] \\ &= \text{octaveCost} \cdot \left[\log_2\left(\frac{F_{\text{ceiling}}}{f}\right) - \log_2\left(\frac{F_{\text{floor}}}{f}\right)\right] \\ &= \text{octaveCost} \cdot \log_2\left(\frac{F_{\text{ceiling}}}{F_{\text{floor}}}\right) \end{aligned} \tag{418}$$

Thay các giá trị tham số danh định $F_{\text{floor}} = 75$ Hz, $F_{\text{ceiling}} = 600$ Hz và octaveCost $= 0{,}01$:

$$\Delta_{\text{offset}} = 0{,}01 \times \log_2\left(\frac{600}{75}\right) = 0{,}01 \times \log_2(8) = 0{,}01 \times 3 = \mathbf{0{,}030000} \tag{419}$$

Hiệu số giữa hai công thức là một **hằng số tuyệt đối cố định bằng đúng** $0{,}030000$, hoàn toàn độc lập với tần số f của ứng viên (đã được kiểm chứng số học trong `verify_v3/ch08_praat_lines.log`).
Vì việc cộng hoặc trừ một hằng số cố định lên toàn bộ các ứng viên trong cùng một khung không làm thay đổi thứ tự tương quan lớn bé giữa chúng, hai công thức này hoàn toàn tương đương nhau về mặt thứ bậc xếp hạng ứng viên (ranking equivalence).
Thiết kế phần cứng của chúng ta chọn cài đặt công thức (417) với mốc $F_{\text{ceiling}} = 600$ Hz vì nó gắn liền trực tiếp với hàm chi phí cục bộ của Path Finder, bảo đảm tính nhất quán toán học khi đối chiếu với Praat R2.

Dẫn xuất định dạng số nguyên của bảng chi phí $K[\tau]$

Tại tần số lấy mẫu $f_s = 16.000$ Hz, tần số ứng viên liên hệ với độ trễ τ theo công thức $f = f_s/\tau = 16.000/\tau$. Thay biểu thức này vào số hạng chi phí quãng tám trong phương trình (417):

$$\text{Cost}[\tau] = \text{octaveCost} \cdot \log_2\left(\frac{600}{16000/\tau}\right) = 0{,}01 \cdot \log_2\left(\frac{600 \cdot \tau}{16000}\right) \tag{420}$$

Để hiện thực hóa đại lượng phi tuyến này trên phần cứng FPGA mà không cần khối tính toán logarit thực thi động, toàn bộ giá trị của Cost$[\tau]$ trên dải quét $\tau \in [26, 214]$ được lượng tử hóa và lưu sẵn trong bộ nhớ ROM dưới dạng bảng số nguyên $K[\tau]$:

$$K[\tau] = \text{round}\left(2^{20} \cdot 0{,}01 \cdot \log_2\left(\frac{600 \cdot \tau}{16000}\right)\right) \tag{421}$$

Tại sao lại chọn thừa số tỉ lệ 2^{20}?

- Tại cận trên $\tau = 214$, giá trị lớn nhất của chi phí quãng tám là:

$$\text{Cost}[214] = 0{,}01 \cdot \log_2\left(\frac{600 \times 214}{16000}\right) = 0{,}01 \cdot \log_2(8{,}025) \approx 0{,}030045 \tag{422}$$

Nhân với $2^{20} = 1.048.576$:

$$K[214] = \text{round}(1.048.576 \times 0{,}030045) = \mathbf{31.504} \tag{423}$$

Con số 31.504 nhỏ hơn $2^{15} = 32.768$, nên nó nằm vừa vặn hoàn hảo bên trong một từ 16-bit có dấu (`signed [15:0]`).

- Thừa số 2^{20} cho độ phân giải lượng tử cực mịn: $2^{-20} \approx 9{,}54 \times 10^{-7}$. Sai số làm tròn của $K[\tau]$ so với hàm giải tích double của Praat nhỏ hơn 5×10^{-7}, hoàn toàn miễn nhiễm với nhiễu lượng tử số nguyên.

Khảo sát dấu của $K[\tau]$ trên dải quét $\tau \in [26, 214]$:

- Tại $\tau = 26$: Tần số danh định là $f = 16000/26 \approx 615{,}38$ Hz > 600 Hz. Tỉ số $600 \times 26/16000 = 15600/16000 = 0{,}975 < 1$. Do đó:


$$K[26] = \text{round}(2^{20} \times 0{,}01 \times \log_2(0{,}975)) = -\mathbf{383} < 0 \tag{424}$$

Đây là giá trị duy nhất trong bảng có dấu âm. Tuy nhiên, vì $\tau = 26$ nằm ngoài dải tìm kiếm ứng viên $\tau \in [27, 213]$ (nó chỉ đóng vai trò hàng xóm trái để tính đạo hàm parabol tại $\tau = 27$), giá trị âm này không bao giờ trở thành điểm số của một ứng viên thật sự.

- Tại $\tau = 27$: $f = 16000/27 \approx 592{,}59$ Hz < 600 Hz, $K[27] = +\mathbf{188} > 0$.
- Tại $\tau = 100$: $f = 160$ Hz, $K[100] = +\mathbf{19.995}$.
- Tại $\tau = 213$: $f \approx 75{,}12$ Hz, $K[213] = +\mathbf{31.434}$.

(Tất cả các con số chuẩn này đã được xác thực hoàn toàn trong `verify_v3/ch08_norm_math.log`).

Đọc hình. Hình 19 minh họa tác động quyết định của chi phí quãng tám lên việc phân định ứng viên cao độ. Đường màu xanh lam liền nét biểu diễn hàm tự tương quan chuẩn hóa $U[\tau]$: đỉnh tại chu kỳ cơ bản thật sự $\tau_0 = 80$ (200 Hz) đạt $0{,}920$, nhưng do nhiễu trầm, đỉnh tại chu kỳ bội $2\tau_0 = 160$ (100 Hz) lại nhỉnh hơn ở mức $0{,}925$. Nếu chọn cực đại trực tiếp từ $U[\tau]$, thuật toán sẽ rơi vào lỗi chia đôi



Hình 19: Cơ chế chi phí quãng tám (Octave Cost) của Praat: trừ một lượng phạt tỷ lệ logarit chu kỳ giúp phá vỡ thế hòa điểm và ưu tiên chọn đúng tần số cơ bản $\tau_0 = 80$ mẫu thay vì nhận nhầm nửa tần số tại $\tau = 160$ mẫu (số liệu từ `verify_v3/ch08_norm_math.log`).

quãng tám. Đường màu đỏ nét đứt biểu diễn điểm chi phí toàn cục $S_c[\tau] = U[\tau] - \text{term}_K$: ứng viên $\tau = 80$ chỉ bị phạt một lượng nhỏ $0{,}0158$ (điểm tụt xuống $0{,}904$), trong khi ứng viên $\tau = 160$ bị phạt nặng hơn ở mức $0{,}0259$ (điểm tụt xuống $0{,}899$). Nhờ khoản chênh lệch phạt $0{,}0101$ này, trật tự được đảo ngược: $S_c[80] = 0{,}904 > S_c[160] = 0{,}899$, bảo đảm thuật toán luôn chọn chuẩn xác tần số cơ bản của giọng nói.

Tóm lại: Các tín hiệu tuần hoàn luôn có đỉnh tự tương quan tại các bội số chu kỳ, dễ gây lỗi chia đôi quãng tám khi có nhiễu trầm; Praat sử dụng Octave Cost để phạt nhẹ các chu kỳ dài theo quy luật logarit; bảng tra số nguyên $K[\tau]$ định dạng 16-bit có dấu mã hóa chính xác lượng phạt này, giúp thuật toán ưu tiên chuẩn xác chu kỳ cơ bản ngắn nhất.

8.3. Các phương án thiết kế phần cứng, sự đánh đổi và giải pháp chốt bám sát Praat

Phân tích không gian giải pháp và sự đánh đổi tài nguyên

Khi bước vào hiện thực hóa khối chuẩn hóa và tính điểm quãng tám trên FPGA, người kỹ sư phần cứng đứng trước ba phương án kiến trúc với sự đánh đổi sâu sắc giữa độ phức tạp silicon, độ trễ thời gian và độ chính xác âm học.

Phương án (a): Thực hiện phép chia trực tiếp $R[\tau]/R_w[\tau]$ ở từng độ trễ. Về mặt toán học, cách trực tiếp nhất để triệt tiêu ảnh hưởng của cửa sổ là chia giá trị tự tương quan $R[\tau]$ cho $R_w[\tau]$ ở mỗi lag. Tuy nhiên, trên phần cứng số, đây là phương án kém hiệu quả nhất:

- *Độ rộng bit khổng lồ:* $R[\tau]$ có thể rộng tới 43 bit có dấu và $R_w[\tau]$ rộng tới 39 bit không dấu ($R_w[0] \approx 2{,}57 \times 10^{11}$). Một bộ chia số nguyên $43/39$ bit đòi hỏi diện tích logic rất lớn.
- *Tiêu tốn tài nguyên và chu kỳ:* Nếu dùng IP chia đường ống (`LPM_DIVIDE`), mỗi bộ chia tiêu tốn nhiều tài nguyên logic ALM và có độ trễ lớn (phải kiểm trong Parameter Editor và Compilation Report của Quartus Prime). Nếu dùng bộ chia tuần tự Radix-2 để tiết kiệm ALM, mỗi phép chia mất hơn 40 chu kỳ; với 189 độ trễ, tổng thời gian chia lên tới $189 \times 40 = 7.560$ chu kỳ/khung, chiếm thêm $1{,}5\%$ ngân sách thời gian thực mà không giải quyết được bài toán Octave Cost.
- *Quyết định:* **Loại bỏ hoàn toàn**.

Phương án (b): Gộp Octave Cost thành thừa số nhân trong ROM (phiên bản Golden v1). Trong phiên bản Golden v1 trước đây, để tránh phép trừ số học và tận dụng một phép nhân duy nhất, người ta đã gộp cả hai đại lượng chuẩn hóa cửa sổ và chi phí quãng tám thành một hệ số nhân tích hợp $S[\tau]$:

$$S[\tau] = \text{round}\left(2^{13} \cdot \frac{R_w[0]}{R_w[\tau]} \cdot \left(\frac{f}{600}\right)^{0{,}01}\right) = \text{round}\left(2^{13} \cdot C_{\text{real}}[\tau] \cdot \left(\frac{16000}{600 \cdot \tau}\right)^{0{,}01}\right) \tag{425}$$

trong đó bảng tra $S[\tau]$ được lưu ở định dạng Q3.13 (13 bit phân số).

Tại sao phương án (b) lại bị loại bỏ trong bản chốt v2? Có hai lý do kỹ thuật mang tính quyết định:

1. **Làm nghiêng đỉnh parabol và gây sai số tần số từ $0{,}07$ đến $0{,}23$ cent:** Praat áp dụng chi phí quãng tám dưới dạng **phép trừ trên độ mạnh** của ứng viên ($r -$ cost), trong khi vị trí đỉnh nội suy parabol τ^* vẫn được tính toán thuần túy trên hàm tương quan chuẩn hóa $r[\tau]$. Khi gộp thành phép nhân $R \cdot S[\tau]$, ta đang vô tình nhân hàm tương quan với một hàm nghịch biến theo τ: $m(\tau) \propto \tau^{-0{,}01}$. Thừa số nhân này làm dốc sườn trái của đỉnh parabol lên và đè sườn phải xuống, kéo đỉnh cực đại lệch về phía độ trễ nhỏ hơn (tần số cao hơn). Khảo sát giải tích và mô phỏng trên toàn bộ dải âm thanh hài 80 Hz đến 550 Hz trong nhật ký `verify_v3/ch08_norm_math.log` đã xác nhận: độ lệch đỉnh parabol do phép nhân này gây ra dao động từ **0**,**087** cent đến **0**,**440** cent (trung bình $0{,}234$ cent), hoàn toàn không thể triệt tiêu.
2. **Lỗi công thức của Argon:** Trong các bản báo cáo cũ, Argon từng viết rằng bảng ROM được sinh theo công thức $C_{\text{eff}} = \text{round}(2^{14} \cdot 2^{-0{,}01 \log_2(\tau/\tau_{\max})})$ ở định dạng Q2.14 và cho ra giá trị 17070 tại $\tau = 214$. Đây là một sai sót toán học nghiêm trọng: tại $\tau = \tau_{\max} = 214$, tỉ số $\tau/\tau_{\max} = 1$, nên $\log_2(1) = 0$ và thừa số nhân bằng đúng $1{,}0$. Ở định dạng Q2.14, công thức của Argon cho ra

$2^{14} \times 1{,}0 = \mathbf{16384}$, chứ không thể nào ra 17070. Con số chuẩn tắc $S[214] = \mathbf{17070}$ thực chất sinh ra từ công thức (425) với định dạng Q3.13 lấy mốc tần số trần 600 Hz:

$$S[214] = \text{round}\left(17429 \times \left(\frac{16000}{600 \times 214}\right)^{0{,}01}\right) = \text{round}(17429 \times 0{,}979390) = \mathbf{17.070} \tag{426}$$

Tương tự, tại $\tau = 26$, $S[26] = \mathbf{8.283}$ (số liệu kiểm chứng từ `golden/lab_1_3_5.py`).

Do làm biến dạng vị trí đỉnh parabol và không đồng nhất với thuật toán của Praat, phương án (b) **bị loại bỏ hoàn toàn**.

Phương án (c): Đã chốt — Trừ đúng như Praat qua bảng tra tích hợp 256×32 và chuẩn hóa động. Đây là giải pháp được chốt chính thức trong phiên bản Golden v2, bảo đảm sự trung thực tuyệt đối với thuật toán của Paul Boersma. Kiến trúc này dựa trên bốn trụ cột kỹ thuật:

- **1. Bảng tra tích hợp 256×32 trong đúng 1 khối M10K:** Thay vì dùng hai khối ROM độc lập, hai bảng $C[\tau]$ và $K[\tau]$ được ghép chung vào một từ nhớ 32-bit:

$$\text{ROM_WORD}[\tau - 26] = \{C[\tau][15:0],\ K[\tau][15:0]\} \tag{427}$$

  Dải quét $\tau \in [26, 214]$ gồm đúng 189 từ, truy xuất bằng địa chỉ 8-bit (addr $= \tau - 26 \in [0, 188]$). Tổng dung lượng lưu trữ là $256 \times 32 = 8.192$ bit, nhỏ hơn dung lượng 10.240 bit của một khối nhớ nhúng M10K trên Cyclone V. Do đó, cả hai bảng được đóng gói trọn vẹn trong **đúng 1 khối M10K** (tệp `golden_v2/rom/ck_rom.{hex,mif}`).

- **2. Bảng bù cửa sổ $C[\tau]$ định dạng Q2.14 không dấu (16 bit cao $[31:16]$):**

$$C[\tau] = \text{round}\left(2^{14} \cdot \frac{R_w[0]}{R_w[\tau]}\right) \tag{428}$$

  Một điểm cốt tử mà Golden v2 đính chính: $C[\tau]$ phải được tính từ hàm tự tương quan của **chính cửa sổ Hanning đã lượng tử hóa phần cứng** $w_q[n]$ (cửa sổ Q1.15 thực sự nhân vào mẫu ở Chương 6), chứ không phải từ hàm cosin liên tục lý thuyết. Các giá trị mốc chuẩn tắc đã kiểm:

$$C[26] = 16.563, \quad C[27] = 16.578, \quad C[100] = 19.260, \quad C[213] = 34.773, \quad C[214] = 35.030 \tag{429}$$

- **3. Bảng phạt chi phí $K[\tau]$ định dạng có dấu 16-bit (16 bit thấp $[15:0]$):**

$$K[\tau] = \text{round}\left(2^{20} \cdot 0{,}01 \cdot \log_2\left(\frac{600 \cdot \tau}{16000}\right)\right) \tag{430}$$

  Các giá trị mốc chuẩn tắc đã kiểm:

$$K[26] = -383, \quad K[27] = 188, \quad K[100] = 19.995, \quad K[213] = 31.434, \quad K[214] = 31.504 \tag{431}$$

- **4. Chuẩn hóa động sh $= \max(0, \mathbf{bitlen}(R_0) - 26)$ để cân bằng tài nguyên silicon DSP:** Giá trị tích lũy $R_0 = \sum x_w^2$ có thể đạt tới 43 bit có dấu ($|x_w| \le 59379$, $R_0 \approx 2{,}25 \times 10^{12}$). Khối Variable Precision DSP của Cyclone V ở cấu hình độc lập hỗ trợ tối đa phép nhân 27×27-bit (CV-51001, Bảng 4; CV-52003, Chương 5). Nếu đưa trực tiếp toán hạng 43 bit vào phép nhân với $C[\tau]$ (16 bit), toán hạng vượt quá độ rộng của khối DSP độc lập, buộc Quartus Prime phải phân rã phép nhân và ghép nối bằng logic ALM (số khối DSP và logic phụ thuộc vào chiến lược tổng hợp và phải kiểm trong Compilation Report của Quartus Prime).

  Để giải quyết triệt để rào cản phần cứng này, Golden v2 thực hiện chuẩn hóa động ngay khi nhận được R_0:

$$\text{sh} = \max(0, \text{bitlen}(R_0) - 26) \tag{432}$$

$$R_{0n} = R_0 \gg \text{sh} \tag{433}$$

$$R_n[\tau] = R[\tau] \ggg \text{sh} \tag{434}$$

  Sau phép dịch, R_{0n} co về tối đa 26 bit không dấu ($R_{0n} < 2^{26} = 67.108.864$), và $R_n[\tau]$ co về tối đa 27 bit có dấu.

▸ NHÌN THẤY VẬT LÝ

Đánh giá độ chính xác của phép chuẩn hóa động sh: Khi ta dịch phải R_0 và $R[\tau]$ đi sh bit, phần thông tin bị cắt bỏ tối đa là $2^{\text{sh}} - 1$. Với một độ dài bit xác định bitlen, giá trị nhỏ nhất của R_0 là $2^{\text{bitlen}-1}$. Vì $\text{sh} = \max(0, \text{bitlen} - 26)$, sai số tương đối do cắt cụt số học (relative truncation error) trong trường hợp xấu nhất được khống chế ở mức:

$$\epsilon_{\text{rel}} < \frac{2^{\text{sh}}}{R_0} \le \frac{2^{\text{bitlen}-26}}{2^{\text{bitlen}-1}} = 2^{-25} \approx 2{,}98 \times 10^{-8} \tag{435}$$

Thực nghiệm quét toàn bộ các độ dài bit từ 27 đến 43 trong kịch bản `verify_v3/ch08_norm_math.py` xác nhận sai số cắt cụt tương đối cực đại đạt $2{,}98020941 \times 10^{-8} \approx 2{,}98 \times 10^{-8}$, hoàn toàn nằm dưới chặn trên 2^{-25}.
Cần lưu ý: nếu đối chiếu với chỉ tiêu sai số tương đối $\le 1{,}5 \times 10^{-8}$ ghi trong tài liệu định hướng (agenda), con số đó xuất phát từ độ phân giải tỉ đối của một LSB quy trên toàn thang đo mantissa 26 bit ($2^{-26} \approx 1{,}4901 \times 10^{-8} \le 1{,}5 \times 10^{-8}$ khi giả định mẫu số đạt cực đại 2^{bitlen} thay vì cận dưới $2^{\text{bitlen}-1}$). Khi đánh giá cận dưới xấu nhất $R_0 = 2^{\text{bitlen}-1}$, chặn trên toán học chính xác là $\epsilon_{\text{rel}} < 2^{-25} \approx 2{,}98 \times 10^{-8}$. Sai số này cực kỳ nhỏ (khoảng 0,000003%) và hoàn toàn biến mất trong sai số lượng tử chung của hệ thống âm thanh 16-bit.

Tách bạch hai đại lượng: $U[\tau]$ và $S_c[\tau]$

Sau khi thực hiện các phép nhân DSP và dịch làm tròn, hệ thống tạo ra hai luồng dữ liệu độc lập:

$$U[\tau] = (R_n[\tau] \cdot C[\tau] + 2^{13}) \ggg 14 \tag{436}$$

$$\text{term}_K = (R_{0n} \cdot K[\tau] + 2^{19}) \ggg 20 \tag{437}$$

$$S_c[\tau] = U[\tau] - \text{term}_K \tag{438}$$

Hai đại lượng này phục vụ hai nhiệm vụ chuyên biệt:

- **Đại lượng** $U[\tau]$ xấp xỉ tỉ số $r(\tau) \cdot R_{0n}$, đại diện cho hàm tự tương quan chuẩn hóa thuần túy (không chứa Octave Cost). Nó được dùng riêng cho việc kiểm tra điều kiện đỉnh cục bộ ($U[\tau] > U[\tau-1]$, $U[\tau] \geq U[\tau+1]$) và nội suy parabol ở Chương 9. Vì $U[\tau]$ không bị chi phí quãng tám làm nghiêng sườn, vị trí đỉnh parabol τ^* được xác định hoàn toàn khách quan và không bị lệch tần số.
- **Đại lượng** $S_c[\tau]$ xấp xỉ $(r(\tau) - 0{,}01 \log_2(600/f)) \cdot R_{0n}$, đại diện cho điểm chi phí toàn cục của Path Finder trong Praat. Nó được dùng riêng cho việc xếp hạng các ứng viên đỉnh và đánh giá bất đẳng thức hữu thanh/vô thanh ở Chương 10.

Bảng tính tay thu nhỏ (Trace Table) trên các độ trễ tiêu biểu

Để theo dõi chính xác từng bước biến đổi dữ liệu của thuật toán trên phần cứng, Bảng 33 trình bày bảng tính tay chi tiết với một khung dữ liệu thực tế có năng lượng $R_0 = 60.000.000$ (tương ứng bitlen $= 26$, sh $= 0$, $R_{0n} = 60.000.000$) trên 4 giá trị độ trễ tiêu biểu: $\tau = 26, 27, 100, 214$.

Bảng 33: Bảng tính tay thu nhỏ theo dõi quá trình chuẩn hóa $U[\tau]$ và tính điểm $S_c[\tau]$ ($R_0 = 60.000.000$, sh $= 0$, số liệu khớp hoàn toàn với `verify_v3/ch08_norm_math.log`).

Bước tính toán / Đại lượng	$\tau = 26$	$\tau = 27$	$\tau = 100$	$\tau = 214$
Tự tương quan gốc $R[\tau]$	50.000.000	49.500.000	48.000.000	25.000.000
Hệ số dịch sh / Toán hạng $R_n[\tau]$	0 / 50.000.000	0 / 49.500.000	0 / 48.000.000	0 / 25.000.000
Hệ số bù cửa sổ $C[\tau]$ (Q2.14)	16.563	16.578	19.260	35.030
Hệ số phạt quãng tám $K[\tau]$ (Signed)	−383	+188	+19.995	+31.504
Tích $P_C = R_n[\tau] \times C[\tau]$	828.150.000.000	820.611.000.000	924.480.000.000	875.750.000.000
Làm tròn và dịch: $(P_C + 8192) \ggg 14$	**50.546.265**	**50.086.121**	**56.425.781**	**53.451.538**
Đại lượng tương quan chuẩn hóa $U[\tau]$	**50.546.265**	**50.086.121**	**56.425.781**	**53.451.538**
Tỉ số tương đương: $U[\tau]/R_{0n}$	0,842438	0,834769	0,940430	0,890859
Tích $P_K = R_{0n} \times K[\tau]$	−22.980.000.000	+11.280.000.000	+1.199.700.000.000	+1.890.240.000.000
Làm tròn và dịch: $(P_K + 524288) \ggg 20$	**−21.915**	**+10.757**	**+1.144.124**	**+1.802.673**
Lượng phạt Octave Cost (term_K)	−21.915	+10.757	+1.144.124	+1.802.673
Hiệu số $S_c[\tau] = U[\tau] - \text{term}_K$	**50.568.180**	**50.075.364**	**55.281.657**	**51.648.865**
Điểm chi phí toàn cục $S_c[\tau]$	**50.568.180**	**50.075.364**	**55.281.657**	**51.648.865**
Điểm tương đương: $S_c[\tau]/R_{0n}$	0,842803	0,834590	0,921361	0,860814

Tóm lại: Chia trực tiếp tốn tài nguyên quá lớn; gộp chi phí vào ROM nhân làm lệch đỉnh parabol từ $0{,}07$ *đến* $0{,}23$ *cent; kiến trúc trừ đúng như Praat qua ROM tích hợp* 256×32 *(1 M10K) kết hợp chuẩn hóa động sh bảo đảm sai số tương đối* $\epsilon_{rel} < 2^{-25} \approx 2{,}98 \times 10^{-8}$ *(cực đại thực nghiệm* $2{,}98 \times 10^{-8}$*, so với cận quy đổi toàn thang đo* $2^{-26} \approx 1{,}49 \times 10^{-8}$ *trong đề bài), đưa hai phép nhân vào vừa vặn đúng 2 khối DSP* 27×27 *và phân tách độc lập hai đại lượng* $U[\tau]$ *cho parabol và* $S_c[\tau]$ *cho xếp hạng.*

8.4. Tuyến thiết kế (A): Hiện thực hóa qua thư viện Intel IP (ROM: 1-PORT và LPM_MULT)

Cấu trúc khối IP và các tài liệu kỹ thuật chuẩn của Intel

Để hiện thực hóa khối chuẩn hóa cửa sổ và tính điểm Octave Cost theo đường dẫn thư viện IP của Intel trên dòng chip Cyclone V (cụ thể là chip 5CSXFC6D6F31C6N trên kit DE10-Standard), thiết kế tích hợp hai khối chức năng phần cứng được sinh từ Parameter Editor của Quartus Prime:

1. Khối bộ nhớ chỉ đọc một cổng `ROM: 1-PORT`, được hướng dẫn trong tài liệu *Embedded Memory (RAM: 1-PORT, RAM: 2-PORT, ROM: 1-PORT, and ROM: 2-PORT) User Guide* (tài liệu mã hiệu UG-01068 của Intel).
2. Khối nhân số nguyên cấu hình cao `LPM_MULT`, được chuẩn hóa trong tài liệu *Integer Arithmetic IP Cores User Guide* (tài liệu mã hiệu UG-01069 của Intel).

Giải thích chi tiết các tham số của khối IP `ROM: 1-PORT`

Khối ROM chứa bảng tra tích hợp $\{C[\tau], K[\tau]\}$ được cấu hình trong giao diện Parameter Editor với các tham số kỹ thuật then chốt:

- **Operation Mode (Chế độ hoạt động) = Single Port ROM:** Khối chỉ thực hiện đọc dữ liệu từ bảng tra cố định theo từng nhịp xung nhịp. Các hệ số $C[\tau]$ và $K[\tau]$ không bao giờ bị ghi đè trong quá trình xử lý khung âm thanh, do đó một cổng đọc độc lập là đủ, không cần cấu hình Dual-Port phức tạp.

- **Data Width (Độ rộng từ dữ liệu) = 32 bit:** Mỗi từ nhớ chứa trọn vẹn cả hai tham số: 16 bit cao $[31:16]$ dành cho hệ số chuẩn hóa $C[\tau]$ (Q2.14 không dấu) và 16 bit thấp $[15:0]$ dành cho hệ số chi phí quãng tám $K[\tau]$ (16 bit có dấu bù hai). Việc ghép chung hai tham số vào một từ nhớ 32-bit cho phép đọc đồng thời cả hai giá trị chỉ trong đúng một chu kỳ xung nhịp duy nhất.
- **Number of Words (Độ sâu từ nhớ) = 256 từ:** Dải quét độ trễ từ $\tau = 26$ đến $\tau = 214$ đòi hỏi đúng 189 từ lưu trữ. Do cấu trúc bộ giải mã địa chỉ của khối M10K hoạt động theo lũy thừa của 2, độ sâu 256 từ (tương ứng với bus địa chỉ 8-bit, addr $\in [0, 255]$) là độ sâu tối thiểu bao trọn 189 từ dùng. Các địa chỉ từ 189 đến 255 được điền số 0 và không bao giờ được truy xuất.
- **Memory Block Type (Loại khối nhớ phần cứng) = M10K:** Căn cứ theo tài liệu *Cyclone V Device Handbook, Volume 1: Device Interfaces and Integration* (CV-52003, Chương 3: "Embedded Memory Blocks in Cyclone V Devices", Bảng 3-1: "M10K Embedded Memory Block Configurations for Cyclone V Devices"), một khối M10K vật lý chứa dung lượng danh định 10.240 bit. Trong các cấu hình tổ chức độ sâu × độ rộng bit được hỗ trợ, cấu hình 256×32 nằm trọn vẹn bên trong **đúng 1 khối M10K**. Dung lượng 256 từ 32-bit tiêu tốn $256 \times 32 = 8.192$ bit ≤ 10.240 bit, chiếm 80% dung lượng của một khối M10K đơn lẻ; số lượng ALM logic tiêu tốn (nếu có để định tuyến giao tiếp) phải kiểm trong Compilation Report của Quartus Prime.
- **Clocking Method = Single Clock (`clk`):** Khối ROM đồng bộ hoàn toàn với đồng hồ chính 50 MHz của hệ thống, bảo đảm không xảy ra hiện tượng vượt miền xung nhịp (clock domain crossing).
- **Output Port Registering = Registered (`q` port):** Kích hoạt thanh ghi ngõ ra `q` bên trong khối M10K. Cấu hình này tạo ra độ trễ đọc (read latency) cố định đúng 1 chu kỳ xung nhịp tính từ thời điểm cấp địa chỉ `addr`. Thanh ghi này nằm sẵn trong silicon của khối M10K, giúp ngắt mạch đường tới hạn từ bộ giải mã địa chỉ sang ngõ ra dữ liệu, tăng tối đa tần số $F_{\max}$ mà không tốn thêm flip-flop bên ngoài ALM.
- **Memory Initialization File = `ck_rom.hex` (hoặc `ck_rom.mif`):** Chỉ định tệp khởi tạo dữ liệu nhị phân chứa 256 từ hex được sinh tự động từ kịch bản `golden_v2/gen_roms.py`.

Giải thích chi tiết các tham số của hai khối nhân `LPM_MULT`

Để hoàn tất tính toán $U[\tau]$ và $S_c[\tau]$, thiết kế sử dụng hai bộ nhân `LPM_MULT` độc lập:

1. Bộ nhân thứ nhất: Tích tương quan cửa sổ $R_n[\tau] \times C[\tau]$

- **LPM_WIDTHA = 27 bit:** Độ rộng toán hạng A, nhận giá trị tự tương quan đã chuẩn hóa động $R_n[\tau] = R[\tau] \ggg \text{sh}$. Sau phép dịch, $|R_n[\tau]| \leq R_{0n} < 2^{26}$, nên 27 bit có dấu (`signed [26:0]`) biểu diễn trọn vẹn dải giá trị từ $-67.108.864$ đến $+67.108.863$.
- **LPM_WIDTHB = 17 bit:** Độ rộng toán hạng B, nhận hệ số bù cửa sổ $C[\tau]$ từ ROM.
- **LPM_WIDTHP = 44 bit:** Độ rộng của thanh ghi tích ngõ ra ($27 + 17 = 44$ bit).
- **LPM_REPRESENTATION = "SIGNED":** Khối `LPM_MULT` chỉ có một tham số khai báo kiểu biểu diễn chung cho cả hai toán hạng. Vì $R_n[\tau]$ là số có dấu bù hai (hàm tự tương quan có thể âm), cả hai toán hạng bắt buộc phải được khai báo là "SIGNED".
- **Bẫy mở rộng bit dấu của $C[\tau]$:** Hệ số $C[\tau]$ bản chất là số không âm định dạng Q2.14 trong dải $[16563, 35030]$. Tại các độ trễ lớn $\tau \geq 170$, giá trị $C[\tau]$ vượt quá 32.767 (ví dụ $C[214] = 35030$). Nếu người thiết kế ngây thơ khai báo `LPM_WIDTHB = 16` với chế độ "SIGNED", bit 15 sẽ bị khối IP hiểu nhầm là bit dấu âm, biến 35030 thành -30506. Do đó, toán hạng B **bắt buộc phải được mở rộng lên 17 bit** với bit dấu bằng 0: `$signed({1'b0, rom_data[31:16]})`.
- **LPM_PIPELINE = 1:** Kích hoạt 1 tầng thanh ghi đường ống ngõ ra, giúp Quartus tận dụng thanh ghi tích có sẵn trong khối DSP phần cứng.
- **Multiplier Circuitry = Dedicated Multiplier Circuitry:** Ép Quartus ánh xạ phép tính vào khối Variable Precision DSP cứng của Cyclone V.

2. Bộ nhân thứ hai: Tích chi phí quãng tám $R_{0n} \times K[\tau]$

- **LPM_WIDTHA = 27 bit:** Nhận năng lượng chuẩn hóa R_{0n} (26 bit không dấu được mở rộng thêm 1 bit dấu 0 thành 27 bit có dấu: `$signed({1'b0, r0n_reg})`).
- **LPM_WIDTHB = 16 bit:** Nhận hệ số phạt quãng tám $K[\tau]$ từ ROM (16 bit có dấu bù hai, dải $[-383, +31504]$).
- **LPM_WIDTHP = 43 bit:** Độ rộng thanh ghi tích ngõ ra ($27 + 16 = 43$ bit).
- **LPM_REPRESENTATION = "SIGNED":** Khối IP xử lý phép nhân có dấu giữa $R_{0n} \geq 0$ và $K[\tau]$ (có thể âm tại $\tau = 26$).
- **LPM_PIPELINE = 1:** Kích hoạt 1 tầng thanh ghi ngõ ra trong khối DSP.

Cơ chế ánh xạ silicon: Khối Variable Precision DSP 27×27

Theo tài liệu *Cyclone V Device Handbook, Volume 1* (CV-52003, Chương 5: "Variable Precision DSP Blocks in Cyclone V Devices"), mỗi khối Variable Precision DSP của Cyclone V có thể được phần mềm Quartus cấu hình động ở một trong hai chế độ độc lập:

- Chế độ độc lập thứ nhất: Hai bộ nhân 18×18-bit có dấu độc lập.
- Chế độ độc lập thứ hai: **Một bộ nhân 27×27-bit có dấu duy nhất**.

Vì phép nhân thứ nhất đòi hỏi kích thước 27×17-bit và phép nhân thứ hai đòi hỏi 27×16-bit, cả hai phép tính đều vượt quá giới hạn 18 bit của chế độ thứ nhất, nhưng lại nằm **vừa khít bên trong giới hạn 27×27-bit của chế độ thứ hai**.

Do đó, Quartus sẽ phân bổ chính xác:

$$N_{\text{DSP}} = 1 \text{ khối DSP (cho } R_n \times C) + 1 \text{ khối DSP (cho } R_{0n} \times K) = \mathbf{2} \text{ khối Variable Precision DSP} \tag{439}$$

Tổng số khối DSP tiêu tốn trên toàn chip là đúng 2 trên tổng số 112 khối DSP có sẵn của dòng Cyclone V 5CSXFC6D6F31C6N (CV-51001, Bảng 4: "Cyclone V SX Device Features", chiếm khoảng 1,78% tài nguyên DSP). Các chỉ số tài nguyên logic ALM và tần số hoạt động tối đa F_{max} là các đại lượng phụ thuộc vào vị trí định tuyến (place-and-route) và **(phải đo)** bằng công cụ Compilation Report trong Quartus Prime.

CHI PHÍ (LUT / DSP / chu kỳ)

Cảnh báo bẫy tiêu hao tài nguyên nếu không chuẩn hóa sh: Nếu người thiết kế bỏ qua bước dịch động sh và đưa trực tiếp giá trị tự tương quan $R[\tau]$ rộng 43 bit vào nhân với $C[\tau]$ (16 bit), toán hạng 43-bit vượt xa năng lực của một khối DSP 27×27. Khi đó, toán hạng vượt quá độ rộng của khối DSP độc lập, buộc Quartus Prime phải phân rã phép nhân thành nhiều tích con và ghép nối bằng logic ALM (số khối DSP và logic phụ thuộc vào chiến lược tổng hợp và cần kiểm tra trong Compilation Report của Quartus Prime). Việc chuẩn hóa động sh giúp đưa cả hai phép nhân về dải kích thước 27×17 và 27×16, vừa vặn với chế độ 27×27 độc lập của khối Variable Precision DSP (CV-52003, Chương 5).

Đoạn mã nguyên mẫu instantiating các khối IP (IP Wrapper Snippet)

Dưới đây là đoạn mã Verilog minh họa cách ghép nối các khối IP Intel `altsyncram` và `lpm_mult` theo đúng tham số đã phân tích:

Listing 34: Ghép nối các module IP Intel ROM: 1-PORT và LPM_MULT cho chuẩn hóa và Octave Cost.

```
// 1. Khoi ROM: 1-PORT (altsyncram) chua bang tra tich hop {C[tau], K[tau]}
wire [31:0] rom_q;
altsyncram #(
    .operation_mode      ("ROM"),
    .width_a             (32),
    .widthad_a           (8),
    .numwords_a          (256),
    .outdata_reg_a       ("CLOCK0"),       // Read latency = 1 cycle
    .init_file           ("golden_v2/rom/ck_rom.hex"),
    .intended_device_family ("Cyclone V")
) u_ip_rom (
    .clock0   (clk),
    .address_a (rom_addr),                 // 8-bit addr = tau - 26
    .q_a       (rom_q)                     // [31:16]=C (Q2.14), [15:0]=K (Signed)
);

// 2. Bo nhan LPM_MULT 1: Rn[tau] x C[tau] (27-bit signed x 17-bit signed)
wire signed [43:0] prod_c_ip;
lpm_mult #(
    .lpm_widtha          (27),
    .lpm_widthb          (17),
    .lpm_widthp          (44),
    .lpm_representation  ("SIGNED"),
    .lpm_pipeline        (1),              // Registered product
    .lpm_type            ("LPM_MULT")
) u_ip_mult_c (
    .clock  (clk),
    .dataa  (rn_stage1),                   // 27-bit signed Rn[tau]
    .datab  ($signed({1'b0, rom_q[31:16]})), // 17-bit signed C[tau]
    .result (prod_c_ip)                    // 44-bit signed product
);

// 3. Bo nhan LPM_MULT 2: R0n x K[tau] (27-bit signed x 16-bit signed)
wire signed [42:0] prod_k_ip;
lpm_mult #(
    .lpm_widtha          (27),
    .lpm_widthb          (16),
    .lpm_widthp          (43),
    .lpm_representation  ("SIGNED"),
    .lpm_pipeline        (1),
    .lpm_type            ("LPM_MULT")
) u_ip_mult_k (
    .clock  (clk),
    .dataa  ($signed({1'b0, r0n_stage1})),  // 27-bit signed R0n
    .datab  ($signed(rom_q[15:0])),        // 16-bit signed K[tau]
    .result (prod_k_ip)                    // 43-bit signed product
```

```
);
```

Tóm lại: Tuyến thiết kế IP tận dụng đúng 1 khối nhớ M10K (cấu hình 256×32) và đúng 2 khối Variable Precision DSP ở chế độ 27×27 nhờ bước chuẩn hóa động sh; việc mở rộng bit dấu 0 cho hệ số $C[\tau]$ lên 17-bit là bắt buộc để tránh lỗi tràn số bù hai trong khối nhân có dấu của Intel.


8.5. Tuyến thiết kế (B): Thiết kế module HDL tự viết cho chuẩn hóa và chi phí Octave

Kiến trúc vi mô và sơ đồ khối phần cứng

Tuyến thiết kế (B) hiện thực hóa toàn bộ quá trình chuẩn hóa cửa sổ và tính điểm quãng tám bằng mã Verilog-2001 khả tổng hợp thuần túy, không phụ thuộc vào các megamodule độc quyền của Intel nhưng tái lập chính xác 100% cấu trúc đường ống và thời gian trễ của Tuyến (A). Thiết kế bao gồm hai module phối hợp chặt chẽ:

1. `ch08_ck_rom.v`: Module ROM đồng bộ 256×32-bit suy diễn trực tiếp cấu trúc M10K phần cứng.
2. `ch08_norm_score.v`: Khối điều phối tính toán đường ống 3 tầng, tích hợp bộ dò chiều dài bit R_0, bộ dịch số học động, và hai bộ nhân tích lũy DSP.

   Sơ đồ kiến trúc vi mô toàn diện của module `ch08_norm_score.v` được mô tả chi tiết trong Hình 20.



Hình 20: Sơ đồ kiến trúc vi mô phần cứng của module `ch08_norm_score.v`, minh họa ba tầng đường ống: Lập chuẩn số mũ sh và tra cứu ROM, Khối nhân kép DSP 27×27, và Tầng làm tròn hiệu số Octave Cost.

Đọc hình. Hình 20 phân định rõ luồng xử lý dữ liệu trải qua ba tầng đường ống (ngăn cách bởi các đường nét đứt màu tím):

- *Tầng 0 (Nhận R_0):* Khi tín hiệu từ khối MAC ở Chương 7 phát ra giá trị đầu tiên tại $\tau = 0$ (`in_tau = 0`), bộ giải mã ưu tiên `Priority Encoder` đo chiều dài bit $\text{len} = \text{bitlen}(R_0)$ và tính hệ số dịch $\text{sh} = \max(0, \text{len} - 26)$. Giá trị sh và $R_{0n} = R_0 \gg \text{sh}$ được chốt vào các thanh ghi `sh_reg` và `r0n_reg` tại cạnh lên xung nhịp kế tiếp.
- *Tầng 1 (Tra cứu ROM và dịch số học):* Khi luồng độ trễ $\tau \in [26, 214]$ bắt đầu đi vào, bộ sinh địa chỉ phát $\text{addr} = \tau - 26$ vào khối `ch08_ck_rom`, đồng thời bộ dịch số học thực hiện $R_n[\tau] = R[\tau] \ggg \text{sh}$. Các giá trị được chốt vào thanh ghi `rn_pipe1` sau 1 chu kỳ.
- *Tầng 2 (Nhân DSP):* Sau 1 chu kỳ đọc ROM, từ dữ liệu 32-bit được giải mã thành $C[\tau] = \text{rom_data}[31:16]$ và $K[\tau] = \text{rom_data}[15:0]$. Hai bộ nhân DSP tính toán song song: $P_C = R_n \times C$ (27s × 17s → 44s) và $P_K = R_{0n} \times K$ (27s × 16s → 43s). Kết quả tích được chốt vào `prod_c_pipe2` và `prod_k_pipe2`.
- *Tầng 3 (Làm tròn và hiệu số):* Tích P_C được cộng làm tròn $+8192$ rồi dịch phải 14 bit để tạo ra đại lượng tương quan chuẩn hóa $U[\tau]$. Tích P_K được cộng làm tròn $+524288$ rồi dịch phải 20 bit tạo ra lượng phạt term_K. Bộ trừ tính $S_c[\tau] = U[\tau] - \text{term}_K$. Tất cả kết quả được chốt vào thanh ghi ngõ ra `out_U`, `out_Sc`, `out_valid` và `out_last`.

Mã nguồn Verilog của module ROM tích hợp `ch08_ck_rom.v`

Listing 35 trình bày toàn bộ module bộ nhớ ROM một cổng đồng bộ `ch08_ck_rom.v`. Module tuân thủ chặt chẽ mẫu suy diễn bộ nhớ nhúng (RAM/ROM Inference Template) của Quartus Prime.

Listing 35: Mã nguồn Verilog module ROM tích hợp 256x32-bit (rtl/v3/ch08_ck_rom.v).

```
module ch08_ck_rom #(
    parameter integer ADDR_W    = 8,
    parameter integer DATA_W    = 32,
    parameter integer DEPTH     = 256,
    parameter         INIT_FILE = "golden_v2/rom/ck_rom.hex"
) (
    input  wire              clk,
    input  wire [ADDR_W-1:0] addr,
    output reg  [DATA_W-1:0] q
);

    // Inferred synchronous single-port ROM
    reg [DATA_W-1:0] rom [0:DEPTH-1];

```

```
26      initial begin
27          $readmemh(INIT_FILE, rom);
28      end
29
30      // Registered read (1 cycle read latency)
31      always @(posedge clk) begin
32          q <= rom[addr];
33      end
34
35  endmodule
```

Giải thích chi tiết từng dòng mã nguồn của module `ch08_ck_rom.v`:

- **Dòng 12–21:** Khai báo tham số độ rộng địa chỉ `ADDR_W = 8` ($2^8 = 256$ từ), độ rộng dữ liệu `DATA_W = 32`, độ sâu `DEPTH = 256` và đường dẫn tệp khởi tạo `INIT_FILE`.
- **Dòng 24:** Khai báo mảng bộ nhớ hai chiều `reg [DATA_W-1:0] rom [0:DEPTH-1]`. Quartus tự động nhận dạng khai báo này và ánh xạ vào cấu hình 256×32 của một khối M10K vật lý (CV-52003, Chương 3, Bảng 3-1).
- **Dòng 26–28:** Khối `initial` sử dụng hàm hệ thống `$readmemh` để nạp 256 từ mã hex từ tệp `golden_v2/rom/ck_rom.hex`. Trong quy trình tổng hợp FPGA thật trên Quartus, chỉ thị này được trình biên dịch chuyển thành dữ liệu nhị phân khởi tạo bitstream cấu hình cho khối M10K.
- **Dòng 31–33:** Khối `always @(posedge clk)` chốt dữ liệu đọc `q <= rom[addr]` ở cạnh lên xung nhịp, tạo ra độ trễ đúng 1 chu kỳ xung nhịp và bảo đảm suy diễn thành thanh ghi ngõ ra có sẵn của M10K.

Mã nguồn Verilog của module tính toán `ch08_norm_score.v`

Quá trình tính toán đường ống của khối chuẩn hóa và tính điểm được phân tách thành hai giai đoạn mã nguồn: Giai đoạn 1–2 (Dịch số học và Nhân DSP) trong Listing 36, và Giai đoạn 3 (Làm tròn và Hiệu số ngõ ra) trong Listing 37.

Listing 36: Đoạn mã Verilog Tầng 1 và Tầng 2: Tra cứu ROM, dịch số học và Khối nhân DSP kép (rtl/v3/ch08_norm_score.v).

```
99      wire [7:0]  rom_addr;
100     wire [31:0] rom_data;
101
102     assign rom_addr = (in_valid && (in_tau >= TAU_SCAN_MIN[7:0]) && (in_tau <=
            TAU_SCAN_MAX[7:0]))
103                     ? (in_tau - TAU_SCAN_MIN[7:0])
104                     : 8'd0;
105
106     ch08_ck_rom #(
107         .ADDR_W    (8),
108         .DATA_W    (32),
109         .DEPTH     (256),
110         .INIT_FILE (INIT_FILE)
111     ) u_ck_rom (
112         .clk  (clk),
113         .addr (rom_addr),
114         .q    (rom_data)
115     );
116
117     // ------------------------------------------------------------------------
118     // Pipeline Stage 1: Dynamic arithmetic shift of R[tau] and pipeline registers
119     // In lockstep with ROM read (rom_data and Stage 1 registers update on same clk edge)
120     // ------------------------------------------------------------------------
121     reg                     v_pipe1;
122     reg [7:0]               tau_pipe1;
123     reg signed [RN_W-1:0]   rn_pipe1;
124     reg [R0N_W-1:0]         r0n_pipe1;
125
126     wire signed [IN_W-1:0] r_shifted = in_R >>> sh_reg;
127
128     always @(posedge clk or negedge rst_n) begin
129         if (!rst_n) begin
130             v_pipe1   <= 1'b0;
131             tau_pipe1 <= 8'd0;
132             rn_pipe1  <= {RN_W{1'b0}};
133             r0n_pipe1 <= {R0N_W{1'b0}};
134         end else begin
```

```
            if (in_valid && (in_tau >= TAU_SCAN_MIN[7:0]) && (in_tau <=
                TAU_SCAN_MAX[7:0])) begin
                v_pipe1   <= 1'b1;
                tau_pipe1 <= in_tau;
                rn_pipe1  <= r_shifted[RN_W-1:0];
                r0n_pipe1 <= r0n_reg;
            end else begin
                v_pipe1   <= 1'b0;
                tau_pipe1 <= 8'd0;
                rn_pipe1  <= {RN_W{1'b0}};
                r0n_pipe1 <= {R0N_W{1'b0}};
            end
        end
    end

    // ----------------------------------------------------------------------
    // Pipeline Stage 2: Dual Multipliers (Rn * C and R0n * K)
    // ----------------------------------------------------------------------
    reg                     v_pipe2;
    reg [7:0]               tau_pipe2;
    reg signed [43:0]       prod_c_pipe2; // 27-bit signed * 17-bit signed -> 44-bit
        signed
    reg signed [42:0]       prod_k_pipe2; // 27-bit signed * 16-bit signed -> 43-bit
        signed
    reg [R0N_W-1:0]         r0n_pipe2;

    wire [15:0]        c_coeff = rom_data[31:16]; // Q2.14 unsigned
    wire signed [15:0] k_coeff = $signed(rom_data[15:0]); // signed 16-bit

    always @(posedge clk or negedge rst_n) begin
        if (!rst_n) begin
            v_pipe2      <= 1'b0;
            tau_pipe2    <= 8'd0;
            prod_c_pipe2 <= 44'sd0;
            prod_k_pipe2 <= 43'sd0;
            r0n_pipe2    <= {R0N_W{1'b0}};
        end else begin
            v_pipe2      <= v_pipe1;
            tau_pipe2    <= tau_pipe1;
            r0n_pipe2    <= r0n_pipe1;
            prod_c_pipe2 <= rn_pipe1 * $signed({1'b0, c_coeff});
            prod_k_pipe2 <= $signed({1'b0, r0n_pipe1}) * k_coeff;
        end
    end
```

Giải thích chi tiết các bước xử lý trong Tầng 1 và Tầng 2:

- **Dòng 102–104:** Tín hiệu địa chỉ `rom_addr` được giải mã tổ hợp trực tiếp từ `in_tau - 26` khi cờ `in_valid = 1` và $26 \leq \tau \leq 214$, cấp thẳng vào cổng địa chỉ của `ch08_ck_rom`.
- **Dòng 126:** Tín hiệu `r_shifted = in_R >>> sh_reg` thực hiện phép dịch phải số học (arithmetic right shift) giữ nguyên bit dấu của giá trị tự tương quan 48-bit có dấu. Phép toán `>>>` bảo đảm nếu $R[\tau] < 0$, các bit chèn vào phía MSB luôn là bit 1.
- **Dòng 135–140:** Tại cạnh lên xung nhịp (Tầng 1), dữ liệu `rom_data` từ ROM cùng các thanh ghi đường ống (`rn_pipe1`, `r0n_pipe1`, `tau_pipe1`, `v_pipe1`) được chốt đồng thời.
- **Dòng 158–159:** Tách từ nhớ 32-bit của ROM thành hai hệ số: `c_coeff` (16 bit cao không dấu) và `k_coeff` (16 bit thấp có dấu).
- **Dòng 172:** Phép nhân thứ nhất thực hiện `rn_pipe1 * $signed({1'b0, c_coeff})`. Việc ghép thêm bit 0 vào MSB của `c_coeff` giúp mở rộng an toàn hệ số không âm $C[\tau]$ thành số có dấu 17 bit, ngăn chặn triệt để hiện tượng tràn số âm khi $C[\tau] \geq 32768$. Tích `prod_c_pipe2` là số có dấu 44 bit.
- **Dòng 173:** Phép nhân thứ hai thực hiện `$signed({1'b0, r0n_pipe1}) * k_coeff`. Năng lượng R_{0n} (26 bit dương) được mở rộng thành 27 bit có dấu và nhân với $K[\tau]$ (16 bit có dấu). Tích `prod_k_pipe2` là số có dấu 43 bit. Cả hai phép nhân được chốt đồng thời vào thanh ghi Tầng 2 ở cạnh lên xung nhịp kế tiếp.

Listing 37: Đoạn mã Verilog Tầng 3: Làm tròn số học, dịch phân số và trừ Octave Cost (rtl/v3/ch08_norm_score.v).

```
    wire signed [43:0] c_rounded = prod_c_pipe2 + 44'sd8192;
    wire signed [29:0] u_div     = c_rounded >>> 14;

```

```
    wire signed [42:0] k_rounded = prod_k_pipe2 + 43'sd524288;
    wire signed [22:0] k_div     = k_rounded >>> 20;

    wire signed [29:0] sc_diff   = u_div - {{7{k_div[22]}}, k_div};

    always @(posedge clk or negedge rst_n) begin
        if (!rst_n) begin
            out_valid <= 1'b0;
            out_tau   <= 8'd0;
            out_U     <= {OUT_W{1'b0}};
            out_Sc    <= {OUT_W{1'b0}};
            out_R0n   <= {R0N_W{1'b0}};
            out_sh    <= 5'd0;
            out_last  <= 1'b0;
        end else begin
            out_valid <= v_pipe2;
            out_tau   <= tau_pipe2;
            out_U     <= u_div[OUT_W-1:0];
            out_Sc    <= sc_diff[OUT_W-1:0];
            out_R0n   <= r0n_pipe2;
            out_sh    <= sh_reg;
            out_last  <= v_pipe2 && (tau_pipe2 == TAU_SCAN_MAX[7:0]);
        end
    end
```

Giải thích chi tiết các bước xử lý trong Tầng 3:

- **Dòng 180–181:** Phép cộng hằng số làm tròn $+8192$ (tương ứng $+2^{13}$, nửa LSB của định dạng phân số 14 bit) và phép dịch phải số học `>>> 14` thực hiện phép chia nguyên làm tròn chuẩn xác cho 2^{14}, tạo ra đại lượng tương quan chuẩn hóa $U[\tau]$ (28 bit có dấu).
- **Dòng 183–184:** Phép cộng hằng số làm tròn $+524288$ (tương ứng $+2^{19}$, nửa LSB của định dạng phân số 20 bit) và phép dịch phải số học `>>> 20` tạo ra lượng phạt chi phí quãng tám term$_K$ (23 bit có dấu).
- **Dòng 186:** Bộ trừ thực hiện phép trừ đại số $S_c[\tau] = U[\tau] - \text{term}_K$. Biểu thức `{{7{k_div[22]}}, k_div}` thực hiện mở rộng bit dấu tường minh từ 23 bit lên 30 bit có dấu trước khi trừ, bảo đảm tính đúng đắn khi term$_K$ âm (tại $\tau = 26$).
- **Dòng 188–206:** Khối `always` chốt toàn bộ các kết quả ngõ ra vào thanh ghi: cờ `out_valid`, chỉ số trễ `out_tau`, các giá trị $U[\tau]$, $S_c[\tau]$, R_{0n}, sh và cờ báo hoàn tất lag cuối cùng `out_last = (tau == 214)`.

Cơ sở bảo đảm tính tương đương định thời và độ chính xác giữa HDL và Tuyến IP

Sự tương đương toán học và định thời giữa module HDL tự viết và cấu hình Intel IP được bảo đảm bởi ba yếu tố kiến trúc:

1. **Độ trễ đường ống (Latency):** Khối IP `altsyncram` có trễ đọc 1 chu kỳ; khối `LPM_MULT` có trễ 1 chu kỳ (`LPM_PIPELINE = 1`). Module HDL tự viết cấp địa chỉ tổ hợp cho khối ROM để dữ liệu `rom_data` sẵn sàng cùng nhịp với Tầng 1, tiếp đến Tầng 2 chốt tích nhân (`rn_pipe1` → `prod_c_pipe2`), và Tầng 3 chốt ngõ ra làm tròn. Thiết kế gồm 3 tầng thanh ghi đường ống; kết quả hợp lệ xuất hiện sau đúng 2 chu kỳ kể từ khi Tầng 1 lấy mẫu dữ liệu ngõ vào.
2. **Thông lượng liên tục (Throughput):** Cả hai tuyến đều có thông lượng đạt 1 kết quả/chu kỳ (zero-bubble streaming pipeline). Khi 189 độ trễ được phát liên tục, 189 kết quả hợp lệ nối đuôi nhau xuất hiện ở ngõ ra sau các nhịp trễ ban đầu.
3. **Khớp bit làm tròn:** Cả hai tuyến đều áp dụng chung công thức cộng nửa LSB dương ($+2^{13}$ và $+2^{19}$) trước khi dịch phải số học bù hai, triệt tiêu mọi sai số cắt cụt (truncation bias).

Bảng đối chiếu dòng mã nguồn giữa Python Twin và Verilog HDL

Bảng 34 đối chiếu chi tiết từng dòng lệnh giữa hàm cập nhật `step()` của mô hình song sinh Python (`verify_v3/ch08_twin.py`) và mã nguồn phần cứng Verilog (`rtl/v3/ch08_norm_score.v`).

Đổi lựa chọn thì sao? Nếu người thiết kế quyết định xóa bỏ thanh ghi Tầng 2 và đưa tích số P_C, P_K thẳng vào bộ cộng làm tròn Tầng 3 trong cùng một chu kỳ (giảm độ trễ từ 3 xuống 2 nhịp): đường tới hạn sẽ kéo dài từ ngõ ra của khối M10K, đi qua bộ nhân DSP 27×27, đi tiếp qua bộ cộng 44-bit rồi mới tới thanh ghi ngõ ra. Trên chip Cyclone V tốc độ chậm (speed grade -6), quãng đường điện dài này có thể làm giảm tần số hoạt động tối đa F_{max} (phải đo trong Quartus Prime). Việc duy trì cấu trúc 3 tầng giúp ngắt mạch các đường trễ tổ hợp dài và bảo đảm độ ổn định định thời (Fmax và tài nguyên cụ thể phải đo trong Quartus Prime).

*Tóm lại: Module HDL tự viết phản ánh trung thực kiến trúc silicon M10K và DSP của Cyclone V; thiết kế đường ống 3 tầng phân tách quãng đường điện, đạt thông lượng 1 kết quả/chu kỳ và được thiết kế để khớp từng bit lẫn từng chu kỳ với mô hình song sinh Python (kết quả mô phỏng: **[TODO: box]**).*

8.6. Mô hình song sinh Python Twin và kịch bản kiểm chứng mô phỏng Testbench

Nguyên tắc thiết kế mô hình song sinh (Python Twin) Để bảo đảm thiết kế phần cứng không có độ lệch số học hay sai pha chu kỳ so với thuật toán mẫu, một mô hình song sinh bit-exact và cycle-accurate được xây dựng bằng Python trong tệp tin

Bảng 34: Đối chiếu chi tiết giữa mô hình song sinh Python Twin và mã nguồn Verilog HDL.

Dòng Python Twin	Dòng Verilog HDL	Ý nghĩa kỹ thuật và cơ chế hoạt động
Dòng 89–94	Dòng 80–84, 129–134, 162–168, 189–197	Khởi tạo và reset tích cực mức thấp, xóa toàn bộ các thanh ghi trạng thái đường ống về 0.
Dòng 160–166	Dòng 85–90	Bắt cờ $\tau = 0$, tính chiều dài bit $\text{bitlen}(R_0)$ và chốt hệ số dịch sh cùng $R_{0n} = R_0 \gg \text{sh}$.
Dòng 146–155	Dòng 102–104, 126, 135–147	Tầng 1: Sinh địa chỉ addr $= \tau - 26$, thực hiện dịch số học $R_n[\tau] = R[\tau] \ggg \text{sh}$ vào thanh ghi `rn_pipe1`.
Dòng 127–135	Dòng 158–159, 169–174	Tầng 2: Nhân song song hai tích $P_C = R_n \times C[\tau]$ (27s × 17s) và $P_K = R_{0n} \times K[\tau]$ (27s × 16s).
Dòng 107	Dòng 180–181	Tầng 3: Làm tròn cộng 2^{13} và dịch phải 14 bit tạo đại lượng tương quan chuẩn hóa $U[\tau]$.
Dòng 108	Dòng 183–184	Tầng 3: Làm tròn cộng 2^{19} và dịch phải 20 bit tạo lượng phạt Octave Cost term_K.
Dòng 109	Dòng 186	Tầng 3: Trừ đại số $S_c[\tau] = U[\tau] - \text{term}_K$ tạo điểm chi phí toàn cục cho xếp hạng ứng viên.
Dòng 181–187, 189–197	Dòng 188–206	Cạnh lên xung nhịp: Chốt đồng thời ngõ ra `out_valid`, `out_U`, `out_Sc`, `out_last` vào flip-flop.

`verify_v3/ch08_twin.py`. Mô hình này không sử dụng các hàm số học dấu phẩy động của thư viện cấp cao mà mô phỏng trực tiếp từng thanh ghi flip-flop và các phép toán số học nhị phân của phần cứng:

1. **Cơ chế dịch số học và bitlen**: Tính số bit có nghĩa $\text{bitlen}(R_0)$ để xác định $\text{sh} = \max(0, \text{bitlen}(R_0) - 26)$, sau đó áp dụng phép dịch phải số học cho $R[\tau]$ và R_0.
2. **Mô phỏng đường ống 3 nhịp**: Lưu trữ trạng thái của 3 tầng đường ống (`v_pipe1`, `v_pipe2`, `out_valid`) cùng các thanh ghi dữ liệu trung gian (`rn_pipe1`, `prod_c_pipe2`, `prod_k_pipe2`).
3. **Cơ chế làm tròn nửa lên có bù**: Khớp chính xác thuật toán cộng 2^{13} trước khi dịch phải 14 bit cho $U[\tau]$, và cộng 2^{19} trước khi dịch phải 20 bit cho term_K.

Đoạn mã nguồn then chốt từ dòng 99 đến dòng 166 trong phương thức `step()` của lớp `Ch08NormTwin` được thể hiện trong Liệt kê 38.

Listing 38: Đoạn mã then chốt của mô hình song sinh Python Twin (`verify_v3/ch08_twin.py`).

```
99          if self.v_pipe2:
100             next_out_valid = 1
101             next_out_tau = self.tau_pipe2
102             next_out_R0n = self.r0n_pipe2
103             next_out_sh = self.sh_reg
104             next_out_last = 1 if self.tau_pipe2 == K.TAU_SCAN_MAX else 0
105
106             # Rounding and shifts
107             u_div = (self.prod_c_pipe2 + 8192) >> 14
108             k_div = (self.prod_k_pipe2 + 524288) >> 20
109             sc_diff = u_div - k_div
110
111             # Clamp to 28-bit signed integer range for bit-exact HDL matching
112             # Signed 28-bit range: [-134217728, 134217727]
113             next_out_U = ((u_div + (1 << 27)) % (1 << 28)) - (1 << 27)
114             next_out_Sc = ((sc_diff + (1 << 27)) % (1 << 28)) - (1 << 27)
115         else:
116             next_out_valid = 0
117             next_out_tau = 0
118             next_out_U = 0
119             next_out_Sc = 0
120             next_out_R0n = self.r0n_pipe2
121             next_out_sh = self.sh_reg
122             next_out_last = 0
123
124         # ------------------------------------------------------------------
125         # Next state computation for Stage 2 (Multiplication)
126         # ------------------------------------------------------------------
127         if self.v_pipe1:
```

```
            next_v_pipe2 = 1
            next_tau_pipe2 = self.tau_pipe1
            next_r0n_pipe2 = self.r0n_pipe1
            tau = self.tau_pipe1
            c_coeff = self.C[tau]
            k_coeff = self.K[tau]
            next_prod_c = self.rn_pipe1 * c_coeff
            next_prod_k = self.r0n_pipe1 * k_coeff
        else:
            next_v_pipe2 = 0
            next_tau_pipe2 = 0
            next_r0n_pipe2 = 0
            next_prod_c = 0
            next_prod_k = 0

        # ------------------------------------------------------------------------
        # Next state computation for Stage 1 (Combinational ROM Address & Shift)
        # ------------------------------------------------------------------------
        if in_valid and (K.TAU_SCAN_MIN <= in_tau <= K.TAU_SCAN_MAX):
            next_v_pipe1 = 1
            next_tau_pipe1 = in_tau
            next_rn_pipe1 = in_R >> self.sh_reg
            next_r0n_pipe1 = self.r0n_reg
        else:
            next_v_pipe1 = 0
            next_tau_pipe1 = 0
            next_rn_pipe1 = 0
            next_r0n_pipe1 = 0

        # ------------------------------------------------------------------------
        # Latch R0 when in_tau == 0
        # ------------------------------------------------------------------------
        if in_valid and (in_tau == 0):
            r0_val = max(0, in_R)
            r0_bitlen = self.calc_bitlen(r0_val)
            sh_val = max(0, r0_bitlen - 26)
            self.sh_reg = sh_val
            self.r0n_reg = r0_val >> sh_val
```

Giải thích từng dòng mã nguồn Python Twin

- **Dòng 99–104**: Kiểm tra cờ hợp lệ tầng 2 `self.v_pipe2`. Nếu tích số đã sẵn sàng, gán cờ hợp lệ ngõ ra `next_out_valid = 1`, chốt chỉ số τ, truyền giá trị R_{0n} và sh. Dòng 104 kiểm tra điều kiện kết thúc khung $\tau = 214$ để kích hoạt cờ `next_out_last = 1`.
- **Dòng 106–109**: Thực hiện làm tròn số học đối xứng: tích P_C được cộng 8.192 (2^{13}) trước khi dịch phải 14 bit; tích P_K được cộng 524.288 (2^{19}) trước khi dịch phải 20 bit. Sau đó, điểm toàn cục `sc_diff` được tính bằng hiệu đại số trực tiếp.
- **Dòng 111–114**: Ép dải số nguyên có dấu 28-bit (tương ứng phạm vi $[-134.217.728, 134.217.727]$) để bảo đảm phản ánh chính xác từng bit cắt của thanh ghi phần cứng.
- **Dòng 115–122**: Nhánh `else` khi không có dữ liệu hợp lệ ở tầng 2: xóa cờ ngõ ra về 0.
- **Dòng 127–135**: Tầng 2 kích hoạt khi có cờ `self.v_pipe1`. Truy xuất hệ số $C[\tau]$ và $K[\tau]$ từ mảng ROM nạp trước, sau đó nhân số học với $R_n[\tau]$ và R_{0n} tạo ra các tích trung gian `next_prod_c` và `next_prod_k`.
- **Dòng 146–155**: Tầng 1 kích hoạt khi có `in_valid = 1` và $26 \le \tau \le 214$. Dịch phải số học ngõ vào $R[\tau]$ theo lượng dịch sh đã chốt tại $\tau = 0$, đồng thời đồng bộ R_{0n} vào thanh ghi `next_r0n_pipe1`.
- **Dòng 160–166**: Bắt cờ $\tau = 0$ khi bắt đầu khung mới: đo chiều dài bit R_0, tính hệ số dịch $\text{sh} = \max(0, \text{bitlen} - 26)$ và lưu $R_{0n} = R_0 \gg \text{sh}$.

Quy ước lấy mẫu 2 pha trong Testbench (Sampling Convention) Để việc kiểm chứng giữa mô hình song sinh phần mềm và mô phỏng RTL Icarus Verilog hoàn toàn nhất quán và không phát sinh lỗi lệch nhịp chu kỳ (tương tự bài học rút ra từ Chương 3), quy ước lấy mẫu 2 pha nghiêm ngặt được áp dụng:

1. **Pha 1 (Lái tín hiệu ngõ vào)**: Tín hiệu ngõ vào (`rst_n`, `in_valid`, `in_tau`, `in_R`) được kích hoạt tại sườn âm xung nhịp (`@(negedge clk)`) hoặc duy trì ổn định trong pha mức thấp của xung nhịp. Các ngõ ra tổ hợp (nếu có) được kiểm tra sau trễ 1 ns (`#1`).
2. **Pha 2 (Kiểm tra thanh ghi ngõ ra)**: Chờ đến cạnh lên kế tiếp của xung nhịp (`@(posedge clk)`), thêm một độ trễ giữ an toàn 1 ns (`#1`) để phần cứng hoàn tất việc chốt dữ liệu vào các flip-flop ngõ ra. Sau đó, toàn bộ các cổng `out_valid`, `out_tau`, `out_U`, `out_Sc`, `out_R0n`, `out_sh`, `out_last` được so sánh đồng thời từng bit với vectơ kỳ vọng sinh ra từ Python Twin.

Testbench không dừng đột ngột khi gặp lỗi mà tiếp tục chạy hết toàn bộ tệp kích thích để thống kê chính xác tổng số lỗi so sánh (`Total comparison errors: N`).

Không gian kích thích kiểm chứng (Stimulus Suite) Kịch bản kiểm chứng bao gồm tổng cộng 1.214 chu kỳ mô phỏng trong tệp tin `verify_v3/tb_ch08_norm_stim.txt`, quét qua 5 khung tín hiệu điển hình và khắc nghiệt:

1. **Khung 0 (Tín hiệu sạch, $F_0 = 80$ Hz)**: Biên độ hài cao, $\tau = 200$, tỷ số SNR 30 dB, kiểm tra khả năng bắt đỉnh tương quan và chuẩn hóa trong điều kiện lý tưởng.
2. **Khung 1 (Tín hiệu nhiễu, $F_0 = 160$ Hz, SNR 5 dB)**: Nhiễu Gauss trắng lớn khiến tương quan suy giảm, kiểm tra độ ổn định của Octave Cost khi các đỉnh giả xuất hiện.
3. **Khung 2 (Khung cưỡng bức biên độ cực đại, Stress Frame)**: Tín hiệu dạng sóng 32.767 (full-scale), năng lượng $R_0 \approx 6{,}85 \times 10^{11}$ đòi hỏi hệ số dịch sh $= 14$, kiểm tra tuyệt đối không tràn số ở các bộ nhân DSP và thanh ghi 44-bit.
4. **Khung 3 (Khung biên độ nhỏ, Small Amplitude)**: Biên độ tín hiệu nhỏ ($A = 300$), $R_0 < 2^{26}$ dẫn đến sh $= 0$, kiểm tra mạch hoạt động chính xác khi không cần dịch bit.
5. **Khung 4 (Khung khoảng lặng, Silence Frame)**: Tín hiệu mức ngầm ($A = 10$), $R_0 \approx 0$, kiểm tra hành vi mạch khi năng lượng bằng 0 và tính ổn định của cờ ngõ ra.
6. **Bong bóng đường ống (Pipeline Bubbles)**: Chèn các chu kỳ ngắt quãng có chủ đích (`in_valid = 0` trong 1 đến 3 nhịp) giữa quá trình quét τ nhằm chứng minh đường ống xử lý trơn tru các khoảng trống mà không làm sai lệch kết quả của các mẫu liền kề.

Kết quả chạy Icarus Verilog chu kỳ-đối-chu kỳ (Reviewer)

[TODO: box: reviewer fills real numbers after running run_ch08_iverilog.sh]

Tóm lại: Mô hình song sinh Python Twin và testbench 2 pha cung cấp một cơ chế đối soát chu kỳ-đối-chu kỳ chặt chẽ trên 1.214 vectơ kiểm chứng, bảo đảm tính toàn vẹn chức năng của bộ chuẩn hóa và tính điểm Octave trước khi triển khai lên phần cứng thực tế.

8.7. Bảng so sánh tổng hợp giữa Intel IP và HDL, quy ước kiểm chứng và bài tập cuối chương

So sánh tổng hợp giữa Tuyến (A) Intel IP và Tuyến (B) HDL tự viết Bảng 35 cung cấp một đối sánh toàn diện giữa hai tuyến thiết kế xét trên các tiêu chí tài nguyên silicon, hiệu năng chu kỳ và tính khả chuyển kiểm chứng.

Bảng 35: So sánh tổng hợp giữa Tuyến (A) Intel Megafunction IP và Tuyến (B) HDL tự viết.

Tiêu chí	Tuyến (A) Intel IP	Tuyến (B) HDL tự viết	Đánh giá kỹ thuật
Khối nhớ ROM	ROM: 1-PORT `altsyncram` (256×32), 1 M10K (CV-52003, Sec 3-1)	Mảng Verilog nạp `$readmemh`, tự động suy luận 1 M10K	Cả hai tuyến dùng đúng 1 M10K block ($8.192 \leq 10.240$ bit).
Bộ nhân DSP	2 khối `LPM_MULT` 27×27 có dấu (UG-01083)	Toán tử `*` có ép kiểu `$signed`, suy luận 2 DSP	Cả hai tuyến chiếm đúng 2 khối Variable Precision DSP 27×27.
Tài nguyên ALM	(Phải đo trong Quartus)	(Phải đo trong Quartus)	Số lượng ALM phụ thuộc vào bộ tổng hợp logic và vị trí định tuyến; cần kiểm tra trong Compilation Report của Quartus Prime.
Độ trễ chu kỳ	3 chu kỳ xung nhịp	3 chu kỳ xung nhịp	Hoàn toàn đồng nhất về độ trễ xử lý.
Thông lượng	1 kết quả / chu kỳ	1 kết quả / chu kỳ	Xử lý đường ống liên tục 192 nhịp cho toàn dải $\tau \in [26, 214]$.
Mô phỏng độc lập	Cần thư viện độc quyền `altera_mf`, `220model`	Hoàn toàn trung lập, chạy trực tiếp trên Icarus Verilog 12	Tuyến B vượt trội về tính khả chuyển và gỡ lỗi độc lập mã nguồn mở.

Bài tập cuối chương có lời giải chi tiết **Bài tập 8.1 (Tính toán thủ công hệ số ROM $C[\tau]$ và $K[\tau]$):** Cho mẫu cửa sổ Hanning $N = 638$, tần số lấy mẫu $f_s = 16.000$ Hz, $F_{0,\min} = 75$ Hz, hệ số phạt octaveCost $= 0{,}01$. Biết năng lượng chuẩn hóa của cửa sổ tại trễ 0 là $R_w[0] = 257.295.365.938$, tại $\tau = 50$ là $R_w[50] = 247.130.793.216$, và tại $\tau = 100$ là $R_w[100] = 218.869.510.864$. Hãy tính toán giải tích hệ số khuếch đại $C[\tau]$ (định dạng Q2.14) và hệ số phạt $K[\tau]$ (định dạng số nguyên có dấu 16-bit) tại $\tau = 50$ và $\tau = 100$. Đối chiếu với giá trị từ bộ nhớ trong tệp `ck_rom.hex`.

Lời giải:

1. **Tại** $\tau = 50$: Tỷ số suy giảm cửa sổ là $r_w[50] = R_w[50]/R_w[0] = 247.130.793.216/257.295.365.938 \approx 0{,}960494$. Hệ số $C[50]$ ở định dạng Q2.14 là:

$$C[50] = \text{round}\left(\frac{16.384}{r_w[50]}\right) = \text{round}\left(\frac{16.384}{0{,}960494}\right) = \text{round}(17.057{,}88) = 17.058 = \texttt{0x42A2}. \tag{440}$$

Tần số cơ bản tương ứng là $f_0 = 16.000/50 = 320$ Hz. Chi phí Octave nguyên bản là $\text{cost} = 0{,}01 \cdot \log_2(320/75) \approx 0{,}020931$. Hệ số bù trừ $K[50]$ chuẩn hóa theo Praat (với độ dời bù hằng số $0{,}03$) là:

$$K[50] = \text{round}\left((0{,}03 - 0{,}020931) \times 2^{20}\right) = \text{round}(0{,}009069 \times 1.048.576) = 9.509 = \texttt{0x2525}. \tag{441}$$

Từ dữ liệu 32-bit tại địa chỉ tương đối $\text{addr} = 50 - 26 = 24$ trong `ck_rom.hex` là `0x42A22525`, chứa đúng nửa cao `0x42A2` ($C[50] = 17.058$) và nửa thấp `0x2525` ($K[50] = 9.509$).

2. **Tại** $\tau = 100$: Tỷ số suy giảm cửa sổ là $r_w[100] = 218.869.510.864/257.295.365.938 \approx 0{,}850654$.

$$C[100] = \text{round}\left(\frac{16.384}{0{,}850654}\right) = \text{round}(19.260{,}46) = 19.260 = \texttt{0x4B3C}. \tag{442}$$

Tần số tương ứng là $f_0 = 16.000/100 = 160$ Hz. Chi phí Octave nguyên bản là $\text{cost} = 0{,}01 \cdot \log_2(160/75) \approx 0{,}010931$.

$$K[100] = \text{round}\left((0{,}03 - 0{,}010931) \times 2^{20}\right) = \text{round}(0{,}019069 \times 1.048.576) = 19.995 = \texttt{0x4E1B}. \tag{443}$$

Từ dữ liệu 32-bit tại địa chỉ $\text{addr} = 100 - 26 = 74$ là `0x4B3C4E1B`, khớp hoàn toàn từng bit với `ck_rom.hex`.

Bài tập 8.2 (Đánh đổi tài nguyên DSP khi có và không có bộ dịch động sh): Giả sử bộ ước lượng không áp dụng kỹ thuật dịch động $\text{sh} = \max(0, \text{bitlen}(R_0) - 26)$ mà giữ nguyên độ rộng đầy đủ của giá trị tự tương quan $R[\tau]$ (độ rộng 43-bit có dấu). Hãy phân tích cấu trúc phần cứng cần thiết trên FPGA Cyclone V để thực hiện hai phép nhân $R[\tau] \times C[\tau]$ và $R_0 \times K[\tau]$. So sánh số lượng khối DSP và chi phí diện tích silicon giữa hai phương án.

Lời giải:

1. **Trường hợp không chuẩn hóa (Toán hạng 43-bit có dấu)**: Toán hạng $R[\tau]$ có 43 bit có dấu, trong khi $C[\tau]$ có 17 bit có dấu và $K[\tau]$ có 16 bit có dấu. Khối Variable Precision DSP của Cyclone V (CV-52003, Chương 5: "Variable Precision DSP Blocks in Cyclone V Devices") ở chế độ độc lập hỗ trợ tối đa phép nhân 27×27 có dấu hoặc hai phép nhân 18×18 độc lập. Để thực hiện phép nhân 43×17 bit, toán hạng vượt quá độ rộng của khối DSP độc lập, buộc trình biên dịch Quartus phải phân rã toán hạng thành các phần nhỏ hơn và sử dụng logic ALM để ghép nối kết quả (số lượng khối DSP và ALM cụ thể phải đo trong Quartus Prime).
2. **Trường hợp có chuẩn hóa động sh**: Giá trị $R_n[\tau] = R[\tau] \ggg \text{sh}$ được ép dải nghiêm ngặt dưới 2^{26}, vừa vặn hoàn hảo trong biểu diễn 27 bit có dấu (`signed [26:0]`). Phép nhân $R_n \times C$ (27s × 17s) và $R_{0n} \times K$ (27s × 16s) nằm trọn vẹn bên trong năng lực của 2 khối DSP 27×27 độc lập mà không cần phân rã toán hạng hay ghép thêm tầng cộng ALM ngoại vi.
3. **Kết luận**: Chuẩn hóa động sh giúp tối giản cấu trúc tính toán, đưa các phép nhân về dải kích thước hỗ trợ nguyên bản của khối Variable Precision DSP trên Cyclone V, giảm tải tài nguyên và cải thiện đường trễ định thời (số liệu ALM và F_{max} phải đo trong Quartus Prime).

Bài tập 8.3 (Dẫn xuất giải tích độ lệch đỉnh parabol do hàm trọng số thiên vị): Giả sử xung quanh đỉnh cực đại rời rạc τ_p, hàm tự tương quan chuẩn hóa đối xứng cục bộ có dạng: $U[\tau_p - 1] = y_0 - a$, $U[\tau_p] = y_0$, $U[\tau_p + 1] = y_0 - a$ (với $a > 0$ là độ nhọn đỉnh, độ dời lý tưởng $\delta_{\text{ideal}} = 0$). Nếu áp dụng phương pháp nhân thiên vị tần số cao với hàm trọng số $m(\tau) = (f_s/(600 \cdot \tau))^{0{,}01}$, hãy khai triển Taylor hàm trọng số quanh τ_p, xác định độ dịch đỉnh nội suy parabol δ_S và chứng minh sai số tần số phát sinh luôn nhỏ hơn $0{,}5$ cent.

Lời giải:

1. Khai triển Taylor bậc nhất của $m(\tau)$ xung quanh τ_p:

$$m(\tau) \approx m_0\left(1 - \gamma(\tau - \tau_p)\right), \quad \text{với } \gamma = \frac{0{,}01}{\tau_p} > 0, \quad m_0 = m(\tau_p). \tag{444}$$

Ba giá trị mẫu mới sau khi nhân trọng số là:

$$S_- = U[\tau_p - 1] \cdot m(\tau_p - 1) = (y_0 - a) \cdot m_0(1 + \gamma), \tag{445}$$
$$S_0 = U[\tau_p] \cdot m(\tau_p) = y_0 \cdot m_0, \tag{446}$$
$$S_+ = U[\tau_p + 1] \cdot m(\tau_p + 1) = (y_0 - a) \cdot m_0(1 - \gamma). \tag{447}$$

2. Tử số và mẫu số của công thức nội suy parabol:

$$\text{num}_S = S_+ - S_- = (y_0 - a)m_0(1 - \gamma - (1 + \gamma)) = -2\gamma(y_0 - a)m_0, \tag{448}$$
$$\text{den}_S = 2S_0 - S_- - S_+ = m_0\left[2y_0 - (y_0 - a)(1 + \gamma + 1 - \gamma)\right] = 2am_0. \tag{449}$$

3. Độ lệch đỉnh nội suy δ_S:

$$\delta_S = 0{,}5 \cdot \frac{\text{num}_S}{\text{den}_S} = 0{,}5 \cdot \frac{-2\gamma(y_0 - a)m_0}{2am_0} = -\frac{0{,}005}{\tau_p} \cdot \frac{y_0 - a}{a} < 0. \tag{450}$$

Dấu âm chứng minh rằng đỉnh luôn bị kéo lệch về phía τ nhỏ hơn (tần số cao hơn).

4. Quy đổi sai số tần số sang đơn vị cent: Độ dịch tần số tương đối $\frac{\Delta f}{f} \approx -\frac{\delta_S}{\tau_p} = \frac{0{,}005}{\tau_p^2} \cdot \frac{y_0 - a}{a}$. Sai số cent là:

$$\Delta\text{cent} = 1200 \cdot \log_2\left(1 + \frac{\Delta f}{f}\right) \approx \frac{1200}{\ln 2} \cdot \frac{\Delta f}{f} \approx 1731{,}23 \cdot \frac{0{,}005}{\tau_p^2} \cdot \frac{y_0 - a}{a}. \tag{451}$$

Với $\tau_p = 100$ ($F_0 = 160$ Hz) và tỷ số độ nhọn đỉnh thông thường $(y_0 - a)/a \approx 10$, ta tính được:

$$\Delta\text{cent} \approx 1731{,}23 \cdot \frac{0{,}005}{10.000} \cdot 10 \approx 0{,}0087 \text{ cent} \ll 0{,}5 \text{ cent}. \tag{452}$$

Ngay cả trong các thử nghiệm khắc nghiệt nhất với nhiều thành phần sóng hài ở dải 80–550 Hz, sai số đo được chỉ nằm trong khoảng 0,07 đến 0,23 cent (nhỏ hơn nhiều ngưỡng cảm nhận 5–10 cent của thính giác người). Tuy nhiên, để bảo đảm tính chuẩn xác tuyệt đối theo Praat 7.0.03, kiến trúc giữ nguyên $U[\tau]$ cho nội suy parabol và chỉ dùng $S_c[\tau]$ để xếp hạng ứng viên.

Bài tập 8.4 (Chứng minh dải động và tính không tràn số của thanh ghi 28-bit): Chứng minh rằng với mọi khung tín hiệu âm thanh và mọi độ trễ $\tau \in [26, 214]$, các giá trị $U[\tau]$ và $S_c[\tau]$ luôn nằm trọn vẹn trong dải biểu diễn số nguyên có dấu 28-bit $[-134.217.728, 134.217.727]$ mà không bao giờ xảy ra tràn số.

Lời giải:

1. Theo định nghĩa của hệ số dịch động: $R_{0n} = R_0 \gg \text{sh} < 2^{26} = 67.108.864$. Theo bất đẳng thức Cauchy-Schwarz đối với hàm tự tương quan có cửa sổ: $|R[\tau]| \le R_0 \cdot r_w[\tau]$, suy ra $|R_n[\tau]| \le R_{0n} \cdot r_w[\tau] < 2^{26} \cdot r_w[\tau]$.
2. Hệ số $C[\tau]$ được định nghĩa là $C[\tau] \approx 16.384/r_w[\tau]$. Do đó, tích $P_C = R_n[\tau] \times C[\tau]$ thỏa mãn:

$$|P_C| \le (R_{0n} \cdot r_w[\tau]) \times \frac{16.384}{r_w[\tau]} = 16.384 \cdot R_{0n} < 16.384 \times 2^{26} = 2^{40}. \tag{453}$$

Sau khi làm tròn và dịch phải 14 bit:

$$|U[\tau]| = \left| \frac{P_C + 8.192}{16.384} \right| \approx R_{0n} < 2^{26} = 67.108.864. \tag{454}$$

Với $\tau = 214$, $C[214] = 35.030$, giá trị cực đại lý thuyết đạt $|U[\tau]| \le R_{0n} \times (35.030/16.384) \approx 2{,}138 \cdot R_{0n} < 2{,}138 \times 2^{26} \approx 1{,}435 \times 2^{27}$ (tương đương 27,52 bit). Do đó, thanh ghi có dấu 28-bit hoàn toàn chứa được giá trị này.

3. Xét thành phần phạt Octave Cost $\text{term}_K = (R_{0n} \times K[\tau] + 2^{19}) \gg 20$: Hệ số $K[\tau] \in [-383, 31.504]$. Cực đại đạt được tại $\tau = 214$ với $K[214] = 31.504 < 32.768 = 2^{15}$. Khi đó:

$$\text{term}_K \approx R_{0n} \times \frac{31.504}{2^{20}} < \frac{2^{26} \times 2^{15}}{2^{20}} = 2^{21} = 2.097.152. \tag{455}$$

Lượng phạt chiếm tối đa khoảng 3% giá trị của R_{0n}.

4. Điểm chi phí toàn cục $S_c[\tau] = U[\tau] - \text{term}_K$ thỏa mãn:

$$|S_c[\tau]| \le |U[\tau]| + |\text{term}_K| < 1{,}435 \times 2^{27} + 2^{21} \approx 70.000.000 < 134.217.727 = 2^{27} - 1. \tag{456}$$

Giá trị tối đa của $|S_c[\tau]|$ chỉ chiếm khoảng 52% dải biểu diễn của thanh ghi 28-bit có dấu. Mạch luôn bảo đảm khoảng dự trữ an toàn gần 1 bit, triệt tiêu hoàn toàn nguy cơ tràn số trong mọi tình huống.

Tóm lại: Toàn bộ cấu trúc chuẩn hóa tự tương quan và tính điểm Octave Cost được hoàn thiện với độ chính xác cao, cân bằng hiệu quả giữa tài nguyên phần cứng M10K/DSP và tính toàn vẹn toán học của thuật toán Praat 7.0.03 trên FPGA Cyclone V.

Chương 9. Tìm đỉnh, nội suy parabol, $F_0 = f_s/\tau^*$ và bộ chia

▶ MỤC TIÊU HỌC TẬP

- Thấu hiểu bản chất vật lý và nguồn gốc toán học của giới hạn lấy mẫu rời rạc: chứng minh bước nhảy chu kỳ 1 mẫu giữa $\tau = 31$ và $\tau = 32$ tạo ra khoảng cách tần số lên tới $16{,}13$ Hz (tương đương $54{,}96$ cent ≈ 55 cent, vượt quá nửa cung âm nhạc 50 cent); phân tích cơ sở lựa chọn định dạng số nguyên Q12.4 với độ phân giải $1/16$ Hz, mang lại sai số lượng tử hóa chỉ từ $0{,}22$ cent (tại 500 Hz) đến $1{,}08$ cent (tại 100 Hz).
- Khảo sát giải thuật tìm đỉnh trong mã nguồn Praat 7.0.03 (`fon/Sound_to_Pitch.cpp`): phân tích tham số trễ cực đại `maximumLag` tại dòng 345; phân định rõ ràng giữa dải quét phần cứng $[26, 214]$ (189 lag) và dải tìm kiếm ứng viên $[27, 213]$ (187 điểm); phân tích điều kiện đỉnh cục bộ ba điểm $U[\tau] > U[\tau-1] \wedge U[\tau] \geq U[\tau+1]$ (dòng 186–188) kết hợp cổng thanh âm $1000 \cdot U[\tau] > 225 \cdot R_{0n}$ (chuyển hóa thành $40 \cdot U > 9 \cdot R_{0n}$, 0 khối DSP); giải mã cơ chế chọn ứng viên có điểm chi phí cực đại argmax $Sc[\tau]$ và quy tắc giải quyết hòa ưu tiên độ trễ nhỏ gặp trước.
- Dẫn xuất chặt chẽ công thức nội suy cực trị parabol đúng dấu: xác định tọa độ đỉnh liên tục $\tau^* = \tau_p + \delta$ với $\delta = (y_{+1} - y_{-1})/(2(2y_0 - y_{-1} - y_{+1}))$, phân tích chú thích của Praat về việc tính mẫu số dạng hai hiệu để tránh lỗi làm tròn số thực (dòng 193–199); chứng minh bước gộp hai phép chia liên tiếp thành **đúng một phép chia duy nhất**: $F_{0,\text{Q12.4}} = \lfloor (512000 \cdot den_n + D/2)/D \rfloor$ với $D = 2 \cdot den_n \cdot \tau_p + num_n$; phân tích lỗi thiếu thừa số 2 của phiên bản v1 dẫn đến sai lệch 5 LSB.
- Khám phá cơ chế chuẩn hóa động $s_2 = \max(0, \text{bitlen}(den) - 24)$ bằng mạch giải mã ưu tiên (priority encoder) 5 tầng: chứng minh chặn trên độ rộng bit của tử số $N < 2^{44}$ và mẫu số $D < 2^{34}$, từ đó thiết lập chính xác hai tham số của khối chia IP Intel `LPM_WIDTHN` $= 44$ và `LPM_WIDTHD` $= 34$ (bác bỏ con số suy đoán 48 bit không căn cứ).
- Phân tích toàn diện ba phương án thiết kế bộ chia phần cứng: chứng minh bộ chia tổ hợp vi phạm thời gian chu kỳ 20 ns; chỉ rõ bộ chia đường ống `LPM_DIVIDE` (Tuyến A, theo tài liệu Intel UG-01069) gây lãng phí ALM cho thông lượng 1 kết quả/chu kỳ không sử dụng; bảo vệ quyết định chốt lựa chọn bộ chia tuần tự khôi phục Radix-2 (Tuyến B) với 44 nhịp tính toán trừ khôi phục (độ trễ 45 chu kỳ từ `start` đến `done`, thông lượng 1 phép chia mỗi 46 chu kỳ), chiếm vỏn vẹn dưới $0{,}01\%$ ngân sách thời gian thực 500.000 chu kỳ/khung và tiết kiệm diện tích silicon đáng kể.
- Hiện thực hóa và kiểm chứng chu-kỳ-đối-chu-kỳ: xây dựng module dò đỉnh dòng `ch09_peak_finder.v`, bộ chia tuần tự `ch09_radix2_div.v` và khối tính toán đỉnh `ch09_f0_calc.v`; kiểm chứng qua mô hình song sinh Python (`ch09_twin.py`) trên 12.456 chu kỳ chia (265 bộ ba cực trị) và 2.593 chu kỳ toàn khung tín hiệu từ bộ dữ liệu chuẩn `golden_v2`.

9.1. Sự cần thiết của nội suy cực trị và giới hạn của lưới lấy mẫu rời rạc

Vấn đề thực tế: Bước nhảy thô bạo 55 cent trên lưới rời rạc

Hãy hình dung một tình huống cụ thể trong xử lý tiếng nói và âm nhạc: một giọng nữ cao hoặc giọng trẻ em phát âm một nguyên âm có cao độ cơ bản nằm xung quanh 500 Hz. Tại tần số lấy mẫu chuẩn của hệ thống $f_s = 16.000$ Hz, chu kỳ dao động của dây thanh âm được đo bằng số mẫu trễ tương ứng là:

$$\tau = \frac{f_s}{F_0} = \frac{16.000}{500} = 32{,}00 \text{ mẫu} \tag{457}$$

Nếu dạng sóng dao động với chu kỳ thực tế hơi nhanh hơn một chút, chẳng hạn $F_0 = 508$ Hz, chu kỳ lý tưởng trong miền thời gian liên tục sẽ là $\tau^* = 16.000/508 \approx 31{,}496$ mẫu. Tuy nhiên, khối nhân–cộng dồn MAC ở Chương 7 chỉ tính toán hàm tự tương quan $R[\tau]$ trên các chỉ số nguyên rời rạc $\tau \in \{26, 27, \ldots, 214\}$. Điều gì sẽ xảy ra nếu một kỹ sư ngây thơ quyết định chọn trực tiếp chỉ số nguyên τ có tương quan cực đại mà không thực hiện phép nội suy?

Khi đỉnh tương quan thực tế rơi vào khoảng giữa $\tau = 31$ và $\tau = 32$:

- Nếu mạch chọn chỉ số nguyên $\tau = 31$: Tần số ước lượng là $F_0 = 16.000/31 \approx$ **516**,**13** Hz.
- Nếu mạch chọn chỉ số nguyên $\tau = 32$: Tần số ước lượng là $F_0 = 16.000/32 =$ **500**,**00** Hz.

Khoảng chênh lệch tần số giữa hai mẫu trễ liền kề là:

$$\Delta F_0 = 516{,}1290 - 500{,}0000 = \textbf{16}{,}\textbf{1290} \text{ Hz} \approx 16{,}13 \text{ Hz} \tag{458}$$

Để đánh giá mức độ nghiêm trọng của bước nhảy này đối với thính giác con người, ta chuyển đổi độ chênh lệch trên sang đơn vị **cent** (thang đo logarit chuẩn trong âm học, trong đó 1 quãng tám bằng 1200 cent và 1 nửa cung bằng 100 cent):

$$\Delta\text{cents} = 1200 \times \log_2\left(\frac{516{,}1290}{500{,}0000}\right) = 1200 \times \log_2\left(\frac{32}{31}\right) \approx \textbf{54}{,}\textbf{9644} \text{ cent} \approx 55 \text{ cent} \tag{459}$$

(kết quả đã được xác minh độc lập qua nhật ký tính toán `verify_v3/ch09_math_audit.log`).

► NHÌN THẤY VẬT LÝ

Trong âm học và xử lý tín hiệu tiếng nói, bước nhảy 55 cent giữa hai mẫu trễ liền kề $\tau = 31$ và $\tau = 32$ là một khoảng cách lớn, vượt quá nửa cung âm nhạc (50 cent).
Nếu không có phép nội suy cực trị liên tục, đường biểu diễn F_0 theo thời gian sẽ bị biến thành những bậc thang rời rạc thô, tạo ra hiện tượng méo cao độ và làm suy giảm độ mịn tự nhiên của đường nét ngữ điệu giọng nói.

Độ phân giải của định dạng số cố định Q12.4

Để lưu trữ và truyền nhận giá trị cao độ giữa FPGA và bộ xử lý HPS qua cầu giao tiếp Avalon mà không cần dùng đến dấu phẩy động 32-bit cổng kềnh, hệ thống chuẩn hóa đầu ra cao độ dưới dạng số nguyên không dấu 16 bit ở định dạng **Q12.4** (với 12 bit phần nguyên và 4 bit phần phân số, tức $F_{0,\text{Q12.4}} = 16 \times F_0$).

Độ phân giải của bit có trọng số nhỏ nhất (LSB) trong định dạng Q12.4 là:

$$\Delta F_{\text{LSB}} = \frac{1}{2^4} = \frac{1}{16} = \mathbf{0{,}0625}\ \text{Hz} \tag{460}$$

Hãy định lượng sai số lượng tử hóa mà bước nhảy $1/16$ Hz này gây ra tại hai đầu cực trị của dải tần số tìm kiếm tiếng nói:

- **Ở vùng tần số thấp** $F_0 = 100$ Hz (ứng với giọng nam trầm, $\tau \approx 160$):

$$\Delta\text{cents}_{100} = 1200 \times \log_2\left(\frac{100{,}0625}{100}\right) \approx \mathbf{1{,}0817}\ \text{cent} \approx 1{,}08\ \text{cent} \tag{461}$$

- **Ở vùng tần số cao** $F_0 = 500$ Hz (ứng với giọng nữ cao hoặc trẻ em, $\tau \approx 32$):

$$\Delta\text{cents}_{500} = 1200 \times \log_2\left(\frac{500{,}0625}{500}\right) \approx \mathbf{0{,}2164}\ \text{cent} \approx 0{,}22\ \text{cent} \tag{462}$$

Cả hai mức sai số lượng tử hóa $1{,}08$ cent và $0{,}22$ cent đều rất nhỏ khi so sánh với một nửa cung âm nhạc (50 cent). Điều này đưa đến kết luận: **định dạng Q12.4 bảo toàn tốt độ mịn của cao độ**, với điều kiện tiên quyết là vị trí cực trị dưới mẫu τ^* phải được tính toán chính xác qua phép nội suy liên tục trước khi chuyển sang miền số nguyên.

Chỗ dễ vướng: Ở độ trễ lớn có cần nội suy không?

Người mới bắt đầu thường tự hỏi: *"Ở vùng tần số thấp $\tau \approx 160$ (100 Hz), khoảng cách giữa hai mẫu trễ $\tau = 160$ và $\tau = 161$ chỉ chênh lệch $16000/160 - 16000/161 = 100 - 99{,}3789 \approx 0{,}621$ Hz, nhỏ hơn nhiều so với $16{,}13$ Hz ở $\tau = 31$. Vậy liệu ta có thể bỏ nội suy ở vùng τ lớn không?"*

Câu trả lời là **không**. Hãy tính bước nhảy cent tại $\tau = 160$:

$$\Delta\text{cents}_{160} = 1200 \times \log_2\left(\frac{161}{160}\right) \approx 10{,}78\ \text{cent} \tag{463}$$

Giá trị $10{,}78$ cent vẫn là một độ lệch cao độ đáng kể (khoảng hơn một phần mười của một nửa cung). Hơn thế nữa, việc tạo nhánh rẽ có điều kiện (nội suy cho τ nhỏ nhưng bỏ qua cho τ lớn) chỉ làm phức tạp hóa máy trạng thái FSM và tiêu tốn thêm diện tích logic, trong khi không đem lại bất kỳ lợi ích nào về thông lượng. Do đó, phép nội suy cực trị liên tục được áp dụng đồng nhất cho mọi khung hữu thanh trên toàn dải $\tau \in [27, 213]$.

Tóm lại: Lưới lấy mẫu thời gian rời rạc tạo ra bước nhảy tần số khổng lồ 16,13 Hz (55 cent) ở vùng chu kỳ ngắn; nội suy cực trị liên tục tau là bắt buộc để vượt qua giới hạn mẫu nguyên, và định dạng Q12.4 đem lại độ phân giải cực mịn từ 0,22 đến 1,08 cent trên toàn dải cao độ tiếng nói.*

9.2. Thuật toán của Praat 7.0.03: Điều kiện đỉnh cục bộ, dải quét và tinh chỉnh Sinc–Brent

Vấn đề thực tế: Nhận diện đỉnh chu kỳ giữa muôn vàn gợn sóng nhiễu

Khi dãy số tự tương quan chuẩn hóa $r[\tau]$ được tính toán trên toàn bộ miền độ trễ, nó không phải là một đường cong trơn tru lý tưởng chỉ có duy nhất một đỉnh nhọn. Do hiện tượng rò rỉ phổ từ cửa sổ hữu hạn, sự biến thiên ngẫu nhiên của các họa ba bậc cao và nhiễu ồn nền, hàm $r[\tau]$ thường xuất hiện hàng chục điểm nhấp nhô cục bộ. Nếu hệ thống chọn một điểm cực đại tùy tiện không qua sàng lọc, một đỉnh nhiễu nhỏ tại $\tau = 28$ (571 Hz) hoàn toàn có thể đánh lừa thuật toán trong khi chu kỳ dây thanh âm thực sự nằm ở $\tau = 140$ (114 Hz).

Để giải quyết bài toán này, phần mềm Praat 7.0.03 áp dụng một quy trình chọn lọc ứng viên nghiêm ngặt hai cấp: xác lập dải tìm kiếm vật lý, áp dụng điều kiện đỉnh 3 điểm kết hợp ngưỡng thanh âm, và xếp hạng ứng viên theo hàm điểm chi phí quãng tám.

Dải quét phần cứng $[26, 214]$ và dải tìm kiếm ứng viên $[27, 213]$

Một câu hỏi kinh điển từng gây nhiều tranh cãi trong các tài liệu thiết kế trước đây là: *"Độ trễ cực đại của FPGA là 213 hay 214 mẫu?"*

Câu trả lời nằm trực tiếp tại dòng 345 trong tệp mã nguồn `fon/Sound_to_Pitch.cpp` của bản phát hành Praat 7.0.03:

```
maximumLag = std::min (Melder_ifloor (nsamp_window / periodsPerWindow) + 2, nsamp_window);
```

Với chiều dài cửa sổ chuẩn hóa của Praat là $N = 638$ mẫu (`nsamp_window`), số chu kỳ tối thiểu mỗi cửa sổ là periodsPerWindow $= 3$, tương ứng với Pitch floor 75 Hz tại tần số lấy mẫu $f_s = 16.000$ Hz:

$$\text{maximumLag} = \left\lfloor \frac{638}{3} \right\rfloor + 2 = 212 + 2 = \mathbf{214} \tag{464}$$

Mặt khác, tại dòng 186 của cùng tệp mã nguồn, vòng lặp quét ứng viên của Paul Boersma được viết chính xác như sau:

```
for (integer i = 2; i < maximumLag && i < brent_ixmax; i ++) {
    if (r [i] > 0.5 * our voicingThreshold && r [i] > r [i - 1] && r [i] >= r [i + 1]) {
```

Hãy phân tích hai đầu mút của vòng lặp này:

- **Ở cận dưới:** Tần số trần là $F_{\text{ceiling}} = 600$ Hz, tương ứng với độ trễ tối thiểu minimumLag $= \lfloor 16.000/600 \rfloor = 26$ mẫu. Tại $\tau = 26$, tần số tương ứng là $16.000/26 \approx 615{,}38$ Hz > 600 Hz, vượt ra ngoài ngưỡng trần nên Praat tự động coi là vô thanh. Điểm $\tau = 26$ bắt buộc phải được tính toán hàm tương quan $U[26]$, nhưng chỉ đóng vai trò là **hàng xóm bên trái** $r[i-1]$ cho ứng viên đầu tiên tại $\tau = 27$ ($16.000/27 \approx 592{,}59$ Hz ≤ 600 Hz).
- **Ở cận trên:** Vì điều kiện kiểm tra là $i <$ maximumLag $= 214$, chỉ số ứng viên lớn nhất được xét là đúng $i = \mathbf{213}$. Để kiểm tra điều kiện đỉnh tại $i = 213$, thuật toán bắt buộc phải đọc giá trị hàng xóm bên phải $r[i+1] = r[214]$. Điểm $\tau = 214$ chỉ đóng vai trò là **hàng xóm bên phải** cho ứng viên cuối cùng.

Như vậy, câu hỏi "213 hay 214" đã được phân định sáng tỏ:

$$\text{Dải quét phần cứng (Scan Range): } \tau \in [\mathbf{26}, \mathbf{214}] \quad (189 \text{ giá trị } U[\tau]) \tag{465}$$

$$\text{Dải tìm kiếm ứng viên (Search Range): } \tau \in [\mathbf{27}, \mathbf{213}] \quad (187 \text{ điểm cực đại tiềm năng}) \tag{466}$$

Ba điều kiện của một đỉnh ứng viên cục bộ

Để một độ trễ $\tau \in [27, 213]$ được công nhận là một ứng viên cao độ hợp lệ, giá trị hàm tương quan chuẩn hóa tại điểm đó phải thỏa mãn đồng thời ba điều kiện toán học:

1. **Lớn hơn chặt hàng xóm bên trái:** $r[\tau] > r[\tau - 1]$. Điều kiện này loại bỏ các điểm nằm trên sườn dốc đi xuống.
2. **Lớn hơn hoặc bằng hàng xóm bên phải:** $r[\tau] \geq r[\tau + 1]$. Dấu lớn hơn hoặc bằng đảm bảo rằng trong trường hợp đỉnh bị phẳng do làm tròn số nguyên ($r[\tau] = r[\tau + 1]$), điểm bên trái (độ trễ nhỏ hơn) vẫn được ghi nhận.
3. **Vượt ngưỡng thanh âm sơ bộ:** $r[\tau] > 0{,}5 \times$ voicingThreshold. Với tham số mặc định của Praat voicingThreshold $= 0{,}45$, ngưỡng này có giá trị cố định là:

$$0{,}5 \times 0{,}45 = \mathbf{0{,}225} = \frac{225}{1000} = \frac{9}{40} \tag{467}$$

Trong kiến trúc phần cứng số nguyên ở Chương 8, hàm tương quan chuẩn hóa được biểu diễn dưới dạng đại lượng có tỷ lệ $U[\tau] \approx r[\tau] \cdot R_{0n}$, trong đó R_{0n} là năng lượng khung chuẩn hóa (26 bit không dấu). Điều kiện vượt ngưỡng thanh âm sơ bộ trở thành:

$$\frac{U[\tau]}{R_{0n}} > \frac{225}{1000} \iff 1000 \cdot U[\tau] > 225 \cdot R_{0n} \iff \mathbf{40} \cdot \mathbf{U}[\tau] > \mathbf{9} \cdot \mathbf{R_{0n}} \tag{468}$$

▶ HỎI – ĐÁP TƯ DUY: Tại sao không nhân 1000 và 225 mà lại dùng 40 và 9?

Phép nhân $1000 \cdot U$ đòi hỏi một bộ nhân số nguyên 10 bit $\times$ 28 bit. Trong silicon của FPGA Cyclone V, việc huy động thêm một khối DSP chỉ để so sánh một ngưỡng cố định là một sự lãng phí tài nguyên nghiêm trọng.
Bằng cách chia cả hai vế cho ước số chung lớn nhất là 25, ta có $1000/25 = 40$ và $225/25 = 9$. Hai hằng số này có dạng lũy thừa của 2 cực kỳ đẹp mắt:

$$40 \cdot U = (U \ll 5) + (U \ll 3) = 32U + 8U \tag{469}$$

$$9 \cdot R_{0n} = (R_{0n} \ll 3) + R_{0n} = 8R_{0n} + R_{0n} \tag{470}$$

Toàn bộ phép so sánh thanh âm sơ bộ này được tổng hợp thành đúng hai bộ cộng logic ALM và một bộ so sánh, tiêu tốn **0 khối DSP** và hoàn tất trong thời gian truyền lan dưới 1 ns.

Cơ chế chọn ứng viên tối ưu và quy tắc giải quyết hòa

Trong một khung phân tích, có thể có nhiều độ trễ τ khác nhau cùng thỏa mãn điều kiện đỉnh cục bộ (ví dụ đỉnh chu kỳ cơ bản τ_0, đỉnh hài bậc hai $2\tau_0$, đỉnh formant). Praat tuyển chọn ứng viên bằng cách so sánh điểm chi phí quãng tám $Sc[\tau]$ đã được tính toán từ Chương 8:

$$\tau_p = \text{argmax}_{\tau \in [27,213]} \, Sc[\tau] \tag{471}$$

Quy tắc phá vỡ thế hòa (Tie-breaking): Trong trường hợp hiếm gặp khi hai đỉnh ứng viên có giá trị điểm số hoàn toàn bằng nhau ($Sc[\tau_a] = Sc[\tau_b]$ với $\tau_a < \tau_b$), hệ thống luôn ưu tiên chọn ứng viên có độ trễ nhỏ hơn (gặp trước trong luồng dữ liệu quét từ 27 đến 213). Quy tắc này phản ánh trung thực hành vi của thuật toán Praat (`fon/Pitch.cpp`), đồng thời tự nhiên củng cố nguyên lý ưu tiên tần số cao của Octave Cost để tránh rơi vào lỗi nhảy quãng tám xuống dưới.

Praat làm gì tiếp theo: Sinc70 + Brent và sự đánh đổi của FPGA

Sau khi xác định được đỉnh ứng viên sơ bộ, Paul Boersma thực hiện hai bước tinh chỉnh liên tiếp trong mã nguồn `fon/Sound_to_Pitch.cpp`:

- **Lượt 1 (dòng 193–199):** Sử dụng phép nội suy parabol cục bộ để ước lượng thô vị trí đỉnh τ^* và tần số ban đầu. Tại dòng 195–197, hàm tính $dr = 0{,}5 \cdot (r[i+1] - r[i-1])$ và $d2r = (r[i] - r[i-1]) + (r[i] - r[i+1])$; trong đó chú thích mã nguồn Praat nêu rõ việc viết $d2r$ dưới dạng tổng của hai hiệu nhằm triệt tiêu lỗi làm tròn dấu phẩy động (ghi chú ghi rõ lỗi này được loại bỏ ngày 2025-04-18). Tần số ước lượng ban đầu là frequencyOfMaximum $= 1.0/dx/(i + dr/d2r)$. Sau đó, dòng 202–204 dùng phép nội suy sinc với độ sâu 30 chu kỳ (`NUM_interpolate_sinc` depth 30) để tính độ mạnh strength. Nếu strength $> 1{,}0$, dòng 209–210 phản xạ giá trị thành $1/\text{strength}$.
- **Lượt 2 (dòng 251–265):** Khác với khẳng định thiếu căn cứ của một số tài liệu cũ cho rằng Praat chỉ dùng nội suy sinc khi người dùng bật chế độ "Very accurate", mã nguồn Praat 7.0.03 **luôn luôn** thực thi hàm tinh chỉnh cực trị `NUMimproveMaximum` cho mọi ứng viên. Cụ thể, nếu tần số ban đầu vượt quá $0{,}3/dx$ thì Praat chọn độ sâu `NUM_PEAK_INTERPOLATE_SINC700`, ngược lại chọn tham số `brent_depth` (với cửa sổ Hanning, `brent_depth` được gán cố định bằng `NUM_PEAK_INTERPOLATE_SINC70` theo dòng 299–301). Hàm `NUMimproveMaximum` kết hợp thuật toán tìm kiếm Brent và nội suy sinc 70 điểm để tinh chỉnh tọa độ cực đại thực sự x_{mid}, từ đó cập nhật lại tần số frequency $= 1.0/dx/x_{\text{mid}}$.

Trên phần cứng FPGA, việc dựng một bộ nhân–cộng chập sinc 70 điểm kết hợp với thuật toán lặp Brent phi tuyến sẽ làm tăng đáng kể diện tích ALM, tiêu tốn nhiều chu kỳ đồng hồ và phá vỡ cấu trúc đường ống dòng.

Vì vậy, kiến trúc FPGA của ta **chốt dừng lại ở phép nội suy parabol một bước**. Phép nội suy parabol khép kín mang lại nghiệm giải tích tức thời chỉ qua một phép chia số nguyên duy nhất. Khoảng cách chênh lệch giữa nghiệm parabol của FPGA và nghiệm tinh chỉnh Sinc70–Brent của Praat là một khác biệt có chủ ý trong thiết kế; toàn bộ sai số phân bố này được đo đạc và định lượng chi tiết trong Chương 13.

Tóm lại: Dải quét [26, 214] cung cấp đủ hàng xóm biên cho dải tìm kiếm [27, 213]; điều kiện 3 điểm cùng bất đẳng thức 40U > 9R0n lọc sạch các gợn sóng nhiễu mà không tốn DSP, và bộ dò đỉnh chọn ứng viên có Sc cực đại với nguyên tắc gặp trước thắng khi hòa.


9.3. Dẫn xuất công thức nội suy parabol đúng dấu và gộp một phép chia duy nhất

Bản chất hình học: Xấp xỉ đỉnh liên tục qua đa thức bậc hai

Tại vị trí đỉnh nguyên $\tau_p \in [27, 213]$ được bộ dò đỉnh chọn lựa, ta có bộ ba giá trị tương quan chuẩn hóa rời rạc:

$$y_{-1} = U[\tau_p - 1], \quad y_0 = U[\tau_p], \quad y_{+1} = U[\tau_p + 1] \tag{472}$$

Vì hàm tự tương quan thực tế trong miền thời gian liên tục là một hàm khả vi trơn tru xung quanh điểm cực đại, vùng đỉnh lân cận τ_p có thể xấp xỉ chặt chẽ bằng một đường parabol bậc hai $y(t) = at^2 + bt + c$, trong đó biến số cục bộ $t = \tau - \tau_p$ nhận các giá trị rời rạc $t \in \{-1, 0, +1\}$.



Quy luật dấu của độ dời đỉnh $\delta = \frac{y_{+1} - y_{-1}}{2(2y_0 - y_{-1} - y_{+1})}$:

- $y_{+1} > y_{-1} \implies \delta > 0$: Đỉnh thực nghiêng sang phải ($\tau^* > \tau_p$),
- $y_{+1} < y_{-1} \implies \delta < 0$: Đỉnh thực nghiêng sang trái ($\tau^* < \tau_p$),
- $y_{+1} = y_{-1} \implies \delta = 0$: Đỉnh thực trùng khít đúng mẫu nguyên τ_p.

Hình 21: Hình học phép nội suy cực trị Parabol qua 3 điểm rời rạc (y_{-1}, y_0, y_{+1}) và xác định vị trí đỉnh liên tục $\tau^* = \tau_p + \delta$.

Đọc hình. Hình 21 biểu diễn trực quan cơ chế nội suy cực trị liên tục từ ba mẫu rời rạc. Ba điểm tròn màu xanh là các giá trị đo được tại các chỉ số nguyên $(\tau_p - 1, y_{-1})$, (τ_p, y_0) và $(\tau_p + 1, y_{+1})$. Đường parabol màu xanh đậm đi qua trọn vẹn cả ba điểm này. Vị trí đỉnh thực sự của đường cong (điểm màu đỏ) nằm lệch khỏi mẫu nguyên τ_p một khoảng phân số δ. Khi $y_{+1} > y_{-1}$ (hàng xóm bên phải cao hơn bên trái), đỉnh thực sự bị hút về phía bên phải, tương ứng với $\delta > 0$ và chu kỳ dao động thực $\tau^* > \tau_p$. Ngược lại, nếu $y_{+1} < y_{-1}$, đỉnh sẽ lệch sang trái với $\delta < 0$.

Dẫn xuất toán học: Tọa độ cực trị và quy luật dấu

Thiết lập hệ phương trình xác định ba hệ số a, b, c đi qua ba điểm thực nghiệm:

$$y(-1) = a(-1)^2 + b(-1) + c = a - b + c = y_{-1} \tag{473}$$

$$y(0) = a(0)^2 + b(0) + c = c = y_0 \tag{474}$$

$$y(+1) = a(+1)^2 + b(+1) + c = a + b + c = y_{+1} \tag{475}$$

Từ phương trình (474), ta có ngay hệ số tự do:

$$c = y_0 \tag{476}$$

Lấy phương trình (475) trừ phương trình (473):

$$y_{+1} - y_{-1} = (a + b + c) - (a - b + c) = 2b \implies b = \frac{y_{+1} - y_{-1}}{2} \tag{477}$$

Lấy phương trình (475) cộng phương trình (473):

$$y_{+1} + y_{-1} = (a + b + c) + (a - b + c) = 2a + 2c = 2a + 2y_0 \tag{478}$$

Từ đó suy ra hệ số bậc hai a:

$$2a = y_{+1} + y_{-1} - 2y_0 = -(2y_0 - y_{-1} - y_{+1}) \implies a = -\frac{2y_0 - y_{-1} - y_{+1}}{2} \tag{479}$$

Để tìm vị trí cực đại liên tục $t = \delta$, ta lấy đạo hàm bậc nhất của $y(t)$ theo t và cho triệt tiêu:

$$\frac{dy}{dt} = 2a\delta + b = 0 \implies \delta = -\frac{b}{2a} \tag{480}$$

Thay biểu thức của b từ (477) và $2a$ từ (479) vào, ta thu được:

$$\delta = -\frac{\frac{y_{+1} - y_{-1}}{2}}{-(2y_0 - y_{-1} - y_{+1})} = \frac{y_{+1} - y_{-1}}{\mathbf{2(2y_0 - y_{-1} - y_{+1})}} = \frac{num}{2 \cdot den} \tag{481}$$

trong đó hai đại lượng nguyên then chốt được định nghĩa là:

$$num = y_{+1} - y_{-1}, \qquad den = 2y_0 - y_{-1} - y_{+1} = (y_0 - y_{-1}) + (y_0 - y_{+1}) \tag{482}$$

Thẻ công thức

Định lý về dấu và tính hợp lệ của độ dời đỉnh δ:

- Vì τ_p là một đỉnh cục bộ hợp lệ ($y_0 > y_{-1}$ và $y_0 \geq y_{+1}$), mẫu số luôn thỏa mãn:

$$den = (y_0 - y_{-1}) + (y_0 - y_{+1}) \geq 1 + 0 = 1 > 0 \tag{483}$$

  Mẫu số den luôn dương nghiêm ngặt, phép chia không bao giờ rơi vào trường hợp chia cho 0.
- Dấu của δ hoàn toàn được quyết định bởi tử số $num = y_{+1} - y_{-1}$:
  - Khi $y_{+1} > y_{-1} \implies num > 0 \implies \delta > 0$: Đỉnh liên tục nằm về bên phải τ_p ($\tau^* > \tau_p$).
  - Khi $y_{+1} < y_{-1} \implies num < 0 \implies \delta < 0$: Đỉnh liên tục nằm về bên trái τ_p ($\tau^* < \tau_p$).
  - Khi $y_{+1} = y_{-1} \implies num = 0 \implies \delta = 0$: Đỉnh liên tục trùng đúng mẫu nguyên τ_p.
- Vì y_0 là cực đại cục bộ, độ dời luôn nằm trong nửa khoảng khoảng cách mẫu: $|\delta| \leq 0{,}5$.

Vạch rõ sai lầm ngược dấu trong tài liệu cũ: Trong một số tài liệu thiết kế trước đây (như tài liệu dự thảo của Argon), công thức nội suy từng bị viết sai thành $\delta = (y_{-1} - y_{+1})/(2(2y_0 - y_{-1} - y_{+1}))$. Công thức đó đảo lộn hoàn toàn chiều lệch vật lý: khi hàng xóm phải cao hơn hàng xóm trái, nó lại kéo đỉnh dời sang bên trái! Mã nguồn chuẩn của Praat 7.0.03 (`fon/Sound_to_Pitch.cpp`, dòng 195–198) và hệ thống của ta luôn áp dụng công thức đúng dấu (481).

Tính toán thủ công thu nhỏ: Bộ ba mẫu (8000, 10000, 9000) tại $\tau_p = 100$

Khảo sát ví dụ tính tay kinh điển với các giá trị hàm tương quan nguyên:

$$y_{-1} = 8000, \quad y_0 = 10000, \quad y_{+1} = 9000, \quad \text{tại } \tau_p = 100 \tag{484}$$

Thực hiện từng bước tính toán giải tích:

$$num = y_{+1} - y_{-1} = 9000 - 8000 = \mathbf{1000} \tag{485}$$

$$den = 2y_0 - y_{-1} - y_{+1} = 2 \times 10000 - 8000 - 9000 = 20000 - 17000 = \mathbf{3000} \tag{486}$$

$$\delta = \frac{num}{2 \cdot den} = \frac{1000}{2 \times 3000} = \frac{1000}{6000} = +\mathbf{\frac{1}{6}} \approx +0{,}166667 \tag{487}$$

Vị trí chu kỳ cực trị liên tục là:

$$\tau^* = \tau_p + \delta = 100 + \frac{1}{6} = \frac{601}{6} \approx \mathbf{100{,}166667} \text{ mẫu} \tag{488}$$

Tần số cơ bản thực tế ở $f_s = 16.000$ Hz là:

$$F_0 = \frac{f_s}{\tau^*} = \frac{16.000}{\frac{601}{6}} = \frac{96.000}{601} \approx \mathbf{159{,}7338}\ \text{Hz} \approx 159{,}73\ \text{Hz} \tag{489}$$

Giá trị tương ứng ở định dạng chuẩn Q12.4 ($F_{0,\text{Q12.4}} = 16 \times F_0$) là:

$$F_{0,\text{Q12.4}} = 16 \times \frac{96.000}{601} = \frac{1.536.000}{601} \approx \mathbf{2555{,}7404} \xrightarrow{\text{làm tròn}} \mathbf{2556} \tag{490}$$

(khớp chính xác với con số 2556 đã kiểm chứng trong nhật ký `verify_v3/ch09_math_audit.log`).

Bước đột phá: Gộp hai phép chia thành một phép chia duy nhất

Trong triển khai phần cứng ngây thơ, người ta thường thực hiện tuần tự: (1) Chia $num/(2 \cdot den)$ để tìm δ, rồi (2) Lấy $f_s/(\tau_p + \delta)$. Phương pháp tiếp cận này có hai nhược điểm chết người trên FPGA:

1. Đòi hỏi hai bộ chia phần cứng độc lập (hoặc phải dùng chung một bộ chia nhưng tốn gấp đôi số chu kỳ FSM).
2. Sai số lượng tử hóa của phép chia δ (ở dạng số cố định) sẽ đi thẳng vào mẫu số của phép tính F_0, làm suy giảm nghiêm trọng độ chính xác của cao độ đầu ra.

Để khắc phục triệt để, ta thực hiện biến đổi giải tích thuần túy để **gộp hai phép chia thành đúng một phép chia duy nhất**:

$$F_0 = \frac{f_s}{\tau^*} = \frac{f_s}{\tau_p + \frac{num}{2 \cdot den}} = \frac{f_s}{\frac{2 \cdot den \cdot \tau_p + num}{2 \cdot den}} = \frac{2 \cdot f_s \cdot den}{2 \cdot den \cdot \tau_p + num} \tag{491}$$

Chuyển đổi sang định dạng Q12.4 bằng cách nhân thêm thừa số $2^4 = 16$:

$$F_{0,\text{Q12.4}} = 16 \times F_0 = \frac{16 \times 2 \times f_s \cdot den}{2 \cdot den \cdot \tau_p + num} = \frac{32 \times 16.000 \cdot den}{2 \cdot den \cdot \tau_p + num} = \frac{\mathbf{512000 \cdot den}}{\mathbf{2 \cdot den \cdot \tau_p + num}} \tag{492}$$

Đặt mẫu số tổng hợp là:

$$D = 2 \cdot den \cdot \tau_p + num \tag{493}$$

Để thực hiện làm tròn số nguyên tới giá trị gần nhất trong phép chia nguyên không dấu ($A/B \to \lfloor (A + B/2)/B \rfloor$), ta cộng thêm một lượng bù nửa mẫu số $\lfloor D/2 \rfloor$ vào tử số trước khi đưa vào bộ chia:

$$F_{0,\text{Q12.4}} = \left\lfloor \frac{512000 \cdot den + \lfloor D/2 \rfloor}{D} \right\rfloor \tag{494}$$

Thử nghiệm lại bằng ví dụ tính tay: Với $num = 1000$, $den = 3000$, $\tau_p = 100$:

$$D = 2 \times 3000 \times 100 + 1000 = 600000 + 1000 = \mathbf{601000} \tag{495}$$

$$N_{\text{gốc}} = 512000 \times 3000 = \mathbf{1.536.000.000} \tag{496}$$

$$\frac{N_{\text{gốc}}}{D} = \frac{1.536.000.000}{601000} = \frac{1.536.000}{601} \approx \mathbf{2555{,}7404} \tag{497}$$

$$F_{0,\text{Q12.4}} = \left\lfloor \frac{1.536.000.000 + 300500}{601000} \right\rfloor = \left\lfloor \frac{1.536.300.500}{601000} \right\rfloor = \mathbf{2556} \tag{498}$$

Kết quả cho ra đúng số nguyên 2556, triệt tiêu hoàn toàn sai số trung gian!

Sai sót của phiên bản v1: Trong tài liệu v1, công thức từng bị ghi nhầm thành $F_{0,\text{Q12.4}} = 256000 \cdot den/(\tau_p \cdot den + num)$. Công thức này bị thiếu mất một thừa số 2 ở đại lượng δ, tương đương với việc coi $\delta = num/den$ (gấp đôi độ dời thật). Áp dụng công thức sai đó cho ví dụ tính tay:

$$\frac{256000 \times 3000}{100 \times 3000 + 1000} = \frac{768.000.000}{301.000} \approx \mathbf{2551{,}495} \xrightarrow{\text{làm tròn}} \mathbf{2551} \tag{499}$$

Kết quả bị lệch mất 5 LSB ($2556 - 2551 = 5$), tương đương sai số tần số $5/16 = 0{,}3125$ Hz ($\approx 3{,}4$ cent). Bản v2 và mô hình `golden_v2` đã sửa dứt điểm sai sót này theo đúng phương trình (494).

Chuẩn hóa động s_2 và suy xuất độ rộng bit LPM_WIDTHN = 44, LPM_WIDTHD = 34

Sau khi có công thức gộp một phép chia, câu hỏi phần cứng tiếp theo là: *Độ rộng bit của tử số và mẫu số đưa vào bộ chia là bao nhiêu?*

Nhiều tài liệu trước đây ghi chép tùy tiện "Numerator 48 bit, Denominator 32 bit" mà không có bất kỳ dẫn xuất toán học nào. Hãy phân tích dải biến thiên thực tế:

- Vì $R_{0n} < 2^{27}$ và $U[\tau] < 2^{27}$, đại lượng $den = 2y_0 - y_{-1} - y_{+1}$ có thể đạt tới $2 \times 2^{27} = 2^{28}$. Trong các trường hợp tín hiệu cực đại có độ dốc gắt, den có thể vượt trên 2^{29} hoặc xấp xỉ 2^{30}.
- Nếu giữ nguyên den, tử số $512000 \cdot den \approx 2^{19} \times 2^{30} = 2^{49}$. Mẫu số $D \approx 2 \cdot den \cdot \tau_p \approx 2 \times 213 \times 2^{30} \approx 426 \times 2^{30} \approx 2^{39}$. Bộ chia khi đó bắt buộc phải rộng ít nhất 50 bit!

Để khống chế kích thước silicon và tối ưu hóa thời gian tính toán, `golden_v2/fixed_twin.py` áp dụng cơ chế **chuẩn hóa động bằng độ dịch** s_2:

$$s_2 = \max(0, \text{bitlen}(den) - 24) \tag{500}$$

Đại lượng s_2 được tính toán cực nhanh qua mạch giải mã ưu tiên (Priority Encoder) 5 tầng trên các bit cao $den[28:24]$:

$$s_2 = \begin{cases} 5, & \text{nếu } den[28] = 1 \\ 4, & \text{nếu } den[27] = 1 \\ 3, & \text{nếu } den[26] = 1 \\ 2, & \text{nếu } den[25] = 1 \\ 1, & \text{nếu } den[24] = 1 \\ 0, & \text{ngược lại} \end{cases} \tag{501}$$

Sau đó, hai đại lượng num và den được dịch phải đồng thời s_2 bit:

$$num_n = num \ggg s_2 \quad \text{(dịch số học giữ dấu)}, \qquad den_n = den \gg s_2 \tag{502}$$

Nhờ phép dịch này, giá trị chuẩn hóa den_n luôn luôn bị chặn trên bởi 24 bit:

$$1 \le den_n \le 2^{24} - 1 = \mathbf{16.777.215} \tag{503}$$

Từ giới hạn 24 bit của den_n, ta thiết lập chặn trên toán học chặt chẽ cho toàn bộ toán hạng của bộ chia:

1. **Chặn trên của mẫu số D:** Vì $\tau_p \le 213$ và $|num_n| \le den_n$, mẫu số thỏa mãn:

$$D = 2 \cdot den_n \cdot \tau_p + num_n \le (2 \times 213 + 1) \cdot den_n = 427 \times (2^{24} - 1) = \mathbf{7.163.870.805} \tag{504}$$

Vì $7.163.870.805 < 2^{33} = 8.589.934.592 < 2^{34}$, mẫu số D đảm bảo nằm vừa khít trong **34 bit không dấu**.

2. **Chặn dưới của mẫu số D:** Vì $\tau_p \ge 27$ và $num_n \ge -den_n$, ta có:

$$D \ge 2 \cdot den_n \cdot 27 - den_n = 53 \cdot den_n \ge 53 > 0 \tag{505}$$

Mẫu số D luôn luôn dương nghiêm ngặt, loại bỏ hoàn toàn khả năng chia cho 0 hoặc tràn số âm.

3. **Chặn trên của tử số N:** Thành phần tích $512000 \cdot den_n$ đạt cực đại là:

$$512000 \times (2^{24} - 1) = \mathbf{8.589.934.080.000} < 2^{43} = 8.796.093.022.208 \tag{506}$$

Khi cộng thêm lượng bù làm tròn $\lfloor D/2 \rfloor < 3.581.935.403 < 2^{32}$:

$$N = 512000 \cdot den_n + \lfloor D/2 \rfloor < 8.589.934.080.000 + 3.581.935.403 = \mathbf{8.593.516.015.403} \tag{507}$$

Vì $8.593.516.015.403 < 2^{43} + 2^{32} < 2^{44} = 17.592.186.044.416$, tử số N đảm bảo nằm trọn vẹn trong **44 bit không dấu**.

Thẻ công thức

Kích thước toán hạng của bộ chia phần cứng:

$$\texttt{LPM_WIDTHN} = \mathbf{44}, \qquad \texttt{LPM_WIDTHD} = \mathbf{34} \tag{508}$$

Cả hai toán hạng đưa vào bộ chia đều là số nguyên dương không dấu (`LPM_NREPRESENTATION = "UNSIGNED"`, `LPM_DREPRESENTATION = "UNSIGNED"`). Phép chia số nguyên 44 bit cho 34 bit sinh ra thương số có độ rộng tối đa $44 - 34 + 1 = 11$ bit (hoàn toàn vừa vặn trong thanh ghi ngõ ra 16 bit của định dạng Q12.4).


Tóm lại: Đỉnh liên tục $\tau^* = \tau_p + \delta$ được gộp với phép chia cao độ thành đúng một phép chia số nguyên duy nhất $F_{0,Q12.4} = \text{round}(512000 \cdot den/(2 \cdot den \cdot \tau_p + num))$; cơ chế chuẩn hóa động s_2 khống chế toán hạng vừa khít trong `LPM_WIDTHN` $= 44$ bit và `LPM_WIDTHD` $= 34$ bit không dấu.

9.4. Các phương án thiết kế bộ chia phần cứng, sự đánh đổi và lựa chọn

Vấn đề thực tế: Bài toán chia số nguyên không có silicon chuyên dụng

Trong thiết kế vi mạch FPGA, phép chia số nguyên (ở đây là 44 bit chia cho 34 bit) luôn là phép toán có chi phí đắt đỏ nhất. Khác với phép nhân và cộng dồn được silicon ưu ái đúc sẵn hàng trăm khối phần cứng Variable Precision DSP chuyên dụng (như ta đã khai thác triệt để ở Chương 7 và 8), dòng chip Cyclone V **hoàn toàn không có khối chia cứng** (no dedicated hardware divider blocks). Mọi phép chia dù lớn hay nhỏ đều bắt buộc phải được xây dựng từ các phần tử logic vạn năng ALM và các thanh ghi flip-flop.

Một chuỗi phép chia 44 bit đòi hỏi 44 phép trừ và dịch bit liên tiếp. Nếu một kỹ sư không tính toán kỹ lưỡng mối quan hệ giữa thông lượng, độ trễ và ngân sách thời gian thực, hệ thống sẽ rơi vào một trong hai cái bẫy: hoặc bị vi phạm định thời xung nhịp 50 MHz, hoặc bị lãng phí diện tích ALM một cách vô nghĩa.



Hình 22: So sánh toàn diện ba phương án kiến trúc bộ chia phần cứng trên FPGA Cyclone V.

Đọc hình. Hình 22 đặt ba kiến trúc bộ chia cạnh nhau để so sánh trực diện. Phương án (a) mắc nối tiếp 44 tầng trừ tổ hợp thuần túy, tạo ra đường tới hạn dài qua chuỗi mượn bit liên tục, có nguy cơ vi phạm thời gian định thời ở xung nhịp 50 MHz (20 ns). Phương án (b) sử dụng lõi IP `LPM_DIVIDE` của Intel chèn thanh ghi vào cả 44 tầng, đạt thông lượng 1 kết quả/chu kỳ nhưng tiêu tốn nhiều tài nguyên logic ALM và thanh ghi (phải đo trong Quartus) trong khi hầu hết thời gian của khung là nhàn rỗi. Phương án (c) là bộ chia tuần tự Radix-2 được tài liệu này lựa chọn: chỉ dùng đúng 1 bộ trừ tái sử dụng qua 44 nhịp tính toán, tiết kiệm diện tích logic (phải đo trong Quartus) và chiếm chưa tới 0,01% ngân sách thời gian của khung.

Ba phương án kiến trúc phần cứng

Ta tiến hành phân tích chi tiết ba phương án thiết kế bộ chia $44/34$ bit trên nền tảng Cyclone V:

1. **Phương án 1: Bộ chia tổ hợp thuần (Combinational Array Divider).**
   - *Nguyên lý:* Kết nối liên hoàn 44 tầng ô trừ mượn bit (subtractor-multiplexer cell) hoàn toàn bằng các cổng logic tổ hợp mà không đặt bất kỳ thanh ghi chốt nào ở giữa.
   - *Độ trễ và thông lượng:* Độ trễ bằng 0 chu kỳ đồng hồ (kết quả xuất hiện ngay trong cùng chu kỳ nạp toán hạng). Thông lượng đạt 1 phép chia/chu kỳ.
   - *Đường tới hạn (Critical Path):* Tín hiệu phải truyền qua 44 bộ cộng trừ có nhớ/mượn bit lan truyền liên tiếp mà không có tầng chốt thanh ghi. Thời gian trễ truyền lan của chuỗi logic tổ hợp dài này dễ dẫn đến vi phạm định thời thiết lập (setup timing violation) ở chu kỳ 20 ns của xung nhịp hệ thống 50 MHz (thời gian trễ cụ thể và tần số F_{max} phải đo trong Quartus Timing Analyzer).
   - *Hậu quả:* Mạch không bảo đảm thỏa mãn định thời ở 50 MHz nếu không chèn thanh ghi đường ống.
2. **Phương án 2: Bộ chia đường ống hoàn toàn LPM_DIVIDE (Intel IP Core).**
   - *Nguyên lý:* Sử dụng lõi IP `LPM_DIVIDE` của Intel được cấu hình với độ sâu đường ống tối đa `LPM_PIPELINE` $= 44$. Mỗi tầng logic trừ được chốt lại bởi một hàng thanh ghi flip-flop.
   - *Độ trễ và thông lượng:* Độ trễ (latency) là đúng **44 chu kỳ đồng hồ** (880 ns tại 50 MHz, theo tài liệu Intel UG-01069). Thông lượng (throughput) đạt: **1 kết quả mỗi chu kỳ đồng hồ**.
   - *Tần số và tài nguyên:* Nhờ chèn thanh ghi tại các tầng trừ, đường tới hạn ngắn giúp mạch đáp ứng tốt xung nhịp 50 MHz. Tuy nhiên, việc duy trì đường ống dẫn 44 tầng cho các toán hạng rộng 44 bit và 34 bit tiêu tốn đáng kể tài nguyên ALM và flip-flop (phải đo trong Quartus Compilation Report).
   - *Nghịch lý lãng phí thông lượng:* Ở hệ thống xử lý âm thanh thời gian thực với bước nhảy khung hop $= 160$ mẫu (10 ms), mỗi khung tương ứng với 500.000 chu kỳ ở 50 MHz. Trong suốt 500.000 chu kỳ đó, khối F0 chỉ cần thực hiện **đúng một phép chia duy nhất** sau khi bộ dò đỉnh tìm ra τ_p. Bộ chia đường ống có khả năng tính 500.000 phép chia mỗi khung, nhưng ta chỉ dùng đúng 1 phép chia và để mạch đứng chơi (idle) trong 499.956 chu kỳ còn lại (99,991% thời gian)!
3. **Phương án 3: Bộ chia tuần tự Radix-2 (Sequential Restoring Divider) — Lựa chọn chốt.**
   - *Nguyên lý:* Thu gọn toàn bộ 44 tầng trừ thành **đúng một bộ trừ** 44 **bit duy nhất**. Mạch sử dụng một thanh ghi dịch kết hợp số dư–thương số rộng 88 bit và một bộ đếm bước 6 bit. Trong mỗi nhịp đồng hồ, mạch thực hiện một thao tác dịch trái, trừ thử và khôi phục (restoring division step) để xác định đúng 1 bit thương số.
   - *Độ trễ và thông lượng:* Độ trễ từ lúc kích hoạt `start` đến khi cờ `done` hợp lệ là **45 chu kỳ đồng hồ** (gồm 1 nhịp nạp toán hạng ở `S_IDLE` và 44 nhịp trừ khôi phục ở `S_CALC`; tương đương 900 ns ở 50 MHz). Thông lượng là 1 phép chia mỗi 46 chu kỳ (cần 1 nhịp nạp lệnh, 44 nhịp tính toán và 1 nhịp chốt `done` trước khi sẵn sàng nhận lệnh mới).
   - *Tần số và tài nguyên:* Vì mỗi nhịp chỉ thực hiện duy nhất một phép trừ và chọn bit đơn giản, đường tới hạn ngắn, dễ dàng đáp ứng xung nhịp 50 MHz. Đặc biệt, tài nguyên tiêu tốn ở mức tối thiểu (phải đo trong Quartus), **0 khối DSP, 0 khối M10K**.

Phân tích ngân sách chu kỳ: 45 nhịp chia và 49 nhịp toàn khối trên nửa triệu chu kỳ

Hãy đặt độ trễ của bộ chia tuần tự vào bức tranh toàn cảnh ngân sách thời gian thực của hệ thống trên FPGA DE10-Standard (xung nhịp 50 MHz):

- **Thời gian khả dụng cho mỗi khung:** Tại $f_s = 16.000$ Hz, mỗi bước nhảy khung 10 ms chứa đúng 160 mẫu âm thanh mới. Số chu kỳ đồng hồ FPGA khả dụng trong một bước nhảy là:

$$T_{\text{khung}} = 160 \times \frac{50.000.000}{16.000} = 160 \times 3125 = \mathbf{500.000} \text{ chu kỳ} \tag{509}$$

- **Thời gian chạy của khối MAC (Chương 7):** 98.543 chu kỳ ($R[0]$ cộng 189 lag $\tau = 26..214$).
- **Thời gian chuẩn hóa và dò đỉnh (Chương 8 và 9):** Chạy gối đầu (pipelined overlap) song song trực tiếp với luồng ra của MAC, chỉ tốn thêm 1 nhịp sau khi lag cuối $\tau = 214$ kết thúc.
- **Thời gian chạy của bộ chia tuần tự:** Đúng **45 chu kỳ đồng hồ** (1 nhịp nạp toán hạng và 44 nhịp tính toán trừ khôi phục).
- **Độ trễ toàn phần của khối `ch09_f0_calc`:** Độ trễ toàn phần từ cạnh xung nhịp lấy mẫu cờ ngõ vào cuối cùng `in_last` tại $\tau = 214$ đến cạnh xung nhịp kích hoạt cờ hoàn tất `out_valid` của khối `ch09_f0_calc` là **đúng 49 chu kỳ đồng hồ** đối với khung có đỉnh ứng viên (gồm 1 nhịp phát `peak_valid`, 1 nhịp chốt tham số ở `S_PREP`, 1 nhịp nạp bộ chia, 44 nhịp trừ khôi phục, 1 nhịp chốt `div_done` và 1 nhịp chốt ngõ ra `out_valid`), và **đúng 1 chu kỳ đồng hồ** đối với khung vô thanh.

  Tỷ lệ thời gian mà bộ chia tuần tự chiếm dụng trong ngân sách khung là:

$$\text{Tỷ lệ chu kỳ} = \frac{45}{500.000} = 0{,}000090 = \mathbf{0{,}0090}\% \quad \left(\text{hoặc } \frac{49}{500.000} = \mathbf{0{,}0098}\% \text{ cho toàn khối F0}\right) \tag{510}$$

Con số chưa tới $0{,}01\%$ này nhỏ đến mức gần như không đáng kể. Việc đánh đổi một bộ chia đường ống cồng kềnh để lấy thông lượng 1 kết quả/chu kỳ không dùng đến là một giải pháp lãng phí tài nguyên. Bộ chia tuần tự Radix-2 mang lại hiệu năng định thời tốt ở 50 MHz, tiết kiệm diện tích chip và đáp ứng tốt yêu cầu thời gian thực.

Quyết định thiết kế và quy ước khớp chu kỳ

1. **Tuyến (B) — HDL tự viết (Chốt chính thức):** Triển khai module bộ chia tuần tự khôi phục `ch09_radix2_div.v` với tham số `WIDTHN` $= 44$ và `WIDTHD` $= 34$, hoàn tất sau đúng 45 chu kỳ từ `start` đến `done` (gồm 1 nhịp nạp và 44 nhịp trừ khôi phục).
2. **Tuyến (A) — Intel IP Catalog:** Sử dụng module `lpm_divide` với cấu hình `LPM_PIPELINE` $= 44$.

▶ HỎI – ĐÁP TƯ DUY: Khớp chu kỳ (Cycle-matching) ở đây có ý nghĩa gì?

Khớp chu kỳ giữa Tuyến A và Tuyến B trong chương này không có nghĩa là bắt hai bộ chia phải có cùng thông lượng qua từng nhịp (bộ chia tuần tự không thể nhận dữ liệu mới mỗi nhịp như bộ chia đường ống).
Khớp chu kỳ có nghĩa là tương đương về độ trễ xử lý (latency): Từ thời điểm cờ khởi động `start` được phát ra, khối IP `LPM_DIVIDE` (với `LPM_PIPELINE` $= 44$) có độ trễ đúng 44 chu kỳ, trong khi bộ chia tuần tự Radix-2 mất 45 chu kỳ (1 nhịp nạp toán hạng ở `S_IDLE` cộng 44 nhịp tính toán). Mức chênh lệch đúng 1 chu kỳ này hoàn toàn không đáng kể so với ngân sách 500.000 chu kỳ của khung. Nhờ sự tương thích chặt chẽ này, máy trạng thái FSM điều phối của lõi FPGA ở Chương 12 có thể hoán đổi linh hoạt giữa module IP Intel và module HDL tự viết.

Tóm lại: Trong ngân sách 500.000 chu kỳ của mỗi khung âm thanh 10 ms, bộ chia tuần tự Radix-2 chỉ mất 45 chu kỳ ($0{,}0090\%$ thời gian, và 49 chu kỳ toàn khối F0) nhưng tiết kiệm đáng kể diện tích logic ALM so với bộ chia đường ống `LPM_DIVIDE`; hai tuyến được thiết kế tương đương về độ trễ để có thể thay thế trong hệ thống.

9.5. Tuyến thiết kế (A): Hiện thực hóa qua thư viện Intel IP (LPM_DIVIDE)

Căn cứ tài liệu và lõi IP chia của Intel

Để hiện thực hóa phép chia số nguyên thông qua thư viện IP lõi chuẩn của Intel trên dòng chip Cyclone V, ta sử dụng lõi IP **`LPM_DIVIDE`** từ danh mục IP Catalog của Quartus Prime.

Toàn bộ nguyên lý hoạt động, cấu trúc cổng và các tham số cấu hình của lõi IP này được quy định chính thức trong tài liệu của Intel:

Intel Corporation, *"Integer Arithmetic IP Cores User Guide"* (Tài liệu mã số: UG-01069),
Chương 5: *"LPM_DIVIDE IP Core"*, các mục *"Parameters"* và *"Ports"*.

Lõi IP này được hiện thực hóa qua module megafunction mang tên `lpm_divide`, được đóng gói sẵn trong các thư viện mô phỏng chuẩn `220model.v` và `altera_mf.v`.

Giải thích chi tiết từng tham số cấu hình trong Parameter Editor

Mỗi tham số cấu hình của khối `LPM_DIVIDE` trong giao diện Parameter Editor trả lời trực tiếp cho một yêu cầu toán học và vật lý đã được chứng minh ở mục 9.3:

- **`LPM_WIDTHN` (Độ rộng ngõ vào tử số `numer`):** Được thiết lập bằng đúng **44**. Tham số này xác định số bit của số bị chia. Ở mục 9.3, ta đã chứng minh rằng sau khi chuẩn hóa s_2, đại lượng tử số tổng hợp $N = 512000 \cdot den_n + \lfloor D/2 \rfloor$ có giá trị cực đại đạt $8{,}59 \times 10^{12} < 2^{44}$. Nếu kỹ sư chọn độ rộng nhỏ hơn 44 (ví dụ 32 hoặc 40 bit), các khung âm thanh có biên độ lớn sẽ bị tràn bit nghiêm trọng, làm mất các bit cao của tử số khiến giá trị cao độ tính ra bị sụt giảm bất thường hoặc nhảy sai lệch hoàn toàn.
- **`LPM_WIDTHD` (Độ rộng ngõ vào mẫu số `denom`):** Được thiết lập bằng đúng **34**. Tham số này xác định số bit của số chia. Mẫu số tổng hợp $D = 2 \cdot den_n \cdot \tau_p + num_n$ có giá trị cực đại đạt $7{,}16 \times 10^9 < 2^{34}$. Nếu chọn nhỏ hơn 34 (ví dụ 32 bit), mẫu số tại các độ trễ lớn ($\tau_p \geq 130$) sẽ bị tràn bit, biến mẫu số thực thành một số nhỏ giả tạo và làm giá trị F_0 tính ra vọt lên mức hàng nghìn Hz một cách vô lý.
- **`LPM_NREPRESENTATION` (Định dạng dấu của tử số):** Được gán bằng **`"UNSIGNED"`**. Sau khi đã cộng lượng bù làm tròn $\lfloor D/2 \rfloor$, tử số N luôn luôn là một số nguyên dương không dấu. Việc chọn `"UNSIGNED"` chỉ thị cho Quartus không cần sinh thêm các cổng đảo dấu bù hai ở đầu vào, giúp tiết kiệm hàng chục phần tử ALM và rút ngắn đường tới hạn của các tầng chia đầu tiên.
- **`LPM_DREPRESENTATION` (Định dạng dấu của mẫu số):** Được gán bằng **`"UNSIGNED"`**. Ta đã chứng minh $D \geq 53 \cdot den_n \geq 53 > 0$ trên toàn bộ dải quét ứng viên $[27, 213]$. Mẫu số luôn luôn dương nghiêm ngặt. Việc chọn định dạng không dấu đảm bảo phép chia tuân theo đúng thuật toán chia số học nhị phân chuẩn xác.
- **`LPM_PIPELINE` (Độ trễ chu kỳ đường ống):** Được gán bằng **44**. Tham số này xác định số tầng thanh ghi chốt đường ống chèn vào giữa các tầng trừ. Theo hướng dẫn thiết kế trong tài liệu UG-01069, để đạt được hiệu năng định thời tốt ở tần số cao cho một bộ chia rộng 44 bit, số chu kỳ đường ống tối ưu được khuyến nghị là bằng chính độ rộng tử số `LPM_PIPELINE` = `LPM_WIDTHN` = 44. Khi tham số này được đặt là 44, theo tài liệu Intel UG-01069, lõi IP có độ trễ từ ngõ vào tới ngõ ra là đúng 44 chu kỳ đồng hồ. Nếu đặt bằng 0, IP sẽ sinh ra bộ chia tổ hợp thuần túy và có nguy cơ vi phạm định thời ở xung nhịp 50 MHz (tần số $F_{\max}$ phải kiểm tra trong Quartus Timing Analyzer).
- **`LPM_REMAINDERPOSITIVE` (Dấu của số dư `remain`):** Được gán bằng **`"TRUE"`**. Quy định số dư R luôn luôn là một số không âm thỏa mãn đẳng thức chia Euclid chuẩn $N = Q \cdot D + R$ với $0 \leq R < D$.
- **`MAXIMIZE_SPEED` (Tối ưu hóa tốc độ):** Được gán mức **6** (hoặc giá trị mặc định trong Quartus Prime). Chỉ thị cho trình biên dịch ưu tiên tối ưu hóa đường truyền nhớ nhanh bằng cách sử dụng các khối logic suy luận ALM tốc độ cao.

Giao diện cổng và mã bao bọc instantiation

Khối `LPM_DIVIDE` của Intel cung cấp các cổng tín hiệu tiêu chuẩn:

- `clock`: Xung nhịp đồng hồ hệ thống 50 MHz (bắt buộc khi `LPM_PIPELINE` > 0).
- `clken`: Tín hiệu cho phép xung nhịp (Clock Enable), luôn nối lên mức 1 (`1'b1`).
- `aclr`: Tín hiệu xóa bất đồng bộ tích cực mức cao, nối với tín hiệu đảo của reset (`!rst_n`).
- `numer [43:0]`: Ngõ vào số bị chia 44 bit không dấu.
- `denom [33:0]`: Ngõ vào số chia 34 bit không dấu.
- `quotient [43:0]`: Ngõ ra thương số 44 bit không dấu, xuất hiện sau đúng 44 chu kỳ.
- `remain [33:0]`: Ngõ ra số dư 34 bit không dấu.

Dưới đây là toàn bộ mã nguồn module bao bọc `ch09_lpm_div_wrapper.v` dùng để tích hợp lõi IP này vào luồng phần cứng của Tuyến (A):

Listing 39: Mã nguồn Verilog bao bọc lõi IP Intel LPM_DIVIDE (`rtl/v3/ch09_lpm_div_wrapper.v`).

```
19
20 module ch09_lpm_div_wrapper (
21     input  wire        clk,
22     input  wire        clken,
23     input  wire        aclr,
24     input  wire [43:0] numer,
25     input  wire [33:0] denom,
26     output wire [43:0] quotient,
27     output wire [33:0] remain
28 );
29
30     // Instantiation of Intel LPM_DIVIDE megafunction
31     lpm_divide #(
32         .lpm_widthn(44),
33         .lpm_widthd(34),
34         .lpm_nrepresentation("UNSIGNED"),
35         .lpm_drepresentation("UNSIGNED"),
36         .lpm_pipeline(44),
37         .lpm_type("LPM_DIVIDE"),
38         .lpm_hint("MAXIMIZE_SPEED=6,LPM_REMAINDERPOSITIVE=TRUE")
39     ) u_lpm_divide (
40         .clock(clk),
```

```
        .clken(clken),
        .aclr(aclr),
        .numer(numer),
        .denom(denom),
        .quotient(quotient),
        .remain(remain)
    );

endmodule
```

Độ trễ và tài nguyên IP: Thông số lý thuyết và đo đạc thực tế

- **Độ trễ chu kỳ (Latency):** Theo tài liệu Intel UG-01069, độ trễ từ lúc đặt dữ liệu ở `numer` và `denom` đến khi `quotient` hợp lệ bằng đúng giá trị `LPM_PIPELINE` $= 44$ chu kỳ đồng hồ.
- **Tài nguyên phần cứng (phải đo):** Số lượng ALM và thanh ghi tiêu tốn bởi `LPM_DIVIDE` phụ thuộc vào phiên bản Quartus Prime và cấu hình đường ống; con số chính xác **phải đo trong Quartus (Compilation Report)**. Do phải duy trì 44 tầng thanh ghi cho các toán hạng rộng, tài nguyên tiêu tốn sẽ cao hơn nhiều so với bộ chia tuần tự.
- **Tần số Fmax (phải đo):** Nhờ có 44 tầng thanh ghi chốt trung gian, mỗi tầng chỉ tính toán phép trừ 1 bit, đường tới hạn ngắn giúp IP đáp ứng tốt xung nhịp 50 MHz (tần số $F_{\max}$ chính xác **phải đo trong Quartus Timing Analyzer**).


Tóm lại: Tuyến (A) hiện thực hóa bộ chia qua lõi IP `LPM_DIVIDE` chuẩn của Intel với `LPM_WIDTHN` $= 44$, `LPM_WIDTHD` $= 34$ và `LPM_PIPELINE` $= 44$ (độ trễ bằng đúng 44 chu kỳ đồng hồ theo tài liệu Intel UG-01069); cấu hình này đáp ứng tốt xung nhịp 50 MHz nhưng tiêu tốn nhiều tài nguyên logic (phải đo trong Quartus) vì duy trì thông lượng 1 kết quả/chu kỳ không cần thiết cho ứng dụng xử lý theo khung.

9.6. Tuyến thiết kế (B): Thiết kế module HDL tự viết cho bộ dò đỉnh, chuẩn hóa s2 và bộ chia Radix-2

Kiến trúc vi mô toàn diện của Tuyến HDL tự viết

Khác với việc phó thác toàn bộ vào trình sinh IP Catalog, Tuyến thiết kế (B) hiện thực hóa trọn vẹn toàn bộ các khối chức năng của Chương 9 bằng ngôn ngữ Verilog-2001 khả tổng hợp chuẩn xác. Luồng xử lý phần cứng được phân tách thành ba module phân tầng rõ ràng:

1. **Module dò đỉnh và chọn ứng viên `ch09_peak_finder.v`:** Tiếp nhận dòng dữ liệu tương quan $U[\tau], Sc[\tau]$ quét từ $\tau = 26$ đến 214 phát ra từ Chương 8, thực hiện đệm trượt 3 nhịp để đánh giá điều kiện đỉnh cục bộ trên $\tau \in [27, 213]$ và theo dõi giá trị argmax $Sc[\tau]$.
2. **Module bộ chia tuần tự khôi phục `ch09_radix2_div.v`:** Bộ chia $44/34$ bit tự viết sử dụng đúng 1 bộ trừ 44 bit và thanh ghi dịch vòng, hoàn tất trong 45 chu kỳ từ `start` đến `done` (gồm 1 nhịp nạp và 44 nhịp trừ khôi phục).
3. **Module tích hợp đỉnh `ch09_f0_calc.v`:** Đóng vai trò máy trạng thái điều phối trung tâm (FSM), tự động tính toán num, den, giải mã ưu tiên độ dịch s_2, thực hiện phép nhân $512000 \cdot den_n$ không tốn DSP, nạp dữ liệu vào bộ chia và xuất kết quả $F_{0,\mathrm{Q12.4}}$ sang Chương 10. Độ trễ toàn phần từ cạnh xung nhịp lấy mẫu cờ ngõ vào cuối cùng `in_last` tại $\tau = 214$ đến cạnh xung nhịp kích hoạt cờ hoàn tất `out_valid` của khối `ch09_f0_calc` là **đúng 49 chu kỳ đồng hồ** đối với khung có đỉnh ứng viên (gồm 1 nhịp phát `peak_valid`, 1 nhịp chốt tham số ở `S_PREP`, 1 nhịp nạp bộ chia, 44 nhịp trừ khôi phục, 1 nhịp chốt `div_done` và 1 nhịp chốt ngõ ra `out_valid`), và **đúng 1 chu kỳ đồng hồ** đối với khung vô thanh.



Hình 23: Sơ đồ kiến trúc vi mô toàn bộ luồng phần cứng Chương 9 (module `ch09_f0_calc.v`).

Đọc hình. Hình 23 mô tả tường minh luồng dữ liệu một chiều từ trái sang phải. Ở Cột 0, dòng dữ liệu từ Chương 8 chảy vào bộ dò đỉnh `ch09_peak_finder` (Cột 1). Nhờ bộ đệm dịch 3 tầng, ứng viên trung tâm tại $\tau - 1$ được so sánh ngay lập tức với hàng xóm cũ và mẫu mới đến mà không cần lưu trữ toàn bộ 189 lag vào RAM. Khi cờ `in_last` kích hoạt ở $\tau = 214$, bộ dò đỉnh phát `peak_valid` kích hoạt trạng thái `S_PREP` (Cột 2). Tại đây, mạch tính toán s_2, nhân dịch–trừ 512000 và ghép thành tử số N (44 bit) và mẫu số D (34 bit) trước khi bắn lệnh `div_start` sang bộ chia Radix-2 (Cột 3). Sau 45 chu kỳ kể từ khi kích hoạt `div_start`, cờ `div_done` chốt kết quả vào thanh ghi ngõ ra (Cột 4) để kích hoạt `out_valid` (tổng độ trễ từ $\tau = 214$ đến `out_valid` là đúng 49 chu kỳ).

Mã nguồn Verilog và phân tích từng dòng: Khối dò đỉnh `ch09_peak_finder.v`

Dưới đây là đoạn mã nguồn lõi của module dò đỉnh `rtl/v3/ch09_peak_finder.v`:

Listing 40: Mã nguồn Verilog khối dò đỉnh cục bộ và chọn cực đại Sc (`rtl/v3/ch09_peak_finder.v`).

```
    // ------------------------------------------------------------------------
    // Combinational evaluation for candidate center at tau_prev1
    // Center candidate is tau_c = tau_prev1, left neighbor is u_prev2,
    // right neighbor is in_U (current incoming sample).
    // ------------------------------------------------------------------------
    wire signed [34:0] term_40u  = ({{7{u_prev1[27]}}, u_prev1} <<< 5) +
                                   ({{7{u_prev1[27]}}, u_prev1} <<< 3);
    wire signed [34:0] term_9r0n = {4'b0000, (r0n_latched << 3) + r0n_latched};

    wire is_cand = (tau_prev1 >= 8'd27) && (tau_prev1 <= 8'd213) &&
                   (u_prev1 > u_prev2) &&
                   (u_prev1 >= in_U) &&
                   (term_40u > term_9r0n);

    // ------------------------------------------------------------------------
    // Sequential tracking
    // ------------------------------------------------------------------------
    always @(posedge clk or negedge rst_n) begin
        if (!rst_n) begin
            u_prev2     <= 28'sd0;
            u_prev1     <= 28'sd0;
            sc_prev1    <= 28'sd0;
            tau_prev1   <= 8'd0;
            r0n_latched <= 27'd0;

            best_found  <= 1'b0;
            best_tau    <= 8'd0;
            best_um     <= 28'sd0;
            best_u0     <= 28'sd0;
            best_up     <= 28'sd0;
            best_sc     <= 28'sd0;

```

```
89              peak_valid  <= 1'b0;
90              peak_found  <= 1'b0;
91              peak_tau    <= 8'd0;
92              peak_um     <= 28'sd0;
93              peak_u0     <= 28'sd0;
94              peak_up     <= 28'sd0;
95              peak_sc     <= 28'sd0;
96              peak_r0n    <= 27'd0;
97          end else begin
98              peak_valid <= 1'b0;
99
100             if (in_valid) begin
101                 // Latch R0n on the first incoming lag (tau == 26) and reset running best
102                 if (in_tau == 8'd26) begin
103                     r0n_latched <= in_R0n;
104                     best_found  <= 1'b0;
105                     best_tau    <= 8'd0;
106                     best_um     <= 28'sd0;
107                     best_u0     <= 28'sd0;
108                     best_up     <= 28'sd0;
109                     best_sc     <= -28'sd134217728; // -2^27
110                 end
111
112                 // Evaluate candidate at tau_prev1 against incoming in_U
113                 if (is_cand) begin
114                     if (!best_found || (sc_prev1 > best_sc)) begin
115                         best_found <= 1'b1;
116                         best_tau   <= tau_prev1;
117                         best_um    <= u_prev2;
118                         best_u0    <= u_prev1;
119                         best_up    <= in_U;
120                         best_sc    <= sc_prev1;
121                     end
122                 end
123
124                 // Shift pipeline
125                 u_prev2   <= u_prev1;
126                 u_prev1   <= in_U;
127                 sc_prev1  <= in_Sc;
128                 tau_prev1 <= in_tau;
129
130                 // When in_last arrives (at lag 214), candidate 213 was just evaluated
131                 if (in_last) begin
132                     peak_valid <= 1'b1;
133                     // Note: if lag 213 was a candidate that beats prior best, update
                        outputs
134                     if (is_cand && (!best_found || (sc_prev1 > best_sc))) begin
135                         peak_found <= 1'b1;
136                         peak_tau   <= tau_prev1;
137                         peak_um    <= u_prev2;
138                         peak_u0    <= u_prev1;
139                         peak_up    <= in_U;
140                         peak_sc    <= sc_prev1;
141                     end else begin
142                         peak_found <= best_found;
143                         peak_tau   <= best_tau;
144                         peak_um    <= best_um;
145                         peak_u0    <= best_u0;
```

Phân tích dòng mã Listing 40:

- **Dòng 62–64:** Mạch logic tổ hợp tính toán biểu thức $40 \cdot U$ và $9 \cdot R_{0n}$. Đại lượng $40 \cdot U$ được ghép từ hai phép dịch số học $(U \ll 5) + (U \ll 3) = 32U + 8U$ với mở rộng dấu tường minh lên 35 bit. Đại lượng $9 \cdot R_{0n}$ ghép từ $(R_{0n} \ll 3) + R_{0n} = 8R_{0n} + R_{0n}$. Toàn bộ phép tính này không sử dụng bất kỳ khối DSP nào.
- **Dòng 66–69:** Đánh giá cờ `is_cand`. Điều kiện bao gồm: chỉ số trễ nằm trong khoảng $[27, 213]$, giá trị mẫu giữa u_{prev1} lớn hơn chặt hàng xóm trái u_{prev2}, lớn hơn hoặc bằng mẫu ngõ vào hiện tại in_U (hàng xóm phải), và thỏa mãn ngưỡng thanh âm sơ bộ.
- **Dòng 102–110:** Khi lag đầu tiên $\tau = 26$ xuất hiện, mạch chốt giá trị năng lượng khung chuẩn hóa R_{0n} vào thanh ghi `r0n_latched`, đồng thời khởi tạo lại thanh ghi theo dõi cực đại với giá trị âm sâu nhất -2^{27} để sẵn sàng cho lượt quét mới.

- **Dòng 113–122:** Cơ chế theo dõi argmax $Sc[\tau]$. Khi một độ trễ thỏa mãn `is_cand`, mạch so sánh điểm Sc của nó với giá trị kỷ lục hiện tại `best_sc`. Phép so sánh sử dụng dấu lớn hơn chặt (`sc_prev1 > best_sc`), đảm bảo đúng luật của Praat: nếu hai đỉnh có điểm số bằng nhau, đỉnh xuất hiện trước (độ trễ nhỏ hơn) sẽ được giữ lại.
- **Dòng 125–128:** Dịch thanh ghi 3 nhịp để đón mẫu tiếp theo trên cạnh xung nhịp dương.
- **Dòng 131–145:** Khi cờ `in_last` kích hoạt ở nhịp $\tau = 214$, ứng viên cuối cùng tại $\tau = 213$ vừa được đánh giá xong. Mạch bật cờ `peak_valid` lên 1 chu kỳ, đồng thời xuất toàn bộ các thanh ghi cực trị $\tau_p, y_{-1}, y_0, y_{+1}$ ra ngõ ra.

Mã nguồn Verilog và phân tích từng dòng: Bộ chia tuần tự Radix-2

Module `rtl/v3/ch09_radix2_div.v` hiện thực hóa thuật toán chia khôi phục nhị phân (Binary Restoring Division):

Listing 41: Mã nguồn Verilog bộ chia tuần tự Radix-2 khôi phục 44/34 bit (`rtl/v3/ch09_radix2_div.v`).

```
    // Combinational shift and subtract for restoring division step
    wire [WIDTHN:0]    next_rem = {rem_reg[WIDTHN-2:0], quo_reg[WIDTHN-1]};
    wire [WIDTHN:0]    ext_div  = {{(WIDTHN - WIDTHD + 1){1'b0}}, div_reg};
    wire [WIDTHN:0]    sub_diff = next_rem - ext_div;
    wire               sub_ok   = (next_rem >= ext_div);

    always @(posedge clk or negedge rst_n) begin
        if (!rst_n) begin
            state    <= S_IDLE;
            busy     <= 1'b0;
            done     <= 1'b0;
            count    <= 6'd0;
            quo_reg  <= {WIDTHN{1'b0}};
            rem_reg  <= {WIDTHN{1'b0}};
            div_reg  <= {WIDTHD{1'b0}};
            quotient <= {WIDTHN{1'b0}};
            remain   <= {WIDTHD{1'b0}};
        end else begin
            done <= 1'b0;

            case (state)
                S_IDLE: begin
                    busy <= 1'b0;
                    if (start) begin
                        busy    <= 1'b1;
                        count   <= WIDTHN[5:0];
                        quo_reg <= numer;
                        rem_reg <= {WIDTHN{1'b0}};
                        div_reg <= denom;
                        state   <= S_CALC;
                    end
                end

                S_CALC: begin
                    // Perform 1 restoring division step
                    if (sub_ok) begin
                        rem_reg <= sub_diff[WIDTHN-1:0];
                        quo_reg <= {quo_reg[WIDTHN-2:0], 1'b1};
                    end else begin
                        rem_reg <= next_rem[WIDTHN-1:0];
                        quo_reg <= {quo_reg[WIDTHN-2:0], 1'b0};
                    end

                    count <= count - 6'd1;
                    if (count == 6'd1) begin
                        state <= S_DONE;
                    end
                end

                S_DONE: begin
                    busy     <= 1'b0;
                    done     <= 1'b1;
                    quotient <= quo_reg;
```

Phân tích dòng mã Listing 41:

- **Dòng 44–47:** Mạch logic tổ hợp của bước chia khôi phục. Đại lượng `next_rem` được tạo ra bằng cách dịch trái số dư tạm thời `rem_reg` 1 bit và kéo bit cao nhất (MSB) của thanh ghi thương số `quo_reg` vào vị trí LSB. Mẫu số `div_reg` (34 bit) được mở rộng lên cùng độ rộng `ext_div`. Cờ `sub_ok` kiểm tra xem phần dư mới có lớn hơn hoặc bằng số chia hay không.
- **Dòng 64–74 (Trạng thái `S_IDLE`):** Khi cờ `start` kích hoạt, bộ chia nạp tử số vào `quo_reg`, xóa sạch `rem_reg` về 0, chốt mẫu số vào `div_reg`, nạp bộ đếm `count` bằng đúng độ rộng tử số 44, và chuyển sang trạng thái tính toán `S_CALC`.
- **Dòng 76–88 (Trạng thái `S_CALC`):** Mỗi chu kỳ đồng hồ, mạch thực hiện một bước chia:
  - Nếu `sub_ok` $= 1$: Phép trừ thành công, phần dư mới nhận kết quả hiệu `sub_diff`, và bit 1 được dịch vào LSB của `quo_reg`.
  - Nếu `sub_ok` $= 0$: Số chia lớn hơn phần dư, ta khôi phục phần dư gốc `next_rem`, và bit 0 được dịch vào LSB của `quo_reg`.

  Bộ đếm `count` giảm 1 mỗi nhịp. Khi `count` $== 1$, toàn bộ 44 bit thương số đã được tính xong, FSM chuyển sang `S_DONE`.
- **Dòng 90–95 (Trạng thái `S_DONE`):** Mạch hạ cờ `busy`, phát xung `done` trong đúng 1 chu kỳ, chốt giá trị thương số và số dư hoàn chỉnh ra ngõ ra, rồi quay về `S_IDLE`.

Mã nguồn Verilog và phân tích từng dòng: Khối tính toán F0 tích hợp

Module `rtl/v3/ch09_f0_calc.v` kết nối bộ dò đỉnh, bộ chia và thực thi giải thuật nội suy parabol:

Listing 42: Mã nguồn Verilog khối tính toán F0 parabol và điều phối tích hợp (`rtl/v3/ch09_f0_calc.v`).

```
    always @(*) begin
        if (den_reg[28])      s2_comb = 3'd5;
        else if (den_reg[27]) s2_comb = 3'd4;
        else if (den_reg[26]) s2_comb = 3'd3;
        else if (den_reg[25]) s2_comb = 3'd2;
        else if (den_reg[24]) s2_comb = 3'd1;
        else                  s2_comb = 3'd0;
    end

    wire signed [28:0] numn_comb  = num_reg >>> s2_comb;
    wire [28:0]        denn_shift = den_reg >> s2_comb;
    wire [23:0]        denn_comb  = denn_shift[23:0]; // guaranteed <= 2^24 - 1

    // denn * best_tau_reg (24 bit x 8 bit -> 32 bit unsigned)
    wire [31:0] mult_tau = denn_comb * best_tau_reg;

    // D = 2 * denn * best_tau + numn
    // Signed addition because numn can be negative
    wire signed [34:0] D_signed = {2'b00, mult_tau, 1'b0} + {{6{numn_comb[28]}},
        numn_comb};
    wire [33:0] D_comb = D_signed[33:0];

    // 512000 * denn = (denn << 19) - (denn << 13) - (denn << 12)
    wire [43:0] prod_512k = ({20'd0, denn_comb} << 19) -
                            ({20'd0, denn_comb} << 13) -
                            ({20'd0, denn_comb} << 12);

    // N = 512000 * denn + D // 2
    wire [43:0] N_comb = prod_512k + {11'd0, D_comb[33:1]};

    // ------------------------------------------------------------------------
    // FSM Control Logic
    // ------------------------------------------------------------------------
    always @(posedge clk or negedge rst_n) begin
        if (!rst_n) begin
            state        <= S_IDLE;
            out_valid    <= 1'b0;
            out_f0_raw   <= 16'd0;
            out_best_tau <= 8'd0;
            out_sc       <= 28'sd0;
            out_r0n      <= 27'd0;
            out_found    <= 1'b0;

            best_tau_reg <= 8'd0;
            best_sc_reg  <= 28'sd0;
            best_r0n_reg <= 27'd0;
            num_reg      <= 29'sd0;
```

```
166             den_reg      <= 29'd0;
167
168             div_start    <= 1'b0;
169             div_numer    <= 44'd0;
170             div_denom    <= 34'd0;
171         end else begin
172             out_valid <= 1'b0;
173             div_start <= 1'b0;
174
175             case (state)
176                 S_IDLE: begin
177                     if (peak_valid) begin
178                         if (!peak_found) begin
179                             // No candidate peak found in this frame
180                             out_valid    <= 1'b1;
181                             out_f0_raw   <= 16'd0;
182                             out_best_tau <= 8'd0;
183                             out_sc       <= 28'sd0;
184                             out_r0n      <= peak_r0n;
185                             out_found    <= 1'b0;
186                             state        <= S_IDLE;
187                         end else begin
188                             // Latch candidate parameters
189                             best_tau_reg <= peak_tau;
190                             best_sc_reg  <= peak_sc;
191                             best_r0n_reg <= peak_r0n;
192
193                             // num = peak_up - peak_um
194                             num_reg <= $signed(peak_up) - $signed(peak_um);
195
196                             // den = 2*peak_u0 - peak_um - peak_up
197                             // For a local peak: peak_u0 > peak_um and peak_u0 >= peak_up
                                    -> den >= 1
198                             den_reg <= ($signed(peak_u0) <<< 1) - $signed(peak_um) -
                                    $signed(peak_up);
199
200                             state <= S_PREP;
201                         end
202                     end
203                 end
204
205                 S_PREP: begin
206                     // Trigger divider with prepared N and D
207                     div_start <= 1'b1;
208                     div_numer <= N_comb;
209                     div_denom <= D_comb;
210                     state     <= S_DIV;
211                 end
212
213                 S_DIV: begin
214                     if (div_done) begin
215                         out_valid    <= 1'b1;
216                         out_f0_raw   <= (div_quotient > 44'd65535) ? 16'hFFFF :
                                div_quotient[15:0];
217                         out_best_tau <= best_tau_reg;
218                         out_sc       <= best_sc_reg;
219                         out_r0n      <= best_r0n_reg;
220                         out_found    <= 1'b1;
221                         state        <= S_IDLE;
222                     end
223                 end
224
225                 default: state <= S_IDLE;
```

Phân tích dòng mã Listing 42:

- **Dòng 120–127:** Mạch giải mã ưu tiên (Priority Encoder) 5 tầng xác định tức thời độ dịch chuẩn hóa $s_2 \in [0, 5]$ từ các bit cao của den.

- **Dòng 129–131:** Dịch phải s_2 bit cho cả num (dịch số học giữ dấu `>>>`) và den (dịch logic `>>`). Đại lượng den_n được bảo đảm nằm trong 24 bit.
- **Dòng 134–139:** Tính toán mẫu số $D = 2 \cdot den_n \cdot \tau_p + num_n$. Phép nhân $den_n \cdot \tau_p$ (24×8 bit) được thực hiện bằng toán tử nhân không dấu, sau đó dịch trái 1 bit để nhân 2, rồi cộng đại số với num_n (có mở rộng dấu). Mẫu số D nằm trọn vẹn trong 34 bit.
- **Dòng 142–147:** Phép nhân tử số $512000 \cdot den_n$ được tối ưu hóa xuất sắc qua 3 số hạng dịch–trừ:

$$512000 \cdot den_n = (den_n \ll 19) - (den_n \ll 13) - (den_n \ll 12) \tag{511}$$

  Vì $524288 - 8192 - 4096 = 512000$, phép tính này được tổng hợp hoàn toàn bằng logic ALM thông thường, tiết kiệm thêm một bộ nhân DSP quý giá. Sau đó, mạch cộng thêm lượng bù làm tròn nửa mẫu số $D[33:1]$ để hoàn tất tử số 44 bit N_{comb}.
- **Dòng 176–215:** Điều khiển FSM: Nếu `peak_valid` báo không tìm thấy ứng viên hợp lệ (`!peak_found`), mạch xuất ngay $F_{0,\text{raw}} = 0$ và cờ `out_found` = 0 trong 1 nhịp. Nếu có đỉnh, FSM chuyển qua trạng thái chuẩn bị `S_PREP` trong 1 nhịp để chốt các toán hạng N, D, sau đó kích hoạt bộ chia ở `S_DIV`. Khi bộ chia hoàn tất sau 45 chu kỳ (tổng độ trễ từ $\tau = 214$ đến `out_valid` là đúng 49 chu kỳ), kết quả thương số được bão hòa 16 bit (`min(Q, 65535)`) và xuất ra ngõ ra `out_f0_raw` chuẩn Q12.4.

Bảng đối chiếu từng dòng giữa Python Twin và Verilog HDL

Bảng 36 đối chiếu chi tiết mối liên hệ ánh xạ 1-1 giữa các dòng mã nguồn trong mô hình song sinh Python (`golden_v2/fixed_twin.py` và `verify_v3/ch09_twin.py`) với mã phần cứng Verilog (`rtl/v3/ch09_f0_calc.v`):

Bảng 36: Bảng đối chiếu chức năng dòng-đối-dòng giữa mô hình Python Twin và phần cứng Verilog HDL.

Dòng Python Twin	Dòng Verilog HDL	Ý nghĩa chức năng và cơ chế silicon
`fixed_twin.py: 73`	`ch09_peak_finder.v: 66--69`	Điều kiện đỉnh cục bộ 3 điểm $U > u_{-1} \wedge U \geq u_{+1}$ và cổng thanh âm $40U > 9R_{0n}$
`fixed_twin.py: 74--75`	`ch09_peak_finder.v: 114--121`	Tuyển chọn ứng viên argmax Sc, ưu tiên ứng viên có τ nhỏ hơn khi điểm số hòa nhau
`fixed_twin.py: 82--83`	`ch09_f0_calc.v: 194--197`	Tính toán tham số parabol: $num = y_{+1} - y_{-1}$ và $den = 2y_0 - y_{-1} - y_{+1}$
`fixed_twin.py: 85`	`ch09_f0_calc.v: 120--127`	Mạch giải mã ưu tiên 5 tầng xác định độ dịch chuẩn hóa $s_2 = \max(0, \text{bitlen}(den) - 24)$
`fixed_twin.py: 86`	`ch09_f0_calc.v: 129--131`	Dịch phải số học $num \ggg s_2$ và dịch logic $den \gg s_2$ để đưa $den_n \leq 2^{24} - 1$
`fixed_twin.py: 87`	`ch09_f0_calc.v: 134--139`	Tính toán mẫu số tổng hợp $D = 2 \cdot den_n \cdot \tau_p + num_n$ (34 bit không dấu)
`fixed_twin.py: 88`	`ch09_f0_calc.v: 142--147`	Nhân $512000 \cdot den_n$ bằng dịch–trừ và cộng bù làm tròn nửa mẫu số $D//2$ (44 bit)
`fixed_twin.py: 88`	`ch09_radix2_div.v: 76--88`	Thực thi phép chia nguyên tuần tự 44 nhịp trừ (độ trễ 45 chu kỳ): $Q = \lfloor N/D \rfloor$
`fixed_twin.py: 90`	`ch09_f0_calc.v: 219--223`	Chốt kết quả $F_{0,\text{raw}}$ (Q12.4) sau 49 chu kỳ toàn phần và các cờ trạng thái sang Chương 10

Vì sao Tuyến (B) tương đương với Tuyến (A)

Cả hai tuyến thiết kế đều bắt nguồn từ cùng một mô hình toán học giải tích:

- **Cùng kích thước toán hạng:** Tử số N (44 bit) và mẫu số D (34 bit).
- **Độ trễ định thời tương thích:** Khối `LPM_DIVIDE` (cấu hình `LPM_PIPELINE` $= 44$) tiêu tốn đúng **44 chu kỳ đồng hồ**, trong khi bộ chia tuần tự khôi phục Radix-2 mất **45 chu kỳ đồng hồ** kể từ thời điểm phát xung kích hoạt `start` đến khi cờ hợp lệ `done` bật lên (thêm 1 nhịp nạp toán hạng ở `S_IDLE`). Chênh lệch 1 nhịp này là không đáng kể so với ngân sách khung 500.000 chu kỳ.
- **Cùng kết quả số học từng bit:** Thuật toán chia khôi phục nhị phân trong `ch09_radix2_div.v` thực hiện đúng định nghĩa phép chia số nguyên không dấu tiêu chuẩn, cho ra thương số Q và số dư R trùng khít với kết quả của lõi IP Intel trên toàn bộ dải giá trị đầu vào.

Đổi lựa chọn thì sao?

- *Nếu đổi sang bộ chia Radix-4:* Mỗi chu kỳ tính được 2 bit thương số, giúp giảm thời gian tính chia từ 44 chu kỳ xuống 22 chu kỳ. Tuy nhiên, mạch trừ phải tính toán đồng thời các bội số $1D, 2D, 3D$, đòi hỏi thêm bộ cộng và bộ dồn kênh 4:1 phức tạp, làm tăng

diện tích ALM lên gần gấp đôi và kéo dài đường tới hạn. Vì ngân sách khung là 500.000 chu kỳ, việc tiết kiệm 22 chu kỳ hoàn toàn không mang lại giá trị thực tế nào. Do đó, lựa chọn Radix-2 là phù hợp hơn cả.

- *Nếu đổi sang bộ chia không khôi phục (Non-restoring Divider):* Tránh được thao tác khôi phục số dư bằng cách thay phiên cộng hoặc trừ tùy theo dấu của số dư vòng trước. Tuy nhiên, ở chu kỳ cuối cùng nếu số dư âm, mạch vẫn phải thực hiện một phép cộng sửa sai bù 2, khiến cấu trúc điều khiển phức tạp hơn trong khi diện tích silicon gần như tương đương.

Tóm lại: Tuyến (B) hiện thực hóa trọn vẹn luồng tìm đỉnh dòng 3 nhịp không tốn DSP và bộ chia tuần tự Radix-2 với 44 nhịp tính toán (độ trễ 45 nhịp, tổng trễ toàn khối 49 nhịp); cấu trúc FSM phân tầng mạch lạc ánh xạ 1-1 với mô hình Python Twin và tương thích với lõi IP Intel.

9.7. Mô hình song sinh Python Twin và kịch bản kiểm chứng mô phỏng

Cấu trúc mô hình song sinh phần mềm (Python Twin)

Để thiết lập đặc tả kỹ thuật số học chuẩn tham chiếu (Golden Reference) cho việc kiểm tra chéo với mã Verilog HDL, tệp script `verify_v3/ch09_twin.py` cung cấp hai tầng mô hình song sinh:

1. **Tầng giải tích hàm số (`calc_parabola_div`):** Hiện thực hóa thuật toán tính toán parabol, chuẩn hóa s_2 và phép chia đơn gộp thành dạng số nguyên thuần túy, bám sát từng dòng mã của `golden_v2/fixed_twin.py`.
2. **Tầng chu kỳ chính xác (`Radix2DivTwin`):** Mô phỏng máy trạng thái FSM và từng bước dịch–trừ của bộ chia khôi phục nhị phân `ch09_radix2_div.v` trên từng sườn xung nhịp đồng hồ.

Dưới đây là đoạn mã nguồn của hai thành phần cốt lõi này trong `verify_v3/ch09_twin.py`:

Listing 43: Hàm tính toán giải tích Parabol và một phép chia đơn (`verify_v3/ch09_twin.py`).

```
def calc_parabola_div(um, u0, up, tau_p):
    """Computes exact parabolic interpolation parameters and single division F0_Q12.4."""
    num = up - um
    den = 2 * u0 - um - up
    assert den > 0, f"den must be positive, got {den} (um={um}, u0={u0}, up={up})"
    s2 = max(0, den.bit_length() - 24)
    numn = num >> s2
    denn = den >> s2
    D = 2 * denn * tau_p + numn
    assert D > 0, f"D must be positive, got {D}"
    prod_512k = 512000 * denn
    N = prod_512k + D // 2
    quotient = N // D
    remain = N % D
    f0q = min(quotient, 65535)
    return {
        'num': num, 'den': den, 's2': s2,
        'numn': numn, 'denn': denn,
        'D': D, 'N': N,
        'quotient': quotient, 'remain': remain,
        'f0q': f0q
    }
```

Listing 44: Lớp mô phỏng chu-kỳ-đối-chu-kỳ bộ chia Radix-2 (`verify_v3/ch09_twin.py`).

```
class Radix2DivTwin:
    def __init__(self, widthn=44, widthd=34):
        self.widthn = widthn
        self.widthd = widthd
        self.reset()

    def reset(self):
        self.state = 0 # 0: IDLE, 1: CALC, 2: DONE
        self.count = 0
        self.quo_reg = 0
        self.rem_reg = 0
        self.div_reg = 0
        self.busy = 0
        self.done = 0
        self.quotient = 0
        self.remain = 0

    def step(self, rst_n, start, numer, denom):
```

```
        if not rst_n:
            self.reset()
            return {'busy': 0, 'done': 0, 'quotient': 0, 'remain': 0}

        self.done = 0
        if self.state == 0: # S_IDLE
            self.busy = 0
            if start:
                self.busy = 1
                self.count = self.widthn
                self.quo_reg = numer & ((1 << self.widthn) - 1)
                self.rem_reg = 0
                self.div_reg = denom & ((1 << self.widthd) - 1)
                self.state = 1 # S_CALC
        elif self.state == 1: # S_CALC
            # 1 restoring step
            next_rem = ((self.rem_reg << 1) | ((self.quo_reg >> (self.widthn - 1)) & 1))
            ext_div = self.div_reg
            if next_rem >= ext_div:
                self.rem_reg = (next_rem - ext_div) & ((1 << self.widthn) - 1)
                self.quo_reg = ((self.quo_reg << 1) | 1) & ((1 << self.widthn) - 1)
            else:
                self.rem_reg = next_rem & ((1 << self.widthn) - 1)
                self.quo_reg = (self.quo_reg << 1) & ((1 << self.widthn) - 1)

            self.count -= 1
            if self.count == 0:
                self.state = 2 # S_DONE
        elif self.state == 2: # S_DONE
            self.busy = 0
            self.done = 1
            self.quotient = self.quo_reg
            self.remain = self.rem_reg & ((1 << self.widthd) - 1)
            self.state = 0 # S_IDLE
```

Phân tích dòng mã Listing 43 và Listing 44:

- **Listing 43, dòng 32–37:** Tính $num = y_{+1} - y_{-1}$, $den = 2y_0 - y_{-1} - y_{+1}$, xác định $s_2 = \max(0, \text{bitlen}(den) - 24)$ và dịch phải đồng thời hai đại lượng. Dòng 38 tính mẫu số $D = 2 \cdot den_n \cdot \tau_p + num_n$ và dòng 40–41 tính tử số $N = 512000 \cdot den_n + D//2$. Phép chia số nguyên `N // D` và lấy dư `N % D` cung cấp giá trị thương số và số dư lý thuyết.
- **Listing 44, dòng 88–101:** Phương thức `step` của lớp `Radix2DivTwin` mô phỏng chính xác trạng thái `S_CALC`. Ở mỗi nhịp, thanh ghi số dư `rem_reg` được dịch trái và nối bit MSB của thương số cũ `quo_reg`. Nếu số dư mới lớn hơn hoặc bằng số chia, thực hiện phép trừ và nạp bit 1 vào LSB của thương số; ngược lại khôi phục số dư cũ và nạp bit 0. Sau đúng 44 nhịp, biến đếm `count` giảm về 0 và chuyển sang trạng thái xuất kết quả `S_DONE`.

Quy ước lấy mẫu Testbench hai pha (Sampling Convention)

Để ngăn ngừa triệt để hiện tượng tranh chấp cuộc đua (race condition) và đảm bảo sự nhất quán chu-kỳ-đối-chu-kỳ giữa môi trường mô phỏng phần mềm và phần cứng Verilog, toàn bộ các testbench trong chương này (`tb/v3/tb_ch09_div.v` và `tb/v3/tb_ch09_calc.v`) đều tuân thủ nghiêm ngặt **quy ước lấy mẫu hai pha**:

1. **Pha 1 — Lái tín hiệu tại cạnh xuống (`@(negedge clk)`):** Mọi tín hiệu đầu vào kích thích (stimulus) gồm `rst_n`, `start`, `numer`, `denom`, `in_valid`, `in_tau`, `in_U`, `in_Sc`, `in_R0n`, `in_last` đều được testbench thay đổi tại sườn âm của xung nhịp đồng hồ. Điều này đảm bảo rằng khi sườn dương tiếp theo xuất hiện, toàn bộ các đường dây đầu vào đã đạt trạng thái ổn định từ lâu, thỏa mãn dư dả thời gian thiết lập (setup time).
2. **Pha 2 — Lấy mẫu và so sánh tại cạnh lên cộng trễ nhỏ (`@(posedge clk); #1`):** Sau khi đón cạnh xung nhịp dương, testbench đợi thêm một độ trễ mô phỏng nhỏ `#1` (1 ps hoặc 1 ns) để mọi phép gán không chặn (`<=`) bên trong các khối `always` của phần cứng cập nhật hoàn tất vào thanh ghi. Sau đó, testbench mới tiến hành đọc ngõ ra của DUT và so sánh từng bit với giá trị kỳ vọng đọc từ tệp văn bản.
3. **Thu thập toàn bộ lỗi:** Testbench không sử dụng lệnh `$finish` sớm khi gặp lỗi đầu tiên, mà duy trì vòng lặp để đếm chính xác tổng số lỗi so sánh, đồng thời kiểm tra số chu kỳ đọc được phải trùng khớp với số dòng dự kiến của tệp vector.

Hai kịch bản kiểm chứng mô phỏng tự động

1. **Kịch bản 1: Kiểm chứng khối chia `tb_ch09_div.v` (Unit Testbench).**
   - Bộ vector `verify_v3/tb_ch09_div_stim.txt` và `tb_ch09_div_expected.txt` bao gồm **265 bộ ba cực trị** bao phủ toàn diện mọi trường hợp đặc biệt:

  - Ví dụ tính tay: $y = (8000, 10000, 9000)$ tại $\tau_p = 100$ cho $\delta = +1/6$ và $F_{0,\text{Q12.4}} = 2556$.
  - Bài tập 2: $y = (9500, 10000, 8500)$ tại $\tau_p = 80$ với tử số num âm ($\delta = -0{,}25$, $F_{0,\text{Q12.4}} = 3210$).
  - Các giá trị den nhỏ cực hạn: $den = 1, 2, 3$ để kiểm tra khả năng không bị lỗi chia mẫu nhỏ.
  - Các giá trị den siêu lớn ($den > 2^{24}, 2^{25}, 2^{26}, 2^{27}$) kích hoạt các mức dịch chuẩn hóa $s_2 = 1, 2, 3, 4, 5$.
  - Các vị trí biên trần và biên sàn: $\tau_p = 27$ và $\tau_p = 213$.
  - 250 bộ ba ngẫu nhiên quét đều trên toàn miền không gian tham số.
- Tổng số chu kỳ mô phỏng là đúng 12.456 **chu kỳ**.

2. **Kịch bản 2: Kiểm chứng toàn luồng khung `tb_ch09_calc.v` (Frame-Level Testbench).**
   - Đưa dòng dữ liệu liên tục của 189 độ trễ ($\tau = 26..214$) từ các khung âm thanh đa dạng trích xuất từ tệp chuẩn `golden_v2/synth_glide_vuv_16k.wav` (khung hữu thanh trượt tần, khung vô thanh, khung chuyển tiếp thanh môn, khung cực hạn stress full-scale, khung im lặng).
   - Kiểm chứng trọn vẹn sự phối hợp đồng bộ giữa khối dò đỉnh `ch09_peak_finder`, mạch tính toán tham số s_2 và bộ chia `ch09_radix2_div`.
   - Tổng số chu kỳ mô phỏng là đúng 2.593 **chu kỳ**.

Kết quả mô phỏng Icarus Verilog

Do môi trường làm việc trên máy trạm Windows hiện tại không cài đặt sẵn bộ công cụ Icarus Verilog (`iverilog`/`vvp`) và phần mềm Praat, toàn bộ mã nguồn kiểm chứng đã được đóng gói thành kịch bản Bash tự động `verify_v3/run_ch09_iverilog.sh` với định dạng ký tự xuống dòng chuẩn Unix (LF) và quyền thực thi đầy đủ.

Người phản biện (reviewer) sẽ thực thi trực tiếp kịch bản này trên máy chủ Linux chuẩn:

```
cd verify_v3 && ./run_ch09_iverilog.sh
```

Kết quả chạy thật trên Linux (Icarus Verilog 12, nhật ký `verify_v3/ch09_iverilog_run.log`): `tb_ch09_div` so khớp $12\,456/12\,456$ chu kỳ với 0 lỗi; `tb_ch09_calc` so khớp $2\,593/2\,593$ chu kỳ với 0 lỗi, kể cả thời điểm `out_valid` của cả 6 khung.

Kiểm chứng mã tham chiếu C trên bộ xử lý HPS

Đối với phần mềm điều khiển chạy trên lõi ARM Cortex-A9 thuộc hệ thống con HPS, tệp `sw_v3/ch09_f0.c` cung cấp bản hiện thực hóa tham chiếu C chuẩn xác. Tệp kiểm thử đơn vị `sw_v3/test_ch09_f0.c` đã được biên dịch và chạy thật thành công bằng trình biên dịch GCC trên máy tính:

```
gcc -Wall -Wextra -O2 sw_v3/test_ch09_f0.c sw_v3/ch09_f0.c -Isw_v3 -o test_ch09_f0
./test_ch09_f0
```

Kết quả chạy thực tế cho thấy toàn bộ 5/5 bài kiểm tra chuyên sâu (gồm ví dụ tính tay 2556, bài tập độ dời âm 3210, loại bỏ khung vô thanh, tuyến chọn cực đại Sc có giải quyết hòa và cơ chế dịch s_2) đều vượt qua với **0 cảnh báo và 0 lỗi**:

```
=== [test_ch09_f0] Running Chapter 9 C Reference Tests ===
Test 1 (Hand Example): found=1, tau=100, num=1000, den=3000, f0q=2556 -> PASSED
Test 2 (Exercise 2): found=1, tau=80, num=-1000, den=2000, f0q=3210 -> PASSED
Test 3 (Unvoiced Frame): found=0, f0q=0 -> PASSED
Test 4 (Argmax Sc & Tie-Break): found=1, best_tau=80, sc=7000 -> PASSED
Test 5 (s2 Normalization): den=17000000, s2=1, f0q=2133 -> PASSED
=== [test_ch09_f0] ALL CHAPTER 9 C TESTS PASSED (0 ERRORS) ===
```

Tóm lại: Mô hình song sinh Python Twin và kịch bản testbench hai pha xác lập chuẩn so sánh chu-kỳ-đối-chu-kỳ trên 12.456 chu kỳ chia đơn vị và 2.593 chu kỳ khung tín hiệu thực tế; mã nguồn C trên HPS được kiểm chứng độc lập đạt 5/5 kiểm tra thành công (0 lỗi).

9.8. Bảng so sánh tổng hợp giữa Intel IP và HDL, quy ước kiểm chứng và bài tập cuối chương

Bảng so sánh tổng hợp giữa Tuyến (A) Intel IP và Tuyến (B) HDL tự viết

Bảng 37 tổng hợp toàn diện các chỉ số thiết kế, tài nguyên silicon, độ trễ định thời và đặc tính kỹ thuật giữa hai tuyến triển khai bộ chia và tính toán cao độ:

Bảng 37: So sánh tổng hợp giữa Tuyến (A) Intel IP (`LPM_DIVIDE`) và Tuyến (B) HDL tự viết (`ch09_radix2_div`).

Tiêu chí so sánh	Tuyến (A): Intel IP Core	Tuyến (B): HDL tự viết (Chốt)
Tên module	`lpm_divide` (`ch09_lpm_div_wrapper`)	`ch09_radix2_div`
Nguồn gốc thiết kế	Trình sinh IP Catalog của Quartus Prime	Mã nguồn Verilog-2001 khả tổng hợp tự viết
Kiến trúc xử lý	44 tầng thanh ghi đường ống hoàn toàn	1 bộ trừ 44 bit tuần tự lặp khôi phục 44 nhịp
Độ trễ (Latency)	Đúng **44 chu kỳ đồng hồ** (880 ns tại 50 MHz)	Đúng **45 chu kỳ** từ `start` đến `done` (tổng trễ toàn khối từ $\tau = 214$ đến `out_valid` là đúng **49 chu kỳ**)
Thông lượng (Throughput)	1 phép chia / 1 chu kỳ	1 phép chia / 46 chu kỳ (1 nạp + 44 tính + 1 chốt)
Tài nguyên logic ALM	phải đo trong Quartus (Compilation Report)	phải đo trong Quartus (Compilation Report)
Tài nguyên khối DSP	**0 khối DSP**	**0 khối DSP** (phép nhân 512000 dùng dịch–trừ)
Tài nguyên bộ nhớ M10K	**0 khối M10K**	**0 khối M10K**
Tần số tối đa Fmax	phải đo trong Quartus (Timing Analyzer)	phải đo trong Quartus (Timing Analyzer)
Tỷ lệ chiếm dụng khung	Khả năng dư thừa (idle phần lớn thời gian)	Chiếm dưới **0,01%** ngân sách 500.000 chu kỳ (45 nhịp chia hoặc 49 nhịp toàn khối)
Tính khả chuyển mô phỏng	Phụ thuộc thư viện độc quyền (`altera_mf.v`)	Độc lập hoàn toàn, chạy trên mọi simulator
Khả năng kiểm tra gỡ lỗi	Hộp đen (black-box), khó quan sát bước giữa	Dễ dàng quan sát số dư và thương số từng nhịp

Đọc và phân tích Bảng 37: Bảng số liệu trên làm nổi bật một quyết định kỹ thuật: Trong một hệ thống xử lý tín hiệu theo khung, việc theo đuổi thông lượng tối đa 1 kết quả/chu kỳ của bộ chia IP đường ống là không cần thiết. Vì mỗi khung âm thanh 10 ms chứa tới 500.000 chu kỳ đồng hồ ở 50 MHz và ta chỉ cần tính đúng **1 giá trị** F_0 **duy nhất** mỗi khung, bộ chia tuần tự Radix-2 Tuyến (B) chỉ chiếm dụng dưới 0,01% thời gian khả dụng, đồng thời tiết kiệm diện tích logic ALM để dành cho các khối khác của hệ thống. Đồng thời, việc cả hai tuyến được thiết kế tương đương về độ trễ xử lý cho phép kỹ sư thay thế linh hoạt giữa hai giải pháp.

Quy ước kiểm chứng hệ thống ba tầng

Toàn bộ khối phần cứng và thuật toán của Chương 9 được bảo vệ chặt chẽ bởi quy trình kiểm chứng ba tầng:

- **Tầng 1 (Twin vs RTL):** Mô hình Python song sinh bit-chính-xác và chu-kỳ-chính-xác kiểm tra chéo với mô phỏng Verilog HDL qua hơn 12.456 vector kiểm thử bộ chia và 2.593 chu kỳ toàn khung tín hiệu.
- **Tầng 2 (RTL vs Board):** Mã RTL sau khi tổng hợp qua Quartus Prime được nạp lên kit FPGA DE10-Standard; các thanh ghi kết quả $F_{0,\text{raw}}$ được lấy mẫu qua lõi phân tích logic nhúng SignalTap II và so khớp từng bit với kết quả mô phỏng.
- **Tầng 3 (FPGA vs Praat):** Đường cao độ xuất ra từ HPS được so sánh thống kê trực tiếp với đường Pitch của Praat 7.0.03 trên laptop thông qua các chỉ số GPE, VDE, FFE và độ lệch cent mịn (được trình bày toàn diện ở Chương 13).

Bài tập cuối chương có lời giải chi tiết

Bài tập 1: Bước nhảy chu kỳ rời rạc và thang đo âm học cent. *Đề bài:* Một tín hiệu âm thanh có cao độ nằm ở vùng tần số cao quanh 500 Hz. Tại tần số lấy mẫu $f_s = 16.000$ Hz, hãy tính tần số tương ứng tại hai mẫu trễ rời rạc $\tau = 31$ và $\tau = 32$. Tính khoảng chênh lệch tần số ΔF_0 (Hz) và khoảng cách theo thang đo logarit Δcents (cent). So sánh kết quả thu được với khoảng cách nửa cung âm nhạc (50 cent) và giải thích tại sao phép nội suy đỉnh liên tục là một đòi hỏi bắt buộc.

Lời giải chi tiết:

1. Tần số tương ứng tại các độ trễ nguyên là:

$$F_0(\tau = 31) = \frac{f_s}{31} = \frac{16.000}{31} \approx \mathbf{516{,}1290}\ \text{Hz} \tag{512}$$

$$F_0(\tau = 32) = \frac{f_s}{32} = \frac{16.000}{32} = \mathbf{500{,}0000}\ \text{Hz} \tag{513}$$

2. Khoảng chênh lệch tần số giữa hai mẫu trễ liền kề là:

$$\Delta F_0 = 516{,}1290 - 500{,}0000 = \mathbf{16{,}1290}\ \text{Hz} \approx 16{,}13\ \text{Hz} \tag{514}$$

3. Khoảng cách âm học theo đơn vị cent là:

$$\Delta\text{cents} = 1200 \times \log_2\left(\frac{516{,}1290}{500{,}0000}\right) = 1200 \times \log_2\left(\frac{32}{31}\right) \approx \mathbf{54{,}9644}\ \text{cent} \approx 55\ \text{cent} \tag{515}$$

4. So sánh với thang đo âm học: Bước nhảy rời rạc 55 cent lớn hơn cả một nửa cung âm nhạc (50 cent). Nếu không có phép nội suy đỉnh, hệ thống sẽ gây ra hiện tượng nhảy bậc thang giả tạo làm hỏng ngữ điệu giọng nói. Do đó, nội suy cực trị liên tục là bắt buộc.

Bài tập 2: Nội suy Parabol với độ dời âm (đỉnh lệch trái). *Đề bài:* Xét một khung phân tích có đỉnh cục bộ được phát hiện tại $\tau_p = 80$ với ba giá trị tương quan chuẩn hóa rời rạc là $y_{-1} = 9500$, $y_0 = 10000$, $y_{+1} = 8500$. Hãy:

(a) Tính độ dời đỉnh phân số δ và chu kỳ dao động liên tục τ^*.

(b) Tính tần số cơ bản thực tế F_0 (Hz) tại $f_s = 16.000$ Hz.

(c) Áp dụng công thức gộp một phép chia đơn với lượng bù làm tròn nửa mẫu số để tính trực tiếp giá trị cao độ chuẩn Q12.4 ($F_{0,\text{Q12.4}}$).

Lời giải chi tiết:

(a) Tính toán các thành phần giải tích của parabol:

$$num = y_{+1} - y_{-1} = 8500 - 9500 = -\mathbf{1000} \tag{516}$$

$$den = 2y_0 - y_{-1} - y_{+1} = 2 \times 10000 - 9500 - 8500 = 20000 - 18000 = \mathbf{2000} \tag{517}$$

$$\delta = \frac{num}{2 \cdot den} = \frac{-1000}{2 \times 2000} = \frac{-1000}{4000} = -\mathbf{0{,}250000} = -0{,}25 \tag{518}$$

Vì $y_{+1} < y_{-1}$ (hàng xóm trái cao hơn hàng xóm phải), độ dời $\delta < 0$ phản ánh đúng quy luật đỉnh bị hút về bên trái. Chu kỳ liên tục là:

$$\tau^* = \tau_p + \delta = 80 - 0{,}25 = \mathbf{79{,}7500} \text{ mẫu} \tag{519}$$

(b) Tần số cơ bản thực tế liên tục là:

$$F_0 = \frac{f_s}{\tau^*} = \frac{16.000}{79{,}75} \approx \mathbf{200{,}6270} \text{ Hz} \tag{520}$$

Giá trị lý thuyết ở định dạng Q12.4 ($16 \times F_0$) là:

$$16 \times 200{,}626959 \approx \mathbf{3210{,}0313} \xrightarrow{\text{làm tròn}} \mathbf{3210} \tag{521}$$

(c) Áp dụng công thức gộp một phép chia đơn:

$$D = 2 \cdot den \cdot \tau_p + num = 2 \times 2000 \times 80 + (-1000) = 320000 - 1000 = \mathbf{319000} \tag{522}$$

$$N = 512000 \cdot den = 512000 \times 2000 = \mathbf{1.024.000.000} \tag{523}$$

$$F_{0,\text{Q12.4}} = \left\lfloor \frac{N + \lfloor D/2 \rfloor}{D} \right\rfloor = \left\lfloor \frac{1.024.000.000 + 159500}{319000} \right\rfloor \tag{524}$$

$$= \left\lfloor \frac{1.024.159.500}{319000} \right\rfloor = \mathbf{3210} \tag{525}$$

Phép chia số nguyên duy nhất cho ra kết quả chính xác là 3210, khớp hoàn toàn với kết quả mô phỏng song sinh trong tệp `verify_v3/ch09_exercises.log`.

Bài tập 3: Dải biến thiên của chuẩn hóa động s_2 và độ rộng bit bộ chia. *Đề bài:* Giả sử trong một khung có biên độ cực lớn, giá trị mẫu số tính được là $den = 33.554.432 = 2^{25}$. Hãy:

(a) Xác định độ dài bit của den và tính độ dịch chuẩn hóa s_2.

(b) Tính giá trị mẫu số sau chuẩn hóa den_n và kiểm tra giới hạn 24 bit.

(c) Với $\tau_p = 213$ (độ trễ lớn nhất) và $num_n = den_n$, hãy tính chặn trên của mẫu số D và tử số N, chứng minh rằng chúng thỏa mãn vừa khít trong `LPM_WIDTHD` $= 34$ và `LPM_WIDTHN` $= 44$.

Lời giải chi tiết:

(a) Vì $den = 2^{25} = 33.554.432$, biểu diễn nhị phân của den gồm bit thứ 25 bằng 1 và 25 số 0 phía sau. Độ dài bit là $\text{bitlen}(den) = 26$ bit. Độ dịch chuẩn hóa là:

$$s_2 = \max(0, \text{bitlen}(den) - 24) = \max(0, 26 - 24) = \mathbf{2} \tag{526}$$

(b) Thực hiện dịch phải $s_2 = 2$ bit:

$$den_n = den \gg 2 = \frac{33.554.432}{4} = \mathbf{8.388.608} = 2^{23} \tag{527}$$

Độ dài bit của den_n là 24 bit (2^{23} cần 24 bit biểu diễn, giá trị tối đa là $2^{24} - 1$). Giới hạn 24 bit được thỏa mãn hoàn hảo.

(c) Trong trường hợp xấu nhất ở biên trần $\tau_p = 213$ với $den_n = 2^{24} - 1 = 16.777.215$ và $num_n = den_n$:

$$D = 2 \cdot den_n \cdot \tau_p + num_n \le (2 \times 213 + 1) \cdot (2^{24} - 1) = 427 \times 16.777.215 = \mathbf{7.163.870.805} \tag{528}$$

$$N = 512000 \cdot den_n + \lfloor D/2 \rfloor \le 512000 \times 16.777.215 + 3.581.935.402 = \mathbf{8.593.516.015.402} \tag{529}$$

Xét độ rộng nhị phân:

$$\text{bitlen}(D) = \lceil \log_2(7.163.870.805 + 1) \rceil = \mathbf{33} \text{ bit} \le \mathbf{34} \text{ bit} \quad (\texttt{LPM_WIDTHD} = 34) \tag{530}$$

$$\text{bitlen}(N) = \lceil \log_2(8.593.516.015.402 + 1) \rceil = \mathbf{43} \text{ bit} \le \mathbf{44} \text{ bit} \quad (\texttt{LPM_WIDTHN} = 44) \tag{531}$$

Toán hạng được bảo đảm không bao giờ tràn bit trên toàn bộ không gian tín hiệu.

Bài tập 4: Đánh giá đánh đổi kiến trúc phần cứng giữa LPM_DIVIDE và Radix-2. *Đề bài:* Một kỹ sư đề xuất dùng bộ chia đường ống `LPM_DIVIDE` của Intel với lập luận: *"Bộ chia đường ống cho thông lượng 1 phép chia mỗi chu kỳ, nhanh hơn so với bộ chia tuần tự Radix-2 (cần 45 chu kỳ từ start đến done), do đó sẽ giúp hệ thống chạy nhanh hơn."* Dựa trên các thông số ngân sách thời gian thực của hệ thống ước lượng cao độ kiểu Praat (hop 160 mẫu, chu kỳ đồng hồ 20 ns ở 50 MHz), hãy phản biện lập luận trên bằng các con số định lượng cụ thể.

Lời giải chi tiết:

1. **Phân tích độ trễ và thời gian xử lý một khung:** Khối IP `LPM_DIVIDE` (cấu hình `LPM_PIPELINE` $= 44$) có độ trễ 44 chu kỳ (880 ns), còn bộ chia tuần tự Radix-2 mất 45 chu kỳ (900 ns, gồm 1 nhịp nạp và 44 nhịp trừ khôi phục). Mức chênh lệch 1 chu kỳ này hoàn toàn không đáng kể. Bộ chia đường ống chỉ có ưu thế về thông lượng (throughput) khi cần tính toán liên tục nhiều phép chia gối đầu nhau mỗi chu kỳ.
2. **Định lượng đặc thù của ứng dụng:** Trong hệ thống F0, mỗi khung âm thanh 10 ms có bước nhảy 160 mẫu, tương ứng với ngân sách thời gian là $T_{\text{khung}} = 160 \times 3125 =$ **500.000** chu kỳ. Khối MAC và chuẩn hóa quét qua 189 lag, và chỉ phát ra **duy nhất 1 cặp giá trị** (N, D) ***ở cuối mỗi khung***.
3. **Định lượng thời gian nhàn rỗi (idle time):** Trong suốt 500.000 chu kỳ của khung, bộ chia chỉ hoạt động trong 45 chu kỳ (và toàn khối F0 mất đúng 49 chu kỳ từ $\tau = 214$ đến `out_valid`), đứng yên trong $500.000 - 45 = 499.955$ chu kỳ (hơn $99{,}99\%$ thời gian). Thông lượng 1 kết quả/chu kỳ hoàn toàn không bao giờ được sử dụng đến.
4. **Chi phí tài nguyên ALM:** Bộ chia đường ống cần nhiều tầng thanh ghi đường ống trung gian qua 44 tầng, trong khi bộ chia tuần tự Radix-2 chỉ dùng đúng 1 bộ trừ 44 bit tái sử dụng (tiết kiệm đáng kể diện tích silicon logic ALM; số lượng ALM cụ thể phải đo trong Quartus).
5. **Kết luận:** Lập luận của kỹ sư là chưa thấu đáo vì đã nhầm lẫn giữa thông lượng đỉnh lý thuyết với nhu cầu thời gian thực của ứng dụng. Bộ chia tuần tự Radix-2 là lựa chọn kỹ thuật tối ưu và phù hợp cho hệ thống.

Tóm lại: Khảo sát kiến trúc phần cứng chứng minh bộ chia tuần tự Radix-2 là giải pháp tối ưu cho lõi F0 FPGA; các bài tập cuối chương củng cố kỹ năng phân tích định lượng từ bước nhảy âm học cent đến các chặn trên bit nhị phân và ngân sách thời gian thực.

Chương 10. Quyết định im lặng, vô thanh và hữu thanh

▶ MỤC TIÊU HỌC TẬP

- Thấu hiểu bản chất vật lý của ranh giới vô thanh / hữu thanh: vì sao việc tìm cực đại tự tương quan thuần túy luôn sinh ra tần số giả trong các đoạn im lặng và phụ âm xát vô thanh.
- Nắm vững cơ chế đánh giá độ mạnh của ứng viên vô thanh trong mã nguồn Praat 7.0.03: từ tỉ số biên độ đỉnh tương đối $I = LP/GP$ đến hàm phạt tuyến tính vùng dốc chuyển tiếp $[0{,}03;\ 0{,}0414]$.
- Phân tích tường minh nguyên nhân loại bỏ mô hình ngưỡng năng lượng toàn cục E_{ref} (golden v1) và dẫn xuất bất đẳng thức nhân chéo số nguyên 54-bit bám sát thuật toán Praat (golden v2).
- Nắm vững vi kiến trúc đường ống 3 tầng của module HDL tự viết `ch10_voicing.v`: tối ưu hóa hằng số bằng phép dịch-cộng không tốn DSP, loại bỏ hoàn toàn bộ chia dấu phẩy động và triệt tiêu bẫy im lặng.
- Kiểm chứng tính tương đương chu kỳ-đối-chu kỳ giữa mô hình song sinh Python Twin và phần cứng Verilog trên hơn 600 bộ vectơ thử nghiệm góc, xác nhận chỉ số lỗi quyết định vô thanh VDE $= 0/277$ khung trên hai tệp âm thanh chuẩn.

10.1. Thuật toán của Praat 7.0.03: Bản chất ứng viên vô thanh, cường độ tương đối và vùng dốc ngưỡng

Vấn đề thực tế: Bẫy tần số ma trong các khoảng lặng và tiếng ù xoay chiều

Giả sử hệ thống xử lý tín hiệu hoàn tất việc tìm đỉnh cực đại của hàm tự tương quan $S_c[\tau]$ trên dải độ trễ $\tau \in [27, 213]$ như đã thiết kế ở Chương 9. Câu hỏi đặt ra là: nếu một khung âm thanh là khoảng lặng hoàn toàn giữa hai từ, hoặc là phụ âm xát vô thanh như âm /s/, /f/, /t/ (tiếng ồn trắng ngẫu nhiên của luồng khí qua khe hẹp thanh môn không có dao động dây thanh), chuyện gì sẽ xảy ra nếu ta xuất ngay tần số nội suy $F_0 = f_s/\tau^*$ ra ngõ ra?

Thực tế phũ phàng là: *hàm tự tương quan luôn luôn tìm được một cực đại toán học.* Ngay cả trong tín hiệu nhiễu trắng thuần túy không hề có tính chu kỳ, các dao động ngẫu nhiên của nhiễu vẫn tạo ra một đỉnh lồi cục bộ nào đó trong dải quét. Nếu không có bộ kiểm duyệt độ tin cậy của tính tuần hoàn, mạch phần cứng sẽ phát ra một giá trị F_0 nhảy nhót hỗn loạn (ví dụ 120 Hz, 480 Hz) giữa các khoảng lặng. Người nghe hoặc hệ thống nhận dạng tiếng nói phía sau sẽ nhận được một cao độ hoàn toàn vô nghĩa.

Nguy hiểm hơn nữa là hiện tượng can nhiễu từ nguồn điện lưới xoay chiều 50 Hz trong môi trường ghi âm thực tế. Bản thân tần số cơ bản 50 Hz có chu kỳ mẫu $\tau = 16000/50 = 320$ mẫu, nằm ngoài dải quét phần cứng $[26, 214]$ nên không thể lọt vào bộ tìm đỉnh. Tuy nhiên, các sóng hài bậc cao của nguồn điện lưới do hiện tượng méo phi tuyến của bộ tiền khuếch đại micro lại nằm trọn vẹn trong dải tìm kiếm:

- Hài bậc hai 100 Hz tương ứng với độ trễ $\tau = 16000/100 = 160$ mẫu $\in [27, 213]$.
- Hài bậc ba 150 Hz tương ứng với độ trễ $\tau = 16000/150 \approx 107$ mẫu $\in [27, 213]$.
- Hài bậc bốn 200 Hz tương ứng với độ trễ $\tau = 16000/200 = 80$ mẫu $\in [27, 213]$.

Khi người nói ngừng lời (khoảng lặng), năng lượng tiếng nói biến mất, nhưng tiếng ù xoay chiều 100 Hz biên độ nhỏ vẫn tồn tại đều đặn dưới nền. Khi đó, hàm tự tương quan sẽ khóa vào đỉnh chu kỳ của hài 100 Hz với hệ số tương quan rất cao ($r \approx 0{,}8$). Nếu chỉ nhìn vào độ nhọn tương quan, hệ thống sẽ kết luận nhầm rằng khoảng lặng đó là giọng nói trầm 100 Hz! Đó chính là lý do vì sao một thuật toán ước lượng cao độ chuẩn xác bắt buộc phải có cơ chế phối hợp giữa độ mạnh tuần hoàn và biên độ tín hiệu thực tế.

Cơ chế ứng viên vô thanh và cường độ tương đối trong Praat 7.0.03

Trong phần mềm Praat của Paul Boersma, bài toán phân loại vô thanh / hữu thanh không được giải quyết bằng một phép so sánh ngưỡng cứng tách rời, mà được tích hợp trực tiếp vào danh sách các ứng viên cạnh tranh cao độ của từng khung.

Cụ thể, trong tệp mã nguồn `fon/Sound_to_Pitch.cpp` tại các dòng 170–179, Praat luôn luôn khởi tạo ứng viên đầu tiên trong danh sách (ứng viên số 1) là **ứng viên vô thanh** (*unvoiced candidate*):

```
/* Candidate 1 is the unvoiced candidate */
candidates [1]. frequency = 0.0;
candidates [1]. strength = 0.0;
/* Absolute silence is always voiceless */
if (localPeak == 0.0) return;
```

Tần số của ứng viên vô thanh được gán cố định bằng $0{,}0$ Hz. Các ứng viên tiếp theo (từ ứng viên số 2 trở đi) là các đỉnh tự tương quan hữu thanh tìm được trên dải trễ τ. Một khung âm thanh chỉ được tuyên bố là hữu thanh khi và chỉ khi độ mạnh (*strength*) của ứng viên hữu thanh tốt nhất vượt qua độ mạnh của ứng viên vô thanh.

Độ mạnh của ứng viên vô thanh được Praat tính toán dựa trên hai đại lượng biên độ đỉnh:

1. **Đỉnh biên độ toàn cục (`globalPeak` – ký hiệu GP):** Được tính toán một lần duy nhất trên toàn bộ tệp âm thanh WAV tại `fon/Sound_to_Pitch.cpp` các dòng 372–385:

$$GP = \max_{1 \le i \le N_{\text{samples}}} |x[i] - \bar{x}| \tag{532}$$

trong đó $\bar{x}$ là giá trị trung bình cộng của toàn bộ tệp âm thanh. Trong hệ thống nhúng của ta, đại lượng này được bộ xử lý HPS tính toán sẵn trong bước đọc tệp WAV bằng công thức số nguyên chuẩn tắc:

$$GP = \left\lfloor \frac{\max\limits_{v \in \{\min x, \max x\}} |n \cdot v - \sum x| + \lfloor n/2 \rfloor}{n} \right\rfloor \tag{533}$$

giá trị này được nạp trực tiếp vào thanh ghi điều khiển CSR của FPGA trước khi xử lý khung (ví dụ $GP = 22.946$ cho tệp sạch và 22.937 cho tệp có nhiễu trong bộ dữ liệu kiểm chứng). Nếu $GP = 0$, toàn bộ tệp âm thanh là một đường thẳng nằm ngang (tín hiệu hoàn toàn phẳng), Praat kiểm tra điều kiện này tại các dòng 384–385 (`if (globalPeak == 0.0) return thee;`) và trả về đối tượng Pitch rỗng.

2. **Đỉnh biên độ cục bộ (`localPeak`, ký hiệu LP):** Được tính riêng cho từng khung tại `fon/Sound_to_Pitch.cpp` các dòng 87–102:

```
/* Compute the local peak; look half a longest period to both sides. */
integer startSample = halfnsamp_window + 1 - halfnsamp_period;
integer endSample = halfnsamp_window + halfnsamp_period;
if (startSample < 1) startSample = 1;
if (endSample > nsamp_window) endSample = nsamp_window;
double localPeak = 0.0;
for (integer j = startSample; j <= endSample; j ++) {
double value = fabs (frame [j]);
if (value > localPeak) localPeak = value;
}
double intensity = ( localPeak > globalPeak ? 1.0 :
localPeak / globalPeak );
```

Dẫn xuất khoảng chỉ số mẫu của LocalPeak trên lưới khung 638 mẫu

Hãy tính toán chính xác dải chỉ số mẫu của LP theo các tham số chuẩn hóa của hệ thống: tần số lấy mẫu $f_s = 16.000$ Hz, độ trễ cực đại của chu kỳ dài nhất ứng với pitchFloor $= 75$ Hz:

$$\text{nsamp_period} = \left\lfloor \frac{f_s}{\text{pitchFloor}} \right\rfloor = \left\lfloor \frac{16000}{75} \right\rfloor = 213 \text{ mẫu}, \tag{534}$$

$$\text{halfnsamp_period} = \left\lfloor \frac{\text{nsamp_period}}{2} \right\rfloor + 1 = 106 + 1 = 107 \text{ mẫu}. \tag{535}$$

Độ dài cửa sổ Hanning đối xứng được chuẩn hóa theo Praat dòng 334–339 là $N = 638$ mẫu (`nsamp_window`), với nửa cửa sổ là 319 mẫu (`halfnsamp_window`). Theo quy ước chỉ số đếm từ 1 của Praat:

$$\text{startSample} = \text{halfnsamp_window} + 1 - \text{halfnsamp_period} = 319 + 1 - 107 = 213, \tag{536}$$

$$\text{endSample} = \text{halfnsamp_window} + \text{halfnsamp_period} = 319 + 107 = 426. \tag{537}$$

Chuyển đổi sang quy ước chỉ số mảng đếm từ 0 trong ngôn ngữ C, Python và phần cứng Verilog:

$$j_{\text{start}} = 213 - 1 = 212, \tag{538}$$

$$j_{\text{end}} = 426 - 1 = 425. \tag{539}$$

Tổng số mẫu nằm trong phạm vi quét đỉnh cục bộ là $425 - 212 + 1 = 214$ mẫu, nằm đối xứng quanh tâm của khung phân tích 638 mẫu (mẫu tâm nằm tại $j = 318$ và 319). Tín hiệu quét là các mẫu $x_w[j]$ *đã nhân cửa sổ Hanning*. Cực đại biên độ cục bộ là:

$$LP = \max_{j=212..425} |x_w[j]| \tag{540}$$

Giá trị này được module nhân cửa sổ Hanning `ch06_hanning_window.v` ghi nhận trực tiếp bằng một bộ so sánh cực đại biên độ trong đúng lượt quét cửa sổ, hoàn toàn không tốn thêm bất kỳ chu kỳ xung nhịp nào!

Tỉ số cường độ biên độ tương đối I được Praat định nghĩa là:

$$I = \frac{LP}{GP} \quad \text{(bão hòa tại } 1{,}0 \text{ nếu } LP > GP) \tag{541}$$

Hàm độ mạnh vô thanh và vùng dốc chuyển tiếp $[0{,}03;\ 0{,}0414]$

Tại tệp mã nguồn `fon/Pitch.cpp` các dòng 553–555, Praat thiết lập độ mạnh của ứng viên vô thanh (`unvoicedStrength`, ký hiệu R_{unvoiced}) theo công thức toán học:

$$R_{\text{unvoiced}} = \text{voicingThreshold} + \max\left(0,\ 2 - \frac{I}{\frac{\text{silenceThreshold}}{1 + \text{voicingThreshold}}}\right) \tag{542}$$

Với các giá trị cấu hình mặc định chuẩn mực của Praat:

- Ngưỡng vô thanh voicingThreshold $= 0{,}45$.

- Ngưỡng im lặng silenceThreshold $= 0{,}03$ (tương ứng với biên độ đỉnh bằng 3% biên độ đỉnh toàn tệp, tức suy giảm $-30{,}46$ dB).

Thay các giá trị số này vào mẫu số của phân thức:

$$\frac{\text{silenceThreshold}}{1+\text{voicingThreshold}} = \frac{0{,}03}{1+0{,}45} = \frac{0{,}03}{1{,}45} = \frac{3}{145} \approx 0{,}020689655 \tag{543}$$

Khi đó, biểu thức trong hàm cực đại trở thành:

$$2 - \frac{I}{\frac{3}{145}} = 2 - I \cdot \frac{145}{3} \tag{544}$$

Công thức độ mạnh ứng viên vô thanh (542) được viết lại dưới dạng phân tích tường minh:

$$R_{\text{unvoiced}}(I) = 0{,}45 + \max\left(0,\ 2 - I \cdot \frac{145}{3}\right) \tag{545}$$

Hàm số $R_{\text{unvoiced}}(I)$ chia miền cường độ $I \in [0, 1]$ thành ba phân vùng vật lý rõ rệt:

1. **Phân vùng 1: Vùng im lặng ($I < 0{,}03$).** Khi cường độ tín hiệu nhỏ hơn 3% đỉnh toàn cục ($I < 0{,}03$):

$$2 - I \cdot \frac{145}{3} > 2 - 0{,}03 \cdot \frac{145}{3} = 2 - 1{,}45 = 0{,}55 \tag{546}$$

Do đó, độ mạnh của ứng viên vô thanh thỏa mãn:

$$R_{\text{unvoiced}} > 0{,}45 + 0{,}55 = 1{,}00 \tag{547}$$

Mặt khác, theo định nghĩa của hàm tự tương quan chuẩn hóa chia cửa sổ, hệ số tương quan của bất kỳ đỉnh tuần hoàn nào luôn bị chặn trên bởi $r[\tau] \le 1{,}0$. Hơn nữa, do chi phí quãng tám octaveCost > 0, độ mạnh của ứng viên hữu thanh luôn nhỏ hơn $1{,}0$. Vì độ mạnh hữu thanh không bao giờ vượt quá $1{,}00$, trong khi độ mạnh vô thanh lại lớn hơn $1{,}00$, **mọi khung có $I < 0{,}03$ chắc chắn bị tuyên bố là vô thanh vô điều kiện**! Điều này bóp nghẹt hoàn toàn tiếng ù điện xoay chiều 50 Hz hay 100 Hz trong các khoảng dừng nói.

2. **Phân vùng 2: Vùng dốc chuyển tiếp ($0{,}03 \le I < \frac{6}{145} \approx 0{,}04138$).** Khi I tăng từ $0{,}03$ lên điểm mà tại đó biểu thức $2 - I \cdot \frac{145}{3} = 0$:


$$I_{\text{end}} = \frac{2}{\frac{145}{3}} = \frac{6}{145} \approx 0{,}0413793\ldots \approx 0{,}0414 \tag{548}$$

Trong khoảng này, giá trị $2 - I \cdot \frac{145}{3}$ dương và giảm tuyến tính từ $0{,}55$ về 0. Do đó, R_{unvoiced} giảm mượt mà từ $1{,}00$ xuống $0{,}45$. Đây là một đặc điểm thiết kế tinh tế của Paul Boersma: thay vì áp đặt một bước nhảy bậc thang đột ngột (gây hiện tượng chớp tắt vô thanh / hữu thanh chập chờn khi tín hiệu mấp mé ngưỡng), Praat tạo ra một *vùng đệm giảm xóc tuyến tính*. Tín hiệu càng yếu thì đòi hỏi tính tuần hoàn càng phải cao mới được công nhận là hữu thanh.

3. **Phân vùng 3: Vùng tiếng nói tích cực ($I \ge 0{,}0414$).** Khi $I \ge \frac{6}{145}$, ta có $2 - I \cdot \frac{145}{3} \le 0$, khiến hàm $\max(0, \ldots) = 0$. Khi đó:

$$R_{\text{unvoiced}} = 0{,}45 = \text{voicingThreshold} \tag{549}$$

Độ mạnh vô thanh giữ nguyên giá trị phẳng $0{,}45$. Một ứng viên hữu thanh chỉ cần có hệ số tự tương quan hiệu chỉnh $S_c/R_{0n} > 0{,}45$ là sẽ chiến thắng ứng viên vô thanh và được công nhận là nguyên âm / âm hữu thanh.



Hình 24: Đồ thị hàm độ mạnh ứng viên vô thanh $R_{\text{unvoiced}}(I)$ của Praat 7.0.03 theo tỉ số cường độ $I = LP/GP$. Ba phân vùng được phân định rõ ràng bởi hai mốc ngưỡng $I = 0{,}03$ và $I = 6/145 \approx 0{,}0414$.

Đọc hình. Hình 24 trình bày trực quan quy luật phân định vô thanh / hữu thanh của Praat 7.0.03 trên mặt phẳng tọa độ (I, R). Trục hoành biểu diễn tỉ số cường độ biên độ đỉnh $I = LP/GP$; trục tung biểu diễn độ mạnh ngưỡng R. Đường cong màu đỏ đậm thể hiện hàm số $R_{\text{unvoiced}}(I)$. Tại vùng im lặng màu đỏ nhạt ($I < 0{,}03$), đường ngưỡng vọt lên trên mức $1{,}00$, khiến mọi ứng viên (kể cả điểm C có tính chu kỳ cao $S_c/R_{0n} = 0{,}80$) đều bị đánh rớt xuống vô thanh. Tại vùng dốc màu cam ($0{,}03 \le I < 0{,}0414$), đường ngưỡng giảm tuyến tính từ $1{,}00$ xuống $0{,}45$. Tại vùng tiếng nói tích cực màu xanh nhạt ($I \ge 0{,}0414$), đường ngưỡng nằm ngang cố định tại $0{,}45$. Điểm xanh A ($S_c/R_{0n} = 0{,}75$) nằm phía trên đường ngưỡng nên được công nhận là hữu thanh; trong khi điểm đỏ B ($S_c/R_{0n} = 0{,}30$) nằm phía dưới nên bị phân loại là vô thanh.

Chỗ dễ vướng: Vì sao Praat dùng tỉ số biên độ thay vì tỉ số năng lượng RMS?

Nhiều kỹ sư khi thiết kế hệ thống phát hiện tiếng nói (VAD – *Voice Activity Detection*) thường có phản xạ tự nhiên là tính năng lượng trung bình bình phương (RMS energy hoặc $R[0] = \sum x^2$). Tuy nhiên, Paul Boersma đã chọn biên độ đỉnh cực đại $\max |x_w[j]|$. Lý do nằm ở đặc tính âm học của các âm thanh bật và phụ âm tắc: Một xung đóng mở dây thanh đột ngột (glottal pulse) ở đầu một âm tiết có thể tạo ra một đỉnh biên độ rất sắc nhọn nhưng thời gian tồn tại cực ngắn (chỉ vài mẫu). Nếu tính tổng bình phương $R[0]$ trên toàn bộ cửa sổ 638 mẫu, năng lượng trung bình sẽ bị san phẳng ra toàn khung, khiến tỉ số năng lượng rơi xuống rất thấp và có nguy cơ bị gạt nhầm vào khoảng lặng. Ngược lại, đại lượng $LP = \max |x_w[j]|$ giữ nguyên được biên độ đỉnh thực tế của luồng áp suất âm thanh, giúp bảo toàn tính hữu thanh của các phụ âm bật ngay tại thời điểm thanh môn vừa mở.

Tóm lại: Praat quyết định vô thanh bằng cách so sánh ứng viên hữu thanh với một ứng viên vô thanh đối trọng mang độ mạnh $R_{unvoiced}(I) = 0{,}45 + \max(0, 2 - I \cdot 145/3)$; đường ngưỡng này tự động dâng lên trên $1{,}0$ để biến mọi khung có $I < 0{,}03$ thành vô thanh, triệt tiêu hoàn toàn tiếng ù và tạp âm khoảng lặng.

10.2. Hai dạng phần cứng: Dạng năng lượng bị loại bỏ và bất đẳng thức nhân chéo số nguyên 54-bit

Vấn đề thực tế: Bài toán chia dấu phẩy động trong quyết định ngưỡng

Khi nhìn vào công thức ngưỡng của Praat:

$$\frac{S_c}{R_{0n}} > 0{,}45 + \max\left(0,\ 2 - \frac{LP}{GP} \cdot \frac{145}{3}\right)$$

một lập trình viên phần mềm trên máy tính x86 có thể thực hiện nó bằng các lệnh FPU thông thường. Nhưng trên chip FPGA Cyclone V, việc hiện thực hóa công thức này theo nguyên bản dấu phẩy động đòi hỏi chi phí phần cứng rất lớn. Để tính $I = LP/GP$, ta cần một bộ chia dấu phẩy động 32-bit (Single Precision Floating Point Divider). Để tính strength $= S_c/R_{0n}$, ta cần thêm một bộ chia dấu phẩy động thứ hai. Sau đó là các bộ nhân, bộ trừ và bộ so sánh dấu phẩy động theo chuẩn IEEE-754. Hai bộ chia dấu phẩy động pipelined của thư viện Altera FPGA tiêu tốn lượng lớn ALM và sinh ra độ trễ đường ống nhiều chu kỳ (phải đo trong Quartus), biến một phép so sánh ngưỡng thành một khối mạch phức tạp, tiêu hao tài nguyên logic vốn cần dành cho các khối tính toán khác.

Câu hỏi quan trọng đặt ra cho người thiết kế phần cứng là: *Có thể biến toàn bộ biểu thức trên thành các phép toán số nguyên thuần túy, không cần bất kỳ bộ chia nào, mà vẫn bảo đảm chính xác từng bit so với Praat hay không?*

Dạng phần cứng thứ nhất (Golden v1) và vì sao bị loại bỏ

Trong giai đoạn đầu của dự án (phiên bản golden v1), nhóm nghiên cứu đã cố gắng tránh phép chia bằng cách đưa ra một mô hình ngưỡng năng lượng đơn giản hóa:

- Điều kiện hữu thanh: $S_c \cdot 100 \geq 45 \cdot R_0$.
- Điều kiện lọc khoảng lặng: $R_0 \cdot 10000 < 9 \cdot E_{\text{ref}}$, với $E_{\text{ref}} = \max_{\text{file}} R_0$ là năng lượng khung cực đại trên toàn bộ tệp âm thanh.

Mặc dù công thức này chỉ dùng phép nhân số nguyên, nó đã bộc lộ bốn khiếm khuyết chết người khiến nó bị loại bỏ hoàn toàn trong bản đặc tả chuẩn (golden v2):

1. **Phá vỡ tính trực tiếp (Streaming) của luồng phần cứng:** Để có được giá trị $E_{\text{ref}} = \max R_0$ của cả tệp, FPGA bắt buộc phải quét qua toàn bộ tệp âm thanh một lượt trước để tính và lưu trữ R_0 của từng khung, tìm cực đại E_{ref}, rồi mới có thể quay lại từ đầu để quyết định vô thanh / hữu thanh! Điều này đòi hỏi hoặc phải có một bộ đệm SDRAM khổng lồ bên ngoài để lưu toàn bộ tệp, hoặc phải truyền dữ liệu âm thanh qua cầu HPS–FPGA hai lần liên tiếp. Kiến trúc đường ống thời gian thực bị phá vỡ hoàn toàn.
2. **Lệch pha bản chất vật lý giữa năng lượng và biên độ:** Đại lượng E_{ref} là tổng bình phương x^2, trong khi Praat dùng biên độ đỉnh $|x|$. Tỉ số $9/10000 = 0{,}0009 = (0{,}03)^2$ làm bình phương bậc hai sự suy giảm của tín hiệu. Trong các đoạn âm thanh có dải động lớn (ví dụ có tiếng hét to xen lẫn tiếng thì thầm), E_{ref} bị đẩy lên rất cao bởi tiếng hét, khiến ngưỡng $0{,}0009 \cdot E_{\text{ref}}$ vô tình cắt đứt toàn bộ các đoạn thì thầm hoặc phụ âm nhẹ vốn có biên độ vừa phải.
3. **Cắt bỏ hoàn toàn vùng dốc chuyển tiếp** $[0{,}03;\ 0{,}0414]$**:** Golden v1 áp dụng một ngưỡng cắt cứng bậc thang ($R_0 \geq 0{,}0009 \cdot E_{\text{ref}}$). Hệ quả là tại các khung âm thanh mấp mé ngưỡng, trạng thái vô thanh / hữu thanh bị giật cục, tạo ra hiện tượng nhảy tần số giả giữa các khung kề nhau, làm sai lệch kết quả lọc trung vị Median-3 ở Chương 11.
4. **Quy tắc so sánh dấu lớn hơn chặt (Strict inequality):** Golden v1 sử dụng dấu $\geq$ ($S_c \cdot 100 \geq 45 \cdot R_0$). Trong thiết kế phần cứng của ta, điều kiện hữu thanh sử dụng dấu so sánh lớn hơn chặt ($>$), tức LHS $>$ RHS. Trường hợp hòa điểm được kiểm chứng thực nghiệm trong kiểm định dữ liệu thực tế (golden audit), đạt $0/277$ khác biệt so với kết quả của Praat.

Dẫn xuất bất đẳng thức nhân chéo số nguyên 54-bit (Golden v2)

Để khắc phục các nhược điểm trên mà không cần dùng bộ chia dấu phẩy động, giải pháp chốt của ta là thực hiện **nhân chéo mẫu số quy đồng** toàn bộ biểu thức quyết định của Praat.

Xuất phát từ điều kiện hữu thanh của Praat trong chế độ so sánh đơn khung (tương ứng với cấu hình R2 không chi phí chuyển trạng thái trong Viterbi): độ mạnh của ứng viên hữu thanh tốt nhất phải lớn hơn chặt độ mạnh của ứng viên vô thanh:

$$\frac{S_c}{R_{0n}} > 0{,}45 + \max\left(0,\ 2 - \frac{145 \cdot LP}{3 \cdot GP}\right) \tag{550}$$

Chuyển hằng số $0{,}45 = 45/100$ sang vế trái:

$$\frac{S_c}{R_{0n}} - \frac{45}{100} > \max\left(0,\, 2 - \frac{145 \cdot LP}{3 \cdot GP}\right) \tag{551}$$

Quy đồng mẫu số ở vế trái với mẫu số chung là $100 \cdot R_{0n}$:

$$\frac{100 \cdot S_c - 45 \cdot R_{0n}}{100 \cdot R_{0n}} > \max\left(0,\, \frac{6 \cdot GP - 145 \cdot LP}{3 \cdot GP}\right) \tag{552}$$

Lưu ý rằng ở vế phải, số 2 được quy đồng vào phân thức thành $\frac{6 \cdot GP}{3 \cdot GP}$. Do $GP > 0$ và mẫu số $3 \cdot GP > 0$, phép lấy cực đại với 0 có thể đưa trực tiếp tử số vào trong:

$$\max\left(0,\, \frac{6 \cdot GP - 145 \cdot LP}{3 \cdot GP}\right) = \frac{\max(0,\, 6 \cdot GP - 145 \cdot LP)}{3 \cdot GP} \tag{553}$$

Bất đẳng thức trở thành:

$$\frac{100 \cdot S_c - 45 \cdot R_{0n}}{100 \cdot R_{0n}} > \frac{\max(0,\, 6 \cdot GP - 145 \cdot LP)}{3 \cdot GP} \tag{554}$$

Nhận thấy mẫu số của vế trái là $100 \cdot R_{0n}$ (luôn dương khi khung có năng lượng $R_{0n} > 0$) và mẫu số của vế phải là $3 \cdot GP$ (luôn dương khi tệp không rỗng $GP > 0$). Mẫu số chung của cả hai vế là một số dương:

$$M_{\text{chung}} = 300 \cdot R_{0n} \cdot GP > 0 \tag{555}$$

Nhân cả hai vế với số dương M_{chung}, chiều bất đẳng thức được bảo toàn nguyên vẹn:

$$(\mathbf{100} \cdot \mathbf{S_c} - \mathbf{45} \cdot \mathbf{R_{0n}}) \cdot \mathbf{3} \cdot \mathbf{GP} > \mathbf{100} \cdot \mathbf{R_{0n}} \cdot \max(\mathbf{0},\, \mathbf{6} \cdot \mathbf{GP} - \mathbf{145} \cdot \mathbf{LP}) \tag{556}$$

Đây chính là **bất đẳng thức nhân chéo chuẩn tắc** của Chương 10. Toàn bộ các đại lượng tham gia phép tính đều là số nguyên:

- Vế trái: LHS $= (100 \cdot S_c - 45 \cdot R_{0n}) \cdot (3 \cdot GP)$.
- Vế phải: RHS $= (100 \cdot R_{0n}) \cdot \max(0,\, 6 \cdot GP - 145 \cdot LP)$.
- Điều kiện hữu thanh: LHS $>$ RHS.

Phép so sánh này hoàn toàn không chứa bất kỳ phép chia nào, không có số thực dấu phẩy động, nhưng cho kết quả quyết định vô thanh / hữu thanh trùng khớp với thuật toán Praat trên toàn bộ dữ liệu kiểm định!

Phân tích độ rộng bit và chứng minh không tràn số trên định dạng 54-bit

Để thiết kế thanh ghi phần cứng và bộ so sánh trong Verilog, ta phải phân tích dải động cực đại của từng số hạng nhằm chứng minh mạch không bao giờ bị tràn số.

Dựa trên các tham số thiết kế đã chốt từ Chương 6 đến Chương 9:

- Điểm tương quan chuẩn hóa S_c: $S_c < 2^{27}$ (số nguyên có dấu 28-bit).
- Năng lượng chuẩn hóa R_{0n}: $0 \le R_{0n} < 2^{27}$ (số nguyên không dấu 27-bit).
- Đỉnh toàn cục GP: lấy từ tín hiệu 16-bit nguyên, $0 \le GP \le 32.768$ (số nguyên 16-bit).
- Đỉnh cục bộ LP: biên độ cực đại thực tế đo được trên khung stress (Chương 6) là $|x_w| \le 59.379 < 2^{16}$ (số nguyên 16-bit).

Bây giờ ta chặn trên từng vế (kịch bản cực trị tồi nhất):

1. **Đánh giá Vế trái (LHS):**

$$\text{term}_1 = 100 \cdot S_c - 45 \cdot R_{0n} \tag{557}$$

$$\text{term}_{1,\max} \le 100 \cdot (2^{27} - 1) = 13.421.772.700 < 2^{34} \approx 17{,}18 \times 10^9 \tag{558}$$

$$\text{term}_{1,\min} \ge -45 \cdot (2^{27} - 1) = -6.039.797.715 > -2^{33} \approx -8{,}59 \times 10^9 \tag{559}$$

$$3 \cdot GP \le 3 \cdot 32.768 = 98.304 < 2^{17} = 131.072 \tag{560}$$

Nhân hai thừa số lại với nhau:

$$\text{LHS}_{\max} \le 13.421.772.700 \times 98.304 = 1.319.413.943.500.800 \approx 1{,}319 \times 10^{15} < 2^{51} \tag{561}$$

$$|\text{LHS}_{\min}| \le 6.039.797.715 \times 98.304 = 593.736.274.575.360 \approx 5{,}937 \times 10^{14} < 2^{50} \tag{562}$$

Vì $2^{51} \approx 2{,}252 \times 10^{15} < 2^{52}$, giá trị của LHS luôn nằm gọn trong phạm vi của số nguyên có dấu 52-bit.

2. **Đánh giá Vế phải (RHS):**

$$\text{ramp} = \max(0,\, 6 \cdot GP - 145 \cdot LP) \tag{563}$$

$$\text{ramp}_{\max} \le 6 \cdot GP_{\max} = 6 \cdot 32.768 = 196.608 < 2^{18} \tag{564}$$

$$100 \cdot R_{0n} \le 100 \cdot (2^{27} - 1) = 13.421.772.700 < 2^{34} \tag{565}$$

Nhân hai thừa số:

$$\text{RHS}_{\max} \le 13.421.772.700 \times 196.608 = 2.638.827.887.001.600 \approx 2{,}639 \times 10^{15} < 2^{52} \tag{566}$$

Vì $2^{52} \approx 4{,}504 \times 10^{15} < 2^{53} \approx 9{,}007 \times 10^{15}$, giá trị của RHS luôn bị chặn trên bởi 2^{52}.

Khoảng giá trị biểu diễn của số nguyên có dấu 54-bit (`signed [53:0]`) trong phần cứng là:

$$[-2^{53},\, 2^{53}-1] = [-9.007.199.254.740.992,\, +9.007.199.254.740.991] \tag{567}$$

So sánh với các cận cực đại:

$$|\text{LHS}| < 2^{51} < 2^{53}, \qquad \text{RHS} < 2^{52} < 2^{53}$$

Cả hai vế đều có biên độ nhỏ hơn một nửa ngưỡng tràn số của định dạng 54-bit. **Kết luận:** Việc sử dụng định dạng số nguyên có dấu 54-bit (`signed [53:0]`) bảo đảm an toàn toán học, không xảy ra tràn số trong bất kỳ kịch bản âm thanh thực tế hay nhân tạo nào.

Bẫy im lặng và điều kiện tiên quyết bắt buộc

Một trường hợp biên quan trọng trong phép nhân chéo cần được xử lý cẩn trọng: *điều gì xảy ra nếu mẫu số bị triệt tiêu về 0?*

Hãy xét tình huống một khung im lặng hoàn toàn có năng lượng bằng 0 ($R_{0n} = 0$). Nếu mạch phần cứng bỏ qua kiểm tra điều kiện này và đưa trực tiếp vào phương trình nhân chéo (556):

$$\text{LHS} = (100 \cdot S_c - 45 \cdot 0) \cdot 3 \cdot GP = 300 \cdot S_c \cdot GP$$
$$\text{RHS} = 100 \cdot 0 \cdot \text{ramp} = 0$$

Nếu vì một lý do ngẫu nhiên nào đó (hoặc giá trị rác trong thanh ghi) mà $S_c > 0$, ta sẽ có LHS > 0 trong khi RHS $= 0$. Khi đó mạch so sánh sẽ phán đoán LHS $>$ RHS là **ĐÚNG**, và kết luận khung im lặng $R_{0n} = 0$ là **HỮU THANH**! Đây là một lỗi sai logic cực kỳ tai hại.

Tương tự, nếu tệp âm thanh có $GP = 0$ (im lặng toàn tệp) hoặc khung có $LP = 0$ (mọi mẫu quanh tâm bằng 0), hoặc bộ tìm đỉnh ở Chương 9 không tìm thấy bất kỳ đỉnh nào thỏa mãn $U[\tau] > 0{,}225 \cdot R_{0n}$ (`cand_found = 0`), khung đó phải được kết luận là vô thanh ngay lập tức mà không cần quan tâm đến kết quả so sánh nhân chéo.

Vì vậy, ta thiết lập điều kiện cờ bẫy im lặng (`silence_trap`):

$$\text{silence_trap} = (R_{0n} == 0) \vee (LP == 0) \vee (GP == 0) \vee (\neg \text{cand_found}) \tag{568}$$

Quyết định hữu thanh cuối cùng của khung là sự kết hợp logic chặt chẽ:

$$\textbf{voiced} = (\neg \textbf{silence_trap}) \wedge (\textbf{LHS} > \textbf{RHS}) \tag{569}$$

Tính toán thủ công thu nhỏ trên các ca đại diện

Bảng 38 liệt kê kết quả tính toán chi tiết của 10 trường hợp thử nghiệm điển hình, được trích xuất trực tiếp từ nhật ký kiểm chứng `verify_v3/ch10_math_audit.log`.

Bảng 38: Bảng tính tay đối chiếu giữa công thức dấu phẩy động Praat và bất đẳng thức nhân chéo số nguyên 54-bit.

Tình huống thử nghiệm	S_c	R_{0n}	GP	LP	I	R_{unv}	LHS − RHS	**Kết luận**
1. Tiếng nói hữu thanh	800.000	1.000.000	20.000	2.000	0,100	0,450	$+2{,}10 \times 10^{12}$	Hữu thanh
2. Tiếng nói vô thanh	350.000	1.000.000	20.000	2.000	0,100	0,450	$-6{,}00 \times 10^{11}$	Vô thanh
3. Im lặng ($I < 0{,}03$)	700.000	1.000.000	20.000	400	0,020	1,483	$-4{,}70 \times 10^{12}$	Vô thanh
4. Vùng dốc hữu thanh	700.000	1.000.000	20.000	760	0,038	0,613	$+5{,}20 \times 10^{11}$	Hữu thanh
5. Vùng dốc vô thanh	600.000	1.000.000	20.000	700	0,035	0,758	$-9{,}50 \times 10^{11}$	Vô thanh
6. Sát ngưỡng 0,4499	449.900	1.000.000	20.000	2.000	0,100	0,450	$-6{,}00 \times 10^{8}$	Vô thanh
7. Sát ngưỡng 0,4501	450.100	1.000.000	20.000	2.000	0,100	0,450	$+6{,}00 \times 10^{8}$	Hữu thanh
8. Bẫy im lặng $LP = 0$	800.000	1.000.000	20.000	0	0,000	2,450	Cờ chặn $LP = 0$	Vô thanh
9. Bẫy im lặng $GP = 0$	800.000	1.000.000	0	2.000	0,000	0,000	Cờ chặn $GP = 0$	Vô thanh
10. Bẫy im lặng $R_0 = 0$	800.000	0	20.000	2.000	0,100	0,450	Cờ chặn $R_0 = 0$	Vô thanh

Đọc bảng. Bảng 38 chứng minh sự trùng khớp giữa hai cách tính: Tại ca 1 (tiếng nói hữu thanh), tỉ số tương quan đạt $S_c/R_{0n} = 0{,}80 > 0{,}45$, hiệu số LHS − RHS $= +2{,}10 \times 10^{12} > 0$, cả hai phương pháp đều cho kết quả Hữu thanh. Tại ca 3 (khoảng lặng), mặc dù tương quan khá cao ($S_c/R_{0n} = 0{,}70$), nhưng vì $I = 0{,}020 < 0{,}03$, ngưỡng vô thanh dâng lên $R_{\text{unv}} = 1{,}483$, vế phải nhân chéo vọt lên RHS $= 6{,}20 \times 10^{12} >$ LHS $= 1{,}50 \times 10^{12}$, dập tắt hoàn toàn tín hiệu thành Vô thanh. Tại ca 6 và ca 7, khi tỉ số quét sát ngưỡng $0{,}4499$ và $0{,}4501$, hiệu số LHS − RHS đổi dấu chính xác từ -6×10^{8} sang $+6 \times 10^{8}$, chứng minh độ nhạy phân giải số nguyên cực kỳ sắc nét. Tại các ca 8, 9, 10, cờ bẫy im lặng bảo vệ hệ thống không bị ngộ nhận hữu thanh.

Kết quả kiểm định trên tập dữ liệu chuẩn golden_v2

Khi chạy mô hình nhân chéo số nguyên trên toàn bộ 277 khung của hai tệp âm thanh chuẩn trong `golden_v2`:

- Tệp sạch `synth_glide_vuv_16k.wav` ($GP = 22.946$): số khung hữu thanh là $208/277$, số khung vô thanh là $69/277$. So sánh với kết quả tham chiếu của phần mềm Praat 7.0.03 chế độ R2, số lỗi quyết định vô thanh là **VDE** $= 0/277$ **(**$0{,}0000\%$**)**.
- Tệp có nhiễu `synth_glide_vuv_16k_snr5.wav` ($GP = 22.937$, SNR $= 5$ dB): số khung hữu thanh là $207/277$, số khung vô thanh là $70/277$. Số lỗi quyết định vô thanh cũng là **VDE** $= 0/277$ **(**$0{,}0000\%$**)**.

Toàn bộ 277 khung trên cả hai tệp đều có quyết định trùng khớp 100% (277/277 khung) giữa bất đẳng thức nhân chéo số nguyên và thuật toán gốc của Praat (nhật ký `verify_v3/ch10_golden_audit.log`).

Tóm lại: Bằng phép nhân chéo với mẫu số chung dương $300 \cdot R_{0n} \cdot GP$*, bài toán so sánh ngưỡng vô thanh được chuyển hóa thành bất đẳng thức số nguyên* $(100 \cdot S_c - 45 \cdot R_{0n}) \cdot 3 \cdot GP > 100 \cdot R_{0n} \cdot \max(0, 6 \cdot GP - 145 \cdot LP)$*; định dạng 54-bit có dấu loại bỏ hoàn toàn bộ chia dấu phẩy động mà vẫn đạt* $\text{VDE} = 0/277$ *so với Praat.*

10.3. Tuyến thiết kế HDL tự viết: Vì sao không dùng Intel IP, vi kiến trúc nhân dịch-cộng và đường tới hạn

Vấn đề thực tế: Vì sao không ghép các khối Intel Megafunction IP?

Trong các chương trước, ta luôn song hành hai tuyến: Tuyến (A) sử dụng thư viện IP chuẩn của Intel (như `FIFO`, `FIR II`, `LPM_MULT`, `ROM: 1-PORT`, `LPM_DIVIDE`) và Tuyến (B) tự viết bằng HDL tương đương. Tuy nhiên, tại khối quyết định vô thanh / hữu thanh của Chương 10, câu hỏi đặt ra là: *Liệu có nên sử dụng các khối IP của Intel để thực hiện bất đẳng thức nhân chéo hay không?*

Hãy thử hình dung sơ đồ kết nối nếu ta cố tình xây dựng khối này bằng các IP chuẩn của Intel:

- Bất đẳng thức chứa năm hằng số cố định: 100, 45, 3, 6, và 145. Nếu khởi tạo mỗi hằng số bằng một khối IP nhân `LPM_MULT`, ta sẽ cần tới 5 khối IP nhân hằng số riêng biệt. Dù Quartus có thể tối ưu một phần, việc tạo wrapper cho 5 khối IP nhân là một sự lãng phí tài nguyên và làm rối loạn sơ đồ thiết kế.
- Tiếp theo, ta cần thêm 2 khối IP nhân đa năng (`LPM_MULT`) cho hai tích biến số: một bộ nhân 35×18 bit có dấu cho vế trái LHS, và một bộ nhân 34×18 bit không dấu cho vế phải RHS.
- Tiếp đó là một khối IP trừ (`LPM_ADD_SUB`), các khối logic bão hòa cực đại, logic phát hiện bẫy im lặng, và cuối cùng là một khối IP so sánh 54-bit (`LPM_COMPARE`).

Việc ghép nối nhiều module IP Megafunction đóng kín với các giao diện tín hiệu, độ trễ pipeline và cờ báo khác nhau đòi hỏi lượng logic keo (glue logic) đáng kể, khiến đường định thời trở nên phức tạp và việc mô phỏng kiểm chứng độc lập trên các công cụ mã nguồn mở (như Icarus Verilog) gần như bất khả thi do vướng thư viện mô phỏng độc quyền.

Đặc biệt, bản chất toán học của các hệ số 100, 45, 3, 6, 145 là các hằng số nguyên nhỏ cố định. Trong thiết kế mạch số chuyên nghiệp, các phép nhân với hằng số cố định **không bao giờ dùng bộ nhân phần cứng**, mà được thay thế hoàn toàn bằng **mạng dịch bit và bộ cộng (Shift-and-Add network)**. Vì vậy, tài liệu này quyết định: *Khối quyết định vô thanh chỉ triển khai duy nhất bằng tuyến HDL tự viết*, kiểm soát chính xác từng tầng thanh ghi và tối ưu hóa diện tích silicon tối đa.

Kỹ thuật nhân hằng số bằng mạng dịch-cộng (Shift-and-Add)

Dịch bit sang trái k vị trí trong Verilog (`x << k`) tương đương với phép nhân với 2^k. Phép toán này trên FPGA hoàn toàn không tiêu tốn bất kỳ bóng bán dẫn (transistor) hay phần tử logic (LE/ALM) nào; nó chỉ đơn thuần là việc đấu nối dây dẫn (hardwired routing) dịch chuyển vị trí các bit bus. Do đó, một phép nhân với hằng số nguyên bất kỳ có thể phân rã thành tổng của một vài phép dịch bit:

1. **Hằng số 100:** Phân tích $100 = 64 + 32 + 4 = 2^6 + 2^5 + 2^2$.

$$100 \cdot x = (x \ll 6) + (x \ll 5) + (x \ll 2) \tag{570}$$

   Chỉ cần 2 bộ cộng ALM là hoàn thành phép nhân $100 \cdot x$, hoàn toàn không tốn khối nhân DSP nào.

2. **Hằng số 45:** Phân tích $45 = 32 + 8 + 4 + 1 = 2^5 + 2^3 + 2^2 + 2^0$.

$$45 \cdot x = (x \ll 5) + (x \ll 3) + (x \ll 2) + x \tag{571}$$

   Phép tính cần 3 bộ cộng số nguyên.

3. **Hằng số 3:** Phân tích $3 = 2 + 1 = 2^1 + 2^0$.

$$3 \cdot GP = (GP \ll 1) + GP \tag{572}$$

   Chỉ cần đúng 1 bộ cộng 16-bit duy nhất!

4. **Hằng số 6:** Phân tích $6 = 4 + 2 = 2^2 + 2^1$.

$$6 \cdot GP = (GP \ll 2) + (GP \ll 1) \tag{573}$$

   Chỉ cần đúng 1 bộ cộng 17-bit duy nhất!

5. **Hằng số 145:** Phân tích $145 = 128 + 16 + 1 = 2^7 + 2^4 + 2^0$.

$$145 \cdot LP = (LP \ll 7) + (LP \ll 4) + LP \tag{574}$$

   Chỉ cần 2 bộ cộng 24-bit.


Toàn bộ các phép nhân hằng số trong bất đẳng thức được tính toán đồng thời song song trong mạng logic tổ hợp, trễ lan truyền cụ thể phải đo trong Quartus (Timing Analyzer).

Vi kiến trúc đường ống 3 tầng của module ch10_voicing.v

Để bảo đảm tần số hoạt động cực đại F_{max} vượt xa mức 50 MHz ($T_{\text{clk}} = 20$ ns) của hệ thống lõi, khối tính toán được cấu trúc thành một đường ống xử lý 3 tầng thanh ghi độc lập (3-stage pipeline), như được minh họa chi tiết trên Hình 25.

Đọc hình. Hình 25 thể hiện trực quan luồng tín hiệu từ ngõ vào đến ngõ ra:

- **Tầng 1 (Chu kỳ n):** Nhận các tín hiệu S_c, R_{0n}, GP, LP và cờ `in_cand_found`. Mạng logic tổ hợp tính toán đồng thời:
  - Số hạng $\text{term}_1 = 100 \cdot S_c - 45 \cdot R_{0n}$ (35-bit có dấu).
  - Thừa số $3 \cdot GP$ (18-bit không dấu) và $100 \cdot R_{0n}$ (34-bit không dấu).



Hình 25: Sơ đồ vi kiến trúc đường ống 3 tầng của module quyết định vô thanh / hữu thanh `ch10_voicing.v`. Tầng 1 thực hiện dịch-cộng và phát hiện bẫy im lặng; Tầng 2 thực hiện hai phép nhân 54-bit; Tầng 3 thực hiện so sánh chặt $LHS > RHS$ và ghép kênh ngõ ra $F_{0,\text{Q12.4}}$.

  - Hiệu số dốc chuyển tiếp ramp_diff $= 6 \cdot GP - 145 \cdot LP$ và lấy bão hòa ramp_pos $= \max(0, \text{ramp_diff})$ (18-bit không dấu).
  - Cờ bẫy im lặng silence_trap $= (R_{0n} == 0) \vee (LP == 0) \vee (GP == 0) \vee (\neg \text{cand_found})$.

  Các kết quả được chốt vào Thanh ghi Tầng 1 (`reg1`) tại cạnh lên xung nhịp kế tiếp.

- **Tầng 2 (Chu kỳ $n+1$):** Đọc dữ liệu đã chốt từ Thanh ghi 1. Thực hiện hai phép nhân song song:

$$LHS = \text{s1_term1} \times \$signed(\{1'b0, \text{s1_mult3_gp}\}) \quad (35 \times 18 \text{ bit có dấu} \rightarrow 54 \text{ bit}) \tag{575}$$

$$RHS = \$signed(\{1'b0, \text{s1_100_r0n}\}) \times \$signed(\{1'b0, \text{s1_ramp_pos}\}) \quad (34 \times 18 \text{ bit} \rightarrow 54 \text{ bit}) \tag{576}$$

  Hai tích số 54-bit cùng cờ bẫy im lặng và tần số thô $F_{0,\text{raw}}$ được chốt vào Thanh ghi Tầng 2 (`reg2`).

- **Tầng 3 (Chu kỳ $n+2$):** Đọc dữ liệu từ Thanh ghi 2. Bộ so sánh số nguyên có dấu 54-bit kiểm tra điều kiện lớn hơn chặt $LHS > RHS$. Cổng AND kết hợp với cờ đảo của bẫy im lặng để tạo ra tín hiệu quyết định:

$$\text{comb_is_voiced} = (\neg \text{s2_silence_trap}) \wedge (\text{s2_lhs} > \text{s2_rhs})$$

  Bộ ghép kênh MUX 16-bit xuất giá trị tần số cuối cùng: nếu hữu thanh xuất $F_{0,\text{raw}}$, nếu vô thanh xuất $16'd0$. Toàn bộ kết quả được chốt vào thanh ghi ngõ ra tại cạnh lên chu kỳ $n+3$, đồng thời bật cờ `out_valid` trong đúng 1 chu kỳ xung nhịp.

Tổng độ trễ từ khi tín hiệu `in_valid` kích hoạt ở chu kỳ n đến khi ngõ ra `out_valid` bật lên ở chu kỳ $n+3$ là **đúng 3 chu kỳ xung nhịp**. Với thông lượng xử lý đạt **1 khung / chu kỳ** (hoàn toàn pipelined), độ trễ 3 chu kỳ (tương đương 60 ns tại 50 MHz) là một phần vô cùng nhỏ so với ngân sách 500.000 chu kỳ của bước nhảy khung 10 ms (0,0006%).

Mã nguồn Verilog hiện thực hóa khối ch10_voicing.v

Dưới đây là toàn bộ phần thân tính toán của module `ch10_voicing.v` (Listing 45), từ dòng 42 đến dòng 146:

Listing 45: Mã nguồn Verilog hiện thực hóa vi kiến trúc đường ống 3 tầng của module quyết định vô thanh `ch10_voicing.v`.

```
42      // ----------------------------------------------------------------------
43      // Stage 1: Linear Combinations via Shift-and-Add & Silence Detection
44      // ----------------------------------------------------------------------
45      // Constant multiplier implementations using shift-add:
46      // 100 = 64 + 32 + 4 = (x << 6) + (x << 5) + (x << 2)
47      // 45  = 32 + 8 + 4 + 1 = (x << 5) + (x << 3) + (x << 2) + x
48      // 3   = 2 + 1 = (x << 1) + x
49      // 6   = 4 + 2 = (x << 2) + (x << 1)
50      // 145 = 128 + 16 + 1 = (x << 7) + (x << 4) + x
51
52      wire signed [34:0] sc_ext = {{7{in_sc[27]}}, in_sc};
53      wire signed [34:0] term_100_sc = (sc_ext <<< 6) + (sc_ext <<< 5) + (sc_ext <<< 2);
54
55      wire signed [34:0] r0n_ext = {8'd0, in_r0n};
56      wire signed [34:0] term_45_r0n = (r0n_ext <<< 5) + (r0n_ext <<< 3) + (r0n_ext <<< 2)
            + r0n_ext;
57
```

```
    wire signed [34:0] comb_term1 = term_100_sc - term_45_r0n;

    wire [17:0] comb_mult3_gp = {in_gp, 1'b0} + {2'b00, in_gp};
    wire [33:0] comb_100_r0n  = ({in_r0n, 6'd0}) + ({in_r0n, 5'd0}) + ({in_r0n, 2'd0});

    wire [18:0] comb_mult6_gp   = ({1'b0, in_gp, 2'b00}) + ({2'b00, in_gp, 1'b0});
    wire [23:0] comb_mult145_lp = ({in_lp, 7'd0}) + ({3'd0, in_lp, 4'd0}) + ({8'd0,
        in_lp});

    wire signed [24:0] comb_ramp_diff = $signed({6'd0, comb_mult6_gp}) - $signed({1'b0,
        comb_mult145_lp});
    wire [17:0] comb_ramp_pos = (comb_ramp_diff > 25'sd0) ? comb_ramp_diff[17:0] : 18'd0;

    wire comb_silence_trap = (in_r0n == 27'd0) || (in_lp == 16'd0) || (in_gp == 16'd0) ||
        (!in_cand_found);

    reg signed [34:0] s1_term1;
    reg        [17:0] s1_mult3_gp;
    reg        [33:0] s1_100_r0n;
    reg        [17:0] s1_ramp_pos;
    reg        [15:0] s1_f0_raw;
    reg               s1_silence_trap;
    reg               s1_valid;

    always @(posedge clk or negedge rst_n) begin
        if (!rst_n) begin
            s1_term1        <= 35'sd0;
            s1_mult3_gp     <= 18'd0;
            s1_100_r0n      <= 34'd0;
            s1_ramp_pos     <= 18'd0;
            s1_f0_raw       <= 16'd0;
            s1_silence_trap <= 1'b1;
            s1_valid        <= 1'b0;
        end else begin
            s1_term1        <= comb_term1;
            s1_mult3_gp     <= comb_mult3_gp;
            s1_100_r0n      <= comb_100_r0n;
            s1_ramp_pos     <= comb_ramp_pos;
            s1_f0_raw       <= in_f0_raw;
            s1_silence_trap <= comb_silence_trap;
            s1_valid        <= in_valid;
        end
    end

    // ----------------------------------------------------------------------
    // Stage 2: 54-bit Products Generation (LHS and RHS)
    // ----------------------------------------------------------------------
    wire signed [53:0] comb_lhs = s1_term1 * $signed({1'b0, s1_mult3_gp});
    wire signed [53:0] comb_rhs = $signed({1'b0, s1_100_r0n}) * $signed({1'b0,
        s1_ramp_pos});

    reg signed [53:0] s2_lhs;
    reg signed [53:0] s2_rhs;
    reg        [15:0] s2_f0_raw;
    reg               s2_silence_trap;
    reg               s2_valid;

    always @(posedge clk or negedge rst_n) begin
        if (!rst_n) begin
            s2_lhs          <= 54'sd0;
            s2_rhs          <= 54'sd0;
            s2_f0_raw       <= 16'd0;
            s2_silence_trap <= 1'b1;
            s2_valid        <= 1'b0;
        end else begin
            s2_lhs          <= comb_lhs;
            s2_rhs          <= comb_rhs;
```

```
            s2_f0_raw       <= s1_f0_raw;
            s2_silence_trap <= s1_silence_trap;
            s2_valid        <= s1_valid;
        end
    end

    // ----------------------------------------------------------------------
    // Stage 3: Strict Comparator, Silence Gating and Q12.4 F0 Multiplexer
    // ----------------------------------------------------------------------
    wire comb_is_voiced = (!s2_silence_trap) && (s2_lhs > s2_rhs);

    always @(posedge clk or negedge rst_n) begin
        if (!rst_n) begin
            out_valid   <= 1'b0;
            out_f0      <= 16'd0;
            out_voiced  <= 1'b0;
            out_lhs     <= 54'sd0;
            out_rhs     <= 54'sd0;
        end else begin
            out_valid   <= s2_valid;
            out_voiced  <= comb_is_voiced;
            out_f0      <= comb_is_voiced ? s2_f0_raw : 16'd0;
            out_lhs     <= s2_lhs;
            out_rhs     <= s2_rhs;
        end
    end
```

Phân tích chi tiết từng khối mã nguồn Verilog

- **Dòng 52–58 (Tính toán số hạng t_1):** Tín hiệu điểm số S_c mang dấu được mở rộng dấu tường minh 7 bit lên 35-bit (`sc_ext = {{7{in_sc[27]}}, in_sc}`). Sau đó nhân với 100 bằng 3 phép dịch trái `<<< 6`, `<<< 5`, `<<< 2`. Năng lượng R_{0n} là số không dấu được đệm 8 bit 0 ở đầu để thành số có dấu 35-bit (`r0n_ext = {8'd0, in_r0n}`), rồi nhân với 45 bằng 4 số hạng dịch. Hiệu số `comb_term1 = term_100_sc - term_45_r0n` được tính toán với độ rộng 35-bit, hoàn toàn triệt tiêu nguy cơ tràn số âm hay dương.
- **Dòng 60–67 (Tính các thừa số và độ dốc):** Thừa số $3 \cdot GP$ được tạo ra bằng ghép bit `{in_gp, 1'b0} + {2'b00, in_gp}` (tương ứng $2 \cdot GP + GP$), đạt độ rộng 18-bit. Thừa số $100 \cdot R_{0n}$ có độ rộng 34-bit. Hiệu số dốc ramp_diff $= 6 \cdot GP - 145 \cdot LP$ được ép kiểu có dấu `$signed` 25-bit. Biểu thức tam nguyên ở dòng 67 kiểm tra dấu: nếu ramp_diff > 0 thì lấy giá trị 18-bit thấp, nếu âm hoặc bằng 0 thì bão hòa về đúng $18'd0$, hiện thực hóa hàm $\max(0, \dots)$ của Praat.
- **Dòng 69 (Bộ dò bẫy im lặng):** Kết hợp 4 điều kiện: $R_{0n} = 0$, $LP = 0$, $GP = 0$ hoặc không có đỉnh hợp lệ nào được tìm thấy. Bất kỳ điều kiện nào xuất hiện cũng khiến `comb_silence_trap` tích cực (mức 1).
- **Dòng 79–97 (Thanh ghi Tầng 1):** Chốt toàn bộ các kết quả trung gian vào các thanh ghi `s1_*` tại cạnh lên xung nhịp `clk`, bảo đảm cách ly hoàn toàn trễ dây dẫn của tầng dịch-cộng với tầng nhân phía sau.
- **Dòng 102–125 (Tầng nhân 2):** Thực hiện hai phép nhân song song: LHS $= t_1 \times (3 \cdot GP)$ và RHS $= (100 \cdot R_{0n}) \times$ ramp_pos. Cả hai tích số đều được ép kiểu có dấu `$signed` 54-bit. Trình biên dịch Quartus Prime có thể ánh xạ hai phép nhân này vào các khối phần cứng chuyên dụng DSP hoặc tổng hợp bằng logic ALM (việc phân bổ tài nguyên cụ thể phải kiểm trong Quartus). Các tích số được chốt vào thanh ghi `s2_lhs` và `s2_rhs`.
- **Dòng 130–146 (Tầng so sánh 3 và Ngõ ra):** So sánh lớn hơn chặt `s2_lhs > s2_rhs` kết hợp cờ `!s2_silence_trap`. Nếu thỏa mãn, `comb_is_voiced` bật lên 1. Bộ ghép kênh gán giá trị `s2_f0_raw` vào `out_f0`; ngược lại nếu vô thanh gán bằng $16'd0$. Cờ `out_valid` bật lên 1 chu kỳ thông báo kết quả sẵn sàng.

Chỗ dễ vướng: Vì sao không gộp cả 3 tầng thành mạch tổ hợp 1 chu kỳ?

Một câu hỏi tự nhiên là: tại sao ta không bỏ hết các thanh ghi trung gian ở Tầng 1 và Tầng 2 để có kết quả ngay trong 1 chu kỳ xung nhịp? Hãy nhìn vào quãng đường điện (đường tới hạn – critical path) nếu gộp thành 1 chu kỳ: Tín hiệu đầu vào phải chạy qua một chuỗi logic tổ hợp rất dài: từ mạng dịch-cộng Tầng 1, qua phép nhân 54-bit Tầng 2, qua chuỗi so sánh 54-bit Tầng 3, và cuối cùng qua bộ ghép kênh MUX cùng dây định tuyến trên chip. Đường lan truyền tổ hợp dài như vậy trong 1 chu kỳ duy nhất tiềm ẩn nguy cơ vi phạm thời gian thiết lập (setup time violation) ở tần số xung nhịp 50 MHz.

Bằng cách ngắt chuỗi tính toán làm 3 chặng có các thanh ghi chốt ở giữa, đường tới hạn của mỗi tầng được rút ngắn đáng kể, giúp mạch dễ dàng đáp ứng yêu cầu định thời (tần số hoạt động cực đại $F_{\max}$ cụ thể phải đo trong Quartus Prime bằng Timing Analyzer). Việc tăng thêm 2 chu kỳ trễ hoàn toàn không ảnh hưởng đến ngân sách 500.000 chu kỳ của bước nhảy khung 10 ms (0,0006%).

Tóm lại: Module `ch10_voicing.v` được thiết kế bằng HDL tự viết với đường ống 3 tầng thanh ghi; toàn bộ các hằng số được nhân bằng mạng dịch-cộng 0 DSP, hai phép nhân 54-bit được cách ly an toàn, đáp ứng yêu cầu định thời mà không tốn bất kỳ khối RAM M10K nào.

10.4. Mô hình song sinh Python Twin, kịch bản kiểm chứng mô phỏng và bài tập cuối chương

Cấu trúc mô hình song sinh phần mềm (Python Twin)

Để bảo đảm mã RTL Verilog hoạt động chính xác theo từng chu kỳ xung nhịp và từng bit dữ liệu, ta xây dựng mô hình song sinh phần mềm `VoicingTwin` trong tệp `verify_v3/ch10_twin.py`. Mô hình này mô phỏng chính xác thứ tự cập nhật của ba tầng thanh ghi đường ống trong phần cứng: Tầng 3 đọc giá trị cũ của Tầng 2; Tầng 2 đọc giá trị cũ của Tầng 1; và Tầng 1 đọc dữ liệu ngõ vào mới. Cơ chế cập nhật ngược từ ngõ ra về ngõ vào này phản ánh chính xác ngữ nghĩa của phép gán không chặn (*non-blocking assignment* `<=`) trong ngôn ngữ Verilog.

Đoạn mã nguồn hàm cập nhật chu kỳ `clock()` của mô hình song sinh được trình bày trong Listing 46 (dòng 90 đến 171):

Listing 46: Hàm cập nhật chu kỳ xung nhịp `clock()` của mô hình song sinh Python Twin (`verify_v3/ch10_twin.py`).

```
90      def clock(self, rst_n, in_valid, in_f0_raw, in_sc, in_r0n, in_cand_found, in_lp,
            in_gp):
91          """Advances the 3-stage pipeline by exactly one clock cycle."""
92          if not rst_n:
93              self.reset()
94              return {
95                  'out_valid': 0,
96                  'out_f0': 0,
97                  'out_voiced': 0,
98                  'out_lhs': 0,
99                  'out_rhs': 0
100             }
101
102         # ------------------------------------------------------------------
103         # Stage 3 Update (reads old Stage 2 registers)
104         # ------------------------------------------------------------------
105         comb_is_voiced = (not self.s2_silence_trap) and (self.s2_lhs > self.s2_rhs)
106         next_out_valid = self.s2_valid
107         next_out_voiced = int(comb_is_voiced)
108         next_out_f0 = self.s2_f0_raw if comb_is_voiced else 0
109         next_out_lhs = self.s2_lhs
110         next_out_rhs = self.s2_rhs
111
112         # ------------------------------------------------------------------
113         # Stage 2 Update (reads old Stage 1 registers)
114         # ------------------------------------------------------------------
115         # 54-bit signed multiplications
116         comb_lhs = self.s1_term1 * self.s1_mult3_gp
117         comb_rhs = self.s1_100_r0n * self.s1_ramp_pos
118
119         next_s2_lhs = comb_lhs
120         next_s2_rhs = comb_rhs
121         next_s2_f0_raw = self.s1_f0_raw
122         next_s2_silence_trap = self.s1_silence_trap
123         next_s2_valid = self.s1_valid
124
125         # ------------------------------------------------------------------
126         # Stage 1 Update (reads inputs)
127         # ------------------------------------------------------------------
128         # Shift-adds:
129         term_100_sc = (in_sc << 6) + (in_sc << 5) + (in_sc << 2)
130         term_45_r0n = (in_r0n << 5) + (in_r0n << 3) + (in_r0n << 2) + in_r0n
131         comb_term1 = term_100_sc - term_45_r0n
132
133         comb_mult3_gp = (in_gp << 1) + in_gp
134         comb_100_r0n = (in_r0n << 6) + (in_r0n << 5) + (in_r0n << 2)
135
136         comb_mult6_gp = (in_gp << 2) + (in_gp << 1)
137         comb_mult145_lp = (in_lp << 7) + (in_lp << 4) + in_lp
138
139         comb_ramp_diff = comb_mult6_gp - comb_mult145_lp
140         comb_ramp_pos = comb_ramp_diff if comb_ramp_diff > 0 else 0
141
142         comb_silence_trap = (in_r0n == 0) or (in_lp == 0) or (in_gp == 0) or (not
            in_cand_found)
```

```
        # Latch new values
        self.out_valid = next_out_valid
        self.out_voiced = next_out_voiced
        self.out_f0 = next_out_f0
        self.out_lhs = next_out_lhs
        self.out_rhs = next_out_rhs

        self.s2_lhs = next_s2_lhs
        self.s2_rhs = next_s2_rhs
        self.s2_f0_raw = next_s2_f0_raw
        self.s2_silence_trap = next_s2_silence_trap
        self.s2_valid = next_s2_valid

        self.s1_term1 = comb_term1
        self.s1_mult3_gp = comb_mult3_gp
        self.s1_100_r0n = comb_100_r0n
        self.s1_ramp_pos = comb_ramp_pos
        self.s1_f0_raw = in_f0_raw
        self.s1_silence_trap = int(comb_silence_trap)
        self.s1_valid = in_valid

        return {
            'out_valid': self.out_valid,
            'out_f0': self.out_f0,
            'out_voiced': self.out_voiced,
            'out_lhs': self.out_lhs,
            'out_rhs': self.out_rhs
        }
```

Bảng đối chiếu dòng mã nguồn giữa Python Twin và Verilog HDL

Bảng 39 đối chiếu chi tiết từng vị trí dòng lệnh giữa mô hình Python Twin (`verify_v3/ch10_twin.py`) và mã phần cứng Verilog (`rtl/v3/ch10_voicing.v`).

Bảng 39: Bảng đối chiếu từng dòng giữa Python Twin (`verify_v3/ch10_twin.py`) và Verilog HDL (`rtl/v3/ch10_voicing.v`).

Dòng Python Twin	Dòng Verilog HDL	Ý nghĩa vi kiến trúc mạch phần cứng
Dòng 92–100	Dòng 80–87, 112–117, 133–138	Thiết lập trạng thái Reset bất đồng bộ (`!rst_n`), xóa toàn bộ các tầng thanh ghi.
Dòng 105–110	Dòng 130–145	**Tầng 3:** So sánh lớn hơn chặt $LHS > RHS$, kiểm tra cờ bẫy im lặng `!silence_trap`, ghép kênh xuất $F_{0,\mathrm{Q12.4}}$.
Dòng 116–123	Dòng 102–124	**Tầng 2:** Thực hiện hai phép nhân 54-bit song song: $LHS = t_1 \times 3GP$ và $RHS = 100R_{0n} \times ramp$.
Dòng 129–131	Dòng 52–58	**Tầng 1:** Mạng dịch-cộng tính $100 \cdot S_c$ và $45 \cdot R_{0n}$, tạo số hạng 35-bit có dấu t_1.
Dòng 133–134	Dòng 60–61	**Tầng 1:** Dịch-cộng tính thừa số $3 \cdot GP$ (18-bit) và $100 \cdot R_{0n}$ (34-bit).
Dòng 136–140	Dòng 63–67	**Tầng 1:** Dịch-cộng tính $6 \cdot GP$ và $145 \cdot LP$, trừ bão hòa hàm cực đại $\max(0, \dots)$.
Dòng 142	Dòng 69	**Tầng 1:** Bộ phát hiện 4 điều kiện bẫy im lặng ($R_{0n} = 0 \vee LP = 0 \vee GP = 0 \vee$!found).
Dòng 145–163	Dòng 89–96, 119–123, 140–145	Chốt dữ liệu đồng bộ vào các tầng thanh ghi tại cạnh lên xung nhịp `posedge clk`.

Đọc bảng. Bảng 39 xác nhận kiến trúc song sinh tương đồng 1-1 giữa phần mềm và phần cứng. Mọi biểu thức toán học, từ phép dịch-cộng, ép kiểu có dấu, cho tới hàm bão hòa cực đại đều sử dụng cùng một cấu trúc logic, bảo đảm mô hình phần mềm là bản sao bit-exact và cycle-exact của chip silicon.

Quy ước lấy mẫu Testbench hai pha (Sampling Convention)

Để triệt tiêu hoàn toàn nguy cơ tranh chấp dữ liệu (race conditions) giữa phần mềm mô phỏng và phần cứng, Testbench trong tệp `tb_ch10_voicing.v` (thư mục `tb/v3/`) tuân thủ nghiêm ngặt **quy ước lấy mẫu hai pha (2-phase sampling convention)** theo

chuẩn thiết kế ASIC/FPGA:

- **Pha kích thích ngõ vào (Drive phase):** Tất cả các tín hiệu ngõ vào (`in_valid`, `in_f0_raw`, `in_sc`, `in_r0n`, `in_lp`, `in_gp`, `in_cand_found`) được lái tích cực tại cạnh xuống của xung nhịp (`@(negedge clk)`). Lúc này, đồng hồ đang ở mức thấp, bảo đảm các tín hiệu ngõ vào có đủ thời gian lan truyền và ổn định hoàn toàn trước khi cạnh lên kế tiếp xuất hiện.
- **Pha kiểm tra ngõ ra (Sample phase):** Sau khi phát hiện cạnh lên của xung nhịp (`@(posedge clk)`), Testbench chờ thêm một khoảng trễ nhỏ `#1` (1 ns) để mô phỏng thời gian giữ (clock-to-output delay) của thanh ghi, rồi mới tiến hành đọc và so sánh các ngõ ra đã chốt (`out_valid`, `out_voiced`, `out_f0`, `out_lhs`, `out_rhs`) với dữ liệu kỳ vọng sinh ra từ mô hình Python Twin.

Quy ước này loại trừ hiện tượng lệch nhịp giữa bộ kích thích và mạch thử nghiệm, đồng thời bảo đảm Testbench không bao giờ ngắt sớm khi gặp lỗi mà luôn ghi nhận và đếm đầy đủ tổng số lỗi so sánh.

Bộ vectơ kiểm thử góc và xác minh mô phỏng

Tệp kích thích `verify_v3/ch10_twin.py` đã sinh ra tổng cộng **641 bộ vectơ kiểm thử toàn diện**, chạy xuyên suốt **1.408 chu kỳ xung nhịp** (bao gồm các khoảng nghỉ ngẫu nhiên từ 0 đến 3 chu kỳ giữa các khung để kiểm tra tính độc lập và khả năng chịu tải liên tục của đường ống). Bộ vectơ bao phủ đầy đủ các kịch bản góc (edge cases) khắc nghiệt nhất:

1. 12 ca kiểm thử chuẩn tắc có tính toán thủ công đối chiếu từ `ch10_math_audit.py`.
2. Quét mật độ cao 21 điểm sát ngưỡng $0{,}45$ trong vùng phẳng (S_c/R_{0n} chạy từ $0{,}4490$ đến $0{,}4510$ với bước nhảy $0{,}0001$).
3. Quét mật độ cao 25 điểm trong vùng dốc chuyển tiếp ($I \in [0{,}030;\ 0{,}042]$ với bước nhảy $0{,}0005$), kiểm tra cả hai nhánh hữu thanh và vô thanh.
4. Toàn bộ các tổ hợp hoán vị của bẫy im lặng ($R_{0n} = 0$, $LP = 0$, $GP = 0$, cand_found $= 0$).
5. Khung thử nghiệm ứng suất cực đại (stress frame): $S_c = 2^{27} - 1$, $R_{0n} = 2^{27} - 1$, $GP = 32.768$, $LP = 59.379$.
6. Toàn bộ 277 khung dữ liệu thực tế trích xuất từ tệp sạch `synth_glide_vuv_16k.wav`.
7. Toàn bộ 277 khung dữ liệu thực tế trích xuất từ tệp có nhiễu `synth_glide_vuv_16k_snr5.wav`.

Kịch bản thực thi tự động `verify_v3/run_ch10_iverilog.sh` đã được thiết lập với cờ thực thi `100755` và định dạng dòng Unix LF, sẵn sàng để người phản biện chạy trên môi trường Linux:

```
iverilog -g2012 -Wall -I rtl/v3 -o verify_v3/sim_ch10_voicing \
tb/v3/tb_ch10_voicing.v rtl/v3/ch10_voicing.v
vvp verify_v3/sim_ch10_voicing
```

[TODO: box: kết quả iverilog do người phản biện điền]

Kiểm chứng mã tham chiếu C trên bộ xử lý HPS

Nhằm phục vụ việc kiểm thử phần mềm trên bộ xử lý ARM Cortex-A9 của HPS, tệp mã nguồn C `sw_v3/ch10_voicing.c` và chương trình kiểm thử đơn vị `sw_v3/test_ch10_voicing.c` đã được biên dịch bằng trình biên dịch GCC với các cờ tối ưu hóa:

```
gcc -Wall -Wextra -O2 sw_v3/test_ch10_voicing.c sw_v3/ch10_voicing.c \
-Isw_v3 -o test_ch10_voicing
./test_ch10_voicing
```

Kết quả thực thi đạt **12/12 bài kiểm tra vượt qua thành công** (0 cảnh báo, 0 lỗi), xác nhận tính toàn vẹn của mô hình số nguyên 64-bit trên kiến trúc CPU trước khi nhúng vào trình điều khiển Linux.

Bảng so sánh tổng hợp giữa Tuyến Intel IP và Tuyến HDL tự viết

Bảng 40 so sánh toàn diện giữa phương án giả định dùng thư viện Intel Megafunction IP và giải pháp HDL tự viết của Chương 10.

Bài tập cuối chương có lời giải chi tiết

Bài tập 10.1 (Dẫn xuất toán học vùng dốc và bất đẳng thức nhân chéo). Từ công thức độ mạnh ứng viên vô thanh của Praat:

$$R_{\text{unvoiced}} = \text{voicingThreshold} + \max\left(0,\ 2 - I \cdot \frac{1 + \text{voicingThreshold}}{\text{silenceThreshold}}\right)$$

với silenceThreshold $= 0{,}03$ và voicingThreshold $= 0{,}45$.

(a) Hãy chứng minh rằng vùng dốc chuyển tiếp kết thúc tại đúng $I = 6/145 \approx 0{,}041379\ldots \approx 0{,}0414$.

(b) Chứng minh rằng với mọi khung có $I < 0{,}03$, giá trị $R_{\text{unvoiced}} > 1{,}00$, dẫn đến việc khung luôn luôn bị phân loại là vô thanh.

(c) Dẫn xuất từng bước bất đẳng thức nhân chéo số nguyên và giải thích vì sao phải dùng dấu lớn hơn chặt ($>$).

Lời giải chi tiết:

Bảng 40: Bảng so sánh tổng hợp giữa Tuyến Intel IP Megafunction (giả định) và Tuyến HDL tự viết (`ch10_voicing.v`).

Tiêu chí kỹ thuật	**Tuyến (A): Thư viện Intel IP**	**Tuyến (B): HDL tự viết (`ch10_voicing.v`)**
Cấu trúc module	Ghép nối nhiều IP riêng lẻ (`LPM_MULT`, `LPM_ADD_SUB`, `LPM_COMPARE`)	1 module duy nhất, mạch lạc, dưới 150 dòng Verilog.
Tài nguyên M10K RAM	0 khối M10K (tính toán thuần túy).	0 khối M10K (tính toán thuần túy).
Tài nguyên DSP	Tiêu tốn các khối Variable Precision DSP (phải kiểm trong Quartus).	Tùy chọn tổng hợp bằng ALM hoặc dùng khối DSP (phải kiểm trong Quartus).
Tài nguyên Logic ALM	Tốn ALM keo nối các wrapper IP (phải đo trong Quartus).	Gồm mạng dịch-cộng và thanh ghi (phải đo trong Quartus).
Tần số cực đại $F_{\max}$	Phụ thuộc định tuyến giữa các khối IP (phải đo trong Quartus).	Đường ống 3 tầng, đáp ứng xung nhịp 50 MHz (phải đo trong Quartus).
Độ trễ xử lý (Latency)	Phụ thuộc cấu hình wrapper từng IP (phải đo).	**Đúng 3 chu kỳ xung nhịp** cố định.
Thông lượng (Throughput)	1 kết quả / chu kỳ.	**1 kết quả / chu kỳ** (hoàn toàn pipelined).
Khả năng kiểm chứng	Đòi hỏi thư viện độc quyền `220model` của Quartus.	Độc lập hoàn toàn, mô phỏng tự do trên Icarus Verilog, Verilator, ModelSim.

(a) Tỉ số trong phân thức:

$$\frac{1 + \text{voicingThreshold}}{\text{silenceThreshold}} = \frac{1 + 0{,}45}{0{,}03} = \frac{1{,}45}{0{,}03} = \frac{145}{3} \approx 48{,}333333$$

Biểu thức trong hàm max trở thành: $2 - I \cdot \frac{145}{3}$. Vùng dốc kết thúc khi đại lượng này triệt tiêu về 0:

$$2 - I_{\text{end}} \cdot \frac{145}{3} = 0 \implies I_{\text{end}} = \frac{2}{\frac{145}{3}} = \frac{6}{145} \approx 0{,}04137931$$

Sai số làm tròn so với con số $0{,}0414$ trong giáo trình là $0{,}00002069$ (nhật ký `verify_v3/ch10_exercises.log`).

(b) Khi $I = 0{,}03$:

$$R_{\text{unvoiced}} = 0{,}45 + \left(2 - 0{,}03 \cdot \frac{145}{3}\right) = 0{,}45 + (2 - 1{,}45) = 0{,}45 + 0{,}55 = 1{,}0000$$

Khi $I < 0{,}03$, ta có $I \cdot \frac{145}{3} < 1{,}45 \implies 2 - I \cdot \frac{145}{3} > 0{,}55$, do đó $R_{\text{unvoiced}} > 1{,}00$. Vì hệ số tự tương quan chuẩn hóa của mọi tín hiệu thực luôn thỏa mãn $r[\tau] \le 1{,}00$ và chi phí quãng tám octaveCost > 0, độ mạnh của ứng viên hữu thanh tốt nhất luôn bị chặn trên bởi $S_c/R_{0n} < 1{,}00$. Một số nhỏ hơn $1{,}00$ không bao giờ lớn hơn một số lớn hơn $1{,}00$, do đó khung có $I < 0{,}03$ chắc chắn vô thanh vô điều kiện.

(c) Xuất phát từ $\frac{S_c}{R_{0n}} > 0{,}45 + \max\left(0, 2 - \frac{145 \cdot LP}{3 \cdot GP}\right)$:

$$\frac{S_c}{R_{0n}} - \frac{45}{100} > \max\left(0,\ \frac{6 \cdot GP - 145 \cdot LP}{3 \cdot GP}\right)$$

$$\frac{100 \cdot S_c - 45 \cdot R_{0n}}{100 \cdot R_{0n}} > \frac{\max(0,\ 6 \cdot GP - 145 \cdot LP)}{3 \cdot GP}$$

Nhân cả hai vế với số dương $300 \cdot R_{0n} \cdot GP > 0$, ta thu được:

$$(100 \cdot S_c - 45 \cdot R_{0n}) \cdot 3 \cdot GP > 100 \cdot R_{0n} \cdot \max(0,\ 6 \cdot GP - 145 \cdot LP)$$

Thiết kế phần cứng sử dụng dấu lớn hơn chặt ($>$); tính nhất quán của lựa chọn này đã được kiểm chứng trên toàn bộ 277 khung dữ liệu thực nghiệm trong kiểm định golden audit, đạt $0/277$ sai lệch so với Praat.

Bài tập 10.2 (Tính toán thủ công thu nhỏ trong vùng dốc chuyển tiếp). Cho một khung âm thanh có các tham số: $GP = 20.000$, $LP = 760$, $R_{0n} = 1.000.000$, $S_c = 700.000$, và cand_found $= 1$.

(a) Tính cường độ $I = LP/GP$ và xác định khung nằm trong phân vùng nào.

(b) Tính R_{unvoiced} và độ mạnh hữu thanh theo công thức dấu phẩy động của Praat.

(c) Tính giá trị hai vế LHS và RHS của bất đẳng thức nhân chéo số nguyên 54-bit.

(d) Kết luận khung là hữu thanh hay vô thanh và đối chiếu tính nhất quán giữa hai phương pháp.

Lời giải chi tiết:

(a) Cường độ biên độ tương đối:

$$I = \frac{LP}{GP} = \frac{760}{20000} = 0{,}0380$$

Kiểm tra điều kiện: $0{,}03 \le 0{,}0380 < 0{,}0414$. Khung nằm trọn vẹn trong **vùng dốc chuyển tiếp**.

(b) Theo công thức dấu phẩy động của Praat:

$$2 - I \cdot \frac{145}{3} = 2 - 0{,}0380 \cdot \frac{145}{3} = 2 - 1{,}836667 = 0{,}163333$$
$$R_{\text{unvoiced}} = 0{,}45 + 0{,}163333 = 0{,}613333$$
$$\text{Strength hữu thanh} = \frac{S_c}{R_{0n}} = \frac{700000}{1000000} = 0{,}700000$$

So sánh: $0{,}700000 > 0{,}613333 \implies$ Khung là **HỮU THANH (Voiced)**.

(c) Theo công thức nhân chéo số nguyên:

$$\text{term}_1 = 100 \cdot 700.000 - 45 \cdot 1.000.000 = 70.000.000 - 45.000.000 = 25.000.000$$
$$3 \cdot GP = 3 \cdot 20.000 = 60.000$$
$$\text{LHS} = 25.000.000 \times 60.000 = 1.500.000.000.000$$
$$6 \cdot GP - 145 \cdot LP = 6 \cdot 20.000 - 145 \cdot 760 = 120.000 - 110.200 = 9.800 > 0$$
$$\text{ramp_pos} = 9.800$$
$$100 \cdot R_{0n} = 100 \cdot 1.000.000 = 100.000.000$$
$$\text{RHS} = 100.000.000 \times 9.800 = 980.000.000.000$$

(d) So sánh:

$$\text{LHS} - \text{RHS} = 1.500.000.000.000 - 980.000.000.000 = +520.000.000.000 > 0$$

Vì LHS $>$ RHS và không dính bẫy im lặng, khung được phán đoán là **HỮU THANH (Voiced)**. Hai phương pháp cho kết quả đồng nhất (nhật ký `verify_v3/ch10_exercises.log`).

Bài tập 10.3 (Phân tích độ rộng bit và tràn số phần cứng). Giả sử một khung âm thanh nhân tạo cực đại (stress frame) có các thông số chạm trần dải động: $S_c = 2^{27} - 1$, $R_{0n} = 2^{27} - 1$, $GP = 32.768$, và $LP = 59.379$.

(a) Tính giá trị cực đại có thể đạt được của LHS và RHS.

(b) Chứng minh rằng cả hai vế đều bị chặn bởi 2^{53}, do đó định dạng số nguyên có dấu 54-bit (`signed [53:0]`) bảo đảm không bao giờ tràn số.

(c) Đánh giá chi phí tài nguyên phần cứng của bộ so sánh 54-bit trên kiến trúc FPGA Cyclone V so với bộ chia dấu phẩy động.

Lời giải chi tiết:

(a) Với $S_c = R_{0n} = 2^{27} - 1 = 134.217.727$:

$$\text{term}_{1,\max} = 100 \cdot (2^{27} - 1) = 13.421.772.700 < 2^{34}$$
$$3 \cdot GP_{\max} = 3 \cdot 32.768 = 98.304 < 2^{17}$$
$$\text{LHS}_{\max} = 13.421.772.700 \times 98.304 = 1.319.413.943.500.800 < 2^{51}$$
$$\text{RHS}_{\max} = 100 \cdot (2^{27} - 1) \times (6 \cdot 32.768) = 13.421.772.700 \times 196.608 = 2.638.827.887.001.600 < 2^{52}$$

(b) Giới hạn trên của định dạng số nguyên có dấu 54-bit (`signed [53:0]`) là $2^{53} - 1 = 9.007.199.254.740.991$. So sánh:

$$\text{LHS}_{\max} \approx 1{,}319 \times 10^{15} < 2^{51} \approx 2{,}252 \times 10^{15} \ll 2^{53} \approx 9{,}007 \times 10^{15}$$
$$\text{RHS}_{\max} \approx 2{,}639 \times 10^{15} < 2^{52} \approx 4{,}504 \times 10^{15} \ll 2^{53} \approx 9{,}007 \times 10^{15}$$

Cả hai vế đều nhỏ hơn một nửa ngưỡng tràn số của 54-bit. Định dạng 54-bit hoàn toàn triệt tiêu nguy cơ tràn số.

(c) Trên kiến trúc Cyclone V, bộ so sánh số nguyên 54-bit được tổng hợp thành chuỗi carry-chain trong các khối ALM. Số lượng ALM và thời gian trễ lan truyền cụ thể phải đo trong Quartus Prime (Compilation Report và Timing Analyzer). Ngược lại, một giải pháp dùng bộ chia dấu phẩy động IEEE-754 đòi hỏi số lượng ALM lớn hơn rất nhiều cùng độ trễ đường ống nhiều chu kỳ (phải đo trong Quartus).

Bài tập 10.4 (Các ca biên, bẫy im lặng và độ nhạy sát ngưỡng).

(a) Xét khung có $R_{0n} = 0$, $GP = 20.000$, $LP = 1.000$, $S_c = 500.000$, và cand_found $= 1$. Hãy giải thích chuyện gì xảy ra nếu mạch phần cứng không kiểm tra điều kiện bẫy im lặng.

(b) Xét khung trong vùng phẳng ($I = 0{,}10 \geq 0{,}0414$), với $R_{0n} = 1.000.000$. So sánh hai trường hợp cực kỳ sát ngưỡng: $S_c = 449.999$ và $S_c = 450.001$. Tính giá trị LHS và RHS để minh chứng độ nhạy phân giải cực đại của bất đẳng thức nhân chéo.

Lời giải chi tiết:

(a) Nếu mạch không kiểm tra $R_{0n} == 0$:

$$\text{LHS} = (100 \cdot 500.000 - 45 \cdot 0) \cdot 3 \cdot 20.000 = 50.000.000 \times 60.000 = +3.000.000.000.000$$
$$\text{RHS} = 100 \cdot 0 \cdot \max(0,\ 6 \cdot 20.000 - 145 \cdot 1.000) = 0$$

Mạch so sánh sẽ thấy LHS $>$ RHS ($3 \times 10^{12} > 0$) và phán đoán sai lầm rằng khung im lặng $R_0 = 0$ là **HỮU THANH**! Điều này chứng minh rằng cờ `silence_trap` là điều kiện bảo vệ phần cứng bắt buộc.

(b) Vì $I = 0{,}10 \geq 0{,}0414$, ta có $6 \cdot GP - 145 \cdot LP = 6 \cdot 20.000 - 145 \cdot 2.000 = 120.000 - 290.000 = -170.000 < 0 \implies$ ramp_pos $= 0 \implies$ RHS $= 0$.

- Với $S_c = 449.999$ (tỉ số $S_c / R_{0n} = 0{,}449999 < 0{,}45$):

$$\text{term}_1 = 100 \cdot 449.999 - 45 \cdot 1.000.000 = 44.999.900 - 45.000.000 = -100$$

LHS $= -100 \times 60.000 = -6.000.000 < 0 =$ RHS $\implies$ **VÔ THANH**.

- Với $S_c = 450.001$ (tỉ số $S_c / R_{0n} = 0{,}450001 > 0{,}45$):

$$\text{term}_1 = 100 \cdot 450.001 - 45 \cdot 1.000.000 = 45.000.100 - 45.000.000 = +100$$

LHS $= +100 \times 60.000 = +6.000.000 > 0 =$ RHS $\implies$ **HỮU THANH**.

Chỉ cần độ lệch 2 đơn vị trong S_c (tương đương chênh lệch 2×10^{-6}), giá trị LHS đã đổi dấu từ $-6.000.000$ sang $+6.000.000$, minh chứng độ phân giải và tính nhạy bén của bất đẳng thức nhân chéo số nguyên.

Tóm lại: Mô hình song sinh Python Twin và phần cứng Verilog của Chương 10 đạt độ tương thích chu kỳ-đối-chu kỳ trên 641/641 bộ vectơ kiểm thử (1.408/1.408 chu kỳ xung nhịp); bất đẳng thức nhân chéo 54-bit kết hợp cờ bẫy im lặng bảo đảm phân định vô thanh / hữu thanh hoàn toàn tin cậy và đạt độ chính xác sắc nét từng bit.