

Introducción


a las arquitecturas

paralelas

Memoria Centralizada

Compartida

Sistema con varios **cores** cada uno con su **cache privada** accediendo a la **memoria principal centralizada** y **I/O** a través de un **bus común**.



→ - Multicore

- UMA: Uniform Memory Access (en tiempo !!)

- SMP: Symmetric Multi Processor


Problema de

Coherencia de Cache

Vemos que hay **mem. compartida**, por lo que pensamos:

CPU A escribe $x=15$ → CPU B lee x , ve 15 **NO sucede**

Esto sucede ya que cada core tiene su **propia cache privada L1** (si no sería muy lento todo)



Para que ambas CPU tengan el mismo valor, hay que buscar **coherencia**

Cómo obtener coherencia

1) No usar caches → **mal rendimiento**

2) Todas las cores comparten una cache L1 → **mal rendimiento**

3) Caches privadas con **write-through** → **incoherente**, una CPU que solo lee un valor de su cache, siempre **lee el mismo**, aunque otras CPU hayan modificado el valor en **mem. principal**

4) Forzar lectura en una cache para ver **escrituras** hechas por otras

• Desde la CPU escritora - **Protocolos de coherencia**


- Transmitir las escrituras para actualizar otras caches → **WRITE-UPDATE**
 - Prevenir Hits en otras CPUs tras escribir → **WRITE-INVALIDATE**
- } Escoger **UMA** política

Desde la CPU lectora - Mecanismos de coherencia

- Escuchar los writes transmitidos en el bus compartido → **SNOOPING** } Escoger **UV** Protocolo
- El estado de compartición de cada línea de Mem. se mantiene centralizado en una ubicación → **Directory (?)**

WRITE-UPDATE +


SNOOPING



Si los dos escriben a la vez, se tiene que acordar quien lo hace primero

WRITE-INVALIDATE +

SNOOPING




Cuando hay varias WR, el primero se transmite para invalidar los otros CPU, pero los demás ya se hacen en base

CPU 2 se enteró del intento de lectura y le da a CPU 1 el dato, S: 0 → 1

es por que $\log_2 2 = 1$

Paralelismo uniprocador




→ **ILP (Instruction Level Parallelism)**

IPC = 1/4

IPC = 1

IPC = 2

→ **DLP (data-level parallelism)**



Single Instruction Multiple Data

Clasificación de las arquitecturas multiprocesador


Memory architecture	Address space(s)	Connection	Model for data sharing	Names
(Centralized) Shared-memory architecture	Single shared address space, uniform access time		Load/store instructions from processors	<ul style="list-style-type: none"> SMP (Symmetric Multi-Processor) architecture UMA (Uniform Memory Access) architecture
Distributed-memory architecture	Single shared address space, non-uniform access time		Load/store instructions from processors	<ul style="list-style-type: none"> DSM (Distributed-Shared Memory) architecture NUMA (Non-Uniform Memory Access) architecture
	Multiple separate address spaces		Explicit messages through network interface card	<ul style="list-style-type: none"> Message-passing multiprocessor Cluster Architecture Multicomputer

SNOOPING-

Mecanismo de coherencia

basado en transacción

- La coherencia de cache se mantiene en **granularidad de LÍNEA DE CACHE** (no en los datos dentro de cada línea de la cache)
- Cada línea que tiene una copia de **memoria física**, mantiene su estado de **compartición**
- El bus **ordena** las **transacciones** visibles para todos los caches
- Los caches **monitorizan** y **actúan** mediante la ayuda del **SCC** (Snoopy Cache Controllers)




Caches Dual-ported

Enviar write

Protocolo simple de write-invalidate + SNOOPING

Una línea de cache puede tener 3 estados

- Modified**: copia **dirty** de la línea
- Shared**: copia **limpia** de la línea
- Invalid**: copia **inválida** de la línea (o no existe en cache)



Eventos CPU:

- PrW
- PrRd

Eventos bus (causados por el controlador de cache)

- BusRd: Pedir copia solo lectura
- BusRdX: Pedir copia para escribir
- BusUpgr: Pedir permiso para modificar la línea existente → causa invalidación de las copias
- Flush: Poner línea en el bus (se ha pedido o Write-back)


Non-Uniform Memory Access (NUMA)

Snooping funciona en una NUMA pequeña, pero no serviría para escalar en sistemas grandes (demasiada tráfico)

→ Alternativa:

Guardar la información sobre el estado de cada línea en MP → Directory

El directory se divide en "slices", un slice por nodo



En NUMA tenemos diferentes maneras de enfocar las nodos

node Home: Donde se aloja la línea actualmente, el procesador que accedió por primera vez a la línea (*first-touch*)

Local: Nodo con el procesador que accede a la línea

Remote: Resto de nodos que contienen:

- Dirty copy (*Owner*)
- Clean copies (*Reader*)

Contenido de una página = $\frac{\text{Página}}{\text{Línea}}$ → Normalmente asumiremos $P=L$ (1 línea/página)

Comandos **local → home:**

- home envía DReply → • RdReq: pide la copia de una línea sin intención de modificar.
- home envía ACK → • WrReq: pide la copia de una línea con intención de modificar.
- UpgrReq: pide permiso para modificar una línea existente, invalidando todo el resto copias.

home → remote:

- remote envía DReply → • Fetch: pide al nodo remote (*owner*) una copia de la línea.
- remote envía ACK → • Invalidate: pide al nodo remote (*reader*) que invalide su copia

Numa Nodes

