
Introducción										
a les orguitecturas										
paralelas										
poraccio										
Memoria Centralizada										
Compartida										
Cambarcaa	Sistema con varios cores codo uno con su coche privado accadiendo a la memorio principal centralizado y I/O a travéo de									
	un bos courin.									
	Dis Committee									
	core core core — — Multicore									
	cache cache cache cache - UMA: Uniform Memory Acres (en fiempo!!)									
	-SMP: Symmetric Hulti Processor									
	//o Main memory									
Problema de										
Coherencia de Cache										
<u> </u>	Veuvos que hay mem compartido, por lo que pensomos:									
	(PUA excribe x=15 → CPUB lee x, ve 15 N) speck									
	Esto socole ya que cada care liene su propia cache privado 11 (si no seria unuy lento tool)									
	X=15  Graduat Spec Spec Spec Spec Spec Spec Spec Spec									
	Ø l\u00e4cs \qquad Mem \qquad \qquad \qquad \qquad \qquad \qquad \qquad \qquad \qquad \qqqq \qqq \qqqq \qqq \qqqq \qqq \qqqq \qqq \qqqq \qqq \qqqq \qqq \qqqq \qqq \qqqq \qqq \qqqq \qqq \qqqq \qqq \qqqq \qqq \qqqq \qqq \qqqq \qqq \qqqq \qqq									
	Of the deliberation of the control o									
	tradis cucie									
	Para que autres CPV fergon el visua valor, hay que buscar coherence									
cus detener coherencia										
	1) No osar caches -> wol renoliwiento									
	2) Tools los cares comparten una cache (1 -> wol renolimients									
	3) Caches privodas con write-turaugh → incoherente, uma CPU que solo lee un volor de 50 conche, siecupre leera el wisura, aunque abros									
	CPU hayan madificado el valor en cuem. principal									
	4) Forgor lectura, en uma coche para ver escrituras hechas por obras									
	* Desde la CPU escritora - Probocolos de cohorencia									
	* Transmitir lan escrituran para actualizar obran caches → WRITE-UPDATE} Escager UVA polítics									



Clasificación													
Clasificación de las arquitecturas													
wultiprocesador													
<u>'</u>	Memory architecture	Address space(s)	Connection	Model for data sharing	SMP (Symmetric Multi-								
	(Centralized) Shared-memory architecture	address space	Main memory	Load/store instructions from processors	Processor) architecture  UMA (Uniform Memory Access) architecture								
		Single shared address space,	Processor Process	Load/store	DSM (Distributed-Shared Memory architecture								
	Distributed- memory	non-uniform access time	Main Main memory	instructions from processors	NUMA (Non-Uniform Memory Access) architecture								
	architecture	Multiple separate address spaces	Processor Proces	through network	Cluster Architecture								
		addless spaces	Main Main memory memory	, intended card	Multicomputer								
SUDOPING-													
Mecanisuo de adherencia													
basado en trassussión													
	La coherencia	de coche se	e wontiene an	granulariolad de	LÍNEA DE CACHE (no e	n los dalos dentro	de coda lín	eadela coc	he)				
		ila coherencia de cache se unakene en granulariolad de LÍNEA DE CACHE (no en los dabos dentro de cada lírea de la cache). Cada lírea que tiene una copia de tuemaria física, mantiene su estatus de compartición											
		· El bus <mark>ordena la transaccione</mark> visibles par todar la cardes											
	* Las caches <mark>woritorizar</mark> y actuar wediante la ayuda del SCC (Sraajay Cadre Controllers)												
	CPU CPU CPU												
	SCC + carbs SCC + carbs SCC + carbs Broadcast medium (pus)												
Caches Dual-parted													
·	Envior u	uail											
Protocolo simple								PrRd / PrWr /					
<u>de write-învalidate</u>								(	M (Modified)				
+ SNOOPING								PrWr / BusUpgr	BusRd / flusi	h			
		Una linea de coche puede tener 3 estados privi / Businos (Staveto)											
	Modified: apia dirty de la linea												
	·Shaved: Copia limpia de la linea												
	·Inva	· Invalid: Copia invalida de la línec (a no existe en cache)											
	Eventos	 : CP():		En	entes bos (co	uscobs imr	el control	lador n'e m	oche)				
		PrWr			Bus Rd: Pedir cop								
		PrRJ			Bus Rolx: Padir cop								
	Bust pagr: Padir permisa para modifiar la línea exstente → cama invalidación de las capias												
	· Flush: forer linea en el lous (se ha pedido o Write-book												
							1						

