
高位合成における分離型データ オーケストレーションの自動合成

薄井真之・高前田伸也(東大)

背景:アクセラレータ



Off-Chip Memory On-Chip Memory PE PE PE PE PE PE PE PE PE

※PE = processing element ≒ 演算器


Accelerator

背景:高位合成


- アクセラレータの設計には多大な労力を要する
- 高位合成は抽象度を上げることによって生産性を向上させる



背景:アクセラレータのメモリシステム1




Explicit Data Orchestration in Accelerator




背景: アクセラレータのメモリシステム1


Implicit Data Orchestration in CPU



Explicit data orchestrationの利点: データ移動を明示的に制御する ことで、ドメイン知識を活用し 性能を向上させることができる Explicit Data Orchestration in Accelerator



背景:計算と通信のオーバーラップ



背景:アクセラレータのメモリシステム2

Explicit Coupled Data Orchestration

Datapath

On-Chip Memory

Off-Chip Memory

Explicit *Decoupled*Data Orchestration
(EDDO)

Datapath

DMA Engine

On-Chip Memory


Off-Chip Memory

設計の課題


- EDDOは計算と通信をオーバーラップさせて性能を向上させるが、計算をするモジュールと通信をするモジュールを分離しなければならず、設計が複雑になる
- 特に、分離したモジュール間の同期が問題になる


提案手法


本研究では、高位合成において、データオーケストレーション機構を自動的に分離することにより、 設計を容易にする




Computation + Communication







Our method




Computation

FSM


Computation

Data Movement for Buffer A




Data Movement


```
c_addr = c_offset
for i in range(matrix_size):
    ram_c.wait_not_empty()
    ran_c.dma_write(axi_c, 0, c_addr, matrix_size)
    c_addr += matrix_size * (datawidth // 8)
    ram_c.pop()
```



Data Movement for Buffer B

Computation + Communication






Communication

```
a addr = a offset
c addr = c offset
for i in range(matrix size):
    ram a.dma read(axi a, 0, a addr, matrix size)
   b addr = b offset
   for j in range(matrix size):
        ram_b.dma_read(axi_b, 0, b_addr, matrix_size)
       inner product(ram a, ram b, ram c, j, matrix size)
       b addr += matrix size * (datawidth // 8)
   ram_c.dma_write(axi_c, 0, c_addr, matrix_size)
   a_addr += matrix_size * (datawidth // 8)
   c addr += matrix size * (datawidth // 8)
```

Our method



Computation


Computation

Data Movement for Buffer A

a addr = a offset for i in range(matrix size): ram_a.dma_read(axi_a, 0, a_addr, matrix_size) ram_a.push() a_addr += matrix_size * (datawidth // 8) ram a.wait not full()


Data Movement


c addr = c offset for Buffer C for i in range(matrix_size): ram_c.wait_not_empty() ram_c.dma_write(axi_c, 0, c_addr, matrix_size) c addr += matrix size * (datawidth // 8) ram c.pop()




Data Movement for Buffer B


Computation + Communication









Computation + Communication





コード例:行列積

```
行列積:A = BC
a_addr = a_offset
c addr = c offset
for i in range(matrix_size):
   ram_a.dma_read(axi_a, 0, a_addr, matrix_size) ------ RAM A:行列A用のバッファ
   b_addr = b_offset
   for j in range(matrix_size):
       ram_b.dma_read(axi_b, 0, b_addr, matrix_size) - RAM B:行列B用のバッファ
       inner_product(ram_a, ram_b, ram_c, j, matrix_size)
       b_addr += matrix_size * (datawidth // 8)
   ram_c.dma_write(axi_c, 0, c_addr, matrix_size) ------ RAM C:行列C用のバッファ
   a_addr += matrix_size * (datawidth // 8)
   c_addr += matrix_size * (datawidth // 8)
```



```
a_addr = a_offset
                                  size
                        address
                                           RAM AのDMA転送に着目
c addr = c offset
for i in range(matrix_size):
    ram_a.dma_read(axi_a, 0, a_addr, matrix_size)
                                                        ※DMA転送ではメモリの領域を
   b addr = b offset
                                                        コピーする
   for j in range(matrix_size):
       ram_b.dma_read(axi_b, 0, b_addr, matrix_size)
       inner_product(ram_a, ram_b, ram_c, j, matrix_size)
                                                                      RAM A
       b_addr += matrix_size * (datawidth // 8)
    ram_c.dma_write(axi_c, 0, c_addr, matrix_size)
                                                                  Copy
   a_addr += matrix_size * (datawidth // 8)
   c addr += matrix size * (datawidth // 8)
                                                                           DRAM
```


```
a_addr = a_offset
c_addr = c_offset
for i in range(matrix_size):
    ram a.dma read(axi a, 0, a addr, matrix_size)
    b_addr = b_offset
    for j in range(matrix_size):
        ram_b.dma_read(axi_b, 0, b_addr, matrix_size)
        inner_product(ram_a, ram_b, ram_c, j, matrix_size)
        b_addr += matrix_size * (datawidth // 8)
    ram_c.dma_write(axi_c, 0, c_addr, matrix_size)
    a_addr += matrix_size * (datawidth // 8)
    c_addr += matrix_size * (datawidth // 8)
```

抽出結果:

```
a_addr = a_offset
for i in range(matrix_size):
    ram_a.dma_read(axi_a, 0, a_addr, matrix_size)
    a_addr += matrix_size * (datawidth // 8)
```

これでは不十分 さらに同期が必要


同期のためのAPI



wait_not_full():バッファが空くまで待つ

read():データを読み出す

同期のためのAPI



double buffering自体はよく用いられる手法だが、それをデータオーケストレーション機構の自動分離に適用するため、適切な構造と操作を提案している

Data Movement for Buffer A

```
a_addr = a_offset
for i in range(matrix_size):
    ram_a.dma_read(axi_a, 0, a_addr, matrix_size)
    ram_a.push()
    a_addr += matrix_size * (datawidth // 8)
    ram_a.wait_not_full()
```

Data Movement for Buffer C

```
c_addr = c_offset
for i in range(matrix_size):
    ram_c.wait_not_empty()
    ram_c.dma_write(axi_c, 0, c_addr, matrix_size)
    c_addr += matrix_size * (datawidth // 8)
    ram_c.pop()
```

Computation


```
for i in range(matrix_size):
    ram_a.wait_not_empty()
    for j in range(matrix_size):
        ram_b.wait_not_empty()
        inner_product(
            ram_a, ram_b, ram_c,
            j, matrix_size)
        ram_b.pop()
        ram_c.push()
        ram_a.pop()
        ram_c.wait_not_full()
```

Data Movement for Buffer B


```
※RAM Aと同様にRAM B, C
についても分離する
```


```
for i in range(matrix_size):
    b_addr = b_offset
    for j in range(matrix_size):
        ram_b.dma_read(axi_b, 0, b_addr, matrix_size)
        ram_b.push()
        b_addr += matrix_size * (datawidth // 8)
        ram_b.wait_not_full()
```

コード例:最終結果



Computation + Communication





説明と実装の差異

- 先ほどの説明ではコードを分離してからAPIを挿入していたが、実際の実装ではAPIを挿入してからコードを分離している
- 分離後のコードではモジュール間の相互作用の情報が失われていて、 自動的にAPIを挿入するには情報が足りないことが理由である

先ほどの説明

実際の実装

コード分離



API挿入

API挿入



コード分離

実際の流れ

```
a_addr = a_offset
c_addr = c_offset
for i in range(matrix_size):
    ram_a.dma_read(axi_a, 0, a_addr, matrix_size)
    b_addr = b_offset
    for j in range(matrix_size):
        ram_b.dma_read(axi_b, 0, b_addr, matrix_size)
        inner_product(ram_a, ram_b, ram_c, j, matrix_size)
        b_addr += matrix_size * (datawidth // 8)
    ram_c.dma_write(axi_c, 0, c_addr, matrix_size)
    a_addr += matrix_size * (datawidth // 8)
    c_addr += matrix_size * (datawidth // 8)
```

```
a_addr = a_offset
for i in range(matrix_size):
    ram_a.dma_read(axi_a, 0, a_addr, matrix_size)
    ram_a.push()
    a_addr += matrix_size * (datawidth // 8)
    ram a.wait not full()
```

```
c_addr = c_offset
for i in range(matrix_size):
    ram_c.wait_not_empty()
    ram_c.dma_write(axi_c, 0, c_addr, matrix_size)
    c_addr += matrix_size * (datawidth // 8)
    ram_c.pop()
```

```
APIの自動挿入
```

```
for i in range(matrix_size):
    b_addr = b_offset
    for j in range(matrix_size):
        ram_b.dma_read(axi_b, 0, b_addr, matrix_size)
        ram_b.push()
        b_addr += matrix_size * (datawidth // 8)
        ram_b.wait_not_full()
```

```
a_addr = a_offset
c addr = c offset
for i in range(matrix size):
    ram_a.dma_read(axi_a, 0, a_addr, matrix_size)
    b addr = b offset
    ram a.push()
    ram_a.wait_not_empty()
    for j in range(matrix size):
        ram_b.dma_read(axi_b, 0, b_addr, matrix_size)
        ram b.push()
        ram b.wait not empty()
        inner_product(ram_a, ram_b, ram_c, j, matrix_size)
        b addr += matrix size * (datawidth // 8)
       ram b.pop()
       ram_b.wait_not_full()
   ram_c.push()
   ram_c.wait_not_empty()
    ram_c.dma_write(axi_c, 0, c_addr, matrix_size)
    a_addr += matrix_size * (datawidth // 8)
    c addr += matrix size * (datawidth // 8)
    ram a.pop()
    ram_a.wait_not_full()
    ram_c.pop()
    ram c.wait not full()
```

データオーケストレーションの分離

```
for i in range(matrix_size):
    ram_a.wait_not_empty()
    for j in range(matrix_size):
        ram_b.wait_not_empty()
        inner_product(
            ram_a, ram_b, ram_c,
            j, matrix_size)
        ram_b.pop()
    ram_c.push()
    ram_c.wait_not_full()
```

APIの自動挿入

```
Producer Part

Insert push() and
wait_not_empty()


Insert pop() and
wait_not_full()
```

- ・コードをproducer partとconsumer partに分け、その境界に適切なAPIを挿入する
- producer→consumerではpush()とwait_not_empty()を、consumer→producerではpop()とwait_not_full()を挿入する
- ループ(for文またはwhile文)は端と端が繋がっていると考える




データオーケストレーションの分離

```
row begin = ram a row.read(0)
a col addr = a col offset
a_val_addr = a_val_offset
for i in range(1, a_height + 1):
    row_end = ram_a_row.read(i)
    row range = row end - row begin
    row begin = row end
    if row range > 0:
        ram_a_col.dma_read(
            axi_a_col, 0, a_col_addr, row_range)
        ram a val.dma read(
            axi_a_val, 0, a_val_addr, row_range)
        a col addr += row range << log word
        a_val_addr += row_range << log_word</pre>
```



fork/joinによる部分的な分離

- 依存関係が原因で完全には分離できない場合がある
- 典型的にはsparse workloadの間接参照
- これに対し、途中でforkおよびjoinすることで、部分的に分離する



APIの自動挿入




```
def main():
  acc = 0
  for i in range(size):
    a_addr = a_offset + i*size*word_size
    ram_a.dma_read(axi_a, 0, a_addr, size)
    ram_a.push()
    ram_a.wait_not_empty()
    for j in range(size):
      b_addr = (b_offset +
                ram_a.read(j)*size*word_size)
      ram_b.dma_read(axi_b, 0, b_addr, size)
      ram_b.push()
      ram_b.wait_not_empty()
      for k in range(size):
        acc += ram_a.read(k)*ram_b.read(k)
      ram b.pop()
      ram_b.wait_not_full()
    ram_a.pop()
    ram_a.wait_not_full()
  return acc
```

```
def comm a():
                                                       for i in range(size):
def main():
                 RAM A forks
                                                         a addr = a offset + i*size*word size
  acc = 0
                                                         ram_a.dma_read(axi_a, 0, a_addr, size)
  thd_a = Thread(target=comm_a)
                                                         ram_a.push()
  thd a.start()
  for i in range(size):
                                                         ram_a.wait_not_full()
    ram a.wait not empty()
                                   RAM B forks
    thd_b = Thread(target=comm_b)
    thd_b.start()
    for j in range(size):
      ram b.wait not empty()
                                                      def comm b():
      for k in range(size):
                                                        for j in range(size):
        acc += ram_a.read(k)*ram_b.read(k)
                                                          b_addr = (b_offset +
      ram b.pop()
    thd_b.join() RAM B joins
                                                                    ram_a.read(j)*size*word_size)
                                                          ram_b.dma_read(axi_b, 0, b_addr, size)
    ram_a.pop()
 thd_a.join() RAM A joins
                                                          ram_b.push()
                                                          ram b.wait not full()
  return acc
```


```
def main():
 acc = 0
 thd a = Thread(target=comm a)
 thd a.start()
 for i in range(size):
    ram_a.wait_not_empty()
    thd_b = Thread(target=comm_b)
    thd b.start()
    for j in range(size):
      ram_b.wait_not_empty()
     for k in range(size):
        acc += ram_a.read(k)*ram_b.read(k)
      ram b.pop()
    thd b.join()
    ram_a.pop()
  thd_a.join()
  return acc
```

```
def comm_a():
    for i in range(size):
        a_addr = a_offset + i*size*word_size
        ram_a.dma_read(axi_a, 0, a_addr, size)
        ram_a.push()
        ram_a.wait_not_full()
```


FSM



FSM




FSM



部分的な分離の実装:階層的な分離


- fork/joinによる部分的な分離を実際に実装するには、forkやjoinの位置を決定する必要がある
- すべての位置の組合せを列挙すると、組合せの数が二次関数的に増加 する
- 候補を限定するため、抽象構文木(AST)を根から辿っていって、 for文やwhile文など特定の種類のノードに遭遇した場合に、その前後 でforkとjoinができないかを判定する
- forkとjoinができるか(分離できるか)の判定は、読み出されている SRAMに書き込まれているかで行う

ASTを根から辿っていき、for文 やwhile文など特定の種類のノー ドに遭遇したとき、その前後で forkとjoinができないか試みる



評価方法


- 提案手法を高位合成ツールのVeriloggen (https://github.com/PyHDI/veriloggen) をもとに実装した
- 評価のためにFPGA上にアクセラレータを実装した
- FPGAボード: Ultra96-V2
- EDAツール: Vivado 2022.2
- ワークロード:
 - general matrix multiplication (GeMM)
 - sparse-matrix dense-matrix multiplication (SpMM)



cited from Avnet


評価結果:実行時間

- 実機で実行時間を計測した
- ・提案手法は実行時間を半分近く 削減した



評価結果:実行時間

- 計算と通信に費やされる時間の内訳を含めたグラフを示す
- ・提案手法によって計算と通信がオーバーラップされた結果、実行時間 は計算と通信に費やされる時間のうち大きい方になっている




注意

- GeMMとSpMMでグラフ の積み上げの順番が逆に なっている
- GeMMは計算の時間の方 が大きく、SpMMは通信 の時間の方が大きい

評価結果:資源量

- EDAツールによりメモリ資源の 使用率(使用したBRAMの割 合)を測定した
- 提案手法はdouble bufferingに基づいているため、メモリ資源の利用量は倍になる




実行時間の解析

- 計算と通信に費やされる時間をそれぞれ l_{comp} と l_{comm} とする
- ベースラインの実行時間は単純に $l_{comp} + l_{comm}$ である
- 提案手法により計算と通信がオーバーラップされた場合、実行時間は $\max(l_{\text{comp}}, l_{\text{comm}})$ となる
- ・性能向上はこれらの比として以下のように得られる $\frac{l_{\text{comp}} + l_{\text{comm}}}{\max(l_{\text{comp}}, l_{\text{comm}})} \leq \frac{\max(l_{\text{comp}}, l_{\text{comm}}) + \max(l_{\text{comp}}, l_{\text{comm}})}{\max(l_{\text{comp}}, l_{\text{comm}})} = 2$
- ・ゆえに性能向上の上界は2である

実行時間の解析


- $r = l_{\text{comp}}/(l_{\text{comp}} + l_{\text{comm}})$ とおくと、 める割合であり、1 - rは実行時間のうを 1.4
- このとき性能向上は以下のように表され 1.2 $\frac{l_{\text{comp}} + l_{\text{comm}}}{\max(l_{\text{comp}}, l_{\text{comm}})} = \frac{1}{\max(r, 1 1)^{1.0}}$



- これをrについての関数としてプロットすると図のようになる
- 計算と通信に費やされる時間が同程度(r=0.5付近)のときに性能向上が大きくなることがわかる

実験結果の考察

- 実験では計算と通信に割かれる時間が同程度であったために、理論限界である2に近い性能向上が得られていた
- roofline modelを考慮すると、計算と通信のバランスが取れるようにアーキテクチャを最適化するのが適当だと言えるので、計算と通信に割かれる時間が近いというのはある程度妥当な条件ではある
- しかし、計算または通信にどうしても時間が偏ってしまうようなアプリケーションでは、 提案手法の効果が小さくなってしまうと考えられる



まとめ

- ・データオーケストレーション機構を分離することにより、計算と通信をオーバーラップさせ、性能を向上させることができる
- 提案手法はそれを自動的に分離することによって設計を容易にする

参考文献

- Pellauer, M., Shao, Y., Clemons, J., Crago, N., Hegde, K., Venkatesan, R., Keckler, S., Fletcher, C., & Emer, J. (2019). Buffets: An Efficient and Composable Storage Idiom for Explicit Decoupled Data Orchestration. In Proceedings of the Twenty-Fourth International Conference on Architectural Support for Programming Languages and Operating Systems (pp. 137–151). Association for Computing Machinery.
- Avnet. Ultra96-V2.
 https://www.avnet.com/wps/portal/us/products/avnet-boards/avnet-boards/avnet-board-families/ultra96-v2/