Microcode: x86 assembly is high level

Federico Cerutti / ceres-c

2024-10-21

Roadmap

- 1. Assembly
- 2. Come funziona una CPU
- 3. Microcode
- 4. CPU debugging
- 5. Voltage glitching

Assembly

C vs Assembly (x86)

«Assembly è il linguaggio di programmazione a più basso livello»

```
Assembly
int square(int num) {
                              push rbp
    return num * num;
                              mov rbp, rsp
                              mov DWORD PTR [rbp-4], edi
                              mov eax, DWORD PTR [rbp-4]
                              imul eax, eax
                              pop rbp
                              ret
```


C vs Assembly (x86)

«Assembly è il linguaggio di programmazione a più basso livello»

```
Assembly
                              push rbp
int square(int num) {
    return num * num;
                              mov rbp, rsp
                              mov DWORD PTR [rbp-4], edi
                              mov eax, DWORD PTR [rbp-4]
                              imul eax, eax
                              pop rbp
                              ret
```


Come funziona una CPU

Textbook datapath




Patterson, Hennessy - Computer Organization and Design

Textbook datapath



Patterson, Hennessy - Computer Organization and Design


Control Unit



- Orchestra le operazioni
- Genera segnali di controllo per le componenti della CPU
 - **Decoder**: bit istruzioni assembly -> segnali

Input or output	Signal name	R-format	1 w	SW	beq
Inputs	Op5	0	1	1	0
	Op4	0	0	0	0
	Op3	0	0	1	0
	Op2	0	0	0	1
	Op1	0	1	1	0
	Op0	0	1	1	0
Outputs	RegDst	1	0	Χ	Х
	ALUSrc	0	1	1	0
	MemtoReg	0	1	Χ	Х
	RegWrite	1	1	0	0
	MemRead	0	1	0	0
	MemWrite	0	0	1	0
	Branch	0	0	0	1
	ALUOp1	1	0	0	0
	ALUOp0	0	0	0	1

Control Unit



- Orchestra le operazioni
- Genera segnali di controllo per le componenti della CPU
 - Decoder: bit istruzioni assembly -> segnali
- Ok finché non esistono opcode come
 - CPUID
 - VMENTER/VMEXIT

Intermezzo: RISC vs CISC

Reduced Instruction Set Computer

- Poche istruzioni
- Data type semplici (byte/int)
- Esecuzione costant time

Complex Instruction Set Computer

- Molte istruzioni
- Data type complessi (vettori)
 - Diversi addressing mode
- Esecuzione variable time

x86 (CISC)

- Molte istruzioni (1500+)
 - Ogni istruzione richiede transistor
 - I transistor costano
- Alcune istruzioni poco usate
 - e.g. CPUID
 - Aumento costi non giustificabile

x86 (CISC)

- Molte istruzioni (1500+)
 - Ogni istruzione richiede transistor
 - I transistor costano
- Alcune istruzioni poco usate
 - e.g. CPUID
 - Aumento costi non giustificabile


• Soluzione: Microcode

Microcode


Microcode

- La CPU è RISC*, ma assembly CISC
 - Assembly x86 tradotto in un instruction set più semplice
 - Istruzioni x86 implementate da un microprogrammi
- Riuso hardware ⇒ Meno transistor
 - Costi produzione inferiori
 - Consumo energetico inferiore
- Aggiornabile (bugfix)
 - Aggiornamenti criptati e non documentati

Come funziona (davvero) una CPU




Frontend: Flusso Istruzioni



- 1. Fetch
- 2. Cache2a. Instruction fusion
- 3. Decode:
 - a) Simple decoder 1 opcode = 1 μ -op
 - b) Complex decoder 1 opcode = $3-4 \mu$ -op
 - c) Microcode sequencer 1 opcode = $n \mu$ -op
- 4. Execution queue...


We pretend speculative execution does not exist

Microcode Sequencer



- Implementa le istruzioni più complesse
 - Non esegue direttamente μ-op
- Sembra un processore, ha:
 - Registri
 - RAM
 - ROM (programmi)
 - Instruction Pointer
 - Accesso a periferiche
- Componente **aggiornabile** del microcode Solo aggiornamenti **firmati**

Microcode Sequencer: translation



CPU Debugging

Intel Debugging

I prodotti Intel dispongono di avanzate funzionalità di debug.

Accesso allo **stato interno** delle periferiche nella CPU

 \Rightarrow data leak, code execution, security bypass \times



Sistema controllo accessi:



- Red Unlock: Intel internal
- Orange Unlock: BIOS vendors
- Green Unlock: Customers

Intel Debugging

I prodotti Intel dispongono di avanzate funzionalità di debug.

Accesso allo stato interno delle periferiche nella CPU

 \Rightarrow data leak, code execution, security bypass \times



- Red Unlock: Intel internal
- Orange Unlock: BIOS vendors
- Green Unlock: Customers

Intel Debugging + Exploits!

Ermolov, Sklyarov e Goryachy presentano

Chip Red Pill



Exploit per Intel ME su Intel Goldmont (Pentium 6a gen)

Red Unlock

Possibilità di leggere e scrivere microcode

Microcode voltage glitching

Voltage glitching

- Cosa: generare glitch, comportamenti anomali di un obiettivo
- Come: modificando la tensione di alimentazione
 - Alterare sistema di alimentazione
- Perché: saltare controlli, leggere dati protetti, eseguire codice...



Voltage glitching su x86

- CPU Intel e AMD vulnerabili a voltage fault injection
- Senza modifiche al sistema di alimentazione
 - Usando il sistema di undervolting
- Attacchi a secure enclave








Microcode?

Setup hardware

- Target: Up Squared board
- Glitcher: Raspberry Pi Pico
- Host
- Power supply
- Oscilloscopio



Target Hardware

Up Squared development board

Intel Pentium N4200 (Goldmont)



Target Software

BIOS con Red Unlock disponibile! :)
 Tempo di boot >2 min :(
 Non adatto al glitching: migliaia di reset :(

Target Software

- BIOS con Red Unlock **disponibile**! :)
- Tempo di boot >2 min:(
 - Non adatto al glitching: migliaia di reset :()
- Up Squared supportata da coreboot! :
 - Tempo di boot ~700 ms



Glitch roadmap

- 1. Replicare risultati Plundervolt
- 2. Installare & testare patch microcode custom
- 3. Attaccare microcode update

Attacco Assembly IMUL Plundervolt

Risultati Plundervolt:

- Operazioni aritmetiche non vulnerabili
- Moltiplicazione IMUL vulnerabile con operandi specifici

```
movl $0x80000, %eax;
                       # operand1
movl $0x4, %ebx;
                       # operand2
movl %eax, %edx: # Head
imull %ebx, %edx; # edx = 0x4*0x80000
movl %eax, %edi:
imull %ebx, %edi; # edi = 0x4*0x80000
cmp %edx, %edi;
setne %dl;
addb %dl, %cl:
                       # Tail
         Listing: IMUL target code
```

Attacco Assembly IMUL – Miei risultati

 IMUL vulnerabile indipendentemente dagli operandi

```
movl $0x80000, %eax;
                       # operand1
movl $0x4, %ebx; # operand2
movl %eax, %edx; # Head
imull %ebx, %edx; # edx = 0x4*0x80000
movl %eax, %edi:
imull %ebx, %edi; # edi = 0x4*0x80000
cmp %edx, %edi;
setne %dl;
addb %dl, %cl:
                       # Tail
         Listing: IMUL target code
```

Attacco Assembly IMUL – Miei risultati


- IMUL vulnerabile indipendentemente dagli operandi
- È davvero IMUL, oppure altre operazioni?

```
movl $0x80000, %eax;
                       # operand1
movl $0x4, %ebx;
                       # operand2
movl %eax, %edx; # Head
imull %ebx, %edx; # edx = 0x4*0x80000
movl %eax, %edi:
imull %ebx, %edi; # edi = 0x4*0x80000
cmp %edx, %edi;
setne %dl;
addb %dl, %cl:
                       # Tail
         Listing: IMUL target code
```

Attacco Assembly CMP




```
movl $0xAAAAAAA, %eax;
movl $0xAAAAAAA, %ebx;
cmp %eax, %ebx;
                    # Head
setne %dl;
addb %dl, %cl;
               # Tail
          Listing: CMP target code
```




Attacco Microcode ADD




```
{
    ADD_DSZ64_DRI(RCX, RCX, 1),
    ADD_DSZ64_DRI(RCX, RCX, 1),
    ADD_DSZ64_DRI(RCX, RCX, 1),
    NOP_SEQWORD
},
/* ... */
    ADD_DSZ64_DRI(RCX, RCX, 1),
    NOP,
    NOP,
    END_SEQWORD
}
```



Secure Microcode Update





OR IS IT? Secure Microcode Update



Microcode Update Glitching








Conclusioni


- CISC vs RISC
- Struttura di una CPU CISC
 - Perché microcode?
- Implementazione Intel del microcode
- Debugging su CPU Intel
- Voltage glitching
 - Glitchare operazioni x86
 - Glitchare μ-op
 - Glitchare microcode update

Backup slides

Macroinstruction fusion 1/2



Macroinstruction fusion 2/2



Intel CPU vs SoC

