# VLSI - המעבדה ל

# חוברת הדרכה על כלי SYNOPSYS

# Design Kit TOWER TSL 018 הדרכה על ביצוע סימולציה וסינתזה עם

# גואל סמואל, אמנון סטניסלבסקי

| 2  |                        |
|----|------------------------|
| 2  | 2. סימולציה            |
| 9  | Design Vision – סינתזה |
| 11 | 4. שילוב זיכרונות RAM  |
| 13 | ברכיבי DesignWare      |

# התחברות ממחשבי Linux-PC

זאת הדרך המומלצת לעבודה. פשוט יש לבצע login זאת הדרך המומלצת לעבודה. פשוט יש לבצע אחרילת העבודה. ניתן לפתוח חלון לערודה. אחריל באמצעות באמצעות באמצעות ערמינל באמצעות באמצעו

#### Manuals 1

User Manual : ניתן לראות את כל הדוקומנטציה של כלי Synopsys עייי הרצת הפקודה:

vcs:

acroread /eda/synopsys/2022-23/RHELx86/VCS 2022.06-SP2/doc/UserGuide/vcs docs 2022.06-sp2/vcs.pdf

designWare:

acroread /eda/synopsys/2022-23/RHELx86/SYN 2022.12/dw/doc/manuals/dwbb userquide.pdf

## 2. סימולציה

# כביתה ב Systemverilog – הכנת הסביבה

הכלי euclide מהווה סביבת כתיבה נוחה לכתיבת Systemverilog. לשם יצירת הסביבה, בצע את הפקודה הבאה:

cp -r /users/iit/synopsys/euclide/Project Project

עבור לספרית העבודה שיצרת:

cd Project

: ולהפעיל את סביבת העבודה

start\_euclide

ולהתחיל ברישום הקוד.

: אם הפעולות הפעולות מהכלי), יש לבצע את הפעולות אחרי יציאה לא מסודרת מהכלי), אם הכלי לא עולה (למשל אחרי יציאה לא מסודרת ההכלי), יש לבצע את הפעולות הבאות למשל שואר לא שוארי היציאה לא מסודרת מהכלי), יש לבצע את הפעולות הבאות הבאות הכלי לא עולה למשל החרי יציאה לא מסודרת מהכלי), יש לבצע את הפעולות הבאות הבאו

.start euclide : ואז להפעיל את הכלי מחדש

#### כביתה ב VHDL – הכנת הסביבה

לפני תחילת העבודה יש לבנות את הסביבה הנכונה. העתק את קבצי האתחול:

cp -r /users/iit/synopsys/ts1018\_sim\_2223 ts1018\_sim\_2223

 $\mathsf{vhdL}$  בספריה את:  $\mathsf{ts1018} \ \mathsf{sim} \ \mathsf{2021}$  בספריה את:

cd ts1018 sim 2223

#### 1. סימולציה vcs

.systemverilog יו verilog ,VHDL בעזרת הסימולטור vcs ניתן לבצע סימולציות של vcs ניתן הסימולטור ביצוע הפעולות הבאות vcs בין היתר, הכלי מאפשר ביצוע הפעולות הבאות

- הצגת והשוואה של צורות גל
  - drivers הצגת
  - הצגת סכמות ומסלולים
- UCLI/Tcl ביצוע של פקודות
  - breakpoints קביעת
  - ביצוע סימולציה בצעד בודד

### SystemVerilog / Verilog - סימולציית 2.1

ניתן לראות tutorial בסיסי ב:

https://www.youtube.com/watch?v=UgtC9S1-yQM gui - ופעלת הסימולציה מורכבת משלשה שלבים elaborate ,analyze : הרצת הסימולציה מורכבת משלשה שלבים כדלקמו:

עבור שפת SystemVerilog יש להוסיף את האופציה SystemVerilog עבור שפת הקומפילציה.

vlogan -kdb -sverilog -full64 file1.v file2.v -- Analyze
vcs -kdb -debug\_access+all -full64 top\_module -- Elaborate
simv -gui

בשורה הראשונה יפורטו שמות קבצי התכנון (כל שמות הקבצים המכילים את הבלוקים ותתי בשורה הראשונה עכבי אלבורציה, יש לפרט את שם ה- $top\_module$  כפי שמופיעה בקובץ ה-top level של התכנון.

.2001 נכתב בתקן Verilog-ה נכתב ע1ogan יש להוסיף +1v2k יש להוסיף

(עבור עבודה עם 64 ביט יש לפנות לצוות המעבדה).

במידה והקוד הוא כולו Verilog, ניתן להריץ את שלשת השלבים בעזרת שתי הפקודות:

```
vcs -kdb -sverilog -debug_access+all -full64 file1.v file2.v
simv -qui
```

הסבר על הממשק הגרפי מופיע בסעיף הקודם.

#### Testbench

שמספק (testbench) שמספק אמקובל לבצע סימולציות מקובל מקובל systemverilog ב- את אותות הכניסה לתכנון. בדוגמא הבאה, flop הוא התכנון אותו יש לבדוק את אותות הכניסה לתכנון.

```
module flop_test;
logic data, clock;
flop f1 (clock, data, qa, qb);
initial
begin
   clock = 0; data = 0;
   #10000 $finish;
end

always #100 clock = ~clock;
always #300 data = ~data;
endmodule
```

```
module flop (clock, data, qa, qb);
input clock,data;
output qa, qb;


nand #10 nd1 (a, data, clock),
 nd2 (b, ndata,clock),
 nd3 (qa, a, qb),
 nd4 (qb, b,qa);
 mynot nt1 (ndata, data);
endmodule

module mynot (out, in);
output out;
input in;
not(out,in);
endmodule
```

ניתן להפעיל את הסימולציה באמצעות הפקודה :

```
vcs -kdb -sverilog -debug_access+all -full64 flop_test.v flop.v
simv -qui
```

#### תיאור הממשק הגרפי



קליק כפול על שם של בלוק או תת בלוק יציג את הקוד שלו בחלון הימני.

#### הצגת צורות גל:

או Add To Waveform: א. בחר את המודול בחלון השמאלי ובחר ב

ב. בחר את הסיגנלים על התיאור של הקוד כדלקמן:



אין חשיבות לעובדה שבחורים גם מילים שאינן שמות סיגנלים.

- או חלון שכבר קיים). או new) Add To Waveform : לחץ על הכפתור הימני ובחר ב
  - Drag and Drop ניתן להוסיף סיגנלים נוספים גם עם
- שים לב, נפתח חלון של צורות גל מעל חלון הקונסול. על מנת לראות את הקונסול יש ללחוץ על consol בתחתית החלון. ניתן גם להזיז אותו עם הכפתור השמאלי של שוחלש על window->Dock To : העכבר או עם הפקודה

# : שינוי יחידות הזמן


- Time: 0 x 1ps : ניתן לשנות את יחידות הזמן בעזרת
  - לחץ על ps ובחר את היחידות הרצויות.

#### שמירת הקונפיגורציה של ה - session

File - שומר מצב הריצה. ניתן לשחזר אותה עם File-Save Session Restore Session

#### : הרצת הסימולציה

להרצת הסימולציה יש ללחוץ על החץ הירוק. אם רושמים זמן בחלון שליד אז הסימולציה תתקדם בזמן שצוין. לחיצה על החץ ללא רישום של זמן מריצה סימולציה עד הסוף.




#### :Zoom ביצוע

🝳 🚇 🕎 ניתן לבצע zoom באמצעות לחצני

# : פעולות נספות

New ובחירת (RMB) בחירת סיגנל, לחיצה על הכפתור הימני של העכבר - Schematic תאפשר ביצוע מספר מפעולות "דיבוג" כגון:



- הוספת של העכבר (RMB) בחירת שורה, לחיצה על הכפתור הימני של העכבר (EMB) בחירת Set Breakpoint וללחוץ על בחירת Set Breakpoint בחלון שנפתח.
- Next ניתן לבצע את הסימולציה בצעדים בודדים בעזרת : Single Step ביצוע . Step או Step או

- ביצוע watch על סיגנל : ניתן לקבל הדפסת של הערכים של סיגנל ע"י בחירת הסיגנל,
Add to Watches ובחירת (RMB).

# ייצוג הערכים בסיסים שונים

בסיסים שונים. לשם כך, בחר בחלון ה- שמveform בסיסים שונים. לשם כך, בחר בחלון -  ${\tt Waveform}-{\tt Set}$  Radix : זה :

# החזרת ה- Menu

- לעתים ה- menu של חלון מסוים נעלם. לחיצה על ה- RMB בחלק העליון של החלון - menu תחזיר את ה- menu ובחירת

gui - והפעלת elaborate ,analyze : והפעלת הי פורכבת משלשה שלבים elaborate ,analyze והפעלת כדלקמן:

```
vhdlan -kdb file1.vhd file2.vhd --Analyze
vcs -kdb -debug_access+all -full64 cfg_design --Elaborate
simv -qui
```

בשורה הראשונה יפורטו שמות קבצי התכנון(כל שמות הקבצים המכילים את הבלוקים ותתי בשורה הראשונה עכבע אלבורציה, יש לפרט את שם הקונפיגורציה vcs כפי הבלוקים). פקודת ה-vcs של של התכנון.  $top\ level$ 

top entity הערה- ניתן לבצע אלבורציה גם על

מקובל את אותות המספק (testbench) מקובל באע את אותות הכניסה מקובל לבצע סימולציות באמצעות רכיב עזר  $j\,\mathrm{kff}$  הוא הבאה, לתכנון. בדוגמא הבאה,

```
Library IEEE;
USE IEEE.std logic 1164.ALL;
entity jkff is
port (clk, j, k :in std logic;
      q, qn :inout std logic);
end jkff;
architecture arc_jkff of jkff is
signal q tmp, qn tmp : std logic;
begin
    process(j, k, clk)
    begin
        if (j = '0') then
            if (k = '0') then
                q tmp \ll q;
                qn_tmp <= qn;
            else
                q_tmp <= '0';</pre>
                qn tmp <= '1';
            end if;
        elsif (k = '0') then
            q tmp <= '1';
            qn tmp <= '0';
        else
            q tmp \le qn;
            qn tmp<= q;
        end if;
    end process;
    process
    begin
        wait untiL clk'event and clk = '1';
        q \le q tmp;
        qn <= qn tmp;
    end process;
end arc_jkff;
configuration cfg_jkff of jkff is
    for arc jkff
    end for;
end cfg jkff;
```

```
library IEEE;
use IEEE.std logic 1164.all;
entity jk test is
      PORT (j, k : OUT STD LOGIC;
           clk : INOUT STD LOGIC);
end jk test;
architecture arc jk test of jk test is
begin
     PROCESS
     BEGIN
           WAIT FOR 5 ns;
           IF clk='0' THEN
                 clk <= '1';
           ELSE
                 clk <= '0';
           END IF;
     END PROCESS;
      PROCESS
     BEGIN
           WAIT FOR 20 ns;
            j <= '0';
           k <= '1';
           WAIT FOR 40 ns;
            j <= '1';
           k <= '0';
           WAIT FOR 40 ns;
           k \le '1';
           WAIT FOR 40 ns;
            j <= '0';
           k <= '0';
           WAIT FOR 60 ns;
     END PROCESS;
end arc jk test;
configuration cfg jk test of jk test is
   for arc jk test
   end for;
end cfg jk test;
```

```
library IEEE;
use IEEE.std logic 1164.all;
entity jk test top is
      PORT (q, qn : INOUT STD LOGIC);
end jk test top;
architecture arc jk test top of
jk_test_top is
     SIGNAL clk, j, k : STD_LOGIC;
COMPONENT jk test
     PORT (j, k : OUT STD LOGIC;
           clk : INOUT STD LOGIC);
END COMPONENT;
COMPONENT jkff
      PORT (clk, j, k : IN STD LOGIC;
           q, qn : INOUT STD LOGIC);
END COMPONENT;
BEGIN
     u1 : jk test
           PORT MAP(j, k, clk);
      u2 : jkff
           PORT MAP(clk, j, k, q, qn);
end arc_jk_test_top;
configuration cfg jk test top of jk test top is
     FOR arc_jk_test top
           FOR u1 : jk test USE ENTITY
     WORK.jk_test(arc_jk_test);
           END FOR;
           FOR u2 : jkff USE ENTITY
                 WORK.jkff(arc jkff);
           END FOR;
     END FOR;
end cfg jk test top;
```

הערה : הסברים על הממשק הגרפי מופיעים בסעיף 1.1 לעיל. run דים אין לך משפט עצירה ב-run של לקדם את הסימולציה גם פקודת run אם אין לך משפט עצירה ב-run

#### 2.3 סימולציה מעורבת

בקונסול ולא עם החץ הירוק.

ער vlogan או verilog-ו יש VHDL או ערכות המערבות המערבות אוי vhdlan יש Verilog או לכל הקבצים בהתאם לשפה. לאחר מכן, אם ה-verilog הוא vhdlan לכל הקבצים בהתאם יעכא הבאה יעכא הבאה יעכא הבאה יעכא השתמש בפקודה אויי יעכא הייי יעכא היייי יעכא הבאה יעכא הבער יעכ

```
vcs -debug_all -debug -full64 top_module
```

: יש להשתמש בפקודה אוא VHDL יש להשתמש בפקודה top\_level -ואם ה- vcs -debug\_all -debug -full64  $cfg\_design$ 

#### פתרון בעיות:

קורה אחרי סגירה לא מסודרת של הסימולטור, הכלי לא עולה ונתון את הודעת השגיאה הבאה:

1>Error: Failed to enter interactive mode because opening fsdb file is failed.
2>Simulator is terminated.
3>Simulator is terminated.

במקרה כזה, יש לבצע את הפעולות הבאות:

- לסגור את הכלי
- : להריץ את הפקודות הבאות

- rm inter.\*
- rm novas.\*
- rm -r simv\*
- rm -r csrc

ולהפעיל את הכלי מחדש.

# 3. סינתזה – Design Vision

. אינתזה הסינתזה tower שליך לבקש מאחראי המעבדה גישה לקבצי

להכנת סביבת הסינתוה יש ליצור ספרייה חדשה בשם design\_syn בעורת הפקודה הבאה:

cp -r /users/iit/synopsys/tsl018\_syn\_2223 tsl018\_syn\_2223

עליך להפעיל את כלי הסינתזה מתוך ספריה זאת. קבצים המיוצרים על ידי הכלי מאוחסנים בספרייה ששמה WORK שנוצרת בתוך design\_syn.

לאחר יצירת הספרייה עבור אליה עם:

cd tsl018\_syn\_2223

ה-Design Compiler (או Design Vision בגרסתו הגרפית) הוא כלי הסינתזה של חברת Design Vision (או Design Compiler). הכלי מקבל כקלט תיאור SystemVerilog או VHDL ויוצר כפלט מעגל ברמת השערים המממש את ה- SystemVerilog או SystemVerilog. הכלי מופעל באמצעות הפקודה design\_vision

כל פקודה מופעלת בעזרת הממשק הגרפי תופיע גם בחלון ה- terminal ממנו הרצנו את הכלי. ניתן להריץ את פקודות גם על ידי כתיבתם בחלון ה-terminal.

ניתן כמובן לרשום את כל הפקודות בקובץ (בשם script.tcl ניתן כל הפקודות כל הפקודות בקובץ  $\rightarrow$  Execute Script אחת על ידי

ניתן לקבל את קובץ כל הפקודות שהרצנו בסוף של קובץ בשם command.log שנוצר במהלך העבודה.

help: בצד ימין של התפריט הראשי, מופיע כפתור help. בעזרתו ניתן לקבל הסברים של כל design\_vision בפקודות וכל המשתנים של

# <u>חשוב:</u>

- א. שילוב זיכרונות RAM: אם התכנון מכיל זיכרונות RAM ראה המשך (עמ' 10) לפני תחילת הסינתזה!
- ב. בסוף התהליך יש לשמור את המעגל המסונתז בפורמט Verilog ב. בסוף התהליך יש לשמור את המעגל המסונתז בפורמט ה-File->Save As באמצעות Verilog. (gentop) layout -, קובץ זה יהיה קובץ הקלט לשלב ה-Verilog

#### סינתזה - שלבי הביצוע:

# 1. קריאת הקבצים

קיימות שתי דרכים לקריאת הקבצים:

- ,VHDL/systemverilog -א. כאשר התכנון אינו מכיל פרמטרים, נתן לקרוא את קבצי ה- $\rightarrow$  Read בעזרת. File  $\rightarrow$  Read בעזרת. File  $\rightarrow$  Read בעזרת. OK אם מדובר על קובץ שלבחור בפורמט אם מדובר על קובץ שלבחור בפורמט systemverilog. יש לחזור על פעולות אלו עד שנקראו כל קבצי התכנון (יש להתחיל עם המודולים הקטנים ביותר).
- לחץ על VHDL/systemverilog ב. אם התכנון ממומש בצורה פרמטרי, לקריאת קבצי ה- $\mathrm{VHDL/systemverilog}$  בתלון שנפתח יש לבחור את כל קבצי File  $\mathrm{Analyze}$  בחלון שנפתח יש לבחור את כל קבצי התכנון (לא כולל קובצי הזיכרון) וללחוץ OK. יש לחזור על פעולות אלו עד שנקראו כל קבצי התכנון (אין חשיבות לסדר בו קוראים את הקבצים). בחר בפורמט AUTO.

הערה: לעתים, למרות שבוחרים בפורמט sverilog הכלי לא מבצע זאת כהלכה. במקרה כזה, יש לקרוא את הקבצים בעזרת פקודה בקונסול. לדוגמא:

#### analyze -format sverilog counter.sv

על מנת למפות את התכנון לשערים לוגים (סינתזה ללא תלות בטכנולוגיה).לחץ על File→Elaborate, בחלון שנפתח רשום WORK בשדה של ה- File→Elaborate ובחר את ה- top level (התכנון הראשי שמכיל את שאר התכנונים), סמן ב-V את הריבוע analyze out-of-date libraries. רשום ערכים עבור כל הפרמטרים ולחץ על OK. בתום שלב זה יופיע שם התכנון שבחרנו וכל היחידות אותו הוא מכיל בחלון ה- Hierarchy על ידי לחיצה על הכפתור הימני על שם התכנון יפתח תפריט בו ניתן לבחור לראות את הסכמה שנוצרה עייי schematic view ולראות את תכונות היחידה על ידי לחינות היחידה על היחידה ואפשר דרכו לסמן אותה כ- dont touch). (חלון זה מכיל מידע על היחידה ואפשר דרכו לסמן אותה כ- לדוגמא.

#### 2. הגדרת אילוצים

לפני ביצוע הסנתזה יש להגדיר את אילוצי התכנון /האילוץ הבסיסי שעלינו להגדיר הוא מחזור השעון.

: דוגמא , create\_clock פקודה להגדרת שעון

create\_clock -name "CLK" -period 10 -waveform {0 5} clk

מגדירה אות שעון על ההדק CLK בעל מחזור 10ns, המתחיל ב- 0 ועולה ל- 1 בזמן

#### 3. אופטימיזציה ומיפוי לשערי ספרייה (סינתזה תלוית טכנולוגיה)

ראשית, חשוב שבחלון ה-Logical Hierarchy יופיע השם של ה-  $top\_level$  של התכנון. אם זה לא המצב, אפשר להריץ את הפקודה הבא :

#### current design top level

כשאר top\_level זה השם שהשתמשת בתכנון שלך.

בחלון ה-Logical Hierarchy בחר בתא ה- Logical Hierarchy. לחץ על Design → בחלון ה-Logical Hierarchy בחלון שנפתח ניתן לבחור את כמות העבודה שהכלי ישקיע בכל שלב על ידי Design. בחלון שנפתח ניתן לבחור את כמות האפשרויות הבסיסיות מאפשרת קבלת שינוי הבחירה באפשרויות ה- effort, השארת האפשרויות הבסיסיות מאפשרת קבלת תוצאות טובות, לסיום לחץ OK.

: ריק, יש לסגור אותו ולפתוח חדש עם Logical Hierarchy אם חלון ה

Hierarchy->New Logical Hierarchy View

צפיה ב- schematic (עלול לקחת זמן רב)

בחלון ה-Logical Hierarchy בחר בתא ה- top\_level. לחת על

בצע לחיצה כפולה על התא שמופיע.

Design→Check חשוב: כעת עליך לבצע בדיקה של התכנון כדי לאתר תקלות באמצעות .4 warnings . עליך לעבור בקפידה על הפלט של הפקודה. חשוב לקרוא את כל ה-Design ולתקן את כל התקלות בתכנון.

הערה : ניתן לשמור את הפלט של ה- design vision בקובץ עייי בחירת

"save content as" שמופיע בתפריט "options" בצד ימיני התחתון של החלון כדי להקל מציאת ה- warnings.

#### שמירת התוצאות

Save All designs in את הפורמט הרצוי. וודא כי File→Save לחץ על הפורמט הרצוי. וודא כי Save All designs in לחץ על hierarchy

- layout - חשוב לשמור את קובץ המסונתז בפורמת Verilog. קובץ המטונתז המעגל המסונתז המסונתז בפורמת יש להריץ את הפקודה : innovus.

# change\_names -rules verilog -hierarchy

# הפקת דוחות

- מסלול קריטי: Report Timing Path, לחץ OK. בתחילת הדו״ח שנוצר ניתן מסלול קריטי: Timing→Report Timing Path, לראות פרטים על הטכנולוגיה שבה נעשה השימוש, בטבלה ניתן לראות את זמני ההשהיה של data arrival time- כל תא (ב-ns) סה״כ הזמן עבור המסלול הקריטי מופיע בתחתית הדוח ב-ns), במידה והוגדרו אילוצים על זמן קריטי/מקסימלי תופיע שורה המציינת אם התכנון (slack met/violated):

| data required time | 3.73  |  |
|--------------------|-------|--|
| data arrival time  | -3.73 |  |
|                    |       |  |
| slack (MET)        | 0.00  |  |

- שטח : באמצעות Report area, לחץ OK לחץ Design Report area שטח : באמצעות שאינה ארופית ושאינה צרופית והרשת (חוטים), היחידות הן מספרי שמאוכלס על ידי הלוגיקה הצרופית מספר השוואתי בלבד. רצוי לחלץ שטח מ- layout.
  - Design→Report power צריכת הספק: באמצעות -

עד כאן כל הפעולות הדרושות לביצוע סינתזה בסיסית. אם ברצוננו לבצע סינתזה מורכת יותר, ניתן להיעזר בפעולות הבאות :

#### הגדרת אילוצים נוספים

ניתן להגדיר אילוצי אופטימיזציה נוספים (מעבר להגדרת השעון) על תהליך הסינתזה, כמו הגבלות זמן על המסלול הארוך ביותר, שטח התכנון וכד׳, הכלי יסנתז את התכנון בהתאם לאילוצים אלו. את האילוצים ניתן לכתוב בקובץ סקריפט יעודי עם סיומת tcl. יש להריץ את הסקריפט לאחר שלב הטעינה ולפני שלב הסינתזה באמצעות File→Execute script.

#### set max delay

קובע אילוץ של השהיה המרבית בין צמתים שונים במעגל. דוגמא:

set\_max\_delay 10 -to D[\*]

הכלי ינסה לבנות מעגל כך שההשהיה בין כל צומת במעגל לצמתים ששמם מתאים ל- D[\*] לא תעלה על 10ns. אין ודאות שהכלי יצליח לסנתז מעגל כזה.

#### set max area

קובע אילוץ לגבי השטח הכולל של המעגל.

# set input delay

מאפשר למשתמש להגדיר מתי (ביחס לעליית השעון) אותות הכניסה מוכנים.

### set\_output\_delay

מֹאפשר למשתמש להגדיר מתי (ביחס לעליית השעון) אותות היציאה צריכים להיות מוכנים.

# set\_dont\_touch block\_name

מורה לכלי לא לסנתז בלוק מסוים.

#### 4. שילוב זיכרונות RAM

# השלב הבא אינו חיוני לכל פרויקט ולכן יש לבצע אותו רק בהנחית המנחה

אם קיים זיכרון, הכלי דורש את קובץ ה-  ${f db}$  של הזיכרון. קובץ זה מתאר את המאפיינים של הזיכרון. לרב מגיע קובץ  ${f lib}$  ולא קובץ  ${f db}$  - ניתן לתרגם את ה-  ${f dib}$  ל-  ${f design_vision}$  באופן הבא: הפעל את ה-  ${f design_vision}$ . בצע את הפעולות הבאות

read\_lib memory\_typ.lib
write\_lib memory\_typ -format db

.design\_vision - את הייכרון. סגור את ה- memory\_typ.lib או memory\_typ.lib כאשר

: כעץ הוסף את קובץ ה $\mathbf{d}\mathbf{b}$ 

.synopsys\_dc.setup

: בצורה הבא

set target\_library "tsl18fs120\_typ.db memory\_typ.db"

כעת יש להפעיל את design\_vision כפי שמוסבר בעיימ 8. השלב הבא אינו חיוני לכל פרויקט ולכן יש לבצע אותו רק בהנחית המנחה

# שילוב RAM בתכנון בסינתזה

ל- (VHDL או Systemverilog) ל- את קובצי המימוש (RAM, יש לקרוא את קובצי המימוש (PAM, יש לקרוא את החובץ אור ה- RAM עצמו. Design Vision כפי שהוסבר, אבל אין לקרוא את הקובץ שמכיל את תיאור ה- בצע סינתזה כפי כלומר, קוראים את הרמה שמכילה את התיאור המבני של ה- RAM בלבד. בצע סינתזה כפי שהוסבר ושמור את התכנון לקובץ Verilog.

יש לערוך את קובץ ה-Verilog ולהוסיף (בסוף הקובץ) תיאור ריק של ה- RAM, לדוגמא:

module dpram1024x16 (CSA, CSB, NRSTA, NRSTB, ENA, ENB, RDA, RDB, WRA, WRB, ADA, ADB, DIA, DIB, DOA, DOB; (

input CSA: input CSB; NRSTA; input input NRSTB: input ENA: input ENB; input RDA; input RDB: input WRA: WRB; input input [9:0] ADA; input [9:0] ADB; input [15:0] DIA; input [15:0] DIB; output [15:0] DOA; output [15:0] DOB; endmodule

ממשיכים אם הקובץ המתוקן ל- Innovus.

# DesignWare שימוש ברכיבי.

ל Verilog-ו VHDL ו-Synopsys היא ערכה של Synopsys היא ערכה של של היא ערכה של Synopsys היא ערכה של היא ערכה של הקוד (למשל שימוש ב- יחידות אריטמיות אריטמיות ומאפשרת למשתמש לשלבם בתהליך כתיבת הקוד (למצוא ב- manual של הכלי.

# System verilog דוגמא לשילוב מחלק במימוש

```
module DW_div_inst (a, b, quotient, remainder, divide_by_0);
parameter width = 8:
parameter tc mode = 0;
parameter rem_mode = 1; // corresponds to "%" in Verilog
input [width-1:0] a;
input [width-1:0]b;
output [width-1:0] quotient;
output [width-1:0] remainder;
output divide by 0;
DW_div #(width, width, tc_mode, rem_mode)
 U1 (.a(a), .b(b),
   .quotient(quotient), .remainder(remainder),
   .divide_by_0(divide_by_0));
endmodule
                                                 : VHDL דוגמא לשילוב מחלק במימוש
library IEEE, DWARE, DW01, DW02, DW03;
use IEEE.std_logic_1164.all;
use ieee.std logic arith.all;
use DW01.DW01_components.all;
use DW02.DW02_components.all;
use DW03.DW03 components.all;
                                                        ניתן להשתמש במספר שיטות:
                                                                     inference .x
     בדרך זאת קוראים לפונקציה שברצוננו להשתמש כגון כפל כפי שמופיע בדוגמא הבאה:
1 library IEEE, DWARE, DW01, DW02;
2 use IEEE.std_logic_1164.all;
3 use ieee.std logic arith.all;
4 use DW01.DW01_components.all;
5 use DW02.DW02_components.all;
7 entity mymult is
8 port (
9
              : in std_logic_vector(15 downto 0);
     a, b
10
              : in std_logic;
     CLK
     product : out std_logic_vector(31 downto 0));
12 end mymult;
13
```

```
14 architecture arc_mult of mymult is
15
16 begin
17
18 --product <= a * b;
19 product <= std_logic_vector(DWF_mult_4_s(signed(a),signed(b),CLK));
20
21 end arc_mult;</pre>
```

שים לב ששורה 19 גורמת לשימוש במכפל מצונר בעל 4 דרגות. ניתן היה גם להשתמש בקריאה כפי שמופיעה בשורה 18 (שנמצא ב-comment), במקרה הזה ה-comment היה משתמש במכפל מקבילי.

#### ב. Instantiation

בשיטה זאת משתמשים בתיאור מבני של ארכיטקטורה ופשוט מציבים בלוקים של ה- DW. דוגמא :

```
library IEEE, DWARE, DW01;
2 use IEEE.std logic 1164.all;
3 use DW01.DW01_components.all;
4 use DWARE.DWpackages.all;
5
6 entity DW01_add_ci_co_test is
7 port (
8
     a, b: in std_logic_vector(31 downto 0);
     cin : in std_logic;
9
10
     sum : out std_logic_vector(31 downto 0);
11
     cout : out std_logic);
12 end DW01 add ci co test;
14 architecture inst of DW01_add_ci_co_test is
15
16 begin
17
18 U1 : DW01_add
19
     generic map ( width => 32 )
20
     port map (a, b, cin, sum, cout);
21
22 end inst;
```

הערה : משפט ה- generic map שבשורה 19 בקוד הנייל מאפשר למשתמש לקבוע את רוחב הערה : משפט ה-

# השלבים הבאים אינם חיוניים לכל פרויקט ולכן יש לבצע אותו רק בהנחית המנחה השלבים הבאים אינם חיוניים לכל פרויקט ולכן יש לבצע אותו רק בהנחית המנחה (Standard Delay Format) SDF יצירת קובץ

קובץ ה-sdf מכיל נתוני השהיה של התכנון המסונתז. קיומם של שערים וקווים (חוטים) יפיסיקלייםיי בתכנון המסונתז גורם להשהיות. קובץ ה- sdf מכיל נתוני השהיות אלו ובעזרתו "esign Vision, Prime") ואנליזות (NCSIM ,VCS) ואנליזות (באמצעות Time) מדויקות יותר ותואמות למציאות הפיסיקלית של התכנון.

:command window -בחר ביחידה העליונה ורשום ב

write\_sdf your\_design\_name.sdf

# סימולציה של מעגל מסונתז ושימוש בקבצי SDF

סימולציה של מעגל מסונתז שונה מסימולציה רגילה משום שהיא מתחשבת בהשהיותיהם של השערים והקווים (באמצעות קובץ ה-sdf) ולכן סימולציה מסוג זה מציגה גם השהיות.

כדי לבצע סימולציה כזאת, יש לבצע את הפעולות הבאות:

- File → Save As של המסונתז. ב- Design Vision של המעגל המסונתז. של VHDL א. ליצור תיאור לשמור בפורמט הרצוי.
- :entity ב. בקוד ה-VHDL המסונתו, עליך להוסיף את השורות הבאות לפני כל VHDL ב library FS120; use FS120.TSL18FS120 COMPONENTS.all;
- ג. את השלב הבא ניתן לעשות בשתי דרכים, בדרך הראשונה יש להוסיף קונפיגורציה בצורה הבאה:

```
configuration CFG of DESIGN is
  for SYN_BEH
  end for;
end CFG;
```

הוא שם הארכיטקטורה, ויש לבצע את פקודת ה- SYN\_BEH הוא שם התכנון הוא שם הארכיטקטורה, ויש לבצע את פקודת הארכיטקטורה. על הקונפיגורציה  ${\tt vcs}$  דרך שנייה- על ידי ביצוע פקודת  ${\tt vcs}$  להלן על הקונפיגורציה. top entity

: בצע את הפקודות הבאות

```
vlogan vlog_files_names
vhdlan vhdl_files_names
vcs -debug configuration_name --or top_entity instead
simv -sdf testbench entity name/design portmap name:sdf file.sdf -gui
```

#### דוגמא

עבור תכנון של MUX2 בוצע סינתוז לקובץ mux2\_mapped.vhdl בוצע סינתוז לקובץ MUX2 בוצע סינתוז לקובץ MUX2\_TB בשם top\_entity, שם mux2.sdf MUX2\_TB מכיל (port map) של MUX2\_TB\_arch הארכיטקטורה בקובץ זה הוא MUX2\_TB\_arch ושם האינסטנס (MUX2 PM, לכן יתבצע:

```
vhdlan mux2_mapped.vhdl testbench.vhdl
vcs -debug MUX2_TB
simv -sdf MUX2_TB/MUX2_PM:mux2.sdf -gui
```

אם הפקודות מתבצעות בהצלחה, ניתן להריץ סימולציה כפי שעשית על הקוד ההתנהגותי. חשוב לציין שמתבצעת כאן סימולציה ברמת השערים הלוגיים וההשהיות האמיתיות נלקחות בחשבון.