

1. 数字电路基础

数制/编码/补码

- 二 ↔ 十：按权展开/除 2 取余；二 ↔ 十六：4 位一组。小数二进制：乘 2 取整，顺序读。
- **补码**：正数同原码；负数=绝对值取反+1；减法 $A - B = A + (-B)$ 。
- **BCD**：每 4 位表示 1 个十进制数。8421 权为 8,4,2,1；5421 权为 5,4,2,1。压缩 BCD 29H 表示十进制 29，不是二进制 29。
- **ASCII**：‘0’=30H=48，‘A’=41H=65，‘a’=61H=97；数字 0 ~ 9 转字符： $x + 30H$ 。

逻辑代数

- 与 $Y = AB$ ，全 1 才 1
- 或 $Y = A + B$ ，有 1 就 1
- 非 $Y = \bar{A}$
- 异或 $Y = A \oplus B = \bar{A}B + A\bar{B}$ ，不同为 1
- 同或 $Y = A \oplus \bar{B}$ ，相同为 1
- $\bar{A}\bar{B} = \overline{A + B}$, $\overline{A + B} = \bar{A}\bar{B}$, $A + \bar{A}B = A + B$, $A(B + C) = AB + AC$ 。描述方式：真值表、表达式、逻辑图、卡诺图、波形图。

组合逻辑

- 输出只由当前输入决定，无记忆。分析：电路 → 表达式 → 化简 → 真值表/功能。
- 半加器： $S = A \oplus B$, $C = AB$ 。全加器： $S_i = A_i \oplus B_i \oplus C_{i-1}$, $C_i = A_iB_i + (A_i \oplus B_i)C_{i-1}$ 。串行进位慢，超前进位快。
- 比较器：1 位 $A > B: A\bar{B}$, $A < B: \bar{A}B$, $A = B: \bar{A} \oplus \bar{B}$ 。
- 74HC148: 8-3 优先编码；74LS138: 3-8 译码，常低有效；74LS42: 4-10 译码；74HC4511: BCD-七段译码/驱动；数据选择器=多路开关。
- 数码管：共阴高亮，共阳低亮；动态扫描=位选轮流+段码输出。显示 3 亮 a,b,c,d,g；7 亮 a,b,c。段码位序必须按题目。

时序逻辑

- 输出=当前输入+原状态；含触发器/寄存器/计数器。
- 触发器：D: $Q_{n+1} = D$ ；T: 0 保持 1 翻转；JK: 00 保持，01 置 0，10 置 1，11 翻转；RS 注意约束态。
- 寄存器保存数据；移位寄存器实现串并转换；计数器统计脉冲，可同步/异步、二进制/十进制、加/减。
- 74HC373/573 电平锁存；74HC374/574 边沿寄存；6264=8K×8 SRAM；2764=8K×8 EPROM。

坑：加法器是组合逻辑，计数器是时序逻辑；CMOS 静态功耗低，TTL 速度较高；“基本门”通常按与/或/非。

2. 8051 结构/存储/I/O

基本结构与时钟

- 8051 是 MCU。八大部件：8 位 CPU、ROM/EPROM、RAM、4 个并行 I/O、串口、定时/计数器、中断系统、SFR。哈佛结构：程序/数据空间分离。最小系统：电源、晶振、复位、EA 配置、必要 I/O。
- CPU= 运算器 (ALU,A,B,PSW)+ 控制器 (PC,IR, 译码,DPTR,SP, 时序)。PC 保存下一条指令地址；DPTR=DPH:DPL，16 位；SP 复位 07H。
- 传统 12T: 1 机器周期 =12 振荡周期。12MHz⇒1μs/机器周期；

- 6MHz⇒2us。指令周期常为 1/2/4 机器周期，MUL/DIV 常 4MC。
- 复位：RST 高电平至少 2 机器周期；PC=0000H，SP=07H，P 口一般 FFH；程序从 0000H 开始，常用 LJMP 跳主程序。

引脚/总线/I/O

- AB: P2=A8–A15，P0 经 ALE+ 锁存器输出 A0–A7；DB: P0=D0–D7；CB: ALE,PSEN,RD,WR,EA 等。
- P0 开漏，作普通 I/O 需上拉；外扩时低 8 位地址/数据复用。P1 通用；P2 外扩高地址；P3 第二功能如下。
- P3.0 RXD P3.1 TXD P3.2 INT0 P3.3 INT1
- P3.4 T0 P3.5 T1 P3.6 WR P3.7 RD

存储器空间

- 程序存储器：片内+片外统一编址，64KB；EA=1 优先片内，EA=0 全片外。0000H 复位入口；0003H INT0；000BH T0；0013H INT1；001BH T1；0023H 串口。
- 片内 RAM 低 128: 00–1F 工作寄存器，20–2F 位寻址，30–7F 用户 RAM。SFR: 80–FFH。
- 8052 高 128 RAM 与 SFR 地址重叠：**直接寻址到 SFR，间接寻址到高 RAM**。

- 外部 RAM 最大 64KB，用 MOVX 访问；程序 ROM 查表用 MOVC。MOV 片内 RAM/SFR
- MOVX** 片外 RAM，@DPTR 为 16 位地址，@Ri 为 8 位分页地址
- MOVC** 程序存储器，@A+DPTR 或 @A+PC 查表

SFR/PSW/堆栈

常用 SFR: ACC,B,PSW,SP,DPTR；P0–P3；IE,IP；TMOD,TCON,THx/TLx；SCON,SBUF,PCON。PSW: CY 进/借位，AC 半进位，F0 用户位，RS1/RS0 选寄存器组，OV 有符号溢出，P 为 A 中 1 的奇偶。RS1RS0=00/01/10/11 对应 00–07/08–0F/10–17/18–1F。堆栈：PUSH 先 SP+1 再存；POP 先取再 SP-1；默认从 08H 开始，程序复杂时应改 SP 避开寄存器区。

位寻址/工作组/引脚补充

位寻址区 20H–2FH 共 16B=128 位，位地址 00H–7FH；部分 SFR 也可位寻址。内部 RAM 直接地址访问低 128；R0/R1 间接寻址可访问低 128 和 8052 高 128。XTAL1/XTAL2 接晶振；ALE 每机器周期有脉冲，访问外部存储器时锁存低地址；PSEN 只读外部程序存储器；EA 决定程序存储器入口选择。工作寄存器组地址：组 0=00H–07H，组 1=08H–0FH，组 2=10H–17H，组 3=18H–1FH；由 PSW.4/PSW.3 选择。SFR 中 P0/P1/P2/P3、ACC、B、PSW、IE、IP、TCON 等常可位操作。

坑：PC 不能当普通寄存器随意读写；P0 输入/普通输出前注意上拉；准双向口作输入先写 1；MOVC 不产生 RD/WR。

3. 8051 指令/汇编/C51

寻址方式

- 立即** MOV A,#3AH，常数带 #
- 直接** MOV A,30H，片内 RAM/SFR 地址
- 寄存器** MOV A,R5
- 间接** MOV A,@R0；@R0/@R1 访问片内 RAM
- 变址** MOVC A,@A+DPTR，查 ROM 表
- 相对** SJMP rel，PC+2+rel，范围约-128–+127
- 位** SETB P1.0；MOV C,bit

指令与伪指令

- 汇编格式：[label:] mnemonic [operand] [;comment]。ORG 定位；END 结束；DB 字节；DW 字；DS 留空间；EQU 常量；BIT 位名。
- 传 送：MOV/MOVX/MOVC/PUSH/POP/XCH/XCHD/SWAP。 **PUSH ACC 不是 PUSH A**。
- 算术：ADD/ADDC/SUBB/INC/DEC/MUL AB/DIV AB/DA A。SUBB 前常先 CLR C；INC/DEC 不影响 CY；DA A 只用于 BCD 加法调整。
- 逻辑：ANL 清位常用，ORL 置位常用，XRL 异或翻转；CLR/CPL；RL/RR 不带 CY，RLC/RRC 带 CY。
- 转移：SJMP/AJMP/LJMP；JZ/JNZ/JC/JNC/JB/JNB/JBC；CJNE 比较并影响 CY；DJNZ 先减 1 不为 0 跳；LCALL/ACALL，RET/RETI。
- 位操作：SETB/CLR/CPL/MOV C,bit/ANL C,bit/ORL C,bit；8051 有布尔处理器。

读汇编程序技巧

先看 ORG 和向量入口，再看初始化 SP/TMOD/IE/SCON/P 口；循环题重点看 DJNZ 次数、CJNE 后 CY、JZ/JNZ 判断 A 是否为 0、位操作是否改变 C。相对跳转目标=下一条指令地址+rel；LCALL 入栈返回地址，RET 弹回；中断入口通常先 LJMP 到 ISR 避免向量区空间不足。

C51 速记

- 类型：char 8，int 16，long 32，float 32，bit 1；sbit 定义位，sfr 定义 8 位 SFR，sfr16 定义 16 位 SFR。
- 存储：data 片内直接；bdata 可位寻址；idata 片内间接；pdata 片外分页；xdata 片外 64K；code 程序 ROM。
- 中断函数：void f(void) interrupt n using m{...}。n: 0 INT0，1 T0，2 INT1，3 T1，4 串口；using 选择工作寄存器组。

```
sbit LED=P1^0; void int0() interrupt 0{LED=!LED;}
main() IT0=1; EX0=1; EA=1; while(1);
```

常用小例

BCD 拆位：hi=(x>>4)&0x0F; lo=x&0x0F; P1=hi+'0'; P2=lo+'0';。十六进制转 ASCII: 0–9 加 30H，A–F 加 37H，或查表“0123456789ABCDEF”。多字节加法：低字节 ADD，高字节 ADC；多字节减法：CLR C，低字节 SUBB，高字节 SUBB。查表优先用 DPTR: MOV DPTR,#TAB; MOVC A,@A+DPTR。

4. 8051 中断/定时/串口

中断系统

- 5 源：INT0,T0,INT1,T1，串口；自然优先级：**INT0>T0>INT1>T1>串口**；IP 设人为高低两级，高可打断低，同级不互断。
- 源 号 入口 标志/允许
- INT0 0 0003H IE0/IT0/EX0
- T0 1 000BH TF0/ET0
- INT1 2 0013H IE1/IT1/EX1
- T1 3 001BH TF1/ET1
- 串口 4 0023H RI/TI/ES

IE: EA 总允许，EX0,ET0,EX1,ET1,ES 分允许；IP: PX0,PT0,PX1,PT1,PS。ITx=1 下降沿，ITx=0 低电平。响应：完成当前指令 → 判优 → PC 入栈 → 向量入口 → ISR → RETI 返回。

```
IE EA -- ES ET1 EX1 ET0 EX0
IP --- PS PT1 PX1 PT0 PX0
TCON TF1 TR1 TF0 TR0 IE1 IT1 IE0 IT0
```

同级中断按自然优先级查询；高级中断可嵌套低级；低级不能打断高级。进入中断硬件只保存 PC，若 ISR 会改 A/PSW/DPTR 等，需软件保护现场。

坑：IE 关中断不等于标志不置位；RETI 用于中断，RET 用于子程序；外部中断低电平触发时请求需及时撤销。

定时器/计数器

TMOD 每 4 位：GATE C/T M1 M0。GATE=0 只由 TRx 控制；GATE=1 需 TRx=1 且 INTx 高。C/T=0 定时内部机器周期；C/T=1 计数 T0/T1 下降沿。00 方式 0，13 位，最大 8192

01 方式 1，16 位，0–65535，最常用

10 方式 2，8 位自动重装，TH 装 TL，常作波特率/周期中断

11 方式 3，T0 拆成两个 8 位，少用

公式： $T_{cy} = 12/f_{osc}$, $N = t/T_{cy}$ ，初值 $X = 2^n - N$ 。方式 1: $TH=X/256$, $TL=X \bmod 256$ ；方式 2: $TH=TL=256 - N$ 。例: 12MHz 定时 1ms, $N = 1000$, $X = 65536 - 1000 = FC18H$, $TH=FCH$, $TL=18H$ 。定时器编程顺序: 关 TRx → 配 TMOD → 装 TH/TL → 清 TFx → 开 ETx/EA(若中断) → 置 TRx。定时器方式 2 自动重装: TL 溢出后自动从 TH 装入，TH 本身不变；串口波特率常用 T1 方式 2。

```
TMOD=(TMOD&0xF0)|0x01; TH0=0x3C; TL0=0xB0; ET0=1; EA=1; TR0=1;
void t0() interrupt 1{TH0=0x3C; TL0=0xB0; cnt++;
if(cnt>=20){cnt=0; flag=1;}}
```

串行口

异步帧：起始位 + 数据位 + 可选校验/第 9 位 + 停止位。单工/半双工/全双工；波特率 = 每秒码元数。SBUF 写发送、读接收；TI/RI 需软件清零。SCON: SM0 SM1 SM2 REN TB8 RB8 TI RI。00 方式 0，8 位同步移位，固定 $f/12$ ，扩展 I/O

01 方式 1，10 位异步，1 起始+8 数据+1 停止，波特可变

10 方式 2，11 位异步，固定波特，第 9 位多机/校验

11 方式 3，11 位异步，波特可变

方式 1/3: $Baud = \frac{2^{SMOD} f_{osc}}{384(256 - TH1)}$ 。11.0592MHz 常用

TH1: 9600=FDH, 4800=FAH, 2400=F4H, 1200=E8H。初 始 化: SCON=50H; T1 方式 2; 写 TH1/TL1; TR1=1; 中断则 ES=EA=1。PCON SMOD --- GF1 GF0 PD IDL; SMOD=1 波特率倍增

发送 写 SBUF 后硬件移位发送，停止位开始时 TI=1，软件清 TI

接收 REN=1 且帧有效，硬件置 RI，读 SBUF 取数据，软件清 RI

多机通信用 SM2 及第 9 位; 方式 0 可作同步移位扩展 I/O; 方式 1 最常考。

```
TMOD=0x20; TH1=0xF0; TL1=0xF0; SCON=0x50; TR1=1;
SBUF='A'; while(!TI); TI=0; if (RI){RI=0; x=SBUF;}
```

5. 外扩接口/人机接口

并行外扩与地址译码

- 时序: P0 先输出 A0–A7→ALE 锁存到 74LS373/573→P0 改作 D0–D7; P2 输出 A8–A15; RD/WR/PSEN 控制读写。
- 存储器容量: $2K \times 8$ 需 11 根地址线; $8K \times 8$ 需 13 根; $32K \times 8$ 需 15 根。6264=8K RAM, 62128=16K, 62256=32K, 2764=8K EPROM。
- CE/CS 片选, OE 读允许, WE 写允许。线选简单但浪费地址; 全译码地址唯一; 部分译码硬件省但地址重影。
- EPROM 读: 地址稳定 → 片选/OE/PSEN → 数据有效; SRAM 读写分别看 OE/WE。
- 地址计算: 8KB 器件占 13 根地址线, 起始地址按 8KB 边界递增。若 8 片 6264 扩 64KB, 可分 0000–1FFF、2000–3FFF、…、E000–FFFF, 74LS138 常用高位地址译码产生片选。
- 外部数据 RAM 读: MOVX A,@DPTR, P0/P2 给地址, RD 有效; 写: MOVX @DPTR,A, WR 有效。外部程序 ROM 读指令/查表时 PSEN 有效。

I2C/SPI/并串

I2C: SDA/SCL 两线, 开漏需上拉; Start/Stop/ACK/NACK; AT24C02 常考。SPI: SCLK,MOSI,MISO,CS, 主从、同步、常全双工, 同一时刻选一个从机, 常接 ADC/DAC/Flash。并行快线多适合短距离; 串行线少适合远距离/外设多。

ADC0809/DAC0832

- ADC0809: 8 位 8 通道; ADDA/B/C 选 IN0–IN7; ALE 锁通道; START 启动; EOC 结束; OE 输出; D0–D7 读数。若 12MHz ALE=2MHz, 常需分频到约 1MHz。
- 流程: 选通道 → ALE→START→ 等 EOC→OE→ 读 D0–D7→ 存/显示/上传。
- DAC0832: 8 位 D/A, 常双缓冲; 数字 → 模拟。理想: $V_{out} \approx D/(2^N - 1) \times V_{ref}$ 。
- ADC 精度: 8 位最大 255, 12 位最大 4095。若 $V_{ref} = 5V$, 8 位 ADC 码值 D 约对应 $D/255 \times 5V$ 。

按键/显示/LCD

- 独立按键: 检测电平 → 延时消抖 → 再次确认 → 等待释放; 常低有效。
- 矩阵键盘: 先判有键 → 消抖 → 逐行扫描读列 → 行列定位 → 等待释放; 反转法 = 先行输出读列, 再列输出读行。
- LED/蜂鸣器/继电器/电机等大功率负载不能 I/O 直驱, 需三极管/MOS/驱动芯片, 感性负载加续流保护。
- 数码管动态扫描: 段码 + 位选轮流, 刷新足够快; LCD 答题写初始化、写命令/数据、延时/忙检测、显示字符串。

接口题常用句

输入端: 按键/传感器需上拉、滤波、消抖、A/D 转换; 输出端: LED 限流, 继电器/电机加驱动与续流二极管, 蜂鸣器区分有源/无源; 通信端: 先约定波特率、帧格式和校验; 显示端: 动态扫描要避免闪烁。
坑: 外扩 P0 必须锁存低地址; P0 普通 I/O 需上拉; ADC 是模拟到数字, DAC 是数字到模拟; 按键不消抖会多次触发。

6. 程序模板/综合题

外部中断/定时/PWM

```
void int0() interrupt 0{ flag=1; }
main(){ IT0=1; EX0=1; EA=1; while(1){ if(flag){flag=0;...}}
```

PWM 思路: 定时中断固定节拍; 计数 cnt 与 duty 比较, cnt<duty 输出 1, 否则 0; cnt 到 period 清零。若要求方波, 定时到半周期翻转一次。

```
void T0() interrupt 1{ reload(); cnt++; if(cnt==100)cnt=0;
PWM=(cnt<duty); }
```

串口/键盘/BCD

串口中断: RI 处理接收, TI 处理发送; RI/TI 均需清零。键盘扫描返回键值; 数码管显示先查段码表。BCD 转 ASCII 见第 3 章; 十六进制输出用查表。

```
uchar seg[] = 0x3f, 0x06, 0x5b, 0x4f, 0x66, 0x6d, 0x7d, 0x07, 0x7f, 0x6f;
P0=0x0f; if(P0!=0x0f){delay(); row/col scan; while(key_down);}
```

综合设计题答题模板

框图必须有: 传感器/按键/通信输入 → MCU(采集、处理、判断、控制) → 显示/蜂鸣器/继电器/电机/通信输出; 电源、驱动、隔离、保护。流程: 初始化 IO/定时/中断/串口/ADC/显示 → 周期采样 → 滤波/平均/阈值判断 → 控制输出 → 显示/上传 → 循环/等待中断。

- 温控: 温度 ADC 采集, 阈值 + 滞回控制加热/制冷, 显示当前值, 超限报警, 串口/4G 上传。
- 灌溉: 湿度/温度采集, 低湿开泵, 定时/限时保护, 显示与远程通信。
- 窗帘: 光照 + 按键/遥控/定时, 电机正反转, 限位开关保护。

拿分点: 写清输入、输出、通信、驱动、电源; 阈值控制要写滞回或上下限; 电机/继电器要写驱动保护。

7. ARM/Cortex-M3

嵌入式与处理器

嵌入式系统: 以应用为中心、软硬件可裁剪、完成专用功能, 关注可靠性、功耗、成本、实时性。处理器: MPU 通用处理器; MCU=CPU+ 存储器 + 外设; DSP 偏数字信号; SoC 片上系统。RISC: 指令规整、Load/Store、寄存器多。

Cortex-M3 内核

STM32F103C8T6 基于 ARM Cortex-M3, 32 位 MCU; ARM 设计内核, ST 集成 Flash/SRAM/GPIO/TIM/ADC/USART 等。Cortex-M3 只支持

Thumb/Thumb-2, **不支持传统 ARM 状态**。

- 结构: 处理器内核、NVIC、MPU、总线接口、调试接口; 哈佛结构但统一存储映射。
- 三段流水: 取指 → 译码 → 执行; 分支可能刷新流水。
- 寄存器: R0–R12 通用; R13=SP(MSP/PSP); R14=LR 返回地址; R15=PC; xPSR 含状态/异常号。
- 模式: 线程模式运行普通程序; 处理模式运行异常/中断。特权级可访问全部资源, 用户级受限。

异常/NVIC 复位启动

- 异常进入: 硬件自动压栈 R0–R3,R12,LR,PC,xPSR; 异常返回自动恢复。尾链减少连续中断开销; 迟到中断可抢占正在进入的低优先级。
- NVIC: 中断嵌套、动态优先级、向量入口; 优先级数值越小越高。复位 (-3)>NMI(-2)>HardFault(-1)。
- 优先级分组: 抢占优先级决定能否打断, 响应/子优先级决定同抢占级同时到来时先后; 外部中断常通过 EXTI 线进入 NVIC。
- SysTick: 内核 24 位递减定时器, 常用于系统节拍/延时; 可选处理器时钟或外部参考时钟。
- 复位: 先从 0x00000000 取 MSP 初值, 再从 0x00000004 取 PC 初值。
- BOOT: BOOT0=0 从 Flash; BOOT0=1,BOOT1=0 系统 Bootloader; BOOT0=1,BOOT1=1 SRAM。调试: JTAG 多线, SWD 两线。

坑: 32 位 MCU 不等于所有指令 32 位; PC=R15; STM32 上电默认复位状态通常为输入浮空, 程序从向量表入口启动。

8. STM32 外设流程

最小系统/RCC/GPIO

STM32F103C8T6: Cortex-M3, 最高 72MHz, 64KB Flash, 20KB SRAM, 常见外设 GPIO/TIM/ADC/USART/CAN 等。最小系统: 3.3V 电源去耦、复位、HSE/HSI/PLL 时钟、BOOT 配置、SWD/JTAG, **所有外设先开 RCC 时钟**。GPIO 寄存器: CRL/CRH 配置, IDR 输入, ODR 输出, BSRR 置/复位, BRR 复位, LCKR 锁定。模式: 模拟输入、浮空、上拉/下拉; 推挽/开漏; 复用推挽/复用开漏。

```
RCC_APB2PeriphClockCmd(RCC_APB2Periph_GPIOA,ENABLE);
GPIO_InitTypeDef g; g.GPIO_Pin=GPIO_Pin_0;
g.GPIO_Mode=GPIO_Mode_Out_PP;
g.GPIO_Speed=GPIO_Speed_50MHz; GPIO_Init(GPIOA,&g);
GPIO_SetBits(GPIOA,GPIO_Pin_0);
```

TIM/USART

TIM 功能: 向上/向下/中央对齐计数, 输入捕获, 输出比较, PWM, 单脉冲, 编码器接口; PSC 分频, ARR 周期, CCR 比较/占空比。流程: RCC→TIM_TimeBaseInit(PSC,Period,CounterMode)→ 中断/NVIC 可选 →TIM_Cmd。USART 配置: 波特率、字长、停止位、校验、收发模式、硬件

流控。流程: RCC→TX 复用推挽/RX 浮空或上拉 →USART_Init→NVIC 可选 →USART_Cmd; 发送等 TXE/TC, 接收等 RXNE 读 DR。

EXTI/SysTick/DMA

EXTI: GPIO 配置输入 →AFIO 映射端口到 EXTI 线 → 配置上升/下降沿 →NVIC→ 清中断挂起位。SysTick 常用作 1ms 节拍: 装载值 = 时钟频率/1000-1。DMA 可在外设与内存间搬运数据, 减轻 CPU 负担, ADC 多通道采样常配 DMA。

ADC/DAC

STM32F103 ADC: 12 位逐次逼近, 0–4095, 输入范围 $V_{REF-} \leq V_{in} \leq V_{REF+}$ 。 $D = V_{in}/V_{ref} \times 4095$, $V_{in} = D/4095 \times V_{ref}$ 。流程: RCC→GPIO 模拟输入 →ADC 模式/通道/采样时间 → 校准 → 软件/外部触发 → 等 EOC→ 读值; 多通道可扫描 +DMA。ADC: resetCalib(); wait; startCalib(); wait; startConv(); wait EOC; ad=getValue(); wait; Vin = ad/4095.0 * Vref;

DAC: 数字量到模拟量; 部分 F103 型号无片上 DAC, 按题目条件。 $V_{out} \approx D/(2^N - 1) \times V_{ref}$ 。
坑: STM32 外设不使能时钟就不能工作; ADC 12 位最大 4095; 字 =32 位 =4 字节; USART 收发标志不要混淆 TXE/TC/RXNE。

9. RTOS/uC/OS-II

- RTOS 功能: 任务调度、中断管理、时间管理、内存管理、事件/通信管理、同步互斥等; **不会让 CPU 主频变快**。
- uC/OS-II 特点: 源码开放、可移植、可固化、可裁剪、抢占式实时内核; 任务有独立堆栈和优先级。
- 最大 64 任务, 系统保留 8 个, 用户可用 56 个; 任务调度按优先级, 通常高优先级就绪即运行。
- 任务管理: 创建、删除、挂起、恢复、调度; 时间管理: 延时、节拍; 通信同步: 信号量、互斥量、邮箱、消息队列。
- 任务状态: 休眠/就绪/运行/等待/中断服务。就绪表用于快速找到最高优先级就绪任务。
- 中断管理: 中断可嵌套, 课程资料提到最大可达 255 层; ISR 中应尽快退出, 必要时发信号量/消息唤醒任务。
- MPU 用于内存区域访问保护, 不能纠正 WR 等程序逻辑错误; 一般 RTOS 不等于一定有内存保护。

答题写法:问“RTOS 作用”写任务调度/中断/时间/通信/同步;问“uC/OS-II 特点”写可移植、可裁剪、抢占式、任务优先级与独立堆栈。