DIP_FPGA
ユーザーズ・マニュアル



Rev.02

2026年1月10日
ZEPエンジニアリング株式会社

DIP_FPGA製品コンセプト

- FPGAをお手軽に使いたい
- FPGAをコンパクトに使いたい
- FPGAをブレッドボードで使いたい
- FPGAでTTL ICにはできない複雑な機能を実現したい
- FPGAで4004を再現したい



DIP_FPGA本体



DIP_FPGAライタ

DIP_FPGA搭載デバイス

●搭載FPGA：Altera MAX 10 10M02 10M02DCV36C8G

項目	内容	備考
Logic Elements (LE)	2 k	
M9K Memory	108 kb	
User Flash Memory	96 kb	
18 x 18 Multiplier	16	
PLL	2	
GPIO	27	
Internal Configuration Images	1	
ADC	none	
Internal Oscillator	1	
Package	WLCSP-36 3mm x 3mm 0.4mm pitch	



DIP_FPGA本体 (1)



●品名：16ピンDIP FPGAミニモジュール
●型名：z-fpga16-1
●外形：DIP-16、ピンピッチ2.54mm
●外部電源電圧：VDD=3.3V、VSS=0V（端子は対角位置）
●搭載FPGA：Altera MAX 10 10M02 10M02DCV36C8G
Logic Elements：2K
コンフィグ用FLASHメモリ内蔵
FPGA電源電圧：1.2V/2.5V/3.3V
パッケージ：VBGA36, 3.396mm x 3.466mm
厚み0.46mm、ボール・ピッチ0.4mm
JTAG端子はユーザ端子兼用
●I/Oの電源電圧：全て3.3V
●搭載LDO（2.5V/1.2V）：MICREL MIC5332-J4YMT-TR 2.5V/1.2V、300mA
パッケージ：MLF8, 2mm✕2mm, 厚み0.55m
●搭載ホールIC：ABLIC S-5712BCDH1-I4T1U
CMOS Output / Active H、OmniPolar, 3.0mT
電源電圧：3.3V
パッケージ：SNT-4A, 1.2mm x 1.4mm, 厚み0.48mm
●コンフィグ方法：ホールICの出力OUTはFPGAのJTAGENに接続
磁石を載せた時、JTAGイネーブルとなりコンフィグできる。
磁石を載せない時、全端子がユーザ機能となる。
※セットのDIP_FPGAライタでも、本家のUSB-Blasterでも書き込み可能

DIP_FPGA本体 (2)

●外形





DIP_FPGA本体 (3)

●回路図

FPGA MAX 10 10M02DCV36C8G



ホールIC S-5712BCDH1-I4T1U





外部端子



LDO MIC5332-J4YMT-TR 2.5V/1.2V



DIP_FPGA本体 (4)

●部品表

#	リファレンス記号	数量	メーカ	部品定数/型式	概要	備考
1	C1, C2, C3, C4, C5, C6, C7, C9, C10	9			1uF 1005Mサイズ セラミックコンデンサ	
2	C8	1			0.1uF 1005Mサイズ セラミックコンデンサ	
3	R1, R2, R3, R4, R5, R6, R7, R8, R9, R10, R11, R12, R13	13			10kΩ 1005Mサイズ 抵抗	
4	U1	1	ALTERA	10M02DCV36C8G	FPGA MAX10	
5	U2	1	MICREL	MIC5332-J4YMT	DualOutput LDO	
6	U3	1	ABLIC	S-5712BCDH1-I4T1U	ホール素子センサ	

DIP_FPGA本体 (5)

●端子機能と配置

DIP端子	FPGA端子	JTAG	Optional Function
1	C1	TDI	
2	E1		CLK0p
3	C5		PLL_R_CLKOUTp
4	B6		PLL_R_CLKOUTn
5	C6		CLK3n
6	D5		CLK3p
7	C3	TMS	
8	GND		

DIP端子	FPGA端子	JTAG	Optional Function
16	VCC(3.3V)		
15	D1		CLK0n
14	E3		
13	D2	TDO	
12	F4		
11	E6		CLK2n
10	D3	TCK	
9	D6		CLK2p



●Quartus Primeでの端子機能設定上の注意

(1) JTAG端子をユーザI/Oと兼用化させるため、
　デバイス設定でJTAGEN端子を有効化すること。

(2) JTAG兼用端子について、以下の点を守ること。

・C1(TDI)、C3(TMS)、D3(TCK)は、使用しない場合でも、必ずinput/output/inoutのいずれかの端子機能を明示的にアサインすること。

・D2(TDO)は、使用する・使用しないに関わらず、必ずoutputの端子機能を明示的にアサインし、LowまたはHighレベルが出力されるようにすること (Hi-Z出力はNG)。

（本件は、Altera MAX 10の制限事項である。）

DIP_FPGA本体 (6)

●DIP_FPGAのコンフィグに関するトラブルを避けるには

・JTAG兼用端子への信号アサインの制限事項を守らずに合成してできた.pofファイルをFPGAのFLASHメモリに書き込んでしまうと、それ以降、QuartusのProgrammer (USB-Blaster)はDIP_FPGAを認識しなくなる（文鎮化する）。これはAlteraのMAX 10がもつ制限事項である。

・これを避けるには、FPGA合成結果のoutput_filesの下の.sofファイル(コンフィグSRAM用)でまずコンフィグし、エラーがなければ.pofファイル(FLASH用)でコンフィグすること。.sofでエラーがあった場合は、JTAG兼用端子への信号アサインが間違っている可能性がある。電源を切ってRTL記述・結線・磁石の置き方など確認し、必要な修正を施したのち、再度.sofファイルの書込みからトライする。

●もし文鎮化させてしまったら…

・右図の基板裏面のR5の上側がnCONFIG信号なので、そこにAWG30程度の細い電線を少量のハンダで付けて引き出し、USB-Blasterと接続するときにnCONFIGをGNDに落としておく。そうすると、QuartusのProgrammerからJTAG認識できるので、コンフィグをイレースすれば復活できる。その後、引き出した電線を取り外す。ハンダ付け作業は非常に細かい作業になるので、他の回路を壊さないように慎重に行うこと。



DIP_FPGAライタ (1)



- 品名：DIP_FPGAライタ組み立てキット
- 型名：z-dipfpga_writer-1
- USB-Blaster同等機能
- PICマイコン PIC18F14K50-I/P使用
- DIP_FPGA本体をブレッドボードで使う時に便利
- DIP_FPGA本体への3.3V電源供給が可能
- FPGAをコンフィグするときは、DIP_FPGA本体の上に磁石を乗せる。
  すると、ホールICが、FPGAのJTAGEN端子をHighレベルに設定するので、JTAG機能が有効化される。
- PICのファームウェア（https://github.com/munetomo-maruyama/USB_JTAG）は書き込み済み
- コンフィグ時は磁石を乗せる（外側が金属質の場合はショート防止のためテープなどで絶縁する）



DIP_FPGAライタ (2)

●回路図



DIP_FPGAライタ (3)

●部品配置図



DIP_FPGAライタ (4)

●部品表

#	リファレンス記号	数量	メーカ	部品定数/型式	概要	備考
1	C1, C2	2	Rubycon	16MH722MEFC5X7	22uF 電解コンデンサ一般品	基板シルク"+"側がプラス(長ピン)
2	C4, C5	2	不問	27pF	ピン幅5mm セラミックコンデンサ	
3	C6	1	不問	0.1uF	ピン幅5mm セラミックコンデンサ	
4	CN1	1	SHOU HAN	TYPE-C 16PIN 2MD(073)	表面実装Type-Cコネクタ	CN1/Mod1どちらかを実装 (CN1実装済み)
5	CN2	1	不問	PH-1x40RG(2) (例)	PICライタ接続用一般ピンヘッダ 1x6	
6	CN3, CN4	2	不問	PHA-1x40SG (例)	ブレッドボード接続細ピンヘッダ 1x6	基板裏面に実装 (CN3/4のシルク表示はなし)
7	D1	1	OptoSupply	OSG5TA3Z74A	3mm 砲丸型LED 緑	基板シルク"A"側がアノード(長ピン)
8	D2	1	OptoSupply	OSY5JA3Z74A	3mm 砲丸型LED 黄	基板シルク"A"側がアノード(長ピン)
9	D4	1	(未実装)	(未実装)		三端子レギュレータが 逆バイアスになる可能性がある際に実装
10	Mod1	1	秋月電子通商	AE-USB2.0-TYPE-C-5077CR	USB Type-C DIP変換モジュール	CN1/Mod1どちらかを実装 (CN1実装済みのため未実装)
11	R1, R5, R7, R8, R9, R10	6	不問	270Ω 1/4W 5%	一般カーボン抵抗	縦実装
12	R2, R3	2	不問	5.1kΩ 1/4W 5%	一般カーボン抵抗	縦実装
13	R4, R11	2	不問	10kΩ 1/4W 5%	一般カーボン抵抗	縦実装
14	R6	1	不問	2.2kΩ 1/4W 5%	一般カーボン抵抗	縦実装
15	U1	1	Rohm	BA033CC0T	3.3V三端子レギュレータ	ピンをL字に折り曲げて実装
16	U2(-1)		Neltron Industrial	2227-20-03	DIP 20pin ICソケット	ICソケット実装後、PICを差し込む
	U2(-2)	1	Microchip	PIC18F14K50-I/P	ワンチップマイコン	書き込み済み
17	X1	1	Mercury Electronic Industrial	HUSG-12.000-20	水晶振動子	

DIP_FPGAライタ (5)

●FPGAコンフィグ方法

・JTAG信号4本を結線し、電源（VCC33とGND）はライタからもらう

・コンフィグ実行時は、DIP_FPGA本体の上に磁石を乗せる

・FPGA合成結果のoutput_filesの下の.sofファイル(コンフィグSRAM用)でまずコンフィグし、エラーがなければ.pofファイル(FLASH用)でコンフィグすること。.sofでエラーがあった場合は、JTAG兼用端子への信号アサインが間違っている可能性がある。電源を切ってRTL記述・結線・磁石の置き方など確認し、必要な修正を施したのち、再度.sofファイルの書込みからトライする。



BlinkLED（Lチカ）プロジェクト (1)

●関連ツールのインストール

(1) Quartus Prime Lite Editionのインストール

・Alteraサイトからダウンロードしてインストール

・論理シミュレータQuesta Simも一緒に
インストールされる

(2) 論理シミュレータQuesta Simの無償ライセンスを取得して設定する

・詳細は下記サイトを参照

https://www.macnica.co.jp/business/semiconductor/articles/altera/139706/

BlinkLED（Lチカ）プロジェクト (2)

●Quartus Primeプロジェクト作成

・メニュー File→New Project Wizard…

　Next→ Next→

・Working Directory :

　　どこか…¥BlinkLED¥FPGA

・Project Name : FPGA

・Top Level Design : FPGA

　Next→

・Project Type : Empty Project

　Next→

・Add Files : 何もいれず

　Next→

・Family, Device & Board Settings : Device 10M02DCV36C8G

　Next→

・EDA Tool Settings : デフォルトのまま

　Next→

・Summary

　Finish



BlinkLED（Lチカ）プロジェクト (3)

●Quartus Primeプロジェクト設定（重要）

・メニュー Assignments→Device…

・タブ Device

・ボタン Device and Pin Options

・Enable JTAG pin sharing：ON



BlinkLED（Lチカ）プロジェクト (4)

●RTL作成

・ディレクトリBlinkLEDの下にディレクトリRTLを作成

・ディレクトリRTLの下にSystem Verilog記述top.svを作成

```
//-------------------
// Top Module
//-------------------
module FPGA
(
    // Pins shared by JTAG
    output logic LED,     // C1 (TDI), do not leave unassigned.
    input  logic DUMMY1, // C3 (TMS), do not leave unassigned.
    inout  logic DUMMY2, // D3 (TCK), do not leave unassigned.
    output logic DUMMY3  // D2 (TDO), do output LO or HI.
);

//----------------------
// Pins shareds by JTAG
//----------------------
logic __unused;
assign __unused = DUMMY1 & DUMMY2;
assign DUMMY2 = 1'bz;
assign DUMMY3 = 1'b0; // shared by TDO

//----------------------
// Internal Oscillator
//----------------------
logic oscena;
logic clk;
//
assign oscena = 1'b1;
//
OSC U_OSC
(
    .oscena (oscena),
    .clkout (clk)       // 55MHz
);
```

・内蔵発振器(55MHz)を基本クロックとして使用

```
//--------------------------
// Internal Power on Reset
//--------------------------
//
// period of power on reset
`ifdef SIMULATION
    `define POR_MAX 16'h000f
`else  // Real FPGA
    `define POR_MAX 16'hffff
`endif
//
logic        por_n;     // should be power-up level = Low
logic [15:0] por_count; // should be power-up level = Low
//
always @(posedge clk)
begin
    if (por_count != `POR_MAX)
    begin
        por_n <= 1'b0;
        por_count <= por_count + 16'h0001;
    end
    else
    begin
        por_n <= 1'b1;
        por_count <= por_count;
    end
end
//
logic res; // System Reset in FPGA
assign res = ~por_n;
```

・パワーオンリセット信号発生回路

・FPGA制約設定でpor_nとpor_countの初期値を0に設定

・カウンタled_countが一定数に達したらゼロクリアするとともに出力LEDをトグルする

```
//--------------------------------
// LED Blink Interval Counter
//--------------------------------
// Interval of LED ON/OFF
`ifdef SIMULATION
    `define LED_MAX ((32'd256/2)-32'd1)
`else  // Real FPGA
    `define LED_MAX ((32'd55000000/2)-32'd1)
`endif
//
logic [31:0] led_count;
logic        led_count_max;
//
always @(posedge clk, posedge res)
begin
    if (res)
        led_count <= 32'h00000000;
    else if (led_count_max)
        led_count <= 32'h00000000;
    else
        led_count <= led_count + 32'h00000001;
end
//
assign led_count_max = (led_count == `LED_MAX);

//--------------------------------
// LED Toggle
//--------------------------------
always @(posedge clk, posedge res)
begin
    if (res)
        LED <= 1'b0;
    else if (led_count_max)
        LED <= ~LED;
end

endmodule
```

BlinkLED（Lチカ）プロジェクト (5)

●内蔵発振器作成

・内蔵発振器の出力はPLLへの入力には使えないことに注意

・IP Catalog→Library→Configuration and Programming
→Internal Oscillatorを選択してボタンAdd…

・Entity Name：OSC →ボタンOK

・Simulation：Clock Frequency →ボタンGenerate→ボタンClose

・ボタンFinish→ボタンClose→ボタンOK



BlinkLED（Lチカ）プロジェクト (6)

●プロジェクト設定

・メニューAssignments→Settings

・Category, Files：File Nameの右の「...」ボタンを押して、下記を追加

　...BlinkLED¥RTL¥top.sv

　...BlinkLED¥FPGA¥OSC.qsys

・Category, Compiler Settings, Verilog HDL Input：System Verilogを選択

・ボタンOK



BlinkLED（Lチカ）プロジェクト (7)

- この状態で１回仮合成する
  - ・メニューProcessing→Start Compilation
    または、右のボタン
  - ・エラーがなければOK



BlinkLED（Lチカ）プロジェクト (8)

●制約を設定

(1) 端子アサイン

・メニューAssignments→Pin Planner

・DUMMY1 Input　　：PIN_C3（TMS）

・DUMMY2 Bidir　　：PIN_D3（TCK）

・DUMMY3 Output　：PIN_D2（TDO）

・LED Output　　：PIN_C1（TDI）

(2) パワーON時のノード初期化

（top.sv内のパワーオンリセット記述のため）

・メニューAssignments→Assignment Editor

・Toの列<<new>>をダブルクリック

→Node Finder：Namedにpor*を入れてボタンList

→por_nを選択、>を押して右側に移動→ボタンOK

・Toの列<<new>>をダブルクリック

→Node Finder：Namedにpor*を入れてボタンList

→por_counterを選択、>を押して右側に移動→ボタンOK

・上記2行について、Assignment NameをPower-Up Levelに

・上記2行について、ValueをLowに

・メニューFile→Save All





BlinkLED（Lチカ）プロジェクト (9)

●タイミング制約を記述　（このBlinkLEDのような簡単なプロジェクトでは必須ではない）

・メニューFile→New

→Other Files/Synopsys Design Constraints File

→ボタンOK

・下記を記述（右クリックしてInsert Constraintsで入力支援可能）

```
create_clock -name CLK -period 18 [get_pins {U_OSC|int_osc_0|oscillator_dut|clkout}]
set_output_delay -clock { CLK } 5 [get_ports {LED}]

set_false_path -through [get_ports {DUMMY1 DUMMY2 DUMMY3}]
```



・ディレクトリFPGAの下にファイル名FPGA.sdcとしてセーブ

・メニューAssignments→Settings

→FilesにFPGA.sdcを追加（または追加されていることを確認）

BlinkLED（Lチカ）プロジェクト (10)

●FPGAを再合成

・メニューProcessing→Start Compilation
　または、右のボタン

・エラーがなければOK



Quartus Prime Lite Edition - C:/Mac/Home/Documents/CQ/DIP_FPGA/BlinkLED/FPGA/FPGA - FPGA_TOP

File Edit View Project Assignments Processing Tools Window Help

Search Intel FPGA

FPGA_TOP

Project Navigator | Hierarchy

Entity:Instance

MAX 10: 10M02DCV36C8G

FPGA

Tasks | Compilation

Task	Time
Compile Design	00:00:40
Analysis & Synthesis	00:00:26
Fitter (Place & Route)	00:00:07
Assembler (Generate programming files)	00:00:02
Timing Analysis	00:00:03
EDA Netlist Writer	00:00:02
Edit Settings	
Program Device (Open Programmer)	

Compilation Report - FPGA_TOP

Table of Contents

- Flow Summary
- Flow Settings
- Flow Non-Default Global Settings
- Flow Elapsed Time
- Flow OS Summary
- Flow Log
- Analysis & Synthesis
- Fitter
- Assembler
- Timing Analyzer
- EDA Netlist Writer
- Flow Messages
- Flow Suppressed Messages

Flow Summary

Flow Status	Successful - Sat Dec 27 22:15:06 2025
Quartus Prime Version	24.1std.0 Build 1077 03/04/2025 SC Lite Edition
Revision Name	FPGA_TOP
Top-level Entity Name	FPGA
Family	MAX 10
Device	10M02DCV36C8G
Timing Models	Final
Total logic elements	80 / 2,304 (3 %)
Total registers	51
Total pins	4 / 27 (15 %)
Total virtual pins	0
Total memory bits	0 / 110,592 (0 %)
Embedded Multiplier 9-bit elements	0 / 32 (0 %)
Total PLLs	0 / 1 (0 %)
UFM blocks	0 / 1 (0 %)
ADC blocks	0

IP Catalog

- Installed IP
  - Project Directory
    - No Selection Available
  - Library
    - Basic Functions
    - DSP
    - Interface Protocols
    - Memory Interfaces and Controllers
    - Processors and Peripherals
    - University Program
  - Search for Partner IP

+ Add...

All | <<Filter>> | Find... | Find Next

```
Type  ID     Message
      ***********************************************************************
      Running Quartus Prime EDA Netlist Writer
      Command: quartus_eda --read_settings_files=off --write_settings_files=off FPGA -c FPGA_TOP
 18236 Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best perf
204019 Generated file FPGA_TOP.vo in folder "C:/Mac/Home/Documents/CQ/DIP_FPGA/BlinkLED/FPGA/simulation/questa/" for EDA simulation tool
      Quartus Prime EDA Netlist Writer was successful. 0 errors, 1 warning
293000 Quartus Prime Full Compilation was successful. 0 errors, 25 warnings
```

Messages: System (21) | Processing (134)

100% 00:00:40

BlinkLED（Lチカ）プロジェクト (11)

●FPGAをコンフィグする

・DIP_FPGA本体とライタのJTAG信号と電源を接続

・DIP_FPGAライタとPCをUSBケーブルで接続

・DIP_FPGA本体の上に磁石を乗せる

・Taskの中のProgram Device (Open Programmer)の行をダブルクリック→Programmerが起動

・ボタンHardware Setup...でUSB-Blasterを選択

・ボタンAuto Detectで、JTAG接続を確認

・output_files/FPGA.sofが表示されていることを確認

・ボタンStartでFPGAのSRAMに書込む

・Failしたら、接続・磁石・JTAG兼用端子の設定を再確認すること。100% Successfulなら次へ

・FPGA.sofの行を選択してボタンDelete

・ボタンAdd File...でoutput_files/FPGA.pofを選択

・CFM0のProgram/Configureにチェックを入れてボタンStartでFPGAのFLASHメモリに書込む







File	Device	Checksum	Usercode	Program/ Configure	Verify	Blank-Check	Examine
output_files/FPGA.pof	10M02DCV36	00665EB1	000402F9	☐	☐	☐	☐
CFM0				✓	☐	☐	☐
UFM				☐	☐	☐	☐

BlinkLED（Lチカ）プロジェクト (12)

●動作確認

・DIP_FPGAは、ライタ側から外して別の場所に配置

・電源（VCC33とGND）はライタからもらう

・FPGAのC1端子から抵抗100Ωを通してLEDのアノード(A)に接続、カソード(K)はGNDに接続

・LEDの点滅を確認する



BlinkLED（Lチカ）プロジェクト (13)

●論理シミュレーションで機能検証（本来はRTLができた段階でやるべきもの）

・ディレクトリBlinkLEDの下にディレクトリSIMを作成。その下に下記ファイルを作成する。

(1) テストベンチtb_TOP.sv

```
`timescale 1ns/100ps
//
`define TB_TCYC_CLK    18 //ns (55MHz)
`define TB_RESET_WIDTH 100 //ns
`define TB_STOP 1000

//------------------------
// Top of Testbench
//------------------------
module tb_TOP;

//-------------------------------
// Clock and Reset in the FPGA
//-------------------------------
//
// Initialize Internal Power on Reset
initial
begin
    U_TOP.por_count = 0;
    U_TOP.por_n = 0;
end
//
logic tb_clk;
logic tb_res;
//
assign tb_clk = U_TOP.clk;
assign tb_res = U_TOP.res;

//----------------------------
// Simulation Cycle Counter
//----------------------------
reg [31:0] tb_cyc;
//
always @(posedge tb_clk, posedge tb_res)
begin
    if (tb_res)

        tb_cyc <= 32'h0;
    else
        tb_cyc <= tb_cyc + 32'h1;
end
//
always @*
begin
    if (tb_cyc == `TB_STOP)
    begin
        $display("***** SIMULATION TIMEOUT ***** at %d", tb_cyc);
        $stop;
    end
end

//--------------------------
// Device Under Test
//--------------------------
logic led;
//
FPGA U_TOP
(
    .LED (led)
);

//------------------------
// End of Module
//------------------------
endmodule
```

(2) シミュレーション起動ファイルsim_TOP.do

```
# Directory
set DIR_RTL  ../RTL
set DIR_FPGA ../FPGA

# Compile
vmap -del work
vlib work
vmap work work
vlog \
    -work work \
    -sv \
    +incdir+$DIR_RTL     \
    -timescale=1ns/100ps \
    +define+SIMULATION   \
    $DIR_FPGA/OSC/synthesis/OSC.v \
    $DIR_FPGA/OSC/synthesis/submodules/altera_int_osc.v \
    $DIR_RTL/top.sv \
    ./tb_TOP.sv

# Start Simulation
vsim -c -voptargs="+acc" \
     -L altera_mf_ver    \
     -L fiftyfivenm_ver  \
     work.tb_TOP

# Add Waveform
add wave -divider Testbench
add wave -position end  sim:/tb_TOP/tb_cyc
add wave -position end  sim:/tb_TOP/tb_res
add wave -position end  sim:/tb_TOP/tb_clk
#
add wave -divider Top
add wave -position end  sim:/tb_TOP/U_TOP/oscena
add wave -position end  sim:/tb_TOP/U_TOP/clk
add wave -position end  sim:/tb_TOP/U_TOP/por_count
add wave -position end  sim:/tb_TOP/U_TOP/por_n
add wave -position end  sim:/tb_TOP/U_TOP/res
add wave -position end  sim:/tb_TOP/U_TOP/led_count
add wave -position end  sim:/tb_TOP/U_TOP/led_count_max
add wave -position end  sim:/tb_TOP/U_TOP/LED

# Do Simulation with logging all signals in WLF file
log -r *
run -all
```

BlinkLED（Lチカ）プロジェクト (14)

●論理シミュレータQuesta Simを起動する

・ターミナル（PowerShell）を立ち上げ、ディレクトリSIMに移動

・下記コマンドを実行

> vsim

・Questa Simが立ち上がるので、Transcript内に下記コマンドを入力

Questa> do sim_TOP.do

・シミュレーションが起動され、波形が表示される



論理シミュレーションの実行時間の短縮のため、sim_TOP.do内のシミュレーションのコンパイルコマンドvlogで、マクロ名SIMULATIONを定義しており、RTL内の`ifdefによって、パワーオンリセット期間やLEDトグル期間を短くしている。