32ビットマイクロプロセッサp32の




(version 1.4)


岡山大学大学院自然科学研究科 渡邊 誠也




■ R形式



■ I形式



■J形式



命令セットの概要

- ロード/ストア命令
 - メモリ⇔プロセッサ(レジスタ)間のデータ転送
 - lw, sw, lb, sb
- 演算命令
 - 算術演算, 論理演算, シフト演算, 比較演算など
 - add, sub, ..., add, ..., addi, andi, ...
- 条件分岐命令
 - 条件による分岐
 - beq, bne
- ジャンプ命令
 - 無条件分岐
 - j, jal, jr, jalr
- その他
 - 定数操作. システムコール
 - lui, syscall

主要な命令

- 演算命令
 - add add
 - subtract
 - addi add immediate
 - and and
- ロード/ストア命令
 - lw load word
 - sw store word
- 条件分岐命令
 - beq branch on equal
 - bne branch on not equal

ジャンプ命令

- j jump
- jal jump and link
- jr jump register
- jalr jump and link reg.
- その他
 - lui load upper imm.
 - syscall system call

オペレーションの表記法

表記	意味
GPR[x]	レジスタ番号xの汎用レジスタ
MEM[x]	バイトアドレス <i>x</i> のメモリ(ワード)
$y \leftarrow x$	データ x を記憶素子 y へ格納(転送)
x_{ab}	ビットストリング $_x$ の $_a$ ビットから $_b$ ビットまでの部分 ビットストリング(リトル・エンディアンビット表 記, $_a > b$)
x_a	ビットストリング <i>x</i> の <i>a</i> ビット目のビット(1ビット)
χ^a	ビットストリング x を a ビット繰り返したビットストリング(x は常に 1 ビットの値)
$x \parallel y$	ビットストリング <i>x</i> と <i>y</i> のビットストリング連結



算術・論理演算命令


算術演算命令

- ADD
- ADDI
- ADDU
- ADDIU
- SUB
- SUBU
- MULT
- MULTU
- DIV
- DIVU

論理演算命令

- AND
- ANDI
- OR
- ORI
- XOR
- XORI
- NOR





add

$$r_d$$
, r_s , r_t


説明 汎用レジスタ r_s の内容と汎用レジスタ r_t の内容を加算した結果を生成 結果を汎用レジスタ r_a に格納.

キャリーアウトの上位2ビットが異なる場合(2の補数のオーバフロー)には、オーバフロー例外が発生。

T:
$$GPR[r_d] \leftarrow GPR[r_s] + GPR[r_t]$$



add immediate



命令書式 addi

 r_t , r_s , immediate


説明 汎用レジスタ r_s の内容と16ビット即値 immediate を32ビットに符号拡張した値を加算した結果を生成、結果を汎用レジスタ r_t に格納.

キャリーアウトの上位2ビットが異なる場合(2の補数のオーバフロー)には、オーバフロー例外が発生。

T:
$$\mathbf{GPR}[r_t] \leftarrow \mathbf{GPR}[r_s] + (immediate_{15})^{16} || immediate_{15..0}$$



add unsigned



命令書式

addu

$$r_d$$
, r_s , r_t


説明 汎用レジスタ r_s の内容と汎用レジスタ r_t の内容を加算した結果を生成. 結果を汎用レジスタ r_a に格納

*ADDと同じ動作だが、オーバフロー例外は起こさない

T:
$$GPR[r_d] \leftarrow GPR[r_s] + GPR[r_t]$$



add immediate unsigned



命令書式 addiu r_t , r_s , immediate


説明 汎用レジスタ r_s の内容と16ビット即値immediateを32ビットに符号拡張した値を加算した結果を生成、結果を汎用レジスタ r_s に格納.

※ADDIと同じ動作だが、オーバフロー例外は起こさない

T:
$$\mathbf{GPR}[r_t] \leftarrow \mathbf{GPR}[r_s] + (immediate_{15})^{16} || immediate_{15..0}$$







sub

$$r_{d}$$
, r_{s} , r_{t}

説明 汎用レジスタ r_s の内容からレジスタ r_t の内容を減算した結果を生成. 結果 を汎用レジスタ r_d に格納


キャリーアウトの上位2ビットが異なる場合(2の補数のオーバフロー)には、オーバフロー例外が発生。

オペレーション

T: $GPR[r_d] \leftarrow GPR[r_s] - GPR[r_t]$



subtract unsigned



命令書式

subu

$$r_d$$
, r_s , r_t

説明 汎用レジスタ r_s の内容から汎用レジスタ r_t の内容を減算した結果を生成. 結果を汎用レジスタ r_a に格納

*SUBと同じ動作だが、オーバフロー例外は起こさない

オペレーション

T: $GPR[r_d] \leftarrow GPR[r_s] - GPR[r_t]$





31 26	25 21	20 16	15 6	5 0
SPECIAL	r_s	r_t	0	MULT
6	5	5	10	6

mult
$$r_{s}$$
, r_{t}

説明 汎用レジスタ r_s の内容と汎用レジスタ r_t の内容を,両方のオペランドを32 ビットの2の補数の値として扱い乗算. 結果は特殊レジスタHI(上位ワー ド) およびLO(下位ワード)に格納.


オーバフロー例外が発生しない.

T:
$$t \leftarrow \mathsf{GPR}[r_s] \times \mathsf{GPR}[r_t]$$

 $\mathsf{LO} \leftarrow t_{31..0}$
 $\mathsf{HI} \leftarrow t_{63..32}$



multiply unsigned



命令書式

multu r_s , r_t

説明 汎用レジスタ r_s の内容と汎用レジスタ r_t の内容を、両方のオペランドを32 ビットの無符号値として扱い乗算、結果は特殊レジスタHI(上位ワード)およびLO(下位ワード)に格納。


オーバフロー例外が発生しない.

T:
$$t \leftarrow (0 \parallel \mathbf{GPR}[r_s]) \times (0 \parallel \mathbf{GPR}[r_t])$$

 $\mathbf{LO} \leftarrow t_{31..0}$
 $\mathbf{HI} \leftarrow t_{63..32}$







div

 r_{s} r_{t}

説明 汎用レジスタ r_s の内容を汎用レジスタ r_t の内容で除算。両方のオペランド を32ビットの2の補数の値として扱う。演算結果の商ワードは特殊レジスタLOに、剰余ワードは特殊レジスタHIにそれぞれ格納。


オーバフロー例外が発生しない.

オペレーション

T: LO \leftarrow GPR[r_s] div GPR[r_t] HI \leftarrow GPR[r_s] mod GPR[r_t]



divide unsigned



命令書式 divu

説明 汎用レジスタ r_s の内容を汎用レジスタ r_t の内容で除算。両方のオペランドを32ビットの無符号値として扱う。演算結果の商ワードは特殊レジスタ LOに、剰余ワードは特殊レジスタHIにそれぞれ格納。


 r_s r_t

オーバフロー例外が発生しない.

オペレーション

T: LO \leftarrow (0 || GPR[r_s]) div (0 || GPR[r_t]) HI \leftarrow (0 || GPR[r_s]) mod (0 || GPR[r_t])





and

$$r_d$$
, r_s , r_t


説明 汎用レジスタ r_s の内容と汎用レジスタ r_t の内容のビット毎の論理積を生成. 結果を汎用レジスタ r_a に格納

オペレーション

T: $GPR[r_d] \leftarrow GPR[r_s]$ and $GPR[r_t]$

ANDI

and immediate



命令書式 andi

 r_t , r_s , immediate

説明 汎用レジスタ r_s の内容と16ビット即値immediateを32ビットにゼロ拡張した値との論理積を生成、結果を汎用レジスタ r_s に格納.

オペレーション

T: $GPR[r_t] \leftarrow GPR[r_s]_{31..16}$ and (immediate or $GPR[r_s]_{15..0}$)



31 26	25 21	20 16	15 11	10 6	5 0
SPECIAL	r_s	r_t	r_d	0	OR
6	5	5	5	5	6

or
$$r_{d}$$
, r_{s} , r_{t}


説明 汎用レジスタ r_s の内容と汎用レジスタ r_t の内容の論理和を生成. 結果を汎 用レジスタ r_d に格納

オペレーション

T: $GPR[r_d] \leftarrow GPR[r_s]$ or $GPR[r_t]$



or immediate



命令書式 ori

 r_t , r_s , immediate


説明 汎用レジスタ r_s の内容と16ビット即値immediateを32ビットにゼロ拡張した値との論理和を生成。結果を汎用レジスタ r_s に格納。

オペレーション

T: $GPR[r_t] \leftarrow GPR[r_s]_{31..16}$ or (immediate or $GPR[r_s]_{15..0}$)



exclusive or



命令書式

xor

$$r_d$$
, r_s , r_t


説明 汎用レジスタ r_s の内容と汎用レジスタ r_t の内容の排他的論理和を生成. 結果を汎用レジスタ r_a に格納

オペレーション

T: $GPR[r_d] \leftarrow GPR[r_s] \text{ xor } GPR[r_t]$



exclusive or immediate



命令書式 xori

 r_t , r_s , immediate

説明 汎用レジスタ r_s の内容と16ビット即値immediateを32ビットにゼロ拡張した値との排他的論理和を生成、結果を汎用レジスタ r_s に格納.

オペレーション

T: $GPR[r_t] \leftarrow GPR[r_s]_{31..16} \text{ xor } (immediate \text{ xor } GPR[r_s]_{15..0})$





31 26	25 21	20 16	15 11	10 6	5 0
SPECIAL	r_s	r_t	r_d	0	NOR
6	5	5	5	5	6

nor

$$r_d$$
, r_s , r_t

説明 汎用レジスタ r_s の内容と汎用レジスタ r_t の内容のビット毎の否定論理和を生成. 結果を汎用レジスタ r_a に格納

オペレーション


T: $\mathbf{GPR}[r_d] \leftarrow \mathbf{GPR}[r_s] \text{ nor } \mathbf{GPR}[r_t]$

シフト演算命令

- SLL
- SRL
- SRA
- SLLV
- SRLV
- SRAV



shift left logical



命令書式 sll

 r_d , r_t , shamt


説明 0を下位ビットに挿入して、汎用レジスタ r_t の内容をshamtビットだけ左にシフト、32ビットの結果はレジスタ r_a に格納、

オペレーション

T: $GPR[r_d] \leftarrow ((GPR[r_t])_{(31 - shamt)..0}) || 0^{shamt}$



shift right logical



命令書式 srl

 r_d , r_t , shamt


説明 0を上位ビットに挿入して、汎用レジスタ r_t の内容をshamtビットだけ右にシフト、32ビットの結果はレジスタ r_d に格納。

オペレーション

T: $\mathbf{GPR}[r_d] \leftarrow 0^{shamt} \mid\mid ((\mathbf{GPR}[r_t])_{31...shamt})$



shift right arithmetic



命令書式s

sra


 r_d , r_t , shamt

説明 上位ビットを符号拡張して汎用レジスタ r_t の内容をshamtビットだけ右に シフト、32ビットの結果はレジスタ r_a に格納、

T:
$$\mathsf{GPR}[r_d] \leftarrow (\mathsf{GPR}[r_t])_{31}^{shamt} \mid\mid ((\mathsf{GPR}[r_t])_{31...shamt})$$



shift left logical variable




命令書式 sllv r_d , r_t , r_s

説明 0を下位ビットに挿入して、汎用レジスタ r_t の内容を汎用レジスタ r_s の内容の下位5ビットで指定されるビット数だけ左にシフト、32ビットの結果はレジスタ r_a に格納、

T:
$$GPR[r_d] \leftarrow ((GPR[r_t])_{(31 - GPR[r_s]_{4..0})..0}) \parallel 0^{GPR[r_s]_{4..0}}$$



shift right logical variable



命令書式 srlv r_d , r_t , r_s


説明 0を上位ビットに挿入して、汎用レジスタ r_t の内容を汎用レジスタ r_s の内容の下位5ビットで指定されるビット数だけ右にシフト、32ビットの結果はレジスタ r_a に格納、

オペレーション

T: $GPR[r_d] \leftarrow 0^{GPR[r_s]_{4..0}} || ((GPR[r_t])_{31..GPR[r_s]_{4..0}})$



shift right arithmetic variable



命令書式 srav r

 r_{d} , r_{t} , r_{s}

説明 上位ビットを符号拡張して汎用レジスタ r_t の内容を汎用レジスタ r_s の内容 の下位5ビットで指定されるビット数だけ右にシフト 32ビットの結果は レジスタ r_t に格納.

オペレーション


T: $GPR[r_d] \leftarrow (GPR[r_t])_{31} {}^{GPR[r_s]_{4..0}} || ((GPR[r_t])_{31...} {}^{GPR[r_s]_{4..0}})$

比較演算命令

- SLT
- SLTU
- SLTI
- SLTIU



set on less than



命令書式 slt


$$r_d$$
, r_s , r_t

説明 汎用レジスタ r_t の内容と汎用レジスタ r_s の内容と比較. 符号付き32ビット整数として、汎用レジスタ r_s の内容が汎用レジスタ r_t の内容より小さい場合は1、そうでない場合の、比較結果は汎用レジスタ r_a に格納.

T: if
$$\mathbf{GPR}[r_s] < \mathbf{GPR}[r_t]$$
 then
$$\mathbf{GPR}[r_d] \leftarrow 0^{31} \parallel 1$$
 else
$$\mathbf{GPR}[r_d] \leftarrow 0^{32}$$
 endif
$$32$$
 \mathbf{F} \mathbf{F}



set on less than unsigned




命令書式 sltu r_d , r_s , r_t

説明 汎用レジスタ r_t の内容と汎用レジスタ r_s の内容と比較. 無符号32ビット整数として、汎用レジスタ r_s の内容が汎用レジスタ r_t の内容より小さい場合結果は1、そうでない場合0、比較結果は汎用レジスタ r_d に格納.

T: if
$$(0 \parallel \mathbf{GPR}[r_s]) < (0 \parallel \mathbf{GPR}[r_t])$$
 then $\mathbf{GPR}[r_d] \leftarrow 0^{31} \parallel 1$ else $\mathbf{GPR}[r_d] \leftarrow 0^{32}$ endif 32 ビットマイクロプロセッサp32の基本命令セット



set on less than immediate



命令書式

slti


 r_t , r_s , immediate

説明 16ビット即値を符号拡張して汎用レジスタ r_s の内容と比較. 符号付き32 ビット整数として、汎用レジスタ r_s の内容が符号拡張した即値より小さい場合結果は 1 、そうでない場合 0 、比較結果は汎用レジスタ r_t に格納.

T: if
$$\mathbf{GPR}[r_s]$$
) < $(immediate_{15})^{16}$ || $immediate_{15..0}$) then $\mathbf{GPR}[r_t] \leftarrow 0^{31}$ || 1 else $\mathbf{GPR}[r_t] \leftarrow 0^{32}$ endif 32 ビットマイクロプロセッサp32の基本命令セット



set on less than immediate unsigned



命令書式 sltiu r_t , r_s , immediate

説明 16ビット即値を符号拡張して汎用レジスタ r_s の内容と比較。無符号32 ビット整数として、汎用レジスタ r_s の内容が符号拡張した即値より小さい場合結果は 1 、そうでない場合 0 、比較結果は汎用レジスタ r_t に格納。


T: if
$$(0 || \mathbf{GPR}[r_s]) < (0 || (immediate_{15})^{16} || immediate_{15..0})$$
 then $\mathbf{GPR}[r_t] \leftarrow 0^{31} || 1$ else $\mathbf{GPR}[r_t] \leftarrow 0^{32}$ endif 32 ビットマイクロプロセッサp32の基本命令セット



- LB
- LW
- SB
- SW



load byte



命令書式 lb

$$r_t$$
, offset (base)


説明 16ビットオフセットを符号拡張して汎用レジスタbaseの内容に加算し、 32ビット無符号有効アドレスを生成。有効アドレスで指定するメモリ位 置のバイトの内容を符号拡張し汎用レジスタ r_t にロード

T:
$$address \leftarrow ((offset_{15})^{16} || offset_{15..0}) + GPR[base]$$

 $data \leftarrow MEM[address_{31..2} || 0^2]$
 $loc \leftarrow address_{1..0}$
 $T + 1$: $GPR[r_t] \leftarrow (data_{31-(8*loc)})^{24} || data_{(31-(8*loc))..(24-(8*loc))}$







命令書式 lw r_t

 r_t , offset (base)


説明 16ビットオフセットを符号拡張して汎用レジスタbaseの内容に加算し、 32ビット無符号有効アドレスを生成。有効アドレスで指定するメモリ位 置のワードの内容を汎用レジスタ r_t にロード

T: address
$$\leftarrow ((offset_{15})^{16} || offset_{15..0}) + GPR[base]$$

data
$$\leftarrow$$
 MEM[address_{31..2} $\parallel 0^2$]

T + 1: **GPR**[
$$r_t$$
] \leftarrow data





命令書式 sb r_t , offset(base)

説明 16ビットオフセットを符号拡張して汎用レジスタbaseの内容に加算し、 32ビット無符号有効アドレスを生成。汎用レジスタ r_t の最下位バイトを有効アドレスで指定するメモリ位置に格納

オペレーション


T: address
$$\leftarrow ((offset_{15})^{16} || offset_{15..0}) + GPR[base]$$

loc \leftarrow address_{1..0}
data $\leftarrow GPR[r_t]_{(7+8*loc)..0} || 0^{24-(8*loc)}$

T + 1: **MEM**[address_{31..2} $\parallel 0^2$] \leftarrow data







命令書式

SW

$$r_t$$
, offset (base)

説明 16ビットオフセットを符号拡張して汎用レジスタbaseの内容に加算し、 32ビット無符号有効アドレスを生成、汎用レジスタ r_t の内容を有効アドレスで指定するメモリ位置に格納

T: address
$$\leftarrow ((offset_{15})^{16} || offset_{15..0}) + GPR[base]$$

data $\leftarrow GPR[r_t]$


T + 1: **MEM**[address_{31..2}
$$\parallel 0^2$$
] \leftarrow data

条件分岐命令

- BEQ
- BNE



branch on equal



命令書式 beq

$$r_t$$
, r_s , offset


説明 16ビットのオフセットを2ビット左詰めして32ビットに符号拡張した値を 遅延スロット内の命令のアドレスに加算して分岐ターゲット・アドレス を計算. 汎用レジスタrsの内容とrtの内容を比較し, 2つの値が等しい場 合には、1命令遅れでターゲット・アドレスに分岐

T:
$$target \leftarrow (offset_{15})^{14} || offset || 0^2$$

 $condition \leftarrow (\mathbf{GPR}[r_s] = \mathbf{GPR}[r_t])$? true : false
 $T+1$: if condition then
 $\mathbf{PC} \leftarrow \mathbf{PC} + target$
endif



branch on not equal



命令書式 bne

$$r_t$$
, r_s , offset

説明 16ビットのオフセットを2ビット左詰めして32ビットに符号拡張した値を 遅延スロット内の命令のアドレスに加算して分岐ターゲット・アドレス を計算. 汎用レジスタrsの内容とrtの内容を比較し、2つの値が等しくな い場合には、1命令遅れでターゲット・アドレスに分岐

T: target
$$\leftarrow (offset_{15})^{14} || offset || 0^2$$


condition $\leftarrow (\mathbf{GPR}[r_s] \neq \mathbf{GPR}[r_t])$? true : false
T + 1: if condition then


T + 1: if condition then
$$\mathbf{PC} \leftarrow \mathbf{PC}$$
 + target endif

ジャンプ命令

- JAL
- JR
- JALR







命令書式 j target


説明 26ビットターゲット・アドレスを2ビット左詰めして、現在のプログラム・カウンタの上位4ビットと合成しジャンプ先のアドレスを計算. 計算されたアドレスに1命令遅れで無条件に分岐.

オペレーション

T: temp \leftarrow **PC**_{31..28} || target || 0^2



jump and link



命令書式 jal target

説明 26ビットターゲット・アドレスを2ビット左詰めして、現在のプログラム・カウンタの上位4ビットと合成しジャンプ先のアドレスを計算. 計算されたアドレスに1命令遅れで無条件に分岐. 遅延スロットの後の命令のアドレスはリンクレジスタ(\$31,\$ra)に格納.

オペレーション

T: $temp \leftarrow \mathbf{PC}_{31..28} \parallel target \parallel 0^2$

 $GPR[31] \leftarrow PC + 8$



jump register

31	26	25 2	1 20	16	15	11 ′	10	6 5		0
SPEC	CIAL	r_s	C)	0		0		JR	
6		5	5	5	5		5		6	

命令書式jr

説明 1命令遅れで汎用レジスタ r_s に格納されたアドレスへ無条件で分岐.

 r_s

オペレーション

T: temp \leftarrow **GPR**[r_s]



jump and link register

31 26	25 21	20 16	15 11	10 6	5 0
SPECIAL	r_s	0	r_d	0	JALR
6	5	5	5	5	6

命令書式 jalr r_d , r_s

説明 1命令遅れで汎用レジスタ r_s に格納されたアドレスへ無条件で分岐. 遅延スロットの後の命令のアドレスを汎用レジスタ r_d に格納. r_d が省略されている場合. r_d のデフォルト値は31.

オペレーション

T: temp \leftarrow **GPR**[r_s]


 $\mathbf{GPR}[r_d] \leftarrow \mathbf{PC} + 8$



LUI



load upper immediate



命令書式 lui

 r_t , immediate

説明 16ビット即値を16ビット左詰めにして0の16ビットと合成。この結果を 汎用レジスタ r_t に格納。

オペレーション

T: **GPR**[r_t] \leftarrow *immediate* || 0^{16}

転送命令

- MFHI
- MFLO



move from HI

31	26	25	16	15	11 10	6	5	0
SPEC	IAL	0		r_d		0	MFHI	
6		10		5	•	5	6	

命令書式 mfhi r_d

説明 特殊レジスタHIの内容を汎用レジスタ r_d にロード.

割込後で正しいオペレーションを保証するには、MFHI命令に続く2つの命令でHIレジスタを修正する命令(MULT, MULTU, DIV など)を使用しないようにする。

オペレーション

T: $GPR[r_d] \leftarrow HI$



move from LO

31 26	25 16	15 11	10 6	5 0
SPECIAL	0	r_d	0	MFLO
6	10	5	5	6


命令書式 mflo r_d

説明 特殊レジスタLOの内容を汎用レジスタ r_d にロード.

割込後で正しいオペレーションを保証するには、MFLO命令に続く2つの命令でLOレジスタを修正する命令(MULT, MULTU, DIV など)を使用しないようにする。

オペレーション


T: $GPR[r_d] \leftarrow LO$



SYSCALL



system call



命令書式 syscall

説明 システムコール・トラップを発生させ、制御を無条件で例外ハンドラに移す。

オペレーション

T: **PC** \leftarrow ExceptionHandler





操作コード(Opcode)

Opcode

28.. 26 (下位3ビット)

Š
لدً
位3
T T
\Box
29
:
31
ഗ

	0	1	2	3	4	5	6	7
0	SPECIAL		J	JAL	BEQ	BNE		
1	ADDI	ADDIU	SLTI	SLTIU	ANDI	ORI	XORI	LUI
2								
3								
4	LB			LW				
5	SB			SW				
6								
7								



3 (上位3ビット)

2

SPECIAL

2..0(下位3ビット)

	0	1	2	3	4	5	6	7
0	SLL		SRL	SRA	SLLV		SRLV	SRAV
1	JR	JALR			SYSCALL			
2	MFHI		MFLO					
3	MULT	MULTU	DIV	DIVU				
4	ADD	ADDU	SUB	SUBU	AND	OR	XOR	NOR
5			SLT	SLTU				
6								
7								

