情報工学実験 (ハードウェア実験) 報告書

PARTHENON による 32 ビットマイクロプロセッサの作成

学生番号: 09425566 提出者: 佐藤 佑太

提出日: 2015年7月27日 締切日: 2015年7月27日

概要

本稿では,情報工学実験(ハードウェア実験)において作成した、32 ビットマイクロプロセッサについてまとめる。

1 はじめに

本実験の目的は、ハードウェア記述言語と CAD ツールを利用したマイクロプロセッサの設計を通して、論理回路、コンピュータアーキテクチャ、およびコンピュータシステムに関する理解を深めることである。

本報告書では,ハードウェア記述言語と CAD ツールを用いた論理回路の設計と、32 ビットマイクロプロセッサの設計について報告する.

本報告書の構成は次のとおりである.まず2にて本実験で設計したプロセッサの概要について述べる.

- 3にて本実験における実施内容の状況報告を行う。
- 4では,アセンブリによって作成したプログラムの作成に関しての報告を行う。
- 5では,作成したプロセッサの設計に関して報告を行う。
- 6では,発展課題で取り組んだ課題について報告する。
- 7では,諸事項について検討を行い、それについての考察を記述する。
- 8では,設計の際に工夫した点や特に注力した点について報告する。
- 9では,本実験を通して、どこれまでから一層理解が深まった部分などについて記述する。
- 10 では,本実験の進捗状況報告ファイルを掲載する。
- 11 では,本実験で作成したアセンブリ言語プログラム、設計した SFL 記述、テスト用スクリプト、テスト結果、論理合成時の出力等のファイルの一覧を掲載する。

最後に12で,本報告のまとめと今後の課題を述べる。

2 設計したプロセッサの概要

ここでは,設計したプロセッサの概要について述べる.

2.1 サポートする命令セット

まず、本実験でサポートする命令セットを以下の表に示す。

表 1: サポートする命令一覧

	サポートする命令	サポートしない命令
算術論理演算	add, addu, addi, addiu, sub, subu, and,	mult, multu, div, divu
	andi, or, ori, xor, xori, nor	
比較	slt, sltu, slti, sltiu	
シフト	sll, srl, sra, sllv, srlv, srav	
ロートストア	lw, sw, lb, sb	
分岐	beq, bne	
ジャンプ	j, jr, jal, jalr	
データ転送	lui, mfhi, mflo	
例外,システムコール	syscall	

今回は掛け算、割り算の命令については時間が足りなかったため実装しないこととした。

3 実施状況の報告

ここでは,取り組んだ課題の実施状況について報告する。

3.1 報告内容に関する事項

私たちの班では、役割分担をせずにそれぞれがプログラムの作成を行った。そのため、各プログラムにおける個人の役割は 100 中全員がすべて 100 であると考えたため、表からは省略している。 課題の実施内容は、以下の表のようになっている。

表 2: 実施状況

設計課題番号	内容	実施
D-1	32 ビット加算器 add32 の設計	実施済み
D-2-1	カウンタの設計	実施済み
D-2-2	カウンタの設計	未実施
D-2-3	カウンタの設計	未実施
D-3	32 ビット ALU の 設計	実施済み
D-4	32 ビットシフタの設計	実施済み
E-1	32 ビット Carry Lookahead Adder の設	未実施
	計	
E-2	32 ビット整数乗算器の設計	未実施
E-3	32 ビット除算器の設計	未実施
5-1	5ビット比較器	実施済み
5-2	レジスタファイル	実施済み
5-3	メモリユニット	実施済み
6-1	p32プロセッサコア (マルチサイクル)	実施済み
E6-1	p32 プロセッサコアの改良	未実施
E6-2	乗算機能の実装	未実施
7-1	p32プロセッサコア (マルチサイクル v2)	実施済み
E7-1	p32 プロセッサコアの改良	未実施
E7-2	乗算機能の実装 (2)	未実施
8-1	p32プロセッサコア (パイプライン)	実施済み
E8-1	p32プロセッサコアの改良	未実施

4 プログラミング課題に関する報告

ここでは,アセンブリで実装したプログラミング課題3に関しての報告を行う。

5 プロセッサ設計課題に関する報告

ここでは,設計したプロセッサの概要について述べる.

5.1 設計課題 6-1

設計課題 6-1 では、......

実験レポートの報告内容に関する注意事項は次のとおりである.

1. 自分で文章を組み立てること.テキストや文献の文章を,一言一句をそのままコピー&ペーストしたのでは,モラル的に問題があるばかりか,自分のためにもまったく意味がない.

各サブモジュールを論理合成した結果、以下の表のような数値が得られた。

表 3: 論理合成で得られた諸量のまとめ

モジュール	最大遅延 (ns)	最大動作周波数 (MHz)	ゲート数	実装面積 (1000μm ²)	消費電力 (µW/MHz)	最大動作周波数で 動作時の消費電力
32 ビット加算器						
32 ピット ALU						
32 ビットシフタ						
5 ビット比較器						
レジスタファイル						
メモリユニット						
p32 プロセッサコア (マルチサイクル)						
p32 プロセッサコア (マルチサイクル v2)						
p32 プロセッサコア (バイプライン)						

6 追加課題や発展課題に関する報告

ここでは,設計したプロセッサの概要について述べる.

6.1 報告内容に関する事項

実験レポートの報告内容に関する注意事項は次のとおりである.

1. 自分で文章を組み立てること.テキストや文献の文章を,一言一句をそのままコピー&ペーストしたのでは,モラル的に問題があるばかりか,自分のためにもまったく意味がない.

7 検討・考察

ここでは,設計したプロセッサの概要について述べる.

7.1 報告内容に関する事項

実験レポートの報告内容に関する注意事項は次のとおりである.

1. 自分で文章を組み立てること.テキストや文献の文章を,一言一句をそのままコピー&ペーストしたのでは,モラル的に問題があるばかりか,自分のためにもまったく意味がない.

8 工夫した点や特に力を注いだ点

ここでは,設計したプロセッサの概要について述べる.

8.1 報告内容に関する事項

実験レポートの報告内容に関する注意事項は次のとおりである.

1. 自分で文章を組み立てること.テキストや文献の文章を,一言一句をそのままコピー&ペーストしたのでは,モラル的に問題があるばかりか,自分のためにもまったく意味がない.

9 本実験を実施して得られたこと

ここでは,設計したプロセッサの概要について述べる.

9.1 報告内容に関する事項

実験レポートの報告内容に関する注意事項は次のとおりである.

1. 自分で文章を組み立てること.テキストや文献の文章を,一言一句をそのままコピー&ペーストしたのでは,モラル的に問題があるばかりか,自分のためにもまったく意味がない.

10 進捗状況報告

この章では、設計課題の進捗状況を報告する。 設計内容の進捗は以下に掲載する。

(設計課題進捗状況)

グループ: B-10 学生番号: 09425566 氏 名: 佐藤佑太

最終更新: 2015-06-23(火) 18:00

		(2)		-	(3)		-	(4)			(5)		(6)		(7)	- 1	-	(8)			(9)	- 1
	1	5/2	6	1	6/2	2	-	6/9	- 1	1	6/	16		6,	/23	1 1	6	/30)	1	7/	7	1	1	7/1	4
課題	1	3 4	5	1	3 4	5	-	3 4	5	1	3 4	1 5 l	- 1	3	4 5	1 1	3	4	5	1	3 4	4 5	5	1	3 4	5
	-+-		+	-+-		+	+		+	-+			+-+			+-+			-+	-+-			-+-	-+-		+
(D-1)	١	<+'	Γ																							S>
(D-2-1	۱(<+t	tt	tttt	ttt	tt	T>																		
(D-2-2)																									
(D-2-3	۱(
(D-3)	1							<+	ttt'	Т																S>
(D-4)	1										<++	ttT														S>

(E-1)	1		
(E-2)	1		
(E-2)	1		
(5-1)	1	<+T S	;>
(5-2)	1	<+T S	;>
(5-3)	1	<++T>	
(6-1)	1	<++++ttttttttT S	;>
(E6-1)	1		
(E6-2)	1		
(7-1)	1	<++++tttttT S	;>
(E7-1)	1		
(E7-2)	1		
(8-1)	1	<+tttT S	>
(E8-1)	1		
	-+-	+-++-++-++	

(シンボルとその説明)

- < ... 着手
- + ... 実施(コーディング)
- t ... Seconds シミュレーション , デバッグ
- T ... Seconds シミュレーション , デバッグ 完了
- v ... Verilog HDL シミュレーション , デバッグ
- V ... Verilog HDL シミュレーション , デバッグ 完了
- S ... 論理合成
- > ... 完成
- * ... 実施(改良等)
- その他
- シンボルは半角文字で書くこと(全角文字は使わない)

(基本モジュールの設計)

(D-1) 【設計課題 2-1】~【設計課題 4-1】	32 ビット加算器 add32 の設計
(D-2-1)【設計課題 2-2】~【設計課題 4-2】	カウンタの設計 (2-1)
(D-2-2)【設計課題 2-2】~【設計課題 4-2】	カウンタの設計 (2-2)

11 作成した設計記述、プログラム等のリポジトリ名、ファイル名の 一覧

ここでは,作成したプログラム等に関する情報をまとめておく。

以下に、作成したアセンブリ言語プログラム、設計した SFL 記述、テスト用スクリプト、テスト結果、論理合成時の出力等のファイル名とそれらの置かれている場所の一覧を表にまとめておく。

表 4: プログラム一覧

設計課題番号	内容	実施
D-1	32 ビット加算器 add32 の設計	実施済み
D-2-1	カウンタの設計	実施済み

12 おわりに

本報告書では , について報告した . 本実験テーマの目的である (1) , (2) ... \cdots (n) ... は , それぞれ達成できた . また , により , であることがわかった . 今後の課題としては がある .

参考文献

- [1] 著者名, 文献のタイトル, (もしあればページ,), 出版社, 出版年.
- [2] 渡邊誠也,ハードウェア記述言語を用いたマイクロプロセッサの設計,情報工学実験テキスト, 岡山大学工学部情報工学科(2003)

付録

報告書本体部分に掲載するとわかりにくくなるものは、付録に掲載する、例えば、出力結果全体や SFL 記述のリストなどである、本文中に掲載したほうが、分かりやすい場合は本文中に掲載すべき であり、その場合でも掲載は必要最小限になるように努めるべきである。

A 4ビット ALUの SFL 記述

```
/* (alu4.sfl) */
1
    %i ''add4.h''
2
    %i ''alu4_func.def''
4
5
   module alu4 {
6
        input a<4>, b<4>; /* input date */
                           /* function */
7
        input func<3>;
                           /* output data */
8
        output out<4>;
9
        instrin enable;
10
11
        add4 adder;
12
13
        instruct enable alt {
14
           func == THAFUNC: out = a;
            func == THBFUNC: out = b;
15
16
            func == ANDFUNC: out = a & b;
17
            func == ORFUNC: out = a | b;
            func == XORFUNC: out = a @ b;
18
19
            func == NOTFUNC: out = ^a;
20
            func == ADDFUNC: out = adder.enable(a, b, 0b0).sum;
21
            func == SUBFUNC: out = adder.enable(a, ^b, 0b1).sum;
22
23
24 /* End of file (alu4.sfl) */
```

図 1: 4 ビット ALU の SFL 記述

B 表の例

表の例を表5と表6に示す 1 .

表を参照する際には,単に表を掲載するだけではなく「、表 5 に論理合成で得られた諸量をまとめた結果を示す」といった文章にて,参照している「表」が何を示しているのかを説明した後に,その詳細に関する説明が必要である.

 $^{^{-1}}$ 表の見出し (表題) は , 表の上に置く.一方 , 図の見出しは図の下に置く.

表 5: 論理合成で得られた諸量のまとめ

モジュール	最大遅延 (ns)	最大動作周波数 (MHz)	ゲート数	実装面積 (1000μm ²)	消費電力 (μW/MHz)	最大動作周波数で 動作時の消費電力
4 ビット加算器 4 ビット桁上げ先見加算器 8 ビット桁上げ先見加算器 16 ビット桁上げ先見加算器 4 ビット ALU 8 ビットシフタ 4 ビットカウンタ 10 進カウンタ 4 ビットアップダウンカウンタ						

表 6: マイクロプロセッサ p16 の設計状況

	モジュール	設計状況	
1.	16 ビット加算器	add16	(0) 未着手
2.	16 ビット実行ユニット	exec16	(1) 設計中
3.	レジスタファイル	reg16x8	(2) 動作確認済み
4.	増加器	inc16	(2) 動作確認済み
5.	メモリユニット	memunit	(2) 動作確認済み
6.	p16 トップモジュール	p16	(3) 設計完了
7.	p16 制御ユニット	p16_controller	(3) 設計完了

C 画像の取り込み

画像の取り込みの例を図 2 に示す.図 2 に示す画像は,画面に表示されるウィンドウを取り込んで,EPS ファイルとして保存したものを TeX に貼りつけたものである.画像の取り込み方法は C.1 にて具体的に説明する.

C.1 画像の取り込み方法

以下では,画面に表示されている画像(ウィンドウ)を EPS として保存する方法を説明する.

- 1. 取り込みたい図を画面に表示させ,ターミナルから gimp とタイプし,gimp を起動させる.
- 2. 「The GIMP」というタイトルのついたウィンドウの「ファイル」メニューから「取り込み」「画面取り込み...」を選択する.
- 3. 「画面取り込み」といタイトルのついたウィンドウが表示されるので,そのウィンドウにて適切に設定を行なった後に「了解」ボタンをクリックする.
- 4. カーソルが十字にかわるので,取り込みたいウィンドウの上でクリックする.すると,取り込まれたウィンドウの画像が表示される.
- 5. 取り込まれた画像ウィンドウの上にカーソルをあわせ,右クリックを押し「ファイル」メニューの「別名で保存」を選択する.

- 6. 保存先とファイル名を指定して「了解」ボタンをクリックする.ファイル名の最後を.eps としておくと,自動的に EPS ファイルとして保存される.
- 7. 保存された EPS ファイルを報告書の TeX ソースから読み込むことで,報告書に画像(画面)を張り付けることができる.




図 2: 4 ビットカウンタをシミュレーションした際の信号波形