

Modélisation Transactionnelle des Systèmes sur Puces en SystemC Ensimag 3A — filière SLE Grenoble-INP Usage of TLM Platforms Matthieu Moy (transparents originaux : Jérôme Cornet) Matthieu.Moy@imag.fr 2011-2012

Outline Reminder (?): Usage of TLM platforms TLM for HW Verification TLM for SW Development TLM for Architecture Exploration : Performance Evaluation





Planning approximatif des séances Introduction : les systèmes sur puce Introduction: modélisation au niveau transactionnel (TLM) Introduction au C++ Présentation de SystemC, éléments de base Communications haut-niveau en SystemC Modélisation TLM en SystemC TP1: Première plateforme SystemC/TLM Utilisations des plateformes TLM TP2 (1/2): Utilisation de modules existants (affichage) TP2 (2/2): Utilisation de modules existants (affichage) Notions Avancé en SystemC/TLM TP3 (1/3) : Intégration du logiciel embarqué TP3 (2/3): Intégration du logiciel embarqué TP3 (3/3): Intégration du logiciel embarqué Intervenant extérieur : Laurent Maillet-Contoz (ST) Perspectives et conclusion Matthieu Moy (Matthieu.Moy@imag.fr)



- Fast (100X to 10000X acceleration compared to RTL)
- Lightweight modeling effort
- Same functionality (bit-accurate)



Verification of an RTL IP

- Testing an IP
 - ► Run a test pattern on the RTL IP
 - ► Run the same test pattern on the TLM IP
 - Compare
- What is a test-case
 - Often, 1 test-case = 1 piece of software (triggers read and write on the IP)



TLM and Verification

- SystemC/TLM provides the tool to
 - ▶ build the test environment
 - build reference models for IPs and platforms
 - ► generate test-patterns (Using the SCV library)
- Benefits over specific solutions
 - ► Cheap
 - ► The same language is used by various people



Reminder: principles of TLM Model what the software needs, and only that Model Behavior Address map ► Architecture Abstract away ► Micro-architecture

Details of protocols

2 ways to Integrate Software

- Instruction Set Simulator (ISS)
 - ► Compile the software for the target CPU
 - ► Load and interpret the binary
- Native Wrapper
 - ► Compile the embedded software for the host CPU
 - Link it against the platform
 - ► Consider it as a SystemC process



Problems to be Solved with Native Wrappers

- Integration in the TLM platform?
 - ► Several solutions : #include (ugly), shared libraries,...
- Transactions generated by CPU?
 - Memory access in embedded SW
 - ► Others... (see later)
- Interrupt management
 - How to interrupt the execution of embedded software




SystemC implementation (for TLM simulation)

Bus access

```
void write_mem(addr_t addr, data_t data)
   socket.write(addr, data);
data_t read_mem(addr_t addr)
   data_t data = 0;
   socket.read(addr, data);
   return data;
```



Interface of a CPU (= Low level API for Software) int main(int argc, char **argv) oid __FIO FIO_Handler() write_mem(DMA_BASE_ADDR, 0x01); __IRQ IRQ_Handler() ARM 9



A solution : One API, multiple implementations

- Hardware Abstraction Layer (HAL)
- Usage of the HAL API in the embedded software

 - Constraint imposed to programmers
 Portable API: defined both for SystemC and real chips.
 - One primitive for each operation to perform that is different for SystemC and the real platform.
- First example : access to the bus (Memory and other target components)

void write_mem(addr_t addr, data_t data); data_t read_mem(addr_t addr);

Question

Will we see all memory accesses?




Native implementation (for ISS simulation and the final chip)

Bus accesses

```
void write_mem(addr_t addr, data_t data)
   volatile data_t *ptr = addr;
data_t read_mem(addr_t addr)
   volatile data_t *ptr = addr;
   return *ptr;
```



Deuxième problème : les interruptions Question En quoi le code lié aux interruptions est-il différent du reste? Pas de primitive pour gérer les interruptions en C ou C++ Dépendant de l'architecture cible (primitives assembleur, ...) Au moins trois façons de gérer les interruptions : * ISR = Interrupt Service Routine void irq_handler(void) { ... } ★ polling : while (!condition) { /* nothing */ } ★ Attente explicite (instruction assembleur, appel système, ...) Ça ne va pas marcher « tel quel » : ★ Le polling ferait une boucle infinie sans rendre la main * L'attente explicite ne compilera même pas en général Question Matthieu Moy (Matthieu.Moy@imag.fr) Modélisation TLM



Inconvénients de l'emballage natif

- Pas de support de l'assembleur
 - Compilation native impossible
 - Identification des communications?

Mais alors, comment faire?

- Pas de visilibité des « autres » transactions
 - Accès à la pile
 - Accès au tas
 - ► Accès instructions (fetch)
- Analyse de performance très difficile (comment ?)



Utilisation

- En pratique : exécutable indépendant intégré par un emballage SystemC
 - ► Exécution sous forme d'un processus indépendant
 - ► Transformations des accès mémoires en transactions
 - Retransmission des interruptions à l'ISS
- Inconvénient : émulation ⇒ très lent

Matthieu Moy (Matthieu.Moy@imag.fr)

Emballage natif: Les interruptions

- Solution possible : dans l'API
 - ► Une primitive pour « rendre la main, et attendre arbitrairement »,

```
while (!condition) {
 cpu_relax();
```

► Une primitive pour attendre une interruption, wait_for_irq():

```
programmer_timer();
wait for irg();
printf("Le timer a expire\n");
/\star code hautement pas robuste, l'interruption
   pourrait venir de n'importe ou. */
```



Les interruptions (l'API pour la vraie puce)

- Il faut aussi implémenter l'API pour la vrai puce, pour que le logiciel tourne sans modifications sur le SoC.
- cpu_relax() (rendre la main):

```
void cpu_relax() {
/* Rien. Sur la puce, le temps passe de toutes
   facons. Selon la puce, on peut/doit diminuer
   la priorite du processus, vider le cache pour
   s'assurer qu'on lit une valeur fraiche... */ }
```

• wait_for_irq() (attendre une interruption):

```
void wait_for_irq() {
/* specifique a la puce cible.
  Peut-etre une instruction assembleur
   dediee, peut-etre du polling, ... */ }
```


• ... et on enregistre int_handler() comme traitant d'interruption.



Présentation

- Simulateur de jeu d'instructions ou Instruction Set Simulator (ISS)
 - ► Émule les instructions d'un processeur donné
 - Simule éventuellement la microarchitecture (pipeline, caches, etc.)
- Plusieurs niveaux de fidélité à l'exécution
 - ► Instruction accurate
 - Cycle accurate
 - ► Cycle callable...





```
Simplest ISS: Binary Interpreter
pc=0;
while(true) {
     ir=read(pc);
     pc+=sizeof(ir);
     switch(CODOP(ir)) {
         case ADD:
              regs[OP2(ir)] = regs[OP1(ir)]
                             + regs[OP2(ir)];
             break;
         case SUB: // ...
         case JMP:
             pc = ...; break;
         default: abort();
     wait (period);
Matthieu Moy (Matthieu.Moy@imag.fr)
```

More advanced ISS: Dynamic Translation Techniques

- JIT (Just-In-Time) compiler Target→Bytecode→Host
- Compile basic blocks as it reaches them (⇒ compile once, execute many times)
- Examples :
 - QEmu (Open Source, work needed to connect to SystemC)
 - ► SimSoC (research project, open-source)
 - OVP: Open Virtual Platform (Proprietary, commercially supported)
 - ► Many other modern "fast ISS"
- Still slower than native simulation (but can be faster than real chip)



OS Emulation (1/2)

- Émulation du système d'exploitation (OS Emulation)
 - ► Rien à voir avec l'émulation en général...
- Objectifs
 - Simulation rapide
 - Intégration transparente du logiciel embarqué
 - Production des transactions dans la plateforme...



Questions

- Rôle du temps en SystemC?
 - wait (temps) change l'ordre des actions en SystemC
 - ▶ Mélange entre mesure du temps et fonctionnalité
- Rôle du temps en TLM?
 - Exécution correcte du logiciel embarqué non dépendante du
 - temps... (robustesse)
 Fonctionnement correct d'une plateforme non dépendant du temps?
 - * Synchro par le temps : mauvaise pratique !
 - * Mais... notion de temps fonctionnel
 - ► Analyse d'architecture ?

Example: MicroBlaze ISS (TP3)

- MicroBlaze = Xilinx "Softcore" (FPGA only)
- Pure C++ ISS available, open-source
 - ► Provides a step () method to execute one run of the loop,
 - \blacktriangleright Communicates with the outside world with <code>getDataRequest()</code> , setDataResponse(), setIrq(), ...

⇒ you don't have to code it

• Wrapped in an SC_MODULE connected to an ensitlm socket &

```
while(true) {
    // do read/write on the bus as needed
    m_iss.step();
    wait (period);
⇒ you will have to code it
```

Problème

• Intégration de logiciel tournant sur un système d'exploitation?

Solution ISS

- Fonctionne...
- ...mais très lent

Solution emballage natif

- Nécessité de compiler l'OS pour la machine de simulation
- Portions de l'OS bas niveaux en assembleur...
- Correspondance appels bas niveaux/transactions?



OS Emulation (2/2)

- Exemple : Linux
 - ► Portage « SystemC/C++ TLM » des fonctions du noyau
 - ► Compilation du logiciel embarqué pour la machine de simulation
 - ► Résultats :

Technique	Time for boot
ISS	3 min
Native	less than 3 s




PV/PVT: présentation

- Besoin conflictuels en TLM
- Timed/Untimed, Granularité...


- Le temps n'a pas de signification
- Communications gros grain
- Utilisation : Développement du logiciel


- Temps précis induits par la microarchitecture
- Communications à la taille du bus
- Utilisation : Évaluation d'Architecture





Matthieu Moy (Matthieu.Moy@imag.fr)


Matthieu Moy (Matthieu.Moy@imag.fr)























Besoins industriels & Recherche

Besoins

- ► Réutilisation du modèle PV dans un modèle PVT
- ► Comportement correct fonctionnellement
- ► Comportement temporel réaliste (modélisation fine et rapide de la microarchitecture)

Recherche


- ► Que mettre dans PV et PVT?
- ► Comment garantir par construction que PVT se comporte comme PV fonctionnellement?
- ► Modèles formels abstraits (représentation de PV+T)
 - → outils théoriques pour trouver et garantir les propriétés voulues



Different Levels of Timing Precision

- Cycle accurate (BACA)
- ullet Approximately-timed (AT pprox PVT) : Tries to be timing-accurate.
- ullet Loosely-timed (LT pprox PV) : Doesn't target timing accuracy, but can use time to work (e.g. timers)
- Purely untimed : Purely asynchronous execution, nothing relies on timing.





PVT In Practice Today

- No perfect solution exist
- Precise timing requires
 - ► Important modeling effort
 - ► Slower simulation compared to PV
 - ⇒ Cost/benefit not as good as PV
- Some people prefer RTL (+ Co-simulation)

