Modélisation Transactionnelle des Systèmes sur Puces en SystemC Ensimag 3A — filière SLE Grenoble-INP

Éléments de base

Matthieu Moy (transparents originaux de Jérôme Cornet)

Matthieu.Moy@imag.fr

2011-2012

### Sommaire

- Présentation
- SystemC : Fondamentaux
- 3 SystemC : Modèle d'exécution, scheduler



### Motivations (2/2)

- Conception système : tout un monde de langages...
  - ► Handel C (Celoxica)
  - SystemVerilog (Accellera, Synopsys)
  - SpecC (UC Irvine)
  - ► Ptolemy (Berkeley).
- Besoins du monde industriel
  - Langage (re)connu
  - ► Supporté par les vendeurs d'outils (CAD vendors)
  - ► Indépendant d'un vendeur ou d'une université en particulier



### SystemC: versions

- Petit historique
  - 2000 : SystemC 1.0 (RTL)
  - 2001 : SystemC 2.0 (Communications abstraites)
  - ➤ 2004 : Débuts de la bibliothèque TLM OSCI
  - ► Mars 2007 : SystemC 2.2 (meilleur support TLM, etc.)

    ► Juin 2008 : TLM 2.0
- Futur : norme IEEE révisée (très bientôt ?)
  - ► Contrôle des processus (suspend/resume, ...) pour modélisation des OS
  - Cannaux primitifs « Thread-safe »
  - ► TLM 2.0 intégré au standard

### Planning approximatif des séances

- Introduction : les systèmes sur puce
- Introduction: modélisation au niveau transactionnel (TLM)
- Introduction au C++
- Présentation de SystemC, éléments de base
- Communications haut-niveau en SystemC Modélisation TLM en SystemC
- TP1: Première plateforme SystemC/TLM
- Utilisations des plateformes TLM
- TP2 (1/2): Utilisation de modules existants (affichage)
- TP2 (2/2): Utilisation de modules existants (affichage)
- Notions Avancé en SystemC/TLM
- TP3 (1/3) : Intégration du logiciel embarqué
- TP3 (2/3): Intégration du logiciel embarqué
- TP3 (3/3): Intégration du logiciel embarqué Intervenant extérieur : Laurent Maillet-Contoz (ST)
- Perspectives et conclusion



Matthieu Moy (Matthieu.Moy@imag.fr) Modélisation TLM

Motivations (1/2)

- VHDL, Verilog standardisés (IEEE 1076-xxxx, IEEE 1364-xxxx)
- Langage de conception système :
  - Plusieurs niveaux d'abstraction (> RTL)
     Intégration matériel et logiciel

  - Spécification exécutable
  - Simulation rapide



### SystemC



- Proposition de Synopsys, Cadence et CoWare
- Langage... ou bibliothèque?
- Concrètement
  - ► Ensemble de classes C++
  - ► Noyau de simulation (scheduler)
- Open source (licence type BSD)
- Standardisé
  - ► Open SystemC Initiative (OSCI)
  - ► IEEE 1666 (Décembre 2005)
  - ► Révision prévue en 2011




## SystemC: contenu


Organisation


Methodology-Specific Libraries Master/Slave library, etc.	Layered Libraries  Verification library  TLM library, etc.
Primitive signal, fifo, mutes	Channels x, semaphore, etc.
Structural elements	Data Types
	4-valued logic
modules	
modules ports	Bits and Bit Vectors
ports	Bits and Bit Vectors
ports interfaces	Bits and Bit Vectors Arbitrary Precision Integers Fixed-point types
ports interfaces channels	Bits and Bit Vectors Arbitrary Precision Integers Fixed-point types n simulation








Temps simulé Vs « Wall-Clock Time »













```
{
    // attributs de la classe
    ...
    // methodes de la classe
    SC_CTOR(Additionneur);
    ...
};

• SC_MODULE(nommodule): macro pour
```

SC\_MODULE (nommodule): macro pour struct nommodule : public sc\_module



Matthieu Moy (Matthieu.Moy@imag.fr)

Modélisation TLM

11-2012 < 18 /

### Modules: instanciation

• Instanciation d'un module (objet C++)

```
#include "systemc.h"
#include "Additionneur.h"
int sc_main(int argc, char **argv)
   Additionneur add1("Composant1");
  return 0;
```

- On retrouve le nom pour chaque composant
- Autres paramètres de construction ?

Matthieu Moy (Matthieu.Moy@imag.fr)

### Connexions simples (1/2)

```
• Ports de base : sc_in<type>, sc_out<type>,
  sc inout<type>
```

- Connexions entre ports : sc\_signal<type>
- Exemple :

```
SC_MODULE (Add8bits)
    // attributs de la classe
   sc_in<sc_uint<8> > a, b; // entrees additionneur
sc_out<sc_uint<8> > c; // sorties additionneur
    // attention aux bons espaces entre signes ">"
    // methodes de la classe
   SC_CTOR(Add8bits);
};
```



### **Processus**

- Modélisation de circuits électroniques : besoin de concurrence
- Deux formes de parallélisme :
  - Découpage en composants
  - ► Différents processus à l'intérieur des composants
- Noyau de simulation SystemC
  - ► Choix du scheduling non préemptif
  - Les processus décident quand rendre la main
- Besoin de deux ingrédients :
  - ► Atomicité
  - « Rendre la main »



Matthieu Moy (Matthieu.Moy@imag.fr) Modélisation TLM 2011-2012

### SC METHOD: exemple combinatoire (1/2)

• Exemple additionneur Add8bits (déclaration complète) :

```
SC_MODULE (Add8bits)
   // attributs de la classe
   sc_in<sc_uint<8> > a, b; // entrees additionneur
   sc_out<sc_uint<8> > c;
                              // sorties additionneur
   // methodes de la classe
   SC_CTOR (Add8bits);
   void calcul(); // point d'entree de la SC_METHOD
   // pour l'instant, c'est une methode C++ normale
```



### Modules: implémentation

• Déclaration « manuelle » du constructeur (fichier .h)

```
SC_MODULE (ComposantP) {
   // cf transparent sur les processus
// Les deux lignes suivantes remplacent SC_CTOR.
   SC_HAS_PROCESS (ComposantP);
   ComposantP(sc_module_name name, int parametre);
```

Implémentation du constructeur (fichier .cpp)

```
#include "ComposantP.h"
ComposantP::ComposantP(sc_module_name name,
                       int parametre)
    : sc_module(name) {
```



### Connexions simples (2/2)

• Exemple de connections : additionneur 3 opérandes

```
int sc_main(int argc, char **argv)
   Add8bits add1("Add1"), add2("Add2"); sc_signal<sc_uint<8> > s("s");
   add1.c.bind(s); // peut etre abrege add1.c(s)
   add2.a.bind(s);
                                Add1
   return 0;
                                                    Add2
```

### SC METHOD: présentation

- Processus à exécution atomique (pas de wait)
- Création et exécution à la suite d'un événement
- Exemples d'événements
  - ► Changement de valeur d'un signal
  - Fronts montants, descendants
  - Événements utilisateurs (classe sc\_event)
- Ensemble des événements déclenchant une SC\_METHOD : liste de sensibilité



### SC\_METHOD: exemple combinatoire (2/2)

• Exemple additionneur Add8bits (implémentation) :

```
// fichier Add8bits.cpp
#include "Add8bits.h"
Add8bits::Add8bits(sc_module_name nom) : sc_module(nom)
   SC METHOD (calcul);
                        // calcul devient une SC_METHOD
   sensitive << a << b; // qui se "reveille" quand
                          // a ou b change.
// execution de calcul a chaque changement de a ou b
void Add8bits::calcul()
   c.write(a.read() + b.read());
   // peut s'ecrire c = a + b;
```

```
SC_METHOD: exemple séquentiel (1/3)

Sensibilité sur fronts: monport.pos() et monport.neg()
Exemple: Compteur 8 bits

SC_MODULE (Compteur)

{

// attributs de la classe
sc_in<bool> clk; // entree horloge
sc_in<bool> reset; // remise a zero

sc_out<sc_uint<8> > count; // valeur

// methodes de la classe
SC_CTOR(Compteur);


void calcul(); // point d'entree de la SC_METHOD

};

Matthieu Moy (Matthieu.Moy@imag.fr)

Moddisation TLM 2011-2012 < 27/48 >
```

# 



```
SC_METHOD: exemple séquentiel (2/3)

• Exemple: Compteur 8 bits (suite)

Compteur::Compteur(sc_module_name nom): sc_module(nom)

{
    SC_METHOD(calcul);
    sensitive << clk.pos();
    sensitive << reset;
}

void Compteur::calcul()

{
    if (reset.read() == true)
        count.write(0);
    else if (clk.posedge())
    {
        count.write(count.read() + 1);
    }
}

Mattheu Moy (Mattheu Moy@imag.fr)

Modélisation TLM 2011-2012 < 28/49>
```

```
SC_THREAD: présentation

Processus général, non atomique
Par défaut: exécution au démarrage de la simulation

Rendre la main »:
Attente de temps: wait (duree)
Attente sur événement: wait (evenement)

Exemple: module de test

Testbench::Testbench(sc_module_name nom)
: sc_module(nom)

SC_THREAD(genClk);
SC_THREAD(genReset);

Matthieu Moy (Matthieu Moy@imag fr)

Moddication TLM

2011-2012 < 30/49>
```

```
SC_THREAD: attente sur du temps (1/2)

• Exemple: module de test (génération de reset)


void Testbench::genReset()
{
    reset.write(false);
    wait(2,SC_NS);
    reset.write(true);
    wait(5,SC_NS);
    reset.write(false);
}

Matthieu Moy (Matthieu.Moy@imag.fr)

Modélisation TLM

2011-2012 < 32/49 >
```

```
Instanciation complète
 int sc_main(int, char**)
    Compteur
                             compteur("Compteur");
    Testbench
                             testbench ("Testbench");
    sc_signal<bool>
                             sclk, sreset;
    sc_signal<sc_uint<8> > scount;
    testbench.clk(sclk);
    testbench.reset(sreset);
    testbench.count(scount);
    compteur.clk(sclk);
    compteur.reset(sreset);
    compteur.count(scount);
    sc_start(500, SC_NS); // penser a demarrer la simu!
    return 0;
Matthieu Moy (Matthieu.Moy@imag.fr)
```



Exercice

### SystemC Scheduler: The Agenda

- List of "things to do later",
- Executing process usually program events in the future,
- When nothing more is to be done in the present, go to the next thing to do in the future.



# SC\_THREAD: attente sur événement (2/3) • Exemple précédent en utilisant des événements • Génération du reset: void Testbench::genReset() { reset.write(false); wait(2,SC\_NS); reset.write(true); wait(5,SC\_NS); reset.write(false); // notification de l'evenement reset\_finished.notify(); } Matthieu Moy (Matthieu.Moy@imag.fr) Modélisation TLM 2011-2012 < 36/49 >




### Parallelism in SystemC

- One global timescale,
- SystemC contains a scheduler,
- Scheduler manages a list of processes and an agenda.



SystemC Scheduler : List of Processes





Matthieu Moy (Matthieu.Moy@imag.fr)


Modélisation TLM

< 43 / 4

Matthieu Moy (Matthieu.Moy@imag.fr)

Modélisation TLN

11-2012 < 42



### Why an Update Phase?

- Possible approaches :
  - Physical circuit: the carry propagates, the last signals might
  - oscillate briefly and stabilize.

    Synchronous languages: static data-dependency
    - Needs more work in the compiler
    - Forbids some constructs that would still have worked (if statements, separate compilation problem, ...)
  - $\blacktriangleright \ \, \mathsf{SystemC/VHDL/...} : \delta\text{-cycles}$ 

    - Evaluate all the processes in any order,
      Re-run the processes whose input changed until stabilization.




### $\delta$ -cycles and TLM

- $\bullet$   $\,\delta\text{-cycles}$  mostly come from the RTL world
- Can be used to model complex zero-time behavior
- $\bullet$  Usually bad practice  $\Rightarrow$  don't rely on them



### Why an Update Phase?

• Example : *n* bit adder in RTL :



- Each cell executes  $o_i = x_i \text{ xor } y_i, c_{i+1} = x_i \cdot y_i,$
- Data-dependency!



# $\delta$ -Cycle and Update Phase

- ullet Most actions take effect at the end of the  $\delta$ -cycle :

  - port.write(value);,
    event.notify(SC\_ZERO\_TIME);,
  - ► wait(SC\_ZERO\_TIME);,
- ullet Order of execution within the  $\delta$ -cycle *should* not matter,
- Exercise : what does a self-loop on a not-gate do?



### Conclusion sur cette partie

- Mécanismes de modélisation RTL
- Partie non RTL : testbench... comme en VHDL!
- Éléments de base aussi utilisés par la suite
- Synthétisabilité
  - ▶ SC\_METHOD sans allocation de pointeurs
  - Utilisation des types appropriés (bool, sc\_logic...)
     Quelques outils commerciaux :
  - - ⋆ CoCentric SystemC Compiler (Synopsys) (abandonné, puis ressuscité)
  - Nepsys (Prosilog)
     Cynthesizer (Forte Design Systems)
  - Utilité ?

