Modélisation Transactionnelle des Systèmes sur Puces en SystemC Ensimag 3A — filière SLE Grenoble-INP

Introduction du cours

Matthieu Moy (transparents originaux : Jérôme Cornet)

Matthieu.Moy@imag.fr

2011-2012



Organisation concrète

- EnsiWiki :
 - http://ensiwiki.ensimag.fr/index.php/TLM
- Supports de cours sur GitHub :

http://github.com/moy/cours-tlm

- ▶ git clone
- git pull
- Possibilité de travailler à plusieurs sur les squelettes (cf. EnsiWiki)



Sommaire

- Systèmes sur Puce (SoC)
- Modélisation au niveau transactionnel



Quelques exemples

Lecteurs MP3



Besoins techniques

- Mini ordinateur (interface utilisateur)
- Codecs (décodage/encodage) audio (MP3, etc.)
- Pilotage de disque dur
- Périphériques (USB, IEEE 1394...)
- Autonomie



Objectifs et place du cours dans ACE

Cours lié

• Conception et exploration d'architectures, multi-coeurs, réseaux sur puces (F. Pétrot, S. Mancini)

Objectifs

- Une vue sur le haut du flot de conception
- Différents niveaux d'abstractions
- Exemple concret : modélisation transactionnelle
- Pratique sur un outil utilisé par les industriels : SystemC



Planning approximatif des séances

- Introduction : les systèmes sur puce
- Introduction: modélisation au niveau transactionnel (TLM)
- Introduction au C++
- Présentation de SystemC, éléments de base
- Communications haut-niveau en SystemC
- Modélisation TLM en SystemC
- TP1 : Première plateforme SystemC/TLM
- Utilisations des plateformes TLM
- TP2 (1/2): Utilisation de modules existants (affichage)
- TP2 (2/2): Utilisation de modules existants (affichage)
- Notions Avancé en SystemC/TLM
- TP3 (1/3): Intégration du logiciel embarqué
- TP3 (2/3): Intégration du logiciel embarqué
- TP3 (3/3): Intégration du logiciel embarqué
- Intervenant extérieur?
- Perspectives et conclusion



Évolution des besoins du grand public












Quelques exemples

Téléphones portables




Besoins techniques


- Mini ordinateur (interface utilisateur, applications embarquées)
- Traitement de Signal (technologie de transmission)
- Périphériques (USB, Capteur CCD)
- Autonomie






















Microprocesseurs

- CPU (Central Processing Unit) : processeur généraux
 - ► Fonctions : contrôle, interface utilisateur, traitements légers
 - ► Exemples : ARM9, ST20, SH4, Leon mais pas Intel Pentium 4 !...
- DSP (Digital Signal Processor)
 - ► Fonctions : Traitement du signal, calculs complexes ► Exemples : Ti TMS320C55x, etc.
- Processeurs VLIW (Very Long Instruction Word)
 - ► Fonctions : traitement multimédia
 - ► Exemples : ST210...
- Supports de la partie logicielle du système







Mémoires

Composants des SoC (non exhaustif)


- ROM, RAM, Flash...
 - ► Souvent hors du SoC
- Dans la puce :
 - ► Contrôleur(s) mémoires
 - ► Petites mémoires internes
 - ► Mémoires caches, « fifo » (tampons/files d'attente)
- Fonctions
 - ► Stockage temporaire (RAM)
 - ► Programme interne (ROM), possibilité de mise à jour (Flash)
 - Stockage (Flash)



Composants utilitaires

- DMAC (Direct Memory Access Controller)
 - Transferts mémoires/mémoires, mémoires/périphériques
 Décharge le CPU (pas d'attente liée aux transferts)
- Timer, RTC (Real-Time Clock)
 - ► Mesure de l'écoulement du temps
 - Utilisations :
 - * Contrôle du nb d'images par secondes
 - ★ Programmation de délais d'expiration
 ★ Utilisation par OS Temps Réel
- Contrôleur d'interruptions (ITC)
 - ► Centralisation de tous les signaux d'interruptions
 - ► Informations sur l'émetteur de l'interruption





Entrées/Sorties (1/2)

- GPIO (General Purpose Inputs/Outputs)

 - programmation/lectures de broches du circuit
 Utilisation : lectures de boutons, clavier simple
- Composants ports série
 - ► UART (Universal Asynchronous Receiver/Transmitter) : port
 - ▶ SSP (Synchronous Serial Port) : port série haute vitesse
 - ► Utilisation : branchement de composants externes,
- Contrôleurs LCD (numérique)



Parties analogiques

- Générations d'horloges, reset...
- ADC, DAC (Analog/Digital Converter) : entrées/sorties analogiques
 - Audio
 - Vidéo
 - Commandes d'actionneurs
 - Capteurs



Composants dédiés

- Accélération d'une fonction particulière
 - Serait trop lent en logiciel!
 - Compromis

 - ★ Complexité★ Accélération
 - Consommation
 - ★ Flexibilité
- Plusieurs possibilités de réalisation :
 - ▶ 100% matérielle * ex : Décodeurs Vidéos « câblés »

 - ► Semi-matérielle
 - ★ Utilisation d'un cœur de processeur pour simplifier le

 - * ex : Décodeurs audios, traitements plus difficiles à câbler



Réseau d'interconnection (interconnect)


- Principal moyen de communication entre composants
- Bus partagés
 - ► Communications par plages mémoires
 - Arbitrage des communications
 - ► Un peu analogue aux bus « PC » actuels mais


 - ★ Pas de connectique★ Basse consommation
 - Paramètres : vitesse, largeur.
 - ► exemple : AmbaBus (ARM) AHB, APB, AXI...
- Networks-on-Chip (NoC)
 - ► Réseau complexe construit en fonction des besoins du SoC
 - ► exemple : STBus


Entrées/Sorties (2/2)

- Pilotage de bus de périphériques
 - ► IDE/ATA...
 - ★ Disque dur interne★ DVD
 - ► USB
 - * Host : branchement de périphériques externes
 - * Peripheral : branchement à un ordinateur
 - ▶ IEEE 1394 aka FireWire (camescopes numériques, ...)
 - ★ Camescopes numériques★ Liaisons haute vitesse
- Composants RF
 - ► Bluetooth
 - ► GPS

 - ► GSM...







Le logiciel (embarqué)

- Plusieurs logiciels sur architectures différentes
 - ► Mélange SH4, ARM, ST...
 - Endianess différentes
 - ► Problèmes techniques d'ordre de boot
 - ▶ Problèmes de synchronisations
- Communications de base : accès au bus et interruptions
- Partie génie logiciel
 - ▶ Utilisation d'OS multitâche/temps réel : Linux, OS/20, Windows CE.
 - ► Factorisation du code bas niveau dans des pilotes (drivers)
 - ► Couche supplémentaire au dessus de l'OS : le middleware





Problèmes de conception



Complexité croissante de conception

- Circuits à assembler énormes
 - ► Multiples éléments complexes : processeurs, réseau d'interconnection..
 - Parfois plusieurs mini-SoC dans le SoC (sous-ensembles simples CPU+DMA+Mémoire)
 - ▶ Évolution possible vers le massivement multiprocesseur
- VHDL/Verilog suffisent difficilement...
- ullet Pas de révolution type « niveau porte ightarrow RTL » pour l'instant



Coût d'une erreur

Bug dans le logiciel

- Mise à jour du firmware
- Pas forcément acceptable partout... (difficulté pour l'utilisateur, systèmes critiques)

Bug dans le matériel

- Fabrication de nouveaux masques
- Exemple de coût :

0.25 μm	0.13 μm	65 nm
10 000 \$	30 000 \$	75 000 \$
12	25	40
120 000 \$	750 000 \$	3 M\$
	10 000 \$ 12	10 000 \$ 30 000 \$ 12 25

Exemple de structure logicielle





Complexité croissante de conception

- Nombre de transistors : + 50% par an (Moore)
- Productivité en conception : + 30% par an ⇒ « Design Gap »
- Besoin incessant de nouvelles techniques de conception



Durée du cycle de développement

- Évolution rapide
- Dates à ne pas manquer (Noël, nouvel an chinois, ...)
- vendable!
- ⇒ Le « Time to market » est aussi important que la main d'œuvre totale.



Coût d'une erreur

Bug dans le matériel (suite)

- Circuit déjà fabriqué : recherche d'un contournement (workaround)
- Valable en technologie ASIC
- SoC FPGA
 - ARM Excalibur: ARM 922 (200 MHz) + FPGA APEX 20KE
 - Xilinx Virtex 4 : PowerPC 405 (450 MHz) + FPGA +
 - Là encore, mise à jour limitée



Problèmes de conception Vitesse de simulation

- ► Simulation du SoC niveau RTL : plusieurs heures, voire iours.
- ex : Encodage et décodage d'une image en MPEG 4 = 1 h en simulation RTL
- Impossibilité de tester le(s) logiciel(s) embarqué(s) à ce niveau
- Moins de temps disponible pour valider le système...
 Développement séparé des différents blocs
 Quelques solutions couramment pratiquées :
- - Cosimulation
 - Émulation matérielle



Problèmes d'intégration

Fonctionnelle


- ▶ Développement séparé des composants, réutilisation
- Aucune garantie de fonctionnement
- ▶ Problèmes de compatibilité plus complexes qu'électroniques

Performances

- Adéquation d'un ensemble de composants pour réaliser une tâche dans un temps donné
- ▶ Dépendences non fonctionnelles complexes




Retour sur le flot de conception • Bas du flot de conception (vu en 2A) 3 principaux niveaux d'abstraction VHDL, Verilog **RTL** Synthesis, Optimization Gate level Netlist Place & Route Masks Layout Bitstream



Problèmes de conception

- Intégration tardive du logiciel
 - ► Cycles de développements longs
 - ► Incompatible avec le time to market ► Découverte tardive de bugs dans le matériel



Problèmes de validation

- Conformité du système à la spécification ?
- Spécification de plus en plus complexes
 - ► Normes MPEG x, H264, ...
 - ► Formats informatiques divers
 - ► Interprétation parfois erronée
- Format de la spécification ?



Niveau supérieur : Cycle Accurate (1/2)

- Objectif: simulation rapide
- Caractéristiques
 - ► Précis au cycle d'horloge près
 - ► Précis au niveau données (bit true)
 - Écriture libre du modèle interne des composants (C, C++...)



Niveau supérieur : Cycle Accurate (2/2)


Utilisation


- ► Modèles de remplacement pour simulations RTL
- Ex : modèles de processeurs...

Inconvénients


- Non synthétisable (référence = RTL)
- ► Effort de modélisation important















Éléments nécessaires


- Possibilité d'actions lectures/écritures
- Plages d'adresses
- Mémoires
- Bancs de registres
- Interruptions




ed moy (wattheu.woy@imag.ir) wodelisation i EM




Composants Séparation en fonction des communications Fusion de composants communiquant en dehors du réseau d'interconnection Règle non absolue (fonction des besoins et des types de communications disponibles) Possibilité de hiérarchie Simulation indépendante de chaque composant : → concurrence A + B A + B A + B Orensals Interconnect Schéma de conception TLM Orensals Interconnect A + B Orensals Interconnect A + B Orensals Interconnect A + B Orensals Interconnect Schéma de conception TLM Orensals Interconnect Schéma de conception A + B Orensals Interconnect A + B Orensals Interconnect Schéma de conception TLM Orensals Interconnect Schéma de conception









Ports de communication (transactions) • Deux types de ports (de façon générale) • Initiateurs (initiator, master) * « Émetteurs » des transactions • Cible (target, slave) * « Répondent » aux transactions * Partie passive d'un composant * Association port cible ↔ plage d'adresse • Analogie avec le réseau • initiateur ≈ client • cible ≈ serveur • M Rien à voir avec la distinction lecture/écriture! • Exemple : HELLY HIERAND HIE







Modélisation interne d'un composant

• Liberté de codage... mais respect du niveau d'abstraction!

Partie « initiateur »

- Transactions générées réalistes
 - Mêmes adresses
 - Données précises

Partie « cible »

- Mémoires
 - Respect de la taille du données
 - Endianess
- Bancs de registres
 - Adresses relatives des différents registres
 - Actions associées
 - → Contrat d'utilisation du composant



Matthieu Moy (Matthieu.Moy@imag.fr) Modélisation TLM

Insertion du logiciel embarqué (1/2)

Exemple de bancs de registres (DMAC ARM)

See Interrupt Status Register on page 3-10

See Interr page 3-11

See Interrupt Terminal Count Status Register on page 3-10

See Interrupt Error Status Register on page 3-11

See Interrupt Error Clear Register on page 3-12

See Enabled Channel Register on page 3-14

See Software Burst Request Register on page 3-14

See Software Single Request Register on page 3-15

See Raw Interrupt Terminal Count Status Register on page 3-13

See Raw Error Interrupt Status Register on page 3-13

0x00

Туре

RO

wo

RO

RO

RO 0x00

R/W 0x0000

R/W 0x0

0x018

0x020

- « Emballage » autour du code (wrapper)
- Interface

DMACIntStatus

DMACIntTCStatu

DMACIntTCClear

DMACIntErrorStatus

DMACRawIntTCStatus

DMACRawIntErrorStatus

DMACIntErrClr

DMACEnbldChns

DMACSoftBRea

DMACSoftSRec

- Accès mémoire via un bus de données
- port initiateur
- ► Entrée(s) interruptions
- ► Dépendant du modèle de processeur...
- traitement



Exemple de mode d'emploi de registre (DMAC ARM)

3.4.10 Software Single Request Register

The read/write DMACSoftSReq Register, with address offset of 6x024, enables DMA single requests to be generated by software. You can generate a DMA request for each source by writing a 1 to the corresponding register bit. A register bit is cleared when the transaction has completed. Writing 0 to this register has no effect. Reading the register indicates the sources that are requesting single DMA transfers. You can generate a request from either a peripheral or the software request register. Figure 3-10 shows the bit assignments for this register.



Figure 3-10 DMACSoftSReq Register bit assignments


Table 3-11 lists the bit assignments for this register.

Table 3-11 DMACSoftSReq Register bit assig

Bits Name		Function			
[31:16]	-	Read undefined. Write as zero.			
[15:0]	SoftSReq	Software single request.			



Insertion du logiciel embarqué (2/2)




Comparaison avec les autres niveaux (1/2)

TLM vs. Algorithmique

- Découpage de l'algorithme en blocs indépendants
- Validation du fonctionnement en parallèle
- Aspect composant
 - Réutilisation
 - Hiérarchie de composants
- Partitionnement

Question

• Communication d'une valeur entière x entre les processeurs ?



Question



Comment faire? Faut-il ajouter des composants?




Comparaison avec les autres niveaux (2/2)

TLM vs. Cycle accurate


- Vitesse de simulation
 - Écriture libre de l'intérieur du composant
 - Communications abstraites
 - Comportement asynchrone
 - Dépend de l'implémentation!
- Précision des données
- Modélisation facile : réutilisation du code de niveau AL





Synthèse

- Synthèse comportementale : pas en industrie
 - Quelques essais : MathLab/Simulink → RTL, C → RTL, ...
 Nécessité d'un niveau d'abstraction bien défini



Apports de TLM

- Écriture du code embarqué possible en avance de phase!
 - Vitesse de simulation
 Facilité de modélisation
- Debuggage de l'intégration des composants
- Nouveau niveau de référence
 - ▶ Moyen de communications entre monde du hard et monde
 - ► Référence disponible en avance de phase
- Analyse d'architecture

