

БГУИР

Кафедра ЭВМ

Отчет по лабораторной работе №2

Тема: «Проектирование функциональных узлов последовательного типа на языке VHDL в среде Vivado»

Выполнил:

студент группы 250504 Казаченко П.Е.

Проверил:

ассистент каф. ЭВМ _____ Шеменков В.В.

Минск

2025

1. Цель работы

Цели работы:

1. Приобрести навыки проектирования функциональных узлов последовательного типа (автоматов с памятью) на языке VHDL.
2. Приобрести навыки структурного описания устройств на языке VHDL.

2. Исходные данные

В соответствии с полученным вариантом задания разработать на языке VHDL триггер, используемый в функциональном узле последовательного типа по выданному варианту. Для его моделирования разработать тестовое воздействие. Тестовое воздействие можно реализовать с помощью встроенного графического редактора. Выполнить поведенческое (Behavioral Simulation) моделирование работы заданного триггера.

В соответствии с полученным вариантом задания на базе триггера, разработанного в первой части лабораторной работы, реализовать на языке VHDL функциональный узел последовательного типа. Описание функционального узла должно быть выполнено в структурном виде, то есть отражать структуру, а не поведение данного устройства.

Для реализованного функционального узла последовательного типа разработать по возможности полное тестовое воздействие и провести поведенческое (Behavioral Simulation) моделирование его работы. Данное тестовое воздействие должно проверять (моделировать) работу заданного устройства во всех режимах его работы.

3. Теоретические сведения

Согласно варианту №9 необходимо разработать регистр, соответствующий логической схеме, представленной на рисунке 3.1.




Рис. 3.1 – Заданная по варианту последовательная схема
Функциональная таблица разрабатываемой последовательной схемы
представлена на рисунке 3.2.

FUNCTION TABLE (SN74)																	
MODE	INPUTS								I/O PORTS								OUTPUTS
	CLR	S1	S0	OE1†	OE2†	CLK	SL	SR	A/Q A	B/Q B	C/Q C	D/Q D	E/Q E	F/Q F	G/Q G	H/Q H	
Clear	L	X	L	L	L	X	X	X	L	L	L	L	L	L	L	L	L
	L	H	H	X	X	X	X	X	X	X	X	X	X	X	X	X	L
Hold	H	L	L	L	L	X	X	X	Q A0	Q B0	Q C0	Q D0	Q E0	Q F0	Q G0	Q H0	Q A0
	H	X	X	L	L	L	X	X	Q A0	Q B0	Q C0	Q D0	Q E0	Q F0	Q G0	Q H0	Q A0
Shift Right	H	L	H	L	L	↑	X	H	H	Q An	Q Bn	Q Cn	Q Dn	Q En	Q Fn	Q Gn	H
	H	L	H	L	L	↑	X	L	H	Q An	Q Bn	Q Cn	Q Dn	Q En	Q Fn	Q Gn	Q Gn
Shift Left	H	H	L	L	L	↑	H	X	Q Bn	Q Cn	Q Dn	Q En	Q Fn	Q Gn	Q Hn	H	Q Bn
	H	H	L	L	L	↑	L	X	Q Bn	Q Cn	Q Dn	Q En	Q Fn	Q Gn	Q Hn	L	Q Bn
Load	H	H	H	X	X	↑	X	X	a	b	c	d	e	f	g	h	a

Рис. 3.2 – Функциональная таблица разрабатываемой последовательной
схемы

4. Выполнение работы

В соответствии с вариантом №3 задания, используя таблицу истинности и анализ работы последовательной схемы было описано устройство на языке описания аппаратуры VHDL.

4.1. Листинг кода триггера

```

-----
-- Company:
-- Engineer:
--

```

```
-- Create Date: 23.09.2025 23:07:11
-- Design Name:
-- Module Name: dtrigger - Behavioral
-- Project Name:
-- Target Devices:
-- Tool Versions:
-- Description:
--
-- Dependencies:
--
-- Revision:
-- Revision 0.01 - File Created
-- Additional Comments:
--
```

```
-----

library IEEE;
use IEEE.STD_LOGIC_1164.ALL;

-- Uncomment the following library declaration if using
-- arithmetic functions with Signed or Unsigned values
--use IEEE.NUMERIC_STD.ALL;

-- Uncomment the following library declaration if instantiating
-- any Xilinx leaf cells in this code.
--library UNISIM;
--use UNISIM.VComponents.all;

entity dtrigger is
    Port(
        c : in STD_LOGIC;
        d : in STD_LOGIC;
        r : in STD_LOGIC;
        q : out STD_LOGIC;
        qn : out STD_LOGIC
    );
end dtrigger;

architecture Behavioral of dtrigger is
    signal q_reg : STD_LOGIC := '0';
begin
    process(c, r)
    begin
        if r = '0' then
            q_reg <= '0';
        elsif (c'event and c = '1') then
            q_reg <= d;
        end if;
    end process;

    q <= q_reg;
    qn <= not q_reg;

end Behavioral;
```

4.2. Листинг кода регистра

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
```

```

entity registers is
  Port (
    S0   : in  std_logic;
    S1   : in  std_logic;
    SR   : in  std_logic;
    SL   : in  std_logic;
    CLK  : in  std_logic;
    CLR  : in  std_logic;
    OE1  : in  std_logic;
    OE2  : in  std_logic;
    A_in : in  std_logic;
    B_in : in  std_logic;
    C_in : in  std_logic;
    D_in : in  std_logic;
    E_in : in  std_logic;
    F_in : in  std_logic;
    G_in : in  std_logic;
    H_in : in  std_logic;
    A_out : out std_logic;
    B_out : out std_logic;
    C_out : out std_logic;
    D_out : out std_logic;
    E_out : out std_logic;
    F_out : out std_logic;
    G_out : out std_logic;
    H_out : out std_logic
  );
end registers;

architecture Behavioral of registers is
  component dtrigger
    Port(
      c : in STD_LOGIC;
      d : in STD_LOGIC;
      r : in STD_LOGIC;
      q : out STD_LOGIC;
      qn : out STD_LOGIC
    );
  end component;

  signal D_A, D_B, D_C, D_D, D_E, D_F, D_G, D_H : STD_LOGIC;
  signal Q_A, Q_B, Q_C, Q_D, Q_E, Q_F, Q_G, Q_H : STD_LOGIC;
  signal nQ_A, nQ_B, nQ_C, nQ_D, nQ_E, nQ_F, nQ_G, nQ_H : STD_LOGIC;
  signal output_enable : STD_LOGIC;

begin

  output_enable <= OE1 AND OE2;

  FF0 : dtrigger port map (c => CLK, d => D_A, r => CLR, q => Q_A, qn
=> nQ_A);
  FF1 : dtrigger port map (c => CLK, d => D_B, r => CLR, q => Q_B, qn
=> nQ_B);
  FF2 : dtrigger port map (c => CLK, d => D_C, r => CLR, q => Q_C, qn
=> nQ_C);
  FF3 : dtrigger port map (c => CLK, d => D_D, r => CLR, q => Q_D, qn
=> nQ_D);
  FF4 : dtrigger port map (c => CLK, d => D_E, r => CLR, q => Q_E, qn
=> nQ_E);
  FF5 : dtrigger port map (c => CLK, d => D_F, r => CLR, q => Q_F, qn
=> nQ_F);
  FF6 : dtrigger port map (c => CLK, d => D_G, r => CLR, q => Q_G, qn
=> nQ_G);

```

```

FF7 : dtrigger port map (c => CLK, d => D_H, r => CLR, q => Q_H, qn
=> nQ_H);

-- Логика D-сигналов с использованием отдельных входов
D_A <= (SR AND S0 AND NOT S1) OR
        (S1 AND NOT S0 AND Q_B) OR
        (S1 AND S0 AND A_in) OR
        (NOT S1 AND NOT S0 AND Q_A);

D_B <= (Q_A AND S0 AND NOT S1) OR
        (S1 AND NOT S0 AND Q_C) OR
        (S1 AND S0 AND B_in) OR
        (NOT S1 AND NOT S0 AND Q_B);

D_C <= (Q_B AND S0 AND NOT S1) OR
        (S1 AND NOT S0 AND Q_D) OR
        (S1 AND S0 AND C_in) OR
        (NOT S1 AND NOT S0 AND Q_C);

D_D <= (Q_C AND S0 AND NOT S1) OR
        (S1 AND NOT S0 AND Q_E) OR
        (S1 AND S0 AND D_in) OR
        (NOT S1 AND NOT S0 AND Q_D);

D_E <= (Q_D AND S0 AND NOT S1) OR
        (S1 AND NOT S0 AND Q_F) OR
        (S1 AND S0 AND E_in) OR
        (NOT S1 AND NOT S0 AND Q_E);

D_F <= (Q_E AND S0 AND NOT S1) OR
        (S1 AND NOT S0 AND Q_G) OR
        (S1 AND S0 AND F_in) OR
        (NOT S1 AND NOT S0 AND Q_F);

D_G <= (Q_F AND S0 AND NOT S1) OR
        (S1 AND NOT S0 AND Q_H) OR
        (S1 AND S0 AND G_in) OR
        (NOT S1 AND NOT S0 AND Q_G);

D_H <= (Q_G AND S0 AND NOT S1) OR
        (S1 AND NOT S0 AND SL) OR
        (S1 AND S0 AND H_in) OR
        (NOT S1 AND NOT S0 AND Q_H);

A_out <= Q_A when output_enable = '1' else 'Z';
B_out <= Q_B when output_enable = '1' else 'Z';
C_out <= Q_C when output_enable = '1' else 'Z';
D_out <= Q_D when output_enable = '1' else 'Z';
E_out <= Q_E when output_enable = '1' else 'Z';
F_out <= Q_F when output_enable = '1' else 'Z';
G_out <= Q_G when output_enable = '1' else 'Z';
H_out <= Q_H when output_enable = '1' else 'Z';

end Behavioral;

```

4.3. Листинг кода тест-борда триггера

```

-----
-----
-- Company:
-- Engineer:
--

```

```

-- Create Date: 23.09.2025 23:31:38
-- Design Name:
-- Module Name: tb_dtrigger - Behavioral
-- Project Name:
-- Target Devices:
-- Tool Versions:
-- Description:
--
-- Dependencies:
--
-- Revision:
-- Revision 0.01 - File Created
-- Additional Comments:
--
-----

```

```

-----

library IEEE;
use IEEE.STD_LOGIC_1164.ALL;

-- Uncomment the following library declaration if using
-- arithmetic functions with Signed or Unsigned values
--use IEEE.NUMERIC_STD.ALL;

-- Uncomment the following library declaration if instantiating
-- any Xilinx leaf cells in this code.
--library UNISIM;
--use UNISIM.VComponents.all;

entity tb_dtrigger is
end tb_dtrigger;

architecture Behavioral of tb_dtrigger is
    component dtrigger
        Port (
            c : in  std_logic;
            d : in  std_logic;
            r : in  std_logic;
            q : out std_logic;
            qn : out std_logic
        );
    end component;

    signal c : std_logic := '0';
    signal d : std_logic := '0';
    signal r : std_logic := '1';
    signal q : std_logic;
    signal qn : std_logic;
begin
    UUT : dtrigger port map (
        c => c,
        d => d,
        r => r,
        q => q,
        qn => qn
    );

    c <= not c after 10 ns;

    stim : process
    begin
        r <= '0';

```

```

        wait for 15 ns;
        r <= '1';

        d <= '1';
        wait for 40 ns;

        d <= '0';
        wait for 40 ns;

        d <= '1';
        wait for 40 ns;

        r <= '0';
        wait for 20 ns;
        r <= '1';

        wait for 100 ns;
        wait;
    end process;
end Behavioral;

```

4.4. Листинг кода тест-борда счетчика

```

library IEEE;
use IEEE.STD_LOGIC_1164.ALL;

entity registers is
    Port (
        S0    : in  std_logic;
        S1    : in  std_logic;
        SR    : in  std_logic;
        SL    : in  std_logic;
        CLK   : in  std_logic;
        CLR   : in  std_logic;
        OE1   : in  std_logic;
        OE2   : in  std_logic;
        A_in  : in  std_logic;
        B_in  : in  std_logic;
        C_in  : in  std_logic;
        D_in  : in  std_logic;
        E_in  : in  std_logic;
        F_in  : in  std_logic;
        G_in  : in  std_logic;
        H_in  : in  std_logic;
        A_out : out std_logic;
        B_out : out std_logic;
        C_out : out std_logic;
        D_out : out std_logic;
        E_out : out std_logic;
        F_out : out std_logic;
        G_out : out std_logic;
        H_out : out std_logic
    );
end registers;

architecture Behavioral of registers is
    component dtrigger
    Port(
        c : in STD_LOGIC;
        d : in STD_LOGIC;
        r : in STD_LOGIC;
        q : out STD_LOGIC;
    );
    end component;

```



```

        qn : out STD_LOGIC
    );
end component;

signal D_A, D_B, D_C, D_D, D_E, D_F, D_G, D_H : STD_LOGIC;
signal Q_A, Q_B, Q_C, Q_D, Q_E, Q_F, Q_G, Q_H : STD_LOGIC;
signal nQ_A, nQ_B, nQ_C, nQ_D, nQ_E, nQ_F, nQ_G, nQ_H : STD_LOGIC;
signal output_enable : STD_LOGIC;

begin

    output_enable <= OE1 AND OE2;

    FF0 : dtrigger port map (c => CLK, d => D_A, r => CLR, q => Q_A, qn =>
nQ_A);
    FF1 : dtrigger port map (c => CLK, d => D_B, r => CLR, q => Q_B, qn =>
nQ_B);
    FF2 : dtrigger port map (c => CLK, d => D_C, r => CLR, q => Q_C, qn =>
nQ_C);
    FF3 : dtrigger port map (c => CLK, d => D_D, r => CLR, q => Q_D, qn =>
nQ_D);
    FF4 : dtrigger port map (c => CLK, d => D_E, r => CLR, q => Q_E, qn =>
nQ_E);
    FF5 : dtrigger port map (c => CLK, d => D_F, r => CLR, q => Q_F, qn =>
nQ_F);
    FF6 : dtrigger port map (c => CLK, d => D_G, r => CLR, q => Q_G, qn =>
nQ_G);
    FF7 : dtrigger port map (c => CLK, d => D_H, r => CLR, q => Q_H, qn =>
nQ_H);

    -- Логика D-сигналов с использованием отдельных входов
    D_A <= (SR AND S0 AND NOT S1) OR
            (S1 AND NOT S0 AND Q_B) OR
            (S1 AND S0 AND A_in) OR
            (NOT S1 AND NOT S0 AND Q_A);

    D_B <= (Q_A AND S0 AND NOT S1) OR
            (S1 AND NOT S0 AND Q_C) OR
            (S1 AND S0 AND B_in) OR
            (NOT S1 AND NOT S0 AND Q_B);

    D_C <= (Q_B AND S0 AND NOT S1) OR
            (S1 AND NOT S0 AND Q_D) OR
            (S1 AND S0 AND C_in) OR
            (NOT S1 AND NOT S0 AND Q_C);

    D_D <= (Q_C AND S0 AND NOT S1) OR
            (S1 AND NOT S0 AND Q_E) OR
            (S1 AND S0 AND D_in) OR
            (NOT S1 AND NOT S0 AND Q_D);

    D_E <= (Q_D AND S0 AND NOT S1) OR
            (S1 AND NOT S0 AND Q_F) OR
            (S1 AND S0 AND E_in) OR
            (NOT S1 AND NOT S0 AND Q_E);

    D_F <= (Q_E AND S0 AND NOT S1) OR
            (S1 AND NOT S0 AND Q_G) OR
            (S1 AND S0 AND F_in) OR
            (NOT S1 AND NOT S0 AND Q_F);

    D_G <= (Q_F AND S0 AND NOT S1) OR
            (S1 AND NOT S0 AND Q_H) OR

```

```

(S1 AND S0 AND G_in) OR
(NOT S1 AND NOT S0 AND Q_G);

D_H <= (Q_G AND S0 AND NOT S1) OR
(S1 AND NOT S0 AND SL) OR
(S1 AND S0 AND H_in) OR
(NOT S1 AND NOT S0 AND Q_H);

A_out <= Q_A when output_enable = '1' else 'Z';
B_out <= Q_B when output_enable = '1' else 'Z';
C_out <= Q_C when output_enable = '1' else 'Z';
D_out <= Q_D when output_enable = '1' else 'Z';
E_out <= Q_E when output_enable = '1' else 'Z';
F_out <= Q_F when output_enable = '1' else 'Z';
G_out <= Q_G when output_enable = '1' else 'Z';
H_out <= Q_H when output_enable = '1' else 'Z';

end Behavioral;

```

5. Выполнение поведенческого моделирования разработанных устройств

Результат проведения моделирования триггера представлен на рисунке 5.1.




Рис. 5.1 – Результат моделирования триггера

Результат проведения моделирования счетчика представлен на рисунке 5.2.




Рис. 5.2 – Результат моделирования регистра

6. Выводы

В процессе выполнения работы были приобретены навыки проектирования функциональных узлов последовательного типа (автоматов с памятью) и структурного описания устройств на языке VHDL, а также изучен принцип работы атрибутов в языке описания аппаратуры VHDL.