

БГУИР

Кафедра ЭВМ

Отчет по лабораторной работе №4

Тема: «Разработка и реализация цифровых устройств на базе макетной
платы Artix-7»

Выполнил:

студент группы 250504 Казаченко П.Е.

Проверил:

ассистент каф. ЭВМ _____ Шеменков В.В.

Минск

2025

1. Цель работы

Цели работы:

1. Изучить полный цикл проектирования цифровых устройств на базе ПЛИС с использованием САПР Vivado.
2. Получить навыки проектирования и отладки цифровых устройств на базе ПЛИС.

2. Исходные данные

На базе своего варианта функционального узла последовательного типа, разработанного во второй лабораторной работе, спроектировать и реализовать на базе макетной платы одно из следующих устройств.

1. Счетчик, увеличивающийся (уменьшающийся) на 1 с частотой, заданной преподавателем. При этом в качестве компонента обязательно использовать счетчик, разработанный в лабораторной работе №2. Выходы данного счетчика подключить к выводам микросхемы FPGA, соединенным со светодиодами, а управляющие входы счетчика – к выводам микросхемы FPGA, подключенным к переключателям.

2. Регистр, сохраняющий значения с частотой, заданной преподавателем. В качестве компонента обязательно использовать регистр, разработанный в лабораторной работе №2. Выходы регистра соединить с выводами микросхемы FPGA, подключенными к светодиодам, а управляющие входы – с выводами микросхемы FPGA, подключенными к переключателям.

Для разработанного устройства создать тестовое воздействие и выполнить его функциональное (поведенческое) моделирование.

Выполнить синтез спроектированного устройства. При необходимости внести коррективы в его описание.

Провести функциональное моделирование описания устройства, полученного после его синтеза.

Выполнить реализацию (получение физического описания) устройства на базе микросхемы Artix-7.

Провести временное моделирование полученного описания устройства и добиться его корректной работы. При необходимости внести изменения в описание проектируемого устройства.

Сгенерировать файл конфигурационной последовательности для микросхем FPGA и FLASH-памяти.

Выполнить программирование микросхемы на макетной плате и убедиться в корректной работе спроектированного устройства.

3. Теоретические сведения

Согласно варианту №9, в лабораторной работе №2 необходимо было разработать регистр, соответствующий логической схеме, представленной на рисунке 3.1.




Рис. 3.1 – Логическая схема регистра

Функциональная таблица данного регистра представлена на рисунке 3.2.

FUNCTION TABLE (SN74)																
MODE	INPUTS								I/O PORTS							
	CLR	S1	S0	OE1†	OE2†	CLK	SL	SR	A/Q _A	B/Q _B	C/Q _C	D/Q _D	E/Q _E	F/Q _F	G/Q _G	H/Q _H
Clear	L	X	L	L	L	X	X	X	L	L	L	L	L	L	L	L
	L	L	X	L	L	X	X	X	L	L	L	L	L	L	L	L
	L	H	H	X	X	X	X	X	X	X	X	X	X	X	X	X
Hold	H	H	L	L	L	X	X	X	Q _{A0}	Q _{B0}	Q _{C0}	Q _{D0}	Q _{E0}	Q _{F0}	Q _{G0}	Q _{H0}
Shift Right	H	L	H	L	L	↑	X	H	L	Q _{An}	Q _{Bn}	Q _{Cn}	Q _{Dn}	Q _{En}	Q _{Fn}	Q _{Gn}
Shift Left	H	H	L	L	L	↑	H	X	Q _{Bn}	Q _{Cn}	Q _{Dn}	Q _{En}	Q _{Fn}	Q _{Gn}	Q _{Hn}	L
Load	H	H	H	X	X	↑	X	X	a	b	c	d	e	f	g	h

Рис. 3.2 – Функциональная таблица регистра

4. Выполнение работы

В соответствии с вариантом №9 задания, используя ранее описанное в лабораторной работе №2 устройство необходимо реализовать топ-модуль, а также такой модуль как делитель частоты, для реализации частоты, заданной преподавателем.

4.1. Топ-модуль

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;

entity circuit is
    Port (
        ledsmain: out std_logic_vector(3 downto 0);
        ledsboard: out std_logic_vector(3 downto 0);
        pushbuttons: in std_logic_vector(4 downto 0);
        dipswitch: in std_logic_vector(3 downto 0);
        --clock diff pair
        sysclk_p: in std_logic;
        sysclk_n: in std_logic
    );
end circuit;

architecture Behavioral of circuit is
    component registers is
        Port (
            S0 : in std_logic;
            S1 : in std_logic;
            SR : in std_logic;
            SL : in std_logic;
            CLK : in std_logic;
            CLR : in std_logic;
            OE1 : in std_logic;
            OE2 : in std_logic;
            A_in : in std_logic;
            B_in : in std_logic;
            C_in : in std_logic;
            D_in : in std_logic;
            E_in : in std_logic;
            F_in : in std_logic;
            G_in : in std_logic;
            H_in : in std_logic;
            A_out : out std_logic;
            B_out : out std_logic;
            C_out : out std_logic;
            D_out : out std_logic;
            E_out : out std_logic;
            F_out : out std_logic;
            G_out : out std_logic;
            H_out : out std_logic
        );
    end component;

    component ibufds
        port (
            i, ib : in std_logic;
            o : out std_logic
        );
    end component;

    component DIVIDER is
        port (
            CLK_IN : in STD_LOGIC;
            CLK_OUT : out STD_LOGIC
        );
    end component;

    signal CLOCK, NOT_CLOCK, innerQH, innerQHl : std_logic;
```

```

        signal CLK_NO_DIV : std_logic;
begin
    NOT_CLOCK <= not(CLOCK);

    buffds: ibufds port map (
        i => sysclk_p,
        ib => sysclk_n,
        o => CLK_NO_DIV
    );

    div: DIVIDER port map (
        CLK_IN => CLK_NO_DIV,
        CLK_OUT => CLOCK
    );

    -- Регистры
    regs: registers port map (
        S0 => dipswitch(1),
        S1 => dipswitch(2),
        SR => not(pushbuttons(0)),
        SL => not(pushbuttons(1)),
        CLK => CLOCK,
        CLR => '0',
        OE1 => '0',
        OE2 => '0',
        A_in => dipswitch(0),
        B_in => '0',
        C_in => '0',
        D_in => '0',
        E_in => '0',
        F_in => '0',
        G_in => '0',
        H_in => '0',
        A_out => ledsmain(0),
        B_out => ledsmain(1),
        C_out => ledsmain(2),
        D_out => ledsmain(3),
        E_out => ledsboard(0),
        F_out => ledsboard(1),
        G_out => ledsboard(2),
        H_out => innerQH
    );

    ledsboard(3) <= ((innerQH and not(dipswitch(0))) or (innerQH1 and
dipswitch(0)));

end Behavioral;

```

4.2. Делитель частоты

```

-----
-----
-- Company:
-- Engineer:
--
-- Create Date: 29.09.2025 13:41:40
-- Design Name:
-- Module Name: divider - Behavioral
-- Project Name:
-- Target Devices:
-- Tool Versions:
-- Description:

```

```
--
-- Dependencies:
--
-- Revision:
-- Revision 0.01 - File Created
-- Additional Comments:
--
```

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;

-- Uncomment the following library declaration if using
-- arithmetic functions with Signed or Unsigned values
--use IEEE.NUMERIC_STD.ALL;

-- Uncomment the following library declaration if instantiating
-- any Xilinx leaf cells in this code.
--library UNISIM;
--use UNISIM.VComponents.all;

entity DIVIDER is
    Port ( CLK_IN : in STD_LOGIC;
           CLK_OUT : out STD_LOGIC);
end DIVIDER;

architecture Behavioral of DIVIDER is
    signal i: integer := 0;
    signal temp: std_logic := '0';

    constant divide_value: integer := 200000000;
begin
    process (CLK_IN)
    begin
        if CLK_IN' event and CLK_IN = '1' then
            if (i = divide_value) then
                i <= 0;
                temp <= not temp;
            else i <= i + 1;
            end if;
        end if;
    end process;

    CLK_OUT <= temp;
end Behavioral;
```

4.3. Top.xdc

```
# LEDs on AC701 main board
set_property PACKAGE_PIN M26 [get_ports ledsmain[0]]
set_property IOSTANDARD LVCMOS33 [get_ports ledsmain[0]]
set_property PACKAGE_PIN T24 [get_ports ledsmain[1]]
set_property IOSTANDARD LVCMOS33 [get_ports ledsmain[1]]
set_property PACKAGE_PIN T25 [get_ports ledsmain[2]]
set_property IOSTANDARD LVCMOS33 [get_ports ledsmain[2]]
set_property PACKAGE_PIN R26 [get_ports ledsmain[3]]
set_property IOSTANDARD LVCMOS33 [get_ports ledsmain[3]]

# LEDs on external board
set_property PACKAGE_PIN F25 [get_ports ledsboard[0]]
```

```

set_property IOSTANDARD LVCMOS25 [get_ports ledsboard[0]]
set_property PACKAGE_PIN G25 [get_ports ledsboard[1]]
set_property IOSTANDARD LVCMOS25 [get_ports ledsboard[1]]
set_property PACKAGE_PIN G26 [get_ports ledsboard[2]]
set_property IOSTANDARD LVCMOS25 [get_ports ledsboard[2]]
set_property PACKAGE_PIN H26 [get_ports ledsboard[3]]
set_property IOSTANDARD LVCMOS25 [get_ports ledsboard[3]]

# Pushbuttons
set_property PACKAGE_PIN P6 [get_ports pushbuttons[0]]
set_property IOSTANDARD LVCMOS15 [get_ports pushbuttons[0]]
set_property PACKAGE_PIN R5 [get_ports pushbuttons[1]]
set_property IOSTANDARD SSTL15 [get_ports pushbuttons[1]]
set_property PACKAGE_PIN U6 [get_ports pushbuttons[2]]
set_property IOSTANDARD SSTL15 [get_ports pushbuttons[2]]
set_property PACKAGE_PIN U5 [get_ports pushbuttons[3]]
set_property IOSTANDARD SSTL15 [get_ports pushbuttons[3]]
set_property PACKAGE_PIN T5 [get_ports pushbuttons[4]]
set_property IOSTANDARD SSTL15 [get_ports pushbuttons[4]]

# DIP switches
set_property PACKAGE_PIN R8 [get_ports dipswitch[0]]
set_property IOSTANDARD SSTL15 [get_ports dipswitch[0]]
set_property PACKAGE_PIN P8 [get_ports dipswitch[1]]
set_property IOSTANDARD SSTL15 [get_ports dipswitch[1]]
set_property PACKAGE_PIN R7 [get_ports dipswitch[2]]
set_property IOSTANDARD SSTL15 [get_ports dipswitch[2]]
set_property PACKAGE_PIN R6 [get_ports dipswitch[3]]
set_property IOSTANDARD SSTL15 [get_ports dipswitch[3]]

# System clock 200 MHz
set_property PACKAGE_PIN R3 [get_ports sysclk_p]
set_property IOSTANDARD LVDS_25 [get_ports sysclk_p]
set_property PACKAGE_PIN P3 [get_ports sysclk_n]
set_property IOSTANDARD LVDS_25 [get_ports sysclk_n]

```

5. Выполнение поведенческого моделирования счетчика

Результат выполнения моделирования работы счетчика представлен на рисунке 5.1.




Рис. 5.1 – Результат моделирования регистра

6. Выводы

В ходе работы был изучен полный цикл проектирования цифровых устройств на базе ПЛИС с использованием САПР Vivado, включая моделирование, синтез, размещение, а также программирование. Получены практические навыки проектирования цифровых схем, что подтверждает достижение поставленных целей и формирует основу для дальнейшей работы с программируемой логикой.