



Technische
Universität
Braunschweig



Informatik für Ingenieure – VL 11

Letztes Mal:

Speicher

Einführung Mikrorechner

Heute:


Mikrorechner

Adressierung

Typische Befehle

Teile des heutigen Vortrags basiert auf der Vorlesungen von
Prof. H Michalik (TU Braunschweig)

Mikrorechner




Die ‚von Neumann‘ Architektur

11.4

Im Jahre 1945 hat der Mathematiker **John von Neumann** eine Architektur vorgeschlagen, deren Grundstruktur die Computertechnik bis heute geprägt hat. Die von Neumann Architektur ist ein Schaltungskonzept zur Realisierung **universeller Rechner**

von Neumann'scher
Universalrechenautomat



Mikrorechner- Übersicht


11.5

Die CPU besteht aus dem Befehls- und Rechenwerk.

Das **Befehlswerk** (auch Steuerwerk genannt) organisiert den Speicherzugang zu Befehlen und Daten, entschlüsselt die Befehle und löst die Fortschaltung zum nächsten Befehl und die einzelnen Operationen aus.

Das **Rechenwerk** ist eine autonome Ablaufsteuerung z.B. für die Bearbeitung arithmetischer Operationen, das mit dem Befehlsablaufnetz kommuniziert.

Beide Werke sind dem Prinzip nach Schaltwerke nach Kapitel 3, die man allgemein als Mikroprogrammsteuerwerke bezeichnet.



von Neumann vs. einfache Maschine

11.6

Wie unterscheidet sich die von Neumann'sche Computer Architektur von einer einfachen Rechenmaschine?

Die Wahl des nächsten Befehls kann von dem aktuellen Ergebnis aus der ALU abhängen:

Konditionalabfragen möglich: *if* <Wert a> grösser 0, *then* ...

Schleifen mit variabler Anzahl an Durchläufen möglich

Gleichartige Speicherung von Daten und Befehlen



Befehlsadressen können wie Daten abgespeichert und zu einem späteren Zeitpunkt zurückgeholt werden, um den Programmablauf an einer bestimmten Stelle weiterlaufen zu lassen. → Unterprogramme (*Subroutines*) sind möglich

Programme können andere Programme erzeugen

Compiler



Beispiel: Intel 8008 (1972)

11.7



Beispiel: Intel Core i7 Haswell Refresh (2014)

11.8





<https://www.guru3d.com/articles-pages/core-i7-4790-processor-review,3.html>



Beispiel: Apple M1 System-on-Chip (2021)

11.9



CPU – Central **P**rocessing Unit

GPU – **G**raphics Processing Unit

NPU – **N**eural (Network) Processing Unit

SLC – System-level **C**ache

Sehr einfaches Beispiel für einen Mikrorechner

11.10

Hardware-Merkmale

4 Speicherplätze mit einer Größe von je 4 Bit

2 Register mit einer Größe von je 4 Bits

Eine ALU, die subtrahieren und addieren kann

Register	
Adresse	Inhalt
0	
1	

Datenspeicher	
Adresse	Inhalt
00	
01	
10	
11	

Ein Befehlssatz mit **5 Befehlen**

LD	Laden von Speicheradresse x (d.h., M[xx]) in Register y (d.h., R[y]):	000 xx y
ST	Speichern von R[x] in M[yy]:	001 x yy
ADD	Addiere die Registerinhalte und speichere das Ergebnis in R[x]:	010 x
SUB	Subtrahieren den Inhalt von R[0] von R[1] und speichern das Ergebnis in R[x]:	011 x
INS	Einfügen der 4-Bit-Zahl n in M[xx]	100 nnnn xx

Ein Computerprogramm für unsere Architektur

11.11

Befehlssatz

LD von M[xx] zu R[y]:

000 xx y

ST von R[x] zu M[yy]:

001 x yy

ADD Registerinhalt und Ergebnis in R[x] speichern:

010 x


SUB R[0] Inhalt von R[1] und Ergebnis in R[x] speichern

011 x

INS die 4-bit Nummer n in M[xx]

100 nnnn xx

Was bedeutet: 100 0111 00



// Programm auf Maschinenebene, das die Zahlen 7 und 9 addiert

Einfügen von 7 in M[00]:

100 0111 00

Einfügen von 9 in M[01]:

Laden von M[00] zu R[0]:

Laden von M[01] zu R[1]:

Addiere Register zu R[0]:

Speichern von R[0] in M[10]:

Register	
Adresse	Inhalt
0	
1	

Datenspeicher	
Adresse	Inhalt
00	
01	
10	
11	

Ein Computerprogramm für unsere Architektur

11.12

Befehlssatz

LD von M[xx] zu R[y]:

000 xx y

ST von R[x] zu M[yy]:

001 x yy

ADD Registerinhalt und Ergebnis in R[x] speichern:

010 x


SUB R[0] Inhalt von R[1] und Ergebnis in R[x] speichern

011 x

INS die 4-bit Nummer n in M[xx]

100 nnnn xx

Was bedeutet: 100 0111 00



// Programm auf Maschinenebene, das die Zahlen 7 und 9 addiert

Einfügen von 7 in M[00]: 100 0111 00

Einfügen von 9 in M[01]: 100 1001 01

Laden von M[00] zu R[0]: 000 00 0

Laden von M[01] zu R[1]: 000 01 1

Addiere Register zu R[0]: 010 0

Speichern von R[0] in M[10]: 001 0 10

Register	
Adresse	Inhalt
0	7 16
1	9

Datenpeicher	
Adresse	Inhalt
00	7
01	9
10	16
11	

Fertig! 😊

Ein Computerprogramm für unsere Architektur

11.13

// Programm auf Maschinenebene, das die Zahlen 7 und 9 addiert

Einfügen von 7 in M[00]:	100 0111 00
Einfügen von 9 in M[01]:	100 1001 01
Laden von M[00] zu R[0]:	000 00 0
Laden von M[01] zu R[1]:	000 01 1
Addiere Register zu R[0]:	010 0
Speichern von R[0] in M[10]:	001 0 10



sequenzielle
Ausführung

Beachten Sie, dass die Kodierung dieses Programms auf Maschinenebene eindeutig ist!
Wir können die Formatierung weglassen und das Programm so schreiben:

100011100 100100101 000000 000011 0100 001010

Ein echter Befehlssatz

11.14



Fraunhofer

FKIE



FRAUNHOFER-INSTITUT FÜR KOMMUNIKATION, INFORMATIONSVERARBEITUNG UND ERGONOMIE FKIE

Unser Befehlssatz: 5 Befehle
(Load, Store, Add, Subtract,
Insert)

Intel x86-64 Befehlssatz:
zwischen 981 und 3683
Anweisungen (je nachdem,
was als eine Anweisung
gezählt wird...)

x86 Opcode Structure and Instruction Overview

2nd 1st	0	1	2	3	4	5	6	7	8	9	A	B	C	D	E	F		
0	ADD						ES	ES	OR						CS	TV		
1	ADC						PUSH SS	POP SS	SBB						PUSH DS	PO		
2	AND						ES	DAA	SUB						CS	DA		
3	XOR						SEGMENT OVERRIDE SS	AAA	CMP						SEGMENT OVERRIDE DS	AA		
4	INC						DEC											
5	PUSH						POP											
6	PUSHAD	POPAD	BOUND	ARPL	FS	GS	OPERAND SIZE SEGMENT OVERRIDE	ADDRESS SIZE SEGMENT OVERRIDE	PUSH	IMUL	PUSH	IMUL	INS	OUTS				
7	JO	JNO	JB	JNB	JE	JNE	JBE	JA	JS	JNS	JPE	JPO	JL	JGE	JLE	JG		
8086																		
8	ADD/ADC/AND/XOR OR/SBB/SUB/CMP				TEST		XCHG		MOV REG				MOV SREG	LEA	MOV SREG	PO		
9	NOP		XCHG EAX						CWD		CDQ	CALL	WAIT	PUSHD	POPAD	SAHF	LA	
A	MOV EAX				MOVS		CMPS		TEST		STOS		LODS		SCAS			
B	MOV																	
C	SHIFT IMM		RETN		LES	LDS	MOV IMM		ENTER	LEAVE	RETF		INT3	INT IMM	INTO	IRE		
D	SHIFT 1		SHIFT CL		AAM	AAD	SALC	XLAT	FPU									
80486																		
E	LOOPNZ	LOOPZ	LOOP		JECXZ		IN IMM	OUT IMM	CALL		JMP	JMPF	JMP SHORT	IN DX	OUT DX			
F	LOCK	ICE BP	REPNE	REPE	CONDITIONAL REPETITION		HLT	CMC	TEST/NOT/NEG (IMUL/IDIV)		CLC	STC	CLI	STI	CLD	STD	INC DEC	INC/DEC CALL/JMP PUSH



2nd 1st	0	1	2	3	4	5	6	7	8	9	A	B	C	D	E	F
0	IL_SLDT (L_SLDT IL_SISTR VER(R,W))	IL_SIGDT (L_SIGDT IL_SIGDT L_SIMSW)	LAR	LSL			CLTS		INVD	WBINVD		UD2		NOP		
1	SSE{1,2,3}								Prefetch SSE7		HINT_NOP					
2	MOV CR/DR								SSE{1,2}							
3	WRMSR	RDTSC	RDMR	RDPIC	SYSENTER	SYSEXIT		GETSEC SMX	MOVBE / THREE BYTE		THREE BYTE SSE4					
4	CMOV															
5	SSE{1,2}															
6	MMX, SSE2															
7	MMX, SSE{1,2,3}, VMX												MMX, SSE{2,3}			
8	JO	JNO	JB	JNB	JE	JNE	JBE	JA	JS	JNS	JPE	JPO	JL	JGE	JLE	JG
9	Jcc SHORT SETcc															
	SETO	SETNO	SETB	SETNB	SETE	SETNE	SETBE	SETA	SETS	SETNS	SETPE	SETPO	SETL	SETGE	SETLE	SETG
A	PUSH FS	POP FS	CPUID	BT	SHLD			PUSH GS	POP GS	RSM	BTS	SHRD	*FENCE	IMUL		
B	CMPXCHG	LSS	BTR	LFS	LGS	MOVZX	POPCNT	UD	BT BTS BTR BTC	BTC	BSF	BSR	MOVSB			
C	XADD	SSE{1,2}					CMPXCHG	BSWAP								
D	MMX, SSE{1,2,3}															
E	MMX, SSE{1,2}															
F	MMX, SSE{1,2,3}															

Addressing Modes		00	01	10	11
mod	00	01	10	11	mod / REG
r/m	16bit	32bit	32bit	32bit	32bit
000	REG	REG	REG	REG	AL / AX / EAX
001	REG	REG	REG	REG	CL / CX / ECX
010	REG	REG	REG	REG	DL / DX / EDX
011	REG	REG	REG	REG	BL / BX / EBX
100	REG	REG	REG	REG	HL / BX / EBX
101	REG	REG	REG	REG	AX / SP / ESP
110	REG	REG	REG	REG	AX / BP / EBP
111	REG	REG	REG	REG	AX / SI / ESI

SIB Byte Structure				
encoding	scale (2bit)	index (3bit)	base (3bit)	
000	2 ⁰⁻¹	[EAX]	EAX	
001	2 ²⁻³	[ECX]	ECX	
010	2 ⁴⁻⁵	[EDX]	EDX	
011	2 ⁶⁻⁷	[EBX]	EBX	
100	...	none	ESP	
101	...	[EBP]	EBP	
110	...	[ESI]	ESI	
111	...	[EDI]	EDI	


32-bit Mikrorechner Beispiel Architektur

11.15

Die Mikroprogramme der Steuerwerke liegen i. a. für eine bestimmte Rechnerarchitektur fest.

Dem überlagert ist das eigentliche Programmsteuerwerk (Befehlswerk) mit dem vom Benutzer aufgestellten Programm im Arbeitsspeicher.

Die dreieckigen Symbole kennzeichnen interne Datenwege.



Befehlswerk


11.16

Das **Befehlswerk** Operationswerk besteht aus einem **Befehlsregister BR** und einem **Befehlszähler BZ**.

Das **BR** wird in der Regel aus dem Speicher geladen (Programmcode, 1,9)

Der BZ liefert in der Regel die Auswahlleitungen (10) für den Decoder (=Adresse) des Speichers, der in der Regel die Quelle für das Speicherwort ist.

Das **BR** liefert u.A. den **Opcode** (6bit) für das Steuerwerk der Mikrooperationen.



Operationswerk


11.17

Das Operationswerk besteht aus einer **ALU** sowie einem Satz von 32 Registern (**Registerbank**) als Zwischenspeicher für Operanden.

Die ALU Operanden können aus der Registerbank (6,7) geladen werden.

Die Register können aus dem Speicher, der Ein-/Ausgabe oder aus der ALU geladen werden

Die Auswahlleitungen für die Register kommen in der Regel direkt aus dem Befehlsregister **BR** (14,15,16,19,24)




Befehl Ausführung

11.18

Der Ablauf der Befehlsabarbeitung findet in **mindestens zwei Phasen** statt:

1. Befehl holen (**Fetch Phase**)
2. Befehl interpretieren und Operation auslösen (**Execute Phase**)

Sequenzielle Ausführung



Befehlsabarbeitung I (Fetch)


11.19

In der **Fetch Phase** wird der Inhalt des BZ auf den Adressbus gelegt.

Mit der Adresse wird über den Decoder ein Wort im Speicher ausgewählt.

Danach wird das Speicherwort auf den Datenbus gelegt und in das Befehlsregister transportiert.

Der Befehlszähler wird um Eins hochgezählt (linearer Programmablauf).




Befehlsabarbeitung II (Execute)

11.20

In der **Execute Phase** wird der Opcode im Befehl (Bit 0-5 des BR, 6Bit) im Steuerwerk ausgewertet und der Mikrocode einer Operation (Laden/Speichern, Verarbeiten, Sprung...) ausgeführt.

Je nach Komplexität der Operation kann dies mehrere Takte in Anspruch nehmen.



Beispiel Ladebefehl (Load Word, LW)

11.21


1. **Fetch Phase** wie vorher

2. **Execute Phase:**

Opcode im Befehl im Steuerwerk auswerten

Ein Register aus der Bank auswählen ,
dessen Inhalt zu einem Offset aus dem
Befehl addiert wird, dies ergibt die
Speicheradresse.

Das Wort aus dem Speicher in das
Zielregister laden.



Beispiel Speicherbefehl (Store Word, SW)

11.22


1. **Fetch Phase** wie vorher

2. **Execute Phase:**

Opcode im Befehl im Steuerwerk auswerten

Ein Register aus der Bank auswählen, dessen Inhalt zu einem 16-Bit Offset aus dem Befehl addiert wird, dies ergibt die Speicheradresse.

Das Wort aus Quellregister ist in den Speicher geladen.



ALU Operationen

11.23


ALU Operationen werden typisch mit drei Registerbankadressen durchgeführt:

Im Befehl sind **zwei Quellregister** angegeben, die entsprechenden Registerinhalte werden zur ALU weitergegeben und dort verarbeitet.

Das Ergebnis wird in **einem Zielregister** abgelegt.

ALU braucht max. 3x 5-bit Adresse und 6-bit Op-code → 21 Bits

11 Bit sind übrig (z.B. für unmittelbare Operanden und Adressen)




Sprungbefehle

11.24

Der Befehlszähler kann zur Abänderung eines linearen Programmablauf auch verändert werden (Sprungbefehle).

Aus einem Register kann eine neue 27-bit Befehlsadresse in den BZ geladen werden (direkter Sprung)


Oder es kann über das Befehlswort in BR ein 16 bit offset in den BZ geladen werden (bedingter Sprung).



Flussdiagramm des Befehlsablaufsteuerungs

11.25

Die Fetch Phase benötigt hier zwei Zustände, um die Erhöhung des Befehlszählers BZ von der Ausgabe der Adresse A für den Befehl zeitlich zu trennen.



Die Execute Phase benötigt mindestens einen bis mehrere zusätzliche Zustände, je nach Komplexität des Befehls.

Die Anweisungen einer Maschinensprache lassen sich grundsätzlich in vier Gruppen aufteilen:

- a) Anweisungen, die eine von der Zentraleinheit auszuführende Datenmanipulation spezifizieren (**Rechenwerksbefehle**)
- b) Anweisungen, die den Interpretationsablauf eines Maschinenprogramms steuern (**Sprungbefehle**)
- c) Anweisungen, die den Datenfluss zwischen Hauptspeicher und Zentraleinheit bzw. innerhalb der Zentraleinheit steuern (**Transportbefehle**)
- d) Anweisungen zur Steuerung der Ein-/Ausgabe (**E/A-Befehle**)

Die Struktur der Anweisungen einer konkreten Rechenanlage ist im wesentlichen geprägt durch die Struktur der Anweisungen aus Gruppe a). Deshalb sollen sie hier näher betrachtet werden.

Jede dieser Anweisungen hat im Prinzip fünf Funktionen:

1. Spezifizierung des ersten Operanden (d.h. seiner Adresse)
2. Spezifizierung des zweiten Operanden (entfällt bei Operationen auf nur einen Operanden)
3. Spezifizierung der Adresse, an die das Ergebnis gebracht werden soll
4. Spezifizierung der Operation, die auf den (beiden) Operanden ausgeführt werden soll
5. Spezifizierungen der Adresse derjenigen Anweisung, die als nächste ausgeführt werden soll

Ein Teil dieser Spezifizierungen kann implizit erfolgen. So entfällt bei fast allen Maschinensprachen die Angabe darüber, welche Anweisung als nächste ausgeführt werden soll: Man nimmt einfach einen linearen Ablauf an (BZ+1).

Maschinenbefehle sind in ihrer Struktur geprägt von der Angabe der Operandenadressen. Eine Adresse kennzeichnet den Platz im Speicher oder in einer Registerbank, an dem ein Operand oder ein Befehl gefunden werden kann.

Drei Adressen pro Befehl:

Für die Operation $A + B = C$ müssten drei Operandenadressen angegeben werden:

Adresse von A	Adresse von B	Adresse von C	Op-Code (Addition)
------------------	------------------	------------------	-----------------------

Bei diesen **Dreiadressbefehlen** werden alle notwendigen Angaben explizit gemacht, so dass jede Anweisung selbsterklärend ist.

Bei **Zweiadressbefehlen** entfällt entweder

1. die Angabe der Adresse eines zweiten Operanden
(wenn die Operation nur einen Operanden benötigt, z.B. $ERG := \text{Negation von Operand A}$)
2. oder die Angabe der Zieladresse C.

Da das Ergebnis im Fall 2. nach wie vor festgehalten werden muss, ist eine implizite Spezifizierung notwendig. Dazu gibt es zwei Möglichkeiten:

Das Ergebnis wird immer in einem einmal festgelegten Register (z.B. Akkumulatorregister AK), abgelegt. Damit dessen Inhalt anderweitig verwendet werden kann, muss eine Transportanweisung vom Akkumulator zum Hauptspeicher und umgekehrt existieren.

Die Adresse von B ist gleichzeitig Adresse des Ergebnisses. Damit stellt diese zweite Möglichkeit eine Verallgemeinerung der ersten dar.

Unter Zuhilfenahme eines Akkumulatorregisters AK und der Auflösung eines Befehls in mehrere Befehle kann man mit einer Adresse pro Befehl auskommen.

Das Beispiel $A + B = C$ muss dann z. B. in die folgende Sequenz von Ein-Adress-Befehlen aufgelöst werden:

1. Hole A aus dem Speicher nach AK
2. Addiere B aus dem Speicher zu AK
3. Speichere AK nach in den Speicher nach C

Diese Befehlssequenz ist von vielen Speichertransporten geprägt, die in der Regel länger dauern als der Transport innerhalb der CPU von Werten aus der Registerbank in die ALU. Daher haben moderne CPUs umfangreichere Registerbänke.

Allerdings müssen auch dann die Operanden erst in die Register transportiert werden (mit Hilfe von Transportbefehlen).

Nulladressbefehle

11.31

Bei Nulladressbefehlen müssen alle drei Adressspezifikationen implizit erfolgen.

Man legt dabei einen sogenannten Stapelspeicher (Stack), nach dem Last In/First Out (LIFO)-Prinzip) zugrunde, dessen zwei oberste Speicherplätze Akkumulatorfunktionen haben.

Solch ein Stack wird auch verwendet, um kurzzeitig Variablen aus der Registerbank zwischen zu speichern, wenn die Register für andere Operationen benötigt werden.


Die typischen Transportanweisungen dafür sind:

PUSH (auf den Stapel geben)

POP (vom Stapel abziehen)

Beispiel: $3 \cdot (10 + 5)$ ist Infixnotation

mit Postfixnotation, braucht man keine Klammern
 $3 \ 10 \ 5 \ + \ *$



Adressierung



Adressierung von Speicherworten

11.33

Die Adresse von Operanden kann sich auf verschiedene Speicher beziehen.

CPU intern: hier werden Worte aus der Registerbank adressiert.


Externer Speicher: hier wird die Adresse über Leitungen des Systembusses an den Decoder des Speichers gegeben

Quelle der Adresse können **Teile des Befehlswords** sein, ein **Registerinhalt** oder sogar ein **Inhalt eines externen Speicherwortes**.

Es gibt vielfältige Möglichkeiten zur Adressierung:

Direkte Adressierung


Relative Adressierung



Direkte Adressierung

11.34

Bei der direkten Adressierung wird die im Befehlsword enthaltene Adresse an den Decoder des Speichers gegeben, der den zu lesenden Operanden enthält.



Relative Adressierungen

11.35

Adressenänderung I. Art: Basisadressierung

Adressenänderung II. Art: Indirekte Adressierung

Adressenänderung III. Art: Indizierte Adressierung

I. Art - Basisadressierung

11.36


Die im Befehl referierte Adresse stellt eine Adressverschiebung (displacement, auch offset genannt) dar, die additiv einer in einem Register gespeicherten Basisadresse hinzugefügt wird:

Absolute Adresse

$(n) = \text{feste Basisadresse } (n_0) + \text{relative Adresse } (\Delta n)$

Programmieren mit relativen Adressen hat folgenden Vorteil:

- a) Die relativen Adressen sind kürzer als die absoluten Adressen, weil sie nur eine Untermenge abdecken.
- b) Man braucht sich bei der Adressenwahl nicht um die tatsächliche Speicherbelegung zu kümmern.



I. Art - Seitenadressierung (Paging)

11.37


Der logische Adressraum kann in konstant große Unterräume, sogenannte Seiten, aufgeteilt werden.

Seiten ermöglichen eine relative Adressierung der zusammenhängenden Speicherplätze.

Die logische Adresse setzt sich aus Seitennummer und relativer Adresse zusammen.

Durch Konkatination der Seitennummer und relativen Adresse entsteht die gesamte logische Adresse.

Im Beispiel werden 5 Bits für die Seitennummer und 8 Bits für die relative Adresse zu einer 13 Bit breiten logischen Adresse kombiniert, ohne dass eine Addition zur Bestimmung der absoluten Adresse erforderlich ist.



II. Art -Indirekte Adressierung

11.38


Bei der indirekten Adressierung ergibt sich die Adresse des gesuchten Wertes aus dem Inhalt des Speicherwortes der angegebenen Adresse („Adresse von Adresse“):

Gesuchtes Wort = $\langle \langle \text{Angegebene Adresse} \rangle \rangle$

Diese Adressierungsart macht Sinn, wenn die eigentliche Adresse auch erst Ergebnis einer Berechnung ist.

Die Wortstruktur und den Zugriffsmechanismus unter Benutzung von zwei Speichern zeigt das Bild.


Üblich ist auch, den Inhalt eines Registers aus der Registerbank als Adresse zu verwenden.



II. Art -Indirekte Adressierung

11.39

Für die Ausführung der Adressänderung ist das Befehlswerk entsprechend dem Ablaufprogramm im Bild zu modifizieren (zusätzlicher Zustand).



III. Art - Indizierte Adressierung

11.40

Adressen sind additiv mit einer im Indexregister gespeicherten Verschiebung kombiniert.

Im Gegensatz zur Adressierung mit Hilfe einer Basisadresse befindet sich dabei die Adressverschiebung (displacement) in einem im Befehl referierten Indexregister.

Adresse $n :=$ Anfangs- oder Endadresse $n_0 +$ Inhalt eines Indexregisters $\langle I \rangle$

Für die Adressenrechnung werden ein Additionswerk, Indexregister, Kennzeichen für Adressenänderung III. Art und Zusatzbefehle benötigt.


Zusatzbefehle umfassen das Laden des Indexregisters mit negativer Zahl ($-n_1$), Änderungen des Indexregisters ($+1$, -1) und bedingte Sprünge basierend auf dem Indexregisterwert.

Diese Art der Adressierung ähnelt der Basisadressierung, ermöglicht jedoch direkte Änderungen der Adressberechnung im Indexregister ($+1$, -1 usw.).

III. Art - Indizierte Adressierung

11.41

Diese Art ist immer dann sinnvoll, wenn z.B. ein Block von zusammenhängenden Daten nacheinander bearbeitet werden soll.



Registeradressierungen

11.42

Direkte Register-Adressierung: Analog zur direkten Adressierung (im Speicher) wird bei dieser Form die Registerbezeichnung R (Kurzadresse) zur Ermittlung des Operanden benutzt, d.h. der Operand ist gleich dem Inhalt des durch R bezeichneten Registers: $\text{Operand} = \langle R \rangle$.

Entsprechend gibt es die indirekte Register-Adressierung: Bei dieser Adressierungsform gilt: $\text{Operand} = \langle \langle R \rangle \rangle$, d.h. der Operand ist gleich dem Inhalt derjenigen Speicherzelle, deren Adresse in dem durch R spezifizierten Register steht.

Beispiele für Adressierungsarten-1

11.43

Adressierungsart	Beispiel	Bedeutung	Anwendung
Register	Add R4 , R3	$\text{Regs [R4]} \leftarrow \text{Regs [R4]} + \text{Regs [R3]}$	Wert ist im Register.
Immediate	Add R4 , #3	$\text{Regs [R4]} \leftarrow \text{Regs [R4]} + 3$	Operand ist eine Konstante
Displacement	Add R4 , 100(R1)	$\text{Regs [R4]} \leftarrow \text{Regs [R4]} + \text{Mem [100 + \text{Regs [R1]}]}$	Lokale Variable
Register deferred or indirect	Add R4 , (R1)	$\text{Regs [R4]} \leftarrow \text{Regs [R4]} + \text{Mem [\text{Regs [R1]}]}$	Register dient als Pointer.
Direct or absolute	Add R1 , (1001)	$\text{Regs [R1]} \leftarrow \text{Regs [R1]} + \text{Mem [1001]}$	Manchmal nützlich für Zugriff auf statische Daten
Indexed	Add R3 , (R1 + R2)	$\text{Regs [R3]} \leftarrow \text{Regs [R3]} + \text{Mem [\text{Regs [R1]} + \text{Regs [R2]}]}$	Nützlich für array-Addressierung: R1=base of array; R2=index amount

Beispiele für Adressierungsarten-2

11.44

Adressierungsart	Beispiel	Bedeutung	Anwendung
Memory indirect	Add R1 , @(R3)	Regs [R1] \leftarrow Regs [R1] + Mem[Mem[Regs[R3]]]	Wenn R3 die Adresse eines Pointers p enthält, dann bekommen wir $*p$.
Autoincrement	Add R1 , (R2)+	Regs [R1] \leftarrow Regs [R1] + Mem[Regs[R2]] Regs [R2]	Nützlich für arrays mit Schleifen. R2 zielt auf den array-Anfang; jeder Zugriff erhöht R2 um die Größe d eines array Elements
Autodecrement	Add R1 , -(R2)	Regs [R2] \leftarrow Regs [R2] - d Regs [R1] \leftarrow Regs [R1] + Mem[Regs [R2]]	Genauso wie Autoincrement
Scaled	Add R1 , 100 (R2)[R3]	Regs [R1] \leftarrow Regs [R1] + Mem[100 + Regs [R2] + Regs [R3]]	Indizierung von Feldern mit der Datentypen der Länge d

Adressierungsarten von Mikrorechnerarchitekturen

11.45

Typ	Vorteile	Nachteile
Register-Register (0,3)	Einfaches Befehlsformat fester Länge. Einfaches Modell zur Code Generierung. Instruktionen brauchen alle etwa gleichviel Takte.	Höherer IC als die beiden anderen.
Register-Speicher (1,2)	Daten können zugegriffen werden, ohne sie erst zu laden. Instruktions-Format einfach.	Jeweils ein Operand in einer zweistelligen Operation wird zerstört. CPI variiert je nachdem von wo die Operanden geholt werden.
Speicher-Speicher (3,3)	Sehr kompakt. Braucht keine Register für Zwischenergebnisse	Hoher CPI. Viele Speicherzugriffe. Speicher-CPU-Flaschenhals.

Legende: IC = Instruction Count, Zahl der notwendigen Befehle
CPI = Clocks per Instruction, Zahl der Taktzyklen pro Befehl