

Informatik für Ingenieure – VL 5

# 2. ENTWURF UND ANALYSE KOMBINATORISCHER SCHALTUNGEN



## Übersicht

#### **Letztes Mal:**

Minimierung von Schaltfunktionen

Karnaugh-Veith Mappen

Quine-McCluskey

#### **Heute:**

Einführung zu MOSFETS

Einführung zu CMOS Logik

Schaltnetzrealisierung

Teile des heutigen Vortrags basiert auf der Vorlesungen von Prof. H Michalik (TU Braunschweig) Prof. M. Luisier (ETH Zurich)

und die folgende Bücher

Fundamentals of Digital Logic with VHDL Design, von Brown, Vranesic Digital Design and Computer Architecture, von Harris, Harris


# CMOS Logik



#### Schaltfunktionen

Eine Schaltfunktion f nimmt mehrere Variablen  $X_i$ , z.B. N, als Eingang und produziert eine einzige Variable Y als Ausgang mit  $X_i$  und  $Y \in \{0, 1\}$ . Die  $X_i$  und Y Variablen sind **Bits** genannt

Jede Variable  $X_i$  kann durch einen Schalter dargestellt werden:



Die Schaltfunktion f kann durch eine Kombination von Schaltern repräsentiert werden. Das Ergebnis ist 1, wenn die am Ausgang Y gemessene Spannung,  $U_Y$ , der Speisespannung entspricht.

Frage: wie kann man solche einfache Schaltungen elektrisch realisieren?

Mit MOS-Transistoren (Halbleiterbauelemente)!

## Was sind MOS Transistoren?

MOS

Metal-Oxide-Semiconductor

Metall-Oxid-Halbleiter


**Transistor** 

Trans-Resistor

Steuerbarer Widerstand

Intel Single-Gate Transistor

R. Chau et al., DRC, (2003)



MOS Transistoren sind elektronische Bauelemente:

Sie besitzen 3 Kontakte (**S**ource, **D**rain und **Gate**)


Drei Spannungen können angelegt werden: Vs, Vd und Vg

Ladungsträger (Elektron/Loch) fliessen von Source nach Drain


R<sub>T</sub>(V<sub>gs</sub>): steuerbarer Kanalwiderstand

## Wie funktionieren MOS Transistoren?

Intel Single-Gate Transistor R. Chau et al., DRC, (2003)



 $|V_{gs}| < |V_{th}|$  (Schwellspannung): Schalter auf



 $|V_{gs}| > |V_{th}|$  (Schwellspannung): Schalter zu

MOS Transistoren verhalten sich wie Schalter:

Der Kanalwiderstand R<sub>T</sub> wird durch V<sub>gs</sub> gesteuert

Wenn  $|V_{gs}| < |V_{th}|$  (Schwellspannung) ist der Kanal gesperrt (hochohmig,  $R_T \to \infty$ ), der Schalter ist **auf**, es fliesst kein Strom

Wenn  $|V_{gs}| > |V_{th}|$  (Schwellspannung) ist der Kanal leitend ( $R_T \rightarrow 0$ ), der Schalter ist **zu**, ein Strom  $I_d$  fliesst (wenn  $|V_{ds}| > 0$ )


# **Complementary MOS (CMOS) Technologie (1)**

N-Typ (NMOS)


NMOS-Transistor

Transistor Struktur

N: negative Ladungen (Elektronen)



Schaltsymbol




Source (S), Drain (D), Gate (G), Bulk (B)

P-Typ (PMOS)

PMOS-Transistor

Transistor Struktur P: positive Ladungen ('Löcher')




Schaltsymbol

$$G \longrightarrow \bigcup_{D}^{S} G \longrightarrow \bigcup_{D}^{S} G \longrightarrow \bigcup_{D}^{S}$$

Source (S), Drain (D), Gate (G), Bulk (B)


# **Complementary MOS Technologie (2)**

N-Typ (NMOS)



R<sub>T</sub>(V<sub>gs</sub>): Kanalwiderstand

P-Typ (PMOS)



Statische I-V Kennlinien

Drain Strom  $I_d$  in Abhängigkeit von  $V_{gs}$ , wenn die Speisespannung  $V_{DD}$  zwischen Drain und Source angelegt ist

I<sub>d</sub> positiv, Schwellspannung V<sub>th</sub> positiv

Statische I-V Kennlinien


Drain Strom  $I_d$  in Abhängigkeit von  $V_{gs}$ , wenn die Speisespannung - $V_{DD}$  zwischen Drain und Source angelegt ist

Id negativ, Schwellspannung Vth negativ

Annahmen: wenn  $|V_{gs}| \le |V_{th}|$ , Kanalwiderstand  $\mathbf{R_T} \to \infty$ : Entsprechender Schalter **auf** wenn  $|V_{gs}| > |V_{th}|$ , Kanalwiderstand  $\mathbf{R_T} \to \mathbf{0}$ : Entsprechender Schalter **zu** 

# **Complementary MOS Technologie (3)**

N-Typ (NMOS)




#### Gesucht:

Wert von Spannung  $V_Y$  (Ausgang) in Abhängigkeit von  $V_g$  (Eingang)

R: Serie Widerstand


 $V_{gs}$ :  $V_g$ - $V_s$  mit  $V_s$ =0

Pull-down Schaltung (statisch)



$$V_{gs}=0$$
, T inaktiv

$$\rightarrow V_Y = V_{DD}$$




$$V_{gs} = V_{DD}$$
, Taktiv

$$\rightarrow I_d = V_{DD}/R$$

$$\rightarrow V_Y=0$$

P-Typ (PMOS)




#### Gesucht:

Wert von Spannung  $V_Y$  (Ausgang) in Abhängigkeit von  $V_g$  (Eingang)


**R**: Serie Widerstand

 $V_{gs}$ :  $V_g$ - $V_s$  mit  $V_s$ = $V_{DD}$ 

Pull-up Schaltung (statisch)



$$V_{gs}=-V_{DD}$$
, T aktiv  
 $\rightarrow I_d=V_{DD}/R$   
 $\rightarrow V_Y=V_{DD}$ 



$$V_{gs}=0$$
, T inaktiv  
 $\rightarrow$  kein Strom  
 $\rightarrow$   $V_{Y}=0$ 

# **CMOS Zusammenfassung:**

Für eine Gatespannung  $|V_{gs}|$  **kleiner** als die Schwell-spannung  $|V_{th}|$ 

Kanal zwischen Source und Drain abgeschnürt, also elektrisch nicht leitend (gesperrt, inaktiv) → Schalter offen (kein Strom)


Spannungwerte ( $V_{th} \sim 0.3 \text{ V}$  und  $V_{DD} = 0.8 \text{ V}$ ) hängen von verwendete Technologie ab

Für  $|V_{gs}|$  **grösser** als  $|V_{th}|$  ist der Kanal zwischen Source und Drain niederohmig, also elektrisch leitend (aktiv)  $\rightarrow$  **Schalter geschlossen oder zu (Strom)** 


In Schaltungen, wenn **PMOS** Transistoren aktiv sind, dann ist der Ausgang mit dem **High Pegel** gebunden (**Pull-up**)

In gleicher Weise, wenn **NMOS** Transistoren aktiv sind, dann ist der Ausgang mit dem **Low Pegel** gebunden (**Pull-down**)

# CMOS Schaltungen



# Pull-up / Pull-down Prinzip



Konstruktion von gattern durch kombination von nmos- und pmos-transistoren


Bei **m** Eingängen gibt es **m** NMOS und **m** PMOS Transistoren

Wenn NMOS Transistoren in **Serie** geschaltet sind (UND-Verknüpfung), dann sind die entsprechenden PMOS **parallel** angeordnet

Wenn NMOS Transistoren **parallel** geschaltet sind (ODER-Verknüpfung), dann sind die entsprechenden PMOS in **Serie** angeordnet

## **NICHT Gatter in CMOS Technik (CMOS Inverter)**

Schaltbild eines NICHT-Gatters mit einem Eingang A und Ausgang Y




Wie sieht die Wahrheitstabelle von diesem Schaltbild aus?

Α	Y
0	1
1	0

Analysieren wir die einzelnen Fälle...

# NICHT-Schaltbild Analyse: 1. Fall



 $V_{DD}=0.8 V$ PMOS

Schalterlogik Y = 0NMOS

Masse

**Fall 1: A=1** (High Pegel, V = 0.8 V)

 $\rightarrow$ V<sub>gsP</sub>=0 V, PMOS nicht leitend (Schalter auf)

 $\rightarrow$  V<sub>gsN</sub>=0.8 V, NMOS leitend (Schalter zu)

→ Ausgang mit der Masse gebunden **Y=0** 


#### Spannungen


Α	PMOS	NMOS	Y	
0.8 V	$ V_{gs}  <  V_{th} $	$V_{gs}>V_{th}$	0 V	

#### Wahrheitstabelle

Α	PMOS	NMOS	Υ
1	offen/auf	zu	0

# NICHT-Schaltbild Analyse: 2. Fall





Fall 2: A=0 (Low Pegel,  $V_A=0$  V)

- $\rightarrow$  V<sub>gsP</sub> =-0.8 V, PMOS leitend (Schalter zu)
- $\rightarrow$  V<sub>gsN</sub>=0 V, NMOS nicht leitend (Schalter auf)
- → Ausgang mit V<sub>DD</sub> gebunden **Y=1**


#### Wahrheitstabelle

Α	PMOS	NMOS	Y
0	zu	offen	1
0 V	$ V_{gs}  >  V_{th} $	$V_{gs}$ < $V_{th}$	0.8 V

zu: leitend / offen (oder auf): nicht leitend

#### **NAND-Gatter in CMOS Technik**


Schaltbild eines NAND-Gatters mit zwei Eingängen A und B und einem Ausgang Y



Kann diese Schaltung die **NAND** Wahrheitstabelle korrekt liefern?


Α	В	Υ
0	0	1
0	1	1
1	0	1
1	1	0

# Analyse vom CMOS NAND-Gatter: 1. Fall



Fall 1: A=0 (Low Pegel,  $V_A=0$  V), B=0 (Low Pegel,  $V_B=0$  V)

- $\rightarrow$  V<sub>gsP1</sub>=-0.8 V, V<sub>gsP2</sub>=-0.8 V, V<sub>gsN1</sub> unbestimmt, V<sub>gsN2</sub>=0 V
- → P1 leitend, P2 leitend, N1 unbestimmt, N2 gesperrt
- → Ausgang mit V<sub>DD</sub> gebunden **Y=1**




Wahrheitstabelle (Schalterlogik)

Α	В	P1	P2	N1	N2	Y
0	0	zu	zu	NN	offen	1


zu: leitend / offen: nicht leitend / NN: unbestimmt

# Analyse vom CMOS NAND-Gatter: 2. Fall



Fall 2: A=0 (Low Pegel,  $V_A=0$  V), B=1 (High Pegel,  $V_B=0.8$  V)

- $\rightarrow$  V<sub>gsP1</sub>=0 V, V<sub>gsP2</sub>=-0.8 V, V<sub>gsN1</sub>=0 V, V<sub>gsN2</sub>=0.8 V
- → P1 gesperrt, P2 leitend, N1 gesperrt, N2 leitend
- → Ausgang mit V<sub>DD</sub> gebunden **Y=1**




Wahrheitstabelle (Schalterlogik)


Α	В	P1	<b>P2</b>	N1	N2	Y
0	1	offen	zu	offen	zu	1

zu: leitend / offen: nicht leitend / NN: unbestimmt

# Analyse vom CMOS NAND-Gatter: 3. Fall



- Fall 3: A=1 (High Pegel,  $V_B=0.8$  V), B=0 (Low Pegel,  $V_A=0$  V)
- $\rightarrow$  V<sub>gsP1</sub>=-0.8 V, V<sub>gsP2</sub>=0 V, V<sub>gsN1</sub> unbestimmt, V<sub>gsN2</sub>=0 V
- → P1 leitend, P2 gesperrt, N1 unbestimmt, N2 gesperrt
- → Ausgang mit V<sub>DD</sub> gebunden **Y=1**




Wahrheitstabelle (Schalterlogik)

Α	В	P1	P2	N1	N2	Y
1	0	zu	offen	NN	offen	1


zu: leitend / offen: nicht leitend / NN: unbestimmt

# Analyse vom CMOS NAND-Gatter: 4. Fall



Fall 4: 
$$A=1$$
 (High Pegel,  $V_B=0.8$  V),  $B=1$  (High Pegel,  $V_B=0.8$  V)

- $\rightarrow$  V<sub>gsP1</sub>=0 V, V<sub>gsP2</sub>=0 V, V<sub>gsN1</sub>=0.8 V, V<sub>gsN2</sub>=0.8 V
- → P1 gesperrt, P2 gesperrt, N1 leitend, N2 leitend
- $\rightarrow$  Ausgang mit  $V_{DD}$  gebunden Y=0




Wahrheitstabelle (Schalterlogik)

Α	В	P1	P2	N1	N2	Y
1	1	offen	offen	zu	zu	0

zu: leitend / offen: nicht leitend

## **NAND-Gatter in CMOS Technik: Zusammenfassung**



Mit der entworfenen CMOS Schaltung wird die gewünschte Wahrheitstabelle realisiert


Wahrheitstabelle (Schalterlogik)

Α	В	P1	P2	N1	N2	Υ
0	0	zu	zu	NN	offen	1
0	1	offen	zu	offen	zu	1
1	0	zu	offen	NN	offen	1
1	1	offen	offen	zu	zu	0

zu: leitend / offen: nicht leitend / NN: unbestimmt

Nur wenn **A=B=1** ist der Ausgang **Y** mit der Masse gebunden

#### **NOR-Gatter in CMOS Technik**



Nehmen Sie sich ein paar Minuten um diese Schaltung zu analysieren!

Wie sieht ihre Wahrheitstabelle aus?


Wahrheitstabelle (Schalterlogik)

Α	В	P1	P2	N1	N2	Υ
0	0					
0	1					
1	0					
1	1					

zu: leitend / offen: nicht leitend / NN: unbestimmt

Der Ausgang Y ist entweder mit V<sub>DD</sub> oder der Masse gebunden

## **NOR-Gatter in CMOS Technik**



Nehmen Sie sich ein paar Minuten um diese Schaltung zu analysieren!

Wie sieht ihre Wahrheitstabelle aus?

Wahrheitstabelle (Schalterlogik)

Α	В	P1	P2	N1	N2	Υ
0	0	zu	zu	offen	offen	1
0	1	zu	offen	offen	zu	0
1	0	offen	NN	zu	offen	0
1	1	offen	NN	zu	zu	0

zu: leitend / offen: nicht leitend / NN: unbestimmt

Der Ausgang Y ist entweder mit V<sub>DD</sub> oder der Masse gebunden


#### Fan-Out & Fan-In

FAN-OUT (FO, Ausfächerungsfaktor, Ausgangslastfaktor) ist die normierte Ausgangsbelastbarkeit.

Die Normierung bezieht sich auf den Strom, den ein Eingang einer einfachen Schaltung, um eine "1" oder "0" richtig darstellen zu können.

Gatter, deren Eingänge eine größere Last darstellen werden mit einem "FAN-IN" (FI) > 1 gekennzeichnet.


FanOut muss größer gleich sein als die Summe aller FanIn




## Wie schnell schalten CMOS Gatter?

CMOS Gatter können nicht unendlich schnell schalten.

Ladungen (Elektronen und Löcher) müssen bewegt werden, was Laufzeit Verzögerungen verursacht





Zeitlaufdiagram eines CMOS Inverters im dynamischen (zeitabhängigen) Betrieb

Die t<sub>pHL</sub> und t<sub>pLH</sub> Verzögerungszeiten hängen von den Transistoreigenschaften ab

# Glitches



# Störimpulse (glitches)


Störimpulse - Eine Änderung eines Eingangs verursacht mehrere Änderungen des Ausgangs


Können durch geeignete Entwurfsdisziplin entschärft werden Können noch auftreten, richten aber keinen Schaden an Bei Synchroner Entwurf (später) kann Ausnahmen geben


Sollten aber im Vorfeld erkannt werden Sichtbar im Timing-Diagram


# Störimpulse Beispiel

Was passiert, wenn A = 0, C = 1, und B fällt von  $1 \rightarrow 0$ ?












# Störimpuls beseitigen





Wenn B fällt von 1→0, gibt das blaue UND-Gatter während des gesamten Übergangs 1 aus. Störimpuls vermeidet!



# Störimpuls beseitigen

Im Allgemeinen kann eine Störung auftreten, wenn eine Änderung in einer einzelnen Variablen die Grenze zwischen zwei primären Implikanten in einer K-Map überschreitet.

Wir können den Glitch beseitigen, indem wir der K-Map redundante Implikanten hinzufügen, um diese Grenzen abzudecken. Dies ist natürlich mit zusätzlichen Hardwarekosten verbunden.

Im Skript gibt es weitere Details zu anderen Störimpulstypen

## Minimierung von Logik Gattern

Die vorgestellten Verfahren führen auf Kanonische Darstellungen, die z.B. für PALs interessant sind.

Aus verschiedenen Gründen (z.B. Glitches) nimmt man manchmal nicht die minimale Form.

Für FPGAs, Standardzellen und Full-Custom Designs versucht man, die angebotenen Ressourcen (z.B. auch gemischte Gatter) möglichst optimal zu nutzen.

Man nennt diesen Vorgang 'Technology Mapping'

Es handelt sich um komplizierte **Optimierungsverfahren**, die die logische Funktion mit den zur Verfügung stehenden Ressourcen implementieren und dabei z.B. die Chipfläche oder die Verzögerung minimieren.

# Multilevel-Logik

Beispiel: minimierte SoP Form

$$x = adf + aef + bdf + bef + cdf + cef + g$$
 (2-Ebenen)

Kosten: 1x ODER7, 6x UND3 => ~50 Transistoren


Verzögerung: ODER7 Verzögerung + UND3 Verzögerung


#### Faktorisierte Form:

$$x = (a + b + c)(d + e)f + g$$
 (3-Ebenen)

Kosten: 1x ODER3, 2x ODER2, 1x UND3 => ~20 Transistoren

Verzögerung: ODER3 + ODER2 + UND3 Verzögerung





#### Was ist schneller?

Im Allgemeinen: Die Verwendung mehrerer Ebenen (mehr als 2) senkt die Kosten. Manchmal auch Verzögerung.

Manchmal ist es ein Kompromiss zwischen Kosten und Verzögerung.

# Schaltnetzrealisierung




# Schaltnetzrealisierung

Bis jetzt haben wir DNF und KNF studiert:

$$Y_1 = \bar{a}b$$
 a  $1$  b  $Y_2 = \bar{c} + d$  c  $1$  d  $Y_2 = \bar{c} + d$ 

Dass heisst, wir brauchen 3 Typen von Gatter, und 2 Ebenen, um jede Funktion Schaltnetz realisieren zu können



#### Schaltnetzrealisierungen mit anderen Basissystemen

Einige Gatter sind universell - sie können jede Funktion realisieren


**NAND** Gatter können direkt jede logische Funktion oder jedes Schaltnetz in disjunktiver Normalform (DNF) realisieren.


**NOR** Gatter können jede logische Funktion oder jedes Schaltnetz in konjunktiver Normalform (KNF) realisieren.

Topologie und Eingangs-/Ausgangsvariablen bleiben bei diesen Transformationen gleich, nur die Zwischenwerte werden invertiert.


# Realisierung einer DNF mit NAND Gattern

Negation Äquivalent:





DNF:





$$y = a\overline{b} + \overline{a}b$$
  $a\overline{b} = \overline{a \text{ NAND } \overline{b}}$   $x + y = \overline{(\overline{x})(\overline{y})}$ 

$$y = \overline{(\overline{a}\overline{b})(\overline{a}b)}$$


## Realisierung einer KNF mit NOR Gattern:

Negation Äquivalent:





KNF:




$$y = (a + b)(\bar{a} + \bar{b})$$
  $(a + b) = \overline{a \text{ NOR } b}$   $xy = \overline{(\bar{x} + \bar{y})}$ 

$$y = \overline{(a+b)} + (\overline{\overline{a} + \overline{b}})$$

## Decodierer

Aufgabe des **Decodierers** ist jeder binär codierten Eingangskombination eine eindeutige Ausgangsleitung mit "1"-Belegung zuzuordnen. Damit können z. B: Zeilen bzw. Spalten im Speicherelementen, die in Matrixform angeordnet sind, selektiert werden.


Die Ausgangsfunktionen  $y_{n-1}$  ...  $y_0$  stellen den vollständigen Satz der Mintermfunktionen dar. Sie sind daher nicht minimierbar aber allein mit Konjunktionen realisierbar.



X <sub>n-1</sub>	X	$\mathbf{x}_0$	УN-1	 $y_3$	$y_2$	$\mathbf{y}_1$	$y_0$
0	(	0	0	 0	0	0	1
0	(	) 1	0	 0	0	1	0
0	1	0	0	 0	1	0	0
0	1	1	0	 1	0	0	0
:		:	:		:	:	:
1	1	1	1	 	0	0	0

## Decodierer


Die Realisierung mit UND-Gattern (n Eingänge) und als verdrahtete Logik.



# Multiplexer

Mit den "Auswahleingängen"  $x_{n-1}$  ...  $x_0$  wird einer von  $N = 2^n$  binären Eingangswerten  $e_i$  dem Ausgang y zugeordnet.


Die Realisierung ist wie beim Decoder mit einem zusätzlichen Eingang für die e<sub>i</sub> an jedem UND Gatter und einer Disjunktion über alle UND-Gatter-Ausgänge.



## **De-Multiplexer**

Aufgabe des De-Multiplexers ist, den durch e gegebenen binären **Eingangswert eindeutig einem** der Ausgänge  $y_{N-1}$  ...  $y_0$  zuzuordnen, der durch die "Auswahleingänge"  $x_{n-1}$  ...  $x_0$  ausgewählt wird.

Realisierung wie beim Decoder mit zusätzlichem Eingang e an jedem UND-Gatter.




# Bitstellenvergleicher

Das Bild zeigt Funktionstabelle und Realisierung eines Vergleichers für eine Bitstellle

$\mathbf{x}_1$	$\mathbf{x}_0$	<b>y</b> <sub>2</sub>	$y_1$	$y_0$
0	0	0	0	1
0	1	1	0	0
1	0	0	1	0
1	1	0	0	1


$$y_0 = 1$$
 für  $x_1 = x_0$   
 $y_1 = 1$  für  $x_1 > x_0$   
 $y_2 = 1$  für  $x_1 < x_0$ 



## Addierer

Im ersten Teil von Kapitel 2 wurde bereits die Realisierung der Funktion **Volladdierer** mit Addition zweier Binärstellen und Eingangsübertrag sowie Additionsergebnis und Übertrag als Ausgängen als Beispiel vorgestellt.

Der Halbaddierer realisiert die binäre Addition ohne Eingangsübertrag aber mit Ausgangsübertrag. Durch Kaskadierung von zwei Halbaddierern lässt sich wiederum der Volladdierer aufbauen.



Der Volladdierer (DNF, minimiert) braucht viele Gattern aber nur 2 Ebenen.

Der Volladdierer aus Halbaddierern benutzt weniger Gattern, aber bis zu 5 Ebenen brauchen.

Allerdings weist dieser eine höhere Stufenanzahl (längere Laufzeit) auf.

# **Ripple-Carry Addierer**


Um einen mehrstelligen Addierer aufzubauen, kann mehrere Volladdierer kaskadieren

#### Vorteil

einfache und modulare Aufbau.

#### Nachteile:

Verzögerung der Übertragung Mangel an Parallelität Flächenbedarf




## Subtrahierer

Für einen "Vollsubtrahierer" muss gegenüber dem Volladierer nur die Funktion y<sub>1</sub> (Übertrag) geändert werden.

Um einen mehrstelligen Subtrahierer aufzubauen, kann man im Prinzip auch die Subtraktion als Addition einer Zahl im 2er Komplement mit einem ripple-carry-adder durchführen.

Der Eingangsübertrag wird dabei auf "1" gelegt (=-1) und eine der Eingangs-zahlen (hier:  $b_i$ ) bitweise invertiert (s=a-b).



## Implementierungsaspekte für Schaltnetzrealisierungen

Der Entwurf eines digitalen Schaltnetzes besteht nicht nur aus der Vereinfachung von Booleschen Gleichungen und dem Erstellen eines Schaltplans, sondern beinhaltet auch das Zusammenfügen von logischen Gatterfunktionen.

- → Zusätzliche Einschränkungen ergeben sich aus den elektronischen Eigenschaften der logischen Elemente, einschließlich ihrer Struktur, Verhalten und wirtschaftlichen Überlegungen.
- → Die Entwickler sind bestrebt, eine wirtschaftliche, an die jeweilige Aufgabe angepasste Lösung zu finden.

Es soll deshalb im folgenden kurz auf den elektronischen Aufbau von Gattern, daraus resultierende Kenndaten und auf wirtschaftliche Überlegungen eingegangen werden.