

Министерство науки и высшего образования Российской Федерации
ФЕДЕРАЛЬНОЕ ГОСУДАРСТВЕННОЕ АВТОНОМНОЕ
ОБРАЗОВАТЕЛЬНОЕ УЧРЕЖДЕНИЕ ВЫСШЕГО ОБРАЗОВАНИЯ
«НАЦИОНАЛЬНЫЙ ИССЛЕДОВАТЕЛЬСКИЙ УНИВЕРСИТЕТ
ИТМО» (УНИВЕРСИТЕТ ИТМО)
Факультет «Систем управления и робототехники»

Электроника и схемотехника

Отчёт по лабораторной работе №6 (вар. 3)

Работу

выполнил:

Сухов Н. М.

Холухина Д. Е.

Группа: R3335

Преподаватель:

Козачёк О.А.

Санкт-Петербург
2026

Содержание

1. Цель работы	3
2. Исходные данные	3
3. Сборка схем логических элементов	3
4. Моделирование переходных процессов	5
5. Измерение параметров	8
5.1. TTL NOT	8
5.2. TTL NAND	8
5.3. DTL OR	9
5.4. DTL AND	9
5.5. MOS NOT	9
5.6. MOS OR	10
6. Сравнительный анализ	10
6.1. Сравнение инверторов TTL и MOS	10
6.2. Сравнение элементов ИЛИ DTL и MOS	10
6.3. Выводы по логическим семействам	11
7. Общие выводы	11

1. Цель работы

Исследовать схемы базовых логических элементов (НЕ, И, ИЛИ, НЕ-И, НЕ-ИЛИ), реализованных в 6 типах логических семейств:

- диодно-резисторная логика (DRL),
- резисторно-транзисторная логика (RTL),
- диодно-транзисторная логика (DTL),
- транзисторно-транзисторная логика (TTL),
- логика на МОП-транзисторах одного типа (MOS),
- комплементарная МОП-логика (CMOS).

2. Исходные данные

№	Логика 1	Элементы	Логика 2	Элементы	Логика 3	Элементы
3	TTL	НЕ, НЕ-И	DTL	ИЛИ, И	MOS	НЕ, ИЛИ

3. Сборка схем логических элементов

Ниже представлены схемы исследуемых элементов:




Рисунок 3.1. TTL NOT




Рисунок 3.2. TTL NAND




Рисунок 3.3. DTL OR




Рисунок 3.4. DTL AND




Рисунок 3.5. MOS NOT




Рисунок 3.6. MOS OR

4. Моделирование переходных процессов

Ниже представлены результаты моделирования переходных процессов:




Рисунок 4.1. TTL NOT (Входной сигнал - красный, выходной сигнал - синий)



Рисунок 4.2. TTL NAND (V1 - синий, V2 - зеленый, выходной сигнал - красный)




Рисунок 4.3. DTL OR (V1 - синий, V2 - зеленый, выходной сигнал - красный)



Рисунок 4.4. DTL AND (V1 - синий, V2 - зеленый, выходной сигнал - красный)




Рисунок 4.5. MOS NOT (Входной сигнал - красный, выходной сигнал - синий)




Рисунок 4.6. MOS OR (V1 - синий, V2 - зеленый, выходной сигнал - красный)

5. Измерение параметров

5.1. TTL NOT

Уровни: 147.53019ns

- Логический "0": 0.03V
- Логическая "1": 4.95V

Времена задержки:

- t_{PLH} : 1us
- t_{PHL} : 1us

Форма фронтов:

- t_r : Есть короткий выброс при достижении 1
- t_f : Перед началом спада есть небольшой выброс

Пиковый ток: 85mA

Средний ток: 52.545mA

5.2. TTL NAND

Уровни:

- Логический "0": 0.03V
- Логическая "1": 4.95V

Времена задержки:

- t_{PLH} : 1us
- t_{PHL} : 3ns

Пиковый ток: 89mA

Средний ток: 45.498mA

5.3. DTL OR

Уровни:

- Логический "0": 0.03V
- Логическая "1": 4.94V

Времена задержки:

- t_{PLH} : 5us
- t_{PHL} : 4us

Пиковый ток: 216mA

Средний ток: 160.5mA

5.4. DTL AND

Уровни:

- Логический "0": 0.03V
- Логическая "1": 4.94V

Времена задержки:

- t_{PLH} : 5us
- t_{PHL} : 4us

Пиковый ток: 187mA

Средний ток: 132.89mA

5.5. MOS NOT

Уровни:

- Логический "0": 0.05V
- Логическая "1": 4.95V

Времена задержки:

- t_{PLH} : 15ns
- t_{PHL} : 2ns

Форма фронтов:

- t_r : Перед началом возрастания фронта кратковременное понижение напряжения
- t_f : Перед началом спада есть кратковременный выброс

Пиковый ток: 27mA

Средний ток: 17.491mA

5.6. MOS OR

Уровни:

- Логический "0": 0.1V
- Логическая "1": 4.95V

Времена задержки:

- t_{PLH} : 12ns
- t_{PHL} : 30ns

Форма фронтов:

- t_r : Перед началом возрастания фронта кратковременное понижение напряжения
- t_f : Перед началом спада есть кратковременный выброс

Пиковый ток: 63mA

Средний ток: 46.54mA

6. Сравнительный анализ

6.1. Сравнение инверторов TTL и MOS

Общее: оба элемента корректно выполняют логическую функцию инверсии.

Различия:

1. **Скорость переключения:** MOS-инвертор значительно быстрее (15 нс / 2 нс) против TTL (1 мкс / 1 мкс).
2. **Потребление тока:** MOS потребляет в 3 раза меньше тока (27 мА пик, 17.5 мА средн.) чем TTL (85 мА пик, 52.5 мА средн.).
3. **Логические уровни:** уровень "0" у MOS выше (0.05 В) чем у TTL (0.03 В).
4. **Форма сигнала:** оба имеют выбросы при переключении.

6.2. Сравнение элементов ИЛИ DTL и MOS

Общее: оба элемента корректно выполняют логическую функцию ИЛИ.

Различия:

1. **Скорость переключения:** MOS-элемент быстрее (12 нс / 30 нс) чем DTL (5 мкс / 4 мкс).
2. **Потребление тока:** MOS потребляет в 3-4 раза меньше тока (63 мА пик, 46.5 мА средн.) чем DTL (216 мА пик, 160.5 мА средн.).
3. **Логические уровни:** уровень "0" у MOS выше (0.10 В) чем у DTL (0.03 В).

6.3. Выводы по логическим семействам

1. **TTL:** среднее быстродействие, высокое потребление тока, хорошие логические уровни.
2. **DTL:** низкое быстродействие, очень высокое потребление тока, хорошие логические уровни.
3. **MOS:** высокое быстродействие, умеренное потребление тока, уровень "0" повышен.

MOS-технология показывает преимущества в быстродействии и энергопотреблении, но имеет менее идеальные логические уровни. DTL технология устарела из-за низкого быстродействия и высокого энергопотребления. TTL представляет компромиссный вариант. Однако перечисленные свойства могут меняться в некоторых пределах в зависимости от выбранных компонентов (в частности, резисторов) в схеме.

7. Общие выводы

В ходе выполнения работы были исследованы схемы базовых логических элементов (инвертор, И-НЕ, И, ИЛИ), реализованных в трёх логических семействах — TTL, DTL и MOS. Проведено моделирование переходных процессов, измерены ключевые параметры (логические уровни, времена задержки распространения сигнала, форма фронтов, пиковые и средние токи потребления), выполнен сравнительный анализ.

Все исследованные элементы корректно реализуют соответствующие логические функции, что подтверждается осциллограммами переходных процессов.

Логические уровни во всех семействах близки к идеальным (0 В для «0» и 5 В для «1»), однако в MOS-логике уровень логического «0» слегка повышен (0.05-0.1 В), что может снижать помехоустойчивость в некоторых случаях.

Полученные результаты иллюстрируют эволюцию логических семейств: переход от диодно-транзисторных (DTL) и транзисторно-транзисторных (TTL) схем к МОП-структурам позволил существенно повысить быстродействие и снизить энергопотребление при сохранении функциональности.

Таким образом, работа подтверждает целесообразность использования МОП-логики в современных цифровых устройствах и даёт понимание компромиссов, характерных для более ранних семейств. Полученные количественные характеристики могут варьироваться при изменении номиналов компонентов (в первую очередь резисторов), однако общие соотношения между семействами сохраняются.