
中国科学技术大学计算机学院 《数字电路实验》报告




实验题目:使用 Vivado 进行仿真学生姓名:牛庆源学生学号:PB21111733完成日期:2022.11.10

【实验题目】

1. 编写 verilog 仿真文件,生成指定波形,使用 Vivado 仿真。



2. 编写 verilog 仿真文件,生成指定波形,使用 Vivado 仿真。



- 3. 利用题目2中的信号作为一段给定代码的输入,使用Vivado仿真。 并观察仿真波形。
- 4. 设计一个 3-8 译码器,编写仿真测试文件,在 Vivado 中进行仿真, 要求遍历所有的输入组合。

【实验目的】

- 1. 熟悉如何编写 verilog 仿真文件,以及了解并利用 initial,\$以及#语句。
- 2. 熟悉如何使用 vivado 进行仿真,并可以通过仿真判断模块是否正

常运作,或者观察模块的运行特性。


【实验环境】

vlab. ustc. edu. cn

【实验练习】

题目一


编写 verilog 仿真文件,生成下图波形,使用 Vivado 仿真。



观察波形图可得,信号 a 和 b 在时间为 0-100,100-200,200-275,275-350,350-400 内与之前的状态相比有发 生改变,于是有如下仿真代码:


```
23 □ module T1();
     reg a,b;
25 	☐ initial
26 🖯 begin
              a = 1'b1; b = 1'b0;
28
              a = 1'b1; b = 1'b1;
       #100
29
              a = 1'b0; b = 1'b1;
       #100
30
       #75
              a = 1'b0; b = 1'b0;
31
              a = 1'b0; b = 1'b1;
       #75
32
       #50 $finish;
33 🖨 end
     endmodule
```

产生的仿真波形为:



题目二

编写 verilog 仿真文件,生成指定波形,使用 Vivado 仿真。




观察波形可得,时钟信号每 5 个单位时间变化一次,可以使用 always 语句每 5 个单位时间将 initial 为 0 的时钟信号翻转一次。

对于剩下两个信号,分别用 initial 语句赋初值和经过某一个时间间隔后变化的值即可。

注意时钟信号在55处停止,所以在55处停止仿真。代码如下:

```
23 - module T2();
     reg CLK, RST_N, D;
24 :
25 :
     initial CLK = 0;
26 :
     always #5 CLK = ~CLK;
27 initial
28 begin
29
         RST N = 0;
         #27 RST_N = 1;
30 !
31 ;
         #28 $stop;
32 @ end
33 ⊖ initial
34 🖨 begin
35
         D = 0;
36
         #13 D = 1;
37
         #24 D = 0;
38 🗀 end
39 :
40 endmodule
```

产生的仿真波形为:



题目三

用题目二中的信号作为以下代码的输入,进行仿真并观察波形。


```
module T3(
input clk, rst_n, d,
output reg q);
always@(posedge clk)
```

```
\begin{array}{l} \text{begin} \\ & \text{if(rst\_n == 0)} \\ & \text{q <= 1'b0;} \\ & \text{else} \\ & \text{q <= d;} \\ & \text{end} \\ & \text{endmodule} \end{array}
```

使用模块例化的方式,在题目二中加入线网类型 wire 的 Q,例 化题目所给的模块,进行仿真即可:

```
23 	☐ module T2();
24
      reg CLK, RST N, D;
25
      wire Q;
      T3 T3(CLK, RST_N, D, Q);
26
27
      initial CLK = 0;
28
      always #5 CLK = ~CLK;
29 🖨 initial
30 □ begin
31 :
          RST N = 0;
32
          #27 RST_N = 1;
33 ¦
          #28 $stop;
34 ← end
35 ← initial
36 ← begin
37
          D = 0;
38
          #13 D = 1;
39
          #24 D = 0;
40 🖨 end
42 endmodule
```

仿真结果如下:



观察到在时钟信号第一个上升沿到来之前,输出信号Q为不确定态x,在时钟信号第一个上升沿开始Q开始在每一个时钟上升沿根据RST_N和D的值发生变化,观察波形可知,RST_N信号为同步复位信号,低电平有效,当RST_N为0时,无论D如何变化,Q依然为0。当RST_N为1时,在时钟上升沿,Q变为D信号,并保持一个时钟周期,之后再更新状态。

题目四

设计一个 3-8 译码器,编写仿真测试文件,在 Vivado 中进行仿真,要求遍历所有的输入组合。


当使能信号 S2S1S0 为 1 0 0 时,三位信号 A 输入有效,将输出的 八位信号 Y 的某一位变为 0 (低电平有效)。使能信号无效时,输出 为八位 1。Verilog 代码如下:


```
23 ─ module T4(
     input [2:0] A, E,
25 1
     output reg [7:0] Y);
26 ( always@(*)
27 Degin
28 🖨
         if(E[0] || E[1] || !E[2])
29 :
             Y = 8'b1111_11111;
30
         else
31 🖯
             case(A)
             3'b000: Y = 8'b0111 1111;
32
             3'b001: Y = 8'b1011 1111;
33
34
             3'b010: Y = 8'b1101 1111;
35
             3'b011: Y = 8'b1110 1111;
36
             3'b100: Y = 8'b1111_0111;
             3'b101: Y = 8'b1111_1011;
37
             3'b110: Y = 8'b1111_1101;
38
39
             3'b111: Y = 8'b1111 1110;
40 🖨
             endcase
41 🖨 end
42 endmodule
43 !
```

要求遍历所有的输入组合,即遍历六位输入 00_0000 到 11_1111。可以分别对 A 和 E 进行遍历, A 信号初始为 000,每过 5 个单位时间

变为 A+1, E 信号, 初始为 000,每次 A 的八种情况遍历结束后 E 变为 E+1,即每 5*8=40 个单位时间变化一次。仿真在遍历完所有的输入信号后结束,即在 40*8=360 时间后结束,写出仿真代码:

用 vivado 进行仿真得到结果: (第一张为所有情况遍历的大图,细节看不太清除;第二张为使能信号有效以及前后部分的细节展示)





【总结与思考】

- 1. 初步编写了 verilog 仿真文件,对仿真文件中的一些关键字和语句有了初步了解。
- 2. 进行了 vivado 仿真实验,也通过仿真判断了模块是否正常运作,同时有了更直观的观察模块特性的方法。