

DOCUMENTACIÓN MÓDULOS LAB 3 ELO212

fib_i_gates.sv:

Reconocedor fibinarios con puertas lógicas (usando assign), no está en uso.

BCD_to_7seg.sv:

convertor de entrada de 4-bit a salida para display 7 segmentos.

Nombre del módulo: BCD_to_sevenSeg *ojo: difiere del nombre del archivo*

Entrada: [3:0] BCD_in

Salida: [6:0] sevenSeg

Diagrama de alto nivel:



fib_rec.sv:

Reconocedor de fibinarios, usando always_comb.

Nombre del módulo: fib_rec

Entrada: [3:0] BCD_in

Salida: fib

Diagrama de alto nivel:



counter_4bit.sv:


contador de 4-bits

Nombre del módulo: counter_4bit

Entrada: clk, reset

Salida: [3:0] count

Diagrama de alto nivel:



top_module.sv:

integración de los módulos anteriores.

Nombre del módulo: top_module

Entrada: clk, reset

Salida: [6:0] sevenSeg, fib, onoff

Diagrama de alto nivel:

