
先端物質デバイス論（高機能材料）

液晶ディスプレイの技術と産業

液晶セル・TFT・回路設計を
一つのシステムとして理解する



渡辺 誠

2026年10月14日


INTRODUCTION

序

LCDを俯瞰する

技術史、産業構造から「今、学ぶ意味」へ

経験　歴史と産業　表示原理と構造　学ぶ意義



自己紹介

液晶ディスプレイと歩んだ30余年

製品設計からシミュレーション、技術戦略、AIモデルへ



渡辺 誠

博士（工学）

NEC
ナレッジサイエンス研究所
ディレクター

東京大学生産技術研究所
リサーチフェロー

LCDとの関わり

1993–2001
製品をつくる
NEC
プロジェクタ・車載・PC
IPSの設計と量産立上げ

2004–2012
モデル化する
ソニー
TFT・液晶モデル
回路シミュレーション

2012–2024
組織へ広げる
JDI・Silvaco
CAD・CAEの全社統括
ディスプレイ技術戦略

2020–現在
AIで進化させる
東京大学・NEC
液晶セル×機械学習
高速モデルと社会実装

職歴

1993–2004	2004–2012	2012–2019	2019–2020	2020–2024	2024–2026	2026–
NEC	**ソニー**	**JDI**	**ウシオ電機**	**Silvaco**	**ウシオ電機**	**NEC**
LCD開発・HPC海外	モバイルLCD	CAD・CAE・技術戦略	開発部長	Display Strategy VP	研究開発部門長	AI研究ディレクター

学歴

1993 東京大学 教養学部
基礎科学科第一 卒業

2014 グロービス経営大学院
経営研究科 修了・MBA

2025 東京大学大学院 工学系研究科
先端学際工学専攻 修了・博士（工学）


出典：職務経歴書（2026年7月10日現在）

液晶ディスプレイの歴史

DISPLAY EVOLUTION

省電力表示から高精細化へ、そして奥行き・透明性へ

物質の発見 → 画素をつくる → 面で制御する → 家庭の主役 → 空間へ情報を重ねる



液晶の発見

固体と液体の中間相


“状態”そのものが新しい



表示装置へ

電卓・時計に実用化


薄い・軽い・低消費電力



TFT・カラー化

98NOTEカラー

カラーLCDが持ち運べる時代へ



大型・高精細化

テレビ・PCへ拡大

表示の主役がCRTからLCDへ



裸眼3D｜奥行きを表示



透明表示｜顔を見ながら字幕を読む

1888	1970年代	1980–90年代	2000年代	2020年代〜
発見	実用化	TFT化	大型化	3D・透明

低消費電力の表示技術は、画素制御・大面積化を経て、空間へ情報を重ねる媒体へ

画像出典：Wikimedia Commons／Sharp／情報処理学会 コンピュータ博物館／Sony／Japan Display

ディスプレイ技術の比較

CRT から自発光型ディスプレイへ

CRT　ブラウン管



Sony Trinitron

LCD　液晶



Sharp AQUOS

OLED　有機EL



Samsung OLED TV

µLED　MicroLED



Samsung MICRO LED

発光の仕組み	電子線で 蛍光体を発光	バックライトを 液晶で制御	有機EL画素が 自発光	無機LED画素が 自発光
黒・応答	◎　◎	△　○	◎　◎	◎　◎
ピーク輝度	○	◎	○〜◎	◎◎
薄さ・軽さ	×	○	◎	○〜◎
主な課題	奥行・重量 高電圧	黒浮き・視野角 残像	固定像・ 材料劣化	大量転写・歩留り コスト

◎ 強い　○ 標準　△ 条件依存　× 不向き

LCDは量産性と用途の広さ、OLEDは黒と応答、µLEDは輝度と寿命に強み


写真：Wikimedia Commons（Trinitron／Sharp AQUOS／Samsung OLED TV）、Samsung公式 MICRO LEDカタログ。写真は説明目的でトリミング。

4方式の表示原理

光をつくる場所が違う

CRT


電子線で蛍光体を走査



電子銃からのビームを偏向し、
蛍光体を1点ずつ発光

LCD


バックライトを光源に使う



偏光と液晶配向で透過率を制御
画素自体は発光しない

OLED


有機発光層が自発光



TFTから電流を流した画素が発光
バックライトは不要

µLED

無機LEDチップが自発光




RGBの微小LEDを画素として駆動
高輝度と長寿命が特長

模式図：OpenAI ImageGenで作成。構造は理解を優先して簡略化し、各方式の代表的な光生成・変調経路を示した。

LCDの全体像

構造と動作を2つの視点から見る


何でできているか STRUCTURE



01 液晶層を2枚の基板で挟む

TFTが画素を選び、RGBフィルターが色をつくる

どうやって光を変えるか PRINCIPLE



02 電圧で液晶分子の向きを変える

2枚の偏光板を通る光量が変わり、明暗になる

バックライト › 偏光 › **液晶による光量制御** › RGB › 画像

図引用：Japan Display Inc., “Display Basics”, “Structure of a TFT LCD” および “Working Principle of an LCD”（閲覧日：2026年9月6日）。図は改変せず掲載。

現行最大のLCDマザーガラス

MOTHER GLASS

Gen 10.5は人の身長を超える約3 m級の一枚ガラス


人物と比べると…



Gen 10.5

2.94 × 3.37 m

面積 約9.9 m²



厚さ0.4 mmを全面で均一に加工

写真：Corning 武漢Gen 10.5工場（2021）｜現行最大寸法：Nikon（2026年9月13日閲覧）｜厚さ：Corning EAGLE XG


現在のLCD業界

30-YEAR SHIFT

日本から韓国・台湾へ、そして中国へ移ったディスプレイ産業の主導権

国・地域別シェアの長期推移

構成比（%）



日本のシェア	94.7%（1995）	30.9%（2001）	15.4%（2012）	0.7%（2025）

定義差が大きく、局所的な落込みに見える2005年・2011年は除外

2025年 世界ディスプレイ市場
$134.4B

うちLCD
$80.5B

出典：米国EPA、総務省『情報通信白書』、KOTRA、InformaTech／Omdia・KDIA。前半は生産・出荷、2012年以降は売上高。図読取値・丸めを含む。

現在のLCD業界

FIVE FORCES

強い供給者 × 強い顧客 × 過当競争 —— パネルメーカーは構造的に利益を残しにくい

業界への新規参入の可能性

中国メーカの後は新規参入の気配なし
(市場参入コストが非常に高いため)

サプライヤーの力

高度なノウハウを持つ
少数の素材・装置メーカー
による寡占化



業界内の競争

莫大な資本でコスト・リーダーシップ戦略をとる中国をはじめ
韓国・台湾・日本の多数のメーカーが市場シェアを争う。
(特に中国の製造業は、国策による金融優遇措置を利用)

顧客の力

- 少数のブランド力のあるメーカーの影響力が非常に大きい
- スマホ、TV等最終製品のコモディティ化
- 低いスイッチングコスト





代替製品の脅威

μLED（次世代技術）
実用化にはまだ多くの問題がある。


KEY MESSAGE

技術を生み出すだけでは足りない。差別化と開発効率を、利益へつなぐ設計が必要。

図引用：渡辺 誠『リザバーコンピューティングによる産業応用可能な液晶セルモデルの開発』博士論文，図1.2「ディスプレイ業界の産業構造分析」，p.5（2025）．

LCDを学ぶ意義

LCD開発は、工学の「総合格闘技」



弾性力学

液晶配向・弾性変形・セル応力

流体力学

塗布・充填・流動

電磁気学

電界で分子を駆動

有機化学

液晶・配向膜の材料設計

光学

偏光・色・視野角

半導体工学

TFTで画素を選択

電気回路

画素を正確に駆動

7つの知識が、一つの画素で出会う


概念模式 図：OpenAI ImageGenで作成。現象と構造は理解を優先して簡略化。

一癖ある技術の集合体

LCDは「中途半端」を組み合わせて成立する

01 液晶

固体と液体の中間相



秩序はある。だが、流れる

異方性を保ちながら、液体として変形できる

図：東京理科大学 古江研究室「物質の三態と液晶」

02 TFT

速さより、安さと面積




大型ガラス基板　　**高温処理に制約**

低温で均一に成膜できる
アモルファスSi、多結晶Si を使う
単結晶より能力は低いが、安く大面積に作れる

図：ステラ・コーポレーション「Siの結晶性イメージ」

03 回路

TFTを使いこなす



限られた移動度と面積の中で、
画素保持・走査・駆動を成立させる

模式図：OpenAI ImageGen

材料の曖昧さを、デバイスと回路の工夫で製品にする

出典：https://www.rs.noda.tus.ac.jp/~furuelab/c_state.html　https://www.stellacorp.co.jp/dictionary/tft.html

序のまとめ

LCDは「制約を統合する」システム技術

01 **一画素に、多様な工学が集まる**

液晶セル、TFT、回路、光学、材料、製造プロセスが連動して像をつくる


02 **生産拠点が移っても、設計の本質は残る**

材料・デバイス・回路をつなぎ、全体として最適化する考え方は変わらない

03 **制約の理解が、設計力になる**

中間相の液晶、低温・大面積のTFT、狭い領域に収める回路を使いこなす

本論へ　液晶セル → TFTデバイス → 回路　内部へ分解して学ぶ



概念図：元資料の生成画像を再利用し、構造理解を優先して簡略化


LIQUID CRYSTAL CELL

液晶セル

分子配向が、
偏光状態を変化させる

TN / IPS、偏光、弾性・流動、材料設計を
一つの物理として捉える

配向　偏光　ダイナミクス　材料設計




CHAPTER 1

TN-LCDのON/OFF動作


ノーマリーホワイト型・クロスニコル

電圧 OFF　光は透過（白）



90°ねじれが偏光を回転させる

電圧 ON　光は遮断（黒）



電界がねじれを解き、検光子が遮る

図：M. Schadt, “Construction of a TN-cell and operation of the twisted nematic field effect”, Wikimedia Commons, CC BY-SA 3.0 / GFDL（参照 2026-09-07）

commons.wikimedia.org/wiki/File:TN-LCD-schematic-MS208kB.png

TN液晶の弱点：視野角依存

見る方向が変わると、同じ画像が別の色に見える

TN：上下方向で色・階調が大きく崩れる

IPS：斜めからでも色・階調を維持



観察方向が変わると、液晶層を通る光の位相差と偏光状態が変化
→ 透過率と階調特性がずれ、色反転・白浮きとして現れる

※図中の「TFT」はTN方式を指す

図引用：YogIT.ro “TFT vs TFT IPS”／説明参考：RTINGS “Viewing Angle”（参照 2026-09-07）


yogit.ro/wp-content/uploads/TFT-vs-TFT-IPS.jpg | rtings.com/monitor/tests/picture-quality/viewing-angle

IPS-LCDのON/OFF動作

ノーマリーブラック型・クロスニコル

電圧 OFF　光は遮断（黒）

電圧 ON　光は透過（白）



均一配向（ねじれなし）

偏光状態は変わらず、検光子が遮断

中央部が横電界 E で面内回転

厚さ方向にねじれ、偏光状態が変化

表面はアンカリングを保ち、セル中央部が回転する


図引用：DisplayModule, “What is IPS Display?”／説明参考：H.-W. Chen et al. (2018)（参照 2026-09-08）

displaymodule.com/blogs/knowledge/what-is-ips-display | doi.org/10.1038/lsa.2017.168


異方性層による偏光楕円の生成

電場を長軸・短軸へ射影し、異なる位相速度で伝搬させて再合成する


1　入射電場を固有軸へ射影



2　長軸・短軸で位相速度が異なる



3　出口で再合成すると軌跡が変わる



＊入射角 θ = 45° で $|E_a| = |E_\beta|$ の場合

z = 0

$$E_a = E_0 \cos\theta \cdot \cos\omega t$$
$$E_\beta = E_0 \sin\theta \cdot \cos\omega t$$

位相速度と位相差

$$v_{p,a} = c/n_a \qquad v_{p,\beta} = c/n_\beta$$
$$k_i = \omega/v_{p,i} = 2\pi n_i/\lambda$$

$$\Delta\phi = (k_a - k_\beta)d = 2\pi(n_a - n_\beta)d / \lambda$$

z = d　共通位相を除いて再合成

$$E_a = A \cos \Omega t$$
$$E_\beta = B \cos(\Omega t + \Delta\phi)$$

$$(E_a/A)^2 + (E_\beta/B)^2 - 2(E_a/A)(E_\beta/B)\cos\Delta\phi = \sin^2\Delta\phi$$

偏光楕円の方程式

屈折率差 Δn とセルギャップ d が位相差を作り、電場ベクトル先端の軌跡を決める


参考：MIT Electromagnetics / PhysicsLibreTexts 9.5, 9.3 ／ Newport "Introduction to Waveplates"（参照 2026-09-08）

液晶の配向処理技術

配向膜に容易軸を作り、界面アンカリングで液晶の方位を決める

ラビング法

接触処理



ローラーの接線方向 ＝ 擦り方向 ＝ 液晶の長軸方向

図：SlideServe “LIQUID CRYSTALS Introduction”, slide 12 より引用


1. **布ローラーで擦る** — ポリイミド膜を一方向に擦る
2. **擦り方向にクセ** — 高分子鎖と微細な凹凸が方向性を持つ
3. **液晶が並ぶ** — 液晶の長軸が擦り方向へアンカリング

成熟した量産技術。強い配向規制力

課題：接触傷、粉塵・繊維、静電気、段差部の処理

光配向法

非接触処理



図：シャープ「UV²A技術」ニュースリリースより引用

直線偏光UV

↓

光反応で配向膜に方向性を与える

光異性化
光二量化・架橋
光分解

↓

液晶が表面の容易軸に沿う

微細領域ごとに方位を描ける。粉塵・静電気を抑制

共通する物理

配向膜が表面容易軸 ϕ_0 を与え、界面アンカリングが液晶ダイレクタ n をその方向へ拘束する

$F_s = \frac{1}{2} W \sin^2(\phi - \phi_0)$　　W：アンカリング強度


違いは、配向膜に異方性を作る手段

出典：SlideServe “LIQUID CRYSTALS Introduction”／ウシオ電機「光配向装置」／シャープ「UV²A技術」／Xi et al., MTE 6 (2023) 100069

トルクバランス式の意味

$$n \times (h - \gamma_1 N - \gamma_2 A n) = 0$$

弾性・電場　　相対回転の粘性　　流れによる配向トルク



$$|n| = 1 \quad \Longrightarrow \quad n \cdot \delta n = 0$$

先端は単位円上だけを動く
半径方向は拘束反力が打ち消し、接線方向 h⊥ が回転を起こす

各項の定義

分子場　$h_i = \partial_j \left(\frac{\partial f}{\partial n_{i,j}} \right) - \frac{\partial f}{\partial n_i}$

f = f_F + f_E：全自由エネルギー密度［J/m³］

相対回転　$N = \frac{Dn}{Dt} - \omega \times n$

液晶の回転から流体の剛体回転を差し引く

変形速度　$A_{ij} = \frac{1}{2}(\partial_i v_j + \partial_j v_i)$

伸長・せん断がダイレクタへ作用

$\omega = \frac{1}{2} \nabla \times v$

γ_1：回転粘性　　γ_2：流動配向係数

配向空間の一般化力　$h - \gamma_1 N - \gamma_2 A n = \lambda n$


出典：渡辺 誠『液晶ディスプレイの数理科学（完全版）』 pp. 47–53, 66

Frank弾性エネルギー

$$f_{\mathrm{F}} = \frac{1}{2}K_{11}(\nabla \cdot \boldsymbol{n})^2 + \frac{1}{2}K_{22}(\boldsymbol{n} \cdot \nabla \times \boldsymbol{n})^2 + \frac{1}{2}K_{33}|\boldsymbol{n} \times \nabla \times \boldsymbol{n}|^2$$

f_F：Frank弾性自由エネルギー密度［J/m³］

SPLAY　スプレイ




変形量　∇·n

弾性定数　K_{11}

配向線が広がる・集まる
発散が変形量

TWIST　ツイスト




変形量　n·∇×n

弾性定数　K_{22}

n に沿う回転軸まわりにねじれる
カイラル液晶では q_0 を加える

BEND　ベンド



変形量　n×∇×n

弾性定数　K_{33}

配向線そのものが曲がる
曲率に対応する変形

一様配向では fF = 0　　変形の向きを反転してもエネルギーは同じ　　K の単位は N


出典：渡辺 誠『液晶ディスプレイの物理科学（完全版）』 pp. 18–20

電気エネルギーと分子場

$$f = f_{\mathrm{F}} + f_{\mathrm{E}}$$

全自由エネルギー密度 = Frank弾性 + 電気

誘電率異方性がトルクを生む



トルクは D と E が平行になる向きに働く

電圧固定の熱力学ポテンシャル

$$f_{\mathrm{E}} = -\frac{1}{2}\boldsymbol{E}\cdot\boldsymbol{D}$$

$$f_{\mathrm{E}} = -\frac{1}{2}\varepsilon_0\left[\varepsilon_\perp E^2 + \Delta\varepsilon(\boldsymbol{n}\cdot\boldsymbol{E})^2\right]$$

↓

電気分子場

$$\boldsymbol{h}_{\mathrm{E}} = \varepsilon_0\Delta\varepsilon(\boldsymbol{n}\cdot\boldsymbol{E})\boldsymbol{E}$$

↓

電気トルク密度

$$\boldsymbol{\tau}_{\mathrm{E}} = \boldsymbol{n}\times\boldsymbol{h}_{\mathrm{E}} = \boldsymbol{D}\times\boldsymbol{E} = \varepsilon_0\Delta\varepsilon(\boldsymbol{n}\cdot\boldsymbol{E})\,\boldsymbol{n}\times\boldsymbol{E}$$

配向式 $\boldsymbol{h} = \boldsymbol{h}_{\mathrm{F}} + \boldsymbol{h}_{\mathrm{E}}$

流動式 σ に σ_elec を加える

自由電荷・重力を無視すれば b = 0

出典：渡辺誠『液晶ディスプレイの数理科学（完全版）』 pp. 11–13, 20–25, 47–53

液晶ダイナミクスの支配方程式

未知場　$\{n(z,t),\ v(z,t),\ p(z,t),\ \phi(z,t)\}$

連立して解く式		何を決めるか
電場	$\nabla \cdot D = 0, \quad D = \varepsilon_0 \varepsilon(n) E, \quad E = -\nabla \phi$	電位 ϕ と電場 E 配向に働く電気トルクを与える
配向	$n \times (h - \gamma_1 N - \gamma_2 A n) = 0, \quad \lvert n \rvert = 1$	ダイレクタ n の時間変化 流れに対する回転も含む
流動	$\rho \dfrac{Dv}{Dt} = \nabla \cdot \sigma + b$	速度場 v と圧力 p b（= f_body）：外部体積力密度［N/m³］
質量	$\dfrac{\partial \rho}{\partial t} + \nabla \cdot (\rho v) = 0, \quad \rho = \text{const.} \Rightarrow \nabla \cdot v = 0$	質量保存 非圧縮条件が圧力を拘束する

構成式・定義

$$h_i = \partial_j \left(\frac{\partial f}{\partial n_{i,j}} \right) - \frac{\partial f}{\partial n_i}, \quad N = \frac{Dn}{Dt} - \omega \times n, \quad A = \frac{1}{2}(\nabla v + (\nabla v)^{\mathsf{T}})$$

$$\sigma = -pI + \sigma^{\text{visc}} + \sigma^{\text{elas}} + \sigma^{\text{elec}}$$

初期条件・境界条件を加えて問題が閉じる


出典：渡辺誠『液晶ディスプレイの数理科学（完全版）』 pp. 8–13, 31–54

液晶動力学を「見える化」する数値解析

LC DYNAMICS SIMULATION


配向・流動・偏光を連成して、電圧波形から透過率まで追跡する

入力 V(t) → トルクバランス ＋ 運動量保存 ＋ ∇·D = 0 → n(z,t), v(z,t), E(z,t) → 偏光伝搬 → 透過率 T(t)



電圧OFF直後：配向緩和と液晶流が同時に進む


セル中央の偏光



TNでも、セル途中で直線偏光が
必ず維持されるとは限らない

複屈折による位相差の蓄積で
一般には楕円偏光となり得る

流動が生むオプティカルバウンス




配向変化が液晶流（backflow）を生み、その流れが配向緩和へ戻るため、透過率に一時的な反動が現れる

動画・シミュレータ：渡辺 誠作成「LC Dynamics Simulator — TN Cell」／22秒（クリックして再生）

FFS-LCDのケース

FFS DYNAMICS

0 V保持、線形ランプ、3 V保持：配向変化と透過率飽和を可視化



駆動条件［ms］

0–10	0 V保持
10–30	0→3 Vランプ
30–80	3 V保持

到達状態

T(80 ms)

0.217

終盤5 msの変化

約0.5%｜実用上ほぼ飽和

動画：約38秒

冒頭2秒・終端4秒は静止
クリックして再生


電圧・配向・透過率を
同じ時間軸で確認

動画・シミュレータ：渡辺 誠作成｜80 ms・321スナップショット


IPSはTNより広い視野角を確保

赤線：コントラスト比 100 の境界

TN



IPS



赤線の内側（CR ≥ 100）は、TNでは中心近傍に限られ、IPSでは外周近くまで広がる

図：添付スライド「TN_IPS_viewing_angle_comparison_simple.pptx」より


Δε・Δn を大きくする分子設計

DIELECTRIC & OPTICAL

電界への応答は極性基、光学異方性は芳香環の連結で高める

誘電率異方性 Δε

極性基を付与



5CB｜末端シアノ基を持つ代表例

E ⟶⟶⟶ μ　分子長軸に沿う双極子


電界が分子を回すトルク　大　Δε ↑

極性基が電界に大きく反応する

屈折率異方性 Δn


ベンゼン環を連結

シクロヘキサン環



置換

ベンゼン環



π電子が分子長軸方向に動きやすい　Δn ↑

構造図：PubChem CID 92319（5CB）, CID 109063（PCH-5）　内容：添付レポート

芳香環を増やすと回転粘性 γ_1 が上がる


π電子雲の重なりが分子間相互作用を強め、分子の回転を妨げる

π–π INTERACTION

π電子雲

π–π 相互作用

ベンゼン環が多いほど
重なり合うπ電子雲が増える



分子間相互作用

強くなる

↓

回転時の抵抗

大きくなる

↓

γ_1 ↑

応答速度 ↓

Δn を上げる芳香環が、同時に γ_1 を上げる　これが分子設計のトレードオフ

構造図：PubChem CID 92319（5CB）　内容：添付レポートおよびSouthampton大博士論文（構造とγ_1の比較）

視野角依存性を利用した情報分離

VIEW-DEPENDENT DISPLAY

見る方向ごとに、表示する情報そのものを制御する


見せ分ける | JDI 2 Vision Display



運転席側
ナビ・安全情報

助手席側
動画・娯楽

見せない | Switchable Privacy



正面
通常表示

斜め方向
遮光・不可読

角度ごとに別画像を割り当てる

1枚の画面を2人で共有しながら、内容と操作を分離

見える角度範囲を狭める

横からの覗き見防止や、運転中の映像遮蔽に利用

視野角依存性を機能に変える

角度別の情報提示と、不要な方向への情報遮断

広視野角化とは逆に、方向依存性を意図的に設計する

図：Japan Display Inc.『車載向け 2 Vision Display（2VD）』2024, p.21／『METAGROWTH 2026』2022, p.69（図版をトリミング）

視野角依存性を利用した質感再現

KIRAMEKI DISPLAY

観察方向ごとの光を制御し、金属光沢や構造色を表示する



コイン｜金属光沢　　GIF：スライドショーで再生



モルフォ蝶｜構造色　　▶ 公式動画を再生



金属器｜局所ハイライト　　▶ 公式動画を再生



サクソフォン｜鏡面反射　　▶ 公式動画を再生

液晶の角度依存性を設計対象に変える

出射角ごとに異なる輝度・色を提示し、観察者の移動に合わせてハイライトを変化させる

通常のLCDでは画質変化となる角度依存性を、物体の反射特性を伝える情報として活用

出典：東北大学 石鍋研究室公開ページ／NTT-AT「煌めきディスプレイ」公式動画／コイン展示GIF：Qiita, mk37（2025）

OCB-LCD：液晶流を利用した高速応答

Optically Compensated Bend

ベンド配向：上下対称・光学自己補償





図2．OCB液晶 — OCB液晶は液晶分子が弓なりにベンド配向する。


OCB
4.5 ms

従来TN
30 ms

液晶流が「弓のしなり」を後押し



流れとの結合項　γ_2 A·n



立上り
3.6 ms

立下り
0.9 ms

合計 4.5 ms

配向変化が液晶流を生み、その粘性トルクが次の配向変化を加速する

図引用：渡辺 誠「液晶ディスプレイの数理科学」p.61　原図：瀧本ほか, 東芝レビュー 60(7), 42–45, 2005

自ら光らないことが、強みになる

REFLECTIVE LCD

JDI 反射型カラーLCD｜環境光を“表示光”として再利用する




屋外視認性｜外が明るいほど、使える光が増える

表示原理

環境光 → 液晶＋カラーフィルタ / 反射層 → 観察者

入射光を画素で変調し、反射して目へ返す

背面のバックライトが不要



JDI 32型試作例

動画	20%
静止画	0.5%

※透過型LCDを100%とした資料値

非発光＝省エネ × 太陽光下で読みやすい

常時表示・屋外サイネージ・ウェアラブルに適する

ただし暗所では、外部照明またはフロントライトが必要

出典：Japan Display Inc., Color Reflective LCD 32-inch module for Digital Signage（CITE 2019掲載資料／©2016 JDI）


LCD開発で驚いたこと

巨大なパネルは重力に敏感。液晶の曲がりは電気とつながる。

COFFEE BREAK

立て掛けると、下端にムラ？






静水圧 × ガラス変形 × スペーサ支持

大型・薄型ほど、下端のセルギャップ差が画質に現れやすい

曲げると、電気が生まれる？



Nematic液晶でも、変形が大きい箇所では自発分極が生じる。


配向の曲率が電気分極 P を生む
電場の極性に応答するため、FFSのフリッカーにも関係する

左：Li et al., SID Symposium Digest 43 (2012) 679–682, Fig. 2　右：P. G. de Gennes & J. Prost, The Physics of Liquid Crystals, 2nd ed., Oxford University Press (1993)

FFS-LCDのフレクソフリッカ

FLEXO FLICKER

同じ|V|=2 Vでも、極性反転に伴って配向と透過率が揺れる



駆動条件

+2 V / −2 V

16 msごとに極性反転
96 ms（3周期）

フレクソ係数

e_{11} = −7.5 pC/m
e_{33} = −12 pC/m

後半4 msの平均透過率

+2 V 0.105

−2 V 0.117

差 約11%


極性反転直後の過渡応答を含む

動画 25.2秒
クリックして再生

シミュレータ・計算・動画：渡辺 誠氏作成｜dt=0.20 ms｜フレクソエレクトリック効果 ON

液晶セルのまとめ

表示は、材料・配向・流動・偏光の連成結果



01 配向が表示方式を決める

TN / IPS、視野角、偏光変換は
セル内の配向分布の違い

02 応答は流れと切り離せない

バックフローはバウンスを生み、
OCBでは高速化に利用できる

03 弱点は機能へ変えられる

視野角依存、非発光、フレクソ効果も
用途と設計次第で価値になる

材料設計のトレードオフ　Δε・Δn を高める分子構造 ↔ 粘性 γ_1 の上昇・応答低下

次章　この光学素子を画素ごとに駆動する　**薄膜トランジスタ（TFT）**


THIN-FILM TRANSISTOR

薄膜トランジスタ

大型ガラス上の、画素を選ぶスイッチ

MOS動作からpoly-Si粒界・トラップ、TCAD、表示不具合まで





MOS動作　薄膜プロセス　粒界・トラップ　モデル・回路



CHAPTER 2

結晶Si FETとディスプレイ用TFTの比較

結晶秩序が崩れるほど遅くなる。酸化物は例外

	結晶Si FET	多結晶Si TFT	アモルファスSi TFT	酸化物TFT
原子・結合 模式図	周期的な共有結合	結晶粒と粒界	無秩序・ダングリングボンド	無秩序でもs軌道が重なる
				

比較項目	結晶Si FET	多結晶Si TFT	a-Si TFT	酸化物TFT
電子移動度 $cm^2/V{\cdot}s$	≈480*	50–150	0.5–1	10–50
大面積・均一性	ウェハ内 ◎ 大型ガラス ×	△ 粒界でばらつく	◎ 大型・均一	◎ 大型・均一
代表プロセス	Siウェハ 高温CMOS	a-Si成膜 レーザー結晶化	低温PECVD 結晶化なし	スパッタ 低温アニール
主な弱点	大型化・コスト	粒界 レーザー均一性	低移動度 Vthシフト	光・バイアス安定性 酸素欠損管理 p型を作るのが困難
主な用途	CPU・ドライバIC 高密度CMOS	高精細LCD/OLED 画素・周辺回路	大型LCD 画素スイッチ	高精細LCD/OLED 低リーク駆動


Si系は結晶の乱れがキャリアを妨げる。酸化物は非晶質でも金属s軌道の重なりで電流を流せる

* 結晶Si FETは室温の大型MOSFET例。移動度は材料・キャリア・構造・測定法で変化。原子図は概念模式図。

出典： NIST (2004), Nature (2024), NPG Asia Materials (2010), Nature Communications (2018)

nMOSトランジスタの動作原理

ゲート電圧で、半導体表面に電子の通り道をつくる



ゲートは酸化膜で絶縁

ゲート電流はほぼ0


入力：ゲート電圧 VGS

出力：ドレイン電流 ID


nMOSのピンチオフ

ゲート電極の電圧は一定。ドレイン側ではチャネル電位がゲート電位に近づく

VGS > Vth、VDS を増加



VDS = VGS − Vth



なぜ消える？

$$|Q_{\mathrm{inv}}(x)| \simeq C_{\mathrm{ox}}\left[V_{\mathrm{GS}} - V_{\mathrm{th}} - V(x)\right]$$

$$V(L) = V_{\mathrm{DS}} \quad \Longrightarrow \quad V_{\mathrm{GS}} - V_{\mathrm{th}} - V_{\mathrm{DS}} = 0$$


ゲートとチャネルの電位差が小さくなり
反転電荷が減って、チャネルが細くなる

ドレイン端で反転電荷 = 0

その先は空乏領域の強い電場がキャリアを運ぶため、電流は継続する

pMOSトランジスタの動作原理

負のゲート電圧で、半導体表面に正孔の通り道をつくる



ゲートは酸化膜で絶縁

ゲート電流はほぼ0


入力：ゲート電圧 VGS

出力：ドレイン電流 ID


pMOSのピンチオフ

ゲート電極の電圧は一定。ドレイン側ではチャネル電位がゲート電位に近づく

VSG > |Vth|、VSD を増加



VSD = VSG – |Vth|



なぜ消える？ $|Q_{\mathrm{inv}}(x)| \simeq C_{\mathrm{ox}}\left[V_{\mathrm{SG}} - |V_{\mathrm{th}}| - u(x)\right], \qquad u(x) = V_{\mathrm{S}} - V(x)$

ゲートとチャネルの電位差が小さくなり
反転電荷が減って、チャネルが細くなる

$$u(L) = V_{\mathrm{SD}} \quad \Longrightarrow \quad V_{\mathrm{SG}} - |V_{\mathrm{th}}| - V_{\mathrm{SD}} = 0$$

ドレイン端で反転電荷 = 0


その先は空乏領域の強い電場がキャリアを運ぶため、電流は継続する

nMOSのピンチオフを伝導帯で見る

伝導帯端 EC が高いほど電子は進みにくい　　正の電位ほど電子のエネルギーは低い　　S・チャネル・Dを同じ横軸で表示

1 チャネル形成前

VGS < Vth、VDS = 0



チャネル部のECが高く
ソースから見て大きな障壁がある

2 チャネル形成後


VGS > Vth、VDS = 0



正のゲート電圧がチャネルのECを下げ
電子が通れる連続経路をつくる

3 電流が流れる


0 < VDS < VGS − Vth



ドレイン電圧がドレイン側の帯を下げる
ECの傾きが電子をドレインへ運ぶ

4 ピンチオフ後

VDS > VGS − Vth



追加したVDSの多くがピンチオフ領域にかかり
ECが急低下するため強い電場が生じる

電位と伝導帯の関係 $E_C(x) = E_{C0} - qV(x)$　　$(\Delta E_C = -qV_{DS})$　　ピンチオフ条件 $V(x_p) = V_{GS} - V_{th} \implies Q_{inv}(x_p) = 0$

ピンチオフは伝導帯の断線ではない。急峻なECの傾きが強電界をつくり、電子をドレインへ運ぶ

半導体シミュレーション の支配方程式 — ドリフト拡散モデル

解く量（未知数）： 各節点の ψ, n, p

φ_n, φ_p はそこから導く量： $\varphi_n = \psi - V_t \ln(n/N_c) - E_g/2$, $\varphi_p = \psi + V_t \ln(p/N_v) + E_g/2$ $(V_t = kT/q)$

結合 Newton —— 3 本を同時に解く

未知数ベクトル $[\psi; n; p]$ —— 3N 元

ポアソン方程式 —— 静電場を決める

$$\nabla\cdot(\varepsilon\nabla\psi) = -q\,(p - n + N_D^+ - N_A^-) - Q_T(\psi, n, p)$$

Q_T：ギャップ内準位（トラップ）に溜まる電荷 —— poly-Si TFT で効く項

電子の連続の式 —— n の収支

$$\frac{\partial n}{\partial t} = \frac{1}{q}\nabla\cdot\mathbf{J}_n - U(n,p)$$

正孔の連続の式 —— p の収支

$$\frac{\partial p}{\partial t} = -\frac{1}{q}\nabla\cdot\mathbf{J}_p - U(n,p)$$

$$U = \frac{np - n_i^2}{\tau_p(n + n_i) + \tau_n(p + n_i)}$$ （SRH 再結合。2 本の式に同じ U が入る）

電流密度 —— ドリフト ＋ 拡散（構成式：解く式ではない）

$$\mathbf{J}_n = q\mu_n n\,\mathbf{E} + qD_n\nabla n \qquad \mathbf{J}_p = q\mu_p p\,\mathbf{E} - qD_p\nabla p$$

$\mathbf{E} = -\nabla\psi$, $D = (kT/q)\,\mu$ （アインシュタインの関係）

境界条件

ソース x=0 ： $\psi = 0$, $\varphi_n = \varphi_p = 0$　　ドレイン x=L ： $\psi = \varphi_n = \varphi_p = V_{DS}$

ゲート $y = -t_{ox}$ ： 酸化膜もメッシュし、ゲート直下を $\psi = V_{GS} - V_{fb}$ に固定　　裏面 ： $\partial\psi/\partial y = 0$

解く量（未知数）

- 各節点の ψ, n, p の 3 つ
- 節点が N 個なら未知数は 3N 個
- φn, φp はここから導く従属量
- I_D は解いた後に境界の流束を足して得る
- V_th, SS, I_on/I_off は I_D から抽出する二次的な量

与える量（固定パラメータ）

- 構造 L, W, t_semi, t_ox, LDD 長
- 不純物 Na, Nd
- 材料 ε, E_g, N_c, N_v, n_i, ϕ_m
- 輸送 μn, μp, τn, τp
- トラップ DOS
- 温度 T
- 印加電圧 V_GS, V_DS ← 掃引で振る

(1) ポアソン方程式 — 電位を決める

電位 ψ と空間電荷を結ぶ式。電荷には自由キャリア (n, p)、イオン化した不純物、そしてトラップ電荷 Q_T が入る。poly-Si TFT ではこの Q_T が主役。

(2) 連続の式 — キャリアの収支

ある点のキャリアは、流れ込んだぶん増え、再結合したぶん減る。∂/∂t を 0 にすれば直流、残せば過渡解析。電子と正孔でそれぞれ 1 本、計 2 本。

(3) 電流密度 — ドリフト ＋ 拡散

第 1 項は電界に押される流れ、第 2 項は濃度勾配による流れ。D = (kT/q)μ（アインシュタインの関係）で結ばれる。これは解く式ではなく、ψ と n, p から J を作る構成式。

(4) 結合 Newton で一気に解く — ここが TCAD の核

3 本は互いに依存する。ψ が変われば n, p が変わり、n, p が変われば ψ も変わる。だから式ごとに順番に解くのではなく、[ψ; n; p] を 1 本の未知数ベクトル（3N 元）にまとめ、3N×3N のヤコビアンを組んで同時に解く（2 次収束）。収束しにくい点だけ、Gummel 反復で初期値を作って渡す。

TCAD：半導体内部の物理を「見える化」する


DEVICE SIMULATION

構造・材料・境界条件から、電位・キャリア・電流を連成して解く

EXPLICIT GRAIN BOUNDARY

粒界を平均化せず、位置を持つ障壁としても計算可能

粒界DOS・幅・位置を指定し、チャネルポテンシャルへの影響を直接確認



TCADとは

Poisson方程式と
キャリア連続の式を連成し、
素子内部を数値的に解く

入力

素子構造・材料物性
境界条件・印加波形

出力

電位・キャリア密度・電流
トラップ占有率の時間変化


**測れない内部状態を、
測れる I–V と結びつける**

動画・TCADシミュレータ：講師作成／60秒（クリックして再生）


トランジスタの電流特性を表す4つの代表パラメータ

TFT CHARACTERISTICS

伝達特性から I_on・I_off・V_th・SS を読み取る



この4つの値を計算した素子構造



読み取る順序　大きさ → 漏れ → 閾値 → 切れ味

1　I_on オン電流　262 µA

V_GS = +6 Vで読む。大きいほど画素容量を速く充放電できる。

2　I_off オフ電流　0.12 pA

OFF時の漏れ。小さいほど保持特性に有利。
I_on / I_off = 9.3桁。

3　V_th しきい値電圧　−0.01 V

√I_D−V_GS直線を外挿し、√I_D = 0となるV_GS。

4　SS サブスレッショルド係数　62 mV/dec


電流を10倍にするゲート電圧。小さいほど切り替えが急峻。

※ トラップを含まない理想計算：V_th ≈ 0 V、SSは室温下限 59.5 mV/dec に近い。


トランジスタの電流特性を表す4つの代表パラメータ

P-CHANNEL TFT

pチャネルTFTの伝達特性から I_on・I_off・V_th・SS を読み取る



この4つの値を計算した素子構造





読み取る順序		大きさ 漏れ 閾値 切れ味
1	**I_on オン電流**	100 µA
	V_GS = −6 Vで読む。大きいほど画素容量を速く充放電できる。	
2	**I_off オフ電流**	0.07 pA
	OFF時の漏れ。小さいほど保持特性に有利。I_on / I_off = 9.2桁。	
3	**V_th しきい値電圧**	−0.02 V
	√|I_D|−V_GS直線を外挿し、√|I_D| = 0となるV_GS。	
4	**SS サブスレッショルド係数**	64 mV/dec
	|I_D|を10倍にするゲート電圧幅。小さいほど切り替えが急峻。	

※ トラップを含まない理想計算：V_th ≈ 0 V、SSは室温下限 59.5 mV/dec に近い。

出力特性（n チャネル）— 飽和は表面電位で読める

n チャネル　V_{GS} = +6 V　（poly-Si TFT、L = 10 µm、W = 10 µm、トラップ無し）





左：出力特性　V_GS = +6 V 固定、V_DS を 0 → +12 V


- 原点付近は直線。チャネルが一様な抵抗として働き、傾きの逆数がオン抵抗 R_on = 14.0 kΩ。
- V_Dsat = V_GS − V_th ≒ +6 V でピンチオフ。そこから先は I_Dsat = 271 µA でほぼ一定（6 → 12 V で +3.3%）。
- 飽和域の傾きは原点の 0.4%（チャネル長変調の残り）。


右：表面電位 ψ(x)　— なぜ飽和するのか

- ソース側の ψ は V_DS によらず一定（内蔵電位 +0.55 V）。
- チャネル中央の ψ は +1.88 → +2.66 → +2.75 V と頭打ちになる（V_DS = 3 → 6 → 12 V）。
- ピンチオフ後に増やした V_DS は、チャネル終端（x ≒ 13.5 µm）の狭い領域で落ちる。チャネルにかかる電圧が変わらないから、電流も変わらない。これが飽和の正体。

出力特性（p チャネル）— 飽和は表面電位で読める

p チャネル　$V_{GS} = -6$ V　（poly-Si TFT、L = 10 µm、W = 10 µm、トラップ無し）





左：出力特性　V_GS = −6 V 固定、V_DS を 0 → −12 V

- 原点付近は直線。チャネルが一様な抵抗として働き、傾きの逆数がオン抵抗 R_on = 35.7 kΩ。
- V_Dsat = V_GS − V_th ≒ −6 V でピンチオフ。そこから先は I_Dsat = 103 µA でほぼ一定（6 → 12 V で +3.1%）。
- 飽和域の傾きは原点の 0.4%（チャネル長変調の残り）。

右：表面電位 ψ(x)　— なぜ飽和するのか

- ソース側の ψ は V_DS によらず一定（内蔵電位 −0.55 V）。
- チャネル中央の ψ は −1.91 → −2.66 → −2.75 V と頭打ちになる（V_DS = 3 → 6 → 12 V）。
- ピンチオフ後に増やした V_DS は、チャネル終端（x ≒ 13.5 µm）の狭い領域で落ちる。チャネルにかかる電圧が変わらないから、電流も変わらない。これが飽和の正体。

エキシマレーザーアニール：Si薄膜だけを瞬間溶融し、poly-Si化

量産装置：均一な線状ビームをガラス全面へ走査





図1　新型 ELA 装置の外観図

図：日本製鋼所「新型エキシマレーザアニール装置」Fig 1

物理：紫外光を吸収したSi膜が溶融し、冷却時に結晶粒が成長



図：Coherent, "Lasers in Display Fabrication: Laser Annealing"

代表的な量産条件

308 nm　　24 ns（代表値）　　線状ビーム 1,570 × 0.5 mm　　基板 1,500 × 1,850 mm

1 ビーム整形・走査

ホモジナイザでトップハット状の長い線へ整形。基板を移動しながら重ね照射する。

2 Si薄膜を瞬間溶融

Siが紫外光を強く吸収。ナノ秒パルスのエネルギーを薄膜へ集中し、ガラスの加熱を抑える。

3 冷却・再結晶化

残存固相や核から結晶粒が成長。poly-Siとなり、移動度の高いLTPS TFTを実現する。

狙い：高温炉を使わず、大型ガラス上に高移動度のpoly-Siチャネルを形成する

出典：日本製鋼所技報 No.70 (2019), pp.94–95／Coherent, Laser Annealing for Flat Panel Displays／Coherent VYPER datasheet


ポリシリコンの粒界

POLY-Si GRAIN BOUNDARY

結晶粒の大きさと形は製造条件で変わり、TFTの電気特性を左右する




285 mJ cm⁻²　小さな結晶粒が密集



315 mJ cm⁻²　角形の結晶粒が成長

白い輪郭が粒界　※ SEM像の倍率は異なる



370 mJ cm⁻²　大きな結晶粒と複雑な粒界

1

結晶方位が不連続

隣り合う結晶粒の原子配列が合わない

2

欠陥準位が生じる

未結合手などが粒界に集まる

3

キャリアを捕獲

粒界電荷がポテンシャル障壁を作る

デバイスへの影響


移動度 μFE 低下　Vth ばらつき


出典：H. Ikeda, A Study on Device Characterization of Polycrystalline-Silicon Thin-Film Transistors, Doctoral Thesis, University of Tsukuba, Fig. 7

Si 未結合手は「両性欠陥」として振る舞う

価電子の占有数で　正 ⇄ 中性 ⇄ 負

結晶粒どうしの原子配列が合わない






白い輪郭が粒界


粒界に局在する未結合手
↓
バンドギャップ内の準位

同じ Si– の価電子状態を TCAD の2遷移に分ける

3配位 Si の未結合軌道と価電子



donor-like（＋/0）　　acceptor-like（0/–）





粒界欠陥が、本来は空の E_v–E_c 間に連続準位をつくる


原子構造　≃　$D_D(E)$, $D_A(E)$ x 占有率 $f_t(E)$　→　Q_{trap}　→　Poisson方程式

粒界模式 図：OpenAI生成　SEM・状態図：提供済み資料を基に作図　定義：Moltz et al. (2023)　DOS：Kim et al., JSTS 20 (2020)／Silvaco

ポリシリコンTFTにおける粒界の影響をシミュレータで考察







※ 上段は縦横が非等尺（横 µm・縦 nm）。粒界は粒径 500 nm ごとに幅 4 nm のスラブとして 7 本
※ DOS の裾は指数、深い準位はガウス。

素子（Table 1）

- p チャネル、L = 3 µm、W = 1 µm
- 膜厚 50 nm、酸化膜 100 nm、LDD なし
- µp = 80 cm²/Vs、仕事関数 5.09 eV
- p+ 1e20 / 本体 1e+16 cm⁻³
- 固定酸化膜電荷 Q_f = 1.5e11 cm⁻²

ギャップ内準位（Table 2、単位 cm⁻³eV⁻¹）

	粒内	粒界	界面層
NTA	4e+21	7e+21	6e+21
WTA [eV]	0.01	0.03	0.01
NTD	2e+20	2e+21	3e+20
WTD [eV]	0.05	0.06	0.05
NGA Ec−0.4	1e+16	1e+18	1e+18
NGD Ev+0.4	3e+16	1e+18	2e+17


読みどころ

- 粒界（橙）は価電子帯側で粒内の 10 倍。ホールを最も強く捕まえるのがここ。
- 界面層（青破線）は伝導帯側では粒内とほぼ同じだが、価電子帯側では上回る。
- 深い準位（Ev+0.4 eV）は裾より 3 桁低く、図では肩としてしか見えない。

ギャップ内準位を型で分ける — ドナーとアクセプタ


アクセプタ型 —— 伝導帯側

電子が入ると負、空なら中性



ドナー型 —— 価電子帯側

電子が入っていれば中性、抜けて（ホールが入って）いれば正



アクセプタ型 —— n チャネルのしきい値を動かす側


- 裾は粒界 2.1e20、粒内 4.0e19 cm⁻³（5.3 倍）。差は大きくない。
- 深い準位は粒界と界面層がまったく同じ値（1e18 cm⁻³eV⁻¹、Ec−0.4 eV、幅 0.35 eV）。左図で橙が青破線に隠れるのはそのため。粒内の 100 倍。

ドナー型 —— p チャネル 素子で効くのはこちら

- 裾は粒界 1.2e20、粒内 1.0e19 cm⁻³（12 倍）。アクセプタ側より差が大きい。
- 深い準位は粒界 5.2e17、粒内 1.1e16 cm⁻³（49 倍）。
- ホールを捕まえて正に帯電し、粒界の障壁を作るのがこの型である。


※ 実線はその型の合計（裾＋ガウス）、点線は深い準位（ガウス）の成分だけ。
※ 本文中の数値はギャップ全体で積分した面密度換算 [cm⁻³]。裾の比が NTA・NTD の比と一致しないのは、特性幅 WTA・WTD も領域ごとに違うため。

粒界の準位は、ゲート電圧が作るバンドの曲がりで埋まる



(a) LTPS TFT の断面（p チャネル）

○ ホールが入った準位（正に帯電）　● 電子が入った準位（中性）



ホールが捕まるのは、準位が Ef より上に出たとき

- 粒界のドナー型準位は、Ef より上にあると電子が抜けてホールが入り、正に帯電する。下にあれば電子が入ったままで中性。
- |Vg| を上げると価電子帯が Ef に近づき、上に出る準位が増える——占有数を決めているのはゲート電圧である。

溜まった正電荷が、こんどはホールの通り道を塞ぐ


- 正電荷は粒界で電位 ψ を持ち上げる。電子エネルギー −qψ は逆に下がるので、バンドは粒界で下に凸に曲がる（n チャネルとは裏返し）。
- その曲がりがホールにとっての山になり、電流を妨げる。
- 山が高くなると今度はホールが近づけず、占有はそれ以上増えない。

※ 概念図。エネルギーも位置も目盛りを持たない。曲がりの向きだけは本計算に合わせてある——Moon 素子・Vgs = −10 V で、粒内 ψ = −0.571 V に対し粒界は −0.516 V（+55 mV）。
※ 障壁はゲート電圧に対して単調ではない。本計算では Vgs ≈ −4 V で 63 mV の極大を持ち、−10 V では遮蔽されて 55 mV まで下がる。

トラップは何をしているのか

Moon 2017条件で「有／無」を比較

Moon 2017 条件（p チャネル、L = 3 µm、粒径 0.5 µm、粒界 7 本、界面層あり、$Q_f = 1.5\times10^{11}$ cm^{-2}）



伝達特性

V_{th} −0.79 → −5.79 V　　SS 80 → 453 mV/dec

$|I_D|$ @ −10 V 1.91 → 0.22 µA（1/9）

捕獲電荷を埋めるためゲート電圧を消費し、伝導キャリアが増えにくい

チャネル電位


粒界7本に 48 mV・幅7 nm の障壁　　トラップ無し：0.01 mV

チャネル内の電位差 161 → 245 mV

粒界障壁を一つずつ越えるため、キャリアが流れにくくなる

※ 構造・ドーピング・移動度・固定酸化膜電荷は共通。変更したのはDOSのみ。トラップ無しは数値段差を避けるため平均場で計算。


過渡応答：捕獲は速く、放出は遅い




捕獲 63% 到達 5.7 μs、放出 63% 到達 5.0 ms（ともに DC 平衡を終点とした実測）。捕獲は坂を下るだけでエネルギーが要らず、放出は τ ∝ exp(E_T/kT) の坂を登る——これが非対称の源。

過渡応答：電流増減とVthシフト

Moon 2017 素子・粒界の深い準位を増やした条件、V_{DS} = −0.1 V







ΔVth は ON ランプで -95 → -98 mV まで一気に振れ、ON 保持ではほぼ動かない。ゲートを切っても戻らず、放出（ms）を待って -5 mV へ回復するーーこれがトラップの記憶。

どの深さの準位が、いつ埋まり／抜けるか

時間とともにどの準位が埋まり、どこから抜けるか　（Moon 2017 素子・深い準位を増やした条件、粒界 x=3.0 µm の表面）






ON（捕獲）—— 深い側が先に飽和し、浅い側が遅れて空く

- Ev+0.4 eV 以深は 34 ns で f = 1.00 に飽和し、以後まったく動かない。
- 浅い側（0.05〜0.2 eV）は 200 µs まで動き続け、しかも減っていく。
  障壁が育ってホールが粒界から遠ざかるため。
- 図は粒界中心 1 点。障壁を育てる電荷はスラブ周辺 20 nm に広がる。

OFF（放出）—— 浅い側から順に抜ける。ここが遅い

- 抜けきった深さの境界が kT·ln(νt) をなぞる（▼、実測と 1 mV 一致）。
- 最後まで動くのは最も深い側（0.775 eV）。Ev+0.5 eV が抜けるのは 3.5 ms。
- 1 decade 待つごとに境界は kT·ln10 = 60 meV しか深くならない。
- 捕獲は坂を下るだけ、放出は τ ∝ exp(E/kT) の坂を登る——これが非対称の源。

まとめ：ホールが捕まると、しきい値はどちらへどのくらい速く動くか




しきい値の動く向きと量は、粒界に捕まったホールの数で決まる

・|Vg| が負に大きいほど Ef より上に出る準位が増えて正電荷が増える。正電荷はホールを遠ざけるので、より負のゲート電圧が要る――Vth は負へ動く。

実際の課題：TFTの履歴が、最初の1ラインだけを欠かせる


見えている症状



素子の履歴が、信号の到着時刻に変換される

1. **描画前は長い休止**
   TFTは長時間OFF
2. **初段だけV_{th}が別の状態**
   トラップ電荷が後段と異なる
3. **初段と後続で遅延がずれる**
   初段だけ到着時刻が異なる
4. **ラッチが次ラインを先取り**
   境界を越え、1ライン目が欠ける

到着タイミングの模式図



リセットなし	初段と後続で履歴が異なる
リセットあり	事前パルスで履歴をそろえる

タイミング差が縮まり、Window表示異常を回避

長いOFF後の「最初の1回」だけ、回路の速度が普段と違う

入力波形が正常でも、内部TFTのV_{th}履歴が表示タイミングを狂わせる


出典：渡辺 誠「動的Vth シフトモデル Ver.1.0 開発報告」pp.40–42, 図45・47（ユーザー提供）

COFFEE BREAK

LTPO：LTPSと酸化物TFTの「いいとこ取り」

高速駆動 × 低リーク

同一基板に2種類のTFTを集積



LTPS TFT 高移動度・大電流

Oxide TFT 極小OFFリーク

代表的な製品



iPhone 17 Pro

ProMotion / Always-On

1–120 Hz



Apple Watch Series 11

LTPO3 OLED

必要なときだけ書き換える

書込み ● ——— 保持 ——— ●

可変リフレッシュレートと常時表示を、省電力で両立

LTPOは発光層ではなく、画素を駆動するTFTバックプレーン技術

断面図：Kim et al., Scientific Reports 16, 3865 (2026), Fig. 1, CC BY-NC-ND 4.0　製品写真：Apple Product Environmental Reports (2025)

薄膜トランジスタのまとめ

THIN-FILM TRANSISTOR

性能は、チャネルを作る物理と欠陥が残す記憶で決まる

材料・プロセス
a-Si / poly-Si / Oxide
ELA・大面積形成

→

粒界・欠陥準位
連続DOS
捕獲・放出

→

障壁・Vth
ポテンシャル障壁
しきい値シフト

→

I–V・時間応答
Ion / Ioff / SS
履歴・遅延

→

回路・表示
充電・保持
タイミング不良

TCAD
Poisson方程式と連続の式を連成し、
測れない電位・キャリア・トラップ占有を可視化

捕獲は速い　　放出は遅い
非対称な時定数がVthの履歴を残し、
最初の1ラインの遅延差にもつながる

材料の非理想性 → **デバイスの履歴** → **回路タイミングのずれ**

素子の癖が、表示不具合へ伝わる

01 ゲート電圧がチャネルを作る

ピンチオフは断線ではない。
強電界がキャリアを運び続ける

02 薄膜の欠陥は電気特性になる

poly-Si粒界の準位と障壁が、
移動度・Vth・SSを支配する

03 用途に応じて材料を使い分ける

LTPOはLTPSの高速性と
酸化物TFTの低リークを組み合わせる

次章　素子の非理想性を抱えたまま、正しいタイミングを作る　**駆動回路**

TFT → 回路


ACTIVE-MATRIX DRIVING CIRCUIT

駆動回路

1画素の電荷を、
正しい時間と電圧で制御する

書込み・保持、寄生結合、配線RC、
ゲート走査、回路モデルまで

書込み・保持　寄生・配線RC　ゲート走査　モデル・検証




CHAPTER 3

回路を読むための3つの基本


時間応答は τ = RC、瞬時の電圧変化は容量比で決まる

① 積分回路

入力の変化をゆっくり追う




$$V(t) = V_o[1 - \exp(-t/RC)]$$




充電：1τで最終値の63%

② 微分回路

変化の瞬間だけ大きく応答




$$V(t) = V_o \exp(-t/RC)$$



放電：1τで初期値の37%

③ 容量分割

電圧ステップを容量比で分配



電荷保存

$$C \cdot (\Delta V_o - \Delta v) = C_o \cdot \Delta v$$

$$\Delta v = C/(C + C_o) \cdot \Delta V_o$$

Cが大きいほど出力変化も大きい

原図：ユーザー提供「名称未設定 13.pdf」を基に清書

アクティブマトリクス駆動の最小単位




Fig. 1. Equivalent circuit of LCD panel operated with active matrix driving

走査線

TFTをONにして、書込む行を選ぶ

データ線

階調電圧 Vsig を画素電極へ送る

Csc ＋ Clc

TFTがOFFの間、画素電圧を保持する
Clcは印加電圧で変わる「可変容量」

1画素 ＝ スイッチ（TFT）＋ 保持容量（Csc）＋ 液晶容量（Clc）

出典：渡辺 誠「Active Matrix Driving and Circuit Simulation」 Fig. 1（p.106）, 2011, CC BY 3.0

1フレームを構成する3つの過程




Fig. 2. Timing chart for each signal pulse applied to bus lines and electrodes

① Charge

TFT ON：VpixをVsigへ近づける

② Coupling

ゲート立下り：ΔVfdだけ電圧が落ちる


③ Hold


TFT OFF：次フレームまで保持

書込みはμs、保持はms ― 異なる時間尺度を同じ画素で成立させる

出典：渡辺 誠「Active Matrix Driving and Circuit Simulation」 Fig. 2（p.106）, 2011, CC BY 3.0

設計のポイント①：書込みと保持





書込み

τon = Ron（Cgs + Clc + Csc）

Tw ≈ 3〜6 τon
＋フレームはVgsが小さく、Ronが大きい

保持


τoff = Roff（Cgs + Clc + Csc）

τoff ≫ Th
外光はRoffを低下させ、保持を悪化させる

Cscを増やすと保持は安定するが、書込み負荷は増える

出典：渡辺 誠「Active Matrix Driving and Circuit Simulation」 Fig. 4–5（p.109）, 2011, CC BY 3.0

液晶容量（Clc）とTFT容量（Cgs）は一定でない。






Fig. 5. Dependence of Cgs on the applied voltage

オンでは大きい容量、オフでは小さい容量でラフには設計する。

出典：渡辺 誠「Active Matrix Driving and Circuit Simulation」 Eq. (5), Fig. 3（p.108）, 2011, CC BY 3.0

設計のポイント②：正負対称な液晶セルへの電圧印加





Fig. 2. Timing chart for each signal pulse applied to bus lines and electrodes



Clc	液晶が回転すると容量が変わる
Cgs	TFTのON／OFF状態で値が変わる
Vg波形	配線抵抗・容量で位置ごとに崩れる

結果：正負フレーム・階調・画面位置でΔVfdが変化

Vcomを1点に合わせても、全階調・全画面を同時には補償できない

出典：渡辺 誠「Active Matrix Driving and Circuit Simulation」 Eq. (5), Fig. 3（p.108）, 2011, CC BY 3.0

大型化でスキャン波形が崩れる

feed through voltage (ΔVfd) under the condition that the scan pulse decays.




Fig. 6. Influence of a scan pulse distortion on the feed through voltage

ドライバから遠い画素

走査線のRCで立下りが遅くなる

Δtの間

TFT電流 Ids が流れ続ける


結果

実効ΔVfdと正負対称性が崩れる

大画面・高精細化ほど、配線RCと短い書込み時間が設計余裕を奪う

出典：渡辺 誠「Active Matrix Driving and Circuit Simulation」 Fig. 6（p.110）, 2011, CC BY 3.0


液晶への印加電圧の正負非対称性が引き起こす深刻な不具合



V+ ≠ V-

①フリッカ






②焼きつき



長時間の同一表示　　パターンの跡が残る




対策：①Cscを大きくする。
②駆動条件によりVsigのセンター電圧を戦略的にずらす。


印加電圧の正負非対称性が、画質不良、品質不良を引き起こす

出典：渡辺 誠「Active Matrix Driving and Circuit Simulation」 Fig. 6（p.110）, 2011, CC BY 3.0


設計のポイント③：隣接配線との寄生容量の考慮



①シェーディング（縦方向の階調むら）



②縦クロストーク




隣接配線と画素間の寄生容量により、画素電位が所望の値からずれることにより、画質不良発生


出典：渡辺 誠「Active Matrix Driving and Circuit Simulation」 Fig. 18–19（pp.119–120）, 2011, CC BY 3.0

シェーディング：縦方向の階調むら

expected gradational change vertically (Fig.8 (b)).



(a) Display pattern



(b) Observed image

ıg




Fig. 10. Pixel voltage modulation by data lines via parasitic capacitances


$\delta V = (2\,Cdp / Ctot)\,\Delta Vsig$

上段はすぐ再書込み、下段ほど変調が長く残る

対策：Cdpを減らす ／ Ctotを増やす（ただしCsc増加は書込みを遅くする）

出典：渡辺 誠「Active Matrix Driving and Circuit Simulation」 Fig. 8, 10（pp.111, 113）, 2011, CC BY 3.0

縦クロストーク：窓の上下で明るさが変わる



cal crosstalk





Fig. 12. Pixel voltage modulation by data lines via parasitic capacitances

窓の開始／終了で、隣接データ線との相補性が崩れる


同じCdp結合でも「書込みの前か後か」で、明暗の向きが反転する

出典：渡辺 誠「Active Matrix Driving and Circuit Simulation」 Fig. 11–12（pp.114–115）, 2011, CC BY 3.0

設計のポイント④：べた対向電極のインピーダンス考慮



横クロストーク



共通電極は一般的に全面べた電極であり、一部の電位変調が伝搬する。

出典：渡辺 誠「Active Matrix Driving and Circuit Simulation」 Fig. 13–16（pp.116–117）, 2011, CC BY 3.0

横クロストーク：Vcomが面内で揺れる




Fig. 13. Horizontal crosstalk




Fig. 14. Circuit model for horizontal crosstalk

$\tau com = Rcom\ Ccomtot$

全データ線の変動が Cd-com を介して加算される
VcomがTw内に戻らないと、Vlcがずれる





Fig. 15. Counter electrode voltage modulation by data lines via parasitic capacitances

Fig. 16. Change in effective voltages across a liquid crystal cell resulting from counter electrode voltage modulation.

抵抗低減が有効。ただし透明電極の低抵抗化は透過率と競合する

出典 ：渡辺 誠「Active Matrix Driving and Circuit Simulation」 Fig. 13–16（pp.116–117）, 2011, CC BY 3.0

設計のポイント⑤：液晶セルは定電圧駆動でなく定電荷駆動






Fig. 22. Applied voltage drop caused by the liquid crystal response

保持中：q一定　　Clc0 → Clc1（増加）　　V0 → V1（低下）

Cscが小さいほど電圧低下が大きく、応答が複数フレームへ延びる

液晶セルの容量変化が印加電圧を下げる影響により、液晶が所望の向きに至らず応答速度が低下しているように見える。

出典：渡辺 誠「Active Matrix Driving and Circuit Simulation」 Fig. 21–22（pp.121–122）, 2011, CC BY 3.0

設計のポイント⑥：TFTが理想でも、液晶セル内部で電荷は漏れる

Given Th = 16 (msec), $\varepsilon 0$ = 8.854x10^{12}(F/m), εr=10, ρ=10^{10}(Ω・cm), we find that Csc/Clc should be designed to be more than 0.2.




Fig. 23. Charge leakage model with a parasitic resistance in the liquid crystal cell

原因

液晶中の不純物イオンによる Rlc

$$\tau = \varepsilon_0 \varepsilon r \rho \ (1 + Csc / Clc)$$

設計条件

τ ≫ Th
材料の抵抗率ρとCsc/Clcを確認

文献の計算例：Csc / Clc > 0.2


OFFリークの評価対象はTFTだけではない

出典：渡辺 誠「Active Matrix Driving and Circuit Simulation」 Fig. 23, Eq. (13)–(15)（p.123）, 2011, CC BY 3.0

回路シミュレータによる最終動作確認

CIRCUIT VERIFICATION

素子モデルを回路に接続し、実際の駆動波形で機能とタイミングを確認する



確認の流れ

1 回路へ接続

TFTモデル、液晶セル、負荷を
実際の配線で接続

2 過渡解析

クロックと駆動波形を入力し、
時間応答を計算

3 波形で判定

パルス転送、充電不足、遅延、
フリッカを確認

**最終判断は
回路全体の時間応答で行う**

動画：講師作成／約60秒（クリックして再生）


RPI poly-Si TFT Model Ver.2

素子物理を、回路シミュレータが解ける形へ圧縮する

HSPICE L62 / SmartSpice L36

等価回路

Shur et al., Fig. 10 の要点を講義用に再構成



3端子モデル：粒界の効果は、別素子ではなく
I–V / C–V のバイアス依存式へ折り込む

1 | DC電流の骨格

$$I_{DS} = I_{ch}\,(1 + \Delta_{kink}) + I_{leak}$$

- I_ch　subthreshold から above-threshold まで連続化
- Δ_kink　高 V_{DS} で現れる kink を増倍率として付加
- I_leak　OFF領域の熱活性・電界依存リーク

2 | 上しきい値領域の物理的な骨格（簡略形）

$$I_{ch} \approx \mu_{eff}\, C_{ox} \cdot W/L \cdot [(V_{GS} - V_T)V_{DS} - V_{DS}^{\,2}/2]$$

μ_eff・V_T は、粒界トラップ／温度／寸法／バイアスの関数

3 | 過渡・小信号

$$Q_G = Q_{GS} + Q_{GD} \qquad i_G = dQ_G/dt$$

Cgs / Cgd と rsx / rdx で、ゲート容量の周波数分散を表現

実測 I–V / C–V → リーク・しきい値・kink・容量分散を含む compact model → 画素／ドライバ回路

出典：M. S. Shur et al., J. Electrochem. Soc. 144, 2833–2839 (1997), doi:10.1149/1.1837903（等価回路）

M. D. Jacunski et al., IEEE Trans. Electron Devices 46, 1146–1158 (1999), doi:10.1109/16.766877（Ver.2）

回路シミュレーション用の液晶マクロモデル




Fig. 24. Schematic diagram of liquid crystal cell




Fig. 25. Macro-model for liquid crystal cell

液晶セルの電気的な姿

非線形・履歴依存の容量
＋ 電圧で透過率が変わる光バルブ

$$cE^2 = Kx + \gamma \, dx/dt$$

電気トルク ＝ 弾性トルク ＋ 粘性トルク


状態量 x(t) をRC回路で解き、
C(Vi) と T(Vi) に変換する


立上り／立下りで異なる時定数を与える

物理を簡略化し、回路シミュレータの部品モデルとして実装する

出典 ：渡辺 誠「Active Matrix Driving and Circuit Simulation」 Fig. 24–25, Eq. (16)–(21)（pp.124–126）, 2011, CC BY 3.0

モデルが再現するもの、残る課題





再現できた　静特性と主要な立上り／立下り応答

残る課題　バックフローによる約5 msのバウンスは未再現


汎用モデルだけでは不足：液晶容量・TFT光リークなど専用モデルが必要

波形 → 画素電圧 → 透過率 → 画質不良を、同じ計算系でつなぐ


出典：渡辺 誠「Active Matrix Driving and Circuit Simulation」 Fig. 26–27（pp.127–128）, 2011, CC BY 3.0

最新の研究より：機械学習（リザバーコンピューティング）による液晶セルモデリング


COFFEE BREAK



(a) Deep Neural Network




(b) Recurrent Neural Network



(c) Reservoir Computing


3.1

容量



(a) Capacitance

透過率



(b) Transmittance

マクロ量（容量，透過率）の予測精度

時系列を扱える

液晶セルは「いまの電圧」だけで決まらない
過去の電圧と状態を短期記憶する

学習するのは出力重みだけ

入力結合とリザバー内部は固定
反復的な誤差逆伝播を避けられる

大規模回路計算に適する

学習コストを抑えながら、
非線形な動的応答を表現できる

固定：W_{in}, W_{res}　　学習：W_{out}


液晶セルの「記憶をもつ非線形応答」とRCの性質が合う

出典：Watanabe, M., Kotani, K., and Jimbo, Y. (2022). High-speed liquid crystal display simulation using parallel reservoir computing approach. Japanese Journal of Applied Physics, 61(8):087001.

スマホLCDの狭額縁化（周辺回路の設計も工夫が必要）

COFFEE BREAK

外観：額縁はここまで細くなった



昔


2008年頃



狭額縁LCD

JDI FULL ACTIVE（2016）

内部：細い額縁に駆動回路を置く



Gate Driver　画素を1行ずつ選択するシフトレジスタをTFTでガラス基板上に形成

さらに、クロック配線・電源配線・保護回路も同じ非表示領域へ

額縁が細くなるほど、回路を小さく・密に・確実に作る必要がある

表示領域を広げながら、駆動能力・信頼性・歩留まりを維持することが回路設計の難しさ

出典：Dan Taylor / Wikimedia Commons, CC BY 2.0（2008）／Japan Display, FY2016 Q1 Presentation p.20, METAGROWTH 2026 p.37

駆動回路のまとめ

画質は、1画素の電荷を正しい時間と電圧で制御できるかで決まる



画素電圧を乱すもの

配線RC 遠端ほどゲート波形が鈍る

寄生容量 ΔVfd・クロストーク

リーク TFTだけでなく液晶中にも存在

Vcom・Clcの変動 同じ回路図でも、画面位置・階調・極性で応答が変わる

回路設計の到達点 入力波形から画素電圧・液晶応答・画質までを、時間軸上でつなぐ

01 書込みはμs、保持はms

異なる時間尺度を、同じ画素回路で両立させることが設計の出発点

02 大面積化・狭額縁化が回路を難しくする

長い配線のRCと限られた額縁幅の中で、ゲートパルスを確実に転送する

03 最終判断は時間応答で行う

TFT・液晶の専用モデルを接続し、回路全体の波形で機能を確認する

次章 液晶セル・TFT・回路を、設計フローで再統合する 最終章

回路 → 統合設計

CONCLUSION


まとめ

技術をつなぎ、
製品として成立させる

液晶セル・TFT・回路を貫くのは、
境界で判断する力

講義全体　　設計への統合　　最後に


FINAL CHAPTER



講義全体のまとめ

LECTURE SUMMARY

LCDは、異なる時間・長さスケールを一つの画面に収めるシステム



本講義で持ち帰ってほしい三つの視点

01 **局所最適だけでは、画面は成立しない**

セルの高速化が回路や視野角を悪化させることもある。

02 **技術の「癖」を、式とモデルで扱う**

バックフロー、粒界トラップ、RC遅延を設計可能な形へ落とす。


03 **最後は製造と市場まで含めて判断する**

性能、歩留まり、コスト、使い方の均衡が製品価値を決める。

現象を分けて理解し、設計フローで再び統合する

LCDの典型的な設計フロー

R&Dからマスクデータまで



R&Dフェーズ

デバイスと製造プロセスを検討
回路用モデルへ落とし込む

製品設計フェーズ

回路図作成・シミュレーション
CADレイアウト
寄生抽出後に再計算

サインオフ

DRC：設計ルールを確認
LVS：回路図とレイアウトを照合
検証後、マスクデータを出図


設計値を「作れる形」へ変換する

回路シミュレーションは、回路図作成時と寄生抽出後の2回が要所

出典：渡辺 誠 博士論文「リザバーコンピューティングによる産業応用可能な液晶セルモデルの開発」(2025),図1.3, p.6

公開図で見るLCD画素のCADレイアウト


CADベンダーが公開したFPD設計画面



Empyrean RCExplorerFPD

2Dレイアウトから導体形状を認識し、液晶容量を抽出

回路図との対応



CADで形にするもの

配線	ゲート線・データ線
素子	TFT・保持容量・コンタクト
表示部	透明電極と開口部

実際のCAD/GDSは
複数のマスク層の重ね合わせ

重なり・間隔・コンタクト位置で
寄生容量と抵抗が決まる

同じ回路図でも、形・重なり・間隔が画質と歩留まりを変える

出典：Empyrean Technology, RCExplorerFPD 公開技術ページ（2020）／G. P. Pappas et al., IntechOpen, Fig.12 (2010)

「広く深く」が、すり合わせ技術を支える

MESSAGE 01

広さは境界を見つけ、深さはそこで起きることを説明する

材料 — デバイス — 回路 — 製造 — 顧客・市場

広く　隣の専門に踏み込み、接点を理解する

深く

- 現象
- 原理
- モデル
- 設計
- 不具合
- 量産

境界で判断する力

回路の問題をデバイスまで遡る
材料の特性を画質までつなげる

専門を深く。隣の専門に踏み込む。

その往復が、部分最適を
全体最適へ変える

広さ × 深さ

製品全体を見渡せる技術者

トヨタのCE制度：車両全体を見渡す開発責任者

解説記事の模式図



図：kamonk0719「トヨタは生産方式だけじゃなく製品開発もすごい」Coconala Blog（2022）

CE　お客さまに最も近い開発の総責任者

車両全体を統括

個別技術は各領域が深く担う

技術・営業・調達・生産技術

専門組織の知見を束ね、製品全体として判断する

各領域の「深い専門性」を、製品全体の価値へまとめる

参考：トヨタ自動車『Annual Report 2012』pp.11–12

専門を深く。隣の専門に踏み込む。

技術の境界をつなぎ、
全体最適を選べるエンジニアへ



皆さんが、それぞれの専門から新しい製品価値を
生み出していくことを願っています。

ご清聴ありがとうございました

THANK YOU

学生への課題

ASSIGNMENT

A4用紙1枚で論じなさい

技術の境界をつなぎ、全体最適を選ぶ

単一分野の深掘りだけでは解決できない現代の工学課題において、
「技術の境界をつなぎ、全体最適を選べる」という視点は不可欠である。

本講義で学んだ、異分野の技術をすり合わせて一つのシステムを構築するアプローチを、
あなた自身の現在の研究テーマ、または関心のある先端技術分野へ
どのように応用・展開できるか。具体例を挙げて論じなさい。

材料　**デバイス**　**回路**　**それ以外**

提出形式　PDF（A4用紙1枚、UTOLを通して提出）

提出期限　**10月20日**

自分の研究・関心分野に即した具体例を示す