ADVANCED CPU ARCHITECTURE AND HARDWARE ACCELERATORS LAB

FINAL PROJECT MIPS BASED MCU ARCHITECTURE

361.1.4693

2024 SEM B

Nachman Mimoun 321730558


Danel Barsheshet 209471242

D 3 3 3		222
П.Л.	עני	תוכן

המערכת
MIPS
Instruction Fetch •
Instruction Decode •
Execute •
Data Memory •
Basic Time
Basic Time Interrupt Controlle GPIO
טרוט
תיב קריטי יתוח תוצאות
• ניתוח גלים ב- Model SIM •


בפרויקט זה נרצה לבנות MCU המבוסס על מעבד MIPS בעל מחזור יחיד(Single Cycle). המעבד יתמוך בסט ההוראות המלא של MIPS פשוט ויכלול יכולות טיפול בפסיקות. בנוסף למעבד, נוסיף מספר פריפריות חומרה כולל ,GPIO טיימר בסיסי, מאיץ חלוקה בינארית, ובקר פסיקות. המערכת תכלול זיכרון תוכנית (ITCM) וזיכרון נתונים (DTCM) בארכיטקטורת Harvard. התקשורת בין רכיבי החומרה השונים תהיה מבוססת על גישת Memory Mapped I/O, כאשר הפריפריות ממופות לכתובות זיכרון מעל לזיכרון הנתונים.

להלן שרטוט המערכת בדיאגרמת בלוקים-



MCU איור שרטוט מערכת

להלן דיאגרמת ה RTL-הכללית של המערכת:



MIPS

רכיב זה הוא ה-CPU של ה-MCU והוא מבוסס על ארכיטקטורת MIPS בעלת מחזור יחיד

(Single Cycle). בניגוד לארכיטקטורת פון נוימן, המעבד שלנו פועל לפי ארכיטקטורת Harvard, עם זיכרון נפרד להוראות (ITCM) ולנתונים (DTCM). זה מאפשר גישה מקבילה לזיכרון ההוראות והנתונים, מה שמשפר את הביצועים.

המעבד תומך בסט ההוראות המלא של MIPS פשוט, כפי שמוגדר במסמכי הפרויקט. הוא מסוגל לבצע את כל התוכניות שמשתמשות בהוראות אלו. בנוסף, המעבד כולל יכולת טיפול בפסיקות, מה שמאפשר אינטראקציה יעילה עם הפריפריות השונות במערכת ה-MCU.

אף על פי שזהו מעבד בעל מחזור יחיד, הוא עדיין מסוגל לבצע את כל ההוראות ביעילות. כל הוראה מתבצעת בתוך מחזור שעון אחד, כולל גישה לזיכרון וביצוע פעולות ה-ALU להלו שרטוט המעבד–

Instruction Fetch

בשלב זה, המטרה היא לאחזר את ההוראה הנמצאת בכתובת המצוינת על ידי ה PC-מזיכרון ההוראות.(ITCM). במקביל, אנו מטפלים בעדכון ה PC-לקראת המחזור הבא. בארכיטקטורת Single Cycle, כל ההחלטות לגבי ה PC-מתקבלות ומבוצעות באותו מחזור שעון.

-PC:קיימות שלוש אפשרויות עיקריות לעדכון

ברצף. ברצף. המקרה המקרה הסטנדרטי, כאשר אנו מתקדמים להוראה הבאה ברצף. $PC \leftarrow PC + 4$:

במקרה של פקודת היעד המוגדרת בהוראה. אוmp, במקרה של בקודת בהוראה PC במקרה של פקודת בהוראה. +

בתעדכן לכתובת-PC ה-Execute), מתקיים) מה שנקבע בשלב ה-branch אם תנאי ה-branch מתקיים) מה שנקבע בשלב ה-branch. היעד של ה-branch

בנוסף, במקרה של פסיקה (interrupt), ה PC-יכול להתעדכן לכתובת של שגרת הטיפול בפסיקה (Interrupt). Service Routine).

חשוב לציין כי בארכיטקטורת ,Single Cycle כל ההחלטות הללו מתקבלות ומבוצעות באותו מחזור שעון, מה שמפשט את התכנון אך עלול להגביל את תדר השעון המקסימלי של המערכת.

Instruction Decode

בשלב זה אנו מפענחים את ההוראה שהתקבלה משלב ה Fetch-למרכיביה על פי פורמט ההוראות של MIPS בשלב זה אנו מפענחים את ההוראה שהתקבלה משלב ה

על פי פורמט זה, כתובות הרגיסטרים המתאימים מועברות ל Register File,מה שמאפשר גישה לערכי הרגיסטרים הרלוונטיים. כחלק משלב הפענוח, המעבד מחלץ את שדות ה funct-וה funct-מתוך ההוראה

Type -31- format (b					its) -	
R	opcode (6)	rs (5)	rt (5)	rd (5)	shamt (5)	funct (6)
I	opcode (6)	rs (5)	rt (5)	immediate (16)		
J	opcode (6)	address (26)				

Table 1: MIPS Instruction format


)כאשר בהוראות שאינן מסוג R-Type, שדה ה funct אינו רלוונטי. (בהתאם להוראה המפוענחת, יחידת הבקרה מפעילה את אותות הבקרה המתאימים.


. בנוסף, בשלב זה מתבצע חישוב כתובות היעד עבור הוראות branch ו ,ישם רלוונטי. חישוב זה כולל השוואה בין תוכן ההוראה לתנאי הקפיצה הספציפי, וחישוב הכתובת החדשה של ה PC-במידת הצורך.

Execute:

בשלב הביצוע (Execute) מתבצעות פעולות כמו חישוב כתובות או ביצוע פעולות אריתמטיות וכו' ברכיב ה-branch. שלנו, בשלב הביצוע מתבצע גם חישוב כתובת ה-PC-החדשה ופעולות ה-branch. התוצאה מועברת להמשך טיפול - כתיבה לזיכרון או עדכון רגיסטרים.

Data Memory (DTCM). ה'אחראי על הכתיבה והקריאה מ Data Memory (DTCM). הוא מטפל בגישות לזיכרון הכתיבה והקריאה מ Data Memory (DTCM). הנדרשות על ידי הוראות store, ו load-ומתקשר עם ה Memory Mapped I/O-גישה להתקני קלט/פלט. Write Back-אחראי על כתיבת התוצאות בחזרה לרגיסטרים או לזיכרון. הוא מחליט איזה שבוצעה. Data Memory-או מה Data Memory-צריך להיכתב בחזרה לרגיסטר היעד, בהתאם לסוג ההוראה שבוצעה. RTL Diagram:





Basic Timer:

: מונה חומרה פשוט

(clock edges).פועל על סמך עליות שעון

כולל קווי בקרה שונים הקשורים להגדרות שצוינו במשימה.

מכיל קוו בקודו שונים דוקשוו ם לדוגדרות שבו נו בנושי. מכיל רגיסטר BTCNT המייצג את ערר הספירה הנוכחי.


ניהול פסיקות:

BTIP (Basic Timer Interrupt Pending).כולל רגיסטר

ערך ה BTIP-קובע אם תופעל פסיקה, בהתאם לערכי הביטים כמתואר בתרשים הבא:

-BTIP]כאן תוכל להוסיף את התרשים או הטבלה המתארת את ערכי ה

בנוסף, ה Basic Timer-כולל רגיסטרי השוואה (BTCCRx) ורגיסטרי לכידה (BTCLx) כפי שמתואר בעמוד 7 של מסמך הפרויקט. אלה מאפשרים יכולות השוואה (output compare) מתקדמות.



פעולות נוספות של ה

: הפעלת בקשות פסיקה

-Interrupt Controller. הטיימר מסוגל להוציא בקשה לפסיקה

תכונה זו מאפשרת תזמון מדויק של פעולות במרווחי זמן ספציפיים.

PWM: יצירת אות

-BTCCR1 ו BTCCR0 באמצעות הטיימר הבסיסי ורגיסטרי


PWM.של האות-duty cycle רגיסטרים אלה מאפשרים לקבוע את זמן המחזור

יכולת זו מרחיבה את השימושיות של ה MCU-לשליטה במנועים, תאורה מתכווננת, וכדומה.


תמון MCU, מאפשרות תזמון-Basic Timer תכונות אלָו מדגימות את הגמישות והיעילות של ה

מדויק של אירועים ויצירת אותות בקרה מורכבים.

RTL:דיאגרמת



Basic_Timer_Control:Basic_Timer



Interrupt Controller:

בפרויקט זה, הוספנו תמיכה בפסיקות חיצוניות מהרכיבים הפריפריאליים. לכל פסיקה הוגדרה רמת דחיפות כפי שצוין במסמך המשימה (עמוד 10-11).

מנגנון הפסיקות:

הפעלת פסיקה: כאשר רכיב פריפריאלי מבקש לבצע פסיקה, סיגנל ה IRQ-של אותו רכיב מופעל. טיפול בפסיקה: פסיקה תטופל רק אם אין פסיקה אחרת המתבצעת כרגע. אין תמיכה בפסיקות מקוננות. תיעדוף: פסיקות ממתינות עד לסיום הטיפול בפסיקה הנוכחית.

פרוטוקול כניסה לפסיקה:

שמירת מצב: ערך ה PC-והרגיסטרים החשובים נשמרים בזיכרון) כנראה ב \$\frak{k}-1 case. בעמוד 1.3(קפיצה לשגרת הטיפול: המעבד קופץ לכתובת הטיפול בפסיקה המתאימה, כפי שהוגדרה מראש לכל רכיב פריפריאלי.

טיפול בפסיקה: המעבד מבצע את הפעולות הנדרשות לטיפול באירוע שגרם לפסיקה. חזרה למצב המקורי: בסיום הטיפול, המעבד משחזר את המצב המקורי PC) ורגיסטרים (וממשיך את ביצוע התוכנית מהנקודה בה הופסקה.


חשוב לציין:

GIE (Global Interrupt Enable) מנוקה בחומרה בעת כניסה לפסיקה, ומופעל בחזרה בעת היציאה ממנה (עמוד GIE).

הדגלים ,BTIFG, DIVIFG, RXIFG ו BTIFG, DIVIFG, מאופסים אוטומטית כאשר הפסיקה מטופלת (עמוד 10). דגל KEYiIFG מאופס ידנית בתוכנה.

RTL:nna.

תיאור גרפי של המודל:



GPIO (General Purpose Input/Output):

לצורך הוספת ממשק משתמש, שילבנו במערכת ה MCU-שלנו רכיבי GPIO הכוללים ,LEDs תצוגות FEDs-שלנו רכיבי GPIO הכוללים (הקסות), וכפתורים. מימוש זה תואם את דרישות הפרויקט כפי שמפורט בעמוד 4-5 של מסמך ההגדרות. מאפייני ה:GPIO-

: כניסות

מערך של 10 מתגים(SW9-SW0)

debounce (KEY3-KEY0)כפתורים עם

: יציאות

(LEDR9-LEDR0) אדומות LED 110

-segment (HEX5-HEX0)7 מעצוגות

: מיפוי זיכרון

הכתיבה והקריאה מרכיבי ה GPIO-מתבצעת באמצעות גישה לכתובות זיכרון ייעודיות.(Memory Mapped I/O). כתובות אלו ממוקמות מעל אזור ה Data Memory, כפי שמוצג באיור 2 בעמוד 4 של מסמך הפרויקט.

: תקשורת

השימוש ברכיבי ה GPIO-נעשה דרך קווי ה BUS-המוגדרים במערכת.

: פסיקות

חלק מרכיבי ה -GPIO, כמו הכפתורים, יכולים לבקש פסיקות.

-Interrupt Controller. לדוגמה, לחיצה על כפתור יכולה לגרום לפסיקה שתטופל על ידי ה

: מימוש

ה -GPIO מיושם כדיקודר פשוט עם רגיסטרי חוצץ, כפי שמוזכר בעמוד 4 של מסמך הפרויקט.


חשוב לציין:

אמשמש כ ,System RESET מחזיר את ה PC-להוראה הראשונה בתוכנית (עמוד 3).


הפסיקות מהכפתורים (KEY3-KEY1) מטופלות דרך דגל ,KEYiIFG שמאופס ידנית בתוכנה (עמוד 10).

RTL:דיאגרמת

:rtl דיאגרמת



תיאור גרפי של המודל:



):(מאיץ חלוקה):DIVIDER

הרכיב הפריפריאלי DIVIDER הוא מאיץ חומרה שתוכנן לביצוע פעולות חלוקה בין שני מספרים בינאריים באריים הרכיב הפריפריאלי. מימוש זה תואם את דרישות הפרויקט כפי שמפורט בעמוד 8-9 של מסמך ההגדרות.

-DIVIDER:מאפייני

: פונקציונליות

(Unsigned Binary Division).מבצע חלוקה בינארית ללא סימן

פועל כמאיץ חומרה, מחליף חישוב תוכנתי ב.CPU

: ביצועים

משפר את זמני החישוב של פעולות חלוקה.

חוסך זמן עיבוד יקר של ה.CPU

משפר את הביצועים הכוללים של המערכת.

: מבנה

. והתוצאה (Divisor), מכיל רגיסטרים לאחסון המחולק (Dividend), והתוצאה

כולל מנגנון בקרה לניהול תהליך החלוקה.

: זמן ביצוע

במקרה שלנו. N=32 כאשר DIVCLK, מחזורי N=32 במקרה שלנו.

: פסיקות

מסוגל לייצר פסיקה (DIVIFG) בסיום פעולת החלוקה.

הדגל DIVIFG מאופס אוטומטית כאשר הפסיקה מטופלת.

: ממשק


Memory Mapped I/O.דרך ממשק ייעודי, כנראה באמצעות-CPU מתקשר עם ה

חשוב לציין:

השימוש במאיץ חומרה כזה מדגים את היתרון של ארכיטקטורת MCU, השימוש במאיץ חומרה כזה מדגים את היתרון של ארכיטקטורת ביצועים.


יש לוודא סנכרון נכון בין ה DIVIDER-וה CPUכדי להבטיח קריאה נכונה של התוצאות.

RTL:דיאגרמת



:תיאור גרפי של המודל

Divide_Connection:DIV_Int



<u>נתיב קריטי של כל המערכת:</u>

	Fmax	Restricted Fmax	Clock Name	Note
1	68.64 MHz	68.64 MHz	altera_reserved_tck	

ביתוח תוצאות ב SIM MODEL:

