Preparation Report LAB4

ADVANCED CPU ARCHITECTURE AND HARDWARE ACCELERATORS LAB 361.1.4693

Danel Barsheshet 209471242

Nachman Mimoun 321730558

תוכן עניינים

3	מטרת המעבדהמטרת המעבדה
3	בדיקת ביצועיםבדיקת ביצועים
4	סימולציית MODELSIM
6	מציאת תדר מקסימלי
7	פירוט המערכת [ׂ]
7	מערכת TopTop
11	מערכת ALŪ מערכת
13	מערכת PWMPWM
	מודל ADDERSUBADDERSUB
19	מודל SHIFTERSHIFTER
	מודל LOGICLOGIC
	חומרה
	SINGAL TAP

מטרת המעבדה

במעבדה זו רכשנו מיומנויות בשימוש בתוכנת Quartus תוך התמקדות בביצוע סינתזה למודלים שפיתחנו במעבדה הקודמת ובמעבדה הזו. את תהליך הסינתזה יישמנו על כרטיס DE10-Standard שפיתחנו במעבדה הקודמת ובמעבדה הזו. את תהליך הסינתזה יישמנו על כרטיס Cyclone V המצויד ב FPGA.

בדיקת ביצועים

מטרת בדיקה זו הייתה לבחון את הביצועים הראשוניים של ה-ALU שפיתחנו במעבדה הקודמת ובנוסף ל-PWM שפיתחנו במעבדה זו , אך הפעם תוך שילוב סינתזה על כרטיס FPGA אמיתי. מאחר שמערכת ה-ALU שפיתחנו היא א-סינכרונית, כלומר פועלת ללא שעון, נדרשנו להוסיף למערכת רגיסטרים סינכרוניים בכניסה ובמוצא כדי לאפשר ניתוח ביצועים מבוסס זמן.




Figure 1 - ALU performance test case

-כאשר לרגיסטרים אלו נחבר את אות השעון המותקן על הכרטיס

Signal Name	FPGA Pin No.	Description	I/O Standard
CLOCK_50	PIN_AF14	50 MHz clock input	3.3V

Figure 2 - Clock Description

ModelSim סימולציית

בסימולציה זו נתחיל בביצוע (Test Bench (TB) ונבחן את צורות הגל עבור המערכת השלמה, ולאחר מכן נתמקד בכל אחד מתתי-המודולים בנפרד. להלן מוצגים הגלים עבור המערכת כולה,



סימולציה של כל המערכת - Figure 3

עבור המודול ALU

ניתוח תוצאות סימולציית הגלים עבור מודול זה מראה כי-




סימולציה של ה - Figure 4- ALU

כאשר נאתחל את X לערך -1 ואת Y לערך -1. במהלך הסימולציה ה- ALUFN מקבל פקודות שונות כל 100 ננו-שניות מתוך זיכרון המטמון (cache) שאותחל מראש בקובץ חיצוני.

לדוגמא – עבור ALUFN השווה ל- '01001' פעולת חיסור נקבל תוצאה של 0 כמצופה.

עבור המודול PWM

ניתוח תוצאות סימולציית הגלים עבור מודול זה מראה כי-



סימולציה של ה - Figure 5- PWM

כאשר נאתחל את X ל- 00101010 ואת Y ל- 00111111 וכאשר במהלך הסימולציה ה- ALUFN מקבל פקודת '00000' (PWM Output) נקבל במוצא גל ריבועי PWM_out אשר נדלק כאשר הערך X ונכבה כאשר הוא מגיע לערך Y.

עבור המודול AdderSub

ניתוח תוצאות סימולציית הגלים עבור מודול זה מראה כי-





Figure 6– ADDERSUB סימולציית

ניתן לראות כי שלושת הביטים האחרונים ב- ALUFN הם '000','000',המציינים כי מתבצעת פעולת חיבור\חיסור. הפעולות המתבצעות הן חיבור בין 8 ל-4, וכן בין 1 ל-(1-). כתוצאה מכך, הפלט ALUout מציג את התוצאה 8 או 0, בהתאם לפעולות אלו.

- עבור המודול Shifter התקבל כי

ניתוח תוצאות סימולציית הגלים עבור מודול זה מראה כי-




סימולציית Figure 7– SHIFTER

ניתן להבחין כי כאשר Y מיוצג על ידי הערך הבינארי ,10000001' בעוד ששלושת הביטים האחרונים (LSB) של X הם '101'. לפיכך, אנו מצפים לראות הזזה שמאלה ב-5 של Y , שתוביל לתוצאה '00100000'.

- עבור המודול Logic התקבל כי

ניתוח תוצאות סימולציית הגלים עבור מודול זה מראה כי-



סימולציית Figure 8– LOGIC

ניתן להבחין כי תחת האזור המסומן מתבצעת פעולת OR. זאת מכיוון שה-ALUFN היינו '001, המייצגת פעולת OR לפי ה- ISA הפעולה מתבצעת בין האות X ,שערכו '01010101', לבין האות Y , שערכו '10101010'. כצפוי, התוצאה המתקבלת היא ,'1111111' = Res המאשרת את נכונות ביצוע פעולת ה-OR.

מציאת תדר מקסימלי

לצורך קביעת התדר המקסימלי של המערכת שלנו, כפי שצוין קודם, נדרשנו להוסיף רגיסטרים בכניסה ובמוצא של ה- ALU. לשם כך, יצרנו קובץ VHDL חדש המעטף את מערכת ה- ALU עם בכניסה ובמוצא של ה- SDC. לשם כך, יצרנו קובץ הוספנו את קובץ ה

```
# Constrain clock port clk with a 20-ns requirement
3
4
5
6
7
8
9
      create_clock -period 20 [get_ports clk]
      # Automatically apply a generate clock on the output of phase-locked loops (PLLs)
      # This command can be safely left in the SDC even if no PLLs exist in the design
      derive_pll_clocks
      # Constrain the input I/O path
11
      ######set_input_delay -clock clk -max 3 [all_inputs]
12
13
14
      #####set_input_delay -clock clk -min 2 [all_inputs]
15
16
      # Constrain the output I/O path
17
      ######set_output_delay -clock clk 2 [all_outputs] 2
18
                                Figure 9 - 50MHZ הוספת שעון של
```

נבצע את תהליך הקומפילציה והסינתזה מבלי להקצות פינים ספציפיים, כפי שנדרש (כולל עבור אות השעון עצמו). לאחר השלמת תהליכי הקומפילציה והסינתזה, תוכנת Quartus מסוגלת לחשב ולהציג לנו את התדר המקסימלי בו המערכת יכולה לפעול. התוצאה שהתקבלה היא-



Figure 10 – f_max ALU

ועבור ה- PWM:

Slow 1100mV OC Model Fmax Summary			Slow 1100mV 85C Model Fmax Summary						
Q <	< <filter>></filter>				•	< <filter>></filter>			
	Fmax	Restricted Fmax	Clock Name	Note		Fmax	Restricted Fmax	Clock Name	Note
1	216.97 MHz	216.97 MHz	clk		1	210.66 MHz	210.66 MHz	clk	

Figure 11 – f_max PWM


פירוט המערכת

בחלק זה נספק הסבר מקיף על המערכת שלנו באופן כללי, ולאחר מכן נתמקד בכל אחד מתתי-המודולים שלה. עבור כל רכיב במערכת, נציג סקירה תמציתית של אופן פעולתו, תצוגת ה-TLR שלו לאחר ביצוע הסינתזה, פירוט הלוגיקה המיושמת בו, זיהוי והצגת הנתיב הקריטי בפעולתו, וכן המחשה ויזואלית של הנתיב הקריטי באמצעות תוכנת Quartus.

מערכת הTOP

סקירת פעולת המודול

מטרתנו היא לפתח מערכת המורכבת ממספר מודולים שונים, כאשר כל מודול פועל באופן עצמאי ונפרד מהאחרים. המערכת תכלול מנגנון בחירה הנשלט על ידי המשתמש, המאפשר לבחור איזה מודול יופעל בכל רגע נתון. להלן תיאור המערכת שאנו מתכוונים לממש-



מודל כל המערכת - Figure 12

נפרט כעת את מבנה המערכת, כאשר הסבר מעמיק על כל חלק יינתן בסעיפים הבאים. המערכת שלנו מקבלת שלוש כניסות:

- אות כניסהX •
- אות כניסהץ
- : קו בקרה ALUFN, כאשר הביטים 3 ו-4 קובעים את המודול הנבחר באופן הבא
 - PWM מפעיל את מודול 00 ∘
 - AdderSub מפעיל את מודול \circ
 - Shifter מפעיל את מודול 10 \circ
 - Logic מפעיל את מודול \circ

כל מודול יכול לפעול במספר אופנים, הנקבעים על ידי שלושת הביטים התחתונים (0, 1, 2) של קו הבקרה ALUFN.

:המערכת מפיקה ארבעה פלטים

את המצב (אשר כל דגל מציין את המצב: N (Negative), C (Carry), Z (Zero), V(Overflow) ארבעה דגלים המתאים לשמו.

פלט המערכת (ALUout) בהתאם למודול הנבחר.

. שנבחר PWM Mode (PWMout) בהתאם למודול הנבחר ול-

אם נבחר מודול קיים אך מבוצעת פעולה לא מוגדרת, כל הפלטים יהיו 0.

RTLn שרטוט

להלן תיאור ה- entity של המודול-





Figure 13-TOP -דיאגרמת בלוק של ה

להלן שרטוט ה- RTL של המודול -



RTL של ה-Figure 14-TOP

כפי שידוע, אנו מפתחים קוד לוגי המשתמש באלמנטים לוגיים הניתנים לקונפיגורציה בהתאם לקוד שנכתב. תהליך זה מתבצע כחלק מתהליך הסינתזה. בניתוח הבא, נציג את הלוגיקה עבור כל מודול כנדרש-

Ana	Analysis & Synthesis Resource Usage Summary				
Q <	< <filter>></filter>				
	Resource	Usage			
1	Estimate of Logic utilization (ALMs needed)	99			
2					
3	 Combinational ALUT usage for logic 	161			
1	7 input functions	1			
2	6 input functions	35			
3	5 input functions	49			
4	4 input functions	24			
5	<=3 input functions	52			
4					
5	Dedicated logic registers	33			
6					
7	I/O pins	37			
8					
9	Total DSP Blocks	D			
10					
11	Maximum fan-out node	ALUFN_i[1]~input			
12	Maximum fan-out	51			
13	Total fan-out	889			
14	Average fan-out	3.32			

Figure 15 - System Logic Usage

נתיב קריטי

הנתיב הקריטי הוא מרכיב חיוני להבנת זרימת המידע במערכת. מכיוון שלרכיבים יש השהיות, גם כאשר הם פועלים במקביל, עלינו להתחשב בפרק הזמן הדרוש למערכת להתייצב לפני הכנסת כניסה חדשה. להלן נציג את תהליך זיהוי הנתיב הקריטי במודול זה–




Figure 16 – TOP Critical Path

ראוי לציין כי הנתיב הקריטי שזוהה עובר דרך מודול ה-PWM, תוצאה התואמת את ציפיותינו. זאת בשל מורכבות ה-Counter המיושמת במודול זה, אשר משמעותית יותר בהשוואה למודולים האחרים במערכת.

מודול ALU


סקירת פעולת המודול

מודל זה מבצע פעולות אריתמטיות, לוגיות ופעולות הזהה בהתאם לכניסת ALUFN. כאשר השני ביטים הראשונים (MSB):

- .neg-יסור ו-חיסור ו-neg. פעולות חיבור, חיסור ו
- ה. '10' פעולות Shift ימינה ו-שמאלה. '10'
 - 11' פעולות לוגיות.


RTL**שרטוט ה**

להלן תיאור ה- entity של המודול-



דיאגרמת בלוק של ה- Figure 17-ALU

- של המודול RTL -להלן שרטוט ה



RTL של ה-Figure 18-ALU

<u> </u>	<filter>></filter>	
	Resource	Usage
1	Estimate of Logic utilization (ALMs needed)	71
<u>}</u>		
	 Combinational ALUT usage for logic 	110
	7 input functions	O
	6 input functions	31
	5 input functions	37
	4 input functions	22
	<=3 input functions	20
	Dedicated logic registers	D
	I/O pins	33
	Total DSP Blocks	D
0		
1	Maximum fan-out node	ALUFN_i[1]~input
2	Maximum fan-out	51
3	Total fan-out	560
4	Average fan-out	3.18

Figure 19 - System Logic Usage

נתיב קריטי

הנתיב הקריטי הוא מרכיב חיוני להבנת זרימת המידע במערכת. מכיוון שלרכיבים יש השהיות, גם כאשר הם פועלים במקביל, עלינו להתחשב בפרק הזמן הדרוש למערכת להתייצב לפני הכנסת כניסה חדשה. להלן נציג את תהליך זיהוי הנתיב הקריטי במודול זה–




Figure 20 - TOP Critical Path

PWM

סקירת פעולת המודול

מודל זה מבצע הוצאת אות PWM בהתאם למס כניסות:

- ALUFN כאשר שני הביטים הראשונים (MSB) הינם '00' המערכת תיכנס ל- Mode PWM. בנוסף מערכת תיכנס לנכנס למצב set\rest וכאשר הוא '1' נכנס למצב rest\set. rest.
- Y בהתאם ל- Mode בהתאם ל- Set\Rest בהם הוא Set\Rest אור אחד מהם כשנגיע ל- Y ו X ראשר כל אחד מהם הוא Conter יתאפס.
 - .'0' באשר הוא '1' ולא מאפשר ב-'0'. PWM מאפשר הוצאת אות ENA •
 - .'0' ולא עושה דבר כשהוא '0'. ('1') ולא עושה דבר כשהוא '0'. המוצא וה-counter − מאפס את המוצא וה-RST
 - Counter השעון שבו תעבוד המערכת וה-Counter.

לפי הכניסות הנ"ל נדע איך לתת אות מוצא יחיד PWM_out המערכת מתוארת בגרף הנ"ל:




Figure 5: PWM output modes

Figure 20 - PWM output modes

RTL**שרטוט ה**

להלן תיאור ה- entity של המודול-





Figure 21-PWM - דיאגרמת בלוק של ה

- להלן שרטוט ה- RTL של המודול



RTL של ה-Figure 22-PWM

- --- - --- -... כפי שידוע, אנו מפתחים קוד לוגי המשתמש באלמנטים לוגיים הניתנים לקונפיגורציה בהתאם לקוד שנכתב. תהליך זה מתבצע כחלק מתהליך הסינתזה. בניתוח הבא, נציג את הלוגיקה עבור כל מודול כנדרש-

< <f< th=""><th>ilter>></th><th></th></f<>	ilter>>	
	Resource	Usage
1	Estimate of Logic utilization (ALMs needed)	33
?		
-	Combinational ALUT usage for logic	59
	7 input functions	D
	6 input functions	7
	5 input functions	11
1	4 input functions	9
	<=3 input functions	32
i	Dedicated logic registers	33
	I/O pins	26
i		
1	Total DSP Blocks	D
0		
1	Maximum fan-out node	pwm_reg~0
2	Maximum fan-out	33
3	Total fan-out	386
4	Average fan-out	2.68

Figure 23 - System Logic Usage

נתיב קריטי

הנתיב הקריטי הוא מרכיב חיוני להבנת זרימת המידע במערכת. מכיוון שלרכיבים יש השהיות, גם כאשר הם פועלים במקביל, עלינו להתחשב בפרק הזמן הדרוש למערכת להתייצב לפני הכנסת כניסה חדשה. להלן נציג את תהליך זיהוי הנתיב הקריטי במודול זה–




Figure 24 - PWM Critical Path

AdderSub מודול

סהירת פעולת המודול

מודול זה מבצע, בהתאם לכניסת קו הבקרה ALUFN, חיבור או חיסור בין שני האותות X ו Y-שהם אורך זהה, באמצעות היפוך ביט-ביט עבור האות X . באורך זהה, באמצעות Full Adder (FA), או פעולת באופן הבא– הבחירה בין הפעולות נעשית על פי קו הבקרה באופן הבא–

פעולה	<i>ALUFN</i> [2: 0]
חיבור הכניסות X,Y	000
חיסור הכניסות X,Y	001
X על כניסת NEG פעולת	010
הוצאת וקטור אפסים	others
הוצאת וקטור אפסים	ot h ers

במימוש המודל ב- VHDL, הגדרנו שני אותות זמניים X_sig ו- Y_sig אלה משמשים ככניסות לכל אחד מרכיבי ה- Full Adder (FA) ומוגדרים באופן מקבילי כדלהלן:

X_sig מוגדר כתוצאת פעולת XOR כאשר נדרש חיבור או חיסור, כהיפוך ביטים כאשר נדרשת פעולת NEG, וכאפס בכל מקרה אחר (להבטחת פלט אפס במקרה של כניסה שגויה).

צig מוגדר כזהה ל- Y כאשר נדרש חיבור או חיסור, וכוקטור אפסים בכל מקרה אחר (כולל Y_sig פעולת NEG וכניסה שגויה).

לאחר הגדרות אלו, אנו מבצעים שרשור של n יחידות FA, כאשר לכל אחת מהן מוזנות הכניסות SY_sig ו-Y_sig.

RTLשרטוט

להלן תיאור ה- entity של המודול-




Figure 25-AdderSub - דיאגרמת בלוק של

- של המודול הר RTL של המודול




Figure 26-AdderSub-של ה RTL

----- ---- ---- ----כפי שידוע, אנו מפתחים קוד לוגי המשתמש באלמנטים לוגיים הניתנים לקונפיגורציה בהתאם לקוד שנכתב. תהליך זה מתבצע כחלק מתהליך הסינתזה. בניתוח הבא, נציג את הלוגיקה עבור כל מודול כנדרש-

Analysis & Synthesis Resource Usage Summary				
Q <	<filter>></filter>			
	Resource	Usage		
1	Estimate of Logic utilization (ALMs needed)	17		
2				
3	 Combinational ALUT usage for logic 	28		
1	7 input functions	0		
2	6 input functions	5		
3	5 input functions	9		
4	4 input functions	7		
5	<=3 input functions	7		
4				
5	Dedicated logic registers	0		
6				
7	I/O pins	28		
8				
9	Total DSP Blocks	0		
10				
11	Maximum fan-out node	sub_cont[1]~input		
12	Maximum fan-out	18		
13	Total fan-out	161		
14	Average fan-out	1.92		

Figure 27 - System Logic Usage

Shifter מודול

סקירת פעולת המודול

מודול זה מבצע הזזה מבוססת בהתאם לכניסת בהתאם לכניסת ALUFN. כאשר הביטים 0, 1, 2 של ALUFN הם '000', מתבצעת הזזה שמאלה, ואילו כשהם '000', מתבצעת הזזה ימינה. המימוש נעשה באמצעות מעבר על $K = \log_2(n)$ בכל שכבה מתבצעת הזזה בהתאם לערך הביט הרלוונטי ב- X: אם הביט הוא 0, לא מתבצעת הזזה והפלט זהה לכניסה; אחרת, מתבצעת הזזה בהתאם למיקום השכבה.

חשוב לציין כי במקרה של הזזה ימינה, מתבצעת הפיכה של השורה הראשונה והאחרונה כדי להשיג את התוצאה הנכונה. בנוסף, לצורך מציאת ה- carry היוצא מהמודול, יצרנו סיגנל ייעודי המכיל את ה- carry בכל שלב, כאשר הערך האחרון שלו מוחזר כפלט.

RTLשרטוט ה

להלן תיאור ה- entity של המודול-





Figure 28-Shifter -דיאגרמת בלוק של ה

- של המודול הרL -שרטוט ה- להלן



RTL של ה-Figure 29-Shifter

כפי שידוע, אנו מפתחים קוד לוגי המשתמש באלמנטים לוגיים הניתנים לקונפיגורציה בהתאם לקוד שנכתב. תהליך זה מתבצע כחלק מתהליך הסינתזה. בניתוח הבא, נציג את הלוגיקה עבור כל מודול כנדרש-

Q <	<filter>></filter>	
	Resource	Usage
1	Estimate of Logic utilization (ALMs needed)	27
2		
3	 Combinational ALUT usage for logic 	37
1	7 input functions	D
2	6 input functions	16
3	5 input functions	2
4	4 input functions	2
5	<=3 input functions	17
4		
5	Dedicated logic registers	D
5		
7	I/O pins	28
3		
9	Total DSP Blocks	O
10		
11	Maximum fan-out node	Equal0~0
12	Maximum fan-out	17
13	Total fan-out	201
14	Average fan-out	2.16

Figure 30 - System Logic Usage

Logic מודול

סקירת פעולת המודול

מודול זה מיועד לביצוע פעולות לוגיות מגוונות על האותות X ו- Y, כאשר הפעולה הספציפית נקבעת על ידי כניסת ה- ALUFN. פעולות לוגיות אלו ניתנות לביצוע ישיר ב-VHDL, והן מסונתזות בקלות. לפיכך, יישמנו אותן באופן פשוט, כאשר הבחירה בפעולה המתאימה נעשית על פי שלושת הביטים התחתונים (0, 1, 2) של ALUFN, בהתאם ל- ISA המצורפת.

RTL**ם שרטוט**

להלן תיאור ה- entity של המודול-




Figure 31-Logic -דיאגרמת בלוק של ה

- של המודול RTL -להלן שרטוט ה




Figure 32-Logic-של ה-RTL

. כפי שידוע, אנו מפתחים קוד לוגי המשתמש באלמנטים לוגיים הניתנים לקונפיגורציה בהתאם לקוד שנכתב. תהליך זה מתבצע כחלק מתהליך הסינתזה. בניתוח הבא, נציג את הלוגיקה עבור כל מודול כנדרש-

Ana	Analysis & Synthesis Resource Usage Summary				
< <filter>></filter>					
	Resource	Usage			
1	Estimate of Logic utilization (ALMs needed)	4			
2					
3	▼ Combinational ALUT usage for logic	8			
1	7 input functions	D			
2	6 input functions	D			
3	5 input functions	8			
4	4 input functions	0			
5	<=3 input functions	D			
4					
5	Dedicated logic registers	D			
6					
7	I/O pins	27			
8					
9	Total DSP Blocks	D			
10					
11	Maximum fan-out node	FN[2]~input			
12	Maximum fan-out	8			
13	Total fan-out	75			
14	Average fan-out	1.21			

Figure 33 - System Logic Usage

חומרה

בשלב האופטימיזציה של הקוד שלנו, שילבנו את מודול ה-PLL הקיים בכרטיס כדי להקטין את תדר העבודה.

חשוב לזכור כי בקובץ ה- SDC הגדרנו את זמן המחזור להיות T=20ns, הדרנו את הגדרנו את הגדרנו את הכניסה ל- SDC הבעוד f=1/T=1/20ns בעוד הוא האבענו את המוצא, אשר מוזן לשעונים במערכת, ל-2.5 MHz. שקבענו את תדר המוצא, אשר מוזן לשעונים במערכת, ל-2.5 MHz.

מיציאת השעון אנחנו נכנסים לקואנטר אשר עולה ב-Overflow בביט השישי ולכן עבור כניסה של 81.25 נקבל מוצא של 2.5 MHz.

Signal Tap

אנו מתכננים לבצע וריפיקציה של החומרה באמצעות פונקציית ה-Signal Tap של Povictic תהליך. מה יאפשר לנו ללכוד בזמן אמת את מצב הסיגנלים של הרכיב. בהתאם לסיגנל שנבחר ללכידה, ברגע שהסיגנל ישתנה לערך הרצוי, נקבל את ערכי הסיגנלים שנבחר להציג על המסך. נגדיר את הסיגנלים הבאים ללכידה: ה- Keys שהם במצב Pull Down, ולכן נלכוד אותם בירידת מתח. נציג את ערכי הכניסות והמוצאים של המערכת. בנוסף, נגדיר את תנאי הלכידה כ– Basic מתח. כציג את ערכי הכניסות והמוצאים של המערכת. בנוסף, נגדיר את הלכידה, ולא נדרש שינוי CR,כלומר, מספיק ששינוי יתרחש באחד מהסיגנלים כדי להפעיל את הלכידה, ולא נדרש שינוי בכל הסיגנלים.




Figure 34 – Signal Tap Configuration

:X תחילה, נבחן את התוצאות עבור שינוי בערך של




Figure 34 – X change

כלומר, אנו מבחינים כי ברגע שלחצנו על Key2, ערך X השתנה מ-0 ל-4, בהתאם להגדרה כלומר, אנו מבחינים כי ברגע שלחצנו על (SW_i) .

: Y באופן דומה, נבחן את התוצאות עבור



Figure 35 – X change

כלומר, אנו מבחינים כי במתגים מוגדר הערך 8, ולכן כאשר נלחץ על ,Key0 הערך של Y משתנה ל-8. ל-8. כעת נבחן שתי פעולות של ה :ALU-האחת היא פעולת חיבור, והשנייה היא פעולת הזזה שמאלה

> (Left Shift). נתחיל בפעולת החיבור, המיוצגת על ידי הקוד 01000:



Figure 36 - Adder Operation X+Y

ביצענו פעולת חיבור באמצעות ה- Opcode 01000 בין הערכים 4 ו-8. כצפוי, קיבלנו במוצא את הערך 12.

:Shifter פעולת




Figure 37 – Shifter operation

בפעולה זו, אנו מבצעים הזזה ימינה (לא מעגלית) באמצעות ה- Opcode = 10001. ההזזה מתבצעת על הווקטור Y, כאשר מספר ההזזות נקבע על ידי X[2..0]. במקרה הנוכחי, מספר ההזזות הוא 2, והערך של Y הוא 000001000. לפיכך, אנו מצפים לקבל במוצא את הערך 00000010. ואכן, בסימולציה קיבלנו את התוצאה הצפויה זו.




Figure 38 – X-Y Operation