# **Preparation Report LAB3**

# ADVANCED CPU ARCHITECTURE AND HARDWARE ACCELERATORS LAB

361.1.4693

Nachman Mimoun 321730558

Danel Barsheshet 209471242

במעבדה זו, מטרתנו הייתה לפתח תכנון בסיסי של מעבד מסוג multi-cycle הכולל יחידת שליטה (Control Unit) לצד נתיב נתונים (Datapath) . המעבד תוכנן לביצוע מספר פקודות יסודיות המפורטות ב ISA-המצורפת.

Instruction Format	Decimal value	OPC	Instruction	Explanation	N	Z	C
	0	0000	add ra,rb,rc	R[ra]<=R[rb]+R[rc]	*	*	*
			nop	R[0]<=R[0]+R[0] (emulated instruction)	*	*	*
	1	0001	sub ra,rb,rc	$R[ra] \le R[rb] - R[rc]$	*	*	*
D. Town	2	0010	and ra,rb,rc	R[ra]<=R[rb] and R[rc]	*	*	2
R-Type	3	0011	or ra,rb,rc	R[ra]<=R[rb] or R[rc]	*	*	_
	4	0100	xor ra,rb,rc	R[ra]<=R[rb] xor R[rc]	*	*	-
	5	0101	unused				
	6	0110	unused				
J-Type	7	0111	jmp offset_addr	PC<=PC+1+offset_addr	-	7	-
	8	1000	jc /jhs offset_addr	If(Cflag==1) PC<=PC+1+offset_addr	-	-	-
	9	1001	jnc/jlo offset_addr	If(Cflag==0) PC<=PC+1+offset_addr	-	in.	-
	10	1010	unused				
	11	1011	unused				
I-Type	12	1100	mov ra,imm	R[ra]<=imm	-	2	-
	13	1101	ld ra,imm(rb)	$R[ra] \le M[imm+R[rb]]$	-	4	-
	14	1110	st ra,imm(rb)	$M[imm+R[rb]] \le R[ra]$	-	-	-
	15	1111	done	Signals the TB to read the DTCM content		-	-

Note: \* The status flag bit is affected , - The status flag bit is not affected

Table 1: Multi-cycle CPU ISA

מימוש יחידת הבקרה התבצע באמצעות מכונת מצבים סופית (FSM) מסוג Mealy, בהתאם לנלמד בקורס המקביל. נתיב הנתונים (Datapath) מיושם באופן מקבילי, כך שבהינתן אותות הבקרה המגיעים מיחידת הבקרה, היחידה מבצעת את הנדרש ב-cycle הנוכחי של הפקודה. להלן תיאור המערכת אותה נרצה לממש:

# 3. Controller based system:




Figure 1: Overall DUT structure

המערכת שלנו תקבל שני קבצי טקסט המשפיעים על פעילות המעבד, בנוסף לאותות בקרה שונים:

- init\_ITCM.txt קובץ המכיל את כל ההוראות של התוכנית אותה נרצה להריץ, כאשר הפקודות כתובות בפורמט הקסדצימלי. קובץ זה מאתחל את זיכרון התוכנית(Program Memory).
- יאוחסן הערך כלומר, בתא (המידע שיאוחסן בתאי הזיכרון לפי הסדר כלומר, בתא (שיאוחסן הערך init\_DTCM.txt).
   מהשורה הראשונה בקובץ וכן הלאה. קובץ זה מאתחל את זיכרון הנתונים(Date Memory).
  - rst, clk, ena, done

בסיום הרצת התוכנית, המערכת תייצר קובץ טקסט המכיל את תוכן זיכרון הנתונים (DataMem) של המערכת בתום התוכנית, יחד עם דגל סיום(Done).

# **Control Unit**

דיאגרמת בלוק –

# **Control Unit**

Signals Legend: Control, Status, Data to/from Test bench





Figure 4: Control unit structure

אותות הבקרה היוצאים לעבר נתיב הנתונים(Datapath) מסומנים באדום. אותות ה-Status שה-Datapath שולח ליחידת השליטה(Control Unit), המעבירים מידע על הפקודה המתבצעת לאחר פענוח הפקודה מה- IR מסומנים בכחול. אותות ה-TB מסומנים בירוק.

# תיאור המודול –

ה- Control Unit היא החלק במערכת המקביל למוח. תפקידה לקבל את דגל הפקודה אותה יש לבצע הנגזר ישירות מרגיסטר ההוראה IR - ובהתאם לדגל זה, להפעיל אותות בקרה מתאימים על פי ה FSM-המצורף. אותות הבקרה הללו מועברים ליחידת נתיב הנתונים(Datapath) ומכתיבים את אופן פעולתה.

בהתאם ליחידות ה -BUS וה-ISA המצורפת, על יחידת הבקרה לבצע את הוראותיה במספר מחזורים רצופים, כמתואר ב-FSM הבא:



ה-FSM כולל מספר סוגי פקודות, בין היתר כתוצאה מהסוגים השונים של ההוראות המפורטות ב-ISA הוראות מסוג: (Fetch, Decode) לשם כך, חילקנו את ה-FSM הן למחזורים המשותפים לכל הפקודות (R-Type, J- Type והן למחזורים המתפצלים בהתאם לסוג הפקודה המתקבלת:

- הישוב כתובת הפקודה הבאה לביצוע וקריאתה מהזיכרון. Fetch
- שבהתאם לכך יודעת איזו (Datapath) והעברתה ליחידת הבקרה, שבהתאם לכך יודעת איזו Decode
   הוראה לבצע ואילו דגלים להפעיל. בנוסף, הבאת ערכי הרגיסטרים בהם הפקודה משתמשת בחלק מהפקודות.
  - OP|Ra|Rb|Rc פקודות בעלות המבנה R-type •
  - OP|0000|offset פקודות בעלות המבנה J-type
  - OP|Ra|imm או OP|Ra|Rb|imm פקודות בעלות המבנה I-type •

# **Datapath Unit**

# דיאגרמת בלוק –




Figure 2: Datapath structure

#### תיאור המודול –

יחידת נתיב הנתונים (Datapath Unit) היא החלק במערכת שניתן להשוות לשרירים של המערכת. תפקידה העיקרי הוא לקבל את הפקודה הרצויה מזיכרון התוכנית (ProgMem) ולחלץ ממנה, באמצעות מפענח (decoder), את דגל הסטטוס של הפקודה שיש לבצע ולהעבירו ליחידת הבקרה. בנוסף, מטרתה המרכזית של יחידה זו היא לבצע את המודולים הסינכרוניים והא-סינכרוניים הנדרשים לפעולת הפקודה הנדרשת, בהתאם לאותות הבקרה המתקבלים.

נדגים את התהליך באמצעות אחת הפקודות. נניח שברצוננו לבצע את הפקודה הבאה: D208. כאשר נקרא נתון זה אל ה-ProgMem, נקבל את הקידוד הבינארי הבא: 1101001000001000. מכאן נוכל לחלץ את הפורמט של ההוראה הגדרשת:

$$ld r_2, imm(r_0): R[r_2] \leftarrow M[8 + R[r_0]]$$

תהליך ביצוע הפקודה:

- המתאים הטטטוס הגד מכך, יועלה מכך, כתוצאה (IR). מוך רגיסטר הנדרשת אל תוך הנדרשת אל הפקודה הנדרשת (IR). כתוצאה מכך, יועלה דגל הסטטוס המתאים (IR). המציין איזו פקודה יש לבצע (במקרה זה. 'I' = I').
- 2. **שלב ה-Decode**: נרצה להוציא ל-BUS את ערך רגיסטר r0, שבמקרה שלנו יהיה r0 (מאותחל ל-0 בהתחלה נשים בתחלה, כלומר לא ניתן יהיה לקרוא נתון מרגיסטר אחר שהוא לא 0 לב כי לפי הקוד של RF רק רגיסטר r0 מאופס בהתחלה, כלומר לא ניתן יהיה לקרוא נתון מרגיסטר אחר שהוא לא 0 RF בתוכנית לפני שכתבנו אליו משהו). נעלה את "r10 (EFaddr = "01" ו-1" במחזור Ain = 1" לפעל r10 במחזור במקביל, נפעיל r11 במחזור בעליית שעון ומתעדכן בסוף ה-Process).
- 3. שלב לקרוא בזיכרון: נבצע את החיבור של A עם ערך של עם ערך את הכתובת ממנה נרצה לקרוא בזיכרון:  $Imm 2_i$  נבצע את החיבור עם "Imm2 לבאס עם "Imm2\_in", וניתן ל-LU פקודת חיבור עם "OPC = "0000" לבאס עם "Imm2\_in", וניתן ל-LU פקודת חיבור עם "Imm2 לבאס עם "Cin" (בניסף, נשנה את תוצאת החיבור. בנוסף, נשנה את הרגיסטר של RF שנרצה לכתוב אליו ל- $r_0$ , כלומר "To" בלומר "RF שנרצה לכתוב אליו ל- $r_0$ , כלומר "To" בי שבח הרגיסטר של RF שנרצה לכתוב אליו ל-
- יכדי 'Cout = '1 נפעיל. ב-DataMem. נפעיל (בעה לכתובת ממנה נרצה לקרוא ב-ItypeState\_1 נפעיל: עשלב נרצה (נפעיל: ווציא את תוצאת החיבור לכתובת מוצא (C-REG) לבאס. חשוב לוודא ש- '0' וודא ש- '0' לבאס.
- להוצאת Mem\_out='1': נוציא את הערך בזיכרון בכתובת שחישבנו ( $R[r_b] + Imm$ ). נפעיל ' $ItypeState_2$  ביכרון בכתובת את הערך בזיכרון בכתובת שרייטרו (Cout=0) למניעת הענגשות לבאס (תוך הקפדה על "Cout='1') למניעת התנגשות). נכתוב לרגיסטר (PCin=1) על ידי הפעלת 'Fetch-עם' (PCin=1) עם 'PCin=1 (ונחזור לשלב ה-Fetch).

תהליך זה מדגים את האופן בו נתיב הנתונים(Datapath) מבצע את הפעולות הנדרשות בכל שלב של ביצוע הפקודה, תוך שימוש באותות הבקרה המתאימים ובמרכיבי החומרה השונים של המעבד.


# תוצאות סימולציה


נחלק את תוצאות הסימולציה לשלושה חלקים:

- (Control Unit) סימולציה עבור יחידת השליטה •
- (Datapath Unit) סימולציה עבור נתיב הנתונים
  - סימולציה עבור המערכת כולה

#### כימולציה עבור ה-Control Unit

במהלך סימולציה זו, נפעיל דגלים של פקודות שונות שנתיב הנתונים(Datapath) אמור להעביר ליחידת השליטה(Control Unit) לאחר ביצוע הפענוח (decode). לאחר מכן, נבדוק שאותות הבקרה המופעלים בכל אחד מהמחזורים תואמים את הציפיות שלנו. עבור כל פקודה, נפעיל את הדגל למשך מספר המחזורים הנדרש לביצועה. להלן תוצאת הסימולציה המלאה, כאשר סדר הפקודות הוא:






כעת נסקור כל פקודה בנפרד ונוודא שהדגלים המופעלים אכן תואמים את המצופה לפי ה- FSM המצורף.

# – add פקודת

fetch  $\rightarrow$  decode  $\rightarrow$  Rtype\_0  $\rightarrow$  Rtype\_1 הבאים: FSM בפקודת מצבי הרך מצבי העבור דרך בדרך בפקודת add הבאים סימולציית הגלים –



ניתן לראות שפקודת ה- add מכילה 4 מחזורים(cycles):

- .1 במחזור הראשון IR את ערך הפקודה לביצוע. IR במהלכו נרצה להכניס ל- IR את ערך הפקודה לביצוע.
  - 2. לאחר מכן מתחיל שלב ה-decode במהלכו נרצה להחזיר את הדגל המתאים. במקביל, ננצל את ה- BUS כדי להכניס ערך לרגיסטר A כחלק מהגדרת פעולת add.

ולכן RF - במחזור האחרון, נוציא את תוצאת החישוב המוחזקת ב- C אל ה- BUS כדי שתיכנס לרגיסטר דרך ה- RF ולכן נפעיל את דגל האחרון. נפעיל את דגל

# מקודת mov

.fetch ightarrow decode בפקודת FSM -הבצים דרך מצביר שנעבור שנעבור מצבי mov בפקודת

– להלן סימולציית הגלים

<u> </u>	Msgs			_ ,,,,	27,112 0 17,777
/tbcontrol/mov	1				
/tbcontrol/Ain	0				
/tbcontrol/Cin	0				
/tbcontrol/Cout	0				
/tbcontrol/Imm1_in	0				
/tbcontrol/Imm2_in	0				
/tbcontrol/IRin	1				
/tbcontrol/Mem_in	0				
/tbcontrol/Mem_out	0				
/tbcontrol/Mem_wr	0				
→ /tbcontrol/OPC	1111	1111			ı X
/tbcontrol/PCin	0				
→ /tbcontrol/PCsel	01	01			
<u>→</u> /tbcontrol/RFaddr	00	01	00	10	X
/tbcontrol/RFout	0				
/tbcontrol/RFin	0				

ניתן לראות שפקודת ה- mov מכילה 2 מחזורים:

- .1 את ערך הפקודה לביצוע. IR את ערך הפקודה לביצוע, IR את ערך הפקודה לביצוע. .1
- 2. במחזור השני מתחיל שלב ה- decode אם דגל הפקודה שעלה הוא mov נעביר את הערך מה- decode במחזור השני מתחיל שלב ה- RFin כדי RFin לכן, נפעיל את Immediate כדי להכניס את המספר מה- BUS לכני, נפעיל את BUS להכניס את המידע מה- BUS אל הרגיסטר המתאים שנקבע ב- RFaddr.

#### פקודת Id

: fetch ightarrow decode ightarrow Itype\_0 ightarrow Itype\_1 הבאים FSM הבאים הרך מצבי דרך מצבי וצפה שנעבור הרך הצבי ה-

– להלן סימולציית הגלים

<b>≨</b> 2 •	Msgs							
/tbcontrol/ld	1							
/tbcontrol/Ain	0							
/tbcontrol/Cin	1							
/tbcontrol/Cout	0							
/tbcontrol/Imm1_in	0							
/tbcontrol/Imm2_in	1							
/tbcontrol/IRin	0							
/tbcontrol/Mem_in	0							
/tbcontrol/Mem_out	0							
/tbcontrol/Mem_wr	0							
	0000	1111	0000	1111				
/tbcontrol/PCin	0							l l
+- /tbcontrol/PCsel	01	01						
	10	10	10			(00	01	
/tbcontrol/RFout	0							
/tbcontrol/RFin	0							

פקודה זו מבצעת:

$$ld r_a, imm(r_b): R[r_a] \leftarrow M[imm + R[r_b]]$$

ניתן לראות שפקודת ה ld-מכילה 5 מחזורים:

- :Fetch -שלב ה- 1
- נביא את הפקודה הדרושה אל תוך רגיסטר ההוראה (IR).
  - .ld='1' זה במקרה במקרה זה 'ld='1' יופעל דגל הסטטוס המתאים,
    - :Decode שלב ה- 2
- . (במקרה  $r_0$  כי  $r_0$  מאותחל ל-BUS את ערך רגיסטר  $r_b$  בהתחלה) את את שלנו יהיה פוציא ל-Bus את ערך רגיסטר
- ידיא את הכתובת המתאימה ל- RFaddr="01" כדי להוציא את הכתובת ו- RFout='1' ואז להוציא את הערך של הוציא את
- עון שעון A-REG) BUS- יקבל את הערך הבא א יקבל בעליית מתעדכן בעליית איז בפעיל A הבא ה-אור בעליית הבא בסוף ה-אור הבא בסוף ה-אור בסוף ה-אור בעליית הבא בסוף ה-אור בעליית שעון בעליית שעון הבא אור ה-אור בעליית שעון בעליית שעון הבא אור הבא הביר הבא הבא הבא הבא הבא הביר הבא הבא הבא הביר הבא הבא הביר הבא הביר הבא הביר הבא הביר הבא הביר הב
  - :ItypeState0 שלב .3
  - .Data-ם עב ערך של A עם ערך שנרצה לקרוא את הכתובת שנרצה לקרוא מזיכרון ה-Data-
    - .Imm2 in='1' לבאס עם Imm2 את נוציא את •
    - .OPC="0000" ניתן ל- ALU פקודת חיבור עם
      - $\mathbb{R}[r_h] + \text{Imm}$  תוצאת החיבור תהיה
    - . נפעיל 'Cin='1' כדי שבמחזור הבא מוצא Cin='1' נפעיל 'Cin='1' נפעיל
    - .RFaddr="10" כלומר, ל- אליו ל- RF שנרצה של RF שנרצה הרגיסטר אליו של  $r_a$ 
      - :ItypeState1 שלב .4
      - נוציא את תוצאת החיבור לכתובת שנרצה לקרוא ממנה ב-DataMem.
        - .Cout='1' עם BUS' (C-REG נוציא את התוצאה (מוצא Cout='1') ל
          - פראס. בבאס. Imm2\_in='0' נוודא ש- 'Imm2\_in='0
            - :ItypeState2 שלב .5
        - $(R[r_h] + Imm)$  נוציא את הערך בזיכרון בכתובת שחישבנו •
    - .(ונוודא 'Cout='0' כדי למנוע התנגשות) Mem\_out='1' נוציא את המידע לבאס עם
      - .RFaddr="10"-ע ווידוא ווידוא RFin='1' על ידי הפעלת  $R[r_a]$  על ידי נכתוב לרגיסטר
        - .PCin='1' עם (PC) נקדם את מונה התוכנית
          - .Fetch-ה נחזור לשלב ה-Fetch. •


סימולציה זו מדגימה את הפעלת אותות הבקרה הנכונים בכל שלב של ביצוע פקודת 1d, תוך שמירה על סדר הפעולות הנכון ומניעת התנגשויות על ה-BUS. היא מראה כיצד יחידת השליטה(Control Unit) מנהלת את זרימת המידע והפעולות בנתיב הנתונים(Datapath) לביצוע מדויק של הפקודה.


### סימולציה עבור ה-Datapath Unit

בסימולציה זו, השתמשנו בפונקציית report בנתיב הנתונים עצמו כדי להדפיס את האותות וקווי הבקרה המתאימים. זה מאפשר לנו לדבג בצורה יעילה יותר, כך שנוכל לראות גם את ערכי האותות וגם את תוכן הזיכרונות - הן את זיכרון מאפשר לנו לדבג בצורה יעילה יותר, כך שנוכל (Regfile).

בסימולציה זו נפעיל את אותות הבקרה המתאימים לפי ה- FSM של יחידת הבקרה(Control Unit), אשר אמורים להיכנס לנתיב הנתונים(Datapath), ונבדוק האם התקבלו ערכים תקינים כפי שהיינו מצפים מכל פעולה. בבדיקה זו (Test Bench) נבצע את הפעולות הבאות:

$$ld r_3 \leftarrow M[2 + r_0], Mov r_2 \leftarrow 5, Add r_4 \leftarrow r_3 + r_2, st M[1 + r_0] \leftarrow r_4$$





ניתן לראות שאכן האותות הופעלו כראוי, כך שפעולת ה- decoder התבצעה כמצופה. כעת נבחן שהתהליכים שהתבצעו בפעולות הם כמצופה.

עבור פקודת את התהליך 5 cycles שמתבצעת של ול  $ld\ r_3 \leftarrow M[2+r_0]$  נראה עבור פקודת ה-הראשון שבו מתבצע ה-fetch הראשון בי

```
******Datapath Debug Section**********
 time = 750000 ps
 Immidiate = UUUUUUUUUUUUUU
            UUUUUUUUUUUUUUUU
            000000000000000000
           UUUUUUUUUUUUUUUU
 Cflag =
 Nflag =
           U
            - 0
 Zflag =
           1111
 CregisterOut = UUUUUUUUUUUUUU
                   1101
# Write Data to RF = 00000000000000000
# Read Data from RF = 00000000000000000
# ReadWriteAddressRF =
                   00000000000000000
# dataBus =
# WriteAddressDataMem = UUUUUU
 dataInDataMem = 00000000000000000
 ******** Status ***************
# Mem wr = 0
 Cout =
 Cin =
# OPC =
           1111
           - 1
# RFout =
            1
# RFaddr =
            0.1
# IRin =
 PCsel =
 Imml in =
# Mem in =
 Mem_out =
    Time: 750 ns Iteration: 1 Instance: /datapth tb/DataPathUnit
```

```
# *********** Status *************
# Mem_wr = 0
# Cout =
# Cin =
          1111
# OPC =
# Ain =
          1
# RFin =
# RFout =
          1
# RFaddr = 01
# IRin =
# PCin =
          01
# PCsel =
# Imml_in = 0
# Imm2_in = 0
# Mem in = 0
# Mem out = 0
```

ניתן לראות כי Ain וגם RFout למעלה, כמצופה.

- עם הערך עם יחד עם יחד את רגיסטר A כעת במצב Itype\_0 נתחיל בחישוב הכתובת של הזיכרון ולכן נרצה לחבר את היחד עם הערך של בחישוב - Immediate

```
# ********** Status *************
Mem wr =
          0
# Cout =
# Cin =
       0000
# OPC =
# Ain =
          0
# RFin =
# RFout =
# RFaddr =
        10
# IRin =
          - 0
# PCin =
# PCsel =
         01
# Imml in = 0
# Imm2 in =
# Mem in =
# Mem out = 0
 Time: 850 ns Iteration: 1 Instance: /datapth tb/DataPathUnit
# ** Note: ******************************
# *******Datapath Debug Section**********
# time = 950000 ps
# A =
          000000000000000000
       000000000000000010
# B =
# C =
```

ניתן לראות שהחישוב התבצע כמו שצריך של B הוא כערך ה- Immediate כמצופה ובצהוב ניתן לראות שהחישוב התבצע כמו שצריך ונשמר ברגיסטר C כתוצאה מהדגל Cin. כמו כן, ניתן לראות ש- OPC=0000 כלומר על מצב חיבור. כעת במצב הבא Itype 1, נרצה לקחת את מוצא רגיסטר C ולהכניס אותו בתור הכתובת ממנה נרצה לקרוא בזיכרון,

כעת במצב הבא Itype\_1, נרצה לקחת את מוצא רגיסטר C ולהכניס אותו בתור הכתובת ממנה נרצה לקרוא בזיכרון, כלומר לרגיסטר של קריאת הכתובת מה- DataMem במצב הבא Itype\_2 והאחרון, נרצה להוציא את המידע מהזיכרון מהתא בערך שמצאנו ב ALU-ולשים אותו בתוך הרגיסטר –

```
# IRop =
             1101
# Read Data from RF = UUUUUUUUUUUUUU
# ReadWriteAddressRF =
# WriteAddressDataMem = UUUUUU
# *********** Status *************
# Mem wr = 0
# Cout =
       0
# Cin =
        - 0
       1111
# OPC =
# Ain =
       0
# RFin =
        1
# RFout = 0
# RFaddr = 10
# IRin =
         n
# PCin =
         1
# PCsel =
        01
# Imml in = 0
# Imm2 in =
         0
# Mem in =
         0
```

ניתן לראות שהערך שעל ה BUS-הוא הערך שנמצא בתא מספר 2 (הערך שמצאנו במוצא חישוב ה- ALU) הוא 2 והוא אכן נמצא על ה- BUS כמו כן, ערך זה הולך להיכנס ל- RF ברגיסטר המתאים כפי שניתן לראות בצהוב.

```
# ** Note: ********* Register File Content **********
\# R[0] = 0000
\# R[1] = 0000
\# R[2] = 0000
#R[3] = 0000
\# R[4] = 0000
\# R[5] = 0000
\# R[6] = 0000
\# R[7] = 0000
\# R[8] = 0000
\# R[9] = 0000
\# R[10] = 0000
#R[11] = 0000
# R[12] = 0000
#R[13] = 0000
\# R[14] = 0000
\# R[15] = 0000
# R[0011] = 0002
# ***************
   Time: 1050 ns | Iteration: 1 | Instance: /datapth_tb/DataPathUnit/RegFileModule
```

ניתן להמשיך ולעבור על כל הפקודות ב- TB ולראות שאכן ה- Datapath מתבצע כמצופה. נראה בקובץ זה רק את תוכן התוכן להמשיך ולעבור על כל הפקודות ב- TB על מנת לוודא תקינות ולא גם את התהליך של המחזורים הקודמים לו, אך וידאנו בעצמנו שאכן כל הערכים הם כמצופה.

```
Mov r_2 \leftarrow 5 - החר פקודת לאחר
# ** Note: ********** Register File Content **********
#R[0] = 0000
#R[1] = 0000
\# R[2] = 0000
\# R[3] = 0002
#R[4] = 0000
#R[5] = 0000
\# R[6] = 0000
\# R[7] = 0000
\# R[8] = 0000
\# R[9] = 0000
#R[10] = 0000
#R[11] = 0000
# R[12] = 0000
#R[13] = 0000
#R[14] = 0000
\# R[15] = 0000
# R[0010] = 0005
# **************
    Time: 1250 ns Iteration: 1 Instance: /datapth tb/DataPathUnit/RegFileModule
                            -ואכן r_4 \leftarrow 2 + 5 = 7 בצפה שיהיה Add \; r_4 \leftarrow r_3 + r_2 ואכן לאחר פקודת
# ** Note: ********** Register File Content **********
\# R[0] = 0000
\# R[1] = 0000
#R[2] = 0005
#R[3] = 0002
\# R[4] = 0000
\# R[5] = 0000
#R[6] = 0000
#R[7] = 0000
# R[8] = 0000
\# R[9] = 0000
\# R[10] = 0000
#R[11] = 0000
# R[12] = 0000
#R[13] = 0000
#R[14] = 0000
#R[15] = 0000
# R[0100] = 0007
```

Time: 1650 ns Iteration: 1 Instance: /datapth\_tb/DataPathUnit/RegFileModule

# \*\*\*\*\*\*\*\*\*\*\*\*\*\*\*\*

```
- ואכן M[1] \leftarrow 7 נצפה שיהיה st M[1+r_0] \leftarrow r_4 ואכן לאחר לאחר
```

```
# ** Note: ********* Data Memory Content *********
\# 0 = 0000
#1 = 0000
# 2 = 0002
# 3 = XXXX
# 4 = XXXX
# 5 = XXXX
# 6 = XXXX
# 7 = XXXX
# 8 = XXXX
# 9 = XXXX
# 10 = XXXX
# 11 = XXXX
# 12 = XXXX
# 13 = XXXX
# 14 = XXXX
# ****************
   Time: 2150 ns Iteration: 1 Instance: /datapth tb/DataPathUnit/DataMemModule
```

ניתן לראות שאכן כל הפקודות ביצעו את התוכנית כפי שציפינו. כמו כן, בדקנו בצורה הזו את כל פקודות ה ISA-וכולן מתבצעות כנדרש.

#### סימולציה עבור המערכת כולה

בסימולציה הנוכחית, נרצה לאתחל את קבצי ה- txt המתאימים, כלומר את קובץ ה- Instruction וקובץ אתחול ה- ISA- לאחר אתחול זה, נוכל להריץ סדרת פקודות בהתאם לקובץ הפקודות שהכנסנו, המותאמות ל -ISA שהגדרנו, ולבדוק האם הפקודות מתבצעות כראוי. אופן הבדיקה של ביצוע הפקודות הוא הן על ידי בחינת ההדפסות שהגדרנו, ולבדוק התוכנית והן על ידי בדיקת קובץ ה- txt של ה- DataMem במוצא התוכנית. נארחל את קבצי ה- txt בהתאם לתוכנית שהוצעה לנו בדף המשימה—

DTCMinit.	bxt ⊠	ITCMinit.tx	t 🗵
1	0014	1	D104
2	000B	2	D205
3	0002	3	C31F
4	0017	4	C401
5	000E	5	C50E
6	0023	6	2113
7	0006	7	2223
8	0007	8	1621
9	0030	9	8002
		10	0640
10	0027	11	7001
11	000A	12	0600
12	000B	13	E650
13	000C	14	F000
14	000D	15	0000
15	0000	16	70FE

–נזכיר כי המשימה אמורה לבצע את הפסאודו-קוד הבא

```
int arr[14]={20,11,2,23,14,35,6,7,48,39,10,11,12,13}
 2
      int res;
 3
 4
     void main(){
 5
 6
           R[1] = arr[4] & 31;
 7
           R[2] = arr[5] & 31;
 8
 9
           if(R[2] >= R[1])
10
               res=0;
           else
11
12
               res=1;
13
           loop forever;
14
15
16
     L1
```

עמבצעת ב650 מספר ספר את מספר לתא מספר בעזרת בעזרת לזיכרון בעזרת שנצרב לזיכרון הארך אנצרב לזיכרון בעזרת אווו א $\mathrm{res}=1$  האר כאשר אווו אוווא אווו אוווא אוויכרון בעזרת אוויכרון בעזרת אוויכרון אוויכרון

```
# ** Note: ********** Register File Content **********
             \# R[0] = 0000
              \# R[1] = 000E
             \# R[2] = 0003
              \# R[3] = 001F
              \# R[4] = 0001
             \# R[5] = 000E
              \# R[6] = FFF5
             \# R[7] = 0000
             # R[8] = 0000
             #R[9] = 0000
             # R[10] = 0000
             #R[11] = 0000
             \# R[12] = 0000
              #R[13] = 0000
             #R[14] = 0000
             \# R[15] = 0000
              # R[0110] = 0001
             # **************
# ** Note: ****************** Data Memory Content *************
# 0 = 0014
#1 = 000B
# 2 = 0002
# 3 = 0017
#4 = 000E
# 5 = 0023
# 6 = 0006
# 7 = 0007
# 8 = 0030
# 9 = 0027
# 10 = 000A
# 11 = 000B
# 12 = 000C
# 13 = 000D
# 14 = 0000
# *************
# Time: 5750 ns Iteration: 1 Instance: /top_tb/TopUnit/DataPathUnit/DataMemModule
```