Arquitectura de Computadoras Trabajo Práctico 2

UART

<u>Autores</u>

BORGATELLO, Ignacio
DALLARI LARROSA, Gian Franco




1. CONSIGNA	3
2. DESARROLLO	4
a. Introducción	4
b. Baud Rate	5
c. UART Rx	8
d. FIFO	12
e. Módulo Antirrebotes (debounce)	13
f. ALU	14
g. UART Tx	15
3. COMUNICACIÓN CON LA PC	19
4. IMPLEMENTACIÓN	21
5. FUNCIONAMIENTO	24
6. REPOSITORIO DE GITHUB	24
7. REFERENCIAS	24

1. CONSIGNA

El trabajo práctico trata sobre la implementación de un UART (Universal Asynchronous Receiver and Transmitter) utilizando Máquinas de Estado Finitas (FSM) en Verilog. Se debe diseñar un sistema que incluya:

- 1. Generador de Baud Rate, que controla la velocidad de transmisión de datos.
- 2. Receptor UART (Rx), que sigue una secuencia de estados para recibir datos en serie, sincronizándose con los bits de inicio, datos y parada.
- 3. Transmisor UART (Tx), que envía datos en serie con el formato adecuado.
- 4. Interfaz con una ALU, para procesar los datos recibidos.


TP: UART



2. DESARROLLO

a. Introducción

La comunicación UART (Universal Asynchronous Receiver-Transmitter) es un protocolo de comunicación serie utilizado en sistemas embebidos para la transferencia de datos entre dispositivos. En este informe, se describe el desarrollo e implementación de módulos en Verilog para la comunicación UART, siguiendo un enfoque incremental. Se comenzó con la generación del Baud Rate, seguido de la implementación del receptor UART (UART RX) y el transmisor UART (UART TX), ambos basados en máquinas de estados finitos (FSM). Posteriormente, se desarrolló una FIFO como interfaz de almacenamiento y, finalmente, un módulo top encargado de interpretar y definir los operandos de una ALU.



b. Baud Rate

El primer módulo desarrollado fue el generador de Baud Rate, esencial para sincronizar la comunicación UART. Se implementó un divisor de frecuencia basado en un contador para ajustar la tasa de transmisión a un valor predefinido, por ejemplo, 19600 baudios.


```
module baud rate
   # (
   parameter N=4, // Número de bits en el contador
             M=10 // Valor máximo del contador (mod-M)
   input wire clk, reset, // Entradas: señal de reloj y
   output wire max tick,
                               // Salida: indica cuando el
contador alcanza M-1
   output wire [N-1:0] q // Salida: valor actual del
contador
  );
   // Declaración de señales internas
   reg [N-1:0] r reg; // Registro que almacena el estado actual
del contador
   wire [N-1:0] r next; // Señal para el próximo estado del
contador
   // Lógica secuencial (Flip-Flop con reset síncrono)
   always @(posedge clk)
                         // Si reset está activo, reinicia el
     if (reset)
contador a 0
         r reg <= 0;
      else
         r reg <= r next; // De lo contrario, actualiza el</pre>
contador con el siguiente estado
   // Lógica de transición de estados
   assign r next = (r reg == (M-1)) ? 0 : r reg + 1; // Reinicia
el contador cuando alcanza M-1, sino incrementa
   // Generación de la señal max tick
   assign max tick = (r reg == (M-1)) ? 1'b1 : 1'b0; // Activa
max tick cuando el contador llega a M-1
   // Asignación de la salida del contador
   assign q = r reg; // La salida q refleja el estado actual del
contador
endmodule
```


Se desarrolló el módulo Baud Rate, el cual fue probado tanto en simulación como en la placa. El módulo de prueba es el siguiente:

```
`timescale 1ns / 1ps
module baud rate tb;
  // Parámetros del módulo a testear
 parameter N = 8;
 parameter M = 163;
  // Señales de prueba
 reg clk;
  reg reset;
 wire max tick;
 wire [N-1:0] q;
  // Instancia del módulo bajo prueba (DUT)
 baud rate \#(.N(N), .M(M)) dut (
    .clk(clk),
    .reset(reset),
    .max_tick(max_tick),
    .q(q)
  );
  // Generación de reloj (período de 10 ns => 100 MHz)
  always #10 clk = ~clk;
  // Procedimiento de prueba
  initial begin
   // Inicialización
    clk = 0:
   reset = 1;
    // Mantener reset activo por un tiempo
    #20 \text{ reset} = 0;
    // Simular por suficiente tiempo para observar varios ciclos
    #200;
    // Finalizar simulación
    $stop;
  end
  // Monitoreo de señales
  initial begin
    $monitor("Time=%0t | q=%d | max tick=%b", $time, q, max tick);
  end
```

endmodule


El resultado obtenido tras la simulación es el siguiente:





c. UART Rx

El siguiente paso fue la implementación del receptor UART. Este módulo detecta el bit de inicio, realiza la muestra de los bits de datos y verifica la integridad de la información mediante un bit de paridad. Se utilizó una máquina de estados finitos (FSM) para gestionar la captura de bits y ensamblar los datos recibidos en un registro.




```
// FSMD next-state logic
   always @*
   begin
      state_next = state_reg;
      rx_done_tick = 1'b0;
      s next = s_reg;
      n next = n reg;
      b next = b reg;
      case (state reg)
         idle:
            if (~rx)
               begin
                  state_next = start;
                  s_next = 0;
               end
         start:
            if (s tick)
               if (s reg==7)
               begin
                   state_next = ~rx ? data : idle;
                   s_next = 0;
                   n next = 0;
               end
               else
                  s next = s reg + 1;
         data:
            if (s tick)
               if (s reg==(SB TICK-1))
                  begin
                     s next = 0;
                     b next = {rx, b_reg[7:1]};
                     if (n reg==(DBIT-1))
                         state next = stop ;
                       else
                         n next = n reg + 1;
                   end
               else
                  s next = s reg + 1;
         stop:
            if (s_tick)
               if (s_reg==(SB_TICK-1))
                  begin
                     state_next = idle;
                      if(rx)
                         rx done tick =1'b1;
                  end
               else
                  s_next = s_reg + 1;
```

```
endcase end
```

Se desarrolló el módulo UART Rx, el cual fue probado tanto en simulación como en la placa. El módulo de prueba es el siguiente:

```
initial begin
      // Inicialización
      clk = 0;
      reset = 1;
     rd uart = 0;
      rx = 1; // Linea RX en estado inactivo (UART idle)
      #20 reset = 0; // Desactivar reset
      #500
      // Simulación de trama UART (envío de un byte)
      data = 8'b10010101;
      rx = 0; // Bit de inicio
      #51041; // Esperar un ciclo de baud
      for (i = 0; i < 8; i = i + 1) begin
         rx = data[i]; // Enviar cada bit de datos
         #51041; // Esperar un ciclo de baud entre bits
      end
      rx = 1; // Bit de parada
      #51041; // Esperar tiempo de stop bit
      #50000
      // Simulación de trama UART (envío de un byte)
      data = 8'b11011101;
      rx = 0; // Bit de inicio
      #51041; // Esperar un ciclo de baud
      for (i = 0; i < 8; i = i + 1) begin
         rx = data[i]; // Enviar cada bit de datos
         #51041; // Esperar un ciclo de baud entre bits
     end
      rx = 1; // Bit de parada
      #51041; // Esperar tiempo de stop bit
      #500
     rd uart = 1;
      #500
      rd uart = 0;
      // Finalizar simulación
      #500;
      $finish;
   end
```



Se envía el dato a = 01100001 y se observa en la placa lo siguiente



d. FIFO

Para gestionar eficientemente la comunicación y evitar la pérdida de datos, se implementó una FIFO (First In, First Out). Esta memoria intermedia permite almacenar temporalmente los datos recibidos por el UART RX antes de ser procesados por otros módulos del sistema. Se utilizó una estructura de memoria con punteros de lectura y escritura, asegurando un acceso ordenado a los datos.

```
// next-state logic for read and write pointers
   always @*
   begin
      // successive pointer values
      w_ptr_succ = w_ptr_reg + 1;
      r_ptr_succ = r_ptr_reg + 1;
      // default: keep old values
      w_ptr_next = w_ptr_reg;
      r ptr next = r ptr reg;
      full next = full reg;
      empty next = empty reg;
      case ({wr, rd})
         // 2'b00: no op
         2'b01: // read
            if (~empty_reg) // not empty
               begin
                  r_ptr_next = r_ptr_succ;
                  full next = 1'b0;
                  if (r ptr succ==w ptr reg)
                     empty next = 1'b1;
               end
         2'b10: // write
            if (~full reg) // not full
               begin
                  w_ptr_next = w_ptr_succ;
                  empty next = 1'b0;
                  if (w ptr succ==r ptr reg)
                     full next = 1'b1;
               end
         2'b11: // write and read
            begin
               w ptr next = w ptr succ;
               r ptr next = r ptr succ;
      endcase
   end
```

e. Módulo Antirrebotes (debounce)

El **módulo antirrebotes** (o **debounce**) es un circuito o técnica utilizada para eliminar los rebotes eléctricos generados cuando se presiona o suelta un interruptor mecánico. Esto es fundamental en sistemas digitales y microcontroladores, donde los pulsos no deseados pueden causar múltiples detecciones en lugar de una sola.

Los interruptores y botones mecánicos no cambian instantáneamente entre abierto y cerrado; en su lugar, el contacto metálico vibra durante unos milisegundos, produciendo señales erráticas. Si no se controla, un microcontrolador podría interpretar varios pulsos en lugar de uno solo.

```
always @*
begin
state next = state reg;
q next = q_reg;
db tick = 1'b0;
case (state reg)
    zero:
        begin
             db level = 1'b0;
             if (sw)
                 begin
                      state next = wait1;
                      q next = {N{1'b1}};
                 end
         end
    wait1:
        begin
             db level = 1'b0;
             if(sw)
                 begin
                      q next = q reg - 1;
                      if (q \text{ next}==0)
                          begin
                              state next = one;
                              db tick = 1'b1;
                          end
                 end
             else
                 state next = zero;
         end
    one:
        begin
             db level = 1'b1;
             if (~sw)
                 begin
                      state next = wait0;
```


```
q next = {N{1'b1}};
                 end
        end
    wait0:
        begin
            db level = 1'b1;
            if (~sw)
                begin
                     q next = q reg - 1;
                     if (q next == 0)
                         state next = zero;
                 end
            else
                 state_next = one;
        end
    default: state next = zero;
endcase
end
```

f. ALU

La ALU (Arithmetic Logic Unit) es el módulo encargado de realizar operaciones aritméticas y lógicas sobre los datos recibidos. Esta unidad recibe los operandos desde el módulo latch y ejecuta operaciones como suma, resta, AND, OR y desplazamientos. Dependiendo del código de operación recibido, la ALU genera un resultado que puede ser utilizado por otros módulos del sistema.

```
reg signed [tamanioSalida-1:0] temp;
always @(*)
    begin
        case(operacion)
            ADD : temp = operandoA + operandoB;
            SUB : temp = operandoA - operandoB;
            AND : temp = operandoA & operandoB;
            OR : temp = operandoA | operandoB;
            XOR : temp = operandoA ^ operandoB;
            SRA : temp = $signed(operandoA) >>> operandoB;
            SRL : temp = operandoA >> operandoB;
            NOR : temp = ~(operandoA | operandoB);
            default : temp = {tamanioSalida{1'b0}};
        endcase
    end
assign resultado = temp;
```

Los datos enviados son: e = 01100100, d = 01100101 y Espacio = 00100000. El resultado esperado corresponde a la operación ADD (suma) de los operandos, obteniendo 11001001.



Los leds más significativos [8:15] muestran el dato recibido por UART, mientras que los leds [0:7] muestran el resultado obtenido luego de la operación.

g. UART Tx

Además del receptor, se desarrolló el módulo de transmisión UART (UART TX), encargado de enviar los datos de manera secuencial siguiendo el protocolo UART. Al igual que el receptor, se utilizó una máquina de estados finitos (FSM) para gestionar el envío de bits, asegurando una correcta temporización y transmisión de los datos.

```
// FSMD next-state logic & functional units
always @*
begin
   state_next = state_reg;
   tx_done_tick = 1'b0;
   s next = s reg;
   n_next = n_reg;
   b_next = b_reg;
   tx next = tx reg ;
   case (state_reg)
      idle:
         begin
            tx next = 1'b1;
            if (tx start)
               begin
                  state_next = start;
```


```
s next = 0;
                  b next = din;
               end
         end
      start:
         begin
            tx next = 1'b0;
            if (s tick)
               if (s reg==(SB TICK-1))
                  begin
                      state_next = data;
                      s next = 0;
                      n next = 0;
                  end
               else
                  s next = s reg + 1;
         end
      data:
         begin
            tx_next = b_reg[0];
            if (s_tick)
               if (s_reg==(SB_TICK-1))
                  begin
                      s next = 0;
                     b next = b reg >> 1;
                      if (n reg==(DBIT-1))
                         state next = stop ;
                      else
                         n next = n reg + 1;
                  end
               else
                  s_next = s_reg + 1;
         end
      stop:
         begin
            tx next = 1'b1;
            if (s_tick)
               if (s reg==(SB TICK-1))
                  begin
                      state_next = idle;
                      tx_done_tick = 1'b1;
                  end
               else
                  s next = s reg + 1;
         end
   endcase
// output
```

end


```
assign tx = tx reg;
```


Se desarrolló el módulo UART Tx, el cual fue probado tanto en simulación como en la placa. El módulo de prueba es el siguiente:


```
// Procedimiento de prueba
initial begin
    // Inicialización
    clk = 0;
    reset = 1;
    wr_uart = 0;
    w data = 8'h00;
    // Liberar reset
    #20 \text{ reset} = 0;
    // Enviar datos al UART
    \#20 \text{ w\_data} = 8'b00100101; // Dato de prueba
    wr_uart = 1;
    #20;
    wr_uart = 0;
    #555400; // Esperar suficiente tiempo
    // Enviar datos al UART
    #20 w data = 8'b10110110; // Dato de prueba
    wr uart = 1;
    #20;
    wr uart = 0;
    #555400; // Esperar suficiente tiempo
    // Finalizar simulación
    $stop;
end
```



Se intenta transmitir el símbolo X = 01011000. A continuación, se presentan las observaciones realizadas en la placa y en la PC, primero sin aplicar el mecanismo de antirrebote en el pulsador y luego con dicho mecanismo implementado.










3. COMUNICACIÓN CON LA PC

Se utilizó un conversor USB-UART para establecer la conexión entre la PC y la placa.








4. IMPLEMENTACIÓN

Todos los módulos se desarrollaron de manera independiente. Posteriormente, se implementó un diseño completo y estructurado en el que los datos enviados desde la PC se registran en los operandos de la ALU. Luego, el resultado se muestra en los LED de la placa y, opcionalmente, se transmite a la PC a través del transmisor para su visualización.

```
`timescale 1ns / 1ps
module top
   # (
     parameter DBIT = 8,
               SB TICK = 16,
               DVSR = 325,
               DVSR BIT = 10,
                FIFO W = 4
   )
   input wire clk, reset,
   input wire rd uart, rx,
   input wire wr uart,
   output wire [7:0] r data,
   output wire [7:0] alu output,
   output wire tx full, tx,
   output wire rx empty
   );
   wire tick, rx done tick, tx done tick;
   wire [7:0] rx data out, w data, tx fifo out;
   wire rd uart tick, wr tick;
   wire tx empty, tx fifo not empty;
    reg [7:0] operandoA = 0, operandoB = 0, codigoOperacion = 0,
prev opcode = 0;
   debounce btn1 db unit (.clk(clk), .reset(reset), .sw(rd uart),
.db tick(rd uart tick));
   debounce btn2 db unit (.clk(clk), .reset(reset), .sw(wr uart),
.db tick(wr tick));
        mod m counter #(.M(DVSR), .N(DVSR BIT)) baud gen unit
(.clk(clk), .reset(reset), .max tick(tick));
        uart rx #(.DBIT(DBIT), .SB TICK(SB TICK)) uart rx unit
                                     .rx(rx),
                 .reset(reset),
                                                  .s tick(tick),
.rx_done_tick(rx_done_tick), .dout(rx_data_out));
```

```
fifo #(.B(DBIT), .W(FIFO_W)) fifo_rx_unit (.clk(clk),
                      .rd(rd uart tick),
                                                 .wr(rx done tick),
.reset(reset),
.w data(rx data out), .empty(rx empty), .r data(r data));
   localparam ALU DATA A OP = 8'b01100001;
   localparam ALU DATA B OP = 8'b01100010;
   localparam ALU OPERATOR OP = 8'b01100011;
   always @(posedge clk or posedge reset) begin
       if (reset) begin
          operandoA <= 0;
           operandoB <= 0;
           codigoOperacion <= 0;</pre>
           prev opcode <= 0;</pre>
       end else if (!rx empty && rd uart tick) begin
            if (r data == ALU DATA A OP || r data == ALU DATA B OP
|| r data == ALU OPERATOR OP)
               prev opcode <= r data;</pre>
           else begin
               case (prev opcode)
                   ALU_DATA_A_OP: operandoA <= r_data;
ALU_DATA_B_OP: operandoB <= r_data;
                   ALU_OPERATOR_OP: codigoOperacion <= r_data;
               endcase
           end
       end
   end
     alu alu unit (.operandoA(operandoA), .operandoB(operandoB),
.operacion(codigoOperacion), .resultado(alu output));
       fifo \#(.B(DBIT), .W(FIFO_W)) fifo tx unit (.clk(clk),
.reset(reset), .rd(tx done tick), .wr(wr tick), .w data(w data),
.empty(tx empty), .full(tx full), .r data(tx fifo out));
        uart_tx #(.DBIT(DBIT), .SB_TICK(SB TICK)) uart tx unit
(.clk(clk),
                                   .tx start(tx fifo not empty),
               .reset(reset),
.s_tick(tick),    .din(tx_fifo_out),    .tx_done_tick(tx_done_tick),
.tx(tx));
   assign w data = alu output;
   assign tx fifo not empty = ~tx empty;
endmodule
```

Basys3: Pmod Pin-Out Diagram



https://github.com/Digilent/digilent-xdc/blob/master/Basys-3-Master.xdc

Clock signal

set_property -dict { PACKAGE_PIN W5 IOSTANDARD LVCMOS33 } [get_ports clk] create clock -add -name sys clk pin -period 10.00 -waveform {0 5} [get_ports clk]

LEDs

```
set_property -dict { PACKAGE_PIN U16
                                     IOSTANDARD LVCMOS33 } [get ports {r data[0]}]
set property -dict { PACKAGE PIN E19
                                     IOSTANDARD LVCMOS33 } [get_ports {r_data[1]}]
set_property -dict { PACKAGE_PIN U19
                                     IOSTANDARD LVCMOS33 } [get_ports {r_data[2]}]
set property -dict { PACKAGE PIN V19
                                     IOSTANDARD LVCMOS33 } [get_ports {r_data[3]}]
set property -dict { PACKAGE PIN W18
                                      IOSTANDARD LVCMOS33 } [get_ports {r_data[4]}]
set property -dict { PACKAGE PIN U15
                                     IOSTANDARD LVCMOS33 } [get_ports {r_data[5]}]
                                     IOSTANDARD LVCMOS33 } [get_ports {r_data[6]}]
set property -dict { PACKAGE PIN U14
                                     IOSTANDARD LVCMOS33 } [get_ports {r_data[7]}]
set property -dict { PACKAGE PIN V14
set property -dict { PACKAGE PIN V13 | IOSTANDARD LVCMOS33 } [get ports {alu output[0]}]
                                     IOSTANDARD LVCMOS33 } [get_ports {alu_output[1]}]
set property -dict { PACKAGE PIN V3
set_property -dict { PACKAGE_PIN W3
                                     IOSTANDARD LVCMOS33 } [get_ports {alu_output[2]}]
set property -dict { PACKAGE PIN U3
                                     IOSTANDARD LVCMOS33 } [get ports {alu output[3]}]
set property -dict { PACKAGE PIN P3
                                     IOSTANDARD LVCMOS33 } [get ports {alu output[4]}]
set_property -dict { PACKAGE_PIN N3
                                     IOSTANDARD LVCMOS33 } [get_ports {alu_output[5]}]
                                     IOSTANDARD LVCMOS33 } [get_ports {alu_output[6]}]
set property -dict { PACKAGE PIN P1
set property -dict { PACKAGE PIN L1
                                    IOSTANDARD LVCMOS33 } [get_ports {alu_output[7]}]
```

##Buttons

set_property -dict { PACKAGE_PIN U18 IOSTANDARD LVCMOS33 } [get_ports reset] set_property -dict { PACKAGE_PIN T18 IOSTANDARD LVCMOS33 } [get_ports rd_uart] #set_property -dict { PACKAGE_PIN W19 IOSTANDARD LVCMOS33 } [get_ports btnL] #set_property -dict { PACKAGE_PIN T17 IOSTANDARD LVCMOS33 } [get_ports btnR] set_property -dict { PACKAGE_PIN U17 IOSTANDARD LVCMOS33 } [get_ports wr_uart]

##Pmod Header JB

set_property -dict { PACKAGE_PIN A14 IOSTANDARD LVCMOS33 } [get_ports {rx}];#Sch name = JB1

set_property -dict { PACKAGE_PIN A16 IOSTANDARD LVCMOS33 } [get_ports {rx_empty}];#Sch name = JB2

set_property -dict { PACKAGE_PIN B15 | IOSTANDARD LVCMOS33 } [get_ports {tx}];#Sch name = .IB3

set_property -dict { PACKAGE_PIN B16 | IOSTANDARD LVCMOS33 } [get_ports {tx_full}];#Sch name = JB4

set_property -dict { PACKAGE_PIN A15 IOSTANDARD LVCMOS33 } [get_ports {rx_empty}];#Sch name = JB7

#set_property -dict { PACKAGE_PIN A17 IOSTANDARD LVCMOS33 } [get_ports {JB[5]}];#Sch name = JB8

#set_property -dict { PACKAGE_PIN C15 | IOSTANDARD LVCMOS33 } [get_ports {JB[6]}];#Sch name = JB9

5. REPOSITORIO DE GITHUB

https://github.com/nachoborgatello/uart_tp2

6. REFERENCIAS

1. Chu PP (2008) FPGA prototyping by VHDL Examples: Xilinx Spartan-3 version. Wiley, New York