## Arquitectura de Computadoras Trabajo Práctico 2

### **UART**

#### <u>Autores</u>

BORGATELLO, Ignacio
DALLARI LARROSA, Gian Franco




1. CONSIGNA	3
2. DESARROLLO	4
a. Introducción	4
b. Baud Rate	4
c. UART RX	6
d. FIFO	10
e. Módulo Antirrebotes (debounce)	11
f. ALU	12
g. UART TX	13
3. COMUNICACIÓN CON LA PC	17
a. Transmisor en Python	19
b. Receptor en Python	20
4. IMPLEMENTACIÓN	21
5. PINES	24
6. REPOSITORIO DE GITHUB	25
7 REFERENCIAS	25

#### 1. CONSIGNA

El trabajo práctico trata sobre la implementación de un UART (Universal Asynchronous Receiver and Transmitter) utilizando Máquinas de Estado Finitas (FSM) en Verilog. Se debe diseñar un sistema que incluya:

- 1. Generador de Baud Rate, que controla la velocidad de transmisión de datos.
- 2. Receptor UART (Rx), que sigue una secuencia de estados para recibir datos en serie, sincronizándose con los bits de inicio, datos y parada.
- 3. Transmisor UART (Tx), que envía datos en serie con el formato adecuado.
- 4. Interfaz con una ALU, para procesar los datos recibidos.

# TP: UART



#### 2. DESARROLLO

#### a. Introducción

En este informe, se describe el desarrollo e implementación de módulos en Verilog para la comunicación UART, siguiendo un enfoque incremental. Se comenzó con la generación del Baud Rate, seguido de la implementación del receptor UART (UART RX) y el transmisor UART (UART TX), ambos basados en máquinas de estados finitos (FSM). Posteriormente, se desarrolló una FIFO como interfaz de almacenamiento y, finalmente, un módulo top encargado de interpretar y definir los operandos de una ALU.

#### b. Baud Rate

El primer módulo desarrollado fue el generador de Baud Rate, esencial para sincronizar la comunicación UART. Se implementó un divisor de frecuencia basado en un contador para ajustar la tasa de transmisión a un valor predefinido, por ejemplo, 19200 baudios.


```
module mod m counter
   # (
    parameter N=4,
              M = 10
    input wire clk, reset,
    output wire max tick,
    output wire [N-1:0] q
   );
   reg [N-1:0] r reg;
   wire [N-1:0] r_next;
   always @(posedge clk)
      if (reset)
         r reg <= 0;
      else
         r_reg <= r_next;
   assign r next = (r reg == (M-1)) ? 0 : r reg + 1;
   assign max tick = (r reg == (M-1)) ? 1'b1 : 1'b0;
   assign q = r reg;
endmodule
```

Se diseñó un testbench para verificar el correcto funcionamiento del módulo **baud\_rate**, que implementa un contador de N bits con un valor máximo M. Se genera un reloj con un período de 10 ns (100 MHz) y se aplica un reinicio inicial. Luego, el testbench observa la evolución de la salida del contador y la señal **max\_tick**, asegurando que el módulo se

comporte según lo esperado. Durante la simulación, se monitorean las señales clave para evaluar su respuesta en diferentes instantes de tiempo.


```
module baud rate tb;
 parameter N = 8;
 parameter M = 163;
  reg clk;
  reg reset;
 wire max tick;
 wire [N-1:0] q;
 baud rate \#(.N(N), .M(M)) dut (
    .clk(clk), .reset(reset), .max_tick(max_tick), .q(q));
  always #10 clk = \simclk;
  initial begin
    clk = 0;
    reset = 1;
    #20 reset = 0;
    #200;
    $stop;
  end
  initial begin
    $monitor("Time=%0t | q=%d | max_tick=%b", $time, q, max_tick);
  end
```

#### endmodule



#### c. UART RX


El siguiente paso fue la implementación del receptor UART. Este módulo detecta el bit de inicio, realiza la muestra de los bits de datos y verifica la integridad de la información mediante un bit de paridad. Se utilizó una máquina de estados finitos (FSM) para gestionar la captura de bits y ensamblar los datos recibidos en un registro.




```
always @*
begin
   state_next = state_reg;
   rx\_done\_tick = 1'b0;
   s_next = s_reg;
   n next = n reg;
   b next = b reg;
   case (state reg)
      idle:
         if (~rx)
            begin
               state_next = start;
               s next = 0;
            end
      start:
         if (s_tick)
            if (s reg==7)
            begin
                state_next = ~rx ? data : idle;
                s next = 0; n next = 0;
            end
            else
               s_next = s_reg + 1;
      data:
         if (s tick)
            if (s reg==(SB TICK-1))
               begin
                  s next = 0;
                  b_next = {rx, b_reg[7:1]};
                  if (n_reg==(DBIT-1))
                     state_next = stop ;
                   else
                      n_next = n_reg + 1;
                end
            else
               s next = s reg + 1;
      stop:
         if (s tick)
            if (s_reg==(SB_TICK-1))
               begin
                  state_next = idle;
                  if(rx)
                      rx done tick =1'b1;
               end
            else
               s_next = s_reg + 1;
   endcase
end
```

El testbench verifica el funcionamiento de un **receptor UART (UART RX)** simulando la recepción de bytes de datos en la línea **rx**. Se genera una secuencia de bits con los tiempos adecuados para imitar una transmisión UART real, incluyendo bits de inicio, datos y parada. Además, se controla la señal **rd uart** para leer los datos recibidos. La simulación permite evaluar si el módulo interpreta correctamente los bits entrantes y genera la salida esperada.

```
initial begin
   clk = 0;
   reset = 1;
   rd uart = 0;
   rx = 1;
   #20 \text{ reset} = 0;
   #500
   data = 8'b10010101;
   rx = 0;
   #51041;
   for (i = 0; i < 8; i = i + 1) begin
      rx = data[i];
      #51041;
   end
   rx = 1;
   #51041;
   #50000
   data = 8'b11011101;
   rx = 0;
   #51041;
   for (i = 0; i < 8; i = i + 1) begin
      rx = data[i];
      #51041;
   end
   rx = 1;
   #51041;
   #500
   rd_uart = 1;
   #500
   rd uart = 0;
   #500;
   $finish;
end
```



Se realizó la implementación en la placa del **receptor UART (UART RX),** lo que nos permitió recibir datos en serie desde un dispositivo externo, como una computadora o un microcontrolador. Al enviar el carácter **"a"** (código ASCII 0x61 o 8'b01100001) desde un terminal o generador de datos UART, el módulo debe detectar correctamente el bit de inicio, leer los bits de datos y reconocer el bit de parada.



#### d. FIFO

Para gestionar eficientemente la comunicación y evitar la pérdida de datos, se implementó una FIFO (First In, First Out). Esta memoria intermedia permite almacenar temporalmente los datos recibidos por el UART RX antes de ser procesados por otros módulos del sistema. Se utilizó una estructura de memoria con punteros de lectura y escritura, asegurando un acceso ordenado a los datos.

```
always @*
begin
   w ptr succ = w ptr reg + 1;
   r ptr succ = r ptr reg + 1;
   w_ptr_next = w_ptr_reg;
   r_ptr_next = r_ptr_reg;
   full next = full reg;
   empty next = empty reg;
   case ({wr, rd})
      2'b01:
         if (~empty reg)
         begin
            r ptr next = r ptr succ;
            full next = 1'b0;
            if (r_ptr_succ == w_ptr_reg)
               empty next = 1'b1;
         end
      2'b10:
         if (~full reg)
         begin
            w ptr next = w ptr succ;
            empty next = 1'b0;
            if (w_ptr_succ == r_ptr_reg)
               full next = 1'b1;
         end
      2'b11:
         begin
            w_ptr_next = w_ptr_succ;
            r ptr next = r ptr succ;
         end
   endcase
end
```

#### e. Módulo Antirrebotes (debounce)


El **módulo antirrebotes** (debounce) es un circuito o técnica utilizada para estabilizar la señal de un interruptor mecánico al eliminar los rebotes eléctricos que ocurren al presionarlo o soltarlo. Cuando un interruptor cambia de estado, sus contactos metálicos no realizan la transición de manera instantánea, sino que vibran durante unos milisegundos, generando señales erráticas. Sin un sistema de control, un microcontrolador podría interpretar múltiples pulsos en lugar de un único evento.

Para evitar esto, el módulo espera un número determinado de ciclos de reloj antes de validar el cambio de estado del pulsador. Una vez confirmado, mantiene el valor estable durante un ciclo de reloj y luego lo restablece a 0, asegurando una detección precisa y evitando falsas activaciones.

```
always @*
begin
state next = state reg;
q next = q reg;
db tick = 1'b0;
case (state reg)
    zero:
         begin
             db level = 1'b0;
             if (sw)
                 begin
                      state next = wait1;
                      q next = {N{1'b1}};
                 end
         end
    wait1:
         begin
             db level = 1'b0;
             if(sw)
                 begin
                      q next = q reg - 1;
                      if (q \text{ next}==0)
                          begin
                               state next = one;
                               db tick = 1'b1;
                          end
                 end
             else
                 state next = zero;
         end
    one:
         begin
             db level = 1'b1;
             if (\sim sw)
```

```
begin
                    state next = wait0;
                    q next = {N{1'b1}};
                end
        end
    wait0:
        begin
            db level = 1'b1;
            if (~sw)
                begin
                    q next = q reg - 1;
                    if (q next == 0)
                        state next = zero;
                end
            else
                state next = one;
        end
    default: state next = zero;
endcase
end
   f. ALU
localparam ADD
                   = 8'b11111000;
localparam SUB
                   = 8'b11111001;
localparam AND
                   = 8'b11111010;
localparam OR
                   = 8'b11111011;
localparam XOR
                   = 8'b11111100;
localparam SRA
                    = 8'b11111101;
localparam SRL
                   = 8'b11111110;
localparam NOR
                       8'b11111111;
reg signed [tamanioSalida-1:0] temp;
always @(*)
   begin
        case(operacion)
            ADD : temp = operandoA + operandoB;
            SUB : temp = operandoA - operandoB;
            AND : temp = operandoA & operandoB;
            OR : temp = operandoA | operandoB;
            XOR : temp = operandoA ^ operandoB;
            SRA : temp = $signed(operandoA) >>> operandoB;
            SRL : temp = operandoA >> operandoB;
            NOR : temp = ~(operandoA | operandoB);
            default : temp = {tamanioSalida{1'b0}};
        endcase
    end
assign resultado = temp;
```

Los datos transmitidos son: 'e' (01100100), 'd' (01100101) y 'Espacio' (00100000). La operación realizada es una suma binaria (ADD) entre los operandos, cuyo resultado esperado es 11001001. Esto representa la combinación de los valores en una operación aritmética, asegurando que el procesamiento de los datos se realice correctamente.



Los LEDs más significativos [8:15] indican el dato recibido a través de UART, mientras que los LEDs [0:7] muestran el resultado de la operación realizada sobre dicho dato. Esto permite una visualización clara tanto de la entrada como del procesamiento, facilitando la verificación del funcionamiento correcto del sistema.

#### g. UART TX

Además del receptor, se desarrolló el módulo de transmisión UART (UART TX), encargado de enviar los datos de manera secuencial siguiendo el protocolo UART. Al igual que el receptor, se utilizó una máquina de estados finitos (FSM) para gestionar el envío de bits, asegurando una correcta temporización y transmisión de los datos.


```
always @*
begin
    state_next = state_reg;
    tx_done_tick = 1'b0;
    s_next = s_reg;
    n_next = n_reg;
    b_next = b_reg;
    tx_next = tx_reg;
    case (state_reg)
    idle:
        begin
        tx_next = 1'b1;
```

```
if (tx_start)
         begin
            state_next = start;
            s_next = 0;
            b_next = din;
         end
   end
start:
   begin
      tx next = 1'b0;
      if (s_tick)
         if (s_reg==(SB_TICK-1))
            begin
               state_next = data;
               s next = 0;
               n next = 0;
            end
         else
            s_next = s_reg + 1;
   end
data:
   begin
      tx_next = b_reg[0];
      if (s_tick)
         if (s reg==(SB TICK-1))
            begin
               s next = 0;
               b next = b reg >> 1;
               if (n reg==(DBIT-1))
                   state_next = stop;
                  n_next = n_reg + 1;
            end
         else
            s next = s reg + 1;
   end
stop:
   begin
      tx next = 1'b1;
      if (s_tick)
         if (s_reg==(SB_TICK-1))
            begin
               state next = idle;
               tx done tick = 1'b1;
            end
         else
            s_next = s_reg + 1;
   end
```

```
endcase
end
assign tx = tx_reg;
```


Se generan señales de reloj y reset, y se proporcionan datos de entrada al transmisor para comprobar que los bits se transmitan correctamente. Se incluyen pruebas para enviar distintos datos y verificar que el transmisor responda según lo esperado, emitiendo los bits en el orden adecuado y con los tiempos de espera correctos entre ellos.


```
initial begin
    clk = 0;
    reset = 1;
    wr uart = 0;
    w_data = 8'h00;
    #20 \text{ reset} = 0;
    #20 w data = 8'b00100101;
    wr uart = 1;
    #20;
    wr uart = 0;
    #555400;
    #20 w_data = 8'b10110110;
    wr uart = 1;
    #20;
    wr uart = 0;
    #555400;
    $stop;
end
```




Se intenta transmitir el símbolo  $\mathbf{X} = \mathbf{01011000}$  utilizando un pulsador. Sin el mecanismo de antirrebote, los rebotes del pulsador generan fluctuaciones en la señal  $\mathbf{TX}$ , resultando en una transmisión errónea y datos corruptos en la PC.

Con el mecanismo de antirrebote implementado, la señal se estabiliza, eliminando los rebotes y permitiendo una transmisión precisa y confiable. Así, el símbolo  $\mathbf{X} = \mathbf{01011000}$  se recibe correctamente en la PC, asegurando una comunicación exitosa y sin errores.










#### 3. COMUNICACIÓN CON LA PC

Se utilizó un **conversor USB-UART** para establecer la conexión entre la PC y la placa, permitiendo la comunicación entre ambos dispositivos a través del protocolo UART. Este conversor actúa como intermediario, transformando las señales de datos de la placa en señales USB comprensibles para la PC y viceversa, facilitando el intercambio de información entre ambos.







#### a. Transmisor en Python

```
import serial
puerto = 'COM6'
baud rate = 19200
try:
    ser = serial.Serial(puerto, baud rate, timeout=1)
    print(f"Conexión establecida en {puerto} a {baud rate} bauds.")
    while True:
          dato uart = input("Ingresa un número (0-255) o 'salir' para
terminar: ")
        if dato uart.lower() == 'salir':
            print("Saliendo del programa...")
            break
        if dato_uart.isdigit():
            valor numerico = int(dato uart)
            if 0 <= valor numerico <= 255:</pre>
                dato byte = valor numerico.to bytes(1, byteorder='big')
                print(f"Valor numérico: {valor_numerico}")
                print(f"Valor binario (8 bits): {bin(valor numerico)}")
                ser.write(dato byte)
                print(f"Enviando a la ALU: {dato byte}")
            else:
                  print("Error: El número debe estar en el rango de 0 a
255.")
        else:
            print("Error: Debes ingresar un número válido.")
except serial.SerialException as e:
    print(f"Error al abrir el puerto serie: {e}")
finally:
    if 'ser' in locals() and ser.is open:
       ser.close()
        print("Puerto serie cerrado.")
```

#### b. Receptor en Python

```
import serial
puerto = 'COM6'
baud rate = 19200
try:
    ser = serial.Serial(puerto, baud rate, timeout=1)
   print(f"Receptor UART iniciado en {puerto} a {baud rate} bauds.")
    print("Esperando datos...")
   while True:
        dato recibido = ser.read(1)
        if dato recibido:
                        valor numerico = int.from bytes(dato recibido,
byteorder='big')
            print(f"Byte recibido: {dato_recibido}")
            print(f"Valor numérico: {valor numerico}")
            print(f"Valor binario: {bin(valor numerico)}")
            print(f"Valor hexadecimal: {hex(valor numerico)}")
            print("----")
        else:
            print("No se recibieron datos. Cerrando receptor...")
except serial.SerialException as e:
    print(f"Error al abrir el puerto serie: {e}")
finally:
    if 'ser' in locals() and ser.is open:
        ser.close()
        print("Puerto serie cerrado.")
```

#### 4. IMPLEMENTACIÓN

Cada módulo fue desarrollado de forma independiente, lo que permitió una construcción flexible y modular del sistema. Posteriormente, se integraron todos los componentes en un diseño completo y estructurado. En este sistema, los datos enviados desde la PC se registran en los operandos de la ALU, cuya operación genera un resultado que se visualiza en los LED de la placa. Además, el resultado puede ser opcionalmente transmitido nuevamente a la PC a través del transmisor, permitiendo su visualización en el equipo.

```
`timescale 1ns / 1ps
module top
   # (
      parameter DBIT = 8,
                SB TICK = 16,
                DVSR = 325,
                DVSR BIT = 10,
                FIFO W = 4
   )
    input wire clk, reset,
    input wire rd uart, rx,
    input wire wr uart,
    output wire [7:0] r data,
    output wire [7:0] alu output,
    output wire tx full, tx,
    output wire rx empty
   );
   wire tick, rx_done_tick;
   wire [7:0] rx data out;
   wire rd_uart_tick, wr_tick;
   wire [7:0] w data;
   wire tx done tick;
   wire tx empty, tx fifo not empty;
   wire [7:0] tx fifo out;
   reg [7:0] operandoA = 0;
   reg [7:0] operandoB = 0;
   reg [7:0] codigoOperacion = 0;
   reg [7:0] prev opcode = 0;
   debounce btn1 db unit
    (.clk(clk), .reset(reset), .sw(rd uart),
     .db level(), .db tick(rd uart tick));
   debounce btn2 db unit
```


```
(.clk(clk), .reset(reset), .sw(wr uart),
     .db level(), .db tick(wr tick));
  mod m counter #(.M(DVSR), .N(DVSR BIT)) baud gen unit
      (.clk(clk), .reset(reset), .q(), .max_tick(tick));
  uart rx #(.DBIT(DBIT), .SB TICK(SB TICK)) uart rx unit
      (.clk(clk), .reset(reset), .rx(rx), .s tick(tick),
       .rx done tick(rx done tick), .dout(rx data out));
  fifo #(.B(DBIT), .W(FIFO W)) fifo rx unit
      (.clk(clk), .reset(reset), .rd(rd uart tick),
       .wr(rx done tick), .w data(rx data out),
       .empty(rx empty), .full(), .r data(r data));
   localparam ALU DATA A OP = 8'b11110101;
   localparam ALU DATA B OP = 8'b11110110;
   localparam ALU OPERATOR OP = 8'b11110111;
   always @(posedge clk or posedge reset) begin
       if (reset) begin
           operandoA
                             <= 0;
            operandoB
                             <= 0;
            codigoOperacion <= 0;</pre>
            prev opcode
                             <= 0;
       end
       else if (!rx empty && rd uart tick) begin
            if (r data == ALU DATA A OP || r data == ALU DATA B OP
|| r data == ALU OPERATOR OP) begin
                prev opcode <= r data;</pre>
            end
            else begin
                case (prev opcode)
                   ALU DATA A OP:
                                      operandoA
                                                     <= r data;
                    ALU_DATA_B_OP: operandoB
                                                      <= r data;
                    ALU OPERATOR OP: codigoOperacion <= r data;
                endcase
            end
       end
   end
  alu alu (
       .operandoA (operandoA),
       .operandoB(operandoB),
       .operacion(codigoOperacion),
       .resultado(alu output)
  );
```

```
fifo #(.B(DBIT), .W(FIFO_W)) fifo_tx_unit
   (.clk(clk), .reset(reset), .rd(tx_done_tick),
    .wr(wr_tick), .w_data(w_data), .empty(tx_empty),
    .full(tx_full), .r_data(tx_fifo_out));

uart_tx #(.DBIT(DBIT), .SB_TICK(SB_TICK)) uart_tx_unit
   (.clk(clk), .reset(reset), .tx_start(tx_fifo_not_empty),
    .s_tick(tick), .din(tx_fifo_out),
    .tx_done_tick(tx_done_tick), .tx(tx));

assign w_data = alu_output;
assign tx_fifo_not_empty = ~tx_empty;
```

#### endmodule



#### 5. PINES

Basys3: Pmod Pin-Out Diagram



```
## Clock signal
set property -dict { PACKAGE PIN W5
                                     IOSTANDARD LVCMOS33 }
[get ports clk]
create clock -add -name sys clk pin -period 10.00 -waveform {0 5}
[get ports clk]
set property -dict { PACKAGE PIN A14
                                        IOSTANDARD LVCMOS33 }
[get ports {rx}];#Sch name = JB1
set property -dict { PACKAGE PIN A16
                                        IOSTANDARD LVCMOS33 }
[get ports {rx empty}];#Sch name = JB2
set property -dict { PACKAGE PIN B15
                                        IOSTANDARD LVCMOS33 }
[get ports {tx}];#Sch name = JB3
set property -dict { PACKAGE PIN B16
                                        IOSTANDARD LVCMOS33 }
[get ports {tx full}];#Sch name = JB4
set_property -dict { PACKAGE PIN A15
                                        IOSTANDARD LVCMOS33 }
[get ports {rx empty}];#Sch name = JB7
##Buttons
set property -dict { PACKAGE_PIN U18
                                        IOSTANDARD LVCMOS33 }
[get ports reset]
set property -dict { PACKAGE PIN T18
                                       IOSTANDARD LVCMOS33 }
[get ports rd uart]
#set property -dict { PACKAGE PIN W19
                                        IOSTANDARD LVCMOS33 }
[get ports btnL]
#set property -dict { PACKAGE PIN T17
                                        IOSTANDARD LVCMOS33 }
[get ports btnR]
set property -dict { PACKAGE PIN U17
                                       IOSTANDARD LVCMOS33 }
[get ports wr uart]
```

#### 6. REPOSITORIO DE GITHUB

https://github.com/nachoborgatello/uart\_tp2

#### 7. REFERENCIAS

1. Chu PP (2008) FPGA prototyping by VHDL Examples: Xilinx Spartan-3 version. Wiley, New York