

Ejercicio 10:

Diseñar un circuito secuencial que compruebe la paridad de una señal de entrada (**IN**) de un bit. Funcionamiento: en cada flanco de clk ingresa un nuevo bit, y la salida (**OUT**) pasa a '1' cuando la cantidad de '1s' ingresados desde el inicio de la secuencia es impar, caso contrario es '0'.



Combinacional de estados.

Estado actual Q	Entrada IN	Estado siguiente D
0	0	0
0	1	1
1	0	1
1	1	0



Combinacional de salida: OUT = Q

luego, la implementación es la siguiente:

