## Ejercicio 5:

"Interleaved Memory" es una técnica utilizada para compensar la velocidad relativamente lenta de las memorias dinámicas de acceso aleatorio (DRAM) respecto al procesador. Esta técnica consiste en distribuir direcciones de memoria en forma uniforme a través de distintos bancos, y así evitar el tiempo de ciclo que se debería esperar entre dos accesos consecutivos a memoria. Sabiendo esto, se pide:

Implementar la sección de RAM del ejercicio 4 como un sistema de memoria de dos bancos, de forma tal que las direcciones pares estén contenidas en un banco y las impares en otro.

Records que en el ejercico 4 se pedía implementar una Ran 4hx8 a partir de chips zhx4.

En éste caso, para llevar a cabo la técnica interleaved memor, me alcanza con dar vuelte los cables de selección, es decir que el decodificador elija entre los bios menos significativos:

