



Tema 4 - Set de Instrucciones SSE

Cátedra: Organización del Computador II
Lic. Juan Pablo Moreno




SSE Streaming SIMD Extensions

- SSE extiende a MMX con nuevos registros y nuevos tipos de datos
- SSE se fue extendiendo hasta llegar a la versión SSE4.2
- SSE puede operar con los siguientes tipos de datos
 - Enteros(de 8, 16, 32, 64 y 128 bits)
 - Floats
 - Doubles (a partir de SSE2)

SSE

• Scalar processing

- traditional mode
- one operation produces one result




• SIMD processing

- With Intel SSE / SSE2
- SSE = streaming SIMD extensions
- one operation produces multiple results



Entorno


Todas las instrucciones operan sobre los registros MMX, XMM, y/o memoria



Registros XMM

Se puede acceder a estos registros directamente usando los nombres XMM0 a XMM7

Son independientes de los registros x87 FPU y MMX y los registros de uso general






Empaquetamiento

En un registro de SSE (16 bytes) podemos poner

- 16 datos de tamaño 1 byte (entero (char))
- 8 datos de tamaño 2 bytes(entero (short))
- 4 datos de tamaño 4 bytes(entero (int))
- 2 datos de tamaño 8 bytes(entero (long long int))
- 4 datos de tamaño 4 bytes(punto flotante (float))
- 2 datos de tamaño 8 bytes(punto flotante (double))

Esto se lo conoce como empaquetamiento, más de un dato en un mismo registro

Empaquetamiento



¿Cómo sabemos qué tipo de datos tenemos dentro de un registro? **No hay manera** ✦




Set de Instrucciones

- Movimiento de datos
- Aritméticas
- Lógicas
- De Comparación
- Trascendentales

Se caracterizan según tipo de dato con el que operan y el tamaño

Movimiento de Datos




 Memory to Register

 Register to Memory

 Register to Register

SSE Packed and Scalar Floating-Point Instructions




Figure 10-5. Packed Single-Precision Floating-Point Operation

Packed operations operate on any element in the vector in parallel, e.g. they multiply 4 32-bit integers in a single instruction.

SSE Packed and Scalar Floating-Point Instructions




Figure 10-6. Scalar Single-Precision Floating-Point Operation

Scalar operations operate on only one element, for example a single integer.

SSE Packed and Scalar Floating-Point Instructions

`mulss xmm1, xmm0`

	127	95	63	31	0
XMM0	4.0	3.0	2.0	1.0	
				*	
XMM1	5.0	5.0	5.0	5.0	
				=	
XMM1	4.0	3.0	2.0	5.0	

`mulps xmm1, xmm0`


	127	95	63	31	0
	4.0	3.0	2.0	1.0	
	*	*	*	*	
	5.0	5.0	5.0	5.0	
	=	=	=	=	
	20.0	15.0	10.0	5.0	

Operaciones

Arithmetic	Scalar Operator	Packed Operator
$y = y + x$	addss	addps
$y = y - x$	subss	subps
$y = y \times x$	mulss	mulps
$y = y \div x$	divss	divps
$y = \frac{1}{x}$	rcpss	rcpps
$y = \sqrt{x}$	sqrtps	sqrtps
$y = \frac{1}{\sqrt{x}}$	rsqrtps	rsqrtps
$y = \max(y, x)$	maxss	maxps
$y = \min(y, x)$	minss	minps

MODERNIZED SIMD ARITHMETIC TABLE

SSE Evolución



Otros Set de instrucciones SIMD

Vendor	Name	ν -way	Precision	Introduced with
Intel	SSE	4-way	single	Pentium III
	SSE2	+ 2-way	double	Pentium 4
	SSE3			Pentium 4 (Prescott)
	SSSE3			Core Duo
	SSE4			Core2 Extreme (Penryn)
	AVX	8-way 4-way	single double	Core i7 (Sandybridge)
Intel	IPF	2-way	single	Itanium
Intel	LRB	16-way	single	Larrabee
		8-way	double	
AMD	3DNow!	2-way	single	K6
	Enhanced 3DNow!			K7
	3DNow! Professional	+ 4-way	single	Athlon XP
	AMD64	+ 2-way	double	Opteron
Motorola	Altivec	4-way	single	MPC 7400 G4
IBM	VMX	4-way	single	PowerPC 970 G5
	SPU	+ 2-way	double	Cell BE
IBM	Double FPU	2-way	double	PowerPC 440 FP2




SSE Intrinsics

Las CPU con SSE/AVX tienen instrucciones de ensamblador para operar con registros XMM e YMM. Pero en la mayoría de los compiladores, el proceso se simplifica mediante el uso de funciones intrínsecas, por lo que los programadores no necesitan usar el ensamblaje directamente.

Los compiladores realizan un wrapper sobre instrucciones del ensamblador, y usarlas es tan fácil como llamar a una función con los parámetros correctos.

Gracias!

An abstract graphic on the right side of the slide, consisting of several dark gray rectangular blocks arranged in a staggered, 3D-like pattern. Two blocks are highlighted: one in a light green color and one in a blue color, both positioned within the gray structure.