



Repaso - Organización del Computador I

Cátedra: Organización del Computador II
Lic. Juan Pablo Moreno



Contenido

1. Estructura de la computadora IAS
2. Unidad Central de Proceso
3. Búsqueda y Ejecución de la Instrucción
4. Tipos de Instrucciones
5. RISC - CISC
6. Sistema de Buses
7. Pipeline



Estructura de la computadora IAS

La Computadora IAS (Institute for Advanced Study Computer) fue desarrollada a comienzos de la década de 1950 bajo la dirección de John von Neumann.

Este sistema fue uno de los primeros computadores en implementar el concepto de programa almacenado, que establece que:

- los datos y las instrucciones se almacenan en la misma memoria
- el procesador obtiene las instrucciones desde memoria durante la ejecución del programa.


Base de la Arquitectura de von Neumann, utilizada por la mayoría de los computadores actuales.



Estructura de la computadora IAS


- Una memoria principal que almacena tanto datos como instrucciones (hace referencia a instrucciones de máquina, NO instrucciones de lenguaje de alto nivel).
- Una unidad aritmético-lógica (ALU) capaz de hacer operaciones con datos binarios.
- La información digitalizada es más simple de almacenar.
- Una unidad de control que interpreta las instrucciones en memoria y provoca su ejecución.
- Un equipo de entrada salida dirigido por la unidad de control.

Estructura de la computadora IAS



Unidad Central de Proceso

Ejecuta instrucciones para procesar datos y controlar toda la operación de la computadora digital.



CU: Busca las instrucciones en la memoria, las decodifica y envía señales de control al resto de los componentes para que ejecuten la tarea.

ALU: Realiza operaciones aritméticas y operaciones lógicas.

- **PC (Program Counter):** Indica la dirección de la próxima instrucción a ejecutar.
- **IR (Instruction Register):** Almacena la instrucción que se está ejecutando actualmente.
- **MAR / MDR:** Gestionan las direcciones y los datos que entran o salen de la memoria.
- **AC (Accumulator):** Registro donde se depositan los resultados de las operaciones de la ALU.



Micro-operaciones

Las microoperaciones son acciones fundamentales y elementales que realiza la CPU de una computadora sobre los datos almacenados en sus registros en un solo ciclo de reloj.

Son los componentes básicos de las instrucciones de máquina, permitiendo mover, manipular o realizar cálculos (aritméticos/lógicos) sobre datos, esenciales para ejecutar instrucciones complejas, a menudo descritas mediante Lenguaje de Transferencia de Registros (RTL).



Micro-operaciones

Ejemplo de micro-operación

Instrucción LOAD X

- Carga en el acumulador (AC) el contenido de la dirección de memoria X.
- Formalmente: $AC \leftarrow M[X]$

Donde $M[X]$ representa el contenido de memoria en la dirección X.



Micro-operaciones

Para comprender la ejecución se deben analizar tres posibles ciclos:

- Ciclo de Fetch (acomoda los registros)
- Ciclo de Ejecución (ejecuta la instrucción)
- Ciclo Indirecto (sólo si la instrucción usa direccionamiento indirecto)

Existe un cuarto ciclo (Ciclo de Interrupción), el cual se ejecuta cuando el procesador recibe una Interrupción y debe atenderla.

Micro-operaciones

Instrucción LOAD X - Ciclo de Fetch

Este ciclo siempre ocurre, independientemente de la instrucción. Su objetivo es traer la instrucción desde memoria hacia el procesador.

T1: $MAR \leftarrow PC$ - La dirección de la próxima instrucción se copia en el registro de direcciones de memoria.

T2: $MBR \leftarrow M[MAR]$ - Se lee la palabra de memoria y se coloca en el buffer de memoria.

T3: $IR \leftarrow MBR, PC \leftarrow PC + 1$ - La instrucción se copia al registro de instrucción. El contador de programa se incrementa para apuntar a la siguiente instrucción.



Micro-operaciones

Instrucción LOAD X - Decodificación

La unidad de control analiza el contenido del IR para determinar:

- Código de operación
- Modo de direccionamiento
- Dirección del operando

Micro-operaciones

Instrucción LOAD X - Ciclo de ejecución

Lo que significa que el operando se encuentra directamente en la dirección X.

T4: $MAR \leftarrow IR(address)$ - Se copia el campo dirección de la instrucción hacia el MAR.

T5: $MBR \leftarrow M[MAR]$ - Se accede a memoria para obtener el dato.

T6: $AC \leftarrow MBR$ - El dato se carga en el acumulador.

Micro-operaciones

Instrucción LOAD X - Ciclo indirecto

Este ciclo permite obtener la dirección efectiva del operando.

T4: $MAR \leftarrow IR(address)$ - Se copia la dirección X desde la instrucción.

T5: $MBR \leftarrow M[MAR]$ - Se accede a memoria para obtener la dirección efectiva.

T6: $MAR \leftarrow MBR$ - La dirección efectiva se coloca en el MAR.

LOAD X - Directo ($AC \leftarrow M[X]$)

Tiempo	Microoperación
T1	$MAR \leftarrow PC$
T2	$MBR \leftarrow M[MAR]$
T3	$IR \leftarrow MBR, PC \leftarrow PC + 1$
T4	$MAR \leftarrow IR(addr)$
T5	$MBR \leftarrow M[MAR]$
T6	$AC \leftarrow MBR$

LOAD X - Indirecto ($AC \leftarrow M[M[X]]$)

Tiempo	Microoperación
T1	$MAR \leftarrow PC$
T2	$MBR \leftarrow M[MAR]$
T3	$IR \leftarrow MBR, PC \leftarrow PC + 1$
T4	$MAR \leftarrow IR(addr)$
T5	$MBR \leftarrow M[MAR]$
T6	$MAR \leftarrow MBR$
T7	$MBR \leftarrow M[MAR]$
T8	$AC \leftarrow MBR$




Fases de una instrucción

Instrucción: Sumar los contenidos de las posiciones de memoria 33 y 992, y almacena el resultado en la posición de memoria 993.

1. Fase de búsqueda de la instrucción
2. Fase de ejecución de la instrucción


Fase de búsqueda de la Instrucción

1. El Program Counter (PC), a través del bus de direcciones, envía la orden de búsqueda al Registro de Dirección de Memoria (RDM), la instrucción correspondiente, a través del Selector, que en este caso es SUMAR.
2. La instrucción encontrada, se guarda en la Memoria de intercambio.
3. El Registro Intercambio de Memoria (RIM) remite la instrucción al Registro de Instrucción (RI).
4. El RI la envía al decodificador, que determina qué tipo de instrucción es, en este caso es una SUMA, y la envía al secuenciador, donde espera que se busquen los operandos.
5. La instrucción se guarda en el Registro de Estado (RE) y se envía orden de búsqueda de los operandos.



Fase de ejecución de la Instrucción

1. El RI solicita al RDM la ubicación del primer operando.
2. El selector busca en la MP, la posición de memoria indicada 033, dónde está el operando, y este se manda a la memoria de intercambio.
3. El RIM manda a la entrada correspondiente de la ALU a la espera del segundo operando.
4. Se repite el proceso. El RI solicita, al RDM, la ubicación del segundo operando.
5. El selector busca, en la memoria principal, el operando ubicado en esa posición y se manda a la memoria de intercambio.
6. La RIM la manda a la entrada correspondiente de la ALU.
7. La ALU, con la instrucción y los operandos, realiza el cálculo correspondiente.
8. Una vez hecho, lo envía al registro de memoria de intercambio.
9. El RI le pide la ubicación, para guardar el resultado en la memoria principal, que en este caso es la posición de memoria 993.
10. El RIM almacena el dato del resultado donde le indica el registro de memoria.





Tipos de Instrucciones

- Movimiento de datos (copia)
- Aritméticas (+, -, *, /, con o sin signo, comparar)
- Lógicas (AND, OR, NOT, XOR)
- Manipulación de bits (desplazar, rotar)
- Entrada/Salida
- Control de flujo (saltos condicionales, incondicionales, ciclos, llamadas a función)
- Sin parámetros, unarias, binarias, ternarias.




Reduced Instruction Set Computing (RISC) vs Complex Instruction Set Computing (CISC)

Son arquitecturas de CPU opuestas

- RISC utiliza instrucciones simples y rápidas que se ejecutan en un solo ciclo, siendo más eficiente energéticamente.
- CISC emplea instrucciones complejas que realizan múltiples operaciones por instrucción, optimizando el tamaño del código

RISC vs CISC



RISC vs CISC


Característica	CISC (Complex Instruction Set)	RISC (Reduced Instruction Set)
Enfoque principal	Énfasis en el hardware .	Énfasis en el software .
Instrucciones	Múltiples tamaños y formatos de instrucción.	Instrucciones de un mismo conjunto con pocos formatos.
Registros	Posee menos registros.	Utiliza más registros.
Modos de direccionamiento	Más modos de direccionamiento.	Menos modos de direccionamiento.
Implementación	Uso extensivo de microprogramación .	Mayor complejidad en el compilador .
Tiempo de ejecución	Las instrucciones toman una cantidad variable de ciclos de reloj.	Las instrucciones toman un solo ciclo de reloj.
Segmentación (Pipelining)	La segmentación es difícil de implementar.	La segmentación es fácil de implementar.



Sistema de Buses

- **BUSES DE DIRECCIONES:** Es un canal de microprocesador totalmente independiente del bus de datos donde se establece la dirección de memoria del dato en tránsito.
- **BUSES DE DATOS:** transfiere datos entre los componentes de un ordenador o entre ordenadores.
- **BUS DE CONTROL:** administra el uso y acceso a la línea de datos y de direcciones. Estas líneas son compartidas por todos los componentes, por lo tanto debe haber mecanismos que las controlen para evitar colisiones de información. Por lo tanto las señales de control transmiten tanto órdenes como información de temporización entre los módulos

Sistema de Buses - Modelo modificado con un solo bus





Sistema de Buses - Modelo modificado con un solo bus


En un modelo estándar de un solo bus, solo dos dispositivos pueden comunicarse a la vez, lo que genera cuellos de botella.

El modelo modificado introduce elementos para optimizar este flujo:

- Registros de Almacenamiento Intermedio (Buffers): Se añaden para compensar las diferencias de velocidad entre el procesador y los periféricos. Esto permite que la CPU libere el bus antes de que el dispositivo lento termine de procesar.
- Líneas de Control Especializadas: bus físico, se subdivide lógicamente en tres grupos de líneas:
 - Bus de datos: Transporta la información real.
 - Bus de direcciones: Indica la ubicación de memoria o el dispositivo con el que se desea hablar.
 - Bus de control: Gestiona la sincronización y el sentido de la transferencia (lectura/escritura).
- Mecanismos de Arbitraje: incluye un controlador que decide qué componente tiene prioridad para usar el bus en cada momento, evitando colisiones de datos.

Cuello de botella de Von Neumann

La búsqueda de instrucciones en la memoria principal (más lenta que el procesador) se convierte en un cuello de botella.





Cuello de botella de Von Neumann


Algunas maneras de atenuarlo:

- Prefetch (búsqueda anticipada) de instrucciones: consiste en que el procesador busca instrucciones en memoria antes de que sean necesarias para su ejecución, almacenándolas temporalmente en un buffer interno.
- Memoria caché: es una memoria pequeña, muy rápida, ubicada entre la CPU y la memoria principal. Su función es almacenar temporalmente los datos e instrucciones más utilizados.
- Pipeline de instrucciones (paralelismo a nivel de instrucción): es una técnica que permite ejecutar varias instrucciones simultáneamente en distintas etapas de procesamiento.


Pipeline

La ejecución de instrucciones se divide en etapas independientes que pueden operar en paralelo con distintas instrucciones.

Aumenta la cantidad de instrucciones iniciadas por unidad de tiempo.



Gracias!

An abstract geometric graphic on the right side of the slide, consisting of several dark gray rectangular blocks arranged in a stepped, isometric pattern. Two blocks are highlighted: a light green one in the upper-middle section and a blue one in the lower-middle section.