

Notes on Lab 1.1

* TTL IB

Variable یعنی در Tcl script به صورت یک variable تعریف می شود. به عنوان مثال در script یک variable تعریف می شود که generic و مقدار آن را در library تعریف می کند. Variable در فایل تعریف می شود.

* HARD MACRO

Target lib = link lib

link-lib

① Verilog files

② G Tech

③ Designware Components

* de-shell - f script.Tcl

در Command پنجره Run به فایل Tcl به عنوان یک فایل تعریف می شود. در Terminal به عنوان یک فایل تعریف می شود. در Terminal به عنوان یک فایل تعریف می شود.

de-shell - f script.Tcl > syn.log

redirection یعنی به عنوان یک فایل تعریف می شود. در Terminal به عنوان یک فایل تعریف می شود.

در فایل script file به عنوان یک فایل تعریف می شود. در Terminal به عنوان یک فایل تعریف می شود.

در فایل script file به عنوان یک فایل تعریف می شود. در Terminal به عنوان یک فایل تعریف می شود.

در فایل script file به عنوان یک فایل تعریف می شود. در Terminal به عنوان یک فایل تعریف می شود.

* Current design is 1UP-Dn. Counter


در فایل script file به عنوان یک فایل تعریف می شود. در Terminal به عنوان یک فایل تعریف می شود.

* Setup Time


① Setup Time

② Setup Time


1
Digital Sequential Circuits
Combinational Circuits
Timing
نکات حایط و ده لایه
شکل کده



Combinational
1 * Propagation Delay
ده یعنی هوام گبر وقت هتتاچه از cell
عشا تطلع از output نتیجه اجمل
تغیر از Input




2 * Transition Time



Transition Time
ده بیگانه Input و output
عاده و هو یعنی الوقت ادمه عشا
ار 10% و 90% VDD
و یعنی کل signal بیگانه
Tr - rise & Td - fall

2 Sequential
نخش بقی مله ار


1 * Setup time
ده علاقه بین ار input و CLK



ده یعنی الوقت الیه الفروض ار Data in
تکونه stable فیه قبل و +ve edge

2 * Hold time

ده ده علاقه بین ار D input و CLK




یعنی الوقت الیه الفروض ار Data in
تکونه stable فیه و +ve edge

افسرا عا CAPTURE و تطلع عا
بالسبب بقی و حمل Violation
الختین فهنخش Meta stability

* Clock to Q (Tcq)

ده بقی علاقه ار CLK و output



هو یعنی الوقت الیه ار output
ار +ve edge و CLK عا
فیه نقول عا بالبله و ده هو ار
Propagation Delay
بتاع ار Flip flop ده بین و بین

* Minimum Pulse width

ده یعنی بعث بعث ار high window
اول Time لایم عا باقرا قوه علیا
مش gates

(3)

D-LATCH


level sensitive LATCH هو عبارت به Device

یعنی همیشه فعال LATCH Active-high
 یعنی لو 1 = CLK
 یا 0 = D

ولو 0 = CLK ← 0 = D

دو وقتی که خروجی تغییر نکند سوا خود به خود منتقل
 از آنجا که

اولی حالتی که خروجی تغییر نکند



1) اگر NMOS بماند ON بود داخل 0 میخورد
 اگر gate بتای 1 (level) میخورد VDD
 اگر PMOS بماند ON بود داخل 0 میخورد
 اگر gate بتای 0 (level) میخورد Gnd

2) تانیه حالتی که خروجی تغییر نکند

اگر NMOS بماند ON بود داخل 0 میخورد
 یعنی همیشه در حالتی که

داده PMOS بماند ON بود داخل 1 میخورد
 یعنی همیشه در حالتی که


ما فلان ورودی input و input

انت میخورد و هرگاه 1 (VDD) بود

انت میخورد و هرگاه 0 (GND) بود

فکر میخورد و هرگاه 1 (VDD) بود

سوا در حالتی که Switch همیشه در حالتی که



داده شکل ورودی selection 1 یا 0

اگر PMOS و NMOS ON بود و ON بود

(4)

دو وقتی که بقیه تغییر نکند LATCH

Active-high LATCH

فلان 1 = CLK

ولو 0 = CLK

0 = D

1 = CLK


داده که Switch بماند ON

اگر 1 = CLK

یعنی خروجی 0 میخورد

و اگر 1 = CLK

یعنی خروجی 1 میخورد



داده اولی که خروجی 0 میخورد
 اگر 1 = CLK

2) تانیه خروجی لو 1 = CLK

0 = CLK

داده که Switch بماند ON

اگر 0 = CLK

یعنی خروجی 0 میخورد

و اگر 1 = CLK

یعنی خروجی 1 میخورد

تغییرات در خروجی واحد

داده که Switch بماند ON

اگر 1 = CLK

یعنی خروجی 0 میخورد

و اگر 0 = CLK

یعنی خروجی 1 میخورد

بفرستد و هرگاه 1 = CLK

یعنی خروجی 0 میخورد

و اگر 0 = CLK

یعنی خروجی 1 میخورد

* Flip Flop

Flip Flop ده یکتی Triggers Device


ولا بنعلات بنعلات بایستخدام Latches

وبیکو غدر 2 Latches

واند Master والتانی Slave

ان Master ده بیتعل مع ان input

وان Slave ده بیتعل مع ان output



لوفرضانه ده یکتی f.f +ve edge

غدازیه یکتی تعرف ان Master بیکو

hATCH

Active high ده Active low ده دلت ان Slave

1 فاحنا یکتی +ve edge غدازیه ان output



یعل مع ان +ve یکتی ان Slave

بشغل مع ان CLK=1

5 غا زین ان input یول ان D بیا غدا Slave

قبل هتیم ان +ve

یکتی غدا غدا ان Master بیکو Active low



Active low Latch


Active high Latch

تالجه یکتی نجیب ان f.f Setup time
ترجیه ملست قابیلن ان احمنا غدا Master
د Slave غدا غدا قبل ان +ve
CK
تیب غا زیه یکتی ان Master لغا غدا
input غدا غدا غدا غدا غدا غدا غدا
لایب ان CLK +ve غدا غدا Slave غدا
القیه غدا

فانا محتاج ان ان input یکتی غدا Master
یکتی غدا ان Setup ده غدا غدا غدا
یکتی ان یکتی ان Master غدا غدا
Point الیه ان محتاج ان غدا غدا
الوقت (Setup) یکتی ان غدا غدا
و غدا غدا غدا ان ان غدا غدا
غدا غدا Point غدا غدا غدا
طالیه مش

تالجه 1 ان Point 2

تالجه 1 ان Point 2




تالجه 2 ان Point 2



تالجه 3 ان Point 2
تالجه 4 ان Point 2
تالجه 5 ان Point 2
تالجه 6 ان Point 2
تالجه 7 ان Point 2
تالجه 8 ان Point 2
تالجه 9 ان Point 2
تالجه 10 ان Point 2
تالجه 11 ان Point 2
تالجه 12 ان Point 2
تالجه 13 ان Point 2
تالجه 14 ان Point 2
تالجه 15 ان Point 2
تالجه 16 ان Point 2
تالجه 17 ان Point 2
تالجه 18 ان Point 2
تالجه 19 ان Point 2
تالجه 20 ان Point 2
تالجه 21 ان Point 2
تالجه 22 ان Point 2
تالجه 23 ان Point 2
تالجه 24 ان Point 2
تالجه 25 ان Point 2
تالجه 26 ان Point 2
تالجه 27 ان Point 2
تالجه 28 ان Point 2
تالجه 29 ان Point 2
تالجه 30 ان Point 2
تالجه 31 ان Point 2
تالجه 32 ان Point 2
تالجه 33 ان Point 2
تالجه 34 ان Point 2
تالجه 35 ان Point 2
تالجه 36 ان Point 2
تالجه 37 ان Point 2
تالجه 38 ان Point 2
تالجه 39 ان Point 2
تالجه 40 ان Point 2
تالجه 41 ان Point 2
تالجه 42 ان Point 2
تالجه 43 ان Point 2
تالجه 44 ان Point 2
تالجه 45 ان Point 2
تالجه 46 ان Point 2
تالجه 47 ان Point 2
تالجه 48 ان Point 2
تالجه 49 ان Point 2
تالجه 50 ان Point 2
تالجه 51 ان Point 2
تالجه 52 ان Point 2
تالجه 53 ان Point 2
تالجه 54 ان Point 2
تالجه 55 ان Point 2
تالجه 56 ان Point 2
تالجه 57 ان Point 2
تالجه 58 ان Point 2
تالجه 59 ان Point 2
تالجه 60 ان Point 2
تالجه 61 ان Point 2
تالجه 62 ان Point 2
تالجه 63 ان Point 2
تالجه 64 ان Point 2
تالجه 65 ان Point 2
تالجه 66 ان Point 2
تالجه 67 ان Point 2
تالجه 68 ان Point 2
تالجه 69 ان Point 2
تالجه 70 ان Point 2
تالجه 71 ان Point 2
تالجه 72 ان Point 2
تالجه 73 ان Point 2
تالجه 74 ان Point 2
تالجه 75 ان Point 2
تالجه 76 ان Point 2
تالجه 77 ان Point 2
تالجه 78 ان Point 2
تالجه 79 ان Point 2
تالجه 80 ان Point 2
تالجه 81 ان Point 2
تالجه 82 ان Point 2
تالجه 83 ان Point 2
تالجه 84 ان Point 2
تالجه 85 ان Point 2
تالجه 86 ان Point 2
تالجه 87 ان Point 2
تالجه 88 ان Point 2
تالجه 89 ان Point 2
تالجه 90 ان Point 2
تالجه 91 ان Point 2
تالجه 92 ان Point 2
تالجه 93 ان Point 2
تالجه 94 ان Point 2
تالجه 95 ان Point 2
تالجه 96 ان Point 2
تالجه 97 ان Point 2
تالجه 98 ان Point 2
تالجه 99 ان Point 2
تالجه 100 ان Point 2

For Point 1




تالجه 1 ان Point 2
تالجه 2 ان Point 2
تالجه 3 ان Point 2
تالجه 4 ان Point 2
تالجه 5 ان Point 2
تالجه 6 ان Point 2
تالجه 7 ان Point 2
تالجه 8 ان Point 2
تالجه 9 ان Point 2
تالجه 10 ان Point 2
تالجه 11 ان Point 2
تالجه 12 ان Point 2
تالجه 13 ان Point 2
تالجه 14 ان Point 2
تالجه 15 ان Point 2
تالجه 16 ان Point 2
تالجه 17 ان Point 2
تالجه 18 ان Point 2
تالجه 19 ان Point 2
تالجه 20 ان Point 2
تالجه 21 ان Point 2
تالجه 22 ان Point 2
تالجه 23 ان Point 2
تالجه 24 ان Point 2
تالجه 25 ان Point 2
تالجه 26 ان Point 2
تالجه 27 ان Point 2
تالجه 28 ان Point 2
تالجه 29 ان Point 2
تالجه 30 ان Point 2
تالجه 31 ان Point 2
تالجه 32 ان Point 2
تالجه 33 ان Point 2
تالجه 34 ان Point 2
تالجه 35 ان Point 2
تالجه 36 ان Point 2
تالجه 37 ان Point 2
تالجه 38 ان Point 2
تالجه 39 ان Point 2
تالجه 40 ان Point 2
تالجه 41 ان Point 2
تالجه 42 ان Point 2
تالجه 43 ان Point 2
تالجه 44 ان Point 2
تالجه 45 ان Point 2
تالجه 46 ان Point 2
تالجه 47 ان Point 2
تالجه 48 ان Point 2
تالجه 49 ان Point 2
تالجه 50 ان Point 2
تالجه 51 ان Point 2
تالجه 52 ان Point 2
تالجه 53 ان Point 2
تالجه 54 ان Point 2
تالجه 55 ان Point 2
تالجه 56 ان Point 2
تالجه 57 ان Point 2
تالجه 58 ان Point 2
تالجه 59 ان Point 2
تالجه 60 ان Point 2
تالجه 61 ان Point 2
تالجه 62 ان Point 2
تالجه 63 ان Point 2
تالجه 64 ان Point 2
تالجه 65 ان Point 2
تالجه 66 ان Point 2
تالجه 67 ان Point 2
تالجه 68 ان Point 2
تالجه 69 ان Point 2
تالجه 70 ان Point 2
تالجه 71 ان Point 2
تالجه 72 ان Point 2
تالجه 73 ان Point 2
تالجه 74 ان Point 2
تالجه 75 ان Point 2
تالجه 76 ان Point 2
تالجه 77 ان Point 2
تالجه 78 ان Point 2
تالجه 79 ان Point 2
تالجه 80 ان Point 2
تالجه 81 ان Point 2
تالجه 82 ان Point 2
تالجه 83 ان Point 2
تالجه 84 ان Point 2
تالجه 85 ان Point 2
تالجه 86 ان Point 2
تالجه 87 ان Point 2
تالجه 88 ان Point 2
تالجه 89 ان Point 2
تالجه 90 ان Point 2
تالجه 91 ان Point 2
تالجه 92 ان Point 2
تالجه 93 ان Point 2
تالجه 94 ان Point 2
تالجه 95 ان Point 2
تالجه 96 ان Point 2
تالجه 97 ان Point 2
تالجه 98 ان Point 2
تالجه 99 ان Point 2
تالجه 100 ان Point 2

3 T inverter delay + T setup

Sequential ARchs For ASynch Reset / Set


1] Recovery time

هوشیاری Setup ادیة فلوات
عازر راجل Assertion و Reset لازم تا آنکه
انک تحلیا قبل از +ve edge
Recovery time For CLK



2] Removal Time

برده هوشیاری hold time فلوات عذر
نقل de-Assertion و Reset لازم تا آنکه
تحلیا بعد از +ve edge
Removal Time For CLK



* Big Note 2

المشاكل في هوشیاری مع Reset و Synchron

* Clock uncertainty

1] Clock jitter

ده بیغیاری در Period یعنی لواتر
امداد Period ب 20ns خلاص اوله CLK
مثلا ب 19.5 الی بعدا ب 20.5
وده بسبب PLL الی هوار Source
الی خارج منه از CLK

2] Clock skew

دقیق غراد jitter خالص تاثیر علی
از jitter و هوشیاری بیهوشی
لین بیاخرها و تقسیم بالیة
LAUNCHING

Run Setup hold

بالیة و Setup و hold Analysis
فشار و حلاله و هوشیاری
هکرها بس تحلیلان کسریة
از اسیه اخذ از +ve skew و -ve

لوا و CAPTURE متأخره و Launch
بقیة دیة +ve و -ve و skew

2] Setup +ve skew حلور

تالیة فکر سوا از
 $T_{Period} > T_{C2Q} + T_{logical} + T_{Setup}$

دلققه رجه و قار و خاد Setup مدغیر
skew فلوات و دلققه انت نفس
تالیة و انالفس و الی و الی
یکو و اجن و الی Term الی الی
بقیة و الی و الی و الی
+ve و -ve و الی و الی
مع اسیه +ve و الی و الی
جبار و الی و الی و الی
Run Setup و الی و الی
Tperiod - skew >

تالیة و الی و الی و الی
Tperiod - skew >
Tperiod - skew >
Tperiod - skew >

و تقیر برده تشویش الی و الی و الی
و الی و الی و الی و الی

بعضاً استخداً م -ve skew

$$T_{hold} < T_{cq} + T_{logical}$$

فقد مده الله انت فصل فيه
فحصه كده بنقول له ال -ve skew - بنسب
اد ل hold

بن طبقاً انت عمارت عرف انت قسب
هل فيه Violation hold ممكن يكون
فهمنا بالعبارة ال RHS Term

$$T_{cq} + T_{logical}$$

اسوأ حالت ممكن تكون hold
وهو انه ال Delays تكون مرتبة
يعني لها حد ال Best Delays
نكده ال RHS Term فيقل

نكده احتمالاً فعلاً يقل Violations
تانيه حالت ممكن اعظم بين انه انوط
ال hold هو انه استخدم بق +ve skew

فقد مده الله اعرف هل فيه Violation
نكده ال hold وبنو

بن عاين ال hold وبنو
بن عاين ال hold وبنو

بن عاين ال hold وبنو
بن عاين ال hold وبنو

بن عاين ال hold وبنو
بن عاين ال hold وبنو

بن عاين ال hold وبنو
بن عاين ال hold وبنو

بن عاين ال hold وبنو
بن عاين ال hold وبنو

بن عاين ال hold وبنو
بن عاين ال hold وبنو

بن عاين ال hold وبنو
بن عاين ال hold وبنو

بن عاين ال hold وبنو
بن عاين ال hold وبنو

بن عاين ال hold وبنو
بن عاين ال hold وبنو

بن عاين ال hold وبنو
بن عاين ال hold وبنو

(3) ثالث حاجة ما درك ناخذ باله مني

مواد Critical Path دده بيكون اقول PATH

فيه Delay يعني ال DATA هتغير

ممكن قبل ال +ve edge بالظبط

البي هس في setup window

وهو بيحل Violation setup

How To fix setup

افكر دايماً مثالي البش هس اليبه قاله

لما كده بيحل انترينو في Cisco

(1) cell Driving بنات ال cell strength

يعني هزد سرعة يعني فعل ال logical Delay

فلاحق توصل قبل ال setup

(2) نرعبه مقولنا في مفتاح اليبه فانت

(2) Point نستخدم -ve skew

(3) جد ال critical path وحن فيه ال Registered

من اليبه هو وحبس

Pipeline

بنو ال حل دده هو ال RTL

وعاينه هو ال Latency

(4) اربع حاجه ما درك ناخذ باله مني

هو ال ال Analysis ال hold بقى

فالعداد

$$T_{hold} < T_{cq} + T_{logical}$$

فانت فصلك انه ال window بنات ال hold

تكونه مغيرة بتيت والله لوصل زيه

تغير بسرعة في ال RHS Term دده

تغير سرعة في القيت اليبه كانت مفروها

تخلص فانت لوض اليبه و لوضي

تضيف رقم او تقلال رقم هتعمل ايه

الانفس ال T hold قليل