

صورتی غایب است
Synthesis tool
Get the Netlist

Using Constraints ← Run-Timing

Translation Process

Technology-Dependent
Technology-Specific-gate-Netlist

Slide 1
نرمه مقولان
Optimization
using our Constraints

Synthesis = Translation + mapping + optimization

Read our RTL
Synthesis Translate it
into gate netlist
but not our Technology
with no Delays

G-Tech (Generic-Technology)
Gates

ندایق نشیل
gate
G-Tech
gate
Library
تاعنا
گاتس

خلاف
بقر
اغلی
یعی
أحوط

* Note: Constraints
Run time

Delays

always
gates
wires

Delay
جایی
وین

K-map optimization
format



Setup → Hold

Slide-Synthesis
Flow

Library-Definition ⇒ Standard format

Link-Library
Target-Library
Synthetic Library
3-variables

gates
Translation (Tech)

(2) Reading Designs

⇒ Read
analyze-elaborate
Read
Design

- Netlist
- (3) Reading Constraints
 - (4) Check Design option / width-mismatch (ex)
 - (5) Compile
 - (6) Reports
 - (7) Netlist
- Report Constraints

* Note :- Compile Ultra $\Rightarrow$ احسن و اعنف صدار Compile
 Design Environment-Constraints $\Rightarrow$ Constraints
 من اجابات خارجيه مش
 راحليه زعمه ان Set-Driving-cell
 دهته برده قدام.

Warnings متوقعش ان
 Errors بس اني يتوقف الدنيا

Library-Definitions


1. Standard-cell
 ① Combinational gates
 Driving-strengths $\leftarrow$ عتانه اقتراع
 Sequential Cells
 Edge triggered f.f.
 Clock-gating
 Power
2. Behavioral view
 DFT $\leftarrow$ ATPG

High-Capacitance Driving
 Synthesis's
 Gate-level-simulation
 Definition
 Netlist

Vital Library (Verilog Library)

* Rise-fall Transition - outputs
 T_{PHL} & T_{PLH} مدله خاصين
 T_{PLH} مختلفين وده فتره
 T_{PHL} & T_{PLH} مدله عتانه
 Input Output دار
 Rise-Transition
 Output دار

* Cell-inputs-Capacitance-load
 Input CAPS 30pF
 buffers




Definitions و cells و cells
 NetList و instantiation



Generation of cells و delays و File و Synthesis Tool
 Leakage Dynamic internal

Timing information و cells و Power و Area و Delay و Timing file
 Propagation Delay و rising time و Timing Analysis
 TPHL و TPLH و output و input و Propagation Delay
 Transition Time و Rising time و cell output-caps و Fan-out




STA optimization

Cell-inputs-caps load و output CAPS و input CAPS
 $30 = 10 + 10 + 10$ EX.



Delays و Propagation Delay



Propagation Delay و Transition Time و TPHL و TPLH و input Transition time و output Transition time
 gate و input و output و index 1 و index 2 و values

* انزاله بحسب مثال Synthesis ال 12 wires

ال Synthesis يعتمد على Zero wiring model

وہم ہذا بخدا بحمدہ اے اے سب شویہ ~ Timing

لا wireless مکرر PNR

اولاً اعلم انه في ال synthesis و wire modeling
 بس ارقام مكيه اوعه مش في نرجه ال Pn2

operation JJ *

Conditions

اجتماعنا انتم وانا في كل واحد منكم

Process $\leftarrow \begin{matrix} \bar{p} & V & t \\ & \downarrow & \\ & \text{Voltage} & \end{matrix} \rightarrow \text{Temperature}$

$$I \propto (V_{GS} - V_{th})^2$$

ثمة قلة بالنسبة لـ Voltage انه يمكن معرفة cells وحش واصل
بياد Voltage كامل يسبب الـ Voltage انه يمكن ان يوصى 0.1 فتلك
جارت فخلو من لاد $\downarrow$ VDD $\downarrow$ $\downarrow$ I_D و Delay حيزه

و مثلاً بالنسبة لـ A لو زادت الـ $\Delta H_{\text{activation}}$ إلى I هبطت وبرد
الـ Delay لـ cell هذا يعني قلت فال إمكانية تفاعل
مع عوامله الخارجية مثلاً لو فكرت في العوامل الداخلية في الـ Chl
يعني الحرارة تتأثر حش واحدة فصلا من قتل الـ Pro حرارة عالية وهكذا

Subject: Process و دمه جانب خاصه با د FAB و هو بهل - fabrics

مکمل بهل Deviation تأثیر علیه Parameters

ار Transistor وساعتها هیاثر علیه ار Current

و بالتایه هیاثر علیه ار Delay

تر به مثلاً ار Cap برار ار Vth هیز به داد Current یقل

داد Delay نیز به اول العکس .

• آنده د لو فقه حد به تر عوامله مکمل به تغییر و د خلوا ال cell

أحسن حابة او اوحش حابة الا و اعلم

فأنا يعتبر همل run علیه ار worst بهل param هیاثر و ا

بهت param نرودا ال Delay case VDD T1 P بهل

وهمل run علیه ار Best بهت param یقلوا

ار Delay case VDD T P بهل

التمایب run ار worst case For-Setup time

دایم به run ار best case For Hold time

والسین الحایه هتقو له لیه

الهم لوأنا قفلت Timing علیه کده یبق انا کده نرعه الفل

نویز هست بهل اساساً کله حایه متصل سوا بهت انا بهل او نرود

أنا بی لو لم یع ار worst و لا Best نرعه الفل

کده ار chip نرعه الفل .

• انا متغاین علیه tech. library . به 30 n


عندنا doc ده يعتبر فيه كل gates اللي في ال lib .
File

File ال Verilog بس عادة ايجنا بسنديش عليه
لو عايزين تقرأ أو تدر عليه شيء (gate) lib ال doc
ونشوف ال delay فيفتح ال lib على حوله

ال ab عامل بقى Complex نريه قلا زي Circuit
Cell

$$Y = XY + CB + AX$$

فقدت



ال ab على بقى ملحوظ كويسة بدل هيعمل And لو

ولا كده لو عايز ايجنا نجمعهم سوا

ونسيم And-or-invert (AOI)

أو قلا AO (AO)


فغالبا انت عندك كل ال Combination فده طبعا أحسن

صحيحة ال Delay وال Wiring بدل ما أجب كل حاجة لو

مختلفة رايًا ال synthesis بقى كده فأدعيه تدرى
Tool

د لوقه عذنا اکتس operation Condition (Corner operation)

عذنا File الله بيجي سرار Tab فرا اغلب بيتر Lib.
 دده فايل قدر تفحص و تشوف الله جواه فهو على حسب ار و Tool
 ار طاله دده هو هو ال Lib بهر ار energyation دده بنفشند
 لا Tool بتاعت Synopsys
 عه الا في الاثنين واحد.



For Best ← corner case, ff
 nominal operation ← TT
 For worst ← SS

فر العادي بنقل Run على ار ff و ار SS
 ال FF

فوق منه اکتس فايل على حسب ار Temp
 m40
 125

اجنا هتخدم ده داعيا

Subject :

مراجعة الـ library

في 21-line عندك (library library)

لأنه هو عادة يكون نفس

الـ file

الـ اسم ده بـ محتاج عشان نديك الـ Tool. فده بيستخدم

عشان نعرفه الـ Constraining

فقدنا شئ نتأكد إنه هو نفس الـ file

في 33-line ده بيعرفك الـ units الـ الـ هنستخدمها

line 42 (Cooperating-Conditions)

ده بيعتبر الـ PVT

في 45-line ده الـ operating-conditions

الـ هنستخدم بـ ده فـ الـ

في 43-line ← الـ R-factors ده بنستخدمها

Interpolation الـ

في 216-line ← wire-load-models

Zero
wire-load-models

الـ الـ الـ الـ الـ
model
الـ الـ الـ الـ الـ
عندك

الـ الـ الـ الـ الـ
الـ الـ الـ الـ الـ

الـ الـ الـ الـ الـ
الـ الـ الـ الـ الـ

Subject:

And 2x12M Line 16336 خلاصه

خلاصه کلیه اطلاعات عددی Cell دی

1) Area

2) Two-Pins Input CAPs

3) Delay Transition و Internal Power و

توضیح: طبق محاسبه تغییرات (Pin) input


A و B

طبق سؤالی همیشگی از تستین لازم می آید و موارد زیر می باشد:

1) Pin الی تغییرات؟

2) Symmetric

3) NAND



4) Transistors

همیشه از یک نوع

و مختلف و متوازن است

المان به یک نوع می باشد

5) Deviation

6) Fabrication

7) Line 16509

8) Fan-out max. CAPout

9) Tool - تکرار می شود و بعد از CAP

10) max-CAPout - تکرار می شود و بعد از