

Digital electronics

CDC & RDC

Eng/Ali Eltemsah

-CDC

-RDC

تعالى نبدأ مع بعض فى الجزء الأول

CDC:

خلينا نعرف الاول حاجتين واي الفرق بينهم CDC بس قبل منبدا نتكلم على ال


(1) Asynchronous clock

(2) Synchronous clock

الفرق بينهم يتلخص فى كلمه واحده وهو هل ال 2CLKS دول خارجين من نفس ال PLL ولا لا فلو خارجين من نفس ال Source يبقى كده الاتنين كلوكس بقوا synchronized غير كده بياشا يبقوا Asynchronezed تعالى بقى نشرح معناهم واحده

بنقول على ال synch clks لو كان فيه phase relationship between the edges بمعنى ان لو كان فيه علاقه ثابتة بين ال 2 edges والعلاقه دي ثابتة مبيتغيرش يبقى هم كده probably synchronized وياين ليه دلوقتى انا فولت احتمال لان اهم شرط بياشا الاتنين زي مقولنا يكونوا خارجين من نفس ال source

Ex:




لو جينا بصينا على العلاقه بين ال 2edges بتوع الاتنين كلوكس هتلاقى ثابتين ب 5 وفيه Integer ratio between them يبقى كده احتمال يكونوا الاتنين synchronized ده بناء زي مقولنا هل الاتنين ليهم نفس ال source يعني خارجين من نفس ال pll او نفس ال crystal oscillator فلو هم فعلا كده يبقوا Asynchronezed غير كده يبقوا synchronized

شويه ملاحظات البشهندس اتكلم عليهم

(1) هل لو عندنا 2pll ليهم نفس المواصفات ونفس كل حاجه واستخدما الاولانى عشان نطلع منه CLK1 والثاني نطلع منه CLK2 هل كده سينكرونيزد ولا لا؟ الاجابه لا طب ليه مهم الاتنين ليهم نفس المواصفات الفكرة انهم هيتعاملوا فى different environment وبالتالي كده هم مختلفين

(2) طب سؤال كمان هو ليه لو مختلفين ده Asynchronezed? برده هتقولى افرض ليهم نفس ال phase difference and phase relationship between the edges? زي المثال الي فوق كده الفكرة نفترض تمام ليهم نفس كل حاجه افرض ان ال pll طفيهاهم وجينا نشغلهم ثاني هل انت ضامن بياشا انهم هيطلعوا زي المرة الي فاتت؟ فى الحقيقه لا مش ضامن عشان كده بنقول لو الاتنين مختلفين فى السورس وليهم نفس ال phase difference and phase relationship برده Asynchronezed بس كده

(3) اكيد انت بتسال سؤال دلوقتى طب ليه لو الاتنين ليهم نفس السورس يبقى synchronized عادي؟ الفكرة برده لو عندك كلوك وعملت منها كلوك كمان باستخدام الكلوك ديفيدر كده فياهاش لو جينا طفيها ال pll الي مشغلين بيه الكلوك الاساسيه الي عملنا منها الكلوك الي خارجه من الديفيدر وحصل ان ال pll غير ال phase بتاعته ده هيسمع فى الاتنين عادي لان انت عندك واحده طالعه من الثانيه فلو الاصليه دي اتاخرت او حصل فيها اي شيفت هتسمع عادي فى generated الي



تعالى نأخذ مثال على ال setup بناء على المثال الي فوق ده فلو قولنا ان ال flipflop الاولاني هيعمل launch data at edge (5) , the the next flipflop will captured the data at 13.5 and ال الفرق ده كانوا كافين ان الداتا توصل قبل ال setup window تعالى بقى نرح لثاني ايدج First flipflop will launch data at the edge (18) and the seconed flipflop will captured the data at the edge 23.5 so the diff is 5.2 وبكده هتلاقي الدورة الواحدة قلت اكنك بالظبط حصل -ve skew فتهلاقي الداتا احتمال كبير تتغير في ال setup window for the seconed flipflop وده كده لو حصل ال flipflop الثاني هيشخ في metastability وبرده ممكن يحصلك كمان hold vilation فكل ده ليه كل ده بسبب ان ال flipflop الثاني عمل capturing for data عمل ال flipflop الثاني عمل capturing for data عمل ال flipflop الثاني عمل capturing for data with different clock and difference phase and the 2 clocks are not synchronized في الحقيقة المشاكل كتيرة تعالى نتكلم عليها سوا


(1) High Clk_to_Q delay

بعد شويه حسابات كده ودي الصراحه جايه من حاجات ادفانسد ممكن اشرحهالك بس مش دلوقتي خيلنا نركز بس في الي اتقال في السيشن ولو عندك دماغ للمزيد قولي (: المهم بعد شويه حسابات كده اتضح ان ال FF الي دخل في Metastability هيطلع منها ويحصله settle على ال correct value or ال incorrect value بعد وقت طويل فكدده اكن ال TC2Q زاد لان الوقت الي احتاجته عشان اعمل سيتلينج على القيمه بتاعتي سواء صح او غلط زاد وبالتالي ده هياثر على ال Setup and hold analysis لان المعادلتين حرفيا داخل فيهم ال tc2q فكدده دي اول مشكله بياشا

(2) Establishing of a short circuit path between supply and ground

What happened if the setup or hold time not met ?

- A meet setup and hold
- B violate setup
- C gross violate setup
- D violate hold
- E meet setup and hold



زي ميو باين دلوقتي ان ال q في حاله C or D دخل في Metastability وبالتالي ال output هيتأخر عن الطبيعي فده بيخلي الوقت الي ال transition بيحصل فيه بيكون كبير ولو فاكر من سيشن الباور قولنا ان طول ماالترانزيشن ده بيحصل وطول مالوقت بتاع الترانزيشن ده بيطول طول مهتلاقي ان الوقت الي هيكون فيه ال 2transistors on هيكون كبير طول مهتلاقي فيه Path between the vdd and ground طول مهتلاقي ان فيه short circuit power consumed فدي كده ثاني مشكله عندك بتسببها ال Metastability وهو زياده وقت الترانزيشن وبالتالي زياده الشورت سيركيت باور .


(3) Propagation of different values at the same time

ده هتلاقيه بيحصل نتيجته ان ال flipflop دخل في metastability وبالتالي هياخد وقت كبير لحد ميحصله settling على القيمه سواء صح او غلط وينسبه 95% هيجصله على القيمه الصح المهم نتيجته الوقت الطويل ده ونتيجته ان ال flipflop ده متوصل بكذا paths فتهلاقي ان فيه path هيعمل capturing للداتا الصح وواحد هيعمل capturing للداتا الغلط تعالى نرسم واوريك قصدي



Probability of Metastability

- **Aperture time:** it is the time around clock edge data must be stable



$$T_a = T_{setup} + T_{hold}$$

- Probability of Metastability (M_s) is the probability that the asynchronous input edge occurs in the aperture window (T_a)

$$P(M_s) = \frac{T_a}{T_c} = T_a f_c$$

- Assume the asynchronous input changes once per second

- Probability of M_s per second = probability of failure per second = Failure Rate = $P(M_s)$

- If the asynchronous input changes at a rate of f_{in} (i.e., f_{in} times per second)

- Probability of failure per second = Failure Rate (FR) = $T_a f_c f_{in}$

- Failure happens (on average) every $1/FR$

- Called mean time between failures (MTBF) = $MTBF = \frac{1}{FR} = \frac{1}{T_a f_c f_{in}}$ 2 FF. بت M_s $\downarrow$ M_s stability


- Example : (Assume $f_c = 1GHz$, $f_{in} = 100MHz$, $T_a = 10p$)

- $P(M_s) = f_c T_a = 0.01 \Rightarrow FR = f_{in} f_c T_a = 1 \text{ M/s} \Rightarrow MTBF = 1/FR = 1 \mu s$

دیس M_s دیر

بس کده ده الاستنتاج الملزمه شارحه نفسها يباشا المهم بس انا عاوز ال MTBF يكون كبير اوي لانه لو ب Infinity مثلا ده معناه ان نادرا مهيحصل failier اساسا. تعالى بقى نشوف الحلول والتيكنيكس الي قولنا هندور عليها عشان نحاول نتجنب اضرار الميتاستابيليتي

Bit synchronization techniques (1)



ال Technique ده بستخدمه عشان اعمل سينكوريزيون ل single bit only وحت تحتها كذا خط هعمل سينكوريزيون ل bit دي من domain شغال ب CLK1 ل domain شغال ب CLK2 طب تعالى بقى نشرح واحده واحده اي الي بيحصل


الفليفلوب رقم 1 هيبعت لفليفلوب رقم 2 وبالتالي 2 هيشخ في ميتاستابيليتي زي مشرنا فوق وهياخد وقت كبير عقبال ميثبت على القيمة الصح او القيمة الغلط وقولنا بنسبه 95% في الميه هيبصل اثبات على القيمة الصح بس هياخد وقت المهم هتلاقي ان 3 ادى سماحيه ل 2 مده cycle كامله احنا قولنا 2 محتاج وقت كبير احنا قولنا خلاص هنسبله كلوك كامله يعم فيعتبر 3 بيوصل القيمة النضيفه الي 2 هيثبت عندها ل 4 الي هو السيستم بتاعي يعني فكد هيعتبر انا حافظت على 4 الي هو السيستم بتاعي من مشاكل الميتاستابيليتي التلاته الي اتكلمنا عنهم فوق

اهم ملاحظه بقى اوعى تحط اي لوجيك بين 2 وتلاته والا كده يعتبر معملناش اي حاجه ورجعنا زي مكنا , طب هيبصل اي لو cycle كامله مش مكفيه ؟ اغلب الاوقات هتلاقي ان cycle كامله مكفيه لكن في السرعات العاليه اوي هتلاقي الموضوع محتاج كمان cycle فساتها هنزود ال number of stages الي هو عدد ال flipflops بدل اتين هنخليه تلاته وهكذا وخيلنا نقول كلمه حلوه لازم ناخذ بالنا منها

The more flops in series the more time you provide the signal to be stable but you pay latency for your system library provides special flipflops that have the ability to overcome and come out the metastability faster than the normal flipflops (Meta hardened flops)

كمان ملاحظه احنا مينمئش الميتاستابيليتي احنا بس بنحاول نمفع تأثيرها علينا وده عشان نزود ال MTBF قولنا من مشاكل ال CDC هو ال METASTABILITY وكل ده كنا بنحاول نعرف مشاكل الميتا وعرفنا ازاي نعملها Isolation ده بالنسبه لبنيته بس طبعا فيه مشاكل ثاني ل CDC

Data Incoherence (2)




المشكله دي بتحصل لو انا عاوز انقل Bus of data from one domain to another one فالمشكله هنا ان لو ال Bus الي بيعته ده نتيجته ال Routing delay بتاع كل FF ونتيجته كمان ان كل FF منفرش هيطلع من الميتاستابيليتي امتى هتلاقي فيه منهم طلع بدري وفيه منهم طلع متاخر فبتلاقي ان الوقت المختلف ده لكل سينكرونيذر ان الداتا هتوصل مختلفه يعني مثلا لو ال bus المفروض يطلع 1011 هتلاقيه ممكن يطلع 1001 فانت كده هتلاقي ان ال Bus وقع منك فدي كده مشكله وعاوزين نحلها وفي الحقيقه دي ليها اربع حلول وفيه حلين شبه بعض فهنقول 3

Gray coding technique (1)

من ضمن الحلول اني استخدم ال gray coding وده تيكنيك بيبضمن ان لو عندي bus كامل هلاقي single bit changes وبالتالي لو حصل التغير ده فبتلاقي ان مفيش غير برانش واحد بس هو الي حصله تغيير والسينكرونيذر بتوعه هم الي اشتغلوا والباقي ثابت بياشا فخلاص اوصل بقى وقت متوصل بس في الحقيقه الطريقه دي مش عمليه اوي غير لو انا الي بعمل generation فتمام هعمله بالترتيب بحيث ان مفيش غير بيت واحد بس الي تغيير زي محصل في ال فايغو كده بس الفكرة بقى ان الداتا الي جايه دي جايه random وبالتالي عمرك متقدر تضمن ان 1bit هي الي هتتغير فلازم الحاجه الي هتتبع دي تكون deterministic

Enable the Based Synchronization method (2)

الفكرة هنا اني بدل مكنت بستعمل D_FF وال Crossing كان بيحصل على الدات على طول قولنا لا احنا هنستعمل Enable D_FF والي هيتحكملي انا اعمل capturing للداتا دي هو الاينابل وبما انها دي Single bit اقدر استخدملها السينكرونيزر العادي الي استخدمناه قبل كده فالي هيجصل كالتالي اول مالداتا تتغير من domain 1 ال Enable هيترفع ب 1 فبالنسبة ل domain 2 هو ملهوش دعوة الداتا اتغيرت امتى طول مالاينابل ب 0 لان طول مهو ب 0 انا مش هأخذ اي حاجة على الاسلاك الي متوصله بينهم المهم بقى الاينابل هتعدى على السينكرونيزر فعقبال متخرج وتنشيت هيعدي اتنين كلوك سايكل وبالتالي انا كده سايب للداتا حرفيا اتنين كلوك سايكل فأكيد هيكونوا وصلوا بالسلامة الناحية الثانية وبالتالي اقدر دلوقتي اعمل capturing للداتا وبس كده المهم الطريقة تنفع في حالة واحدة بس وهي اني انقل داتا من البطئ للسريع غير كده نو





Synch Mux method (3)

الطريقة دي زي الطريقة الي فوق الفكرة بس بدل ماستعمل EnableFF هنعط بس ال MUX بداله والطريقة دي هي الي هنستخدمها لان ال timing بتاع ال EnabledFF اوحش

Ready acknowledge Handshaking synchronization method (4)


في الطريقة دي بقى بنستخدمها عشان نضمن فعلا ان الداتا وصلت للدومين الثاني لان الاينابل ممكن يثبت قولنا بنسبه 95% على القيمة الغلط فساتعنا هعرف منين انه مخدش الداتا والاينابل مترفعش فقولنا خلاص يباشا احنا دلوقتي هنفترض مثلا ان B هو الي عاوز بيعت داتا فهو هيبعت في الاول REQ ويعدي على 2dff synchronizers ل A وانا ضامن ان الداتا هتفضل ثابتة عادي حتى مع اختلاف الروتينج و B هيفضل مثبت الداتا دي على ال BUS لحد ميصمن ان A استلم منه الداتا دي طب هيعرف منين هيعرف عن طريق ان لازم A يرد ب ACK ف B اول ميلاقي الرد ده جاله يقدر يغير الداتا عادي فكداه يعتبر حرفيا قعدت 4Cycles مثبت الداتا فكداه بعت وضمنت انها وصلت صح وبعدها غيرت الداتا بس عيب حاجة زي كده هي latency حرفيا كبيرة جدا
ملحوظة ممكن اوفر اللوجيك الي هيعمل ال Ack وارجعها على طول هوريك في رسمه هرسمها لك تحت






Data Loss (3)

المشكلة الأخيرة بقى نتيجة ال CDC هي ال Data loss المشكلة دي بتحصل بس نتيجة ان انا بيعت من domain سريع ل domain ابطئ تعالى نبينها بالسومات
اول مثال هنا من الابطأ للأسرع



في المثال دع مفيش اي فقدان للداتا ده يعتبر ان A الابطأ ببيغير داتا من 1 ل 0 كل كلوك كبيرة الي هي يعتبر 5 تقريبا من الصغيرة وبالتالي مفيش اي Loss حصل بالعكس ده B اسرع من A فهو قاعد متمزج دلوقتي وعمال ياخد نفس الداتا اكنه oversampling تعالى بقى نعكس عشان نشوف الفرق

تاني مثال من الاسرع لالابطأ



فهننخل هنا ان A بقى هو الاسرع و B هو الابطأ و a ببيغير الداتا بتاعته كل cycle فحرفيا b بطن اوي كل يعتبر 3 كلوك بيقدر يشوف داتا فتهلاقيه بيوقع اتنين فكد هفهمنا ليه من الاسرع لالابطأ فيه داتا راحت ووقعت مني وطبعا حل حاجة زي كده هو FIFO والبشمةهندس شرحه بالتفصيل هبقى أحاول اكنهولكم برده لوحده

RDC:

ال problem مع ال **asynchronous reset** مش في ال assertion ، بالعكس ال assertion ينفع بييجي في أي وقت ومش فارق لأنه كده كده هيحط السيستم كله في حالة (0) regardless ال clock جايه امتى. لكن المشكلة الحقيقية بتظهر في لحظة ال **de-assertion**: لو ال reset اترفع قريب من edge ومش متراعي فيه ال **recovery time**، ساعاتها ال flos ممكن تدخل في حالة **metastability** وتبوظلك ال system behavior. علشان نحل الموضوع ده، بنخلي ال **de-assertion** يتعمل بشكل synchronized ، وده عن طريق حاجة اسمها **reset synchronizer**. ال idea إنه بيمرر ال reset (أو أكثر) flip-flops مربوطين بال clock أول stage يمسك ال signal، والثاني يضمن إنها stable قبل ما تتوزع لباقي الديزاين. النتيجة إن ال reset بيرجع (de-assert) بشكل aligned مع ال clock، وبالتالي نتجنب مشاكل ال metastability ونضمن system stable بعد ما يخرج من حالة ال reset.

