Лабораторная работа №2	Б05	2022
Моделирование схем в Verilog	Рощина Надежда Романовна	

2 Цель работы

Построение кэша и моделирование системы "процессор-кэш-память" на языке описания Verilog

3 Инструментарий

Моделирование системы – Verilog

Компиляция и симуляция – на локальной машине (macOS) с использованием компилятора и симулятора Icarus Verilog 11 (stable)

4 Формулировка задачи из условия

Имеется следующее определение глобальных переменных и функций:

```
#define M 64
#define N 60
#define K 32
int8 a[M][K];
int16 b[K][N];
int32 c[M][N];
void mmul()
  int8 *pa = a;
  int32 *pc = c;
  for (int y = 0; y < M; y++)
     for (int x = 0; x < N; x++)
        int16 *pb = b;
        int32 \ s = 0;
        \  \  \, \textbf{for}\  \  \, (\,\textbf{int}\  \  \, k\,=\,0\,;\  \  \, k\,<\,K;\  \  \, k++)
          s += pa[k] * pb[x];
          pb += N;
        pc[x] = s;
     }
     pa += K;
     pc += N;
}
```

Сложение, инициализация переменных и переход на новую итерацию цикла, выход из функции занимают 1 такт. Умножение - 5 тактов. Обращение к памяти вида pc[x] считается за одну команду. Массивы последовательно хранятся в памяти, и первый из них начинается с 0. Все локальные переменные лежат в регистрах процессора. По моделируемой шине происходит только обмен данными (не командами).

Определить:

- 1. процент попаданий (число попаданий к общему числу обращений) для кэша
- 2. общее время (в тактах), затраченное на выполнение этой функции.

5 Вычисление недостающих параметров системы

Известные нам параметры:

- 1. $mem\ size = 512\ Kbytes = 2^{19}\ bytes$
- 2. $cache\ line\ size = 16\ bytes$
- 3. $cache\ line\ count = 64$
- $4. \ cache_way=2$
- 5. $cache\ tag\ size = 10\ bits$
- $6. \ data1 \ bus \ size = 16 \ bits$
- 7. data2 bus size = 16 bits

Поскольку общий размер памяти $mem_size = 512~Kbytes = 2^{19}~bytes$, а минимальный адресуемый учаток памяти — 1 byte, общая длина адреса будет равняться $cache_addr_size = log_2(2^{19})~bits = 19~bits$

Порция кэшируемой памяти $cache_line_size = 16\ bytes$, поэтому при интерпретации адреса кэшем смещение $cache_offset_size = log_2(16) = 4\ bits$

Cootbetctbehho, $cache_set_size = cache_line_size - cache_tag_size - cache_offset_size = 19 - 10 - 4 \ bits = 5 \ bits$

Поскольку размер одного блока $cache_way=2$, a $cache_line_count=64$, то $cache_sets_count=\frac{cache_line_count}{cache_way}=32$

Размер полезной памяти к
эша $cache_size = cache_line_count \cdot cache_line_size = 64 \cdot 16 \ bytes = 1 \ Kbyte$

По шине A1 за один такт передаются $cache_tag_size+cache_set_size=15\ bits$ или $cache_offset_size=4\ bits$, поэтому $addr1_bus_size=15\ bits$

По A2 за такт передаются $cache_tag_size + cache_set_size = 15 \ bits,$ $addr2 \ bus \ size = 15 \ bits$

C1 должна принимать значения команд в диапазоне 0-7, поэтому $ctr1_bus_size = log_2(8) = 3 \ bits$

C2 должна принимать значения команд в диапазоне 0 – 3, поэтому $ctr2_bus_size = log_2(4) = 2\ bits$

Вычисленные параметры:

- 1. $cache \ addr \ size = 19 \ bits$
- 2. $cache \ offset \ size = 4 \ bits$
- 3. $cache \ set \ size = 5 \ bits$
- 4. cache sets count = 32
- 5. $cache_size = 1 \ Kbyte$
- $6. \ addr1 \ bus \ size = 15 \ bits$
- 7. addr2 bus size = 15 bits
- 8. ctr1 bus size = 3 bits
- $9. \ ctr2 \ bus \ size = 2 \ bits$

6 Аналитическое решение задачи

Сначала определим последовательность адресов памяти, к которым будет обращаться наша программа при исполнении

```
M = 64
K = 32
N = 60
# matrix sizes in the memory
\# elements of a take sizeof(int8) = 1 by te
\# elements of b - size of(int 16) = 2 bytes
\# elements of c - size of (int 32) = 4 bytes
size \quad a = M * K * 1
size b = K * N * 2
size c = M * N * 4
# determining the sequence of memory addresses that we access in the function
mem access stack = list()
pa = 0 # a data begins right at the 0 address
pc = size \ a + size \ b \ \# c \ data \ begins \ right \ after \ all \ a \ and \ b \ data
for y in range(M):
    for x in range(N):
        pb = size a # b data begins right after all a data
         for k in range(K):
             \# \ accessing \ pa/k/ = [pa + k]
             mem access stack.append(pa + 1 * k)
             \# \ accessing \ pb[x] = [pb + 2x, \ pb + 2x + 1]
             for i in range (2):
                 mem\_access\_stack.append(pb + 2 * x + i)
             pb += 2 * N # moving pb pointer to N sets of 2 bytes
         \# \ accessing \ pc[x] = [pc + 4x, \ldots, pc + 4x + 3]
         for i in range (4):
             mem access stack.append (pc +4 * x + i)
    pa \leftarrow K * 1 # moving pa pointer to K sets of 1 byte
    pc += N * 4
                    # moving pc pointer to N sets of 4 bytes
```

Теперь будем моделировать работу кэша, не запоминая самих значений, а лишь поддерживая актуальность данных

Заметим, что для оценки числа попаданий нам не нужно разделять запросы на чтение и запись, поскольку и чтение, запись в любом случае подтягивают значение из памяти в кэш, и содержание кэша не зависит от типа обращения

```
# modeling cache system
# we will remember the state of cache line (valid, dirty),
# but won't fetch and store the data itself
```

```
# parsing memory adress
def parse address(x):
    \# x = [b \ 18 : b \ 0]
    tag = x >> 9 # [b 18 : b 9]
    index = (x >> 4) \% 32  # [b 8 : b 4]
    offset = x \% 16 \# [b 3 : b 0]
    return tag, index, offset
# cache consists of 32 sets of two cache lines
# cache[x][i] - i-th cahce line of x-th set in format [valid, dirty, tag]
cache = [[[False, False, None], [False, False, None]] for i in range (32)]
# returns True if data of xth adress is in cache
# fetches data of xth address to cache and returns False otherwise
import copy
def get x(x):
    tag, index, offset = parse address(x)
    for i in range (2):
         if \operatorname{cache}[\operatorname{index}][i][0] = \operatorname{True} and \operatorname{cache}[\operatorname{index}][i][2] = \operatorname{tag}:
             return True
    # if xth adress line is not in cache,
    \# we need to fetch it to cache [index][0]
    \# and replace cache[index][1] with previous value
    \# of cache [index][0], if it was valid
    if cache[index][0][0] = False:
         cache [index][0] = [True, False, tag]
         cache[index][1] = copy.deepcopy(cache[index][0])
         cache[index][0] = [True, False, tag]
    return False
# any time we access some address in memory, we first search it in cache
# here we model the cache and count the number of hits to the cache
hits = 0
total = len(mem access stack)
for x in mem access stack:
    if get x(x):
         hits += 1
print("hits rate: {:.2\%}".format(hits/total))
  Результат работы программы:
hits rate: 93.89%
```

Теперь посчитаем общее число тактов. Для этого отдельно посчитаем время, затраченное на работу с памятью, и время, потраченное на итерацию циклов, обновление значений локальных переменных и т.п.

Для оценки времени на работу с памятью опять же промоделируем работу кэша, не запоминая конкретных значений, но будем разделять запросы на чтение и на запись, так как нам нужно учитывать время проталкивания в память вытесненных из кэша измененных данных.

```
# returns time needed to read the data of xth adress line is in cache
def get_time_read_x(x):
    tag, index, offset = parse_address(x)
    # number of bytes we are reading (1 for matrix a, 2 for b, 4 for c)
```

```
responce time = 0
    if x < size a:
        responce\_time = 1
    elif x < size a + size b:
        responce time = 2
    else:
        responce time = 4
    for i in range (2):
        if cache[index][i][0] = True and cache[index][i][2] = tag:
            \# if x is in cance, we immedeatly return the value
            return 6 + response time
    # if xth adress line is not in cache,
    # we need to fetch it to cache[index][0]
    \# in case cache [index][0] is not valid, we'll write x there
    if cache [index] [0][0] = False:
        cache[index][0] = [True, False, tag]
        {\bf return} \ 4 + 100 + {\bf responce\_time}
        # 4 for searching in cahce and 100 for fetching from memory
    # otherwise if cache [index][0] is valid,
    \# we'll replace cance[index][1] with it
    else:
        res\ time = 4 + 100 + response\ time
        \# 4 for searching in cahee and 100 for fetching from memory
        \# if \ cahce[index]/1 is valid and dirty,
        # we need to push it to memory
        if cache[index][1][0] = True and cache[index][1][1] = True:
            res_time += 100 # moving cache[index][1] to memoty
        cache[index][1] = copy.deepcopy(cache[index][0])
        cache[index][0] = [True, False, tag]
        return res time
# returns time needed to read the data of xth adress line is in cache
def get time write x(x):
    tag, index, offset = parse address(x)
    \# number of bytes we are writing (1 for matrix a, 2 for b, 4 for c)
    responce time = 0
    if x < size a:
        responce time = 1
    elif x < size a + size b:
        responce time = 2
    else:
        responce time = 4
    for i in range (2):
        if cache [index][i][0] = True and cache [index][i][2] = tag:
            cache[index][i][1] = True
            \# if x is in cance,
            \# we replace it with new value and mark as dirty
            return 6 + responce time
```

```
\# otherwise we need to fetch x to cache first, and then replace it,
    \# but we shouldn't add 6 clock tics to result
     res time = get time read x(x)
     get time write x(x) # marking as dirty
     return res time + responce time
res clk = 0
\# adding all time to access the memory/cache
for x in mem access stack:
     if x < size a + size b:
         \# accessing a or b to read data
          res clk += get time read x(x)
     else:
          \# accessing c to write data
          res clk += get time write x(x)
print("memory_access_time:", res clk)
                \# initialize pa, pc
res clk += 2
for y in range(M):
                        \# new loop iteration, y \neq 1 (add \mathscr{E} assign)
     res clk += 3
     for x in range (N):
                             # new loop iteration
          res clk += 1
          \text{res } \text{clk} \; + = \; 2 \qquad \# \; \textit{initialize} \; \; \textit{pb} \; , \; \; s
          for k in range(K):
               res clk += 6
               \# multiplication and addition in s \neq pa/k + pb/x
               \operatorname{res} \ \operatorname{clk} \ += \ 1 \qquad \# \ addition \ in \ pb \ += \ N
     \text{res } \text{clk} \ + = \ 2 \qquad \# \ \textit{addition} \ \textit{in} \ \textit{pa} \ + = \ \textit{K}, \ \textit{pc} \ + = \ \textit{N}
res clk += 1 \# exit function
print("total_time:", res clk)
   Результат работы программы:
memory access time: 5455908
total time: 6327911
```

7 Моделирование заданной системы на Verilog

Главные составные элементы нашей схемы — модули памяти (mem), кэша (cache) и процессора (cpu). Они сообщаются между собой с помощью проводов адресов, команд и данных, также используются дополнительные провода сброса значений.

7.1 Шины адресов, данных и команд

Шины C1, C2, D1 и D2 используются для сообщения между разными модулями и имеют тип inout. Владение шиной определяется битом control, в каждый момент времени ровно один из двух модулей владеет шиной.

Присвоение значения происходит через регистры, по типу

```
reg control1;
reg[CTR1_BUS_SIZE - 1: 0] cmd1;
assign C1 = control1 ? cmd1 : 2'bzz;
```

при столкновении значений на проводе выигрывает более сильный сигнал, не в высокоимпедансном состоянии, то есть тот, у которого в данный момент контроль.

Адресные шины A1 и A2 всегда передают адрес сверху вниз, то есть от CPU к cache и от cache к mem; в их использовании не возникает столкновения сигналов разной силы.

7.2 M DUMP, C DUMP, RESET

В момент начала работы программы, а также в любой другой момент, когда нужно сбросить всю оперативную память, кэш, или и то и другое, используются специальные входы. При установке $C_DUMP=1$ на следующем такте сбрасывается все значение кэша; пи установке $M_DUMP=1$ все данные памяти сбрасываются и инициализируются заново, с помощью алгоритма с использованием случайных чисел (описанного в техническом задании).

7.3 Memory

Память представляет собой статический массив из 2^{19} 8-битных регистров. Они адресуются последовательными индексами от 0 до $2^{19}-1$.

При запросе на чтение или запись нам нужно пройтись по 1-байтным блокам и при очередном такте процессора отправлять на шину D2 новую пару байт. И чтение, и запись происходят последовательно, в порядке увеличения абсолютного адреса. 1 такт уходит на чтение команды и адреса, 8 - на последующие чтение/запись, еще 91 мы искусственно ждем, чтобы смоделировать долгий доступ к памяти.

Этот фрагмент кода считывает данные с шины D2 и записывает в память; аналогичный внешний цикл используется для чтения из памяти.

```
for (reg [CACHE_OFFSET_SIZE - 1:0] offset = 4'b0000; offset < 4'b1111; offset++) begin
if (offset [0] == 0) begin
     @(posedge(CLK));
    data[{A2[ADDR2_BUS_SIZE - 1: 0], offset}] = D2[15:8];
end
if (offset [0] == 1) begin
    data[{A2[ADDR2_BUS_SIZE - 1: 0], offset}] = D2[7:0];
end
end</pre>
```

7.4 Cache

Это самая сложная часть системы, так как она взаимодействует и с памятью, и с процессором. Исходно шиной команд C1 владеет процессор, а шиной C2 — кэш. Как только от процессора поступает запрос, владение C1 переходит к кэшу и возвращается к процессору только после передачи выполнения всей команды. Если оказалось, что запрос попал мимо кэша, либо ему нужно обновить какие-то данные после записи, то кэш посылает соответсвующую команду в память, и владение C2 переходит к mem. То есть, в любой момент времени контроль над шинами команд может быть одним из следующих:

```
(1:cpu, 2:cache); (1:cache, 2:cache); (1:cache, 2:mem)
```

7.4.1 cache hit

Пусть в кэш поступил запрос на чтение некоторого участка памяти (tag, set) (предполагаем, что запросов, пересекающих границу кэш-блока в 16 байт, нет). Сначала нужно проверить, есть ли нужные нам данные в кэше: пример соответствующего кода для команды C1 READ86

```
// writing data to d1 bus 
 if (C1 == C1_READ8) begin 
    @(posedge CLK) 
    data1_0 = data[CACHE_WAY * set][offset +: 8]; end
```

7.4.2 cache miss

Если соответствующего участка данных нет в кэше, то его нужно в кэш поднять. Мы будем фетчить новый участок данных на первую (их двух) линию блока, соответствующего set. Однако для этого может потребоваться выгрузить в оперативную память какие-то старые значения из кэша.

Обозначим $line_1$, $line_2$ – две кэш-линии нашего блока.

- $1.\ valid(line_1) == false$ ничего делать не нужно, так как мы сразу можем загрузить значение из $mem\ B\ line_1$
- $2. \ valid(line_2) == false||(valid(line_2) == true\&\&dirty(line_2 == false$ значение второй линии либо невалидно, либо не отличается от уже записанного в оперативной памяти. Значит, ничего выгружать не придется, и достаточно будет скопировать содержимое первой линии во вторую:

$$data[CACHE \ WAY*set+1] = data[CACHE \ WAY*set]$$

 $3.\ valid(line_2) == false||(valid(line_2) == true\&\&dirty(line_2) == true$ Это самый медленный случай.

Сначала выгрузим вторую линюю в память:

```
cmd2 = C2 WRITE LINE;
address2 [ADDR2 BUS SIZE -1:0] = {data [CACHE WAY * set +1] [cache line len -3: cache
@(posedge CLK)
// giving control to mem
control2 = 0;
// sending data to mem
for (reg [CACHE OFFSET SIZE - 1:0] offset = 4'b0000; offset < 4'b1111; offset++) begin
    if (offset [0] = 0) begin
        @(posedge(CLK));
        data2 1 = data [CACHE WAY * set + 1] [CACHE LINE SIZE * 8 + offset -: 8];
    end
    if (offset [0] == 1) begin
        data2 0 = data [CACHE WAY * set + 1] [CACHE LINE SIZE * 8 + offset -: 8];
    end
end
// regaining control
control2 = 1;
```

А только потом скопируем предыдущее значение первой линии во вторую.

После этого заберем из памяти нужные нам данные на первую линюю и ответим на запрос. Мы 1 такт читали команду, еще 2 – адрес, и еще 3 простояли, чтобы прождать ровно 6 тактов перед началом успешного ответа.

Если запрос в кэш не попал, то дополнительно надо простоять еще всего 1 такт.

Также кэш подсчитывает общее число попаданий и промахов при обращении к нему.

7.5 CPU

У процессора как такового нет собственной функциональности. В него лишь встроен код, эмулирующий задачу.

- 8 Воспроизведение задачи на Verilog
- 9 Сравнение полученных результатов

: (

10 Листинг кода

```
'include "memory.sv"
  'include "cache.sv"
  'include "cpu.sv"
  'timescale 1ns/1ps
 module tb #(parameter
                      ADDR1 BUS SIZE = 15,
                      DATA1 BUS SIZE = 16,
                      CTR1 BUS SIZE = 3,
                      ADDR2 BUS SIZE = 15,
                      DATA2 BUS SIZE = 16,
                      CTR2_BUS_SIZE = 2,
                      SEED = 225526
  );
\mathbf{typedef\ enum\ reg\ [CTR2\_BUS\_SIZE\ -\ 1:\ 0]\ \{\ C2\_NOP\ =\ 2\ `b00\ , \_C2\_RESPONSE\_=\_2\ `b01\ ,\ C2\_READ\_LIBONSE\_=\_2\ `b01\ ,\ C3\_READ\_LIBONSE\_=\_2\ `b
 typedef enum reg [CTR1 BUS SIZE -1: 0] {C1 NOP =3'b000, C1 READ8, 3'b001, C1 READ16 =
  reg clk = 0;
  always \#1 clk = ^{\sim} clk;
 always #100 begin
       $display("[%0t]_time", $time);
  wire m dump;
  wire c_dump;
  wire reset;
  wire [ADDR1 BUS SIZE -1:0] a1;
  wire [DATA1\_BUS\_SIZE - 1 : 0] d1;
  wire [CTR1\_BUS\_SIZE - 1 : 0] c1;
  wire [ADDR2 BUS SIZE -1:0] a2;
  wire [DATA2 BUS SIZE - 1 : 0] d2;
  wire [CTR2 BUS SIZE - 1 : 0] c2;
mem mem (.CLK(clk), .M DUMP(m dump), .RESET(reset), .A2(a2), .D2(d2), .C2(c2));
 cache \ cache \ (.CLK(clk), \ .C\_DUMP(c\_dump), \ .RESET(reset), \ .A1(a1), \ .D1(d1), \ .C1(c1), \ .A2(a1), \ .D1(d1), 
 cpu cpu (.CLK(clk), .A1(a1), .D1(d1), .C1(c1));
 endmodule
```

```
module cpu #(parameter
          ADDR1_BUS_SIZE = 15, // bits
          CACHE ADDR SIZE = 19, // bits
          CACHE\_TAG\_SIZE = 10, // bits
          CACHE\_SET\_SIZE = 5, // bits
          CACHE_OFFSET_SIZE = 4 // bits
) (
          input CLK,
          input [ADDR1_BUS_SIZE - 1 : 0] A1,
          inout [DATA1_BUS_SIZE - 1 : 0] D1,
          inout [CTR1 BUS SIZE - 1 : 0] C1
);
// bit controlling a1/d1/c1 buses
reg control1;
// command that we write to c1 bus
reg[CTR1 BUS\_SIZE - 1: 0] cmd1;
assign C1 = control1 ? cmd1 : 2'bzz;
//_address_that_we_write_to_a1
reg_[CACHE ADDR SIZE_-_1:_0]_address1;
//_data_that_we_read/write_from/to_d1_bus
reg[7:0]_data1_0,_data1_1;
assign_D1[7:0]_=_control1_?_data1 0_:_8'bzzzzzzzz;
assign D1[15:8] = control1 ? data1 1 : 8'bzzzzzzzz;
//_logging_&_initial_values
initial_begin
\verb| ucmd1| = \begin{tabular}{l} \begin{tabular}{l}
= 1;
end
integer \lrcorner M, \lrcorner N, \lrcorner K;
reg[18:0]_pa,_pb,_pc;
integer_s;
reg[7:0] \_res1;
reg[15:0]_res2;
//_run__matrix_multicipation
//_adding_clock_tics_to_model_the_system_we're implementing
initial begin
          @(posedge CLK);
         M = 64;
          @(posedge CLK);
          N = 60;
          @(posedge CLK);
```

```
K = 32;
@(posedge CLK);
pa = 0;
@(posedge CLK);
pc = M * K + K * N;
@(posedge CLK);
for (integer y = 0; y < M; y++) begin
    @(posedge CLK); @(posedge CLK);
    for (integer x = 0; x < N; x++) begin
        @(posedge CLK); @(posedge CLK);
            pb = M * K;
            @(posedge CLK);
            s = 0;
            @(posedge CLK);
            for (integer k = 0; k < K; k++) begin
                @(posedge CLK); @(posedge CLK);
                // accessing pa + k, read8 to res1
                cmd1 = C1 READ8;
                @(posedge CLK);
                // giving control to cache
                control1 = 0;
                address1[15:5] = (pa + k) >> 9;
                address1[4:0] = ((pa + k) >> 4) \% 32;
                @(posedge CLK);
                address1[3:0] = (pa + k) \% 16;
                @(posedge CLK);
                // reading data from cache
                res1 = data1 0;
                // regaining control
                control1 = 1;
                // accessing pb + 2x, read16 to res2
                cmd1 = C1 READ16;
                @(posedge CLK);
                // giving control to cache
                control1 = 0;
                address1[15:5] = (pb + 2 * x) >> 9;
                address1[4:0] = ((pb + 2 * x) >> 4) \% 32;
                @(posedge CLK);
                address1[3:0] = (pb + 2 * x) \% 16;
                @(posedge CLK);
                // reading data from cache
                res1 = data1 0;
                // regaining control
                control1 = 1;
                cmd1 = C1 NOP;
```

```
@(posedge CLK); @(posedge CLK); @(posedge CLK); @(posedge CLK);
                        pb += N;
                       @(posedge CLK);
                   end
              // accessing pc + 4x, write32 from s
              cmd1 = C1_WRITE32_RESPONCE;
              @(posedge CLK);
              // giving control to cache
              control1 = 0;
              address1[15:5] = (pc + 4 * x) >> 9;
              address1[4:0] = ((pc + 4 * x) >> 4) \% 32;
              @(posedge CLK);
              address1[3:0] = (pc + 4 * x) \% 16;
              // writing data to cache
              @(posedge CLK);
              data1_0 = s \% (2 ** 8);
              data1_1 = (s >> 8) \% (2 ** 8);
              @(posedge CLK);
              data1_0 = (s >> 16) \% (2 ** 8);
              data1 1 = s >> 24;
              // regaining control
              control1 = 1;
              cmd1 = C1 NOP;
         end
         pa += K;
         @(posedge CLK);
         pc += N;
         @(posedge CLK);
    end
end
endmodule
module cache #(parameter
    CACHE LINE COUNT = 64,
    \begin{array}{lll} {\rm CACHE\_ADDR\_SIZE} \,=\, 19\,, & // \,\,b\,i\,t\,s \\ {\rm CACHE\_LINE\_SIZE} \,=\, 16\,, & // \,\,b\,y\,t\,e\,s \end{array}
    {\tt CACHE\_TAG\_SIZE} \,=\, 10\,, \quad // \quad b\,i\,t\,s
    CACHE\_SET\_SIZE = 5, // bits
    CACHE\_OFFSET\_SIZE = 4, // bits
    CACHE WAY = 2,
     cache_line_len = 1 + 1 + CACHE_TAG_SIZE + 8 * CACHE_LINE_SIZE,
    ADDR1\_BUS\_SIZE = 15, \quad // \quad bits
    DATA1_BUS_SIZE = 16, // bits
    CTR1 BUS SIZE = 3, // bits
```

s += res1 * res2;

```
ADDR2_BUS_SIZE = 15, // bits
    DATA2_BUS_SIZE = 16, // bits
    CTR2_BUS_SIZE = 2 // bits
) (
    input CLK,
    input C DUMP,
    input RESET,
    input [ADDR1 BUS SIZE -1:0] A1,
    inout [DATA1\_BUS\_SIZE - 1 : 0] D1,
    inout [CTR1\_BUS\_SIZE - 1 : 0] C1,
    output [ADDR2\_BUS\_SIZE - 1 : 0] A2,
    inout [DATA2\_BUS\_SIZE - 1 : 0] D2,
    inout [CTR2 BUS SIZE - 1 : 0] C2
);
\mathbf{typedef} \ \mathbf{enum} \ \operatorname{reg} \left[ \text{CTR2\_BUS\_SIZE} - \ 1 \colon \ 0 \right] \ \left\{ \ \text{C2\_NOP} = \ 2 \text{ 'b00} \right., \\ \left[ \text{C2\_RESPONSE\_=\_2 'b01} \right., \ \text{C2\_READ\_LIB} \right\} 
typedef enum reg [CTR1 BUS SIZE -1:0] {C1 NOP =3'b000, C1 READ8, =3'b001, C1 READ16 =
// bit controlling a1/d1/c1 buses
reg control1;
// command that we write to c1 bus
reg[CTR1 BUS SIZE - 1 : 0] cmd1;
assign C1 = control1 ? cmd1 : 3'bzzz;
//_bit_controlling_a1/d1/c1_buses
reg_control2;
//_command_that_we_write_to_c2_bus
reg \cup [CTR2 BUS SIZE \cup 1 : 0] \cup cmd2;
assign_C2 = control2; cmd2 : 2'bzz;
// address that we write to a2
reg [ADDR2 BUS SIZE -1:0] address2;
assign A2[ADDR2 BUS SIZE - 1 : 0] = address2;
// address that we read from a1
reg [CACHE ADDR SIZE -1:0] address1;
// parse address1 and assign parts to tag, set and offset
reg [CACHE_TAG_SIZE -1:0] tag;
assign \ tag = address1 \left[ \text{CACHE\_ADDR\_SIZE} - 1 \ : \ \text{CACHE\_ADDR\_SIZE} - \text{CACHE\_TAG\_SIZE} \right];
reg [CACHE_SET_SIZE -1:0] set;
assign set = address1 [CACHE ADDR SIZE - CACHE TAG SIZE - 1: CACHE OFFSET SIZE];
reg [CACHE_OFFSET_SIZE -1:0] offset;
assign offset = address1 [CACHE OFFSET SIZE - 1: 0];
// actual cache data, format: valid(1 bit)-dirty(1 bit)-tag(10 bits)-data(16 bytes)
reg[cache line len - 1 : 0] data [CACHE LINE COUNT];
// data that we read/write from/to d1 bus
reg[7:0] data1 0, data1 1;
```

```
assign D1[7:0] = control1 ? data1_0 : 8'bzzzzzzzzz;
assign_D1[15:8] = control1_? data1 1_: 8'bzzzzzzzz;
// data that we read/write from/to d2 bus
reg[7:0] data2_0, data2_1;
assign D2[7:0] = control2? data2 0 : 8'bzzzzzzzzz;
assign_D2[15:8] =_control2_?_data2 1_:_8'bzzzzzzzz;
reg cache_hit;
reg[19:0] hit counter;
reg[19:0] miss counter;
// logging & initial values
initial begin
            \$monitor("[cache] \cup [\%0t] \cup C1 = \%b, \cup C2 = \%b, \cup cmd1 = \%b, \cup cmd2 = \%b, \cup control1 = \%b
            hit counter = 0;
            miss counter = 0;
            control1 = 0;
            control2 = 1;
            cmd2 = C2_NOP;
end
// reset system
always @(posedge CLK) begin
            if (RESET) begin
                        control1 = 0;
                        control2 = 1;
                        cmd2 = C2 NOP;
            for (integer i = 0; i < CACHE LINE COUNT; i++) begin
                        ___end
end
//_cache_dump
always_@(posedge_CLK)_begin
\cup if \cup (C_DUMP) \cup begin
____data[i]_=_19 'b00000000000000000000;
                        end
            end
end
// process queries from cpu
always @(posedge CLK) begin
            if (control1 = 0) begin
                       case (C1)
                                   C1_READ8 || C1_READ16 || C1_READ32: begin
                                                control1 = 1;
                                               cmd1 = C1 WRITE32 RESPONCE;
                                               @ (posedge CLK);
                                                // reading tag + set from a1
                                                address1 [CACHE ADDR SIZE - 1: CACHE OFFSET SIZE] = A1 [ADDR1 BUS SIZE - 1
```

```
@ (posedge CLK);
                                // reading offset from a1
                                address1[CACHE\_OFFSET\_SIZE - 1: 0] = A1[CACHE\_ADDR\_SIZE - 1: 0];
                                cache hit = 0;
                                // data CACHE WAY st set + r/, 0 <= r < CACHE WAY, may be the line for ad
                                for (reg r = 0; r < CACHE WAY; r++) begin
                                         // check if line is valid ans has the tag that we need
                                         if (data[CACHE\_WAY * set + r][cache\_line\_len - 1] == 1 \&\& data[CACHE]
                                                 // writing data to d1 bus
                                                 if (C1 == C1 READ8) begin
                                                        @(posedge CLK)
                                                         data1_0 = data[CACHE_WAY * set][offset +: 8];
                                                 end
                                                 if (C1 == C1_READ16) begin
                                                        @(posedge CLK)
                                                         data1 0 = data[CACHE WAY * set][offset +: 8];
                                                         data1 1 = data[CACHE WAY * set][offset + 8 +: 8];
                                                 end
                                                 if (C1 == C1_READ32) begin
                                                        @(posedge CLK)
                                                         data1 0 = data[CACHE WAY * set][offset +: 8];
                                                         data1 1 = data[CACHE WAY * set][offset + 8 +: 8];
                                                        @(posedge CLK)
                                                         data1 0 = data[CACHE WAY * set][offset + 16 +: 8];
                                                         data1 1 = data[CACHE WAY * set][offset + 24 +: 8];
                                                 cache hit = 1;
                                         end
                                end
                                if (!cache_hit) begin
                                        // we will fetch needed line from memory to 1st line in this cache b
                                         // 1st line in this block is invalid - don't have to do anything
                                         if (data[CACHE_WAY * set][cache_line_len - 1] == 0);
                                         // 2nd line in this block is invalid or valid but not dirty - copy 1
                                         if (data[CACHE\_WAY * set + 1][cache\_line\_len - 1] == 0 || data[CACHE]
___data [CACHE WAY_*_set _+_ 1] _=_data [CACHE WAY_*_set ] ;
 ______if_(data[CACHE_WAY_*_set_+_1][cache_line_len_-_1]_=__0_&&_data[CACHE_
                                                 cmd2 = C2 WRITE LINE;
                                                 address2 [ADDR2 BUS SIZE - 1 : 0] = \{data [CACHE WAY * set + 1] [ cache was address2 [ADDR2 BUS SIZE - 1 : 0] = \{data [CACHE WAY * set + 1] [ cache was address2 [ ADDR2 BUS SIZE - 1 : 0] = \{data [ CACHE WAY * set + 1] [ cache was address2 [ ADDR2 BUS SIZE - 1 : 0] = \{data [ CACHE WAY * set + 1] [ cache was address2 [ ADDR2 BUS SIZE - 1 : 0] = \{data [ CACHE WAY * set + 1] [ cache was address2 [ ADDR2 BUS SIZE - 1 : 0] = \{data [ CACHE WAY * set + 1] [ cache was address2 [ ADDR2 BUS SIZE - 1 : 0] = \{data [ CACHE WAY * set + 1] [ cache was address2 [ ADDR2 BUS SIZE - 1 : 0] = \{data [ CACHE WAY * set + 1] [ cache was address2 [ ADDR2 BUS SIZE - 1 : 0] = \{data [ CACHE WAY * set + 1] [ cache was address2 [ ADDR2 BUS SIZE - 1 : 0] = \{data [ CACHE WAY * set + 1] [ cache was address2 [ ADDR2 BUS SIZE - 1 : 0] = \{data [ CACHE WAY * set + 1] [ cache was address2 [ ADDR2 BUS SIZE - 1 : 0] = \{data [ CACHE WAY * set + 1] [ cache was address2 [ ADDR2 BUS SIZE - 1 : 0] = \{data [ CACHE WAY * set + 1] [ cache was address2 [ ADDR2 BUS SIZE - 1 : 0] = \{data [ CACHE WAY * set + 1] [ cache was address2 [ ADDR2 BUS SIZE - 1 : 0] = \{data [ CACHE WAY * set + 1] [ cache was address2 [ ADDR2 BUS SIZE - 1 : 0] = \{data [ CACHE WAY * set + 1] [ cache was address2 [ ADDR2 BUS SIZE - 1 : 0] = \{data [ CACHE WAY * set + 1] [ cache was address2 [ ADDR2 BUS SIZE - 1 : 0] = \{data [ CACHE WAY * set + 1] [ cache was address2 [ ADDR2 BUS SIZE - 1 : 0] = \{data [ CACHE WAY * set + 1] [ cache was address2 [ ADDR2 BUS SIZE - 1 : 0] = \{data [ CACHE WAY * set + 1] [ cache was address2 [ ADDR2 BUS SIZE - 1 : 0] = \{data [ CACHE WAY * set + 1] [ cache was address2 [ ADDR2 BUS SIZE - 1 : 0] = \{data [ CACHE WAY * set + 1] [ cache was address2 [ ADDR2 BUS SIZE - 1 : 0] = \{data [ CACHE WAY * set + 1] [ cache was address2 [ ADDR2 BUS SIZE - 1 : 0] = \{data [ CACHE WAY * set + 1] [ cache was address2 [ ADDR2 BUS SIZE - 1 : 0] = \{data [ CACHE WAY * set + 1] [ cache was address2 [ ADDR2 BUS SIZE - 1 : 0] = \{data [ CACHE WAY * set + 1] ] = \{data [ ADDR2 BUS SIZE - 1 :
                                                @(posedge CLK)
                                                 // giving control to mem
                                                 control2 = 0;
                                                 // sending data to mem
                                                 for (reg [CACHE OFFSET SIZE - 1:0] offset = 4'b0000; offset < 4'
                                                         if (offset [0] = 0) begin
                                                                 @(posedge(CLK));
                                                                 data2_1 = data[CACHE_WAY * set + 1][CACHE_LINE_SIZE * 8]
                                                         end
```

```
if (offset [0] == 1) begin
                                                                                                                                                                        data2 0 = data[CACHE\_WAY * set + 1][CACHE\_LINE\_SIZE * 8]
                                                                                                                                                   end
                                                                                                                              end
                                                                                                                              // regaining control
                                                                                                                               control2 = 1;
                                                                                                                               // now we can safely write 1st line data to 2nd
                                                                                                                              data[CACHE WAY * set + 1] = data[CACHE WAY * set];
                                                                                                         end
                                                                                                          // now we are fetching needed data to 1st line of our cache block
                                                                                                         cmd2 = C2 READ LINE;
                                                                                                          address2 [ADDR2 BUS SIZE - 1 : 0] = \{tag, set\};
                                                                                                         @ (posedge CLK);
                                                                                                          // giving control to mem
                                                                                                          control2 = 0;
                                                                                                          // this line becomes valid and not dirty
                                                                                                          data [CACHE WAY * set] [cache line len -1: cache line len -2] = 2'b
_____/_recieving_data_from_mem
 \text{locally} \text{locall
\texttt{CLK}));
 = data [CACHE\_WAY\_*\_set] [CACHE\_LINE\_SIZE\_*\_8\_+\_offset\_-:\_8] = \_data [CACHE\_WAY\_*\_set] [CACHE\_LINE\_SIZE\_*\_8\_+\_set] = \_data [CACHE\_WAY\_*\_set] = \_dat
____end
 = \underbrace{1}_{\text{constant}} \text{if } \underbrace{\text{offset } [0]}_{\text{constant}} 1 
 = data [CACHE\_WAY\_*\_set] [CACHE\_LINE\_SIZE\_*\_8\_+\_offset\_-:\_8] = \_data [CACHE\_WAY\_*\_set] [CACHE\_LINE\_SIZE\_*\_8\_+\_set] = \_data [CACHE\_WAY\_*\_set] = \_dat
 -
Juliusend
____//_regaining_control
\verb|control2| = 1;
color=cline C1_READ8) color=cline C1_READ8
____data[CACHE_WAY_*_set][offset_+:_8];
___end
  \begin{array}{l} \hbox{\tt collision} \ i \ f \cup (C1 \longrightarrow C1 \_READ16) \cup begin \end{array} 
UUUUUUUUUUUUUUUUUUUUUUUUUUUUUUU ( posedge_CLK)
 data [CACHE\_WAY\_*\_set][ offset\_+:\_8]; 
____end
\verb| color= C1_READ32 | color= color=
data1_0_=_data[CACHE_WAY_*_set][offset_+:_8];
 = \det \left[ \text{CACHE\_WAY\_} * \text{\_set} \right] \left[ \text{ offset} + \text{\_}16 \text{\_} + \text{:\_}8 \right]; 
\det 1 = \det [CACHE WAY_* = t] [offset_+ 24_+ : 8];
```

```
{f color color color color end}
\verb| cache_hit| > begin
bit_counter++;
  -
  if_{\cup}(! cache\_hit)_{\cup} begin 
 counter++;
  {f L}{f 
_____/_giving_control_back_to_cpu
control1 = 0;
 JJJJJJJJJJJend
\verb|control1| = 1;
 \begin{tabular}{ll} $\tt = 0.5 \\ \end{tabular} \begin{tabular}{ll} \end{ta
 \begin{tabular}{ll} $\tt CLK \end{tabular} \begin{tabular}{ll} \begin{tabular}{ll} $\tt CLK \end{tabular} \begin{tabular}{ll} \begin{t
  = A1[CACHE\_ADDR\_SIZE\_-\_1:\_0] = A1[CACHE\_ADDR\_SIZE\_-\_1:\_0]; 
 = r \le CACHE\_WAY = set + r \ ] \ , \\  = r \le CACHE\_WAY = set + r \ ] \ , \\  = r \le CACHE\_WAY = set + r \ ] \ , \\  = r \le CACHE\_WAY = set + r \ ] \ , \\  = r \le CACHE\_WAY = set + r \ ] \ , \\  = r \le CACHE\_WAY = set + r \ ] \ , \\  = r \le CACHE\_WAY = set + r \ ] \ , \\  = r \le CACHE\_WAY = set + r \ ] \ , \\  = r \le CACHE\_WAY = set + r \ ] \ , \\  = r \le CACHE\_WAY = set + r \ ] \ , \\  = r \le CACHE\_WAY = set + r \ ] \ , \\  = r \le CACHE\_WAY = set + r \ ] \ , \\  = r \le CACHE\_WAY = set + r \ ] \ , \\  = r \le CACHE\_WAY = set + r \ ] \ , \\  = r \le CACHE\_WAY = set + r \ ] \ , \\  = r \le CACHE\_WAY = set + r \ ] \ , \\  = r \le CACHE\_WAY = set + r \ ] \ , \\  = r \le CACHE\_WAY = set + r \ ] \ , \\  = r \le CACHE\_WAY = set + r \ ] \ , \\  = r \le CACHE\_WAY = set + r \ ] \ , \\  = r \le CACHE\_WAY = set + r \ ] \ , \\  = r \le CACHE\_WAY = set + r \ ] \ , \\  = r \le CACHE\_WAY = set + r \ ] \ , \\  = r \le CACHE\_WAY = set + r \ ] \ , \\  = r \le CACHE\_WAY = set + r \ ] \ , \\  = r \le CACHE\_WAY = set + r \ ] \ , \\  = r \le CACHE\_WAY = set + r \ ] \ , \\  = r \le CACHE\_WAY = set + r \ ] \ , \\  = r \le CACHE\_WAY = set + r \ ] \ , \\  = r \le CACHE\_WAY = set + r \ ] \ , \\  = r \le CACHE\_WAY = set + r \ ] \ , \\ = r \le CACHE\_WAY = set + r \ ] \ , \\ = r \le CACHE\_WAY = set + r \ ] \ , \\ = r \le CACHE\_WAY = set + r \ ] \ , \\ = r \le CACHE\_WAY = set + r \ ] \ , \\ = r \le CACHE\_WAY = set + r \ ] \ , \\ = r \le CACHE\_WAY = set + r \ ] \ , \\ = r \le CACHE\_WAY = set + r \ ] \ , \\ = r \le CACHE\_WAY = set + r \ ] \ , \\ = r \le CACHE\_WAY = set + r \ ] \ , \\ = r \le CACHE\_WAY = set + r \ ] \ , \\ = r \le CACHE\_WAY = set + r \ ] \ , \\ = r \le CACHE\_WAY = set + r \ ] \ , \\ = r \le CACHE\_WAY = set + r \ ] \ , \\ = r \le CACHE\_WAY = set + r \ ] \ , \\ = r \le CACHE\_WAY = set + r \ ] \ , \\ = r \le CACHE\_WAY = set + r \ ] \ , \\ = r \le CACHE\_WAY = set + r \ ] \ , \\ = r \le CACHE\_WAY = set + r \ ] \ , \\ = r \le CACHE\_WAY = set + r \ ] \ , \\ = r \le CACHE\_WAY = set + r \ ] \ , \\ = r \le CACHE\_WAY = set + r \ ] \ , \\ = r \le CACHE\_WAY = set + r \ ] \ , \\ = r \le CACHE\_WAY = set + r \ ] \ , \\ = r \le CACHE\_WAY = set + r \ ] \ , \\ = r \le CACHE\_WAY = set + r \ ] \ ,
  \begin{array}{l} \texttt{UUUUUUUUUU} & \text{for } \texttt{U} \text{ (reguru=0; uru<\_CACHE\_WAY; ur++)} \texttt{Ubegin} \\ \end{array} 
\verb| usual u
  \begin{array}{l} \texttt{CACHE\_WAY\_*\_set\_+\_r} \ [ \ cache\_line\_len\_-\_1 ] \_ = \_0; \end{array} 
  ____//_...
  -
    _{	ext{color}}
  = 0;
 JJJJJJJJJJend
control1 = 1;
  \verb| cmd1| = \ccl_WRITE32_RESPONCE;
\verb| uuuuuuuuuuuuuuuuu|/| \verb| readingutagu+ \verb| usetufromua||
  = \exists address1 [CACHE\_ADDR\_SIZE\_- \exists 1: \exists CACHE\_OFFSET\_SIZE] = \exists A1 [ADDR1\_BUS\_SIZE\_- \exists A1 [ADDR1\_SIZE\_- \exists A1 [ADDR1\_- A1 [ADDR
\verb| uccolling_offset_from_a1| \\
  = A1[CACHE\_ADDR\_SIZE\_-\_1:\_0] = A1[CACHE\_ADDR\_SIZE\_-\_1:\_0]; 
\operatorname{cache}_{\operatorname{hit}} = 0;
\verb| color= 0; | r = 0; | r = CACHE\_WAY; | r + +) | begind the color= 0 | col
```

```
_____/_check_if_line_is_valid_ans_has_the_tag_that_we_need
_____/_marking_line_as_dirty
 \operatorname{CACHE} \operatorname{WAY} * \operatorname{Set} + \operatorname{r} \operatorname{Cache} \operatorname{line} \operatorname{len} - \operatorname{len} = 1;
 \verb| usual u
\operatorname{coll} \operatorname{co
 \verb| cutton = 0 | (posedge\_CLK)
____end
\texttt{localize} if \texttt{localize} \texttt{C1\_WRITE16}) \texttt{localize} if \texttt{localize} \texttt{local
UUUUUUUUUUUUUUUUUUUUUUUUUUUUUUUUU ( posedge CLK)
\texttt{data} \left[ \texttt{CACHE\_WAY\_*\_set\_+\_r} \right] \left[ \texttt{offset\_+:\_16} \right] = \left\{ \texttt{data1\_1}, \texttt{\_data1\_0} \right\}
----
 \begin
 = \left\{ \frac{data1_1}{data} \right\} 
UUUUUUUUUUUUUUUUUUUUUUUUUUUUU ( posedge CLK)
 \texttt{data} \left[ \texttt{CACHE\_WAY\_*\_set\_+\_r} \right] \left[ \mathsf{offset\_+\_16\_+:\_16} \right] = \left\{ \mathsf{data1\_1}, \mathsf{\_data1\_1} \right\}
 {f color color color color color color color end}
 \verb|cache_hit| = 1;
___end
-----
____if_(!cache_hit)_begin
__don't have to do anything
                                                                                                                                if (data[CACHE_WAY * set][cache_line_len - 1] == 0);
                                                                                                                                // 2nd line in this block is invalid or valid but not dirty - copy 1
                                                                                                                                if (data[CACHE\_WAY * set + 1][cache\_line\_len - 1] == 0 || data[CACHE]
ullet
 \verb| uccess = 0.05 \le 0.
 data [CACHE_WAY_ * عدل المناس الم
                                                                                                                                                         cmd2 = C2 WRITE LINE;
                                                                                                                                                         address2 [ADDR2 BUS SIZE -1:0] = {data [CACHE WAY * set + 1] [ca
                                                                                                                                                        @(posedge CLK)
                                                                                                                                                         // giving control to mem
                                                                                                                                                         control2 = 0;
                                                                                                                                                         // sending data to mem
                                                                                                                                                         for (reg [CACHE OFFSET SIZE - 1:0] offset = 4'b0000; offset < 4'
                                                                                                                                                                                   if (offset [0] = 0) begin
                                                                                                                                                                                                          @(posedge(CLK));
                                                                                                                                                                                                            data2 1 = data[CACHE WAY * set + 1][CACHE LINE SIZE * 8]
                                                                                                                                                                                   if (offset [0] = 1) begin
                                                                                                                                                                                                            data2 0 = data[CACHE WAY * set + 1][CACHE LINE SIZE * 8]
                                                                                                                                                                                  end
                                                                                                                                                         end
                                                                                                                                                         // regaining control
                                                                                                                                                         control2 = 1;
```

```
// now we can safely write 1st line data to 2nd
                                                                   data[CACHE WAY * set + 1] = data[CACHE WAY * set];
                                                        end
                                                        // now we are fetching needed data to 1st line of our cache block
                                                        cmd2 = C2\_READ LINE;
                                                        address2[ADDR2\_BUS\_SIZE - 1 : 0] = \{tag, set\};
                                                        @ (posedge CLK);
                                                        // giving control to mem
                                                        control2 = 0;
                                                        // this line becomes valid and not dirty
                                                        data[CACHE\_WAY * set][cache\_line\_len - 1 : cache\_line\_len - 2] = 2'b
____/_recieving_data_from_mem
for (reg_[CACHE_OFFSET_SIZE_-1:0]_offset = 4'b0000; offset < 4'b111
\verb| constraints| = (CLK);
 = data [CACHE\_WAY\_*\_set] [CACHE\_LINE\_SIZE\_*\_8\_+\_offset\_-:\_8] = \_data [CACHE\_WAY\_*\_set] [CACHE\_LINE\_SIZE\_*\_8\_+\_offset\_-:\_8] = \_data [CACHE\_WAY\_*\_set] = \_data [CACHE\_WAY\_*\_s
____end
 = 1 
 = data [CACHE\_WAY\_*\_set] [CACHE\_LINE\_SIZE\_*\_8\_+\_offset\_-:\_8] = data [CACHE\_WAY\_*\_set] [CACHE\_LINE\_SIZE\_*\_8\_+\_offset\_-:\_8] = data [CACHE\_WAY\_*\_set] = data [CACHE\_WAY\_*\_set] = data [CACHE\_LINE\_SIZE\_*\_8\_+\_offset\_-:\_8] = data [CACHE\_WAY\_*\_set] = data [CACHE\_WAY\_*\_set] = data [CACHE\_LINE\_SIZE\_*\_8\_+\_offset\_-:\_8] = data [CACHE\_WAY\_*\_set] = data [CA
____end
ullet
____/_regaining_control
control2 = 1;
____/_marking_line_as_dirty
____data [CACHE_WAY_*_set ] [ cache_line_len_-_1] _=_1;
____/_writing_data_to_cache
 \begin
\verb| constraints | (posedge\_CLK)|
____end
 \begin
 = \frac{\text{data1}_{1}, \text{data1}_{0};}{\text{data1}_{1}, \text{data1}_{0};} 
___end
\verb| color= C1_WRITE32_RESPONCE | \verb| begin | \\
\frac{\text{data1}_0}{\text{data1}_0};
 data [CACHE\_WAY\_*\_set] [offset\_+\_16\_+:\_16] = \{data1\_1,\_data1\_0\}; 
\operatorname{\mathsf{LLLLLLLLLLLLLLLLLL}}
____end
\verb|color| if (cache_hit) | begin
___hit counter++;
-----
Judge if (!cache hit) begin
____miss counter++;
```

```
-
____/_giving_control_back_to_cpu
control1 = 0;
JJJJJJJJJJJJend
\verb"cutous" end case"
___end
end
endmodule
module_mem_#(parameter
_{\text{UU}}MEM SIZE _{\text{UU}} _{\text{UU}} _{\text{UU}} _{\text{UU}} by tes
\cup_CACHE\_OFFSET\ SIZE = \cup_4,
\cup ADDR2\_BUS\_SIZE = 15, \cup // \cup bits
\cup DATA2\_BUS\_SIZE = 16, \cup // \cup bits
CTR2 BUS SIZE = 2, J/ bits
\cup SEED = 225526
____input_CLK,
___input_M DUMP,
____input_RESET,
\verb| uut_[ADDR2_BUS_SIZE_-_1] : | 0 | A2,
= \lim_{n \to \infty} \inf_{n \to \infty} [DATA2\_BUS\_SIZE\_-_1] = 0] = D2,
);
// bit controlling a2/d2/c2 buses
reg_control2;
//_command_that_we_write_to_c2_bus
reg[CTR2 BUS SIZE _ 1 : 0] _ cmd2;
assign_C2 = control2 : cmd2 : 2'bzz;
// data that we read/write from/to d2 bus
reg[7:0] data 20, data 21;
assign D2[7:0] = control2 ? data2 0 : 8'bzzzzzzzzz;
assign_D2[15:8] =_control2_?_data2 1_:_8'bzzzzzzzz;
// actual memory data
reg [7:0] data [MEM_SIZE];
integer SEED = SEED;
// logging & initial values
initial begin
    monitor("[mem] \cup [\%0t] \cup C2 = -\%b, \cup cmd2 = -\%b, \cup control2 = -\%b", \$time, C2, cmd2, control2)
    control2 = 0;
```

```
for (integer i = 0; i < MEM_SIZE; i++) begin
        data[i] = \$random(SEED) >> 16;
    end
end
// reset system
always @(posedge CLK) begin
    if (RESET) begin
        control2 = 0;
        for (integer i = 0; i < MEM SIZE; i++) begin
            data[i] = \$random(SEED) >> 16;
        end
    end
end
// memory dump
always @(posedge CLK) begin
    if (M DUMP) begin
        for (integer i = 0; i < MEM SIZE; i++) begin
            data[i] = \$random(SEED) >> 16;
        end
    end
end
// process queries from cache
always @(posedge CLK) begin
    if (control2 = 0) begin
        case (C2)
            // write data of 1 cache line (16 bytes)
            // d2 bus size is 16 bit (2 bytes)
            // A2 stores adress tag + set
            C2 WRITE LINE: begin
                control2 = 1;
                cmd2 = C2 RESPONSE;
                for (reg [CACHE OFFSET SIZE - 1:0] offset = 4'b0000; offset <4'b1111; o
                     if (offset [0] = 0) begin
                        @(posedge(CLK));
                         data[\{A2[ADDR2 BUS SIZE - 1: 0], offset\}] = D2[15:8];
                     if (offset [0] == 1) begin
                         data[A2[ADDR2 BUS SIZE - 1: 0], offset] = D2[7:0];
                    end
                end
                // mem operation should be 100 clk ticks
                for (int i = 0; i < 100 - 9; ++i) @(posedge CLK);
                cmd2 = C2 NOP;
                control2 = 0;
                end
            C2 READ LINE: begin
                control2 = 1;
                cmd2 = C2 RESPONSE;
                // d2 = [data2 \ 1 \ data2 \ 0]
```

```
if (offset [0] = 0) begin
                       @(posedge(CLK));
                       data2 = data[{A2[ADDR2 BUS SIZE - 1: 0], offset}];
                   end
                   if (offset [0] = 1) begin
                       data2_0 = data[{A2[ADDR2\_BUS\_SIZE - 1: 0], offset}];
                   end
               \quad \text{end} \quad
               // mem operation should be 100 clk ticks
               for (int i = 0; i < 100 - 9; ++i) @(posedge CLK);
               \mathrm{cmd2} = \mathrm{C2}_{\mathrm{NOP}};
               control2 = 0;
               end
       endcase
   end
end
end module \\
```