



دانشگاه صنعتی شریف
دانشکده مهندسی کامپیوتر

پروژه درس معماری کامپیوتر

تحلیل نقصان‌های برخورد و طراحی معماری حافظه نهان قربانی

نگارش

نفیسه زارعی

آرش اکبری

آیناز رحمانی

استاد

دکتر حمید سربازی آزاد

مرداد ۱۴۰۵

چکیده

در این پروژه به بررسی و حل مشکل افت عملکرد ناشی از نقصان‌های برخورد در حافظه‌های نهان با روش نگاشت مستقیم پرداخته شده است. تداخل آدرس‌ها در این ساختار منجر به پدیده تلاطم و مراجعه‌های مکرر و پرهزینه به حافظه اصلی می‌شود. برای رفع این چالش، یک حافظه نهان قربانی تمام‌انجمی طراحی و بین سطح اول حافظه نهان و سطح پایین‌تر قرار داده شد. این معماری در شبیه‌ساز آکیتا پیاده‌سازی شده و عملکرد آن با استفاده از یک برنامه محک با دسترسی‌های متناوب مورد ارزیابی قرار گرفت. نتایج شبیه‌سازی و بررسی شمارنده‌های سخت‌افزاری نشان می‌دهد که افزودن این پیمان به مدیریت صحیح جابه‌جایی دوطرفه، ترافیک حافظه اصلی را به شکل چشمگیری کاهش داده و زمان دسترسی میانگین به حافظه را بهبود می‌بخشد.

کلیدواژه‌ها: حافظه نهان قربانی، نقصان برخورد، نگاشت مستقیم، تلاطم، زمان دسترسی میانگین.

فهرست مطالب

۱	مقدمه	۱
۳	مفاهیم پایه و پیش‌زمینه	۲
۳	۱-۲ سلسله مراتب حافظه	۲
۳	۲-۲ انواع نقصان در حافظه نهان	۲
۳	۱-۲-۲ نقصان اجباری	۲
۳	۲-۲-۲ نقصان ظرفیتی	۲
۴	۳-۲-۲ نقصان برخورد	۲
۵	۳ ساختار پایه و شبیه‌سازی وضعیت تلاطم	۳
۵	۱-۳ معماری پایه در شبیه‌ساز آکیتا	۳
۵	۲-۳ برنامه محک و ایجاد تلاطم	۳
۶	۴ طراحی و معماری حافظه نهان قربانی	۴
۶	۱-۴ ساختار تمام‌انجمی و سیاست جایگزینی	۴
۶	۲-۴ مکانیزم تبادل دوطرفه و مسیریابی پیام‌ها	۴
۷	۵ ارزیابی و تحلیل نتایج شبیه‌سازی	۵
۷	۱-۵ مقایسه ترافیک حافظه و تاخیر سامانه	۵
۷	۲-۵ تحلیل ریاضی زمان دسترسی میانگین	۵

۶ نتیجه گیری

۸

مراجع

۹

فصل ۱

مقدمه

شکاف فزاینده بین سرعت پردازنده‌ها و حافظه اصلی یکی از چالش‌های اساسی در معماری کامپیوتر است. برای پر کردن این شکاف از سلسله‌مراتب حافظه نهان^۱ استفاده می‌شود. با این حال محدودیت‌هایی که در ساختارهای نگاشت حافظه وجود دارد، چالش‌های جدیدی را به وجود می‌آورد. به عنوان مثال، به دلیل سادگی و سرعت بالا در پیاده‌سازی، استفاده از حافظه‌های نهان با نگاشت مستقیم^۲ یا انجمنی با درجه پایین بسیار رایج است اما این روش باعث بروز نقصان‌های برخورد^۳ می‌شود. در این حالت ممکن است چندین آدرس پرکاربرد دقیقاً به یک خط از حافظه نهان اختصاص یابند. حتی اگر ظرفیت کلی حافظه برای نگهداری داده‌ها کافی باشد، این تداخل باعث می‌شود داده‌ها پیوسته از حافظه اخراج^۴ شوند.

این رفتار ناکارآمد که به عنوان پدیده تلاطم^۵ شناخته می‌شود، سامانه را مجبور می‌کند تا داده‌ها را بارها از سطوح پایین‌تر واکشی کند. این فرایند نه تنها ترافیک بیهوده‌ای در شبکه ارتباطی حافظه ایجاد می‌کند بلکه تاخیر سنگینی را به پردازنده تحمیل می‌نماید. برای حل این مشکل، ایده اضافه کردن یک بافر بسیار کوچک و تمام‌انجمنی^۶ به عنوان حافظه نهان قربانی^۷ مطرح می‌شود که داده‌های اخراجی از سطح اول را پیش از انتقال به سطح پایین‌تر در خود نگه می‌دارد.

در این پروژه روند ناکارآمد ذکر شده ابتدا در قالب یک معماری پایه شبیه‌سازی و مدل‌سازی شده است تا میزان هدررفت عملکرد سامانه اندازه‌گیری شود. سپس با طراحی یک پیمانۀ جدید و تغییر منطق مسیریابی

Cache^۱

Direct-Mapped^۲

Conflict Misses^۳

Evict^۴

Thrashing^۵

Fully Associative^۶

Victim Cache^۷

پیام‌ها^۸، سامانه بهینه شده است. هدف نهایی این گزارش تحلیل تاثیر این معماری جدید بر موازنه میان هزینه ساخت‌افزایی و زمان دسترسی میانگین^۹ برنامه‌ها و همچنین بررسی روند جلوگیری از بن‌بست^{۱۰} در تبادل هم‌زمان پیام‌ها است.

فصل ۲

مفاهیم پایه و پیش زمینه

میو

۱-۲ سلسله مراتب حافظه

میو

۲-۲ انواع نقصان در حافظه نهان

میو

۱-۲-۲ نقصان اجباری

^۱ میو

۲-۲-۲ نقصان ظرفیتی

^۲ میو

Compulsory Miss^۱
Capacity Miss^۲

۳-۲-۲ نقصان برخورد

^۳ میو

فصل ۳

ساختار پایه و شبیه‌سازی وضعیت تلاطم

میو

۱-۳ معماری پایه در شبیه‌سازی آکیتا

میو

۲-۳ برنامه محک و ایجاد تلاطم

میو

فصل ۴

طراحی و معماری حافظه نهان قربانی

میو

۴-۱ ساختار تمام انجمنی و سیاست جایگزینی

میو

۴-۲ مکانیزم تبادل دو طرفه و مسیریابی پیامها

میو

فصل ۵

ارزیابی و تحلیل نتایج شبیه‌سازی

میو

۵-۱ مقایسه ترافیک حافظه و تاخیر سامانه

میو

۵-۲ تحلیل ریاضی زمان دسترسی میانگین

میو

فصل ۶

نتیجه گیری

میور

References