

(86.41) Sistemas digitales

Trabajo práctico N.º 1

Docentes a cargo: Alvarez, Nicolás Alpago, Octavio

Integrante Padrón Correo electrónico Lützelschwab, Nahila — 100686 — nlützelschwab@fi.uba.ar

1. Introducción

El presente trabajo práctico tiene como objetivo realizar un circuito secuencial sincrónico aplicando el lenguaje de descripción de hardware VHDL.

2. Desarrollo

Para ello se implementó un circuito que controle dos semáforos en un cruce de calles, el cual presenta 6 salidas de acuerdo a las siguientes combinaciones posibles que llamaremos estados:




Figura 1

- 1. S0: Semáforo 1 en verde y semáforo 2 en rojo
- 2. S1: Semáforo 1 en amarillo y semáforo 2 en rojo
- 3. S2: Semáforo 1 en rojo y semáforo 2 en amarillo
- 4. S3: Semáforo 1 en rojo y semáforo 2 en verde
- 5. S4: Semáforo 1 en rojo y semáforo 2 en amarillo
- 6. S5: Semáforo 1 en amarillo y semáforo 2 en rojo

El tiempo en el que permanecerán en amarillo es de 3 segundos, mientras que permaneceran en verde y rojo durante 30 segundos. El reloj del sistema tendrá una frecuencia de operación de 50MHz.

Se puede representar el sistema mediante el siguiente diagrama de estados:




Figura 2

Teniendo en cuenta el circuito de la figura 4 se toman las siguientes consideraciones:

El clock tiene una frecuencia de 50MHz por lo tanto para que de una base de tiempo de 1 segundo debo contar 50 millones de pulsos, cada pulso dará $\frac{1}{50MHz} = 20ns$. El contador debe tener de cantidad de bits = $log_2(50,000,000) = 26$ bits y contará de 0 hasta 49.999.999.

En el pulso de $\frac{1}{50MHz} = 20ns$ hay un período completo del pulso de clock. Para la cuenta llegue a 30 se necesitan 5 bits ($2^5 = 32$).



Figura 3: Counter

La comparación con cuenta = 29 o cuenta = 2 depende del estado en el que esté. Se requieren 30 segundos para los estados S0, S3 y para el resto se requieren 3 segundos. Por lo tanto se le agrega un multiplexor al contador que determine que tipo de cuenta se requiere para pasar de un estado al siguiente. Planteando un diagrama en bloques con dos contadores, uno que cuente por segundo y otro para los contadores de 3 y 30 segundos queda de la siguiente manera:




Figura 4

Para minimizarlo se puede utilizar un único contador como se puede observar en la figura 5. Haciendo uso de un contador con carga que permita elegir el modo de contar dependiendo del estado actual y siguiente. En caso que la cuenta llegue a 3 o 30, se setea $seg_30 = 1$ o $seg_3 = 1$, respectivamente. Dicha señal será útil para la máquina de estados finita, la cual describe la lógica del diagrama de estados presentado en la figura 2 y cuyas salidas son los estados de las luces (rojo_1, amarillo_1, verde_1, rojo_2, amarillo_2, verde_2). Para el caso de 30 segundos se debe contar hasta $30s \cdot 50MHz = 1,500,000,000$, y para 3 segundos $3s \cdot 50MHz = 150,000,000$, siendo entonces los rangos de [0; 1.499.999.999] y [0; 149.999.999] respectivamente. Por lo tanto, el contador debe poder contar de 0 de 1.499.999.999, siendo enoncesla cantidad de bits del contador de $log_2(15000000000) = 30,48 \approx 31$ bits.

El contador y la máquina de estados son circuitos sincróncos, se utiliza rising edge para el clock y nivel alto para el reset.




Figura 5

La implementación en VHDL es la siguiente:

1 2

3

4

5

6

8

10

11

12

13

14

15

16

17

18 19

```
-- Nahila Lützelschwab - TP1 - padron: 100686 - packages
-- Declaration of common library and use
library IEEE;
use IEEE.std_logic_1164.all;
use IEEE.numeric_std.all;
-- Declaration data type for the states of traffic lights
package traffic_state_pkg is
 type traffic_state is (
           S0, -- green_1 & red_2
       S1, -- yellow_1 & red_2
       S2, -- red_1 & yellow_2
       S3, -- red_1 & green_2
       S4, -- red_1 & yellow_2
       S5 -- yellow_1 & red_2
   );
end package traffic_state_pkg;
```

```
-- Nahila Lützelschwab - TP1 - padron: 100686 - traffic_lights design
1
2
     -- Declaration of common library and use
3
     library IEEE;
 4
     use IEEE.std_logic_1164.all;
5
6
     use IEEE.numeric_std.all;
     use work.traffic_state_pkg.all;
     entity traffic_lights is
9
10
             port(
             rst: in std_logic;
11
             clk: in std_logic;
12
13
             green_1: out std_logic;
14
             yellow_1: out std_logic;
15
             red_1: out std_logic;
16
17
18
             green_2: out std_logic;
19
             yellow_2: out std_logic;
             red_2: out std_logic
20
          );
21
     end traffic_lights;
22
23
     architecture behavioral of traffic_lights is
24
             -- Declaration of constants and signals to use
25
             constant counter_number : natural := 31;
26
```

```
signal value : std_logic_vector(counter_number-1 downto 0) := (others => '0');
    signal seg_3 : std_logic;
    signal seg_30 : std_logic;
    signal counter_select : std_logic;
    signal mux_output : std_logic;
    signal state : traffic_state;
    --signal aux_state : traffic_state;
begin
        mux: entity work.mux
    port map(
      x0 \Rightarrow seg_3,
      x1 \Rightarrow seg_30,
      s => counter_select,
      y => mux_output
    );
    counter: entity work.mycounter
    generic map(
           N => counter_number
        port map(
      rst => rst,
      clk => clk,
      load => mux_output,
      value => value,
      count => open,
      seg_3_reached => seg_3,
      seg_30_reached => seg_30
    );
    fsm : entity work.fsm
          port map(
      rst => rst,
      clk => clk,
      seg_3 \Rightarrow seg_3,
      seg_30 \Rightarrow seg_30,
      state => state
    process(state)
    begin
      if state = S0 or state = S3 then
        counter_select <= '1';</pre>
      else
        counter_select <= '0';</pre>
      end if;
    end process;
    -- Outputs
        green_1 <= '1' when state = SO else '0';</pre>
    yellow_1 <= '1' when ((state = S1) or (state = S5)) else '0';</pre>
    red_1 \leftarrow '1' when ((state = S2) or (state = S3) or (state = S4)) else '0';
    green_2 <= '1' when state = S3 else '0';</pre>
    yellow_2 <= '1' when ((state = S2) or (state = S4)) else '0';</pre>
    red_2 <= '1' when ((state = S0) or (state = S1) or (state = S5)) else '0';
end behavioral;
```

27 28

31 32

33 34

35

36

37

38

39

40

41

42 43

44

45

46 47

48

49 50

52

53

54

55

56 57

58

59

60

61

64

65 66

67

68

69

70

71

73 74

75

76

77

78

79 80

81

82

84 85

86

```
-- Nahila Lützelschwab - TP1 - padron: 100686 - multiplexor

library IEEE;
use IEEE.std_logic_1164.all;
use IEEE.numeric_std.all;
entity mux is
```

```
port(
8
         x0 : in std_logic;
         x1 : in std_logic;
10
         s : in std_logic;
11
12
         y : out std_logic
       );
13
14
     end mux;
15
     architecture behavioral of mux is
16
17
       process (x0, x1, s) is
18
19
         begin
20
         case s is
          when '0' =>
21
                   y \ll x0;
23
           when others =>
24
                  y <= x1;
         end case;
25
       end process;
26
     end behavioral;
27
28
29
```

```
1
     -- Nahila Lützelschwab - TP1 - padron: 100686 - counter
2
3
     library IEEE;
4
     use IEEE.std_logic_1164.all;
     use IEEE.numeric_std.all;
5
6
     -- N-bit generic counter with load signal
7
8
     entity mycounter is
9
      generic (
10
              N : natural := 8
11
12
      );
13
      port(
        rst : in std_logic;
14
        clk : in std_logic;
15
        load : in std_logic;
16
        value : in std_logic_vector(N-1 downto 0);
17
        count : out std_logic_vector(N-1 downto 0);
18
         -- indicators when counter reaches 3 or 30 seconds
19
        20
         seg_30_reached : out std_logic
                                              -- seg_30_reached = 1 if reached otherwise 0
21
22
      );
23
     end mycounter;
24
     architecture behavioral of mycounter is
25
            signal aux_count : unsigned(N-1 downto 0);
26
                                                     -- 3s * 50MHz = 150.000.000 -> 0 - 149999999
-- 30s * 50MHz = 1.500.000.000 -> 0 - 1499999999
         constant N_SEG3 : natural := 149999999 ;
27
        constant N_SEG30 : natural := 1499999999;
28
29
30
     begin
      process(clk,rst)
31
       begin
32
        if rst='1' then
33
                 aux_count <= (others => '0');
34
         elsif clk = '1' and clk'event then
35
          if load = '1' then
36
                  aux_count <= unsigned(value);</pre>
37
           else
38
                   aux_count <= aux_count + 1;</pre>
39
           end if;
40
41
         end if;
42
       end process;
43
44
       count <= std_logic_vector(aux_count);</pre>
      seg_3_reached <= '1' when (aux_count = N_SEG3) else '0';</pre>
```

```
seg_30_reached <= '1' when (aux_count = N_SEG30) else '0';
end behavioral;</pre>
```

46 47

48

```
-- Nahila Lützelschwab - TP1 - padron: 100686 - fsm
1
2
     library IEEE;
3
     use IEEE.std_logic_1164.all;
4
     use IEEE.numeric_std.all;
5
6
     use work.traffic_state_pkg.all;
     entity fsm is
9
       port(
10
         rst : in std_logic;
         clk : in std_logic;
11
         seg_3 : in std_logic;
12
         seg_30 : in std_logic;
13
         state : out traffic_state
14
       );
15
     end fsm;
16
17
     architecture behavioral of fsm is
18
19
20
       -- Declaration of signals to use
21
         signal aux_state : traffic_state;
22
     begin
       process(clk,rst)
23
       begin
24
         if rst='1' then
25
                  aux_state <= S0;</pre>
26
         elsif clk = '1' and clk'event then
27
                  case aux_state is
28
              -- green_1 & red_2 -> yellow_1 & red_2
30
                        when SO =>
                  if seg_30 = '1' then
31
                          aux_state <= S1;</pre>
32
                  end if;
33
              -- yellow_1 & red_2 -> red_1 & yellow_2
34
                when S1 =>
35
                  if seg_3 = '1' then
36
37
                          aux_state <= S2;</pre>
                  end if;
38
              -- red_1 & yellow_2 -> red_1 & green_2
39
               when S2 =>
                  if seg_3 = '1' then
41
                          aux_state <= S3;</pre>
42
                  end if;
43
              -- red_1 & green_2 -> red_1 & yellow_2
44
               when S3 =>
45
                  if seg_30 = '1' then
46
47
                          aux_state <= S4;</pre>
                  end if;
48
              -- red_1 & yellow_2 -> yellow_1 & red_2
49
                when S4 =>
                  if seg_3 = '1' then
51
52
                          aux_state <= S5;</pre>
53
                  end if;
              -- yellow_1 & red_2 -> green_1 & red_2
54
               when S5 =>
55
                  if seg_3 = '1' then
56
                          aux_state <= S0;</pre>
57
                  end if;
58
59
              end case;
60
               end if;
       end process;
       state <= traffic_state(aux_state);</pre>
    end behavioral;
```

2 3

8

10 11 12

13 14

16

17 18

19

20 21

22

23

242526

27

28

29

30 31

32

33

34 35

37

38

39

40

41

42

43 44

45

47 48

49

50

51 52 53

54 55

2.1. Simulación - Test bench

Para simular el circuito se reemplazaron los valores por otros más chicos para que los resultados sean apreciables y se realizó mediante el siguiente test bench:

```
-- Nahila Lützelschwab - TP1 - padron: 100686 - traffic lights testbench
library IEEE;
use IEEE.std_logic_1164.all;
use IEEE.numeric_std.all;
entity tb_traffic_lights is
end tb_traffic_lights;
architecture behavioral of tb_traffic_lights is
 constant SIM_TIME_NS : time := 10000 ns;
 constant TB_N : natural := 31;
 signal tb_rst : std_logic;
 signal tb_clk : std_logic := '0';
 signal tb_green_1 : std_logic;
 signal tb_yellow_1 : std_logic;
 signal tb_red_1 : std_logic;
 signal tb_green_2 : std_logic;
 signal tb_yellow_2 : std_logic;
 signal tb_red_2 : std_logic;
begin
 tb_rst <= '0', '1' after 1 ns, '0' after 20 ns;
  -- 50 MHz clock frequency
 tb_clk <= not tb_clk after 10 ns;</pre>
 stop_simulation : process
 begin
   wait for SIM_TIME_NS; --run the simulation for this duration
           report "Simulation finished."
            severity failure;
 end process;
 I1: entity work.traffic_lights(behavioral)
 port map(
   rst => tb_rst,
   clk => tb_clk,
   green_1 => tb_green_1,
   yellow_1 => tb_yellow_1,
   red_1 => tb_red_1,
   green_2 => tb_green_2,
   yellow_2 => tb_yellow_2,
   red_2 => tb_red_2
end behavioral;
```

El resultado de la simulación se puede observar en la figura 6 las 6 salidas y las entradas de clock y de reset, donde se pueden apreciar los cambios de estado tal como lo describe el diagrama de estados.




Figura 6

2.2. Síntesis

Se realizó la síntesis sobre el dispositivo FPGA xc7a15tftg256-1 con el software Vivado, donde se demuestra la correcta implementación del diseño en el mismo. Se puede observar en la figura ?? el register transfer level, el cual es un nivel de abstracción intermedio que se encuentra entre la descripción del hardware a nivel de comportamiento y la descripción a nivel de puertas lógicas.




Figura 7

En la figura 8 se puede observar el esquemático de implementación que muestra el conexionado interno de la FPGA.




Figura 8

3. Conclusión

Se puede concluir que el presente trabajo práctico permitió fijar el concepto de circuito secuencial sincrónico y aprender el manejo tanto del lenguaje de descripción de hardware VHDL como del software Vivado que permitió realizar la síntesis sobre un dispositivo FPGA específico.