



## (86.41) SISTEMAS DIGITALES

### Trabajo práctico N.º 1

Docentes a cargo:

Alvarez, Nicolás

Alpago, Octavio

Integrante		Padrón		Correo electrónico
Lützelschwab, Nahila	—	100686	—	nlützelschwab@fi.uba.ar

## 1. Introducción

El presente trabajo práctico tiene como objetivo realizar un circuito secuencial sincrónico aplicando el lenguaje de descripción de hardware VHDL.

## 2. Desarrollo

Para ello se implementó un circuito que controle dos semáforos en un cruce de calles, el cual presenta 6 salidas de acuerdo a las siguientes combinaciones posibles que llamaremos estados:




Figura 1

1. S0: Semáforo 1 en verde y semáforo 2 en rojo
2. S1: Semáforo 1 en amarillo y semáforo 2 en rojo
3. S2: Semáforo 1 en rojo y semáforo 2 en amarillo
4. S3: Semáforo 1 en rojo y semáforo 2 en verde
5. S4: Semáforo 1 en rojo y semáforo 2 en amarillo
6. S5: Semáforo 1 en amarillo y semáforo 2 en rojo

El tiempo en el que permanecerán en amarillo es de 3 segundos, mientras que permanecieran en verde y rojo durante 30 segundos. El reloj del sistema tendrá una frecuencia de operación de 50MHz.

Se puede representar el sistema mediante el siguiente diagrama de estados:




Figura 2

Teniendo en cuenta el circuito de la figura 4 se toman las siguientes consideraciones:

El clock tiene una frecuencia de 50MHz por lo tanto para que de una base de tiempo de 1 segundo debo contar 50 millones de pulsos, cada pulso dará  $\frac{1}{50MHz} = 20ns$ . El contador debe tener de cantidad de bits =  $\log_2(50,000,000) = 26$  bits y contará de 0 hasta 49.999.999.

En el pulso de  $\frac{1}{50MHz} = 20ns$  hay un período completo del pulso de clock. Para la cuenta llegue a 30 se necesitan 5 bits ( $2^5 = 32$ ).




Figura 3: Counter

La comparación con cuenta = 29 o cuenta = 2 depende del estado en el que esté. Se requieren 30 segundos para los estados S0, S3 y para el resto se requieren 3 segundos. Por lo tanto se le agrega un multiplexor al contador que determine que tipo de cuenta se requiere para pasar de un estado al siguiente. Planteando un diagrama en bloques con dos contadores, uno que cuente por segundo y otro para los contadores de 3 y 30 segundos queda de la siguiente manera:




Figura 4

Para minimizarlo se puede utilizar un único contador como se puede observar en la figura 5. Haciendo uso de un contador con carga que permita elegir el modo de contar dependiendo del estado actual y siguiente. En caso que la cuenta llegue a 3 o 30, se setea  $seg\_30 = 1$  o  $seg\_3 = 1$ , respectivamente. Dicha señal será útil para la máquina de estados finita, la cual describe la lógica del diagrama de estados presentado en la figura 2 y cuyas salidas son los estados de las luces (rojo\_1, amarillo\_1, verde\_1, rojo\_2, amarillo\_2, verde\_2). Para el caso de 30 segundos se debe contar hasta  $30s \cdot 50MHz = 1,500,000,000$  y para 3 segundos  $3s \cdot 50MHz = 150,000,000$ , siendo entonces los rangos de  $[0; 1.499.999.999]$  y  $[0; 149.999.999]$  respectivamente. Por lo tanto, el contador debe poder contar de 0 de 1.499.999.999, siendo entonces la cantidad de bits del contador de  $\log_2(1500000000) = 30,48 \approx 31$  bits.

El contador y la máquina de estados son circuitos sincrónicos, se utiliza rising edge para el clock y nivel alto para el reset.




Figura 5

La implementación en VHDL es la siguiente:

```

1  -- Nahila Lützelshwab - TP1 - padron: 100686 - packages
2
3  -- Declaration of common library and use
4  library IEEE;
5  use IEEE.std_logic_1164.all;
6  use IEEE.numeric_std.all;
7
8  -- Declaration data type for the states of traffic lights
9  package traffic_state_pkg is
10     type traffic_state is (
11         S0, -- green_1 & red_2
12         S1, -- yellow_1 & red_2
13         S2, -- red_1 & yellow_2
14         S3, -- red_1 & green_2
15         S4, -- red_1 & yellow_2
16         S5 -- yellow_1 & red_2
17     );
18 end package traffic_state_pkg;
19

```

```

1  -- Nahila Lützelshwab - TP1 - padron: 100686 - traffic_lights design
2
3  -- Declaration of common library and use
4  library IEEE;
5  use IEEE.std_logic_1164.all;
6  use IEEE.numeric_std.all;
7  use work.traffic_state_pkg.all;
8
9  entity traffic_lights is
10     port(
11         rst: in std_logic;
12         clk: in std_logic;
13
14         green_1: out std_logic;
15         yellow_1: out std_logic;
16         red_1: out std_logic;
17
18         green_2: out std_logic;
19         yellow_2: out std_logic;
20         red_2: out std_logic
21     );
22 end traffic_lights;
23
24 architecture behavioral of traffic_lights is
25     -- Declaration of constants and signals to use
26     constant counter_number : natural := 31;

```

```

27 signal value : std_logic_vector(counter_number-1 downto 0) := (others => '0');
28 signal seg_3 : std_logic;
29 signal seg_30 : std_logic;
30 signal counter_select : std_logic;
31 signal mux_output : std_logic;
32 signal state : traffic_state;
33 --signal aux_state : traffic_state;
34
35 begin
36     mux: entity work.mux
37     port map(
38         x0 => seg_3,
39         x1 => seg_30,
40         s => counter_select,
41         y => mux_output
42     );
43
44     counter: entity work.mycounter
45     generic map(
46         N => counter_number
47     )
48     port map(
49         rst => rst,
50         clk => clk,
51         load => mux_output,
52         value => value,
53         count => open,
54         seg_3_reached => seg_3,
55         seg_30_reached => seg_30
56     );
57
58     fsm : entity work.fsm
59     port map(
60         rst => rst,
61         clk => clk,
62         seg_3 => seg_3,
63         seg_30 => seg_30,
64         state => state
65     );
66
67     process(state)
68     begin
69         if state = S0 or state = S3 then
70             counter_select <= '1';
71         else
72             counter_select <= '0';
73         end if;
74     end process;
75
76     -- Outputs
77     green_1 <= '1' when state = S0 else '0';
78     yellow_1 <= '1' when ((state = S1) or (state = S5)) else '0';
79     red_1 <= '1' when ((state = S2) or (state = S3) or (state = S4)) else '0';
80
81     green_2 <= '1' when state = S3 else '0';
82     yellow_2 <= '1' when ((state = S2) or (state = S4)) else '0';
83     red_2 <= '1' when ((state = S0) or (state = S1) or (state = S5)) else '0';
84
85 end behavioral;
86

```

```

1  -- Nahila Lützelshwab - TP1 - padron: 100686 - multiplexor
2
3  library IEEE;
4  use IEEE.std_logic_1164.all;
5  use IEEE.numeric_std.all;
6
7  entity mux is

```

```

8     port(
9         x0 : in std_logic;
10        x1 : in std_logic;
11        s  : in std_logic;
12        y  : out std_logic
13    );
14 end mux;
15
16 architecture behavioral of mux is
17 begin
18     process (x0, x1, s) is
19     begin
20         case s is
21             when '0' =>
22                 y <= x0;
23             when others =>
24                 y <= x1;
25         end case;
26     end process;
27 end behavioral;
28
29

```

```

1  -- Nahila LützelSchwab - TP1 - padron: 100686 - counter
2
3  library IEEE;
4  use IEEE.std_logic_1164.all;
5  use IEEE.numeric_std.all;
6
7  -- N-bit generic counter with load signal
8
9  entity mycounter is
10     generic (
11         N : natural := 8
12     );
13     port(
14         rst : in std_logic;
15         clk : in std_logic;
16         load : in std_logic;
17         value : in std_logic_vector(N-1 downto 0);
18         count : out std_logic_vector(N-1 downto 0);
19         -- indicators when counter reaches 3 or 30 seconds
20         seg_3_reached : out std_logic;      -- seg_3_reached = 1 if reached otherwise 0
21         seg_30_reached : out std_logic     -- seg_30_reached = 1 if reached otherwise 0
22     );
23 end mycounter;
24
25 architecture behavioral of mycounter is
26     signal aux_count : unsigned(N-1 downto 0);
27     constant N_SEG3 : natural := 149999999 ;      -- 3s * 50MHz = 150.000.000 -> 0 - 149999999
28     constant N_SEG30 : natural := 1499999999;     -- 30s * 50MHz = 1.500.000.000 -> 0 - 1499999999
29
30 begin
31     process(clk,rst)
32     begin
33         if rst='1' then
34             aux_count <= (others => '0');
35         elsif clk = '1' and clk'event then
36             if load = '1' then
37                 aux_count <= unsigned(value);
38             else
39                 aux_count <= aux_count + 1;
40             end if;
41         end if;
42     end process;
43
44     count <= std_logic_vector(aux_count);
45     seg_3_reached <= '1' when (aux_count = N_SEG3) else '0';

```

```

46     seg_30_reached <= '1' when (aux_count = N_SEG30) else '0';
47
48 end behavioral;
49

```

```

1  -- Nahila Lützelshwab - TP1 - padron: 100686 - fsm
2
3  library IEEE;
4  use IEEE.std_logic_1164.all;
5  use IEEE.numeric_std.all;
6  use work.traffic_state_pkg.all;
7
8  entity fsm is
9      port(
10         rst : in std_logic;
11         clk : in std_logic;
12         seg_3 : in std_logic;
13         seg_30 : in std_logic;
14         state : out traffic_state
15     );
16 end fsm;
17
18 architecture behavioral of fsm is
19
20     -- Declaration of signals to use
21     signal aux_state : traffic_state;
22 begin
23     process(clk,rst)
24     begin
25         if rst='1' then
26             aux_state <= S0;
27         elsif clk = '1' and clk'event then
28             case aux_state is
29                 -- green_1 & red_2 -> yellow_1 & red_2
30                 when S0 =>
31                     if seg_30 = '1' then
32                         aux_state <= S1;
33                     end if;
34                 -- yellow_1 & red_2 -> red_1 & yellow_2
35                 when S1 =>
36                     if seg_3 = '1' then
37                         aux_state <= S2;
38                     end if;
39                 -- red_1 & yellow_2 -> red_1 & green_2
40                 when S2 =>
41                     if seg_3 = '1' then
42                         aux_state <= S3;
43                     end if;
44                 -- red_1 & green_2 -> red_1 & yellow_2
45                 when S3 =>
46                     if seg_30 = '1' then
47                         aux_state <= S4;
48                     end if;
49                 -- red_1 & yellow_2 -> yellow_1 & red_2
50                 when S4 =>
51                     if seg_3 = '1' then
52                         aux_state <= S5;
53                     end if;
54                 -- yellow_1 & red_2 -> green_1 & red_2
55                 when S5 =>
56                     if seg_3 = '1' then
57                         aux_state <= S0;
58                     end if;
59             end case;
60         end if;
61     end process;
62     state <= traffic_state(aux_state);
63 end behavioral;

```

## 2.1. Simulación - Test bench

Para simular el circuito se reemplazaron los valores por otros más chicos para que los resultados sean apreciables y se realizó mediante el siguiente test bench:

```

1  -- Nahila LützelSchwab - TP1 - padron: 100686 - traffic lights testbench
2
3  library IEEE;
4  use IEEE.std_logic_1164.all;
5  use IEEE.numeric_std.all;
6
7  entity tb_traffic_lights is
8  end tb_traffic_lights;
9
10 architecture behavioral of tb_traffic_lights is
11
12     constant SIM_TIME_NS : time := 10000 ns;
13     constant TB_N : natural := 31;
14
15     signal tb_rst : std_logic;
16     signal tb_clk : std_logic := '0';
17
18     signal tb_green_1 : std_logic;
19     signal tb_yellow_1 : std_logic;
20     signal tb_red_1 : std_logic;
21
22     signal tb_green_2 : std_logic;
23     signal tb_yellow_2 : std_logic;
24     signal tb_red_2 : std_logic;
25
26 begin
27
28     tb_rst <= '0', '1' after 1 ns, '0' after 20 ns;
29     -- 50 MHz clock frequency
30     tb_clk <= not tb_clk after 10 ns;
31
32     stop_simulation : process
33     begin
34         wait for SIM_TIME_NS; --run the simulation for this duration
35         assert false
36             report "Simulation finished."
37             severity failure;
38     end process;
39
40     I1: entity work.traffic_lights(behavioral)
41     port map(
42         rst => tb_rst,
43         clk => tb_clk,
44
45         green_1 => tb_green_1,
46         yellow_1 => tb_yellow_1,
47         red_1 => tb_red_1,
48
49         green_2 => tb_green_2,
50         yellow_2 => tb_yellow_2,
51         red_2 => tb_red_2
52     );
53
54 end behavioral;
55

```

El resultado de la simulación se puede observar en la figura 6 las 6 salidas y las entradas de clock y de reset, donde se pueden apreciar los cambios de estado tal como lo describe el diagrama de estados.






Figura 6

## 2.2. Síntesis

Se realizó la síntesis sobre el dispositivo FPGA xc7a15tftg256-1 con el software Vivado, donde se demuestra la correcta implementación del diseño en el mismo. Se puede observar en la figura ?? el register transfer level, el cual es un nivel de abstracción intermedio que se encuentra entre la descripción del hardware a nivel de comportamiento y la descripción a nivel de puertas lógicas.




Figura 7

En la figura 8 se puede observar el esquemático de implementación que muestra el conexionado interno de la FPGA.




Figura 8

### **3. Conclusión**

Se puede concluir que el presente trabajo práctico permitió fijar el concepto de circuito secuencial síncrono y aprender el manejo tanto del lenguaje de descripción de hardware VHDL como del software Vivado que permitió realizar la síntesis sobre un dispositivo FPGA específico.