

(82.07) Laboratorio de microprocesadores

Entrega N.º 6: Integrador Curso 01

Docentes a cargo: Stola, Gerardo Luis Salaya, Juan Guido Cofman, Fernando

Integrante Padrón Correo electrónico Lützelschwab, Nahila — 100686 — nlützelschwab@fi.uba.ar

Índice

1.	Objetivos del proyecto	3
2.	Descripción del proyecto 2.1. Lista de componentes	3
3.	Esquemático	3
4.	4.0.3. Cálculo de la resistencia y capacidad	4 4 5 5 5 5
5.	Resultados	9
6.	Conclusiones	10
7.	Anexo 7.1. Código fuente	10
8.	Bibliografía	17

1. Objetivos del proyecto

El objetivo del presente trabajo práctico es el estudio de la carga y descarga de los condensadores, integrando algunas de las herramientas adquiridas a lo largo del curso.

2. Descripción del proyecto

El presente trabajo práctico consistió en diseñar un programa que permita muestrear la tensión proveniente de la carga y descarga de un condensador conectado a un canal conversor analógico digital del microcontrolador ATMega328p. Para ello fue necesario generar una señal de entrada de 50Hz con un duty cycle de 50 % con el modo Fast PWM; y verificar la frecuencia generada con el modo de captura del Timer1 mediante el uso de la interrupción externa Int0. A partir de ello se graficó el comportamiento de los valores digitalizados de la salida del circuito RC.

2.1. Lista de componentes

A continuación se listan los componentes utilizados para la implementación del proyecto.

- Placa Arduino UNO
- Protoboard de 830 puntos
- Cables macho-macho para protoboard
- Dos resistencias de valor 180Ω
- Una resistencias de valor 150Ω
- Un capacitor de $100\mu F$

3. Esquemático

Como muestra el esquemático 1, se hizo uso de una placa Arduino UNO basada en el microcontrolador ATmega328p, a la cual se conectó un circuito RC de manera tal que sea alimentado por la señal generada de 50Hz con un duty cycle de $50\,\%$ a taves del pin PD6, quedando de esta manera el capacitor como salida del circuito. A su vez, se utilizaron como entradas los pines PD2(INT0), PB0(ICP) y PC0(ADC0) como se muestra en el esquematico.

En el diagrama de bloques 2 se representa la conexión necesaria para poder realizar la comunicación serie entre el circuito RC, el microcontrolador y la PC (de la cual se observan los datos).




Figura 1: Esquematico completo del circuito implementado




Figura 2: Diagrama en bloques

4. Software

Mediante el software Microchip Studio, se desarrolló el programa a implementar en código Assembly.

Para llevar a cabo la implementación del algoritmo se tuvieron en cuenta las siguientes funcionalidades:

- Generar la señal cuadrada de 50Hz con un duty-cycle de $50\,\%$ haciendo uso de la funcionalidad de Timer del microcontrolador.
- Verificar los la frecuencia generada con el modo de captura del Timer1 usando la interrupción Int0.
- Calcular los valores de resistencia y capacidad para una lograr un τ que sea 3 veces menor el periodo de la señal de entrada, es decir, $\tau < \frac{T}{3}$.
- Adquirir con el conversor A/D valores de voltaje sobre el capacitor V_C .
- Transmitir por comunicación serie USART los valores obtenidos a una PC.

4.0.1. Fast PWM

Para generar la señal cuadrada de 50Hz con un duty-cycle de 50% a partir del modo PWM del Timer0 de 8-bits del microcontrolador, se calculó el prescaler necesario considerando que el ATMega328p contiene un

oscilador de cristal de 16MHz:

$$T = \frac{2^8}{16MHz} \cdot prescaler = \frac{1}{50Hz} \Rightarrow prescaler = 1250$$

Dado que los valores de prescaler ya estan determinados, se tomó el valor que más se aproxima, tomando de esta manera prescaler = 1024. Para lograr un duty-cycle de 50% se configuró el Timer0 en modo comparador seteando el registro comparador de salida (OCR0A) a 127.

4.0.2. Verificación de la frecuencia

Para poder verificar la frecuencia y el duty-cycle de la señal generada por el Timer0 se hizo uso de la funcionalidad de captura del Timer1. Es decir, se configuró el Timer1 en modo captura con un prescaler de 1024 al igual que para el modo Fast PWM,y se habilitó la interrupcion de captura ICP1(PB0). A su vez, se configuró INT0 para transferir los datos mediante puerto serie, de manera que cualquier cambio produzca la interrupción.

Se implementó un algoritmo que verifique la frecuencia a partir de la detección de flancos de la señal cuadrada utilizando las interrupciones. Cuando se activa la interrupción externa se impone una interrupción de captura ICP1 por flanco ascendiente, realizando la verificación de las características de la señal. Esto lo realiza guardando los parte alta y baja del ICR1 cada vez que se produce una interrupción y llevando la cuenta de la cantidad de flancos detectados. Para calcular el período se utilizan los valores del primer y tercer flanco; y para calcular el duty-cycle el primer y segundo flanco.

4.0.3. Cálculo de la resistencia y capacidad

Para calcular los valores de resistencia y capacidad que logren un $\tau = R \cdot C$ que sea tres veces menor que el período de la señal de entrada, se fijó un valor de capacidad de $100\mu F$ y se calculó la resistencia necesaria.

$$\tau < \frac{T}{3} \Rightarrow R \cdot C < \frac{2 \cdot 10^{-2}}{3} = 6,66 \cdot 10^{-3}$$

$$R = 66,6\Omega$$

Para la implementación del circuito RC físico se utilizaron dos resistencias de 180Ω y una de 150Ω . Quedando de esta manera un $\tau \approx 5,6ms$, y una carga del capacitor máxima de $99\,\%$ luego de un tiempo $5\tau = 28ms$. En la práctica el capacitor no logra cargarse y descargarse por completo, y que pasado el régimen transitorio, el sistema se estabiliza alrededor de un valor medio de 2,5V devido a que los semiciclos de la señal generada por PWM toman los valores 0V y 5V.

4.0.4. Comunicación puerto serie

Los valores de tensión sobre el capacitor V_C que se obtienen mediante el conversor A/D, son transmitidos por comunicación serie de 8-bits de datos, sin bit de paridad y un bit de stop. Para ello se tomó un boud rate de 76800, UBRR = 127.

4.0.5. Conversor A/D

Para la conversión de la señal analógica del PWM a digital, se configuró la mínima frecuencia de conversión posible de 125kHz y se seteó AVCC con capacitor externo, que ajuste el resultado hacia la izquierda y con única entrada ADC0. A su vez, fue necesario configurar el Timer2 en modo normal con un prescaler de 32 y habilitando la interrupción por desbordamiento. Por lo tanto, cuando se activa la interrupción lee la entrada ADC y se transmiten los datos por el puerto serie. Una vez que se generaron las 64 muestras se apaga el Timer2. Para que los datos sean transmitidos en forma correcta, hay que tener en cuenta que el tiempo de transmisión sea menor al de muestreo.

4.1. Diagrama de flujo

En la figura 6 se puede observar el diagrama de flujo correspondiente al software principal.




Figura 3: Diagrama de flujo completo




Figura 4: Diagrama de flujo de la interrupcion por captura



Figura 5: Diagrama de flujo de interrupcion externa




Figura 6: Diagrama de flujo por overflow

5. Resultados

Se lograron los resultados deseados, para ello se hizo uso de la herramienta Data Visualizer del programa MicroChip Studio para realizar la transmisión y recepción de datos a traves de la terminal serie. A su vez se utilizó el programa Octave para graficar los resultados los cuales se pueden observar en el video del siguiente link y en el gráfico :

```
tension = [103 97 92 86 81 77 73 76 88 97 107 115 123
]for i = 1 : length(tension)
    tensions(i) = tension(i)
end

samples = zeros(length(tension), 1)

]for i = 1 : length(tension)
    samples(i) = samples(i).+i
end

time = samples
tensions = tensions.*19.53e-3
figure(2)
scatter(time, tensions, ylabel = "Tension VC")
holdon;
plot(time, tensions)
```

Figura 7: Porción de código para graficar mediante Octave




Figura 8: Grafico tensiones sobre el capacitor

Link: https://youtu.be/5lzE-aYfsPQ

6. Conclusiones

Este trabajo práctico se basó en la integración de herramientas configurables para el microprocesador ATMega328p, adquiridas a lo largo del curso. Se puede concluir que permitió replicar el funcionamiento de un osciloscopio, midiendo particularmente la carga y descarga de un capacitor; además de actuar el mismo sistema como un generador de ondas.

7. Anexo

7.1. Código fuente

```
; Laboratorio de microprocesadores (86.07)
; Nahila Lutzelschwab
```

```
Padron: 100686
4
    1er cuatrimestre 2021
5
    Turno Martes 19hs
6
   .INCLUDE "m328pdef.inc"
10
   . CSEG
               ;Segmento de codigo
11
12
   .ORG 0 \times 00
13
    RJMP START; Se evitan los vectores de interrupciones
14
15
   ORG INTOaddr; Vector de interrupcion 0
16
    RJMP ISR_INT0
17
   ORG UTXCaddr
19
    RJMP HANDLER_USART
20
21
  .ORG ICP1ADDR
22
    RJMP HANDLER ICP1
23
24
  ORG OVF2ADDR
25
    RJMP HANDLER OVF2
26
27
   ORG INT_VECTORS_SIZE
28
29
30
31
  ; Redefine registros con nombres significativo
32
  .EQU OCR0A_VALUE = 127
33
  .EQU DUTY CYCLE = 128
34
  .EQU PERIOD = 256
35
  .EQU AMOUNT CHECK = 21
36
  .EQU AMOUNT\_SAMPLES = 64
  .EQU BAUD_RATE = 76800
38
  .EQU FREQ = 16000000
  .EQU BPS = ((FREQ/16/BAUD\_RATE) - 1); Baud rate prescale
41
_{42} .DEF TEMP = _{R16}
.DEF TEMP2 = R17
  .DEF PRE TEMP3 = R18
44
  .DEF TEMP3 = R19
45
  .DEF PRE TEMP4 = R20
46
  .DEF TEMP4 = R21
47
  .DEF TEMP5 = R22
48
  .DEF TEMP6 = R23
  .DEF FREQ_REG = R24
  .DEF PERIOD\_REG = R25
  .DEF SAMPLES_REG = R26
52
53
54
55
56
57 START:
    RCALL STACK_INITIALIZE
58
    RCALL PORTS_CONF
59
    RCALL INTO_CONF
60
61
    RCALL USART_CONF
62
    RCALL TIMERO_CONF
    RCALL TIMER1_CONF
63
64
    CLR FREQ REG
65
    CLR PERIOD_REG
66
    CLR TEMP5
67
    CLT
68
    CBI TIFR1, ICF1
69
    SEI
70
71
72 LOOP:
```

```
RJMP LOOP
73
74
75
76
     Inicia el stack en la parte alta de la memoria
   STACK_INITIALIZE:
79
     LDI TEMP, LOW(RAMEND)
80
     OUT SPL, TEMP
81
     LDI TEMP, HIGH (RAMEND)
82
     OUT SPH, TEMP
83
84
85
     Configura los puertos
86
87 PORTS_CONF:
88
89
     Entradas -> PC0 (AD0)
90
     Salidas -> PB0 y PD6
91
92
93
     Setea como entrada PC0 del ADC
94
     CLR TEMP
95
     OUT DDRC, TEMP
96
97
98
     Setea como salida ICP1
     LDI TEMP, (1<<DDB0)
     OUT DDRB, TEMP
100
101
     Setea un nivel bajo en el IPC1(PB0)
102
     CBI PORTB, 0
103
104
     Setea como salida el PWM del Timer0
105
     LDI TEMP, (1 < < DDD6)
106
     OUT DDRD, TEMP
107
     RET
108
109
110
111
    Configura la interrupcion INTO
112 INTO_CONF:
113
114
     Cualquier cambio en INTO generara una interrupcion
115
     LDS TEMP, EICRA
116
     ORI TEMP, (1 << ISC00)
117
     ANDI TEMP, \sim ((1 << ISC01))
118
     STS EICRA, TEMP
119
     Habilita la interrupcion INTO
121
     IN TEMP, EIMSK
122
     ORI TEMP, (1<<INT0)
123
     OUT EIMSK, TEMP
124
     RET
125
126
127
    Configura el USART
128 ;
129 USART_CONF:
130
     Carga el baud rate USART
131
     LDI TEMP, HIGH(BPS)
132
     STS UBRROH, TEMP
133
     LDI TEMP, LOW(BPS)
134
     STS UBRROL, TEMP
135
136
     Configura 8 bits de datos, 1 bit de inicio y otro de fin, sin paridad
137
     LDI TEMP, ((0 << UMSEL00) | (0 << UPM00) | (0 << USBS0) | (3 << UCSZ00))
138
     STS UCSROC, TEMP
139
140
     Habilita la transmision de 8 bits
141 ;
```

```
LDI TEMP, ((0 << RXEN0) | (1 << TXEN0) | (0 << UCSZ02))
142
      STS UCSR0B, TEMP
143
144
     LDS TEMP, UCSR0B
145
      ORI TEMP, (1<<TXCIE0)
146
      STS UCSR0B, TEMP
147
148
     RET
149
150
     Configura el Timer0
151
   TIMERO CONF:
152
153
154
     Maximo del modo Fast PWM de 8 bits es 0x00FF
155
156
     WGM02 WGM01 WGM00
157
158
159
160
161
     Configura modo Fast PWM y control de generador de se al
162
     LDS TEMP, TCCR0A
163
      ORI TEMP, ((1 < < WGM01) | (1 < < WGM00) | (1 < < COM0A1))
164
     ANDI TEMP, \sim (1 << \text{COM0A0})
OUT TCCR0A, TEMP
165
166
168
      Setea el prescaler en 1024
     LDS TEMP, TCCR0B
169
      ORI TEMP, ((1 << CS00) | (1 << CS02))
170
      ANDI TEMP, \sim ((1 < < \text{CS}01) | (1 < < \text{WGM}02))
171
     OUT TCCR0B, TEMP
172
173
     Reinicia el contador Timer0
174
     CLR TEMP
175
     OUT TCNTO, TEMP
176
177
      Para que tenga 50Hz y un duty cicle de 50% el OCRA_VALUE
178
179
      LDI TEMP, OCROA_VALUE
180
     OUT OCR0A, TEMP
     RET
181
182
183
      Configura el Timer1
184
185 TIMER1 CONF:
186
      Configura el Timer1 en modo captura con disparo de flanco ascendente y prescaler 1024 sin
187
        cancelador de ruido
188
189
190
      maximo: 0XFFF
191
192
193
     COM1A1 COM1A0 COM1B1 COM1B0 - -
194
195
196
     ICNC1 ICES1 - WGM13 WGM12 CS12 CS11 CS10 ->TCCR1B
197
                      - 0 0 1 0 1
198
199
200
201
     LDS TEMP, TCCR1A
202
     ANDI \ TEMP, \ \ {\sim}((1{<<}WGM10) \,|\, (1{<<}COM1A1) \,|\, (1{<<}COM1A0) \,)
203
     STS TCCR1A, TEMP
204
205
206
     ; Configura la captura con flanco ascendente y un prescaler de 1024
     LDS TEMP, TCCR1B
207
      ORI TEMP, ((1 << CS10) | (1 << CS12) | (1 << ICES1))
208
      ANDI TEMP, \sim ((1 < < \text{WGM13}) | (1 < < \text{WGM12}) | (1 < < \text{ICNC1}) | (1 < < \text{CS11}))
209
```

```
STS TCCR1B, TEMP
210
211
     Habilita la interrupcion de captura
212
     LDS TEMP, TIMSK1
213
     ORI TEMP, (1 << ICIE1)
     STS TIMSK1, TEMP
215
216
     Resetea el Timer1
217
     CLR TEMP
218
     STS TCNT1H, TEMP
219
     STS TCNT1L, TEMP
220
221
222
223
224 ; Configura el Timer2
225 TIMER2_CONF:
226
227
     Modo normal WGM20 WGM21
228
229
230
     Prescaler de 32 CS22 CS21 CS20
231
232
233 VER
234
235
     LDS TEMP, TCCR2A
236
     ANDI TEMP, \sim ((1 < < \text{WGM21}) | (1 < < \text{WGM20}))
237
     STS TCCR2A, TEMP
238
     Configura un prescaler de 32 para obtener un delay de 0.5 ms
239
     LDS TEMP, TCCR2B
240
     ORI TEMP, (1 << CS20) | (1 << CS21)
241
     ANDI TEMP, \sim ((1 < < \text{WGM22}) | (1 < < \text{CS22}))
242
     STS TCCR2B, TEMP
243
244
     Habilita la interrupcion por overflow del Timer2
     LDS TEMP, TIMSK2
246
247
     ORI TEMP, (1 << TOIE2)
248
     STS TIMSK2, TEMP
249
     Reinicia el Timer2
250
     CLR TEMP
251
     STS TCNT2, TEMP
252
     RET
253
254
     Configura el conversor analogico digital
256
257
   ADC_CONF:
258
     ADEN ADSC ADATE ADIF ADIE ADPS2 ADPS1 ADPS0 -> ADCSRA
259
                                        1
            1
                   1 0
260
261
                                            ADTS2 ADTS1 ADTS0 -> ADCSRB
262
263
264
      REFS1 REFS0 ADLAR
                               MUX3 MUX2 MUX1 MUX0 -> ADMUX
265
266
267
268
269
      Habilita el ADC, la conversion, el trigger y configura un prescaler de 128 para una
270
       frecuencia de 125kHz
     LDS TEMP, ADCSRA
271
     ORI TEMP, ((1 << ADPS0) | (1 << ADPS1) | (1 << ADPS2) | (1 << ADEN) | (1 << ADATE) | (1 << ADSC) )
272
     STS ADCSRA, TEMP
273
     Configura el modo de ejecucion libre
275
     LDS TEMP, ADCSRB
276
     ANDI TEMP, \sim ((1 \ll ADTS0) | (1 \ll ADTS1) | (1 \ll ADTS2))
```

```
STS ADCSRB, TEMP
278
279
     Configura el registro ADC multiplexor: AVCC con capacitor externo, ajusta el resultado hacia
280
        la izquierda y unica entrada ADC0
     LDS TEMP, ADMUX
281
     ORI TEMP, (1 < < ADLAR) | (1 < < REFS0)
282
     ANDI TEMP, \sim ((1 < \text{MUX0}) | (1 < \text{MUX1}) | (1 < \text{MUX2}) | (1 < \text{MUX3}) | (1 < \text{REFS1}))
283
     STS ADMUX, TEMP
284
     CLR SAMPLES_REG
285
     RET
286
287
288 SEND MESSAGE:
289
     LPM TEMP, Z+
                          ; Carga un caracter
     CPI TEMP, 0x00
                            ; Se fija si es el fin de cadena
290
     BREQ END_SENT_MESSAGE
292
293 LOOP_MESSAGE:
     LDS TEMP3, UCSR0A
294
     SBRS TEMP3, UDREO; Espera que el buffer de transmision este vacio
295
     RJMP LOOP_MESSAGE
296
297
     STS UDRO, TEMP
                          ; Transmite el caracter
298
     RJMP SEND MESSAGE
299
300
301 END_SENT_MESSAGE:
302
     RET
304 SEND_FIRST_CH:
     LPM TEMP, Z+
305
     STS UDRO, TEMP
306
     RET
307
308
     Configura la rutina de interrupcion externa
309
310 ISR_INTO:
     PUSH TEMP2
311
     IN TEMP2, SREG
     PUSH TEMP2
313
314
     SBI PORTB, 0 ; Setea el ICP1 (PB0) para activar la interrupcion de captura por ser por
315
       flanco ascendente
316
     POP TEMP2
317
     OUT SREG, TEMP2
318
     POP TEMP2
319
     RETI
320
321
     Maneja la interrupcion por captura
322
   HANDLER_ICP1:
     PUSH TEMP2
324
     IN TEMP2, SREG
325
     PUSH TEMP2
326
327
     Guarda en dos registros la parte baja y alta de registro de la captura (valor del timer)
328
       para contar los flancos detectados
     LDS TEMP3, ICR1L
329
     LDS TEMP4, ICR1H
330
331
     INC FREQ_REG
332
     INC PERIOD_REG
333
334
     CPI FREQ_REG, 2
335
     BREQ SECOND_FLANK
336
337
     CPI PERIOD REG, 3
338
     BREQ THIRD_FLANK
339
340
341 FIRST_FLANK:
     MOV PRE_TEMP3, TEMP3
342
     MOV PRE_TEMP4, TEMP4
343
```

```
RJMP END_HANDLER_ICP1
344
345
346 SECOND_FLANK:
     SUB TEMP3, PRE_TEMP3
347
     SUB TEMP4, PRE_TEMP4
348
     CPI TEMP3, DUTY_CYCLE; Compara los dos primeros flancos para calcular el duty cycle
349
     BRNE FOUND_ERROR
350
     RJMP END_HANDLER_ICP1
351
352
353 THIRD FLANK:
     CLR PERIOD REG
                           ; Cada tres flancos resetea el contador
354
     SUB TEMP3, PRE TEMP3
355
     SBC TEMP4, PRE TEMP4
356
357
     CPI TEMP3, HIGH(PERIOD)
358
     BRNE END_HANDLER_ICP1
359
     CPI TEMP3, LOW(PERIOD)
360
     BRNE END_HANDLER_ICP1
361
362
     CPI FREQ_REG, AMOUNT_CHECK ; Para transmitir los datos chequea que sean correctos, lo hace
363
       cada 10 periodos
     BRNE END_HANDLER_ICP1
364
365
     CLR FREQ REG
                         ; Resetea el contador de los 10 periodos
366
     STS TCNT1H, FREQ REG
367
368
     STS TCNT1L, FREQ_REG
     LDI ZL, LOW(MESSAGE<<1)
370
     LDI ZH, HIGH(MESSAGE<<1)
371
     RCALL SEND_FIRST_CH
372
     RJMP SEND_DATA_ADC ; Envia los datos del conversor
373
374
375
376 FOUND ERROR:
     LDI ZL, LOW(ERROR_MESSAGE<<1)
377
     LDI ZH, HIGH(ERROR_MESSAGE<<1)
     RCALL SEND_FIRST_CH
379
380
381
     CLR FREQ_REG
     CLR PERIOD_REG
382
     STS TCNT1H, FREQ_REG
383
     STS TCNT1L, FREQ_REG
384
385
     RJMP END HANDLER ICP1
386
387
   SEND_DATA_ADC:
388
     LDI TEMP6, 0xFF
389
     Deshabilita el modo ICP1
391
     LDI TEMP, \sim (1 << ICIE1)
392
     STS TIMSK1, TEMP
393
394
395 END HANDLER ICP1:
     CBI PORTB, 0 ; Setea el ICP1 a cero
396
     POP TEMP2
397
     OUT SREG, TEMP2
398
     POP TEMP2
399
     RETI
400
401
402
403 ; Maneja interrupcion por desborde del Timer2
404 HANDLER_OVF2:
     PUSH TEMP2
405
     IN TEMP2, SREG
406
     PUSH TEMP2
407
408
     LDS R23, ADCL
409
410
     LDS R24, ADCH
411 /*
```

```
412 LOOP OVF2:
     LDS TEMP2, UCSR0A
413
                               ; Espera que el buffer este vacio
414
     RJMP LOOP OVF2
415
416
     STS UDR0, R24
                          ; Transmite el byte.
417
418
     INC SAMPLES_REG
419
     CPI SAMPLES REG, AMOUNT SAMPLES
420
     BRNE END_HANDLER_OVF2
421
422
     Apaga el Timer2
423
     LDS TEMP, TCCR2B
424
        ANDI TEMP, \sim ((1 \ll \text{CS}20) | (1 \ll \text{CS}21) | (1 \ll \text{CS}22))
425
        STS TCCR2B, TEMP
426
427
428
429 END_HANDLER_OVF2:
     POP TEMP2
430
     OUT SREG, TEMP2
431
     POP TEMP2
432
     RETI
433
434
435
436 HANDLER_USART:
437
     PUSH TEMP2
           TEMP2, SREG
438
     PUSH TEMP2
439
440
     LPM TEMP, Z+
441
     CPI TEMP, 0x00
442
     BREQ COMPLETE MESSAGE
443
     STS UDRO, TEMP
444
     RJMP END_TRANSMITION
445
446
447 COMPLETE_MESSAGE:
     CPI r21, 0xFF
448
     BRNE END_TRANSMITION
449
450
     RCALL ADC_CONF
     RCALL TIMER2_CONF
451
452
     LDS TEMP, UCSR0B
453
     ANDI TEMP,
                  ~(1<<TXCIE0)
454
     STS UCSR0B, TEMP
455
456
457 END_TRANSMITION:
     POP TEMP2
458
     OUT SREG, TEMP2
459
     POP TEMP2
460
     RETI
461
462
463
464 MESSAGE: .DB " Frecuencia = 50Hz, DutyCycle=50% " ,0x0D, 0x0A, 0, 0
465 ERROR MESSAGE: .DB " Error ", 0x0D, 0x0A, 0
```

8. Bibliografía

- Mazidi, M. A., Naimi, S., Naimi, S. (2010). AVR Microcontroller and Embedded Systems: Using Assembly and C (Pearson Custom Electronics Technology). New Jersey, United States of America: Pearson
- ATMEGA328P Datasheet (PDF) ATMEL.http://ww1.microchip.com/downloads/ Corporation.
 en/DeviceDoc/Atmel-7810-Automotive-Microcontrollers-ATmega328P_Datasheet.pdf