
第三章　时序逻辑



§3.1　双稳态触发器（Flip-Flop）

存储 1位二值信号的基本单元电路，是一种记忆元件。

1. 特点：

1) 两个稳定状态，1和 0。

2) 输入信号可置输出为 ，1或0 。

3) 输入信号消失后，新状态保存下来保持。


4) 结构：逻辑门＋反馈



"You must stop wearing flip flops"

按功能分类：RS触发器
D触发器
JK触发器
T型触发器。

按电路结构：基本触发器
电平触发器（锁存器）
边沿触发器（寄存器）
主从型




2. 触发器的状态方程：

$$Q^{n+1} = f(Q^n, x)$$

次态　现态　输入信号

一、基本RS触发器

直接复位置位 FF 的简称。



1. 逻辑符号:

输入端:


R (Reset) 为复位端 （使 Q＝0)，

S (Set) 为置位端（使Q＝1）

输出端：Q，$\overline{Q}$

0 状态


1 状态



2. 逻辑功能：

Q^n（Q)：现态，

Q^{n+1}：次态，输入信号作用后的状态。



1) 次态方程（特征方程、状态方程）

Q^{n+1}表示为输入和Q^n的函数式

$$Q^{n+1} = \overline{S} + RQ^n$$

$$S + R = 1 \quad (\text{约束条件})$$


2) 状态转移真值表

S	R	Q^n	Q^{n+1}	功　能
0	0	0	×	不　定
0	0	1	×	
0	1	0	1	置“1”
0	1	1	1	
1	0	0	0	置“0”
1	0	1	0	
1	1	0	0	保　持
1	1	1	1	


3） 激励表（驱动表）和状态图

激励表： 列出触发器欲达目标状态所需加的输入信号。

Q^n	Q^{n+1}	R	S
0	0	d	1
0	1	1	0
1	0	0	1
1	1	1	d



状态图： 描述触发器的状态转换关系及转换条件的图形。





4） 工作时序图：

反映输入信号、触发器状态之间对应关系的图形。

初始状态为 “0”

逻辑符号：






3. 存在问题：

（1) R、S之 间有约束关系；
（2) 不能进行定时控制。

4. 高有效的RS触发器：

$$Q^{n+1} = S + \overline{R}Q^n$$

$$S \cdot R = 0 \quad \text{(约束条件)}$$




S	R	Q^n	Q^{n+1}	功　能
1	1	0	×	不　定
1	1	1	×	
1	0	0	1	置 “1”
1	0	1	1	
0	1	0	0	置 “0”
0	1	1	0	
0	0	0	0	保　持
0	0	1	1	

二、电平（同步）D 触发器（锁存器）

在门控信号En（Gate）有效期间，接收输入信号，状态发生改变；否则，触发器状态维持不变。

触发器在 En （Gate）有效电平时间内翻转，


翻转到何状态由输入信号决定。




1) 状态方程：

En＝0时，维持原状态。

En＝1时，次态方程：



$$Q^{n+1} = D$$




R和S端始终互补

D触发器的次态与输入信号D一致


2) 状态转换真值表

D	$Q^{(n+1)}$
0	0
1	1




又称 **D** 锁存器 **(latch)** 或数据暂存器。

3) 状态图



4) 工作时序图：

初始状态为“0”




空翻： 在一个门控信号的作用下，触发器状态变化多于一次的现象。

5） 存在问题：

（1)可能出现“空翻”现象；
（2)逻辑功能比较简单。

6） 集成同步D触发器



4D同步触发器

三、 边沿触发器（寄存器）

☆“空翻”：是锁存器共有的问题

关键: 电平使能


解决方案: 改电平使能为边沿触发。

仅在时钟脉冲CP(clock pulse)的有效边沿才接受输入信号，改变状态。

1. 边沿触发 D 触发器

1) 逻辑功能

采用上升沿触发。




$$Q^{n+1} = D$$




2) 时序图


初始状态为 “0”




D 寄存器 (register)。



3） 集成边沿D触发器



双D触发器




R_d	S_d	功能
1	1	工作
1	0	置位
0	1	清零
0	0	不定


4） 存在问题：

逻辑功能比较简单。

初始状态为0




$$Q^{n+1}=\overline{Q^n}$$



二进制计数
（二分频）

2. 负边沿JK触发器



1) 状态方程：

$$Q^{n+1} = J\overline{Q^n} + \overline{K}Q^n$$


J＝K＝0时，具有维持功能；


J＝K＝1时，具有状态翻转功能。

2) 状态表：


J	K	Q^n	Q^{n+1}
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	0
1	0	0	1
1	0	1	1
1	1	0	1
1	1	1	0


3) 状态图






4）时序图





5） 集成边沿JK触发器





双J-K触发器

初始状态为0

$$Q^{n+1} = J\overline{Q^n} + \overline{K}Q^n$$

$$= Q\overline{Q^n} + \overline{\overline{Q^n}}Q^n = Q^n$$






3. 上升沿 T 触发器

1) 逻辑功能：


T	Q^n	Q^{n+1}
0	0	0
0	1	1
1	0	1
1	1	0




$$Q^{n+1} = T\overline{Q^n} + \overline{T}Q^n = T \oplus Q^n$$

T＝0时，触发器维持原状

T＝1时，触发器在CP作用下翻转。




2) 时序图：



初始状态为0

二进制计数
（二分频）




例

$$Q^{n+1} = J\overline{Q^n} + \overline{K}Q^n$$

$$\begin{cases} J = D \\ K = \overline{D} \end{cases}$$

$$Q^{n+1} = D(\overline{Q}^n + Q^n) = D$$



JK → D


例 **2/4 线译码器，触发器，已知 A,B的波形，画出 Y,Q的波形。（初态为0）**


$$Q_0^{n+1} = \overline{Q_0^n}$$

$$Q_1^{n+1} = Q_1^n$$

$$Q_2^{n+1} = \overline{Q_2^n}$$

$$Q_3^{n+1} = 1$$






$$Q_0^{n+1} = \overline{Q_0^n}$$


$$Q_1^{n+1} = Q_1^n$$

$$Q_2^{n+1} = \overline{Q_2^n}$$

$$Q_3^{n+1} = 1$$




电路如图,其中完成 $Q^{n+1}=\overline{Q}^{n}+A$ 的电路是_____。




a

$Q^{n+1}=A\overline{Q}^{n}$




b

$Q^{n+1}=J\overline{Q}^{n}+\overline{K}Q^{n}=\overline{Q}^{n}+AQ^{n}=\overline{Q}^{n}+A$



c


$Q^{n+1}=A+Q^{n}$



d


$Q^{n+1}=\overline{S}+RQ^{n}=\overline{\overline{Q^{n}}+AQ^{n}}=Q^{n}$

电路如图，作出Q的波形。(初始Q=0)





$$J = K = A \oplus Q^n$$

$$Q^{n+1} = J\overline{Q}^n + \overline{K}Q^n = A \oplus Q^n \oplus Q^n = A$$



初始状态为“0”





§3.6 时序电路的分析

一、时序电路的特点：

逻辑功能：任一时刻的输出状态，不仅取决于当时的输入信号，而且与前一时刻电路的状态有关。


电路结构：组合电路＋ 触发器。


分类

按触发方式，时序电路分：

同步时序电路：所有触发器共用一个时钟信号。

异步时序电路：触发器无统一的时钟信号。






按输出方式，分：

莫尔型（Moore）： 输出 Y 仅与电路的现态有关（式中无x）。

米勒型（Mealy）： 输出 Y 是电路现态和外部输入量的函数。



时序逻辑电路可用三个方程来描述：

$Y = F_1(X, Q^n)$　　输出方程

$W = F_3(X, Q^n)$　　激励方程


$Q^{n+1} = F_2(W, Q^n)$　　状态方程

二、 同步时序电路的分析方法


1. 目的：

得到电路状态 、外部输出的变化规律，逻辑功能。

2. 步骤：



例1：试分析下图所示的时序逻辑电路。



1

写方程式

输出方程：

$$Y = Q_2^n \overline{Q}_1^n$$

激励方程：

$$J_2 = Q_1^n \qquad K_2 = \overline{Q}_1^n$$

$$J_1 = Q_0^n \qquad K_1 = \overline{Q}_0^n$$

$$J_0 = \overline{Q}_2^n \qquad K_0 = Q_2^n$$

$$J_2 = Q_1^n, K_2 = \overline{Q}_1^n$$
$$J_1 = Q_0^n, K_1 = \overline{Q}_0^n$$
$$J_0 = \overline{Q}_2^n, K_0 = Q_2^n$$

状态方程

$$Q_2^{n+1} = J_2\overline{Q}_2^n + \overline{K}_2 Q_2^n = Q_1^n\overline{Q}_2^n + Q_1^n Q_2^n = Q_1^n$$

$$Q_1^{n+1} = Q_0^n\overline{Q}_1^n + Q_0^n Q_1^n = Q_0^n$$

$$Q_0^{n+1} = \overline{Q}_2^n\overline{Q}_0^n + \overline{Q}_2^n Q_0^n = \overline{Q}_2^n$$

2


计算、列真值表

$$\begin{cases} Q_2^{n+1} = Q_1^n \\ Q_1^{n+1} = Q_0^n \\ Q_0^{n+1} = \overline{Q}_2^n \end{cases}$$

$$Y = Q_2^n \overline{Q}_1^n$$

现态			次态			输出
Q_2^n	Q_1^n	Q_0^n	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}	Y
0	0	0	0	0	1	0
0	0	1	0	1	1	0
0	1	0	1	0	1	0
0	1	1	1	1	1	0
1	0	0	0	0	0	1
1	0	1	0	1	0	1
1	1	0	1	0	0	0
1	1	1	1	1	0	0

3 **画状态图**





现　　态	次　　态	输 出
$Q_2^n\ Q_1^n\ Q_0^n$	$Q_2^{n+1}\ Q_1^{n+1}\ Q_0^{n+1}$	Y
0 0 0	0 0 1	0
0 0 1	0 1 1	0
0 1 0	1 0 1	0
0 1 1	1 1 1	0
1 0 0	0 0 0	1
1 0 1	0 1 0	1
1 1 0	1 0 0	0
1 1 1	1 1 0	0

4

逻辑功能

主循环





主循环：000 、001、～ 100这六个状态构成一个循环。

有效状态：主循环中的状态。


无效状态：不在主循环中的状态。


自启动：无效状态在CP脉冲作用下能 进入主循环。

无自启动能力的，用格雷码表示的六进制计数器。


时序图（波形图）

在CP和外部输入的作用下，电路状态、输出随时间变化的波形图。





例2：分析同步时序逻辑电路



$$Z = XQ_1^nQ_0^n$$

$$J_1 = K_1 = XQ_0^n$$

$$J_0 = K_0 = X$$

$$Q_1^{n+1} = XQ_0^n\overline{Q_1^n} + \overline{XQ_0^n}Q_1^n$$


$$Q_0^{n+1} = X\overline{Q_0^n} + \overline{X}Q_0^n = X \oplus Q_0^n$$

$$Q_1^{n+1} = XQ_0^n\overline{Q_1^n} + \overline{XQ_0^n}Q_1^n$$

$$Q_0^{n+1} = X\overline{Q_0^n} + \overline{X}Q_0^n = X \oplus Q_0^n$$

$$Z = XQ_1^nQ_0^n$$

X	Q_1^n	Q_0^n	Q_1^{n+1}	Q_0^{n+1}	Z
0	0	0	0	0	0
0	0	1	0	1	0
0	1	0	1	0	0
0	1	1	1	1	0
1	0	0	0	1	0
1	0	1	1	0	0
1	1	0	1	1	0
1	1	1	0	0	1



可控的2位二进制计数器；

X=0时，状态不变，输出Z=0；

X=1时，完成加1计数的功能。

例3：分析时序电路的逻辑功能


$$Z = X \cdot \overline{Q_2^n} \cdot Q_1^n$$

$$D_2 = X$$

$$D_1 = \overline{X + \overline{Q_2^n} + Q_1^n} = \overline{X} \cdot Q_2^n \cdot \overline{Q_1^n}$$

$$Q_2^{n+1} = X$$

$$Q_1^{n+1} = \overline{X} \cdot Q_2^n \cdot \overline{Q_1^n}$$




$$\begin{cases} Q_2^{n+1} = X \\ Q_1^{n+1} = \overline{X} Q_2^n \overline{Q_1^n} \end{cases}$$

$$Z = X \overline{Q_2^n} Q_1^n$$

输入	现态		次态		输出
X	Q_2^n	Q_1^n	Q_2^{n+1}	Q_1^{n+1}	Z
0	0	0	0	0	0
0	0	1	0	0	0
0	1	0	0	1	0
0	1	1	0	0	0
1	0	0	1	0	0
1	0	1	1	0	1
1	1	0	1	0	0
1	1	1	1	0	0

X	Q_2^n	Q_1^n	Q_2^{n+1}	Q_1^{n+1}	Z
0	0	0	0	0	0
0	0	1	0	0	0
0	1	0	0	1	0
0	1	1	0	0	0
1	0	0	1	0	0
1	0	1	1	0	1
1	1	0	1	0	0
1	1	1	1	0	0

该电路可重叠检测序列101 。



状态 ： 记忆

A： 初始

B： 1

C： 10

例4：分析时序电路的逻辑功能

$$F = X \cdot Q_2^n \cdot Q_1^n$$

$$J_2 = XQ_1^n$$


$$K_2 = \overline{X}$$

$$J_1 = X$$

$$K_1 = \overline{XQ_2^n}$$

$$Q_2^{n+1} = X\overline{Q_2^n}Q_1^n + XQ_2^n$$

$$Q_1^{n+1} = X\overline{Q_1^n} + XQ_2^nQ_1^n$$



X	Q_2^n	Q_1^n	Q_2^{n+1}	Q_1^{n+1}	F
0	0	0	0	0	0
0	0	1	0	0	0
0	1	0	0	0	0
0	1	1	0	0	0
1	0	0	0	1	0
1	0	1	1	0	0
1	1	0	1	1	0
1	1	1	1	1	1

X	Q_2^n	Q_1^n	Q_2^{n+1}	Q_1^{n+1}	F
0	0	0	0	0	0
0	0	1	0	0	0
0	1	0	0	0	0
0	1	1	0	0	0
1	0	0	0	1	0
1	0	1	1	0	0
1	1	0	1	1	0
1	1	1	1	1	1


A：初始


B：1

C：11

D：111

可重叠检测序列1111。





A：初始


B：1


C：10


D：101

E：1011

可重叠检测序列10110。


0/0
1/0
S0
S1
1/1
1/0
1/1
0/0
0/0
S3
S2
0/0


"1"
J1
Q1
A
K1
Q1
"1"
R_D
J2
Q2
CP
K2
Q2
"1"


CP
1
2
3
4
5
6
7
A
Q1
Q2
Q2

§3.3 锁存器和寄存器

- 锁存器
- 寄存器
- 移位寄存器
  - ◎ 单向移位寄存器
  - ◎ 单向移位寄存器应用
    - 环形计数器
    - 扭环型计数器
- 中规模双向移位寄存器


锁存器：立即响应输入（或电平触发）；


寄存器：依赖时钟响应输入（边沿触发）。

一. 锁存器

用来暂时存放二进制代码或数据的电路。


D：数据输入
G：输入使能
Q：数据输出
OE：输出使能






- 集成三态输出8位锁存器74LS373

OE	LE	D(输入)	Q(输出)
0	1	D7~D0	D7~D0
0	0	X	输出保持
1	X	X	高阻态




在LE(latch enable)高电平期间输出随输入变化




锁存器使用：输入有效数据的稳定滞后于锁存信号，

二. 寄存器

寄存器是计算机或其他数字系统的主要部件之一，它用来暂时存放数据或代码。




CP：寄存指令。




寄存器使用：输入的有效数据的稳定先于打入脉冲。

•集成三态输出8位寄存器74LS374

$\overline{OC}$	CP	D(输入)	Q(输出)
0	↑	D7~D0	D7~D0
0	↑	X	输出保持
1	X	X	高阻态






74LS374

三. 移位寄存器 Shift register

在CP作用下，将所存的代码移至紧邻的左一位或右一位。

1. 单向移存器（右移）



$$Q_0^{n+1} = D \quad , Q_1^{n+1} = Q_0^n \quad ,$$


$$Q_2^{n+1} = Q_1^n \quad , Q_3^{n+1} = Q_2^n$$

例如：要移入1111

CP	DIR	Q0	Q1	Q2	Q3
1	1	**1**	X	X	X
2	1	1	1	X	X
3	1	1	1	1	X
4	1	1	1	1	1

4个CP过后，
1111移入

可用于串并转换



双四位移位寄存器


D：串行输入


CLK：时钟

RST：异步清零

Q0~Q3：输出(Q0 --> Q3)


输入			输出				功能
CP	D_S	CR	Q_0	Q_1	Q_2	Q_3	
×	×	H	L	L	L	L	清除
↓	×	L	Q_{0n}	Q_{1n}	Q_{2n}	Q_{3n}	保持
↑	L	L	L	Q_{0n}	Q_{1n}	Q_{2n}	右移
↑	H	L	H	Q_{0n}	Q_{1n}	Q_{2n}	





$$Q_3^{n+1} = D \quad , Q_2^{n+1} = Q_3^n \quad ,$$

$$Q_1^{n+1} = Q_2^n \quad , Q_0^{n+1} = Q_1^n$$



2. 单向移存器的应用－－移存型计数器

用移位寄存器来构成的计数器。


将移存器中某些触发器的输出反馈到串行输入端。


- 环型计数器
- 扭环型计数器


1） 环型计数器（Ring Counter)

将移存器的最后一级输出反馈到第一级的输入。

- ※ 电路结构：










取状态只有一个 1或0 的为主循环，4进制计数器。不需要译码

※ 主循环波形图：





顺序脉冲



•※ 电路特点

n 位移存器，可构成 **模 M = N** 的环形计数器。

缺点： 无自启动能力，电路利用率不高。在计数开始之前，预置 $Q_0Q_1Q_2Q_3 = 1000$，进入主循环。


优点： 不需要译码器，输出顺序脉冲。


2)． 扭环形计数器（Johnson Counter）


将移存器的最后一级输出反相后接到第一级的输入。

※电路结构：

$$D_0 = \overline{Q_3^n}$$









取格雷码计数状态为主循环，模 M＝8 的计数。

※ 主循环波形图：





※ 电路特点

优点：


- 扭环形计数器的模 M＝2N ，提高了电路利用率；
- 电路状态译码时不会产生竞争－冒险现象。

缺点：

- 无自启动能力。在异步清零0000，进入主循环。


四、中规模 8位双向移位移存器－－74LS299

- 异步清零;
- CP ：↑有效;
- 并行数据端输入/输出双向口;
- 两个低电平有效的输出使能控制G1、G2。两者为全“0”时，端口为输出方式;
- S_1S_0 控制四种操作。



74LS299的逻辑符号


输入信号						响应操作
Rd	G_2	G_1	S_1	S_0	CP	
0	0	0	×	×	×	清零，$Q_A \sim Q_H \rightarrow I/O_A \sim I/O_H$输出低电平
1	×	×	1	1	↑	并行置数，$I/O_n \rightarrow Q_n$
1	0	0	0	1	↑	右移，$S_R \rightarrow Q_A$, $Q_A \rightarrow Q_B$, Q_H右移出,$Q_A \sim Q_H \rightarrow I/O_A \sim I/O_H$
1	0	0	1	0	↑	左移，$S_L \rightarrow Q_H$, $Q_H \rightarrow Q_G$, Q_A左移出,$Q_A \sim Q_H \rightarrow I/O_A \sim I/O_H$
1	0	0	0	0	×	保持，$Q_A \sim Q_H$输出保持不变,$Q_A \sim Q_H \rightarrow I/O_A \sim I/O_H$



74LS299的逻辑符号

Parallel in/Serial out

实现7位并行 – 串行转换电路




置数

右移

CP	QA	QB	QC	QD	QE	QF	QG	QH
1	0	D0	D1	D2	D3	D4	D5	D6
2	1	0	D0	D1	D2	D3	D4	D5
3	1	1	0	D0	D1	D2	D3	D4
4	1	1	1	0	D0	D1	D2	D3
5	1	1	1	1	0	D0	D1	D2
6	1	1	1	1	1	0	D0	D1
7	1	1	1	1	1	1	0	D0
8	0	D0	D1	D2	D3	D4	D5	D6

Serial-to-parallel Converter

实现8位串行—并行数据转换




清零

右移

锁存

CP	QA	QB	QC	QD	QE	QF	QG	QH
0	0	0	0	0	0	0	0	0
1	1	0	0	0	0	0	0	0
2	D0	1	0	0	0	0	0	0
3	D1	D0	1	0	0	0	0	0
4	D2	D1	D0	1	0	0	0	0
5	D3	D2	D1	D0	1	0	0	0
6	D4	D3	D2	D1	D0	1	0	0
7	D5	D4	D3	D2	D1	D0	1	0
8	D6	D5	D4	D3	D2	D1	D0	1
9	D7	D6	D5	D4	D3	D2	D1	D0

串行通信:




二进制计算:

左移n为，乘2^n；右移n为，除2^n；

※ 通用（双向）移位寄存器的应用：

- 数据传输方式的转换，并入—串出、串入—并出；
- 计算机系统中的乘、除运算部件；
- 构成环形计数器，实现脉冲分配。



74LS299的逻辑符号

§3.4 中规模计数器 (Counter)

记忆输入脉冲个数的集成芯片。

- 四位二进制计数器
- 可逆四位二进制计数器
- 十进制计数器
- 中规模计数器构成的任意进制计数器
  - ◎ 清零法
  - ◎ 预置法





计数器种类：

① 按时钟的触发方式 ：
- 同步计数器
- 异步计数器

② 按进位体制：
- 二进制计数器
- 十进制计数器
- 模N计数器

③ 按计数功能：
- 加法计数器
- 减法计数器
- 可逆计数器

模：计数器的容量。




1. 集成同步二进制计数器

(1) 四位二进制加计数器（74LS161/163）

74LS161采用异步清零方式。

74LS163采用同步清零方式。




(b) 逻辑功能示意图

RCO = Ripple clock output

1) 逻辑功能：

EP、ET、Co用于级联。

输入									输出					CT74LS161
$\overline{CR}$	$\overline{LD}$	EP	ET	CP	D_3	D_2	D_1	D_0	Q_3	Q_2	Q_1	Q_0	CO	
0	×	×	×	×	×	×	×	×	0	0	0	0	0	异步置 0
1	0	×	×	↑	d_3	d_2	d_1	d_0	d_3	d_2	d_1	d_0		$CO = E_T \cdot Q_3Q_2Q_1Q_0$
1	1	1	1	↑	×	×	×	×	计	数				$CO = Q_3Q_2Q_1Q_0$
1	1	0	×	×	×	×	×	×	保	持				$CO = E_T \cdot Q_3Q_2Q_1Q_0$
1	1	×	0	×	×	×	×	×	保	持			0	


$\overline{CR}$
$\overline{LD}$
D_0
D_1
D_2
D_3
CP
CT_P
CT_T
Q_0
Q_1
Q_2
Q_3
CO
0
12
13
14
15
0
1
2
异步置0
同步置数
计数
禁止

（2） 容量扩展：


1）用四位二进制计数器构成 *4×n 位* 二进制计数器

同步级联（只适用于有使能端计数器）

CP 同时接在各片计数器的时钟输入端；


级联步骤：

1） 排列计数器高低位的顺序；
2） 找到低位向高位的进位信号；



RCO = Ripple clock output


低位的进位输出 Co 控制高位的计数使能端。



高位的C 端是此计数器的进位输出端，进位信号为Y=1。


$$f_{co2} = \frac{f_{cp}}{256}$$

$$f_{co1} = \frac{f_{cp}}{16}$$



2. 同步二进制可逆计数器（74191）

CP	$\overline{En}$	$\overline{LD}$	$\overline{U}/D$	工作状态
X	1	1	X	保持
X	X	0	X	预置数
↑	0	1	0	加法计数
↑	0	1	1	减法计数



(b) 逻辑功能示意图

1) 逻辑功能:


计数器可逆，异步置数，计数器状态可控，进位（借位）负脉冲输出，最大（最小）标志输出 。

En、 Rc：用于同步级联。

En＝0，Max/Min＝1时，R_{Co}＝0，


En＝1，Max/Min＝1时，R_{Co}＝1

2） 工作时序图：




构成 *4×n 位* 计数器

$$M = 16 \times 16 = 256$$



不要使用Max/Min做级联

作业题：P106，12，四位二进制计数器



逻辑符号

CP	$\overline{P}+\overline{T}$	$U/\overline{D}$	$\overline{LD}$	Q_D	Q_C	Q_B	Q_A
×	1	×	1	保持			
↑	0	×	0	D	C	B	A
↑	0	1	1	二进制加法计数			
↑	0	0	1	二进制减法计数			

功能表

二．集成同步十进制计数器


1．概述


十进制（0000～1001）同步加法计数器74160（74162）的引脚排列图、逻辑功能示意图与74161相同。

74160：异步清零方式。

74162：同步清零方式。

74190：单时钟十进制同步可逆计数器，其引脚排列图和逻辑功能示意图与74191相同。






输入									输出					CT74LS160
$\overline{CR}$	$\overline{LD}$	P	T	CP	D_3	D_2	D_1	D_0	Q_3	Q_2	Q_1	Q_0	CO	
0	×	×	×	×	×	×	×	×	0	0	0	0	0	异步置 0
1	0	×	×	↑	d_3	d_2	d_1	d_0	d_3	d_2	d_1	d_0		$CO = T \cdot Q_3\overline{Q}_2\overline{Q}_1Q_0$
1	1	1	1	↑	×	×	×	×	计		数			$CO = Q_3\overline{Q}_2\overline{Q}_1Q_0$
1	1	0	×	×	×	×	×	×	保		持			$CO = T \cdot Q_3\overline{Q}_2\overline{Q}_1Q_0$
1	1	×	0	×	×	×	×	×	保		持		0	

8421码100进制

M＝10×10



三. 用中规模计数器构成任意进制计数器

(1)清零法　　前M个状态

(2)一次预置法
- 后M个状态
- 中间M个状态

(3)多次预置法

1. 用N 计数器构成M 计数器


(1) 清零法

自然态序*M*进制计数器（0～M-1)，利用复位端和置数端实现归零。


1）用同步复位端（置数端）归零（在M-1状态复位）

2）用异步复位（置数端）归零（在M状态复位）：亚稳态。

末态不同




•加法计数器中，末态中为“1”的输出端相与，使复位端（置数端）有效。




74LS161 四位二进制，异步复位，同步置数

用置零法设计

M=8



末态：0111
计数
脉冲
CP
0
1
1
1
Q_3 Q_2 Q_1 Q_0 C
CP 74LS162
P
T $\overline{Cr}$ D_3 D_2 D_1 D_0 $\overline{LD}$
‘1’
设置
计数状态
不用端
无效
回零：0000

N=193,


CP
Q0 Q1 Q2 Q3 C
CP 74LS161
P
T Cr D0 D1 D2 D3 LD
'1'
Q0 Q1 Q2 Q3 C
CP 74LS161
P
T Cr D0 D1 D2 D3 LD


N=26（同步级联、复位）

符号：




功能表：

CP	R_d	S_1	S_2	LD	功能	C
↑	0	X	X	X	清零	0
X	1	0	1	1	保持	保持
X	1	X	0	1	保持	0
↑	1	1	1	0	置数	
↑	1	1	1	1	计数	




(2) 预置法：(在末态置 初值)

1 ）利用进位置数，置初始值;



74LS161 四位二进制，异步复位，同步置数



CP
Q0 Q1 Q2 Q3 Co
CP 74LS161
P
T Cr D0 D1 D2 D3 LD
'1'
0 0 0 1
Q0 Q1 Q2 Q3 Co
CP 74LS161
P
T Cr D0 D1 D2 D3 LD
1 0 1 0

M＝168


2 ）在末态置初始值;

利用74LS161设计一余3BCD码十进制计数器。

余3码的范围：0011~1100




3. 多次预置（输出对称波）



0000
0110
0111
1000
1110
1111

M＝6


最高位输出方波。



M＝12

0000
0010
0011
0100
0110
0111
1000
1010
1011
1100
1110
1111


由二－十进制编码器74LS147 和同步十进制计数器74LS160所组成的可控分频器。试说明当输入控制信号A、B、C、D、E、F、G、H、I分别为低电平时，由Y输出的脉冲频率是多少。假定CP脉冲的频率为10kHz.




§3.5.2 计数器的应用

组合与时序的综和应用

◎顺序脉冲（节拍）发生器





计数器的M个状态，产生M路脉冲



◎序列信号发生器


重复产生序列码10100110，







一、顺序脉冲（节拍）发生器

组成：计数器＋译码电路




计数器的M个状态，产生M路脉冲







1、 由环形计数器构成的节拍发生器

直接输出，不需译码









特点：

结构简单，不必附加译码电路。但使用的触发器数目多，M路顺序脉冲用了M个触发器。

2、 由扭环形计数器构成的节拍发生器

匹配的译码器应另行设计。








输入： 现态

输出： M个

计数器＋译码电路


0000
1000
1100
1110
0001
0011
0111
1111


8路顺序脉冲
F0 F1 F2 F3 F4 F5 F6 F7
Y0 Y8 Y12 Y14 Y15 Y7 Y3 Y1
4：16译码器
A3 A2 A1 A0
D0 Q0 D1 Q1 D2 Q2 D3 Q3



8路顺序脉冲
译码电路
D0 Q0 D1 Q1 D2 Q2 D3 Q3

F0输出


Q_0Q_1 \ Q_2Q_3	00	01	11	10
00	1	0	0	x
01	x	x	0	x
11	0	x	0	0
10	0	x	x	x

$$F_0 = \overline{Q_0}\ \overline{Q_3}$$

Q_0Q_1 \ Q_2Q_3	00	01	11	10
00	Y 0	Y 7	Y 6	x
01	x	x	Y 5	x
11	Y 2	x	Y 4	Y 3
10	Y 1	x	x	x




CP	$Q_0Q_1Q_2Q_3$	译码函数
0	0 0 0 0	$\overline{Q_0}\,\overline{Q_3}$（0线）
1	1 0 0 0	$Q_0\overline{Q_1}$（1线）
2	1 1 0 0	$Q_1\overline{Q_2}$（2线）
3	1 1 1 0	$Q_2\overline{Q_3}$（3线）
4	1 1 1 1	Q_0Q_3（4线）
5	0 1 1 1	$\overline{Q_0}Q_1$（5线）
6	0 0 1 1	$\overline{Q_1}Q_2$（6线）
7	0 0 0 1	$\overline{Q_2}Q_3$（7线）



$F0 = \overline{Q_0}\,\overline{Q_3}$ $F1 = Q_0\overline{Q_1}$ $F2 = Q_1\overline{Q_2}$ $F3 = Q_2\overline{Q_3}$

$F4 = Q_0Q_3$ $F5 = \overline{Q_0}Q_1$ $F6 = \overline{Q_1}Q_2$ $F7 = \overline{Q_2}Q_3$





计数器采用扭环型计数器可从根本上消除竞冒险现象，且译码电路简单。但电路利用率较低

3、自然态序计数器构成的节拍发生器


计数器+译码器


6 路脉冲分配器。







电路利用率高，有竞争冒险


1
CP
74LS163
LD
CR
CT_T
CT_P
D0
D1
D2
D3
Q0
Q1
Q2
Q3
CO
74LS138
ST_A
ST_B
ST_C
A0
A1
A2
Y0
Y1
Y2
Y3
Y4
Y5
Y6
Y7
计数器
译码器



CP
1
2
3
4
5
6
7
8
Q0
Q1
Q2
P0
P1
P2
P3
P4
P5
P6
P7

二、序列信号发生器







输出序列：00011101



0110	1
0111	1
1000	0
1001	1
1010	0
1011	0
1100	0
1101	1
1110	0
1111	1

1101000101 的序列信号发生器


"1"
J1
Q1
A
K1
Q1
"1"
R
D
CP
J2
Q2
K2
Q2
"1"


CP
1
2
3
4
5
6
7
A
Q1
Q2
Q2

§3.7　同步时序电路的设计


根据逻辑功能要求，用触发器实现逻辑电路。

关键：

1）确定应有的状态转换规律；

2）根据状态转换规律，求得触发器的激励信号表达式。

时序电路的设计步骤：


设计要求
1
原始状态图
2
化简
最简状态图
3
状态编码
4
选触发器，求输出、驱动方程
5
画电路图
6
检查电路能否自启动

1）逻辑抽象，得状态图（表）：

(1) 输入、输出

(2) 系统的状态数

(3) 每一状态在规定条件下的转移方向

2）状态化简：

等价状态 —— 如果有两个或两个以上状态，在相同的外部输入下，各自的外部输出相同，次态相同，则这几个状态为等价状态。

应把等价状态归并为一个。

3) 状态编码，得真值表：

将化简后的各状态用二进制代码来表示。

（1）确定触发器个数

（2）状态分配

（3） 写出编码形式的状态转换真值表

4) 由状态图（表）得驱动方程和输出方程

(1)填卡诺图：

(2)化简卡诺图得激励方程、输出方程 ：

例： 用D触发器设计一个五进制的加法计数器。

1） 原始状态图

无输入信号，有进位输出C，有5个状态分别表示0 — 4。

2） 状态化简

无需化简。


3） 状态编码

触发器个数 n

n＝3


状态分配

按自然态序编码。



写出编码形式的状态图、真值表

现 态			次 态			输 出
Q_2^n	Q_1^n	Q_0^n	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}	C
0	0	0	0	0	1	0
0	0	1	0	1	0	0
0	1	0	0	1	1	0
0	1	1	1	0	0	0
1	0	0	0	0	0	1
1	0	1	x	x	x	x
1	1	0	x	x	x	x
1	1	1	x	x	x	x



4) 写出输出方程和驱动方程

输出方程： $C = Q_2^n$

Q_2^n \ $Q_1^nQ_0^n$	00	01	11	10
0	0	0	0	0
1	1	X	X	X

驱动方程

对于 D 触发器，要求状态方程最简；

现态			次态			输出
Q_2^n	Q_1^n	Q_0^n	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}	Y
0	0	0	0	0	1	0
0	0	1	0	1	0	0
0	1	0	0	1	1	0
0	1	1	1	0	0	0
1	0	0	0	0	0	1
1	0	1	x	x	x	x
1	1	0	x	x	x	x
1	1	1	x	x	x	x

Q_2^n \ $Q_1^nQ_0^n$	00	01	11	10
0	0	0	1	0
1	0	X	X	X

Q2 的次态卡诺图

Q_2^n \ $Q_1^nQ_0^n$	00	01	11	10
0	1	0	0	1
1	0	X	X	X

Q0的次态卡诺图

Q_2^n \ $Q_1^nQ_0^n$	00	01	11	10
0	0	1	0	1
1	0	X	X	X

Q1 的次态卡诺图

$$Q_2^{n+1} = D_2 = Q_1^n Q_0^n$$

$$Q_1^{n+1} = D_1 = Q_0^n \overline{Q_1^n} + \overline{Q_0^n} Q_1^n$$

$$Q_0^{n+1} = D_0 = \overline{Q_2^n}\,\overline{Q_0^n}$$


5) 画出逻辑图

$C = Q_2^n$

$Q_2^{n+1} = D_2 = Q_1^n Q_0^n$

$Q_1^{n+1} = D_1 = Q_0^n \oplus Q_1^n$


$Q_0^{n+1} = D_0 = \overline{Q_2^n}\,\overline{Q_0^n}$



6) 检查自启动

将无效状态101、110、111代入状态方程计算：

电路能够自启动



例 设计一个串行数据111序列检测器，当连续输入3个或3个以上1时，检测器输出为1，否则输出为0。


1 建立原始状态图

输入端X，输出端Y

S0 ： 初始状态或序列失败的状态；


S1： 输入一个1的状态；

S2： 连续输入二个1的状态；



2

状态编码



(c) 二进制状态图

X	Q_1^n	Q_0^n	Q_1^{n+1}	Q_0^{n+1}	Y
0	0	0	0	0	0
0	0	1	0	0	0
0	1	0	0	0	0
0	1	1	x	x	x
1	0	0	0	1	0
1	0	1	1	0	0
1	1	0	1	0	1
1	1	1	x	x	x

3

选触发器，求输出、状态、驱动方程

2个*D*触发器

输出方程

X \ $Q_1^nQ_0^n$	00	01	11	10
0	0	0	x	0
1	0	0	x	1

$$Y = XQ_1^n$$

X	Q_1^n	Q_0^n	Q_1^{n+1}	Q_0^{n+1}	Y
0	0	0	0	0	0
0	0	1	0	0	0
0	1	0	0	0	0
0	1	1	x	x	x
1	0	0	0	1	0
1	0	1	1	0	0
1	1	0	1	0	1
1	1	1	x	x	x

状态方程

X \ $Q_1^nQ_0^n$	00	01	11	10
0	0	0	x	0
1	0	1	x	1


$$Q_1^{n+1} = XQ_0^n + XQ_1^n$$

X \ $Q_1^nQ_0^n$	00	01	11	10
0	0	0	x	0
1	1	0	x	0

$$Q_0^{n+1} = X\overline{Q_1}^n\overline{Q_0}^n$$

4

电路图



$$Q_1^{n+1} = XQ_0^n + XQ_1^n$$


$$Q_0^{n+1} = X\overline{Q_1}^n\overline{Q_0}^n$$

$$Y = XQ_1^n$$

5

检查电路能否自启动

将无效状态11代入状态方程计算：




设计一个串行数据检测器，当输入 001或 011 序列时，检测器输出为1，否则输出为0，且不重叠。

如 x：10011011，Y：00010001

① 定状态，建立原始状态表（图）

输入端X，输出端Y



S0 ： 初始状态或序列失败的状态；


S1： 输入一个0的状态；

S2： 连续输入二个0的状态；

S3： 连续输入01的状态；

2 状态编码

X	Q_1^n	Q_0^n	Q_1^{n+1}	Q_0^{n+1}	Y
0	0	0	0	1	0
0	0	1	1	0	0
0	1	0	1	0	0
0	1	1	0	1	0
1	0	0	0	0	0
1	0	1	1	1	0
1	1	0	0	0	1
1	1	1	0	0	1



3 列输出方程和驱动方程

$$Y=XQ_1^n$$

X \ $Q_1^nQ_0^n$	00	01	11	10
0	0	0	0	0
1	0	0	1	1

X	Q_1^n	Q_0^n	Q_1^{n+1}	Q_0^{n+1}	Y
0	0	0	0	1	0
0	0	1	1	0	0
0	1	0	1	0	0
0	1	1	0	1	0
1	0	0	0	0	0
1	0	1	1	1	0
1	1	0	0	0	1
1	1	1	0	0	1

X \ $Q_1^nQ_0^n$	00	01	11	10
0	0	1	0	1
1	0	1	0	0

X \ $Q_1^nQ_0^n$	00	01	11	10
0	1	0	1	0
1	0	1	0	0

列驱动方程

选用D触发器


$$Q_1^{n+1} = D_1 = \overline{Q}_1^n Q_0^n + Q_1^n \overline{Q}_0^n \overline{X}$$


$$Q_0^{n+1} == D_0 = \overline{Q}_1^n \overline{Q}_0^n \overline{X} + \overline{Q}_1^n Q_0^n X + Q_1^n Q_0^n \overline{X}$$

例：设计一个自动售饮料机的逻辑电路：它的投币口每次只能投入一枚五角或一元的硬币。投入一元五角钱硬币后机器自动给出一杯饮料；投入两元（两枚一元）硬币后，在给出饮料的同时找回一枚五角的硬币。

输入端A（1元）、B（5角），

输出端Y（饮）、Z（找）






S0： 未投币；

S1： 投5角币；

S2： 投1元币；

A	B	Q_1^n	Q_0^n	$Q_1^{n+1}Q_0^{n+1}$	Y	Z
0	0	0	0	0 0	0	0
0	0	0	1	0 1	0	0
0	0	1	0			
0	0	1	1	X X	X	X
1	1	1	1			




本章小结

一、触发器


- 基本RS触发器 $Q^{n+1}=\overline{S}+RQ^n$

  $S+R=1$ (约束条件)



- 同步RS触发器 $Q^{n+1}=S+\overline{R}Q^n$

  $S\cdot R=0$ (约束条件)



- 边沿 D 触发器 $Q^{n+1}=D$

- 边沿 JK 触发器 $Q^{n+1}=J\overline{Q^n}+\overline{K}Q^n$

- 边沿 T 触发器 $Q^{n+1}=T\overline{Q^n}+\overline{T}Q^n=T\oplus Q^n$

二、小规模时序电路

1．时序逻辑电路的特点是：输出不仅和输入有关，且还和电路状态有关。

电路结构：组合电路 + 触发器。

- 同步时序
- 异步时序

- Moore型
- Mealy型

2. 时序电路的分析步骤：写出输出方程、各触发器次态方程→列出真值表→状态图 →确定功能。

计数器

序列检测器

3.时序电路的设计步骤：画出状态图→状态编码→真值表→写出输出方程、激励方程→画出逻辑图→检查自启动。

计数器

序列检测器

三、中规模时序逻辑部件

计数器、寄存器、移位寄存器。

- 读懂功能表
- 利用集成计数器构成*N*进制计数器
  - 清零法
  - 置数法
- 利用移位寄存器构成计数器
  - 环型计数器
  - 扭环型计数器


- 计数器应用

顺序脉冲发生器


序列信号发生器

1.所示电路中，不能完成 $Q^{n+1}=\overline{Q}^{n}$


逻辑功能的电路是_____。




A



B




C




D

2. （1)处的频率是 _____， （2)处的频率是 _____




3. 由74LS161构成12进制计数器如图8所示，则$D_3D_2D_1D_0$＝_____。（74LS161为16进制计数器，Co为进位输出端，LD端为同步置数端，D3为最高位，P,T为计数控制端，Cr为复位端，）

A. 0011　　B. 0100　　C. 0101　　D. 1100



4. 图所示计数器的模值为_____



5. 某移位寄存器的时钟脉冲频率为100KHz，欲将存放在该寄存器中的数左移16位，完成该操作需要____μS。